DE102004063143A1 - Dummy-Schicht bei einem Halbleiter-Bauelement und Herstellungsverfahren dafür - Google Patents

Dummy-Schicht bei einem Halbleiter-Bauelement und Herstellungsverfahren dafür Download PDF

Info

Publication number
DE102004063143A1
DE102004063143A1 DE102004063143A DE102004063143A DE102004063143A1 DE 102004063143 A1 DE102004063143 A1 DE 102004063143A1 DE 102004063143 A DE102004063143 A DE 102004063143A DE 102004063143 A DE102004063143 A DE 102004063143A DE 102004063143 A1 DE102004063143 A1 DE 102004063143A1
Authority
DE
Germany
Prior art keywords
dummy
gate
forming
layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102004063143A
Other languages
English (en)
Other versions
DE102004063143B4 (de
Inventor
Jin Hyo Bucheon Jung
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DB HiTek Co Ltd
Original Assignee
DongbuAnam Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by DongbuAnam Semiconductor Inc filed Critical DongbuAnam Semiconductor Inc
Publication of DE102004063143A1 publication Critical patent/DE102004063143A1/de
Application granted granted Critical
Publication of DE102004063143B4 publication Critical patent/DE102004063143B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Element Separation (AREA)

Abstract

Halbleiter-Bauelement und Herstellungsverfahren. Das Halbleiter-Bauelement enthält ein Halbleitersubstrat, eine Bauelement-Isolierschicht auf dem Halbleitersubstrat in einem Logikbereich des Halbleiter-Bauelements, die mindestens einen aktiven Dummy-Bereich definiert, eine erste Dummy-Struktur auf der Bauelement-Isolierschicht und eine zweite Dummy-Struktur, die die erste Dummy-Struktur auf der Bauelement-Isolierschicht umgibt.

Description

  • ALLGEMEINER STAND DER TECHNIK
  • Erfindungsgebiet
  • Die vorliegende Erfindung betrifft eine Dummy-Schicht bei einem Halbleiter-Bauelement und ein Herstellungsverfahren dafür.
  • Erläuterung der verwandten Technik
  • Während einem zunehmenden Ausmaß der Integration von Halbleiter-Bauelementen entsprechend allgemein die Kennwerte von Entwürfen reduziert werden, werden bei der Durchführung der Photolithographie aufgrund eines optischen Näherungseffekts (OPE = Optical Proximity Effect) mit einer benachbarten Struktur Fehler in einer Struktur verursacht. Insbesondere ist eine Strukturgröße in einem Bereich, in dem Strukturen dicht ausgebildet werden, kleiner als in einem Bereich, in dem wenige Strukturen ausgebildet werden.
  • Da eine Fotolackstruktur aufgrund des OPE unregelmäßig ausgebildet wird, wird, wenn der von der Fotolackstruktur freigelegte Bereich klein ist (beispielsweise bei der Durchführung eines Ätzprozesses wie eines Gate-Elektrodenstrukturierprozesses unter Verwendung der Fotolackstruktur), keine angemessene Menge Ätzgas zugeführt. Dies führt zu einer Veränderung bei der Ätzgeschwindigkeit, die einen so genannten Mikrobeladungseffekt mit sich bringt, der zu Schwierigkeiten bei der Ausbildung einer Gate-Elektrodenstruktur führt. Der Mikrobeladungseffekt tritt insbesondere häufig bei der Ausbildung einer Mikrostruktur oder eines Kontaktloches mit einem hohen Seitenverhältnis auf.
  • Um den Mikrobeladungseffekt durch einen konventionellen Prozess zu minimieren, werden eine Dummy-Struktur und ein aktiver Dummy-Bereich in einem Bereich mit einer relativ geringen Strukturdichte wie etwa einem Logikbereich ausgebildet, wobei man das gleiche Material benutzt wie für ein Bauelement, das für einen Speicherzellenbereich mit einer hohen Strukturdichte bereitgestellt wird.
  • Ein Aufbau eines Split-Gate-Flash-Speicherbauelements der verwandten Technik wird nachfolgend unter Bezugnahme auf die Zeichnung beschrieben.
  • 1 ist eine Querschnittsdarstellung eines Split-Gate-Flash-Speicherbauelements gemäß einer verwandten Technik.
  • In 1 sind ein Logikbereich und ein Speicherzellenbereich auf einem Halbleitersubstrat 101 definiert.
  • Auf dem Halbleitersubstrat 101 wird in dem Speicherzellenbereich ein Split Gate mit einer ersten und einer zweiten Gate-Struktur 104 und 107a ausgebildet, und eine aus dem gleichen Material wie die zweite Gate-Struktur 107a gebildete Gate-Struktur 107b wird in dem Logikbereich auf dem Halbleitersubstrat ausgebildet.
  • Eine Isolierschicht 105, eine ONO-Schicht 103 (ONO = Oxid-Nitrid-Oxid) und ein Abstandshalter 106 werden an einer oberen, einer unteren bzw. einer Seitenwand der ersten Gate-Struktur 104 bereitgestellt.
  • Der Mikrobeladungseffekt und seine Lösung werden nachfolgend ausführlich unter Bezugnahme auf das oben konfigurierte Split-Gate-Flash-Speicherbauelement erläutert.
  • Bei dem Split-Gate-Flash-Speicherbauelement ist der Speicherzellenbereich ein Bereich von hoher Strukturdichte und der Logikbereich ein Bereich von geringer Strukturdichte. Daher müssen für den Logikbereich ein aktiver Dummy-Bereich und eine Dummy-Struktur bereitgestellt werden, um den Mikrobeladungseffekt zu unterbinden.
  • Der Mikrobeladungseffekt findet bei der Ausbildung einer Mikrostruktur mit großen Abstufungsdifferenzen oder eines Kontaktloches mit hohem Seitenverhältnis statt. Es ist ziemlich wahrscheinlich, dass der Mikrobeladungseffekt in einem Logikbereich mit relativ geringer Strukturdichte auftritt, wenn das Material der ersten oder der zweiten Gate-Struktur 104 oder 107a, das unter den verschiedenen Elementen des Split Gate eine relativ große Dicke aufweist, strukturiert wird.
  • In der verwandten Technik werden auf dem Logikbereich wie in 2 und 3 gezeigt der aktive Dummy-Bereich und die Dummy-Struktur ausgebildet, um zu verhindern, dass der Mikrobeladungseffekt im Logikbereich auftritt.
  • 2 zeigt eine Anordnung einer Dummy-Schicht gemäß einer verwandten Technik, und 3 ist eine Querschnittsdarstellung entlang einer Schnittlinie C-C' in 2.
  • In 2 und 3 werden mehrere aktive Dummy-Bereiche 204 mit einem vorgegebenen Abstand dazwischen ausgebildet, und jeder Dummy-Bereich 204 wird durch einen Feldbereich in einer vorgegebenen Größe definiert. Und der Feldbereich entspricht einer Bauelement-Isolierschicht 202. Außerdem werden auf der Bauelement-Isolierschicht 202 mehrere Dummy-Strukturen 203 ausgebildet, um den Mikrobeladungseffekt beim Strukturieren der zweiten Gate-Struktur des Split Gate und der Gate-Struktur im Logikbereich zu verhindern. Jede Dummy-Struktur 203 wird aus dem gleichen Material wie das zweite Gate des Split Gate mit der gleichen Höhe wie das zweite Gate ausgebildet.
  • Die aus den Dummy-Strukturen und den aktiven Dummy-Bereichen bestehende Dummy-Schicht der verwandten Technik kann den Mikrobeladungseffekt beim Strukturieren der zweiten Gate-Struktur des Split Gate und der Gate-Struktur im Logikbereich minimieren. Und die Dummy-Schicht der verwandten Technik gleicht die Abstufungsdifferenz bei der Topografie des Substrats aus, wenn eine Isolierzwischenschicht geglättet wird, wodurch die Glättungscharakteristika verbessert werden.
  • Die Dummy-Schicht der verwandten Technik verhindert jedoch den Mikrobeladungseffekt beim Ausbilden der ersten Gate-Struktur des Split Gate nicht. Die erste Gate-Struktur des Split Gate weist über das Substrat hinweg eine relativ hohe Abstufungsdifferenz auf, die der der zweiten Gate-Struktur ähnelt, wodurch der Mikrobeladungseffekt auf dem Logikbereich beim Strukturieren der ersten Gate-Struktur ausgelöst wird.
    •
  • KURZFASSUNG DER ERFINDUNG
  • Dementsprechend betrifft die vorliegende Erfindung eine Dummy-Schicht bei einem Halbleiter-Bauelement und ein Herstellungsverfahren dafür, das im wesentlichen ein oder mehrere auf Einschränkungen und Nachteile der verwandten Technik zurückzuführende Probleme vermeidet.
  • Die vorliegende Erfindung stellt vorteilhafterweise eine Dummy-Schicht bei einem Halbleiter-Bauelement und ein Herstellungsverfahren dafür bereit, wodurch ein Mikrobeladungseffekt eines Logikbereiches bei der Herstellung eines Split-Gate-Flash-Speicherbauelements minimiert wird.
  • Zusätzliche Vorteile, Aufgaben und Merkmale der Erfindung werden teilweise in der nachfolgenden Beschreibung dargelegt, und teilweise werden sie sich normalen Fachleuten bei Betrachtung des nachfolgenden Textes oder durch das Praktizieren der Erfindung erschließen. Die Ziele und andere Vorteile der Erfindung lassen sich durch den Aufbau umsetzen und erreichen, der in der schriftlichen Beschreibung und den Ansprüchen davon sowie in den beigefügten Zeichnungen speziell dargelegt wird.
  • Um diese Ziele und andere Vorteile zu erreichen, und gemäß dem hier zum Ausdruck gebrachten und allgemein beschriebenen Zweck der Erfindung enthält eine Dummy-Schicht bei einem Halbleiter-Bauelement gemäß der vorliegenden Erfindung folgendes: ein Halbleitersubstrat, eine Bauelement-Isolierschicht auf dem Halbleitersubstrat in einem Logikbereich des Halbleiter-Bauelements, um mindestens einen aktiven Dummy-Bereich zu definieren, eine erste Dummy-Struktur auf der Bauelement-Isolierschicht und eine zweite Dummy-Struktur, die die erste Dummy-Struktur auf der Bauelement-Isolierschicht umgibt.
  • Bei einem Ausführungsbeispiel handelt es sich bei dem Halbleiter-Bauelement um ein Split-Gate-Flash-Speicherbauelement mit einer ersten Gate-Struktur und einer zweiten Gate-Struktur.
  • Bei einem Ausführungsbeispiel sind die erste und die zweite Dummy-Struktur aus dem gleichen Material wie die erste bzw. die zweite Gate-Struktur gebildet.
  • Bei einem Ausführungsbeispiel sind die erste und die zweite Dummy-Struktur so ausgebildet, dass sie etwa die gleiche Höhe wie die erste bzw. die zweite Gate-Struktur aufweisen.
  • Bei einem Ausführungsbeispiel beträgt der Breitenunterschied zwischen der ersten und der zweiten Dummy-Struktur etwa 0,5 bis etwa 1 μm.
  • Unter einem weiteren Aspekt der vorliegenden Erfindung enthält ein Verfahren für die Herstellung einer Dummy-Schicht bei einem Halbleiter-Bauelement folgende Schritte: Ausbilden einer Bauelement-Isolierschicht auf einem Halbleitersubstrat in einem Logikbereich des Halbleiter-Bauelements, um mindestens einen aktiven Dummy-Bereich zu definieren, Ausbilden einer ersten Dummy-Struktur auf der Bauelement-Isolierschicht und Ausbilden einer zweiten Dummy-Struktur, die die erste Dummy-Struktur auf der Bauelement-Isolierschicht umgibt.
  • Bei einem Ausführungsbeispiel handelt es sich bei dem Halbleiter-Bauelement um ein Split-Gate-Flash-Speicherbauelement mit einer ersten Gate-Struktur und einer zweiten Gate-Struktur.
  • Bei einem Ausführungsbeispiel sind die erste und die zweite Dummy-Struktur aus dem gleichen Material wie die erste bzw. die zweite Gate-Struktur gebildet.
  • Bei einem Ausführungsbeispiel sind die erste und die zweite Dummy-Struktur so ausgebildet, dass sie etwa die gleiche Höhe wie die erste bzw. die zweite Gate-Struktur aufweisen.
  • Bei einem Ausführungsbeispiel beträgt der Breitenunterschied zwischen der ersten und der zweiten Dummy-Struktur etwa 0,5 bis etwa 1 μm.
  • Es versteht sich, dass die vorhergehende allgemeine Beschreibung und die nachfolgende ausführliche Beschreibung der vorliegenden Erfindung Beispielcharakter besitzen, die Erfindung jedoch nicht einschränken.
    •
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die beiliegenden Zeichnungen, die für ein weitergehendes Verstehen der Erfindung sorgen sollen und in diese Anmeldung eingearbeitet sind und einen Bestandteil davon darstellen, veranschaulichen Ausführungsbeispiel e) für die Erfindung und dienen zusammen mit der Beschreibung der Erläuterung des Prinzips der Erfindung. Es zeigen:
  • 1 eine Querschnittsdarstellung eines Split-Gate-Flash-Speicherbauelements gemäß einer verwandten Technik,
  • 2 eine Anordnung einer Dummy-Schicht gemäß einer verwandten Technik,
  • 3 eine Querschnittsdarstellung entlang einer Schnittlinie C-C' in 2,
  • 4 eine Anordnung einer Dummy-Schicht gemäß der vorliegenden Erfindung,
  • 5 eine Querschnittsdarstellung entlang einer Schnittlinie A-A' in 4,
  • 6 eine Querschnittsdarstellung entlang einer Schnittlinie B-B' in 4 und
  • die 7A bis 7C Querschnittsdarstellungen für die Erläuterung eines Verfahrens für die Herstellung einer Dummy-Schicht bei einem Halbleiter-Bauelement gemäß der vorliegenden Erfindung.
  • AUSFÜHRLICHE BESCHREIBUNG DER ERFINDUNG
  • Es wird nun ausführlich auf Ausführungsbeispiele der vorliegenden Erfindung Bezug genommen, die in den beiliegenden Zeichnungen veranschaulicht sind. Soweit dies möglich ist, werden für die gleichen oder ähnliche Teile in allen Zeichnungen die gleichen Bezugszahlen verwendet.
  • 4 zeigt eine Anordnung einer Dummy-Schicht gemäß einer Ausführungsform der vorliegenden Erfindung, 5 ist eine Querschnittsdarstellung entlang einer Schnittlinie A-A' in 4, und 6 ist eine Querschnittsdarstellung entlang einer Schnittlinie B-B' in 4.
  • Eine Dummy-Schicht wird beispielsweise in einem Logikbereich eines Split-Gate-Flash-Bauelements ausgebildet. Die vorliegende Erfindung lässt sich jedoch auf einen Bereich mit geringer Strukturdichte bei jeder beliebigen anderen Art von Halbleiter-Bauelement anwenden.
  • In 4 werden in einer Dummy-Schicht 400 eines Halbleiter-Bauelements gemäß der vorliegenden Erfindung mehrere aktive Dummy-Bereiche 403 auf einem Halbleitersubstrat voneinander isoliert. Jeder aktive Dummy-Bereich 403 wird durch eine Bauelement-Isolierschicht 402 so definiert, dass er einen vorgegebenen Bereich einnimmt, und kann von der Form her ein Vieleck, ein Kreis oder dergleichen sein.
  • In einem Raum zwischen den aktiven Dummy-Bereichen 403 wird eine kreuzartige erste Dummy-Struktur 404 und eine kreuzartige zweite Dummy-Struktur 405a bereitgestellt. Ein von der ersten Dummy-Struktur 404 eingenommener Bereich ist gleich dem oder kleiner als der der zweiten Dummy-Struktur 405a. Die erste Dummy-Struktur 404 kann aus dem gleichen Material wie eine erste Gate-Struktur ausgebildet sein, die das Split Gate in 1 konfiguriert, und die gleiche Höhe wie die erste Gate-Struktur aufweisen. Die zweite Dummy-Struktur 405a kann aus dem gleichen Material wie eine zweite Gate-Struktur ausgebildet sein, die das Split Gate in 1 konfiguriert, und die gleiche Höhe wie die zweite Gate-Struktur aufweisen.
  • Jede Breite der ersten und der zweiten Dummy-Struktur 404 und 405a ist gemäß einer Entwurfsregel für die erste und die zweite Gate-Struktur variierbar. Der Breitenunterschied zwischen der ersten und der zweiten Dummy-Struktur 404 und 405a beträgt etwa 0,5 bis etwa 1 μm.
  • 5 ist eine Querschnittsdarstellung entlang einer Schnittlinie A-A' in 4.
  • In 5 ist die Bauelement-Isolierschicht 402, die den aktiven Bereich 403 definiert, auf dem Halbleitersubstrat 401 ausgebildet. Die erste Dummy-Struktur 404 ist auf der Bauelement-Isolierschicht 402 ausgebildet, und die zweite Dummy-Struktur 405a umgibt die erste Dummy-Struktur 404. Bei einer Ausführungsform befindet sich die zweite Dummy-Struktur 405a in einem vorgeschriebenen Abstand von dem aktiven Dummy-Bereich 403, so dass die zweite Dummy-Struktur 405a nicht mit dem aktiven Dummy-Bereich 403 kurzschließt.
  • 6 ist eine Querschnittsdarstellung entlang einer Schnittlinie B-B' in 4, in der ein Querschnitt der Bauelement-Isolierschicht 402 zwischen den aktiven Dummy-Bereichen 403 gezeigt wird.
  • In 6 werden auf der Bauelement-Isolierschicht 402 in einem vorgegebenen Abstand voneinander wiederholt mehrere erste Dummy-Strukturen 404 mit gleicher Länge ausgebildet. Mehrere erste Dummy-Strukturen 404 sind jeweils von mehreren zweiten Dummy-Strukturen 405a umgeben.
  • Ein Verfahren für die Herstellung einer Dummy-Schicht bei einem Halbleiter-Bauelement gemäß der vorliegenden Erfindung wird nachfolgend erläutert.
  • Die 7A bis 7C sind Querschnittsdarstellungen für die Erläuterung eines Verfahrens für die Herstellung einer Dummy-Schicht bei einem Halbleiter-Bauelement gemäß der vorliegenden Erfindung.
  • In 7A wird eine Bauelement-Isolationsschicht 402 durch einen Bauelement-Isolierprozess wie STI (STI = Shallow Trench Isolation) oder dergleichen auf einem Feldbereich eines Halbleitersubstrats 401 ausgebildet, um mehrere aktive Dummy-Bereiche 403 des Halbleitersubstrats 401 zu definieren, das aus Einkristallsilizium oder dergleichen gebildet ist. Der Bereich, in dem die aktiven Dummy-Bereiche 403 ausgebildet sind, entspricht einem Bereich mit geringer Strukturdichte beispielsweise aus Gate-Elektroden oder dergleichen. Der Bereich mit den darauf ausgebildeten aktiven Dummy-Bereichen 403 entspricht beispielsweise einem Logikbereich eines Split-Gate-Flash-Speicherbauelements.
  • Auf dem Substrat 401 wird eine erste Leiterschicht abgeschieden. Die erste Leiterschicht entspricht beispielsweise einem Material, aus dem eine erste Gate-Struktur des Split-Gate-Flash-Speicherbauelements gebildet ist. Daher wird die erste Leiterschicht mit ungefähr der gleichen Höhe abgeschieden wie das Material, aus dem die erste Gate-Struktur gebildet ist.
  • Die erste Leiterschicht wird mittels Photolithographie gezielt strukturiert, damit gleichzeitig eine erste Dummy-Struktur 404 auf der Bauelement-Isolierschicht 402 und eine erste Gate-Struktur ausgebildet wird. Die Breite der ersten Dummy-Struktur 404 ist einer Entwurfsregel für die erste Gate-Struktur entsprechend einstellbar.
  • In 7B wird eine zweite Leiterschicht 405 über dem Substrat 401 einschließlich der ersten Dummy-Struktur 404 abgeschieden. Die zweite Leiterschicht 405 entspricht beispielsweise einem Material, aus dem eine zweite Gate-Struktur des Split-Gate-Flash-Speicherbauelements gebildet ist. Daher wird die zweite Leiterschicht 405 mit ungefähr der gleichen Höhe abgeschieden wie das Material, aus dem die zweite Gate-Struktur gebildet ist.
  • In 7C wird die zweite Leiterschicht 405 gezielt strukturiert, damit eine die erste Dummy-Struktur 404 auf der Bauelement-Isolierschicht 402 abdeckende zweite Dummy-Struktur 405a ausgebildet wird. Die zweite Dummy-Struktur 405a ist so ausgebildet, dass sie die erste Dummy-Struktur 404 umgibt. Eine zweite Gate-Struktur des Split Gate wird während der Ausbildung der zweiten Dummy-Struktur 405a ausgebildet.
  • Die zweite Dummy-Struktur 405a wird in einem vorgeschriebenen Abstand von dem aktiven Dummy-Bereich 403 ausgebildet, so dass die zweite Dummy-Struktur 405a nicht mit dem aktiven Dummy-Bereich 403 kurzschließt. Der Breitenunterschied zwischen der ersten und der zweiten Dummy-Struktur 404 und 405a beträgt etwa 0,5 bis etwa 1,0 μm.
  • Dementsprechend werden die erste und die zweite Dummy-Struktur bei der vorliegenden Erfindung auf dem Logikbereich des Split-Gate-Flash-Speichers so ausgebildet, dass sie der ersten und der zweiten Gate-Struktur des Split Gate entsprechen, wodurch der Mikrobeladungseffekt im Logikbereich minimiert werden kann.
  • Die am 31. Dezember 2003 eingereichte koreanische Patentanmeldung Nr. P2003-0101391 gilt als durch Verweis darauf als in ihrer Gesamtheit hier mit aufgenommen.
  • Fachleuten wird klar sein, dass an der vorliegenden Erfindung verschiedene Modifikationen und Änderungen vorgenommen werden können. Die vorliegende Erfindung soll daher die Modifikationen und Änderungen dieser Erfindung innerhalb des Schutzbereiches der beigefügten Ansprüche und ihrer Äquivalente mit abdecken.

Claims (15)

  1. Dummy-Schicht bei einem Halbleiter-Bauelement, das folgendes umfasst: ein Halbleitersubstrat, eine Bauelement-Isolierschicht auf dem Halbleitersubstrat in einem Logikbereich des Halbleiter-Bauelements, die mindestens einen aktiven Dummy-Bereich definiert, eine erste Dummy-Struktur auf der Bauelement-Isolierschicht und eine zweite Dummy-Struktur, die die erste Dummy-Struktur auf der Bauelement-Isolierschicht umgibt.
  2. Dummy-Schicht nach Anspruch 1, bei der es sich bei dem Halbleiter-Bauelement um ein Split-Gate-Flash-Speicherbauelement mit einer ersten Gate-Struktur und einer zweiten Gate-Struktur handelt.
  3. Dummy-Schicht nach Anspruch 2, bei der die erste und die zweite Dummy-Struktur aus dem gleichen Material wie die erste bzw. die zweite Gate-Struktur gebildet sind.
  4. Dummy-Schicht nach Anspruch 2, bei der die erste und die zweite Dummy-Struktur so ausgebildet sind, dass sie etwa die gleiche Höhe wie die erste bzw. die zweite Gate-Struktur aufweisen.
  5. Dummy-Schicht nach Anspruch 1, bei der der Breitenunterschied zwischen der ersten und der zweiten Dummy-Struktur etwa 0,5 bis etwa 1 μm beträgt.
  6. Verfahren für die Herstellung einer Dummy-Schicht bei einem Halbleiter-Bauelement, das folgende Schritte umfasst: Ausbilden einer Bauelement-Isolierschicht auf einem Halbleitersubstrat in einem Logikbereich des Halbleiter-Bauelements, um mindestens einen aktiven Dummy-Bereich zu definieren, Ausbilden einer ersten Dummy-Struktur auf der Bauelement-Isolierschicht und Ausbilden einer zweiten Dummy-Struktur, die die erste Dummy-Struktur auf der Bauelement-Isolierschicht umgibt.
  7. Verfahren nach Anspruch 6, bei dem es sich bei dem Halbleiter-Bauelement um ein Split-Gate-Flash-Speicherbauelement mit einer ersten Gate-Struktur und einer zweiten Gate-Struktur handelt.
  8. Verfahren nach Anspruch 7, bei dem zu den Schritten des Ausbildens einer ersten Dummy-Struktur und des Ausbildens einer zweiten Dummy-Struktur das Ausbilden der ersten und der zweiten Dummy-Struktur aus dem gleichen Material wie die erste bzw. die zweite Gate-Struktur gehört.
  9. Verfahren nach Anspruch 7, bei dem zu den Schritten des Ausbildens einer ersten Dummy-Struktur und des Ausbildens einer zweiten Dummy-Struktur das Ausbilden der ersten und der zweiten Dummy-Struktur mit etwa der gleichen Höhe wie die erste bzw. die zweite Gate-Struktur gehört.
  10. Verfahren nach Anspruch 6, bei dem der Breitenunterschied zwischen der ersten und der zweiten Dummy-Struktur etwa 0,5 bis etwa 1 μm beträgt.
  11. Verfahren für die Herstellung einer Dummy-Schicht bei einem Halbleiter-Bauelement, das folgendes umfasst: einen Schritt für das Ausbilden einer Bauelement-Isolierschicht auf einem Halbleitersubstrat in einem Logikbereich des Halbleiter-Bauelements, um mindestens einen aktiven Dummy-Bereich zu definieren, einen Schritt für das Ausbilden einer ersten Dummy-Struktur auf der Bauelement-Isolierschicht und einen Schritt für das Ausbilden einer zweiten Dummy-Struktur, die die erste Dummy-Struktur auf der Bauelement-Isolierschicht umgibt.
  12. Verfahren nach Anspruch 11, bei dem es sich bei dem Halbleiter-Bauelement um ein Split-Gate-Flash-Speicherbauelement mit einer ersten Gate-Struktur und einer zweiten Gate-Struktur handelt.
  13. Verfahren nach Anspruch 12, bei dem zu den Schritten des Ausbildens einer ersten Dummy-Struktur und des Ausbildens einer zweiten Dummy-Struktur Schritte für das Ausbilden der ersten und der zweiten Dummy- Struktur aus dem gleichen Material wie die erste bzw. die zweite Gate-Struktur gehören.
  14. Verfahren nach Anspruch 12, bei dem zu den Schritten des Ausbildens einer ersten Dummy-Struktur und des Ausbildens einer zweiten Dummy-Struktur Schritte für das Ausbilden der ersten und der zweiten Dummy-Struktur mit etwa der gleichen Höhe wie die erste bzw. die zweite Gate-Struktur gehören.
  15. Verfahren nach Anspruch 11, bei dem der Breitenunterschied zwischen der ersten und der zweiten Dummy-Struktur etwa 0,5 bis etwa 1 μm beträgt.
DE102004063143A 2003-12-31 2004-12-22 Dummy-Schicht bei einem Halbleiter-Bauelement und Herstellungsverfahren dafür Expired - Fee Related DE102004063143B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020030101391A KR20050070861A (ko) 2003-12-31 2003-12-31 반도체 소자의 더미층 및 그 제조방법
KR10-2003-0101391 2003-12-31

Publications (2)

Publication Number Publication Date
DE102004063143A1 true DE102004063143A1 (de) 2005-08-04
DE102004063143B4 DE102004063143B4 (de) 2009-10-01

Family

ID=34698877

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004063143A Expired - Fee Related DE102004063143B4 (de) 2003-12-31 2004-12-22 Dummy-Schicht bei einem Halbleiter-Bauelement und Herstellungsverfahren dafür

Country Status (4)

Country Link
US (1) US20050139905A1 (de)
JP (1) JP4330523B2 (de)
KR (1) KR20050070861A (de)
DE (1) DE102004063143B4 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100650870B1 (ko) * 2005-08-08 2008-07-16 주식회사 하이닉스반도체 플래쉬 메모리 소자 및 그의 제조방법
US7759182B2 (en) * 2006-11-08 2010-07-20 Texas Instruments Incorporated Dummy active area implementation
KR100872721B1 (ko) * 2007-05-10 2008-12-05 동부일렉트로닉스 주식회사 마스크의 설계방법과 반도체 소자 및 그 제조방법
DE102016114807B4 (de) 2015-10-20 2020-06-25 Taiwan Semiconductor Manufacturing Company, Ltd. Halbleiterstruktur und Verfahren zum Bilden einer Halbleiterstruktur
US9768182B2 (en) 2015-10-20 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method for forming the same

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6281049B1 (en) * 1998-01-14 2001-08-28 Hyundai Electronics Industries Co., Ltd. Semiconductor device mask and method for forming the same
US6316314B1 (en) * 1999-01-26 2001-11-13 Nec Corporation Nonvolatile semiconductor memory device and fabrication method
TW494565B (en) * 2000-06-20 2002-07-11 Infineon Technologies Corp Reduction of topography between support regions and array regions of memory devices
TW546778B (en) * 2001-04-20 2003-08-11 Koninkl Philips Electronics Nv Two-transistor flash cell
JP2003243618A (ja) * 2002-02-20 2003-08-29 Seiko Epson Corp 半導体装置の製造方法
KR100448911B1 (ko) * 2002-09-04 2004-09-16 삼성전자주식회사 더미 패턴을 갖는 비휘발성 기억소자
JP2005026589A (ja) * 2003-07-04 2005-01-27 Toshiba Corp 半導体記憶装置及びその製造方法
US6930351B2 (en) * 2003-08-14 2005-08-16 Renesas Technology Corp. Semiconductor device with dummy gate electrode

Also Published As

Publication number Publication date
DE102004063143B4 (de) 2009-10-01
JP4330523B2 (ja) 2009-09-16
KR20050070861A (ko) 2005-07-07
US20050139905A1 (en) 2005-06-30
JP2005197707A (ja) 2005-07-21

Similar Documents

Publication Publication Date Title
DE102005029313B4 (de) Verfahren zur Herstellung eines Halbleiterbauelementes und Halbleiterbauelement
DE69729963T2 (de) Halbleiterbauelement mit isoliertem gatter und verfahren zu deren herstellung
DE2646308C3 (de) Verfahren zum Herstellen nahe beieinander liegender elektrisch leitender Schichten
DE102005047989B4 (de) Halbleiterspeichervorrichtungen mit versetzten aktiven Regionen
DE102007016290A1 (de) Verfahren zum Herstellen von Halbleiterstrukturen
DE102004062829A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE10353387A1 (de) Leistungstransistoranordnung und Verfahren zu deren Herstellung
DE102020115241A1 (de) Vertikale halbleitervorrichtungen
DE2238450B2 (de) Verfahren zur herstellung einer integrierten halbleiteranordnung
DE102006058185B4 (de) EEPROM und Herstellungsverfahren
DE10220395A1 (de) Verfahren zum Herstellen einer Halbleitereinrichtung
DE102006060800A1 (de) Verfahren zum Bilden eines Grabens
DE102020116563A1 (de) Halbleitervorrichtung und verfahren zur herstellung derselben
DE102010042383B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102007007696B4 (de) Halbleiterbauelement und Verfahren zum Herstellen eines Halbleiterbauelements
DE2743299A1 (de) Ladungskopplungsanordnung
DE112010003053B4 (de) Verfahren zum Herstellen einer Siliziumkarbid-Halbleitervorrichtung
DE102004063143B4 (de) Dummy-Schicht bei einem Halbleiter-Bauelement und Herstellungsverfahren dafür
DE2450230A1 (de) Verfahren zur herstellung von feldeffekttransistoren
DE10261404A1 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE4340976B4 (de) Transistor mit einem ungleichmäßig dotierten Kanal und Verfahren zu seiner Herstellung
DE102008034789A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung, Verfahren zum Herstellen einer SOI-Vorrichtung, Halbleitervorrichtung und SOI-Vorrichtung
DE10242145B4 (de) Halbleiterbauelement mit lokaler Zwischenverbindungsschicht und Herstellungsverfahren
DE102006054969A1 (de) Halbleiterbauelement und Verfahren zur Herstellung desselben
DE69331602T2 (de) Verfahren zur Herstellung einer hochintegrierten nichtflüchtigen Halbleiter-Speicheranordnung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: DONGBU ELECTRONICS CO.,LTD., SEOUL/SOUL, KR

8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20130702