DE102004028716A1 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE102004028716A1
DE102004028716A1 DE102004028716A DE102004028716A DE102004028716A1 DE 102004028716 A1 DE102004028716 A1 DE 102004028716A1 DE 102004028716 A DE102004028716 A DE 102004028716A DE 102004028716 A DE102004028716 A DE 102004028716A DE 102004028716 A1 DE102004028716 A1 DE 102004028716A1
Authority
DE
Germany
Prior art keywords
semiconductor
potential
substrate
area
upper substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102004028716A
Other languages
English (en)
Inventor
Hiroshi Otani
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102004028716A1 publication Critical patent/DE102004028716A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • E—FIXED CONSTRUCTIONS
    • E04—BUILDING
    • E04G—SCAFFOLDING; FORMS; SHUTTERING; BUILDING IMPLEMENTS OR AIDS, OR THEIR USE; HANDLING BUILDING MATERIALS ON THE SITE; REPAIRING, BREAKING-UP OR OTHER WORK ON EXISTING BUILDINGS
    • E04G21/00—Preparing, conveying, or working-up building materials or building elements in situ; Other devices or measures for constructional work
    • E04G21/24—Safety or protective measures preventing damage to building parts or finishing work during construction
    • E04G21/246—Safety or protective measures preventing damage to building parts or finishing work during construction specially adapted for curing concrete in situ, e.g. by covering it with protective sheets
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/007—Interconnections between the MEMS and external electrical signals
    • E—FIXED CONSTRUCTIONS
    • E04—BUILDING
    • E04G—SCAFFOLDING; FORMS; SHUTTERING; BUILDING IMPLEMENTS OR AIDS, OR THEIR USE; HANDLING BUILDING MATERIALS ON THE SITE; REPAIRING, BREAKING-UP OR OTHER WORK ON EXISTING BUILDINGS
    • E04G21/00—Preparing, conveying, or working-up building materials or building elements in situ; Other devices or measures for constructional work
    • E04G21/24—Safety or protective measures preventing damage to building parts or finishing work during construction
    • E04G21/28—Safety or protective measures preventing damage to building parts or finishing work during construction against unfavourable weather influence
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P1/00—Details of instruments
    • G01P1/02—Housings
    • G01P1/023—Housings for acceleration measuring devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P15/0802—Details
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P15/125—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values by capacitive pick-up
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P2015/0805—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration
    • G01P2015/0808—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration for defining in-plane movement of the mass, i.e. movement of the mass in the plane of the substrate
    • G01P2015/0811—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration for defining in-plane movement of the mass, i.e. movement of the mass in the plane of the substrate for one single degree of freedom of movement of the mass
    • G01P2015/0814—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration for defining in-plane movement of the mass, i.e. movement of the mass in the plane of the substrate for one single degree of freedom of movement of the mass for translational movement of the mass, e.g. shuttle type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83805—Soldering or alloying involving forming a eutectic alloy at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Architecture (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Structural Engineering (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Civil Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Pressure Sensors (AREA)
  • Micromachines (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

Ein erstes Halbleitersubstrat (3) ist derart ausgebildet, daß es einen Randbereich einer Zone zwischen einem oberen Substrat (1) und einem unteren Substrat (11) nach Art eines äußeren peripheren Rahmens umgibt, ein Potentialentnahmebereich (31) des ersten Halbleitersubstrats (3) ist in einem Eckbereich von diesem gebildet und eine Fläche des den Potentialentnahmebereich (31) beinhaltenden Eckbereichs des ersten Halbleitersubstrats (3) ist gleich oder kleiner als die Fläche von jedem der Potentialentnahmebereiche (36a, 36b, 40) der anderen Halbleitersubstrate (5, 7, 9) ausgebildet, um eine Reduzierung der Chipgröße zu erzielen. Eine leitfähige Schicht ist auf einer Oberfläche des oberen Substrats (1) oder dergleichen gebildet, und die leitfähige Schicht ist auf eine feste Spannung, wie zum Beispiel Massepotential, festgelegt. Diese leitfähige Schicht oder dergleichen sorgt für eine Abschirmung der Halbleitersubstrate gegenüber Störungen, wie zum Beispiel die Nähe von anderen Substanzen, statische Elektrizität oder Funkwellenbehinderung.

Description

  • Die vorliegende Erfindung bezieht sich auf eine Halbleitervorrichtung, die für einen Beschleunigungssensor, einen Winkelgeschwindigkeitssensor, ein elektrostatisches Betätigungsorgan oder dergleichen verwendet wird.
  • Bei einem Trägheitskraftsensor, einem Beschleunigungssensor, einem Winkelgeschwindigkeitssensor, einem elektrostatischen Betätigungsorgan oder dergleichen wird herkömmlicherweise eine Schwankung der statischen Kapazität zwischen einem beweglichen Element und einem Stator in einem Fall festgestellt, in dem das bewegliche Element und der Stator in voneinander beabstandeter Weise nahe beieinander angeordnet sind und das bewegliche Element bewegt wird, wie dies zum Beispiel in den japanischen Offenlegungsschriften Nr. 05-340 961, 10-104 265 und 05-142 252 dargestellt ist.
  • Als bewegliches Element wird eine Halbleitervorrichtung verwendet, die eine Silizium-Mikrostruktur mit dreilagiger Konstruktion, bestehend aus Glas, Silizium und Glas, aufweist, wobei Potentiale von Bestandteilen durch Öffnungen in einer der Glasschichten abgeführt werden.
  • Hinsichtlich der herkömmlichen Abführung von Potentialen von aus Silizium gebildeten Bestandteilen sind Durchgangsöffnungen in einer der Glasschichten gebildet, und in diesen Durchgangsöffnungen liegen Elektrodenflächen frei, mit denen Drähte durch Bonden verbunden sind.
  • Eine derartige Entnahme-Struktur mit Elektroden benötigt jedoch eine ausreichende Größe von Durchgangsöffnungen zum Aufnehmen eines Bondwerkzeugs (kapillar), wobei diese in nachteiliger Weise Einschränkungen hinsichtlich der Reduzierung der Chipgröße mit sich bringt.
  • Ferner beträgt im allgemeinen eine Kapazität der Silizium-Mikrostruktur ca. 0,5pF, während das Schwankungsausmaß bei der statischen Kapazität gemäß der Trägheitskraft, der Beschleunigung oder dergleichen in etwa ein Zehntel der Kapazität beträgt, wobei dies die Erfassung einer sehr kleinen statischen Kapazität erforderlich macht.
  • Wenn eine andere Substanz der Silizium-Mikrostruktur nahekommt, ändern sich andererseits elektrische Flußlinien der Kapazität in der Silizium-Mikrostruktur, und der Wert der statischen Kapazität ändert sich in nachteiliger Weise unabhängig von der Trägheitskraft, der Beschleunigung oder dergleichen.
  • Ferner entsteht das gleiche Problem der Schwankung der statischen Kapazität auch durch den Einfluß von elektrischen Ladungen, wie zum Beispiel statischer Elektrizität oder den Einfluß von Störungen, wie zum Beispiel Funkwellenbehinderung. Es besteht daher die Möglichkeit, daß es schwierig wird, die Trägheitskraft, die Beschleunigung oder dergleichen mit hoher Genauigkeit zu messen.
    •
  • Eine Aufgabe der vorliegenden Erfindung besteht daher in der Angabe einer Halbleitervorrichtung, die eine Reduzierung der Chipgröße ermöglicht und gleichzeitig geringere Schwankungen in der statischen Kapazität auf Grund des Einflusses von Störungen zeigt.
  • Gelöst wird diese Aufgabe durch eine Halbleitervorrichtung, wie sie im Anspruch 1 angegeben ist.
  • Gemäß der vorliegenden Erfindung beinhaltet eine Halbleitervorrichtung ein oberes Substrat, ein unteres Substrat sowie eine Vielzahl von Halbleitersubstraten. In dem oberen Substrat ist eine Vielzahl von Durchgangsöffnungen gebildet. Eine Vielzahl von Halbleitersubstraten ist zwischen dem oberen Substrat und dem unteren Substrat vorgesehen. Die Vielzahl der Halbleitersubstrate bildet eine feststehende Elektrode und eine variable Elektrode.
  • Auf der Vielzahl von Halbleitersubstraten sind Potentialentnahmebereiche ausgebildet, die für die Entnahme von Potentialen an die jeweiligen Durchgangsöffnungen angrenzen. Eines der Vielzahl von Halbleitersubstraten ist derart ausgebildet, daß es einen Randbereich einer Region zwischen dem oberen Substrat und dem unteren Substrat nach Art eines äußeren peripheren Rahmens umgibt.
  • Die anderen der Vielzahl von Halbleitersubstraten sind derart angeordnet, daß sie von einem inneren Randbereich des einen Halbleitersubstrats, das nach Art eines äußeren peripheren Rahmens ausgebildet ist, umgeben sind. Der Potentialentnahmebereich des einen Halbleitersubstrats ist in einem Eckbereich von diesem ausgebildet. Eine Fläche des Eckbereichs des einen Halbleitersubstrats, der den Potentialentnahmebereich beinhaltet, ist nahezu gleich oder kleiner als eine Fläche jedes der Potentialentnahmebereiche der anderen Halbleitersubstrate.
  • Auf diese Weise wird eine Reduzierung der Chipgröße ermöglicht.
  • Bevorzugte Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.
    •
  • Die Erfindung und Weiterbildungen der Erfindung werden im folgenden anhand der zeichnerischen Darstellungen mehrerer Ausführungsbeispiele noch näher erläutert. In den Zeichnungen zeigen:
  • 1 eine Draufsicht zur Erläuterung einer Mikrostruktur gemäß einem ersten bevorzugten Ausführungsbeispiel der vorliegenden Erfindung;
  • 2 eine im Schnitt dargestellte Seitenansicht zur Erläuterung der Mikrostruktur gemäß dem ersten bevorzugten Ausführungsbeispiel der vorliegenden Erfindung;
  • 3 eine Draufsicht zur Erläuterung der Mikrostruktur gemäß dem ersten bevorzugten Ausführungsbeispiel der vorliegenden Erfindung, wobei ein oberes Substrat entfernt ist;
  • 4 eine Schnittdarstellung entlang der Linie IV-IV der 3;
  • 5 eine Schnittdarstellung entlang der Linie V-V der 3;
  • 6 eine im Schnitt dargestellte Seitenansicht zur Erläuterung eines Falls, in dem ein Bonddraht direkt mit einem Potentialentnahmebereich unmittelbar unter einer Durchgangsöffnung verbunden ist;
  • 7 eine Draufsicht zur Erläuterung eines Falls, in dem Bonddrähte direkt mit Potentialentnahmebereichen unmittelbar unter jeweiligen Durchgangsöffnungen verbunden sind;
  • 8 eine Draufsicht zur Erläuterung einer Mikrostruktur gemäß einem zweiten bevorzugten Ausführungsbeispiel der vorliegenden Erfindung, wobei das obere Substrat entfernt ist;
  • 9 eine Draufsicht zur Erläuterung eines weiteren Beispiels, bei dem das obere Substrat entfernt ist;
  • 10 eine Draufsicht zur Erläuterung einer Mikrostruktur gemäß einem dritten bevorzugten Ausführungsbeispiel der vorliegenden Erfindung, wobei das obere Substrat entfernt ist;
  • 11 eine Draufsicht zur Erläuterung der Mikrostruktur gemäß dem dritten bevorzugten Ausführungsbeispiel der vorliegenden Erfindung;
  • 12 und 13 Draufsichten zur Erläuterung jeweils eines weiteren Beispiels der Mikrostruktur gemäß dem dritten bevorzugten Ausführungsbeispiel der vorliegenden Erfindung, wobei das obere Substrat entfernt ist;
  • 14 eine Draufsicht zur Erläuterung eines weiteren Beispiels der Mikrostruktur gemäß dem dritten Ausführungsbeispiel der vorliegenden Erfindung;
  • 15 eine Draufsicht zur Erläuterung einer Mikrostruktur gemäß einem vierten bevorzugten Ausführungsbeispiel der vorliegenden Erfindung;
  • 16 eine Draufsicht zur Erläuterung eines weiteren Beispiels der Mikrostruktur gemäß dem vierten bevorzugten Ausführungsbeispiel der vorliegenden Erfindung;
  • 17 eine im Schnitt dargestellte Seitenansicht zur Erläuterung einer Halbleitervorrichtung gemäß einem fünften bevorzugten Ausführungsbeispiel der vorliegenden Erfindung;
  • 18 eine Draufsicht zur Erläuterung der Halbleitervorrichtung gemäß dem fünften bevorzugten Ausführungsbeispiel der vorliegenden Erfindung;
  • 19 eine Draufsicht zur Erläuterung eines weiteren Beispiels der Halbleitervorrichtung gemäß dem fünften bevorzugten Ausführungsbeispiel der vorliegenden Erfindung;
  • 20 eine im Schnitt dargestellte Seitenansicht zur Erläuterung einer Halbleitervorrichtung gemäß einem sechsten bevorzugten Ausführungsbeispiel der vorliegenden Erfindung;
  • 21 eine im Schnitt dargestellte Seitenansicht zur Erläuterung einer Halbleitervorrichtung gemäß einem siebten bevorzugten Ausführungsbeispiel der vorliegenden Erfindung;
  • 22 eine Draufsicht zur Erläuterung einer Mikrostruktur gemäß einem achten bevorzugten Ausführungsbeispiel der vorliegenden Erfindung;
  • 23 eine im Schnitt dargestellte Seitenansicht zur Erläuterung der Mikrostruktur gemäß dem achten bevorzugten Ausführungsbeispiel der vorliegenden Erfindung; und
  • 24 eine im Schnitt dargestellte Seitenansicht zur Erläuterung einer Mikrostruktur gemäß einem neunten bevorzugten Ausführungsbeispiel der vorliegenden Erfindung.
  • BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSBEISPIELE
  • ERSTES BEVORZUGTES AUSFÜHRUNGSBEISPIEL
  • 1 zeigt eine Draufsicht zur Erläuterung einer Halbleitervorrichtung (Mikrostruktur) gemäß dem ersten bevorzugten Ausführungsbeispiel in Relation zu einer im folgenden erläuterten Grundstruktur bevorzugter Ausführungsbeispiele, 2 zeigt eine im Schnitt dargestellte Seitenansicht zur Erläuterung der Mikrostruktur, 3 zeigt eine Draufsicht zur Erläuterung der Mikrostruktur, wobei ein oberes Substrat entfernt ist, 4 zeigt eine Schnittdarstellung entlang der Linie IV-IV der 3, und 5 zeigt eine Schnittdarstellung entlang der Linie V-V der 3.
  • Bei der Mikrostruktur handelt es sich um eine Silizium-Mikrostruktur zur Verwendung für einen Trägheitskraftsensor, einen Beschleunigungssensor, einen Winkelgeschwindigkeitssensor, ein elektrostatisches Betätigungsorgan oder dergleichen; die Mikrostruktur weist eine dreilagige Struktur auf, bei der ein oberes Glassubstrat 1 (das im folgenden als "oberes Substrat" bezeichnet wird), jeweils aus Silizium hergestellte Halbleitersubstrate 3, 5, 7 und 9 sowie ein unteres Glassubstrat 11 (das im folgenden als "unteres Substrat" bezeichnet wird) in der in den 1 bis 5 dargestellten Weise aufeinandergeschichtet sind.
  • Potentiale der jeweiligen Halbleitersubstrate 3, 5, 7 und 9 in Bestandteilelementen bzw. Bauelementen auf einer Oberfläche des oberen Substrats 1 durch Durchgangsöffnungen 13, 15, 17 und 19, die in bestimmte Bereiche des oberen Substrats 1 eingebracht sind, werden zu Bondflächenbereichen 21 auf einer Oberfläche des oberen Substrats 1 abgeführt.
  • Das obere Substrat 1 und das untere Substrat 11 sind jeweils aus einem platten-artigen Glaskörper mit der gleichen Fläche gebildet und derart angeordnet, daß sie eine Vielzahl von Halbleitersubstraten 3, 5, 7 und 9 sandwichartig zwischen sich schließen. In vorbestimmten Bereichen des oberen Substrats 1 sind die vorstehend beschriebenen Durchgangsöffnungen 13, 15, 17 und 19 eingebracht. Die Durchgangsöffnungen 13, 15, 17 und 19 sind in einer Linie ausgebildet, wie zum Beispiel in einer Potentialentnahmezone 23, die linear auf dem oberen Substrat 1 vorgesehen ist.
  • Unter den Halbleitersubstraten 3, 5, 7 und 9 ist das erste Halbleitersubstrat 3 derart ausgebildet, daß es vier Seiten der Mikrostruktur mit einer in der Draufsicht rechteckigen Formgebung nach Art eines äußeren peripheren Rahmens umschließt und zu einem äußeren peripheren Rahmenbereich wird sowie auf ein Massepotential (GND) festgelegt ist, wobei es als feststehende Elektrode dient, die relativ zu den Glassubstraten 1 und 11 nicht bewegt wird. Da das erste Halbleitersubstrat 3, das zu dem äußeren peripheren Rahmenbereich wird, somit als feststehende Elektrode dient, läßt sich an dessen Seiten ein antistatischer Effekt erzeugen.
  • Ein Potentialentnahmebereich 31 mit einer zweidimensional rechteckigen Formgebung oder dergleichen mit vorbestimmter Fläche ist an einer der Potentialentnahmezone 23 zugehörigen Stelle, bei der es sich um einen Eckbereich des ersten Halbleitersubstrats 3 handelt, derart ausgebildet, daß er in einer Draufsicht in Richtung nach innen ragt. Eine Fläche des Potentialentnahmebereichs 31 ist nahezu gleich einer Fläche eines jeden Potentialentnahmebereichs 36a, 36b und 40 der im folgenden noch zu beschreibenden anderen Halbleitersubstrate 5, 7 und 9 gewählt, wie dies in 3 gezeigt ist.
  • Ferner sind das zweite und das dritte Halbleitersubstrat 5 und 7 derart angeordnet, daß die von einem Innenumfang des nach Art eines äußeren peripheren Rahmens ausgebildeten ersten Halbleitersubstrats 3 umgeben sind, wobei sie sich nicht in Berührung mit dem ersten Halbleitersubstrat 3 befinden, und als feststehende Elektroden dienen, die relativ zu den Glassubstraten 1 und 11 festgelegt sind.
  • Das zweite und das dritte Halbleitersubstrat 5 und 7 weisen jeweils ein Grundelement 33, das entlang der Innenseite des als äußerer peripherer Rahmenbereich dienenden ersten Halbleitersubstrats 3 als Verdrahtung gebildet ist, sowie zweidimensional kammartige, fixierseitige Kapazitätsinduktorelemente 35 auf, die in der Draufsicht von dem Grundelement 33 nach innen ragen, um in Abhängigkeit von Schwankungen bei der statischen Kapazität, die zwischen dem vierten Halbleitersubstrat 9 und ihnen selbst erzeugt wird, Induktion hervorzurufen.
  • An Endbereichen des zweiten und des dritten Halbleitersubstrats 5 und 7, bei denen es sich um der Potentialentnahmezone 23 zugehörige Stellen handelt, sind jeweilige Potentialentnahmebereiche 36a und 36b mit jeweils zweidimensional rechteckiger Form mit einer vorbestimmten Fläche gebildet.
  • Bei dem vierten Halbleitersubstrat 9 handelt es sich um eine variable Elektrode, die relativ zu den Glassubstraten 1 und 11 beweglich ist und derart angeordnet ist, daß sie von dem Innenumfang des nach Art eines äußeren peripheren Rahmens ausgebildeten ersten Halbleitersubstrats 3 umgeben ist, und die einen Rumpfbereich 37, der in der Draufsicht zentral angeordnet ist, sowie auf der variablen Seite angeordnete Kapazitätsinduktorelemente 39 aufweist, die in der Draufsicht von dem Rumpfbereich 37 in Richtung beider Seiten vorstehen, um in Abhängigkeit von Schwankungen bei der statischen Kapazität, die zwischen den auf der fixierten Seite angeordneten Kapazitätsinduktorelementen 35 des zweiten und des dritten Halbleitersubstrats 5 und 7 und ihnen selbst entstehen, Induktion hervorzurufen.
  • An einem Endbereich des vierten Halbleitersubstrats 9, bei dem es sich um eine der Potentialentnahmezone 23 zugehörigen Stelle handelt, ist ein Potentialentnahme bereich 40 mit einer zweidimensional rechteckigen Formgebung mit vorbestimmter Fläche gebildet.
  • Die Bondflächenbereiche 21 sind an vier Stellen in einer Linie jeweils in einer Verbindungszone (Potentialentnahmebereich) 41 angeordnet, die an einem Endbereich des oberen Substrats 1 in der Draufsicht der Potentialentnahmezone 23 benachbart vorgesehen ist, wie dies in 1 gezeigt ist.
  • Durch Verlängern von einigen Teilen 45 von Zwischenverbindungsschichten 43, die in die Durchgangsöffnungen 13, 15, 17 und 19 auf dem oberen Substrat 1 ausfüllender Weise gebildet sind, sowie durch Verbinden dieser Teile 45 mit den Bondflächenbereichen 21, wie dies in den 1 und 2 gezeigt ist, sind die Potentialentnahmebereiche 31, 36a, 36b und 40 unmittelbar unter den Durchgangsöffnungen 13, 15, 17 bzw. 19 alle mit den Bondflächenbereichen 21 elektrisch verbunden.
  • Die Bondflächenbereiche 21 und die Zwischenverbindungsschichten 43 werden unter Verwendung der gleichen Metallpaste, des gleichen Lötmaterials oder dergleichen gleichzeitig gebildet.
  • Da bei der Mikrostruktur des ersten bevorzugten Ausführungsbeispiels Potentiale von den Potentialentnahmebereichen 31, 36a, 36b und 40 unmittelbar unter den Durchgangsöffnungen 13, 15, 17 und 19 der Halbleitersubstrate 3, 5, 7 und 9 durch die Zwischenverbindungsschichten 43 zu den Bondflächenbereichen 21 auf dem oberen Substrat 1 geführt werden, wie dies vorstehend beschrieben worden ist, kann durch Verbinden von Bonddrähten 47 mit den Bondflächenbereichen 21 auf einer oberen Oberfläche des oberen Substrats 1 in der in 2 dargestellten Weise eine elek-trische Entnahme bzw. Stromentnahme in Bezug auf die Halbleitersubstrate 3, 5, 7 und 9 erzielt werden. Das Bezugszeichen 48 stellt eine integrierte Halbleiterschaltung, wie zum Beispiel einen anwenderspezifischen integrierten Schaltkreis (ASIC) dar.
  • Aus einem Vergleich zwischen der Mikrostruktur des ersten bevorzugten Ausführungsbeispiels (2), bei dem die Bonddrähte bzw. Anschlußdrähte 47 in der vorstehend erläuterten Weise mit den Bondflächenbereichen 21 auf dem oberen Substrat 1 verbunden sind, sowie einem Fall (6 und 7), bei dem die Bonddrähte 47 direkt mit den Potentialentnahmebereichen 31, 36a, 36b und 40 unmittelbar unter den Durchgangsöffnungen 13, 15, 17 und 19 ohne Ausbildung der Bondflächenbereiche 21 verbunden sind, ist zu erkennen, daß im Fall der 6 und 7 eine ausreichende Größe der jeweiligen Durchgangsöffnungen 13, 15, 17 und 19 zum Aufnehmen eines Bondwerkzeugs (kapillar, nicht gezeigt) zum Anschließen der Bonddrähte 47 erforderlich ist.
  • Dies bringt eine Einschränkung hinsichtlich der Reduzierung der Chipgröße mit sich, während das erste bevorzugte Ausführungsbeispiel der 2 eine Kontrolle des Bondwerkzeugs (kapillar) auf der oberen Oberfläche des oberen Substrats 1 zur Herstellung der Verbindung der Bonddrähte 47 ermöglicht.
  • Aus diesem Grund kann ein Durchmesser (L1 in 2) jedes der Potentialentnahmebereiche 31, 36a, 36b und 40 kleiner ausgebildet werden als ein Durchmesser (L2) im Fall der 6 und 7, so daß dadurch eine Reduzierung der Chipgröße ermöglicht ist.
  • Da mit anderen Worten der Potentialentnahmebereich 31 des ersten Halbleitersubstrats 3 an dem Eckbereich der Halbleitervorrichtung (Mikrostruktur) gebildet ist und eine Fläche des Eckbereichs des ersten Halbleitersubstrats 3, der den Potentialentnahmebereich 31 beinhaltet, nahezu gleich der Fläche von jedem der Potentialentnahmebereiche 36a, 36b und 40 der anderen Halbleitersubstrate 5, 7 und 9 gewählt ist, läßt sich eine Reduzierung der Chipgröße erzielen.
  • Bei dem ersten bevorzugten Ausführungsbeispiel ist die Fläche des den Potentialentnahmebereich 31 beinhaltenden Eckbereichs des ersten Halbleitersubstrats 3 nahezu gleich der Fläche von jedem der Potentialentnahmebereiche 36a, 36b und 40 der anderen Halbleitersubstrate 5, 7 und 9 gewählt, wobei dies einen Fall beinhaltet, in dem die Fläche des dem Potentialentnahmebereich 31 beinhaltenden Eckbereichs des ersten Halbleitersubstrats 3 geringfügig größer ist als die Fläche von jedem der Potentialentnahmebereiche 36a, 36b und 40 der anderen Halbleitersubstrate 5, 7 und 9 sowie auch den Fall, in dem diese Flächen vollständig gleich sind.
  • Der gleiche Effekt läßt sich ferner selbst in einem Fall erzielen, in dem die Fläche des den Potentialentnahmebereich 31 beinhaltenden Eckbereichs des ersten Halbleitersubstrats 3 kleiner ist als die Fläche von jedem der Potentialentnahmebereiche 36a, 36b und 40 der anderen Halbleitersubstrate 5, 7 und 9.
  • ZWEITES BEVORZUGTES AUSFÜHRUNGSBEISPIEL
  • 8 zeigt eine Draufsicht zur Erläuterung einer Halbleitervorrichtung (Mikrostruktur) gemäß dem zweiten bevorzugten Ausführungsbeispiel der vorliegenden Erfindung, wobei das obere Substrat entfernt ist. In 8 sind Bestandteile mit der gleichen Funktion wie die des ersten bevorzugten Ausführungsbeispiels mit den gleichen Bezugszeichen bezeichnet.
  • Wie in 8 gezeigt, weist die Mikrostruktur des zweiten bevorzugten Ausführungsbeispiels die gleiche Grundstruktur wie das erste bevorzugte Ausführungsbeispiel auf, und der Potentialentnahmebereich 31 des ersten Halbleitersubstrats 3 (Siliziumkörper), der als äußerer peripherer Rahmenbereich dient, ist in einem Eckbereich in der Potentialentnahmezone 23 gebildet, die linear in der Mikrostruktur definiert ist.
  • Da bei dem ersten bevorzugten Ausführungsbeispiel der Potentialentnahmebereich 31 derart ausgebildet ist, daß er in einer Draufsicht von einem Rahmenbereich des ersten Halbleitersubstrats 3, das als äußerer peripherer Rahmenbereich dient, in Richtung nach innen ragt, und da insbesondere die Fläche des nach innen ragenden Rahmenbereichs 31 nahezu gleich der Fläche von jedem der Potentialentnahmebereiche 36a, 36b und 40 der anderen Halbleitersubstrate 5, 7 und 9 (Siliziumkörper) ausgebildet ist, wie dies in 3 gezeigt ist, ist die Fläche des den Potentialentnahmebereich 31 beinhaltenden Eckbereichs des ersten Halbleitersubstrats 3 größer als die Fläche von jedem der Potentialentnahmebereiche 36a, 36b und 40 der anderen Halbleitersubstrate 5, 7 und 9.
  • Andererseits ist bei dem zweiten bevorzugten Ausführungsbeispiel eine Fläche eines Bereichs, der als Potentialentnahmebereich 31 von dem nach Art eines äußeren peripheren Rahmens ausgebildeten ersten Halbleitersubstrats 3 nach innen ragt und als äußerer peripherer Rahmenbereich dient, kleiner ausgebildet als die Fläche von jedem der Potentialentnahmebereiche 36a, 36b und 40 der anderen Halbleitersubstrate 5, 7 und 9, und die Fläche des den Potentialentnahmebereich 31 beinhaltenden Eckbereichs des ersten Halbleitersubstrats 3 ist nahezu gleich der Fläche von jedem der Potentialentnahmebereiche 36a, 36b und 40 der anderen Halbleitersubstrate 5, 7 und 9 ausgebildet.
  • Da in der in 8 dargestellten Weise der Potentialentnahmebereich 31 an einem Eckbereich des ersten Halbleitersubstrats 3 gebildet ist und die Fläche des den Potentialentnahmebereich 31 beinhaltenden Eckbereichs des ersten Halbleitersubstrats 3 nahezu gleich der Fläche von jedem der Potentialentnahmebereiche 36a, 36b und 40 der anderen Halbleitersubstrate 5, 7 und 9 gewählt ist, wird die Chipgröße kleiner als in dem Fall, in dem zum Beispiel der Potentialentnahmebereich 31 an einer anderen Stelle als den Eckbereichen, d.h. an einer zwischengeordneten Stelle des ersten Halbleitersubstrats 3 ausgebildet ist, wie dies in 9 gezeigt ist.
  • Genauer gesagt, es werden eine Distanz L3 (8) und eine Distanz L4 (9) von einem Endbereich der Mikrostruktur bis zu der zweiten Potentialentnahmezone verglichen. Da in 9 der Potentialentnahmebereich 36a des zweiten Halbleitersubstrats 5 nahe einem Eckbereich der Mikrostruktur positioniert ist, wird es erforderlich, den Potentialentnahmebereich 36a und das erste Halbleitersubstrat 3 voneinander zu beabstanden. Aus diesem Grund hat eine Länge von dem Endbereich der Mikrostruktur bis zu dem Potentialentnahmebereich 31 an dessen zweiter Position den Wert L4.
  • Da andererseits in 8 der Potentialentnahmebereich 31 an einem Eckbereich des ersten Halbleitersubstrats 3 in nach innen gezogener Weise ausgebildet ist und die Fläche des den Potentialentnahmebereich 31 beinhaltenden Eckbereichs des ersten Halbleitersubstrats 3 nahezu gleich der Fläche von jedem der Potentialentnahmebereiche 36a, 36b und 40 der anderen Halbleitersubstrate 5, 7 und 9 ausgebildet ist, hat eine Länge von dem Endbereich der Mikrostruktur bis zu dem Potentialentnahmebereich 36a an dessen zweiter Stelle einen Wert von L3, der kleiner ist als L4. Somit kann bei dem zweiten bevorzugten Ausführungsbeispiel im Vergleich zu dem Fall der 9 eine weitere Reduzierung der Chipgröße erzielt werden.
  • DRITTES BEVORZUGTES AUSFÜHRUNGSBEISPIEL
  • 10 zeigt eine Draufsicht zur Erläuterung der Halbleitervorrichtung (Mikrostruktur) gemäß dem dritten bevorzugten Ausführungsbeispiel der vorliegenden Erfindung, wobei das obere Substrat entfernt ist. In 10 sind Bestandteile mit der gleichen Funktion wie bei dem ersten und dem zweiten Ausführungsbeispiel mit den gleichen Bezugszeichen bezeichnet.
  • Während der als äußerer peripherer Rahmenbereich dienende Potentialentnahmebereich 31 des ersten Halbleitersubstrats 3 (Siliziumkörper) bei dem zweiten bevorzugten Ausführungsbeispiel in einem Eckbereich in der in der Mikrostruktur linear ausgebildeten Potentialentnahmezone 23 gebildet ist, ist der als äußerer peripherer Rahmenbereich dienende Potentialentnahmebereich 31 des ersten Halbleitersubstrats 3 (Siliziumkörper) bei dem dritten bevorzugten Ausführungsbeispiel nicht an einer Stelle angeordnet, die in Bezug auf die Potentialentnahmebereiche 36a, 36b und 40 der anderen Halbleitersubstrate 5, 7 und 9 (Siliziumkörper) ausgerichtet ist, sondern er ist in einem beliebigen der Eckbereiche an einer Trennlinie (mit anderen Worten einer Schneidlinie zum Trennen) der Mikrostruktur des dritten bevorzugten Ausführungsbeispiels angeordnet.
  • Wenn der Potentialentnahmebereich 31 des ersten Halbleitersubstrats 3 an einem jenseitigen Eckbereich an der Trennlinie der Mikrostruktur angeordnet ist, ist beim Zerschneiden der Trennlinie der Potentialentnahmebereich 31 des ersten Halbleitersubstrats 3 in einem Randbereich der Mikrostruktur angeordnet.
  • Der Potentialentnahmebereich 31 des ersten Halbleitersubstrats 3 kann somit in einer Region angeordnet werden, in der die Halbleitersubstrate 5, 7 und 9 nicht dicht gedrängt vorgesehen sind, so daß ein Bereich vermieden wird, in dem die Halbleitersubstrate 5, 7 und 9 relativ dicht gedrängt angeordnet sind, und es auf diese Weise möglich wird, eine Reduzierung der Chipgröße durch Ausgleichen der Dichte insgesamt zu erzielen.
  • Obwohl nur der Potentialentnahmebereich 31 des ersten Halbleitersubstrats 3 in isolierter Weise von den Potentialentnahmebereichen 36a, 36b und 40 der anderen Halbleitersubstrate 5, 7 und 9 bei der vorstehend beschriebenen Konstruktion angeordnet ist, ist es bevorzugt, daß eine Vielzahl von Bondflächenbereichen 21, mit denen die Bonddrähte 47 verbunden werden, bei dem ersten und dem zweiten bevorzugten Ausführungsbeispiel einander benachbart in einer Reihe angeordnet werden sollten, und zwar im Hinblick auf eine bequeme Ausführung eines automatischen Verbindungsvorgangs oder dergleichen.
  • Aus diesem Grund ist eine Zwischenverbindungsschicht 49, die den isoliert angeordneten Potentialentnahmebereich 31 des ersten Halbleitersubstrats 3 mit dem Bondflächenbereich 21 (21a) dafür verbindet, länger ausgebildet als die Zwischenverbindungsschichten 43, die die Potentialentnahmebereiche 36a, 36b und 40 der anderen Halbleitersubstrate 5, 7 und 9 mit den für diese vorgesehenen Bondflächenbereichen 21 verbindet.
  • Die Fläche eines den Potentialentnahmebereich 31 beinhaltenden Eckbereichs des ersten Halbleitersubstrats 3 ist zwar bei dem zweiten bevorzugten Ausführungsbeispiel nahezu gleich der Fläche von jedem der Potentialentnahmebereiche 36a, 36b und 40 der anderen Halbleitersubstrate 5, 7 und 9 gewählt, jedoch ist es bei dem dritten bevorzugten Ausführungsbeispiel möglich, die Fläche des den Potentialentnahmebereich 31 beinhaltenden Eckbereichs des ersten Halbleitersubstrats 3 kleiner auszubilden als die Fläche von jedem der Potentialentnahmebereiche 36a, 36b und 40 der anderen Halbleitersubstrate 5, 7 und 9, da der Potentialentnahmebereich 31 jenseits der Trennlinie vorgesehen ist und nach dem Zerschneiden der Trennlinie der Potentialentnahmebereich 31 in dem Randbereich der Mikrostruktur angeordnet ist. Das dritte bevorzugte Ausführungsbeispiel ermöglicht somit im Vergleich zu dem zweiten bevorzugten Ausführungsbeispiel eine weitere Verringerung der Chipgröße.
  • Die Position des Potentialentnahmebereichs 31 des ersten Halbleitersubstrats 3 ist nicht auf die in 10 dargestellte Position begrenzt. Es ist zum Beispiel ein Fall möglich, wie er in 12 dargestellt ist, in dem der Potentialentnahmebereich 31 an einer Stelle jenseits der Trennlinie der Mikrostruktur in der Nähe der Position des Potentialentnahmebereichs 31 des ersten Halbleitersubstrats 3 bei dem zweiten bevorzugten Ausführungsbeispiel angeordnet ist, wobei die Fläche des Potentialentnahmebereichs 31 auf die Breite des äußeren peripheren Rahmenbereichs des ersten Halbleitersubstrats 3 begrenzt ist. In diesem Fall kann die Durchgangsöffnung 13 über einen an der Ecke befindlichen Endbereich des ersten Halbleitersubstrats 3 hinaus an der abzutrennenden Trennlinie ausgebildet sein.
  • Alternativ hierzu kann es einen weiteren Fall geben, wie er in 13 dargestellt ist, bei dem der Potentialentnahmebereich 31 des ersten Halbleitersubstrats 3 jenseits der Trennlinie in der Nähe der in 10 dargestellten Position angeordnet ist und die Durchgangsöffnung 13 über den an der Ecke befindlichen Endbereich des ersten Halbleitersubstrats 3 hinaus an der abzutrennenden Trennlinie ausgebildet ist.
  • Ferner sind die Formgebungen der Zwischenverbindungsschichten 43 und 49 auf dem oberen Substrat 1 nicht auf die in 11 dargestellten begrenzt, sondern die Zwischenverbindungsschichten 49 können mit verschiedenen Formgebungen strukturiert sein, wie dies in 14 gezeigt ist, wobei die Bondflächenbereiche 21 in gewünschten Positionen angeordnet sind.
  • VIERTES BEVORZUGTES AUSFÜHRUNGSBEISPIEL
  • 15 zeigt eine Draufsicht zur Erläuterung einer Halbleitervorrichtung (Mikrostruktur) gemäß dem vierten bevorzugten Ausführungsbeispiel der vorliegenden Erfindung. In 15 sind Bestandteile mit der gleichen Funktion wie bei den bevorzugten Ausführungsbeispielen 1 bis 3 mit den gleichen Bezugszeichen bezeichnet.
  • Bei der Mikrostruktur des vierten bevorzugten Ausführungsbeispiels, wie es in 15 gezeigt ist, ist die von dem ersten Halbleitersubstrat 3 (Siliziumkörper) mit Massepotential (GND) zu dem Bondflächenbereich 21 nach außen geführte Zwischenverbindungsschicht 43 mit einer leitfähigen Schicht 51 verbunden, die sich auf der Oberfläche des oberen Substrats 1 in einer anderen Zone (die im folgenden als "Abschirmbereich" bezeichnet wird) als der Potentialentnahmezone 23 und dem Verbindungsbereich (Potentialentnahmebereich) 41 erstreckt, um dadurch ein Oberflächen-potential der leitfähigen Schicht 51 auf dem oberen Substrat 1 auf Massepotential festzulegen.
  • Durch Ausbilden der leitfähigen Schicht 51 läßt sich ein Hochleistungsprodukt erzielen, bei dem keine Schwankungen der Kapazität auf Grund von Störungen, wie der Nähe von anderen Substanzen, statischer Elektrizität oder Funkwellenbehinderung, verursacht werden.
  • Die Formgebungen der Zwischenverbindungsschichten 43 und 49 sowie der leitfähigen Schicht 51 sind nicht auf die in 15 dargestellten Formgebungen begrenzt, sondern können beispielsweise durch Strukturierung in der in 16 dargestellten Weise ausgebildet sein.
  • Ferner ist das Potential der leitfähigen Schicht 51 nicht auf das Massepotential (GND) begrenzt, sondern muß lediglich auf ein vorbestimmtes feststehendes Potential eingestellt sein.
  • FÜNFTES BEVORZUGTES AUSFÜHRUNGSBEISPIEL
  • 17 zeigt eine im Schnitt dargestellte Seitenansicht zur Erläuterung einer Halbleitervorrichtung, die eine Mikrostruktur gemäß dem fünften bevorzugten Ausführungsbeispiel der vorliegenden Erfindung verwendet. In 17 sind Bestandteile mit der gleichen Funktion wie bei den bevorzugten Ausführungsbeispielen 1 bis 4 mit den gleichen Bezugszeichen bezeichnet.
  • Bei der Halbleitervorrichtung des fünften bevorzugten Ausführungsbeispiels, wie sie in 17 gezeigt ist, ist eine untere Oberfläche des unteren Substrats 11 einer Mikrostruktur 53 durch Chipbonden mit einer oberen Oberfläche einer Chipfläche 57 unter Zwischenanordnung eines vorbestimmten leitfähigen Elements 55 dazwischen verbunden.
  • Als leitfähiges Element 55 wird ein leitfähiges Harz, bei dem ein Metall, wie zum Beispiel Silber, in ein Harzmaterial, wie zum Beispiel Epoxy-Harz, gemischt ist, ein Lötmaterial, ein eutektisches Au-Si-Metall oder dergleichen verwendet.
  • Bei der Chipfläche 57 handelt es sich um eine leitfähige Platte, die ein vorbestimmtes Metallmaterial verwendet. Ein Potential der Chipfläche 57 ist auf ein Massepotential oder eine konstante Spannung festgelegt. Genauer gesagt, es ist das Potential der Chipfläche 57 mit einer externen Leitung 61, einem Halbleiterelement 63, wie zum Beispiel einem anwenderspezifischen integrierten Schaltkreis oder dergleichen, durch eine innere Leitung 59 verbunden, wie dies in 18 gezeigt ist.
  • Das Bezugszeichen 60 bezeichnet ein isolierendes Formteil, das aus einem isolierenden Harz, wie zum Beispiel einem Epoxy-Harz, gebildet ist.
  • Mit dieser Ausbildung ist es möglich, ein Hochleistungsprodukt zu erzielen, das keine Schwankungen bei der Kapazität auf Grund von Störungen, wie der Nähe von anderen Substanzen, statischer Elektrizität oder Funkwellenbehinderung an der Unterseite der Mikrostruktur 53 hervorruft, wie dies im Gegensatz zu einer Ausbildung der Fall ist, bei der die Mikrostruktur 53 durch Chipbonden mit der Chipfläche 57 eines Isolators verbunden ist.
  • Wie ferner in 17 gezeigt ist, kann durch Metallisieren einer rückwärtigen Oberfläche des Halbleiterelements 63, das der Mikrostruktur 53 an demselben leitfähigen Element 55 benachbart angeordnet ist, ein Potential an der Chipfläche 57 an der unteren Oberfläche des unteren Substrats 11 der Mikrostruktur 53 gleich einem Potential der unteren Oberfläche eines Substrats des Halbleiterelements 63 gemacht werden. Auf diese Weise läßt sich ein Hochleistungsprodukt erzielen, das das Halbleiterelement 63 beinhaltet und das keine Schwankungen in der Kapazität auf Grund von Störungen, wie der Nähe von anderen Substanzen, statischer Elektrizität oder Funkwellenbehinderung, hervorruft.
  • Das Potential der Chipfläche 57 wird unter Verwendung der inneren Leitung 59 in 18 nach außen geführt, und zusätzlich kann das Potential der Chipfläche 57 durch einen Bonddraht 65 nach außen geführt werden, der an einer vorbestimmten Stelle der Chipfläche 57 angeschlossen ist, wie dies in 19 gezeigt ist.
  • SECHSTES BEVORZUGTES AUSFÜHRUNGSBEISPIEL
  • 20 zeigt eine im Schnitt dargestellte Seitenansicht zur Erläuterung einer eine Mikrostruktur verwendenden Halbleiterstruktur gemäß dem sechsten bevorzugten Ausführungsbeispiel der vorliegenden Erfindung. In 20 sind Bestandteile mit der gleichen Funktion wie bei den bevorzugten Ausführungsbeispielen 1 bis 5 mit den gleichen Bezugszeichen bezeichnet.
  • Die Halbleitervorrichtung des sechsten bevorzugten Ausführungsbeispiels weist eine Stapelstruktur auf, bei der eine Mikrostruktur 73 auf einer oberen Oberfläche eines Halbleiterelements 71, wie zum Beispiel einem anwenderspezifischen integrierten Schaltkreis für eine Signalverarbeitungsschaltung, in Schichten ausgebildet ist, wobei eine leitfähige Schicht 75 in einem Oberflächenbereich des Halbleiterelements 71 ausgebildet ist, auf dem die Mikrostruktur 73 in Schichten ausgebildet ist, wobei die Mikrostruktur 73 mit dem Halbleiterelement 71 durch Chipbonden unter Zwischenanordnung eines leitfähigen Elements 77 dazwischen verbunden ist, welches auf der oberen Oberfläche der leitfähigen Schicht 75 ausgebildet ist.
  • Ein Potential der leitfähigen Schicht 75 des Halbleiterelements 71 ist auf Massepotential oder eine konstante Spannung festgelegt.
  • Als leitfähiges Element 77 wird ein leitfähiges Harz, bei dem ein Metall, wie zum Beispiel Silber, in ein Harzmaterial, wie zum Beispiel ein Epoxy-Harz, gemischt ist, ein Lötmaterial, ein eutektisches Au-Si-Metall oder dergleichen verwendet.
  • Mit dieser Ausbildung läßt sich ein Hochleistungsprodukt erzielen, bei dem wie bei dem fünften bevorzugten Ausführungsbeispiel keine Schwankungen in der Kapazität auf Grund von Störungen, wie der Nähe von anderen Substanzen, statischer Elektrizität oder Funkwellenbehinderung auf der Seite des unteren Substrats 11 der Mikrostruktur 73 hervorgerufen werden.
  • SIEBTES BEVORZUGTES AUSFÜHRUNGSBEISPIEL
  • 21 zeigt eine im Schnitt dargestellte Seitenansicht zur Erläuterung einer eine Mikrostruktur verwendende Halbleitervorrichtung gemäß dem siebten bevorzugten Ausführungsbeispiel der vorliegenden Erfindung. In 21 sind Bestandteile mit der gleichen Funktion wie bei den bevorzugten Ausführungsbeispielen 1 bis 6 mit den gleichen Bezugszeichen bezeichnet.
  • Die Halbleitervorrichtung des siebten bevorzugten Ausführungsbeispiels weist eine Stapelstruktur auf, bei der eine Mikrostruktur 83 auf der Chipfläche 57 angebracht ist und ein Halbleiterelement 81, wie zum Beispiel ein anwenderspezifischer integrierter Schaltkreis für eine Signalverarbeitungsschaltung, als Schicht auf der oberen Oberfläche des oberen Substrats 1 der Mikrostruktur 83 angeordnet ist, wobei das obere Substrat 1 der Mikrostruktur 83 unter Zwischenanordnung eines leitfähigen Elements 85 durch Chipbonden mit dem Halbleiterelement 81 verbunden ist.
  • Als leitfähiges Element 85 wird ein leitfähiges Harz, bei dem ein Metall, wie zum Beispiel Silber, in ein Harzmaterial, wie zum Beispiel ein Epoxy-Harz, gemischt ist, ein Lötmaterial, ein eutektisches Au-Si-Metall oder dergleichen verwendet.
  • Ein Potential des leitfähigen Substrats 85 des Halbleiterelements 81 ist auf Massepotential oder eine konstante Spannung festgelegt.
  • Diese Ausbildung ermöglicht die Festlegung des Potentials der unteren Oberfläche des unteren Substrats 11 der Mikrostruktur 83 und ermöglicht somit die Erzielung der gleichen Effekte wie bei dem fünften bevorzugten Ausführungsbeispiel.
  • ACHTES BEVORZUGTES AUSFÜHRUNGSBEISPIEL
  • 22 zeigt eine Draufsicht zur Erläuterung einer Mikrostruktur gemäß dem achten bevorzugten Ausführungsbeispiel der vorliegenden Erfindung, und 23 zeigt eine Schnittdarstellung entlang der Linie XXIII-XXIII der 22. In den 22 und 23 sind Bestandteile mit der gleichen Funktion wie bei den bevorzugten Ausführungsbeispielen 1 bis 7 mit den gleichen Bezugszeichen bezeichnet.
  • Bei der Mikrostruktur des achten bevorzugten Ausführungsbeispiels, wie auch bei denen der bevorzugten Ausführungsbeispiele 1 bis 3, sind die als feststehende Elektrode und als variable Elektrode dienenden Halbleitersubstrate 3, 5, 7 und 9 (Siliziumkörper) zwischen dem oberen Substrat 1 und dem unteren Substrat 11 vorgesehen, die parallel zu einander angeordnet sind, die Durchgangsöffnungen 13, 15, 17 und 19 sind in bestimmten Bereichen des oberen Substrats 1 ausgebildet, und die jeweiligen Potentialentnahmebereiche 31, 36a, 36b und 41 der Halbleitersubstrate 3, 5, 7 und 9 sind mit den Chipbond-Flächenbereichen 21 auf dem oberen Substrat 1 durch die in der Oberfläche des oberen Substrats 1 ausgebildeten Zwischenverbindungsschichten 43 verbunden, die sich von Bodenbereichen der Durchgangsöffnungen 13, 15, 17 und 19 weg erstrecken.
  • Anschließend wird eine Isolierschicht 91 in einer weiteren oberen Schicht des oberen Substrats 1 in einem Zustand gebildet, in dem die Zwischenverbindungsschichten 43 gebildet werden. Als Isolierschicht 91 wird eine Nitridschicht, eine Polyimidschicht oder dergleichen verwendet, die bei niedriger Temperatur als Schicht aufgebracht werden kann.
  • Eine Verdrahtungs- bzw. Drahtabführöffnung 93 ist in die Isolierschicht 91 an einer Stelle eingebracht, die einer mittleren Position der Zwischenverbindungsschicht 43 entspricht, die von dem auf Massepotential (GND) festgelegten ersten Halbleitersubstrat 3 durch die Durchgangsöffnung 13 abgeführt ist.
  • Die Drahtabführöffnung 93 ist unter Verwendung eines leitfähigen Harzes, bei dem ein Metall, wie zum Beispiel Silber, in ein Harzmaterial, wie zum Beispiel ein Epoxy-Harz, gemischt ist, eines Lötmaterials, eines eutektischen Au-Si-Metalls oder dergleichen mit einem Leiter 95 gefüllt, und mit diesem Leiter 95 wird das Potential (Massepotential) des ersten Halbleitersubstrats 3 auf der Seite der oberen Oberfläche der Isolierschicht 91 nach außen abgeführt.
  • Der vorstehend beschriebene Leiter 95 mit Massepotential ist mit der oberen Oberfläche der Isolierschicht 91 unter Bildung einer leitfähigen Schicht 97 verbunden, die Schwankungen in der Kapazität auf Grund von Störungen, wie der Nähe von anderen Substanzen, statischer Elektrizität oder Funkwellenbehinderungen, verhindert. Die leitfähige Schicht 97 ist in einem gewünschten Abschirmbereich gebildet, der den größten Teil der Zwischenverbindungsschichten 43 bedeckt.
  • Dies Ausbildung ermöglicht eine Festlegung des Potentials der Oberseite der Mikrostruktur, die die Zwischenverbindungsschichten 43 beinhaltet, und erzielt somit ein Hochleistungsprodukt, bei dem keine Schwankungen der Kapazität auf Grund von Störungen, wie der Nähe von anderen Substanzen, statischer Elektrizität oder Funkwellenbehinderung, hervorgerufen werden.
  • Obwohl die in dem Abschirmbereich gebildete leitfähige Schicht 97 bei dem achten bevorzugten Ausführungsbeispiel ein Massepotential besitzt, kann, da das erste Halbleitersubstrat 3 Massepotential aufweist, der gleiche Effekt natürlich auch dann erzielt werden, wenn das erste Halbleitersubstrat 3 auf ein vorbestimmtes feststehendes Potential festgelegt ist, bei dem es sich um ein anderes als das Massepotential handelt und die leitfähige Schicht 97 auf das feststehende Potential festgelegt ist.
  • NEUNTES BEVORZUGTES AUSFÜHRUNGSBEISPIEL
  • 24 zeigt eine im Schnitt dargestellte Seitenansicht zur Erläuterung einer eine Mikrostruktur verwendenden Halbleitervorrichtung gemäß dem neunten bevorzugten Ausführungsbeispiel der vorliegenden Erfindung. In 24 sind Bestandteile mit der gleichen Funktion wie bei dem fünften bevorzugten Ausführungsbeispiel mit den gleichen Bezugszeichen bezeichnet.
  • Die Halbleitervorrichtung des neunten bevorzugten Ausführungsbeispiels ist die gleiche wie bei dem fünften bevorzugten Ausführungsbeispiel, und zwar dahingehend, daß die rückwärtige Oberfläche des unteren Substrats 11 der Mikrostruktur 53 unter Zwischenanordnung des vorbestimmten leitfähigen Elements 55 durch Chipbonden mit der leitfähigen Chipfläche 57 verbunden ist, wie dies in 24 gezeigt ist.
  • Als leitfähiges Element 55 wird ein leitfähiges Harz, bei dem ein Metall, wie zum Beispiel Silber, in ein Harzmaterial, wie zum Beispiel ein Epoxy-Harz, gemischt ist, ein Lötmaterial, ein eutektisches Au-Si-Metall oder dergleichen verwendet, wie dies auch bei dem fünften bevorzugten Ausführungsbeispiel der Fall ist.
  • Bei der Chipfläche 57 handelt es sich ebenfalls um eine leitfähige Platte, die wie bei dem fünften bevorzugten Ausführungsbeispiel ein vorbestimmtes Metallmaterial verwendet, und das Potential der Chipfläche 57 ist auf Massepotential oder eine konstante Spannung festgelegt.
  • Das Bezugszeichen 63 in 24 bezeichnet ein Halbleiterelement, wie zum Beispiel einen anwenderspezifischen integrierten Schaltkreis.
  • Bei dem neunten bevorzugten Ausführungsbeispiel, wie es in 24 gezeigt ist, ist die Mikrostruktur 53 in vertikal umgekehrter Relation zu der des fünften bevorzugten Ausführungsbeispiels angeordnet, wie es in 17 gezeigt ist, und mit anderen Worten ist sie auf dem Kopf stehend angeordnet.
  • Ferner sind alle Schaltungen in umgekehrter Weise angeordnet, indem die jeweiligen Unterseiten der externen Leitung 61 und des Halbleiterelements 63 mittels eines Bonddrahts 107 zum Verbinden dieser Elemente 61 und 63 durch Drahtbonden verbunden sind. Alle Schaltungen sowie die Oberseite der Mikrostruktur 53 und das Halbleiterelement 63 sind dadurch mittels der leitfähigen Chipfläche 57 abgeschirmt.
  • Mit der auf Massepotential oder einer konstanten Spannung festgelegten Chipfläche 57 läßt sich somit eine Schwankung bei der Kapazität auf Grund von Störungen, wie der Nähe von anderen Substanzen von der Oberseite, statischer Elektrizität oder Funkwellenbehinderung, verhindern.
  • Ferner ist bei dem neunten bevorzugten Ausführungsbeispiel eine leitfähige Schicht 105 auf einer Oberfläche einer gedruckten Schaltungsplatte 103 gebildet, auf der eine Halbleitervorrichtung 102 angebracht ist, wobei die genannte Oberfläche der Halbleitervorrichtung 102 zugewandt ist, und die Unterseite der Halbleitervorrichtung 102 ist mittels der leitfähigen Schicht 105 abgeschirmt. Mittels dieser leitfähigen Schicht 105 lassen sich Schwankungen in der Kapazität auf Grund von Störungen, wie der Nähe von anderen Substanzen von der Unterseite her, statischer Elektrizität oder Funkwellenbehinderung, verhindern.
  • Bei dieser Ausbildung ist es somit möglich, Schwankungen in der Kapazität auf Grund von Störungen, wie der Nähe von anderen Substanzen sowohl von der Oberseite als auch von der Unterseite her, statischer Elektrizität oder Funkwellenbehinderung, verhindern, und es läßt sich ein Produkt mit hoher Leistungsfähigkeit erzielen.

Claims (9)

  1. Halbleitervorrichtung, die folgendes aufweist: ein oberes Substrat (1), in dem eine Vielzahl von Durchgangsöffnungen (13, 15, 17, 19) gebildet ist; ein unteres Substrat (11); und eine Vielzahl von Halbleitersubstraten (3, 5, 7, 9), die zwischen dem oberen Substrat und dem unteren Substrat vorgesehen sind und die eine feststehende Elektrode und eine variable Elektrode bilden sowie jeweils einen Potentialentnahmebereich (31, 36a, 36b, 40) aufweisen, die zur Entnahme von Potentialen an die Durchgangsöffnungen angrenzen, wobei das eine (3) der Vielzahl von Halbleitersubstraten einen Randbereich einer Region zwischen dem oberen Substrat und dem unteren Substrat umgebend nach Art eines äußeren peripheren Rahmens ausgebildet ist, wobei die anderen (5, 6, 9) der Vielzahl von Halbleitersubstraten von einem inneren Randbereich des äußeren peripheren Rahmens umgeben angeordnet sind, der von dem einen Halbleitersubstrat gebildet wird, und wobei der Potentialentnahmebereich von dem einen Halbleitersubstrat in einem Eckbereich desselben gebildet ist und eine Fläche des den Potentialentnahmebereich beinhaltenden Eckbereichs des einen Halbleitersubstrats nahezu gleich oder kleiner als eine Fläche von jedem der Potentialentnahmebereiche der anderen Halbleitersubstrate ausgebildet ist.
  2. Halbleitervorrichtung nach Anspruch 1, gekennzeichnet durch eine Vielzahl von Bondflächenbereichen (21), die auf einer Oberfläche des oberen Substrats gebildet sind, um von den Potentialentnahmebereichen der Halbleitersubstrate durch die Durchgangsöffnungen zu dem oberen Substrat abgeführte Potentiale zu Bonddrähten (47) abzuführen.
  3. Halbleitervorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Potentialentnahmebereiche an einem Endbereich angeordnet sind.
  4. Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß eine leitfähige Schicht (51) auf einer Oberfläche des oberen Substrats gebildet ist und auf eine vorbestimmte feste Spannung festgelegt ist, um die Halbleitersubstrate gegen Störungen, wie die Nähe von anderen Substanzen, statische Elektrizität oder Funkwellenbehinderung, abzuschirmen.
  5. Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß das eine Halbleitersubstrat auf ein vorbestimmtes festes Potential festgelegt ist.
  6. Halbleitervorrichtung nach Anspruch 4, dadurch gekennzeichnet, daß das eine Halbleitersubstrat auf ein vorbestimmtes festes Potential festgelegt ist und daß die leitfähige Schicht mit dem einen Halbleitersubstrat verbunden ist und dadurch auf das feste Potential festgelegt ist.
  7. Halbleitervorrichtung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß eine rückwärtige Oberfläche des unteren Substrats durch Chipbonden mit einer leitfähigen Chipfläche (57) unter Zwischenanordnung eines vorbestimmten leitfähigen Elements (55) dazwischen verbunden ist.
  8. Halbleitervorrichtung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß ein Signalverarbeitungs-Halbleiterelement (81) auf einer Oberfläche des oberen Substrats angebracht ist und daß ein Substrat (85) des mit der Oberfläche des oberen Substrats verbundenen Halbleiterelements auf ein vorbestimmtes festes Potential festgelegt ist.
  9. Halbleitervorrichtung nach Anspruch 2, gekennzeichnet durch Zwischenverbindungsschichten (43), die auf der Oberfläche des oberen Substrats als Verdrahtung gebildet sind, um die Durchgangsöffnungen und die Bondflächenbereiche jeweils miteinander zu verbinden; eine Isolierschicht (91), die die Oberfläche des oberen Substrats bedeckt, auf der die Zwischenverbindungsschichten als Verdrahtung gebildet sind; und durch eine leitfähige Schicht (97), die an einer Oberseite der Isolierschicht gebildet ist und auf ein vorbestimmtes festes Potential festgelegt ist, um die Halbleitersubstrate und die Zwischenverbindungsschichten gegen Störungen, wie die Nähe von anderen Substanzen, statische Elektrizität oder Funkwellenbehinderung, abzuschirmen.
DE102004028716A 2003-07-16 2004-06-14 Halbleitervorrichtung Withdrawn DE102004028716A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003-197506 2003-07-16
JP2003197506A JP2005038911A (ja) 2003-07-16 2003-07-16 半導体装置

Publications (1)

Publication Number Publication Date
DE102004028716A1 true DE102004028716A1 (de) 2005-02-17

Family

ID=34055867

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004028716A Withdrawn DE102004028716A1 (de) 2003-07-16 2004-06-14 Halbleitervorrichtung

Country Status (6)

Country Link
US (1) US6924537B2 (de)
JP (1) JP2005038911A (de)
KR (1) KR100576302B1 (de)
CN (1) CN1296715C (de)
DE (1) DE102004028716A1 (de)
TW (1) TWI247897B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7900515B2 (en) 2007-06-05 2011-03-08 Mitsubishi Electric Corporation Acceleration sensor and fabrication method thereof

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006226743A (ja) * 2005-02-16 2006-08-31 Mitsubishi Electric Corp 加速度センサ
JP2007263740A (ja) * 2006-03-28 2007-10-11 Matsushita Electric Works Ltd 静電容量式センサ
US7833840B2 (en) * 2006-08-03 2010-11-16 Stats Chippac Ltd. Integrated circuit package system with down-set die pad and method of manufacture thereof
JP5067378B2 (ja) * 2009-02-17 2012-11-07 三菱電機株式会社 容量式加速度センサおよびその製造方法
JP5503897B2 (ja) * 2009-05-08 2014-05-28 三菱電機株式会社 半導体装置
JP5708235B2 (ja) * 2011-05-18 2015-04-30 大日本印刷株式会社 Ｍｅｍｓデバイス
JP6413462B2 (ja) * 2014-08-15 2018-10-31 セイコーエプソン株式会社 物理量センサー、物理量センサー装置、電子機器および移動体
JP6279464B2 (ja) 2014-12-26 2018-02-14 株式会社東芝 センサおよびその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3032632A1 (de) * 1980-08-29 1982-04-08 Siemens AG, 1000 Berlin und 8000 München Verfahren zur herstellung integrierter dynamischer ram-eintransistor-speicherzellen
JP2938989B2 (ja) * 1991-01-29 1999-08-25 キヤノン株式会社 角加速度センサ
JPH05142252A (ja) 1991-11-15 1993-06-08 Hitachi Ltd 半導体容量式加速度センサ
JPH05340961A (ja) 1992-06-09 1993-12-24 Hitachi Ltd 加速度センサ
US5545912A (en) * 1994-10-27 1996-08-13 Motorola, Inc. Electronic device enclosure including a conductive cap and substrate
JPH1090299A (ja) * 1996-09-12 1998-04-10 Mitsubishi Electric Corp 静電容量式加速度センサ
JPH10104265A (ja) 1996-09-27 1998-04-24 Hitachi Ltd 加速度センサ
JP2003084008A (ja) * 2001-09-10 2003-03-19 Mitsubishi Electric Corp 半導体デバイス

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7900515B2 (en) 2007-06-05 2011-03-08 Mitsubishi Electric Corporation Acceleration sensor and fabrication method thereof

Also Published As

Publication number Publication date
KR100576302B1 (ko) 2006-05-03
TWI247897B (en) 2006-01-21
US6924537B2 (en) 2005-08-02
CN1296715C (zh) 2007-01-24
CN1576853A (zh) 2005-02-09
TW200504367A (en) 2005-02-01
KR20050010479A (ko) 2005-01-27
US20050012165A1 (en) 2005-01-20
JP2005038911A (ja) 2005-02-10

Similar Documents

Publication Publication Date Title
DE10250538B4 (de) Elektronisches Bauteil als Multichipmodul und Verfahren zu dessen Herstellung
DE112007001249B4 (de) Kühlbares Halbleitergehäuse
DE69834561T2 (de) Halbleiteranordnung und herstellungsverfahren dafür
DE102004014444B4 (de) Halbleiteranordnung mit mehreren Substraten
DE102004005668B4 (de) Elektrisches Bauelement und Herstellungsverfahren
DE4325668A1 (de) Mehrebenen-Verdrahtungssubstrat und dieses verwendende Halbleiteranordnung
DE69626371T2 (de) Halbleiterschaltung
DE102007002707A1 (de) System-in Package-Modul
DE102004033057A1 (de) Wafer-Level-Package-Struktur vom Fan-Out-Typ und Verfahren zur Herstellung derselben
DE10301512A1 (de) Verkleinertes Chippaket und Verfahren zu seiner Herstellung
DE102009041463A1 (de) Halbleitervorrichtung mit mehreren Halbleitersubstraten und Verfahren zu deren Fertigung
WO2001073678A1 (de) Gehäuse für biometrische sensorchips
DE10351761A1 (de) Sensor für eine dynamische Grösse
DE10142119B4 (de) Elektronisches Bauteil und Verfahren zu seiner Herstellung
WO1998007193A1 (de) Multichipmodul
DE2242025A1 (de) Integrierte schaltkreisvorrichtung
DE102005025754B4 (de) Halbleitersensorbauteil mit einem Sensorchip und Verfahren zur Herstellung von Halbleitersensorbauteilen
DE102017218138A1 (de) Vorrichtung mit Substrat mit leitfähigen Säulen
DE10252831A1 (de) Festkörper-Bildaufnahmevorrichtung
DE102004028716A1 (de) Halbleitervorrichtung
DE10153666B4 (de) Kontaktanordnung mit hoher Dichte und Verfahren zum Anordnen von Kontakten
DE102017210901B4 (de) Halbleitervorrichtung und Verfahren einer Fertigung derselben
DE3930858C2 (de) Modulaufbau
DE19929735A1 (de) Elektronikkomponente
DE10343300A1 (de) Halbleitergehäusestruktur

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8130 Withdrawal