DE10122942A1 - Elektrodenformungsverfahren und dafür benutzte Basis zur Formung von Bump-Elektroden - Google Patents

Elektrodenformungsverfahren und dafür benutzte Basis zur Formung von Bump-Elektroden

Info

Publication number
DE10122942A1
DE10122942A1 DE10122942A DE10122942A DE10122942A1 DE 10122942 A1 DE10122942 A1 DE 10122942A1 DE 10122942 A DE10122942 A DE 10122942A DE 10122942 A DE10122942 A DE 10122942A DE 10122942 A1 DE10122942 A1 DE 10122942A1
Authority
DE
Germany
Prior art keywords
electrode
underlying conductive
solder
forming
conductive area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE10122942A
Other languages
English (en)
Inventor
Yoshie Noguchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE10122942A1 publication Critical patent/DE10122942A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05557—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/013—Inkjet printing, e.g. for printing insulating material or resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0285—Using ultrasound, e.g. for cleaning, soldering or wet treatment
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/044—Solder dip coating, i.e. coating printed conductors, e.g. pads by dipping in molten solder or by wave soldering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/049—Wire bonding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/09—Treatments involving charged particles
    • H05K2203/095—Plasma, e.g. for treating a substrate to improve adhesion with a conductor or for cleaning holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3489—Composition of fluxes; Methods of application thereof; Other methods of activating the contact surfaces
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H05K3/4015—Surface contacts, e.g. bumps using auxiliary conductive elements, e.g. pieces of metal foil, metallic spheres

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

Eine Halbleitereinrichtung (2) wird auf einer beheizbaren Halterung (6) montiert, und die Temperatur der Halbleitereinrichtung (2) wird auf mindestens 60 DEG C und niedriger als der Schmelzpunkt des Lots gesetzt. Unter Nutzung eines Ausstoßkopfes (4) wird das geschmolzene Lot (3a) von einer Düse auf eine Elektrodenteil (1) ausgestoßen. Das geschmolzene Lot (3a), das vom Ausstoßkopf (4) ausgestoßen wurde, trifft auf die Oberfläche des Elektrodenteils (1) auf. Beim Auftreffen verteilt sich das geschmolzene Lot (3a) über die Oberfläche des Elektrodenteils (1) durch Benetzung, wobei es eine Bump-Elektrode (3) auf dem Elektrodenteil (1) bildet. Dies sichert eine Festigkeit der Verbindung zwischen der Bump-Elektrode und dem darunter liegenden leitfähigen Bereich.

Description

Die vorliegende Erfindung bezieht sich auf ein Ver­ fahren zur Formung von Elektroden und eine dafür genutzte Basis zur Formung von Bump-Elektroden, und noch genauer auf ein Elektrodenformungsverfahren zur Formung einer Bump-Elektrode und eine Basis zur Formung von Bump-Elek­ troden, die beim Herstellverfahren genutzt wird.
Aufgrund der schnellen Entwicklung von Internet-Netz­ werken und der Verbreitung tragbarer Informationsgeräte auf den Märkten, werden von Halbleiterpaketen sowohl hö­ here Geschwindigkeit und bessere Funktion als auch eine Größen- und Gewichtsreduzierung verlangt. Um diese Anfor­ derungen zu erfüllen, ändern sich die Arten der Halblei­ terpakete schnell von Paketen des Typs mit peripheren An­ schlüssen wie beispielsweise QFP (Quat-Flatpack-Package) zu Paketen vom Typ mit Anschlußbereichen wie BGA (Ball Grid Alley) und CSP (Chip Scale Package).
Aufgrund dieser Änderung der Arten der Halbleiterpa­ kete konzentriert man sich für die Verbindung zwischen einer Halbleitereinrichtung und einem Schaltungssubstrat auf eine Flip-Chip-Verbindung, die Pins mit hoher Dichte (Multipin-Verbindung) verbinden kann und die dabei zudem hervorragende elektrische Eigenschaften aufweist.
Die Flip-Chip-Verbindung ist ein Verfahren, bei dem Elektroden (Bump-Elektroden) aus einem niedrigschmelzen­ den Metall auf einer Halbleiterpackung gebildet werden, und die Bump-Elektroden werden mit einem vorbestimmten Platz auf einem Substrat oder dergleichen in Kontakt ge­ bracht, um eine elektrische und mechanische Verbindung zwischen der Halbleiterpackung und dem Substrat durch Er­ hitzen und Verschmelzen zu erzeugen. Um eine solche Flip- Chip-Verbindung zu schaffen, wurden verschiedene Verfah­ ren zur Ausformung einer Bump-Elektrode entwickelt.
Als Verfahren zur Formung solch einer Bump-Elektrode sind das Lötpastendruckverfahren und das Plattierungsver­ fahren zu erwähnen. Durch Anwenden dieser Verfahren kann ein Lötmaterial auf einmal auf Anschlußelektroden aufge­ bracht werden, wobei eine hohe Produktivität erreicht wird. Diese Methoden verlangen jedoch eine Reinigung und das Entfernen von Flußmitteln zur Aktivierung der Löt­ oberfläche, die in einem thermischen Behandlungsschritt zum Schmelzen des aufgebrachten Lötmaterials genutzt wer­ den.
Als eine Einrichtung zum Lösen solcher Schwierigkei­ ten des Lötdruck- und anderer Verfahren, schlägt die ja­ panischen Patentveröffentlichung Nr. 62-257750/1987 ein Verfahren zur Formung von Kontaktelektroden unter Nutzung einer Spenderdüse vor. Bei diesem Verfahren wird ge­ schmolzenes Lot aus der Spenderdüse zum Auftrag auf die Kontaktelektrode ausgestoßen.
Eine Metallunterlage aus Chrom, Kupfer und Gold wird auf die Oberfläche der Kontaktelektrode laminiert, um die Benetzbarkeit zu sichern. Zudem wird die Kontaktelektrode auf mindestens 100°C beheizt. Eine geeignete Menge von Lottröpfchen wird von der Spitze der Spenderdüse auf die Kontaktelektrode ausgestoßen, indem ein Gas wie Stick­ stoff in die Spenderdüse eingebracht wird und ein stoßar­ tiger Druck auf das geschmolzene Lot ausgeübt wird, wobei ein Ein-/Aus-Gasventil genutzt wird. Durch diesen Vorgang wird auf der Kontaktelektrode eine Bump-Elektrode gebil­ det.
Abhängig vom Zustand der Oberfläche oder Temperatur der Kontaktelektrode kann jedoch bei der Nutzung einer Spenderdüse gemäß dem obigen Verfahren nicht immer eine ausreichende Festigkeit der Verbindung zwischen der Bump- Elektrode und der Kontaktelektrode erreicht, werden. Als Ergebnis kann es unmöglich sein, eine gute elektrische Verbindung zwischen dem Halbleiterpaket und dem Substrat zu erreichen.
Die vorliegende Erfindung wurde geschaffen, um die oben erwähnten Schwierigkeiten des Standes der Technik zu beseitigen. Eine Aufgabe der vorliegenden Erfindung ist es, ein Verfahren zur Formung einer Elektrode zu schaf­ fen, das eine Festigkeit der Verbindung zwischen der Bump-Elektrode und der Kontaktelektrode sicherstellen kann. Eine weitere Aufgabe der vorliegenden Erfindung ist es, eine Basis zur Formung von Bump-Elektroden zu schaf­ fen, die für ein solches Verfahren zur Formung einer Elektrode genutzt wird.
Demzufolge schafft die Erfindung im ersten Verfähren zur Formung einer Elektrode ein Verfahren zur Formung ei­ ner Bump-Elektrode auf einem darunterliegenden leitfähi­ gen Gebiet, und beinhaltet einen Schritt der Formung ei­ ner Elektrode, in dem ein geschmolzenes Lot zur Adhäsion auf dem darunterliegenden leitfähigen Bereich, der auf eine Temperatur von mindestens 60 Grad und niedriger als der Schmelzpunkt des Lots erwärmt wurde, ausgestoßen wird.
Es wurde festgestellt, dass bei der Festlegung der Temperatur des darunterliegenden leitfähigen Bereichs auf mindestens 60°C und niedriger als der Schmelzpunkt des Lots gemäß diesem Verfahren zur Formung einer Elektrode eine Legierungsschicht zwischen dem Lot und dem darunter­ liegenden leitfähigen Bereich gebildet wird, die eine ausreichende Festigkeit der Verbindung zwischen der Bump- Elektrode und dem darunterliegenden leitfähigen Bereich schafft. Es wurde außerdem festgestellt, dass diese Le­ gierungsschicht nicht gebildet wird, wenn die Temperatur des darunterliegenden leitfähigen Bereichs unter 60°C liegt. Andererseits wurde festgestellt, dass sich Falten auf der Oberfläche des anhaftenden Lots bilden, wenn die Temperatur des darunterliegenden leitfähigen Bereichs größer als der Schmelzpunkt des Lots ist, wodurch ein Bump mit verzerrter Form entsteht.
Um die Sauberkeit der Oberfläche des darunterliegen­ den leitfähigen Bereichs zu verbessern, enthält der Schritt zur Formung einer Elektrode bevorzugt einen Schritt zur Durchführung einer Plasmareinigung der Ober­ fläche des darunterliegenden leitfähigen Bereichs, indem der zugrundeliegende leitfähige Bereich zuvor einer Plas­ maatmosphäre ausgesetzt wird.
In diesem Fall wird die Benetzbarkeit des darunter­ liegenden leitfähigen Bereichs verbessert und eine aus­ reichende Legierungsschicht wird zwischen dem Lot und dem darunterliegenden leitfähigen Bereich gebildet; so dass die Festigkeit der Verbindung zwischen den beiden weiter verbessert wird, auch wenn die Temperatur des darunter­ liegenden leitfähigen Bereichs vergleichsweise niedrig ist.
Zudem beinhaltet der Schritt zur Formung einer Elek­ trode bevorzugt einen Schritt des Aufheizens des darun­ terliegenden leitfähigen Bereichs auf mindestens 150°C, wenn die Sauberkeit des darunterliegenden leitfähigen Be­ reichs nicht so hoch und die Benetzbarkeit vergleichswei­ se niedrig ist.
In diesem Fall wird eine ausreichende Legierungs­ schicht zwischen dem Lot und dem darunterliegenden leit­ fähigen Bereich gebildet, auch wenn die Benetzbarkeit des darunterliegenden leitfähigen Bereichs gering ist, so dass die Festigkeit der Verbindung zwischen den beiden verbessert werden kann.
Zudem beinhaltet der Schritt zur Formung einer Elek­ trode bevorzugt einen Schritt der Durchführung einer schnellen Kühlung und Verfestigung des darunterliegenden leitfähigen Bereichs und des Lots nach der Adhäsion des geschmolzenen Lots auf dem darunterliegenden leitfähigen Bereich.
In diesem Fall werden durch schnelle Kühlung und Ver­ festigung Kristallkerne des geschmolzenen Lots und der Legierungsschicht zwischen dem Lot und dem darunterlie­ genden leitfähigen Bereich dicht, sodass die Festigkeit der Verbindung zwischen den beiden weiter erhöht werden kann.
Zudem beinhaltet der Schritt zur Formung einer Elek­ trode bevorzugt einen Schritt der Anwendung von Ultra­ schallwellen auf den darunterliegenden leitfähigen Be­ reich, um dem geschmolzenen Lot zu ermöglichen, am darun­ terliegenden leitfähigen Bereich zu haften.
In diesem Fall wird die Oxidhaut auf der Oberfläche des geschmolzenen Lots leicht durch die Ultraschallwellen aufgerissen, wenn das geschmolzene Lot auf den darunter­ liegenden leitfähigen Bereich auftrifft. Daher wird die Oberfläche des darunterliegenden leitfähigen Bereichs durch das Lot benetzt, und das Lot verteilt sich leicht über der gesamten Oberfläche, um einen ausreichenden Le­ gierungsfilm zwischen dem Lot und dem darunterliegenden leitfähigen Bereich zu bilden. Als Ergebnis kann die Fe­ stigkeit der Verbindung zwischen der Bump-Elektrode und dem darunterliegenden leitfähigen Bereich weiter erhöht werden.
Weiterhin schafft die Erfindung ein Elektrodenfor­ mungsverfahren zur Formung einer Bump-Elektrode auf einem darunterliegenden leitfähigen Bereich und beinhaltet ei­ nen Schritt der Formung eines Vorsprungs auf einer Ober­ fläche des darunterliegenden leitfähigen Bereichs und des Ausstoßes eines geschmolzenen Lots zur Haftung auf dem Vorsprung.
Die auf der Oberfläche des geschmolzenen Lots befind­ liche Oxidhaut wird gemäß diesem Elektrodenformungsver­ fahren leicht durch den Vorsprung aufgebrochen, wenn das geschmolzenen Lot auf den darunterliegenden leitfähigen Bereich auftrifft. Daher wird die Oberfläche des darun­ terliegenden leitfähigen Bereichs vom Lot benetzt, und das Lot verteilt sich leicht über der gesamten Oberflä­ che, um zwischen dem Lot und dem darunterliegenden leit­ fähigen Bereich eine Legierungsschicht zu bilden. Als Er­ gebnis kann die Festigkeit der Verbindung zwischen der Bump-Elektrode und dem darunterliegenden leitfähigen Be­ reich verbessert werden.
In Bezug auf Verbesserung der Sauberkeit der Oberflä­ che des darunterliegenden leitfähigen Bereichs beinhaltet der Schritt zur Formung einer Elektrode vorzugsweise ei­ nen Schritt zur Durchführung einer Plasmareinigung auf der Oberfläche des darunterliegenden leitfähigen Be­ reichs, in dem der zugrundeliegende leitfähige Bereich nach der Formung des Vorsprungs und vor dem Ausstoß des geschmolzenen Lots einer Plasmaatmosphäre ausgesetzt wird.
In diesem Fall wird die Benetzbarkeit des darunter­ liegenden leitfähigen Bereichs verbessert, und die Fe­ stigkeit der Verbindung zwischen der Bump-Elektrode und dem darunterliegenden leitfähigen Bereich wird weiter er­ höht.
Weiterhin beinhaltet der Schritt zur Formung einer Elektrode vorzugsweise einen Schritt der Anwendung einer Ultraschallwelle auf den darunterliegenden leitfähigen Bereich während des Ausstoßes des geschmolzenen Lots auf den darunterliegenden leitfähigen Bereich.
In diesem Fall wird die Oxidhaut auf der Oberfläche des geschmolzenen Lots leicht durch die Ultraschallwelle aufgebrochen, wenn das geschmolzenen Lot auf den darun­ terliegenden leitfähigen Bereich auftrifft. Daher wird die Oberfläche des darunterliegenden leitfähigen Bereichs vom Lot benetzt, und das Lot verteilt sich leicht über die gesamte Oberfläche, um zwischen dem Lot und dem dar­ unterliegenden leitfähigen Bereich eine ausreichende Le­ gierungsschicht zu bilden. Als Ergebnis kann die Festig­ keit der Verbindung zwischen der Bump-Elektrode und dem darunterliegenden leitfähigen Bereich weiter erhöht wer­ den.
Eine gemäß der Erfindung geschaffene Basis zur For­ mung von Bump-Elektroden ist eine Basis zur Formung von Bump-Elektroden, bei der eine Bump-Elektrode auf einem darunterliegenden leitfähigen Bereich durch Ausstoß eines geschmolzenen Lots auf den darunterliegenden leitfähigen Bereich geformt wird, wobei die Basis zur Formung von Bump-Elektroden einen Vorsprung auf dem zugrunde liegen­ den leitfähigen Bereich beinhaltet, um eine Oxidhaut auf einer Oberfläche des geschmolzenen Lots aufzubrechen, wenn das geschmolzenen Lot auf den darunterliegenden leitfähigen Bereich auftrifft.
Durch diese Basis zur Formung von Bump-Elektroden wird die Oxidhaut auf der Oberfläche des geschmolzenen Lots durch den Vorsprung leicht gebrochen, wenn das ge­ schmolzenen Lot auf den darunterliegenden leitfähigen Be­ reich auftrifft. Daher wird die Oberfläche des darunter­ liegenden leitfähigen Bereichs vom Lot benetzt, und das Lot verteilt sich leicht über der gesamten Oberfläche des darunterliegenden leitfähigen Bereichs. Dies gestattet, dass sich eine ausreichende Legierungsschicht zwischen dem Lot und dem darunterliegenden leitfähigen Bereich bildet. Als ein Ergebnis wird die Festigkeit der Verbin­ dung zwischen der Bump-Elektrode und dem darunterliegen­ den leitfähigen Bereich verbessert.
Bevorzugt wird der zugrundeliegende leitfähige Be­ reich auf einem Halbleiterchip oder auf einem Substrat ausgebildet.
Dies verbessert die Festigkeit der Verbindung zwi­ schen dem Halbleiterchip und der Bump-Elektrode oder die Festigkeit der Verbindung zwischen dem Substrat und der Bump-Elektrode.
Die Erfindung wird nachfolgend anhand der Beschrei­ bung von Ausführungsbeispielen unter Bezugnahme auf die Zeichnung näher erläutert. Es zeigen:
Fig. 1 einen Schnitt, der einen Schritt im Verfahren zur Formung einer Elektrode nach einer ersten Ausfüh­ rungsform der vorliegenden Erfindung zeigt;
Fig. 2 ein Schaubild, das die Abhängigkeit der Fe­ stigkeit der Verbindung von der Temperatur der Halterung und der Benetzbarkeit der darunterliegenden Oberfläche in der ersten Ausführungsform zeigt;
Fig. 3 einen Schnitt, der einen Schritt im Verfahren zur Formung einer Methode nach einer dritten Ausführungs­ form der vorliegenden Erfindung zeigt;
Fig. 4 einen Schnitt, der einen nach dem in Fig. 3 gezeigten Schritt durchgeführten Schritt in der 3. Aus­ führungsform zeigt;
Fig. 5 einen Schnitt, der einen Schritt im Verfahren zur Formung einer Elektrode nach der ersten Abwandlung der dritten Ausführungsform zeigt;
Fig. 6 einen Schnitt, der einen Schritt zeigt, der nach dem in Fig. 4 gezeigten Schritt in der dritten Aus­ führungsform durchgeführt wird;
Fig. 7 einen Schnitt, der einen Schritt zeigt, der in der dritten Ausführungsform nach dem in Fig. 6 gezeigten Schritt durchgeführt wird;
Fig. 8 einen Schnitt, der einen Schritt zeigt, der in der dritten Ausführungsform nach dem in Fig. 7 gezeigten Schritt durchgeführt wird;
Fig. 9 einen Schnitt, der einen Schritt im Verfahren zur Formung einer Elektrode gemäß der zweiten Abwandlung der dritten Ausführungsform zeigt;
Fig. 10 einen Schnitt, der einen Schritt zeigt, der in der dritten Ausführungsform nach dem in Fig. 9 gezeig­ ten Schritt ausgeführt wird;
Fig. 11 einen Schnitt, der einen Schritt zeigt, der nach dem in Fig. 10 gezeigten Schritt in der dritten Aus­ führungsform durchgeführt wird;
Fig. 12 einen Schnitt, der einen Schritt im Verfahren zur Formung einer Elektrode gemäß einer vierten Ausfüh­ rungsform der vorliegenden Erfindung zeigt;
Fig. 13 einen Schnitt, der einen Schritt im Verfahren zur Formung einer Elektrode gemäß einer Abwandlung der vierten Ausführungsform zeigt;
Fig. 14 einen Schnitt, der einen Schritt im ersten Beispiel des Verfahrens zur Formung einer Elektrode gemäß einer vierten Ausführungsform der Erfindung zeigt;
Fig. 15 einen Schnitt, der einen Schritt zeigt, der nach dem in Fig. 14 gezeigten Schritt in der fünften Aus­ führungsform durchgeführt wird;
Fig. 16 einen Schnitt, der einen Schritt im zweiten Beispiel des Verfahrens zur Formung einer Elektrode gemäß der fünften Ausführungsform der vorliegenden Erfindung zeigt;
Fig. 17 einen Schnitt, der einen Schritt zeigt, der nach dem in Fig. 16 gezeigten Schritt in der fünften Aus­ führungsform durchgeführt wird;
Fig. 18 einen Schnitt, der einen Schritt im dritten Beispiel des Verfahrens zur Formung einer Elektrode gemäß der fünften Ausführungsform der Erfindung zeigt; und
Fig. 19 einen Schnitt, der einen Schritt zeigt, der nach dem in Fig. 18 gezeigten Schritt in der fünften Aus­ führungsform durchgeführt wird.
Im Folgenden wird ein Elektrodenformungsverfahren ge­ mäß der ersten Ausführungsform der vorliegenden Erfindung beschrieben. Bezogen auf Fig. 1 wird ein Elektrodenteil 1 in einem vorbestimmten Bereich einer Halbleitereinrich­ tung 2 eine Unterlage zur Formung einer Bump-Elektrode geformt. Hier wird als Korrosionsschutz eine Goldschicht (Au) auf der oberen Fläche des Elektrodenteils 1 gebil­ det. Die Halbleitereinrichtung 2 mit dem darauf gebilde­ ten Elektrodenteil 1 wird auf einer heizbaren Halterung 6 aufgebracht. Wie später beschrieben wird die heizbare Halterung 6 auf einen vorbestimmten Temperaturbereich eingestellt.
Als Nächstes wird unter Nutzung eines Ausstoßkopfs 4 geschmolzenes Lot 3a von einer Düse auf die Elektrode 1 ausgestoßen. Am Ausstoßkopf 4 kann das geschmolzene Lot durch Anwenden eines Drucks auf das geschmolzene Lot im Ausstoßkopf 4 über ein piezoelektrisches Element 5 ausge­ stoßen werden. Das vom Ausstoßkopf ausgestoßene geschmol­ zene Lot 3a trifft auf die Oberfläche des Elektrodenteils 1. Beim Auftreffen verteilt sich das geschmolzene Lot 3a durch Benetzen über die Oberfläche des Elektrodenteils 1, um dabei eine Bump-Elektrode 3 auf dem Elektrodenteil 1 zu formen. Somit wird die Bump-Elektrode 3 durch das Ab­ tasten einer Vielzahl von Elektrodenteilen 1 gebildet, die auf der Halbleitereinrichtung 2 verteilt sind, wobei der Ausstoßkopf 4 sukzessiv das geschmolzene Lot 3a aus­ stößt.
Hier wird das geschmolzenen Lot während des Bewegens des Auswurfkopfs 4 ausgestoßen; es ist jedoch anstelle des Bewegens des Auswurfkopfs 4 möglich, das geschmolzene Lot auszuwerfen, während durch Nutzung der heizbaren Hal­ terung 6 abgetastet wird.
Es wurde festgestellt, dass es in diesem Herstellver­ fahren, insbesondere durch Einstellen der heizbaren Hal­ terung 6 in einem vorbestimmten Temperaturbereich, mög­ lich ist, eine gute Festigkeit der Verbindung zwischen der Bump-Elektrode 3 und dem darunterliegenden Elektro­ denteil 1 zu erhalten. Zunächst wird die Abhängigkeit der. Festigkeit der Verbindung zwischen der Bump-Elektrode 3 und dem darunterliegenden Elektrodenteil 1 von der Tempe­ ratur der heizbaren Halterung 6 (der Temperatur der Halb­ leitereinrichtung 2) ermittelt.
Die Ermittlung wurde einmal für den Fall durchge­ führt, in dem die Sauberkeit der Oberfläche des Elektro­ denteils 1 hoch war, d. h. den Fall, in dem die Benetz­ barkeit der Oberfläche des Elektrodenteil 1 vergleichs­ weise hoch war, und den Fall, in dem die Sauberkeit nicht so hoch war. Die Festigkeit der Verbindung wurde be­ stimmt, indem die Scherfestigkeit gemessen wurde, wobei eine Kraft auf die ausgebildete Bump-Elektrode in einer lateralen Richtung (in einer Richtung parallel zur Ober­ fläche des Halbleitersubstrats) aufgebracht wurde. Das Ergebnis wird in Fig. 2 gezeigt.
Mit Bezug auf Fig. 2 wird festgestellt, dass bei gleicher Temperatur der heizbaren Halterung 6 die Festig­ keit der Verbindung in dem Fall, in dem die Benetzbarkeit der Oberfläche des Elektrodenteils 1 vergleichsweise hoch ist, und dem Fall, in dem die Benetzbarkeit niedrig ist, verschieden ist.
Es wird festgestellt, dass in dem Fall, in dem die Oberfläche des Elektrodenteils 1 vorab einer Reinigungs­ behandlung unterzogen wird, indem der Elektrodenteil 1 einer Plasmaatmosphäre mit einem Argongas bei einem Druck von beispielsweise einigen 10 Pascal ausgesetzt wurde, die Benetzbarkeit der Oberfläche des Elektrodenteil 1 verbessert wird, und die Festigkeit der Verbindung zwi­ schen der Bump-Elektrode 3 und dem Elektrodenteil 1 wird durch Einstellen der Temperatur der Halterung 6 auf min­ destens 60°C verbessert. Bei dieser Temperatur beginnt das Gold auf der Oberfläche des Elektrodenteils, in das Lot diffundieren, und eine zwischenmetallische Komponente des Elektrodenteils und des Lots beginnt sich zu bilden.
Andererseits wird festgestellt, dass, wenn solch eine Plasmabehandlung nicht durchgeführt wird und die Benetz­ barkeit der Oberfläche des Elektrodenteils 1 gering ist, es nicht möglich ist, eine ausreichende Verbindungskraft zu erhalten, wenn die Temperatur der Halterung in einen Bereich zwischen 60°C und 150°C liegt, und dass die Fes­ tigkeit der Verbindung verbessert wird, wenn die Tempera­ tur des Halteteils mindestens 150°C beträgt.
Wenn zudem die Temperatur der Halterung größer oder gleich dem Schmelzpunkt des Lots eingestellt wird, werden Falten auf der Oberfläche der ausgeformten Bump-Elektrode gebildet, die vermutlich vom Einfluss der Oxidation her­ rühren, und eine verzerrte Form der Bump-Elektrode schaf­ fen. Daher wurde festgestellt, dass die Temperatur der Halterung geringer als der Schmelzpunkt des Lots sein muß.
Gemäß diesem Ergebnis der Auswertung kann die Festig­ keit der Verbindung zwischen der Bump-Elektrode 3 und dem Elektrodenteil 1 in dem Fall, in dem die Benetzbarkeit der Oberfläche des Elektrodenteils 1 vergleichsweise hoch ist, durch Einstellen der Temperatur der Halterung 5 auf mindestens 60°C und niedriger als der Schmelzpunkt des Lotes verbessert werden.
Andererseits kann im Fall, in dem die Benetzbarkeit der Oberfläche des Elektrodenteils 1 schlechter ist, die Festigkeit der Verbindung zwischen der Bump-Elektrode 3 und dem Elektrodenteil 1 durch Einstellen der Temperatur der Halterung 6 auf mindestens 150°C und niedriger als den Schmelzpunkt des Lots verbessert werden. Der Schmelz­ punkt des Lots liegt bei 183°C, falls eutektisches SnPb- Lot genutzt wird, und zwischen 215 bis 220°C im Fall ei­ nes Lots aus der Gruppe der SnAgCu-Lote.
Zusätzlich wird gemäß der bisherigen Methode zur For­ mung unter Nutzung des Ausstoßkopfs 4 vom piezoelektri­ schen Element 5 ein konstanter Druck auf das geschmolzene Lot ausgeübt, und das geschmolzene Lot 3a kann mit unge­ fähr dem gleichen Volumen ausgestoßen werden, wodurch ei­ ne nahezu einheitliche Form der Bump-Elektrode geschaffen wird.
Zudem kann, da solch ein konstanter Druck in einem sehr kurzen Zeitabschnitt auf das geschmolzene Lot ausge­ übt werden kann, der Durchsatz beim Schritt des Formens einer Bump-Elektrode verbessert werden.
Ein Elektrodenformungsverfahren nach der zweiten Aus­ führungsform der vorliegenden Erfindung wird im Folgenden beschrieben. Der Schritt der Formung einer Bump-Elektrode ist gleich wie der in Fig. 1 gezeigte und in der ersten Ausführungsform beschriebene. Im Verfahren nach der zwei­ ten Ausführungsform wird die Halbleitereinrichtung 2 ab­ gekühlt, nachdem die Bump-Elektrode 3 ausgeformt ist.
Genauer gesagt wird nach der Formung der Bump-Elek­ trode 3 die Halbleitereinrichtung 2 schnell von der be­ heizten Halterung 6 entfernt, und ein inertes Gas wie Stickstoff wird auf die Rückseite der Halbleitereinrich­ tung gesprüht. Hier kann die Temperatur des inerten Gas ungefähr Raumtemperatur sein. Durch Sprühen des inerten Gases wird die geschmolzene Legierungsschicht von Lot und Gold schnell abgekühlt, um dichte Kristallkörner zu bil­ den, wodurch die Festigkeit der Verbindung weiter gestei­ gert wird. Insbesondere wenn man den Zustand der Oberflä­ che des Elektrodenteils berücksichtigt, um einen Schnell­ kühlungseffekt zu erhalten, liegt die Temperatur des Hal­ teteils bevorzugt mindestens 150°C. Durch dieses Her­ stellverfahren kann die Festigkeit der Verbindung zwi­ schen der Bump-Elektrode 3 und dem Elektrodenteil 1 auch in dem Fall weiter verbessert werden, in dem die Benetz­ barkeit des Elektrodenteil 1 nicht so gut ist.
Ein Elektrodenformungsverfahren gemäß der dritten Ausführungsform der vorliegenden Erfindung wird im Fol­ genden beschrieben. Unter Bezugnahme auf Fig. 3 wird ein Aluminiumelektrodenfleck 13 auf einem Siliziumsubstrat 11 durch Zwischenschalten eines Siliziumoxidfilms 12 gebil­ det. Ein weiterer Siliziumoxidfilm 19 wird gebildet, um den Aluminiumelektrodenfleck 13 zu bedecken. Eine Öffnung wird im Siliziumoxidfilm 19 gebildet, um die Oberfläche des Aluminiumelektrodenflecks 13 freizulegen. In der Öff­ nung wird ein Unterlagsfilm 14 gebildet, der Kupfer oder Ähnliches enthält, der elektrisch mit dem Aluminiumelek­ trodenfleck 13 verbunden ist, und der eine Goldschicht auf der obersten Oberfläche beinhaltet. Bis zu diesem Schritt ist das Verfahren dasselbe wie ein allgemeines Verfahren.
Als Nächstes wird eine Lotlinie aus SnPb-eutektischem Lot oder beispielsweise hochschmelzendem Lot auf die Oberfläche des Unterlagsfilms 14 durch das Wire-Bonding- Verfahren gebondet, um so einen Vorsprung 7 zu bilden.
Als Nächstes wird mit Bezug auf Fig. 4 das geschmol­ zene Lot von einem Ausstoßkopf auf den Vorsprung 7 in gleicher Weise wie im in Fig. 1 gezeigten und in der ers­ ten Ausführungsform beschriebenen Schritt ausge stoßen, wobei eine Bump-Elektrode 3 auf der Unterlagsschicht 14 gebildet wird. Das geschmolzene Lot ist vorzugsweise SnPb-eutektisches Lot oder beispielsweise ein Lot aus der Gruppe der SnAgCu-Lote. Daneben kann der Vorsprung aus einem hochschmelzenden Material gebildet werden, und die Bump-Elektrode kann aus einem SnPb-eutektischen Lot ge­ bildet werden.
Nach diesem Verfahren durchstößt und bricht der Vor­ sprung 7 eine dünne Oxidschicht auf der Oberfläche des geschmolzenen Lots, wenn das geschmolzene Lot auf den Vorsprung 7 auftrifft. Dies ermöglicht die Benetzung der Oberfläche der darunter liegenden Schicht 15 mit dem Lot, und das Lot verteilt sich leicht über der gesamten Ober­ fläche, um eine ausreichende Legierungsschicht des Lots und der darunterliegenden Elektrode 14 zu bilden. Als Er­ gebnis kann man eine gute Festigkeit der Verbindung zwi­ schen der Bump-Elektrode 3 und der darunter liegenden Schicht 14 erhalten.
Als Nächstes wird eine erste Abwandlung dieser Aus­ führungsform beschrieben. Unter Bezugnahme auf Fig. 5 wird eine Unterlagsschicht 16, die beispielsweise Kupfer enthält, als zugrunde liegende Schicht gebildet. Als Nächstes wird ein vorbestimmtes Widerstandsmuster 18a ge­ bildet, um die Oberfläche der Unterlagsschicht 16 freizu­ legen. Als Nächstes wird ein konvexes Beschichtungsteil 17a auf der Unterlagsschicht 16 durch Durchführung einer Nickelbeschichtung gebildet.
Als Nächstes wird mit Bezug auf Fig. 6 ein Wider­ standsmuster 18b geformt. Die freigelegte Oberfläche der Unterlagsschicht 16 wird weiterhin nickelplattiert, um eine Unterlagsschicht 17 zu bilden. Weil zu dieser Zeit das Beschichtungsteil 17a auf der Oberfläche der Unter­ lagsschicht 16 gebildet wird, wächst die Nickelplattie­ rung, weil dieser Nickelbeschichtungsteil 17a als ein Nu­ kleus dient, wodurch ein Vorsprung 17a in der Unterlags­ schicht 17 gebildet wird. Danach wird das Widerstandsmus­ ter 18b entfernt, wie in Fig. 7 gezeigt.
Als Nächstes wird unter Bezug auf Fig. 8 das ge­ schmolzene Lot vom Auswurfkopf auf den Vorsprung 17a in gleicher Weise wie im in Fig. 1 gezeigten und in der ers­ ten Ausführungsform beschriebenen Schritt ausgestoßen, um dadurch eine Bump-Elektrode 3 auf der Unterlagsschicht 17 zu bilden.
Durch dieses Verfahren durchstößt und bricht der Vor­ sprung 17a wie bereits beschrieben eine dünne Oxidschicht auf der Oberfläche des geschmolzenen Lots, wenn das ge­ schmolzenen Lot auf den Vorsprung 17a auftrifft. Dies er­ möglicht, dass die Oberfläche der Unterlagsschicht 17 mit dem Lot benetzt wird, und das Lot verteilt sich leicht über der gesamten Oberfläche, um eine ausreichende Legie­ rungsschicht zwischen dem Lot und der darunterliegenden Elektrode 17 zu bilden. Als Ergebnis kann eine gute Fes­ tigkeit der Verbindung zwischen der Bump-Elektrode 3 und der Unterlagsschicht 17 erzielt werden.
Als Nächstes wird eine zweite Variante gemäß dieser Ausführungsform beschrieben. Zunächst wird gemäß Fig. 9 ein geschmolzenes Lot 21 in einem Lottank 20 vorbereitet. Indem ein Siliziumsubstrat 11 mit einer darauf gebildeten Unterlagsschicht 14 so angebracht wird, dass die Oberflä­ che des Siliziumsubstrats 11 nach unten zeigt, wird die Unterlagsschicht 14 mit der Oberfläche des geschmolzenen Lots 21 in Kontakt gebracht, und danach wird die Unter­ lagsschicht 14 von der Oberfläche des geschmolzenen Lots 21 getrennt. Dies ermöglicht, dass wie in Fig. 10 gezeigt ein Lotvorsprung 22 auf der Oberfläche der Unterlags­ schicht 14 geformt wird.
Als Nächstes wird mit Bezug auf Fig. 11 das geschmol­ zene Lot wie im in Fig. 1 gezeigten und in der ersten Ausführungsform beschriebenen Schritt vom Ausstoßkopf auf den Vorsprung 22 ausgestoßen, um dadurch eine Bump-Elek­ trode 3 auf der Unterlagsschicht 14 zu formen.
Durch dieses Verfahren wird ebenso wie oben beschrie­ ben, beim Auftreffen des geschmolzenen Lots auf den Vor­ sprung 22 die Oberfläche der Unterlagsschicht 14 mit dem Lot benetzt, und das Lot verteilt sich leicht über der gesamten Oberfläche, um eine ausreichende Legierungs­ schicht des Lots und der darunterliegenden Elektrode 14 zu bilden. Als Ergebnis kann eine gute Festigkeit der Verbindung zwischen der Bump-Elektrode 3 und der darun­ terliegenden Schicht 14 erhalten werden.
Hier wird die Benetzbarkeit der Unterlagsschicht in­ klusive des Vorsprungs durch Durchführen eines vorherigen Plasmareinigungsprozesses nach der Formung des Vorsprungs verbessert, wodurch die Festigkeit der Verbindung zwi­ schen der Bump-Elektrode und der Unterlagsschicht weit verbessert werden kann.
Ein Elektrodenformungsverfahren gemäß der vierten Ausführungsform der Erfindung wird im Folgenden beschrie­ ben. In diesem Elektrodenformungsverfahren wird im Schritt der Formung einer Bump-Elektrode wie in der ers­ ten Ausführungsform beschrieben eine Ultraschallwelle auf die Halbleitereinrichtung angewendet.
Insbesondere wird mit Bezug auf Fig. 12 eine Halblei­ tereinrichtung 2 mit einem darauf gebildeten Elektroden­ teil 1 auf einen Ultraschallschwinger 9 montiert. Hier kann jetzt eine heizbare Halterung 6 zwischen die Halb­ leitereinrichtung 2 und den Ultraschallschwinger 9 einge­ baut werden.
Als Nächstes wird wie in der ersten Ausführungsform beschrieben unter Nutzung eines Ausstoßkopfs 4 das ge­ schmolzenen Lot 3a von einer Düse auf das Elektrodenteil 1 ausgestoßen, um sukzessive Kontaktelektroden 3 zu for­ men.
Gemäß diesem Herstellverfahren wird eine dünne Oxid­ schicht auf der Oberfläche des geschmolzenen Lots 3a, das vom Ausstoßkopf 4 ausgestoßen wird, leicht durch die Ul­ traschallschwingung des Elektrodenteil 1 gebrochen, wenn das geschmolzene Lot 3a auf die Oberfläche des Elektro­ denteils 1 auftrifft. Dies ermöglicht, dass die Oberflä­ che des Elektrodenteils 1 mit dem Lot benetzt wird, und das Lot verteilt sich leicht über der gesamten Oberflä­ che, um weiterhin eine ausreichende Legierungsschicht des Lots und des Elektrodenteils 1 zu bilden, wodurch man ei­ ne gute Festigkeit der Verbindung zwischen der Bump-Elek­ trode 3 und dem Elektrodenteil 1 erhält.
Zudem kann das Verfahren zur Anwendung von Ultra­ schallwellen ebenso auf das in der dritten Ausführungs­ form beschriebene Verfahren angewendet werden. Mit Bezug auf Fig. 13 ist eine Halbleitereinrichtung 2 mit einem darauf geformten Vorsprung 7 auf einem Ultraschallschwin­ ger 9 montiert, und ein geschmolzenes Lot wird auf den Vorsprung ausgestoßen.
Der Vorsprung 7 durchstößt und bricht leicht eine dünne Oxidschicht auf der Oberfläche des geschmolzenen Lots durch Ultraschallschwingungen, wenn das geschmolzene Lot auf den Vorsprung 7 auftrifft. Dies ermöglicht die Benetzung der Oberfläche der Unterlagsschicht 14 mit dem Lot, und das Lot verteilt sich leicht über die gesamte Oberfläche, um weiterhin eine ausreichende Legierungs­ schicht des Lotes mit der darunterliegenden Elektrode 14 zu bilden. Als Ergebnis kann eine gute Festigkeit der Verbindung zwischen der Bump-Elektrode 3 und der Unter­ lagsschicht 14 erhalten werden.
In der ersten bis vierten Ausführungsform wurde ein Verfahren zur Formung einer Bump-Elektrode auf einer Halbleitereinrichtung und die dazu verwendete Halbleiter­ einrichtung beschrieben. Dieses Verfahren der Formung ei­ ner Bump-Elektrode ist nicht auf Halbleitereinrichtungen beschränkt und kann ebenso im Fall der Formung einer Bump-Elektrode auf einem Substrat angewendet werden, auf das eine Halbleitereinrichtung montiert wird. Dies wird in der fünften Ausführungsform beschrieben. Abgesehen da­ von, dass die Halbleitereinrichtung durch ein Substrat ersetzt wird, ist das Verfahren dieses Falls im Wesentli­ chen dasselbe wie die Verfahren der ersten bis vierten Ausführungsform.
Zunächst wird unter Bezug auf Fig. 14 ein Elektroden­ fleck 52 auf einem vorbestimmten Bereich eines Substrats 51 als eine Unterlage zur Formung einer Bump-Elektrode gebildet. Auf dem Elektrodenfleck 52 wird eine Unterlags­ schicht 53 gebildet, die an ihrer obersten Oberfläche als Korrosionsschutz eine goldplattierte Schicht aufweist. Ein Lötstopplack 55 wird auf dem Bereich des Substrats 51 außerhalb des Elektrodenflecks 52 aufgetragen. Dieses Substrat 51 wird auf eine heizbare Halterung 6 montiert, die in einem vorbestimmten Temperaturbereich eingestellt ist. Als Nächstes wird mit Bezug auf Fig. 15 geschmolze­ nes Lot von einer Düse unter Nutzung eines (nicht gezeig­ ten) Ausstoßkopfs auf die Kontaktelektrode 52 ausgesto­ ßen, um eine Bump-Elektrode 54 zu bilden. Hier diffun­ diert die Goldplattierungsschicht auf der äußersten Ober­ fläche der Unterlagsschicht 53 beim Formen der Bump-Elek­ trode 54 in das Lot.
In diesem Fall wird außerdem die Festigkeit der Ver­ bindung zwischen der Bump-Elektrode 54 und der Kontakt­ elektrode 52 durch Einstellen der Temperatur der heizba­ ren Halterung 6 verbessert, indem der Temperaturbereich der heizbaren Halterung so eingestellt wird, dass der Temperaturbereich des Substrats 51 vorbestimmter Tempera­ turbereich ist, der in Abhängigkeit von der Sauberkeit der Kontaktelektrode 52 und dem Schmelzpunkt des Lotes wie in der ersten Ausführungsform beschrieben bestimmt wird.
Zudem kann auf dem Elektrodenfleck, der auf dem Substrat geformt wird, ein Vorsprung angeordnet werden. Insbesondere kann ein Vorsprung 56 aus Lot oder derglei­ chen auf dem Elektrodenfleck 52 gebildet werden, wie in Fig. 16 gezeigt, und das geschmolzene Lot kann auf den Vorsprung 56 ausgestoßen werden, um eine Bump-Elektrode 54 zu bilden, wie in Fig. 17 gezeigt.
Alternativ kann ein Vorsprung 57 aus Kupfer auf dem Elektrodenfleck 52 gebildet werden, wie in Fig. 18 ge­ zeigt, und das geschmolzene Lot kann auf den Vorsprung 57 ausgestoßen werden, um eine Bump-Elektrode 54 zu bilden, wie in Fig. 19 gezeigt.
In jedem Fall durchstoßen und brechen die Vorsprünge 56, 57 eine dünne Oxidschicht auf der Oberfläche des ge­ schmolzenen Lots, wenn das geschmolzene Lot auf die Vor­ sprünge 56, 57 auftrifft. Dies erlaubt, dass die Oberflä­ che des Elektrodenflecks 52 (der Unterlagsschicht 53) mit dem Lot benetzt wird, und das Lot verteilt sich über die gesamte Oberfläche, wodurch eine gute Festigkeit der Ver­ bindung zwischen dem Lot und dem Elektrodenfleck 52 er­ halten werden kann. Hier kann die Bump-Elektrode 54 in gleicher Weise wie in der vierten Ausführungsform be­ schrieben durch Montieren des Substrats 51 auf einen Ul­ traschallschwinger gebildet werden.
Zusammenfassend schafft die Erfindung folgendes:
Eine Halbleitereinrichtung (2) wird auf einer beheiz­ baren Halterung(6) montiert, und die Temperatur der Halb­ leitereinrichtung (2) wird auf mindestens 60°C und nied­ riger als der Schmelzpunkt des Lots gesetzt. Unter Nut­ zung eines Ausstoßkopfes (4) wird das geschmolzene Lot (3a) von einer Düse auf ein Elektrodenteil (1) ausgesto­ ßen. Das geschmolzene Lot (3a), das vom Ausstoßkopf (4) ausgestoßen wurde, trifft auf die Oberfläche des Elektro­ denteils (1) auf. Beim Auftreffen verteilt sich das ge­ schmolzenen Lot (3a) über die Oberfläche des Elektroden­ teils (1) durch Benetzung, wobei es eine Bump-Elektrode (3) auf dem Elektrodenteil (1) bildet. Dies sichert eine Festigkeit der Verbindung zwischen der Bump-Elektrode und dem darunterliegenden leitfähigen Bereich.

Claims (11)

1. Ein Elektrodenformungsverfahren zur Formung einer Bump-Elektrode (3) auf einem darunter liegenden leitfähi­ gen Bereich (1), mit:
einem Elektrodenformungsschritt mittels Ausstoß ei­ nes geschmolzenen Lots (3a) zum Anhaften auf dem darunter liegenden leitfähigen Bereich (1), der auf eine Tempera­ tur gebracht wurde, die mindestens 60°C beträgt und niedriger als der Schmelzpunkt des Lots ist.
2. Elektrodenformungsverfahren nach Anspruch 1, wo­ bei der Elektrodenformungsschritt einen Schritt enthält, in welchem eine Plasmareinigung der Oberfläche des darun­ ter liegenden leitfähigen Bereichs (1) durchgeführt wird, indem der darunter liegende leitfähige Bereich (1) zuvor einer Plasmaatmosphäre ausgesetzt wird.
3. Elektrodenformungsverfahren nach Anspruch 1, wo­ bei der Elektrodenformungsschritt einen Schritt des Ein­ stellens der Temperatur des darunter liegenden leitfähi­ gen Bereichs (1) auf mindestens 150°C beinhaltet.
4. Elektrodenformungsverfahren nach Anspruch 3, wo­ bei der Elektrodenformungsschritt einen Schritt beinhal­ tet, in welchem eine schnelle Abkühlung und Verfestigung des Lots (3) nach Adhäsion des geschmolzenen Lots (3) auf dem darunter liegenden leitfähigen Bereich (1) durchge­ führt wird.
5. Elektrodenformungsverfahren nach Anspruch 1, wo­ bei der Elektrodenformungsschritt einen Schritt der An­ wendung einer Ultraschallwelle auf den darunter liegenden leitfähigen Bereich (1) beinhaltet, was es dem geschmol­ zenen Lot ermöglicht, am darunter liegenden leitfähigen Bereich (1) anzuhaften.
6. Ein Elektrodenformungsverfahren, das einen Elek­ trodenformungsschritt zum Bilden einer Bump-Elektrode (3) auf einem darunter liegenden leitfähigen Bereich (13, 14, 17, 52, 53) beinhaltet, wobei der Elektrodenformungs­ schritt einen Schritt des Bildens eines Vorsprungs (7, 17, 22, 56, 57) auf einer Oberfläche des darunter liegen­ den leitfähigen Bereichs (13, 1417, 52, 53) und des Aus­ stoßens eines geschmolzenen Lots (3, 54) auf diesen Vor­ sprung (7, 17, 22, 56, 57) zum Anhaften beinhaltet.
7. Elektrodenformungsverfahren nach Anspruch 6, wo­ bei der Elektrodenformungsschritt einen Schritt der Durchführung einer Plasmareinigung der Oberfläche des darunter liegenden leitfähigen Bereichs (13, 14, 17, 52, 53) beinhaltet, indem der darunter liegende leitfähige Bereich (13, 14, 17, 52, 53) nach Bildung des Vorsprungs (7, 17, 22, 56, 57) und vor Ausstoß des geschmolzenen Lots (3, 54) einer Plasmaatmosphäre ausgesetzt wird.
8. Elektrodenformungsverfahren nach Anspruch 6, wo­ bei der Elektrodenformungsschritt ein Schritt des Anwen­ dens einer Ultraschallwelle auf den darunter liegenden leitfähigen Bereich (13, 14, 17, 52, 53) beim Ausstoß des Lots auf den darunter liegenden leitfähigen Bereich (13, 14, 17, 52, 53) beinhaltet.
9. Eine Basis zur Formung von Bump-Elektroden, wobei auf einem darunter liegenden leitfähigen Bereich (13, 14, 17, 52, 53) eine Bump-Elektrode (3) durch Ausstoß eines geschmolzenen Lots (3, 54) auf den darunter liegenden leitfähigen Bereich (13, 14, 17, 52, 53) gebildet wird, wobei die Basis zur Formung der Bump-Elektroden einen Vorsprung (7, 17, 22, 56, 57) enthält, der auf dem darun­ ter liegenden leitfähigen Bereich (13, 14, 17, 52, 53) ausgeformt ist, um eine Oxidhaut auf einer Oberfläche des geschmolzenen Lots (3, 54) zu brechen, wenn das geschmol­ zenen Lot (3, 54) auf den darunter liegenden leitfähigen Bereich (13, 14, 17, 52, 53) auftrifft.
10. Basis zur Formung von Bump-Elektroden nach An­ spruch 9, wobei der darunter liegende leitfähige Bereich (13, 14, 17, 52, 53) auf einem Halbleiterchip (2) gebil­ det ist.
11. Basis zur Formung von Bump-Elektroden nach An­ spruch 9, wobei der darunter liegende leitfähige Bereich (13, 14, 17, 52, 53) auf einem Substrat (51) gebildet ist.
DE10122942A 2000-11-08 2001-05-11 Elektrodenformungsverfahren und dafür benutzte Basis zur Formung von Bump-Elektroden Ceased DE10122942A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000340135A JP2002151534A (ja) 2000-11-08 2000-11-08 電極形成方法およびそれに用いられる半導体装置並びに基板

Publications (1)

Publication Number Publication Date
DE10122942A1 true DE10122942A1 (de) 2002-05-29

Family

ID=18815097

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10122942A Ceased DE10122942A1 (de) 2000-11-08 2001-05-11 Elektrodenformungsverfahren und dafür benutzte Basis zur Formung von Bump-Elektroden

Country Status (4)

Country Link
US (1) US6500693B2 (de)
JP (1) JP2002151534A (de)
KR (1) KR100432325B1 (de)
DE (1) DE10122942A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10309502A1 (de) * 2003-01-10 2004-07-22 Samsung Electronics Co., Ltd., Suwon Lothügelstruktur und Verfahren zur Herstellung derselben
DE102009017692A1 (de) * 2009-04-09 2011-01-13 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren und Anordnung zur Herstellung einer Niedertemperaturkontaktierung für mikroelektronische Aufbauten

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200421501A (en) * 2002-12-18 2004-10-16 Acm Res Inc Localized reflow for wire bonding and flip chip connections
TW594959B (en) * 2003-05-02 2004-06-21 Yu-Nung Shen Semiconductor chip package structure and method
CN100350580C (zh) * 2004-03-02 2007-11-21 沈育浓 半导体晶片封装体及其封装方法
KR100599406B1 (ko) 2004-05-28 2006-07-13 한국과학기술원 솔더제팅법을 이용한 다원계 솔더범프의 제조방법
US7375431B1 (en) * 2005-03-18 2008-05-20 National Semiconductor Corporation Solder bump formation in electronics packaging
US20060211167A1 (en) * 2005-03-18 2006-09-21 International Business Machines Corporation Methods and systems for improving microelectronic i/o current capabilities
US20070045840A1 (en) * 2005-09-01 2007-03-01 Delphi Technologies, Inc. Method of solder bumping a circuit component and circuit component formed thereby
US7473580B2 (en) * 2006-05-18 2009-01-06 International Business Machines Corporation Temporary chip attach using injection molded solder
TWI552824B (zh) * 2011-10-18 2016-10-11 千住金屬工業股份有限公司 焊料凸塊形成方法及裝置
US20160005705A1 (en) * 2014-07-01 2016-01-07 Texas Instruments Incorporated Structure and Method of Batch-Packaging Low Pin Count Embedded Semiconductor Chips

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60240142A (ja) * 1984-05-14 1985-11-29 Fujitsu Ltd ハンダバンプ形成方法
JPS62257750A (ja) * 1986-04-30 1987-11-10 Fujitsu Ltd バンプ電極の形成方法
DE3637631C1 (de) 1986-11-05 1987-08-20 Philips Patentverwaltung Verfahren zum Aufbringen kleiner schmelzfluessiger,tropfenfoermiger Lotmengen aus einer Duese auf zu benetzende Flaechen und Vorrichtung zur Durchfuehrung des Verfahrens
JPH05129307A (ja) * 1991-11-06 1993-05-25 Hitachi Ltd バンプ形成方法および装置
US5193738A (en) 1992-09-18 1993-03-16 Microfab Technologies, Inc. Methods and apparatus for soldering without using flux
US5508561A (en) * 1993-11-15 1996-04-16 Nec Corporation Apparatus for forming a double-bump structure used for flip-chip mounting
JPH07183338A (ja) * 1993-12-24 1995-07-21 Nippondenso Co Ltd 素子の実装方法
JPH0829408A (ja) 1994-07-20 1996-02-02 Yokogawa Analytical Syst Kk バックグランド除去装置
US5597110A (en) * 1995-08-25 1997-01-28 Motorola, Inc. Method for forming a solder bump by solder-jetting or the like
JP3370842B2 (ja) * 1996-02-15 2003-01-27 富士通株式会社 半導体装置の実装構造
JP3356649B2 (ja) * 1997-04-21 2002-12-16 株式会社東芝 半導体装置及びその製造方法
US6040702A (en) * 1997-07-03 2000-03-21 Micron Technology, Inc. Carrier and system for testing bumped semiconductor components
JP3761678B2 (ja) * 1997-07-17 2006-03-29 松下電器産業株式会社 錫含有鉛フリーはんだ合金及びそのクリームはんだ並びにその製造方法
AU3865897A (en) * 1997-08-19 1999-03-08 Hitachi Limited Method for forming bump electrode and method for manufacturing semiconductor device
JPH11121495A (ja) * 1997-10-16 1999-04-30 Ricoh Co Ltd 半導体装置製造方法
JP2000133669A (ja) * 1998-10-26 2000-05-12 Sony Corp 半導体装置の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10309502A1 (de) * 2003-01-10 2004-07-22 Samsung Electronics Co., Ltd., Suwon Lothügelstruktur und Verfahren zur Herstellung derselben
US6959856B2 (en) 2003-01-10 2005-11-01 Samsung Electronics Co., Ltd. Solder bump structure and method for forming a solder bump
DE10309502B4 (de) * 2003-01-10 2009-01-02 Samsung Electronics Co., Ltd., Suwon Verfahren zur Herstellung einer Lothügelstruktur und Lothügelstruktur
DE102009017692A1 (de) * 2009-04-09 2011-01-13 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren und Anordnung zur Herstellung einer Niedertemperaturkontaktierung für mikroelektronische Aufbauten
DE102009017692B4 (de) * 2009-04-09 2020-08-27 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Herstellung einer Niedertemperaturkontaktierung für mikroelektronische Aufbauten

Also Published As

Publication number Publication date
KR100432325B1 (ko) 2004-05-22
KR20020036658A (ko) 2002-05-16
US6500693B2 (en) 2002-12-31
US20020055255A1 (en) 2002-05-09
JP2002151534A (ja) 2002-05-24

Similar Documents

Publication Publication Date Title
DE10164494B9 (de) Verkapseltes Bauelement mit geringer Bauhöhe sowie Verfahren zur Herstellung
DE19735904A1 (de) Verfahren zum Bestücken eines Leiterrahmens
DE69813701T2 (de) Elektrodenstruktur einer Siliziumhalbleiteranordnung
DE10122942A1 (de) Elektrodenformungsverfahren und dafür benutzte Basis zur Formung von Bump-Elektroden
DE19524739A1 (de) Kernmetall-Lothöcker für die Flip-Chip-Technik
DE112004000360T5 (de) Zweimetallisches Stud-Bumping für Flipchip-Anwendungen
DE2044494B2 (de) Anschlussflaechen zum anloeten von halbleiterbausteinen in flip chip technik
DE19717611A1 (de) Struktur zum Anbringen von elektronischen Komponenten und Verfahren zum Anbringen der elektronischen Komponenten
DE60300675T2 (de) Die Verwendung von Lötmetallen auf Nickel-plattierten stromlosen Oberflächen
DE3824008A1 (de) Elektronische schaltung sowie verfahren zu deren herstellung
DE69738324T2 (de) Herstellungsverfahren einer halbleiteranordnung mit niedrig schmelzendem metallhöckern
DE102009018541A1 (de) Kontaktierungsmittel und Verfahren zur Kontaktierung elektrischer Bauteile
DE4010370A1 (de) Halbleiterbauteil mit plattierter waermesenke und verfahren zu dessen herstellung
US5058798A (en) Method for forming bump on semiconductor elements
JPH10270498A (ja) 電子装置の製造方法
DE10011368A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE10111710B4 (de) Befestigungsverfahren für elektrische Bauteile
US6943435B2 (en) Lead pin with Au-Ge based brazing material
DE19930190A1 (de) Lötmittel zur Verwendung bei Duffusionslötprozessen sowie Verfahren zur Herstellung von Lötverbindungen unter Verwendung des Lötmittels
WO1996030939A1 (de) Verfahren zur flächenkontaktierung elektronischer bauelemente
DE2415120A1 (de) Verfahren zur herstellung von halbleiterchips tragenden chiptraegern
DE102008020327A1 (de) Verfahren zur Fixierung, Bauelement, Substrat und Schaltungsanordnungen
DE10018138A1 (de) Verfahren zum Herstellen von Elektronikkomponenten
DE3641524A1 (de) Verfahren zur herstellung eines halbleiterbauelements
JP3150602B2 (ja) はんだバンプの形成方法

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8131 Rejection