DE102009017692A1 - Verfahren und Anordnung zur Herstellung einer Niedertemperaturkontaktierung für mikroelektronische Aufbauten - Google Patents

Verfahren und Anordnung zur Herstellung einer Niedertemperaturkontaktierung für mikroelektronische Aufbauten Download PDF

Info

Publication number
DE102009017692A1
DE102009017692A1 DE102009017692A DE102009017692A DE102009017692A1 DE 102009017692 A1 DE102009017692 A1 DE 102009017692A1 DE 102009017692 A DE102009017692 A DE 102009017692A DE 102009017692 A DE102009017692 A DE 102009017692A DE 102009017692 A1 DE102009017692 A1 DE 102009017692A1
Authority
DE
Germany
Prior art keywords
microelectronic
connection
component
contacts
structures
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102009017692A
Other languages
English (en)
Other versions
DE102009017692B4 (de
Inventor
Jörg Dr. Bauer
Karl-Friedrich Becker
Ruben Kahle
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Original Assignee
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV filed Critical Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority to DE102009017692.6A priority Critical patent/DE102009017692B4/de
Publication of DE102009017692A1 publication Critical patent/DE102009017692A1/de
Application granted granted Critical
Publication of DE102009017692B4 publication Critical patent/DE102009017692B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations
    • H01L2224/13019—Shape in side view comprising protrusions or indentations at the bonding interface of the bump connector, i.e. on the surface of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/13076—Plural core members being mutually engaged together, e.g. through inserts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/13078—Plural core members being disposed next to each other, e.g. side-to-side arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

Die Erfindung betrifft ein Verfahren und eine Anordnung zur Herstellung einer Niedertemperaturkontaktierung für mikroelektronische Aufbauten, wobei das Verfahren folgende Schritte umfasst: Aufbringen eines photostrukturierbaren Materials (4) auf eine Anschlusskontakte aufweisende Fläche (3) eines mikroelektronischen Bauelementes (1), Belichten ausgewählter Bereiche des auf die Anschlusskontakte aufweisende Fläche (3) des Bauelementes (1) aufgebrachten photostrukturierbaren Materials (4), Herstellen von Strukturen auf den Anschlusskontakten (2) durch Herauslösen der unbelichteten Bereiche des photostrukturierbaren Materials (4) zur partiellen Freilegung der Anschlusskontakte (2), Einbringen eines leitfähigen Mediums (9) in die auf den Anschlusskontakten (2) hergestellten Strukturen, Positionieren des Bauelementes (1) auf ein Substrat (11) und Herstellen einer Verbindung zwischen Bauelement (1) und Substrat (11) durch mechanischen Druck.

Description

  • Die Erfindung betrifft ein Verfahren und eine Anordnung zur Herstellung einer Niedertemperaturkontaktierung für mikroelektronische Aufbauten.
  • Die Kontaktierung stellt einen der Kernprozesse für den Aufbau von Mikrosystemen dar. Mit der Kontaktierung von Komponenten auf einem Systemträger ist eine leitfähige Verbindung herzustellen, die neben elektrischen auch mechanischen und chemischen Belastungen widerstehen muss.
  • Bislang werden hauptsächlich folgende Verfahren zur Herstellung einer leitenden Verbindung zwischen einem Chip und einem Substrat angewendet:
    • • Löten, Schmelzen des Lotmaterials im Reflowofen,
    • • Kontaktierung mit Thermokompressionsbonden durch mechanischen Druck, Ultraschall oder ähnliches,
    • • Drahtbonden, Reibschweißen mit Al-Draht,
    • • Sintern oder Drucksintern, beispielsweise mit Silberpartikeln,
    • • mit Plasmagas gereinigte Kontakte sowie
    • • Kleben mit elektrisch leitenden isotropen oder anisotropen Klebstoffen wie auch mit speziellen nicht leitenden Klebstoffen.
  • Zur Kontaktierung von Chips mit einer flächigen Kontaktanordnung werden vorwiegend Löt- und Klebeprozesse in der Flip Chip Technologie als zukunftsweisend angesehen, da mit diesen Verfahren kürzeste Leitungslängen realisiert werden können und die simultane Kontaktierung einer großen Anzahl von Kontakten möglich ist. Daher stehen diese Verfahren bei der Entwicklung von reaktiven Kontakten im Vordergrund.
  • Bei besonders temperaturempfindlichen Bauelementen aus biologischen Stoffen wie beispielsweise Biosensoren oder Materialien auf Polymerbasis wie Polyester, Polyolefine und ähnlichen, liegt die maximal zulässige Temperatur deutlich unter den üblichen Löttemperaturen. So dürfen Bauteile auf Polymerbasis häufig nicht über 80°C erwärmt werden und Bauteile, die auf einem biologischen Material basieren, in der Regel nicht auf mehr als 45°C.
  • In der Mikroelektronik werden derzeit zur elektrischen Kontaktierung von Bauelementen meist Lote verwendet, die erst bei Temperaturen von deutlich über 100°C schmelzen, beispielsweise SAC (SnAgCu) Lot bei 221°C. Um eine niederohmige und für hohe Frequenzen geeignete, elektrische Verbindung herzustellen, werden die Bauteile zusammen mit dem Lotmaterial auf eine entsprechende Temperatur erhitzt, damit das Lot schmilzt. Insbesondere wird dieses Verfahren verwendet, um Mikrochips beispielsweise in der Flip Chip Technologie mit einem Substrat elektrisch leitend zu verbinden.
  • Auch bei der ausschließlichen Verwendung von Niedertemperaturloten mit Schmelztemperaturen unterhalb von 100°C wie beispielsweise BiPbCd-Lot mit Tm = 91,5°C, InBiSn mit Tm = 60,5°C oder Woodschem Metall BiPbCdSn mit Tm = 70°C kann aufgrund einer bei der Lötung unumgänglichen Überschreitung der Schmelztemperatur des Lotes um 20 bis 30°C eine Schädigung von temperaturempfindlichen Strukturen nicht ausgeschlossen werden.
  • Bei elektrisch leitfähigen Klebestrukturen fallen ebenfalls höhere Temperaturen an, spezielle Aushärteprofile erfordern 150°C über etwa 30 Minuten oder mehr, und so genannte Niedertemperatursysteme härten bei Temperaturen um 80°C über 10 Minuten und sind dementsprechend für eine Kontaktierung von Biosensoren ungeeignet.
  • All diese Verfahren erfordern zur Herstellung der Verbindung eine Erwärmung der gesamten Baugruppe. Daher sind diese Verfahren für eine Kontaktierung von temperaturempfindlichen Bauelementen und Substraten nicht geeignet.
  • Um eine Erwärmung der gesamten Baugruppe zu umgehen, existiert die Möglichkeit die Wärmezufuhr nur lokal an den Verbindungspunkten zwischen Substrat und Bauelement einzubringen. Unter Nutzung fokussierter Licht- oder Laserstrahlung wird das Lot an der Verbindungsstelle gezielt erwärmt, um so eine Kontaktierung herstellen.
  • Derartige Verfahren sind zwar verfügbar, für die Kontaktierung von Chips mit flächiger Kontaktanordnung jedoch nicht geeignet, da diese Verfahren kostenintensiv und schwierig umsetzbar sind. Das gilt insbesondere für eine Fertigung von Mikrosystemen in großer Stückzahl. Zudem kann die unkontrollierte Absorption von Licht- oder Laserenergie in der Kontaktregion zur Schädigung eines Chips führen.
  • Gleiches gilt für derzeit im Forschungsstadium befindliche Verfahren zur lokalen Wärmezufuhr durch Mikrowellen. Zwar soll es mit so einem Verfahren möglich sein, eine große Anzahl von Kontakten gleichzeitig herzustellen, es stellt jedoch eine Herausforderung dar gerade bei polaren und organischen Stoffanteilen die Absorption von Mikrowellenenergie durch den Biosensor und das Substrat sicher zu verhindern.
  • Die US 4 810 672 zeigt ein Verfahren zur Befestigung von elektronischen Bauelementen auf ein Substrat, bei dem eine aus Metallpulver und einem Lösungsmittel bestehende Paste auf die Kontaktierung des Bauelementes aufgebracht wird, wobei das Bauelement und das Substrat für einen Drucksinterprozess auf eine Temperatur von mindestens 100°C erwärmt werden.
  • Keines der genannten Verfahren erfüllt die Anforderung an eine kostengünstige Kontaktierung bei niedrigen Temperaturen, insbesondere nicht für Fine Pitch Aufbauten – eine kompakte Kugelgitteranordnung der Anschlüsse eines Chips –, so dass hier Weiterentwicklungsaktivitäten erforderlich sind.
  • Es ergibt sich die Aufgabe eine Kontaktierung für mikroelektronische Aufbauten zu entwickeln, mit der eine zuverlässige, einfache und kostengünstige Verbindung bei niedrigen Temperaturen, vorzugsweise unterhalb von 45°C, hergestellt wird.
  • Diese Aufgabe wird erfindungsgemäß gelöst durch ein Verfahren mit den Merkmalen des Anspruchs 1 und eine Anordnung mit den Merkmalen des Anspruchs 11. Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung ergeben sich mit den Merkmalen der Unteransprüche.
  • Es wird ein Verfahren zur Herstellung einer Niedertemperaturkontaktierung für mikroelektronische Aufbauten vorgeschlagen, wobei es folgende Schritte umfasst: Aufbringen eines photostrukturierbaren Materials auf eine Anschlusskontakte aufweisende Fläche eines mikroelektronischen Bauelementes, Belichten ausgewählter Bereiche des auf die Anschlusskontakte aufweisende Fläche des Bauelementes aufgebrachten photostrukturierbaren Materials, Herstellen von Strukturen auf den Anschlusskontakten durch Herauslösen der unbelichteten Bereiche des photostrukturierbaren Materials zur partiellen Freilegung der Anschlusskontakte, Einbringen eines leitfähigen Mediums in die auf den Anschlusskontakten hergestellten Strukturen, Positionieren des Bauelementes auf ein Substrat und Herstellen einer Verbindung zwischen Bauelement und Substrat durch mechanischen Druck. Mit diesem Verfahren können insbesondere temperaturempfindliche mikroelektronische Bauelemente wie beispielsweise Biosensoren in einem Temperaturbereich unterhalb von 45°C auf einem konventionellen Substrat zuverlässig elektrisch leitend und mechanisch stabil kontaktiert werden. Erreicht wird dies durch eine Trennung der Funktionalitäten Komponentenfixierung und leitfähige Verbindung. Das in die Strukturen eingebrachte, leitfähige Medium benetzt zwischen den Anschlusskontakten des Bauelementes, den Strukturen und den Anschlusskontakten des Substrates entstandene Hohlräume und es entsteht eine Kontaktierung. Ohne eine Zufuhr von Wärme wird so eine leitfähige und langzeitstabile Verbindung hergestellt. Da keine grundlegend neuen Verfahrensschritte durchzuführen sind, kann das Verfahren kostengünstig realisiert werden.
  • Anstelle des photostrukturierbaren Materials und der anschließenden Belichtung kann zur Herstellung der Strukturen auch ein nicht leitfähiger Klebstoff mittels Schablonen- oder Siebdruck, Dispensen oder Jet-Printing strukturiert auf die Anschlusskontakte aufweisende Fläche des mikroelektronischen Bauelementes aufgebracht werden, wobei als nichtleitfähiger Klebstoff Acrylate, Epoxide oder Polyester verwendet werden.
  • Die Endmetallisierung der Anschlusskontakte des Bauelementes kann aus Au und/oder NiPd und/oder Cu hergestellt werden. Für das erfindungsgemäße Verfahren sind also keine speziellen Endkontaktierungen erforderlich. Dementsprechend können mit konventionellen Anschlusskontakten versehene Bauelemente verwendet werden.
  • Um für eine mechanische Fixierung, durch beispielsweise eine Lösemittelklebung, leicht quellbar zu sein, darf das photostrukturierbare Material nur leicht vernetzen. Diese Anforderung wird beispielsweise mit Polymethylmethacrylat (PMMA) erfüllt, das daher vorzugsweise als photostrukturierbares Material verwendet werden kann.
  • Die selektive Belichtung des photostrukturierbaren Materials kann vorteilhafterweise entweder mit einer Schablone oder durch eine Laserdirektbelichtung ohne die Verwendung einer Schablone durchgeführt werden.
  • Die Strukturen können in einer kreisumrandet rosettenartigen Form hergestellt werden. Damit wird eine vorteilhafte Verteilung des einzubringenden leitfähigen Mediums auf den Anschlusskontakten erreicht.
  • Um eine sichere mechanische Fixierung zu erreichen, können die Strukturen nicht nur auf den Anschlusskontakten des Bauelementes, sondern auch auf Bereichen des Bauelementes ohne Anschlusskontakte hergestellt werden.
  • Als leitfähiges Medium können vorzugsweise leitfähige Tinten mit Kohlenstoffnanoröhren- oder Silberpartikeln oder leitfähige Polymerlösungen wie Polyethylendixythiopen-Polystyrensulfonat eingesetzt werden.
  • Mit einem Mikrodosierverfahren wie Jetten, Dippen oder Drucken kann das leitfähige Medium in die hergestellten Strukturen eingebracht werden.
  • Um die Viskosität bis zur Ausformung der Verbindung einstellen zu können, kann die leitfähige Polymerlösung als Mischung einer Mehrzahl von Lösungen mit unterschiedlichen Dampfdrücken verwendet werden.
  • Das erfindungsgemäße Verfahren ermöglicht eine zuverlässig leitfähige und mechanisch stabile Niedertemperaturkontaktierung für mikroelektronische Aufbauten, die in einem Temperaturbereich von 20°C bis 50°C hergestellt werden kann.
  • Des Weiteren wird eine Anordnung einer Niedertemperaturkontaktierung für mikroelektronische Aufbauten vorgeschlagen, die mindestens ein mikroelektronisches Bauelement mit Anschlusskontakten und ein Substrat mit Anschlusskontakten aufweist, wobei eine Aufteilung von einer mechanischen und einer elektrischen Verbindung der Anschlusskontakte des mikroelektronischen Bauelementes mit den Anschlusskontakten des Substrats hergestellt ist, wobei die mechanische Verbindung durch Lösemittel- oder Schmelzkleber und die elektrische Verbindung durch in die strukturierten Lösemittel- oder Schmelzkleber eingebrachte lösemittelbasierte Metall Polymer Verbunde oder leitfähige Polymere gebildet ist. Mit dieser Anordnung ist eine zuverlässige und langzeitstabile mechanische und elektrische Verbindung zwischen mikroelektronischen Bauelementen und einem Substrat bei niedrigen Temperaturen unterhalb von 45°C ermöglicht.
  • Ein Ausführungsbeispiel der Erfindung wird nachfolgend anhand der 1 bis 6 erklärt.
  • Es zeigen
  • 1 eine Aufsicht und eine Seitenansicht eines mit Anschlusskontakten versehenen, mikroelektronischen Bauelementes,
  • 2 eine Aufsicht und eine Seitenansicht des Bauelementes aus 1 mit einer Beschichtung,
  • 3 eine Aufsicht und eine Seitenansicht des Bauelementes aus 2 mit einer strukturierten Beschichtung, sowie zwei Strukturformen,
  • 4 eine Aufsicht und eine Seitenansicht des Bauelementes aus 3, während ein leitfähiges Medium in die Strukturierungen eingebracht wird,
  • 5 eine Seitenansicht des erfindungsgemäß behandelten Bauelementes aus 4 und eines Substrats,
  • 6 eine Seitenansicht des erfindungsgemäß behandelten Bauelementes aus 5, das mit dem Substrat verbunden ist.
  • 1 zeigt eine Aufsicht und eine Seitenansicht eines mikroelektronischen Bauelementes 1, das mit Anschlusskontakten 2 versehen ist. Die Endmetallisierung der Anschlusskontakte ist aus Gold, NiPd oder Kupfer hergestellt. Dargestellt ist ein mikroelektronisches Bauelement, das typischerweise im Waferverbund vorliegt.
  • 2 zeigt eine Aufsicht und eine Seitenansicht des Bauelementes 1 aus 1 mit einer Beschichtung. Eine Anschlusskontakte aufweisende Fläche 3 des Bauelementes 1 ist mit einem photostrukturierbaren Material 4 beschichtet, das zur mechanischen Fixierung des Bauelementes 1 durch eine Lösemittelklebung geeignet ist. Als photostrukturierbares Material 4 wird in diesem Ausführungsbeispiel Polymethylmethacrylat (PMMA) eingesetzt.
  • 3 zeigt eine Aufsicht und eine Seitenansicht des Bauelementes 1 aus 2 mit einer strukturierten Beschichtung, sowie zwei Strukturformen 6 und 7. Mittels einer Schablone, die eine Strukturform 6 aufweist oder einer Laserdirektbelichtung wird das photostrukturierbare Material 4 auf den Anschlusskontakten 2 wie auch auf Bereichen, die keine Anschlusskontakte 2 aufweisen, für eine Herstellung von Strukturen belichtet.
  • Die Schablone weist eine kreisumrandet rosettenartige Strukturform 5 oder eine alternative, ebenfalls rosettenartige Strukturform 6 auf. Auch die Laserdirektbelichtung ist auf das Belichten derartiger Strukturformen voreingestellt.
  • Optional wird für eine Vereinzelung der im Waferverbund vorliegenden Bauelemente die Beschichtung mit photostrukturierbarem Material 4 an den Randbereichen der Bauelemente im belichteten und unstrukturierten Zustand gesägt, woraufhin die weitere Behandlung der Bauelemente aufgespannt auf einem Sägetape erfolgt.
  • Das auch als Photolack bezeichnete, photostrukturierbare Material 4 wird entwickelt, woraufhin unbelichtete Bereiche herausgelöst sind und die Fläche 3 strukturiert beschichtete Anschlusskontakte 7 und strukturiert beschichtete Bereiche ohne Anschlusskontakt 8 aufweist.
  • Alternativ kann zur Herstellung der Strukturen anstelle des photostrukturierbaren Materials und anschließender Belichtung auch ein nicht leitfähiger Klebstoff mittels Schablonen- oder Siebdruck, Dispensen oder Jet-Printing strukturiert auf die Anschlusskontakte aufweisende Fläche des mikroelektronischen Bauelementes aufgebracht werden, wobei als nichtleitfähiger Klebstoff Acrylate, Epoxide oder Polyester verwendbar sind.
  • 4 zeigt eine Aufsicht und eine Seitenansicht des Bauelementes 1 aus 3, während ein leitfähiges Medium 9 in die Strukturierungen eingebracht wird. Mit einem auch als Jetten bezeichneten, berührungsfreien Mikrodosierverfahren wird das leitfähiges Medium 9 in die strukturiert beschichteten Anschlusskontakte 7 wie auch in die strukturiert beschichteten Bereiche ohne Anschlusskontakt 8 eingebracht.
  • Als Medium sind leitfähige Tinten mit Kohlenstoffnanoröhren- oder Silberpartikeln oder leitfähige Polymerlösungen wie Polyethylendixythiopen-Polystyrensulfonat einsetzbar.
  • Anstelle des Jettens können auch andere Mikrodosierverfahren wie Dippen oder Drucken verwendet werden.
  • Wird eine leitfähige Polymerlösung als Medium eingesetzt, kann diese auch ein Blend von Lösemitteln mit unterschiedlichen Dampfdrücken sein, damit verschiedene Viskositäten einstellbar sind.
  • 5 zeigt eine Seitenansicht des erfindungsgemäß behandelten Bauelementes 1 aus 4 und eines Substrats 11. Das in die strukturiert beschichteten Anschlusskontakte 7 und in die strukturiert beschichteten Bereiche ohne Anschlusskontakte eingebrachte, leitfähige Medium 10 benetzt die Strukturierungen und löst die Oberflächen der aus Polymer bestehenden Strukturen an, auf denen sich eine Lösemittel gequollene Polymerstruktur bildet. Anschließend wird das derart vorbehandelte Bauelement 1 in einem Temperaturbereich von vorzugsweise 20°C bis 50°C auf einem mit Anschlusskontakten 12 versehenen Substrat 11 platziert.
  • 6 zeigt eine Seitenansicht des erfindungsgemäß behandelten Bauelementes 1 aus 5, das mit dem Substrat 1 verbunden ist. Durch einen mechanisch aufgebrachten Druck wird eine Verbindung zwischen den strukturiert beschichteten Anschlusskontakten 7 und dem darin eingebrachten, leitfähigen Medium 10 mit den Anschlusskontakten 12 des Substrates 11 hergestellt. Das in die Strukturen eingebrachte, leitfähige Medium 10 benetzt zwischen den Anschlusskontakten 2 des Bauelementes 1, den Polymerstrukturen und den Anschlusskontakten 12 des Substrates 11 entstandene Hohlräume und es entsteht eine Kontaktierung. Nach Abdampfen des Lösemittels ist ein stabiler Endzustand der erfindungsgemäßen Niedertemperaturkontaktierung erreicht.
  • Bezugszeichenliste
    • 1
    Mikroelektronisches Bauelement
    2
    Anschlusskontakt
    3
    Anschlusskontakte aufweisende Fläche
    4
    Photostrukturierbares Material
    5
    Strukturform
    6
    Alternative Strukturform
    7
    Strukturiert beschichteter Anschlusskontakt
    8
    Strukturiert beschichteter Bereich ohne Anschlusskontakt
    9
    Leitfähiges Medium
    10
    In die Strukturierungen eingebrachtes, leitfähiges Medium
    11
    Substrat
    12
    Anschlusskontakt des Substrats
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • - US 4810672 [0013]

Claims (13)

  1. Verfahren zur Herstellung einer Niedertemperaturkontaktierung für mikroelektronische Aufbauten, dadurch gekennzeichnet, dass es folgende Schritte umfasst: – Aufbringen eines photostrukturierbaren Materials (4) auf eine Anschlusskontakte aufweisende Fläche (3) eines mikroelektronischen Bauelementes (1), – Belichten ausgewählter Bereiche des auf die Anschlusskontakte aufweisende Fläche (3) des Bauelementes (1) aufgebrachten photostrukturierbaren Materials (4), – Herstellen von Strukturen auf den Anschlusskontakten (2) durch Herauslösen der unbelichteten Bereiche des photostrukturierbaren Materials (4) zur partiellen Freilegung der Anschlusskontakte (2), – Einbringen eines leitfähigen Mediums (9) in die auf den Anschlusskontakten (2) hergestellten Strukturen, – Positionieren des Bauelementes (1) auf ein Substrat (11) und – Herstellen einer Verbindung zwischen Bauelement (1) und Substrat (11) durch mechanischen Druck.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass ein nicht leitfähiger Klebstoff mittels Schablonen- oder Siebdruck oder Dispensen oder Jet-Printing strukturiert auf die Anschlusskontakte aufweisende Fläche (3) des mikroelektronischen Bauelementes (1) aufgebracht wird.
  3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass als nichtleitfähiger Klebstoff Acrylate oder Epoxide oder Polyester verwendet werden.
  4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass eine Endmetallisierung der Anschlusskontakte (2) des Bauelementes (1) aus Au und/oder NiPd und/oder Cu hergestellt wird.
  5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass als photostrukturierbares Material (4) Polymethylmethacrylat (PMMA) verwendet wird.
  6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass die selektive Belichtung des photostrukturierbaren Materials (4) mit einer Schablone oder durch eine Laserdirektbelichtung durchgeführt wird.
  7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass die Strukturen in einer kreisumrandet rosettenartigen Form hergestellt werden.
  8. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass die Strukturen auf den Anschlusskontakten (2) des Bauelementes (1) und auf Bereichen des Bauelementes (1) ohne Anschlusskontakt hergestellt werden.
  9. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass als Medium (9) leitfähige Tinten mit Kohlenstoffnanoröhren- und/oder Silberpartikeln und/oder leitfähige Polymerlösungen wie Polyethylendixythiopen-Polystyrensulfonat eingesetzt werden.
  10. Verfahren nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass das leitfähige Medium (9) mit einem Mikrodosierverfahren wie Jetten und/oder Dippen und/oder Drucken in die hergestellten Strukturen eingebracht wird.
  11. Verfahren nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, dass die leitfähige Polymerlösung als Mischung einer Mehrzahl von Lösungen mit unterschiedlichen Eigenschaften verwendet wird.
  12. Verfahren nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, dass die Niedertemperaturkontaktierung für mikroelektronische Aufbauten in einem Temperaturbereich von 20°C bis 50°C hergestellt wird.
  13. Anordnung einer Niedertemperaturkontaktierung für mikroelektronische Aufbauten, die mindestens ein mikroelektronisches Bauelement (1) mit Anschlusskontakten (2) und ein Substrat (11) mit Anschlusskontakten (12) aufweist, dadurch gekennzeichnet, dass eine Aufteilung von einer mechanischen und einer elektrischen Verbindung der Anschlusskontakte (2) des mikroelektronischen Bauelementes (1) mit den Anschlusskontakten (12) des Substrats (11) hergestellt ist, wobei die mechanische Verbindung durch Lösemittel- oder Schmelzkleber und die elektrische Verbindung durch in die strukturierten Lösemittel- oder Schmelzkleber eingebrachte lösemittelbasierte Metall Polymer Verbunde oder leitfähige Polymere gebildet ist.
DE102009017692.6A 2009-04-09 2009-04-09 Verfahren zur Herstellung einer Niedertemperaturkontaktierung für mikroelektronische Aufbauten Expired - Fee Related DE102009017692B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102009017692.6A DE102009017692B4 (de) 2009-04-09 2009-04-09 Verfahren zur Herstellung einer Niedertemperaturkontaktierung für mikroelektronische Aufbauten

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102009017692.6A DE102009017692B4 (de) 2009-04-09 2009-04-09 Verfahren zur Herstellung einer Niedertemperaturkontaktierung für mikroelektronische Aufbauten

Publications (2)

Publication Number Publication Date
DE102009017692A1 true DE102009017692A1 (de) 2011-01-13
DE102009017692B4 DE102009017692B4 (de) 2020-08-27

Family

ID=43307619

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102009017692.6A Expired - Fee Related DE102009017692B4 (de) 2009-04-09 2009-04-09 Verfahren zur Herstellung einer Niedertemperaturkontaktierung für mikroelektronische Aufbauten

Country Status (1)

Country Link
DE (1) DE102009017692B4 (de)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4810672A (en) 1986-04-22 1989-03-07 Siemens Aktiengesellschaft Method of securing electronic components to a substrate
DE10122942A1 (de) * 2000-11-08 2002-05-29 Mitsubishi Electric Corp Elektrodenformungsverfahren und dafür benutzte Basis zur Formung von Bump-Elektroden
DE102004041514A1 (de) * 2003-09-23 2005-05-04 Samsung Electronics Co Ltd Verstärkte Lothügelstruktur, Herstellungsverfahren und Halbleiterbauelement
US20060160270A1 (en) * 2003-07-18 2006-07-20 Commissariat L'energie Method for producing an anisotropic conductive film on a substrate
US7453154B2 (en) * 2006-03-29 2008-11-18 Delphi Technologies, Inc. Carbon nanotube via interconnect
US7563703B2 (en) * 2004-02-25 2009-07-21 Commissariat A L'energie Atomique Microelectronic interconnect device comprising localised conductive pins

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4810672A (en) 1986-04-22 1989-03-07 Siemens Aktiengesellschaft Method of securing electronic components to a substrate
DE10122942A1 (de) * 2000-11-08 2002-05-29 Mitsubishi Electric Corp Elektrodenformungsverfahren und dafür benutzte Basis zur Formung von Bump-Elektroden
US20060160270A1 (en) * 2003-07-18 2006-07-20 Commissariat L'energie Method for producing an anisotropic conductive film on a substrate
DE102004041514A1 (de) * 2003-09-23 2005-05-04 Samsung Electronics Co Ltd Verstärkte Lothügelstruktur, Herstellungsverfahren und Halbleiterbauelement
US7563703B2 (en) * 2004-02-25 2009-07-21 Commissariat A L'energie Atomique Microelectronic interconnect device comprising localised conductive pins
US7453154B2 (en) * 2006-03-29 2008-11-18 Delphi Technologies, Inc. Carbon nanotube via interconnect

Also Published As

Publication number Publication date
DE102009017692B4 (de) 2020-08-27

Similar Documents

Publication Publication Date Title
DE102010021764B4 (de) Verfahren zur Niedertemperatur Drucksinterverbindung zweier Verbindungspartner
DE10009678C1 (de) Wärmeleitende Klebstoffverbindung und Verfahren zum Herstellen einer wärmeleitenden Klebstoffverbindung
DE102015107724B4 (de) Verfahren zum Herstellen einer Substratanordnung, Substratanordnung, Verfahren zum Verbinden eines Elektronikbauteils mit einer Substratanordnung und Elektronikbauteil
DE3824008A1 (de) Elektronische schaltung sowie verfahren zu deren herstellung
DE102006037532A1 (de) Verfahren zur Erzeugung einer elektrischen Funktionsschicht auf einer Oberfläche eines Substrats
DE102012207652A1 (de) Zweistufiges Verfahren zum Fügen eines Halbleiters auf ein Substrat mit Verbindungsmaterial auf Silberbasis
DE102009018541A1 (de) Kontaktierungsmittel und Verfahren zur Kontaktierung elektrischer Bauteile
DE112013001555B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE19522338A1 (de) Verfahren zur Herstellung einer Durchkontaktierung sowie Chipträger und Chipträgeranordnung mit einer Durchkontaktierung
WO2014086519A1 (de) Verfahren zum verbinden von wenigstens zwei komponenten unter verwendung eines sinterprozesses
DE102013200868B4 (de) Verfahren zur Herstellung einer stoffschlüssigen Verbindung und einer elektrischen Verbindung
DE10004647C1 (de) Verfahren zum Herstellen eines Halbleiterbauelementes mit einem Multichipmodul und einem Silizium-Trägersubstrat
DE10303588B3 (de) Verfahren zur vertikalen Montage von Halbleiterbauelementen
DE102007047162A1 (de) Verfahren zum Herstellen einer Mikrostruktur oder Nanostruktur und mit Mikrostruktur oder Nanostruktur versehenes Substrat
DE102009017692B4 (de) Verfahren zur Herstellung einer Niedertemperaturkontaktierung für mikroelektronische Aufbauten
DE102013113917B4 (de) Verfahren zum Fertigen eines Schichtstapels, elektronisches Bauelement und Schichtstapel
DE102013102637B4 (de) Metall-Keramik-Substrat sowie Verfahren zum Herstellen eines derartigen Metall-Keramik-Substrates und Anordnung von derartigen Metall-Keramik-Substraten
DE10341186A1 (de) Verfahren und Vorrichtung zum Kontaktieren von Halbleiterchips
DE102007010882B4 (de) Verfahren zur Herstellung einer Lötverbindung zwischen einem Halbleiterchip und einem Substrat
DE19535282A1 (de) Verfahren zum Kontaktieren eines elektronischen Bauelements mit Aluminium-Anschlußflächen auf einem Substrat und damit hergestellte elektronische Schaltung
DE10255520B4 (de) Verfahren zur elektrischen Kontaktierung mittels gefüllter Flüssigkeiten und elektronische Bauteile mit derartiger Kontaktierung
DE102018221148A1 (de) Verfahren zum Herstellen eines Substratadapters und Substratadapter zum Verbinden mit einem Elektronikbauteil
DE10120928C1 (de) Verfahren zum Erstellen einer Kontaktverbindung zwischen einem Halbleiterchip und einem Substrat, insbesondere zwischen einem Speichermodulchip und einem Speichermodulboard
DE102016225246B4 (de) Verfahren zur Herstellung einer elektronischen Komponente und elektronische Komponente
DE102009017306B4 (de) Vorrichtung zum selektiven Übertragen einer mikrostrukturierten Komponente

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee