DE10006551A1 - Vorrichtung und Verfahren zur Erfassung eines Verzögerungsfehlers in einer PLL-Schaltung - Google Patents
Vorrichtung und Verfahren zur Erfassung eines Verzögerungsfehlers in einer PLL-SchaltungInfo
- Publication number
- DE10006551A1 DE10006551A1 DE10006551A DE10006551A DE10006551A1 DE 10006551 A1 DE10006551 A1 DE 10006551A1 DE 10006551 A DE10006551 A DE 10006551A DE 10006551 A DE10006551 A DE 10006551A DE 10006551 A1 DE10006551 A1 DE 10006551A1
- Authority
- DE
- Germany
- Prior art keywords
- pll circuit
- delay
- signal
- period
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000010355 oscillation Effects 0.000 title claims abstract description 21
- 238000001514 detection method Methods 0.000 title description 13
- 238000000034 method Methods 0.000 claims description 76
- 230000007704 transition Effects 0.000 claims description 27
- 230000008859 change Effects 0.000 claims description 10
- 230000001131 transforming effect Effects 0.000 claims description 9
- 230000009466 transformation Effects 0.000 claims description 8
- 238000012360 testing method Methods 0.000 description 52
- 238000010586 diagram Methods 0.000 description 37
- 238000005259 measurement Methods 0.000 description 12
- 238000001228 spectrum Methods 0.000 description 10
- 238000004088 simulation Methods 0.000 description 9
- 230000001360 synchronised effect Effects 0.000 description 8
- 230000001052 transient effect Effects 0.000 description 8
- 230000000630 rising effect Effects 0.000 description 6
- 235000013599 spices Nutrition 0.000 description 6
- 238000004458 analytical method Methods 0.000 description 5
- 230000003111 delayed effect Effects 0.000 description 5
- 238000010998 test method Methods 0.000 description 5
- 238000013461 design Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 230000018109 developmental process Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000002474 experimental method Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 230000003068 static effect Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000001934 delay Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000012886 linear function Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 235000010678 Paulownia tomentosa Nutrition 0.000 description 1
- 240000002834 Paulownia tomentosa Species 0.000 description 1
- 206010070834 Sensitisation Diseases 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 210000004556 brain Anatomy 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000004069 differentiation Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 210000003608 fece Anatomy 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000008313 sensitization Effects 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
- 238000000844 transformation Methods 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/30—Marginal testing, e.g. by varying supply voltage
- G01R31/3016—Delay or race condition test, e.g. race hazard test
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
- G01R31/2836—Fault-finding or characterising
- G01R31/2839—Fault-finding or characterising using signal generators, power supplies or circuit analysers
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R25/00—Arrangements for measuring phase angle between a voltage and a current or between voltages or currents
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
Beschrieben werden ein Verfahren und eine Vorrichtung zur Erfassung eines Verzögerungsfehlers in einer PLL-Schaltung. Ein Frequenzimpuls wird an die zu testende PLL-Schaltung als Referenztakt angelegt, und eine Wellenform eines von der PLL-Schaltung ausgegebenen Signals wird zum Schätzen von dessen Momentanphase zu einem Analytiksignal transformiert. Eine lineare Phase wird aufgrund der geschätzten Momentanphase geschätzt, und die geschätzte lineare Phase wird von der geschätzten Momentanphase entfernt, um einen Schwankungsterm der Momentanphase zu erhalten. Ein Verzögerungsfehler wird durch Vergleich einer Zeitdauer, während derer die PLL-Schaltung in einem Zustand des Schwingens mit einer bestimmten Frequenz bleibt, mit der Zeitdauer, während derer eine fehlerfreie PLL-Schaltung in einem Zustand des Schwingens mit einer bestimmten Frequenz bleibt, erfaßt.
Description
Die vorliegende Erfindung bezieht sich auf eine Vorrichtung und ein Verfahren zur Erfassung eines
Verzögerungsfehlers in einer phasensynchronisierten Schleife, einer sogenannten PLL-Schaltung,
und insbesondere auf eine Vorrichtung und ein Verfahren, die zur Erfassung eines Verzögerungs
fehlers in einer PLL-Schaltung geeignet sind, die auf einem hochintegrierten Chip, einem soge
nannten VLSI-Chip gebildet ist.
Ein Synchronsystem führt kooperative Operationen dadurch aus, daß die Zeitsteuerung einer
Taktflanke gemeinsam genutzt wird. Je genauer die Zeitsteuerung der gemeinsam genutzten
Flanke gesteuert wird, mit umso höherer Frequenz kann das synchrone System arbeiten. Fig. 2(a)
zeigt ein Beispiel eines Synchronsystems. Bei diesem System sind mehrere (bei diesem Beispiel
zwei) VLSI-Chips 11 und 12 auf einer einzigen Platine (nicht gezeigt) angeordnet. Ein Referenz
takt ϕ wird von einem sehr präzisen Oszillator 13 (beispielsweise einem quarzgesteuerten
Taktgenerator) auf der Platine an jeden der beiden VLSI-Chips 11 und 12 geliefert. In PLL-
Schaltungen 14 und 15 auf diesen VLSI-Chips werden gemäß Darstellung in Fig. 2(b) Takte ϕ11,
ϕ12, ϕ21 und ϕ22 mittels Taktgeneratoren erzeugt, die sich auf dem jeweiligen Chip befinden und
die mittels des von außen zugeführten Referenztakts ϕ synchronisiert werden. Diese Takte
werden an Untersysteme 16 bzw. 17 verteilt (vgl. hierzu die Druckschrift d1 in der Liste am Ende
dieser Beschreibung).
Wie zuvor beschrieben, können durch Synchronisation der Flanke eines internen Takts bezüglich
der Flanke eines Referenztakts Daten zwischen verschiedenen Chips problemlos gesendet und
empfangen werden. Durch Ausrichtung der Frequenz und der Phase einer Schwingungswellen
form eines spannungsgesteuerten Oszillators (nachfolgend als VCO bezeichnet) bezüglich der
Frequenz und der Phase des externen Referenztakts ϕ spielen die PLL-Schaltungen 14 und 15
eine Rolle bei der Minimierung einer Taktsignalverzögerung oder Taktdifferenz, einem sogenann
ten Skew, wodurch sie eine hohe Betriebsgeschwindigkeit des Systems sicherstellen.
Es ist bekannt, daß bei einem Mikrocomputer der worst-case Momentanwert (ein Spitze-Spitze-
Jitter oder ähnliches) des Taktsignals die Betriebsfrequenz des Mikrocomputers bestimmt.
Demzufolge ist es bei dem Mikrocomputer notwendig, mit Sicherheit durch Tests solch einen
Verzögerungsfehler festzustellen, der sich in einem transienten Taktskew manifestiert.
Als nächstes wird der Einfluß von Verzögerungsfehlern in PLL-Schaltungen auf ein System
erörtert. Fig. 3 zeigt ein Beispiel der PLL-Schaltung. Diese PLL-Schaltung umfaßt einen Phasen-
Frequenzdetektor 21, eine Ladungspumpschaltung 22, ein Schleifenfilter 23, einen VCO 24 und
eine Taktdecodier- und Pufferschaltung 25. Es sei nun angenommen, daß ein Verzögerungsfehler
DF1 beim Referenztakteingang des Phasen-Frequenzdetektors 21 vorliegt. Wie in Fig. 4 gezeigt,
wird ein Referenztakt ϕREF (durch ausgezogene Linie dargestellt), der an den Referenztakteingang
des Phasen-Frequenz-Detektors 21 der PLL-Schaltung angelegt wird, zu einem verzögerten Takt ϕ
(gestrichelt dargestellt), der um eine konstante Zeitspanne verzögert ist, und zwar aufgrund des
Verzögerungsfehlers DF1 am Referenztakteingang. Der verzögerte Takt ϕ wird der nachfolgenden
Ladungspumpschaltung 22 zugeführt. In der PLL-Schaltung wird die Flanke eines internen Takts
ϕ1 (mit ausgezogener Linie dargestellt) bezüglich der Flanke des gestrichelt gezeichneten Takts ϕ
synchronisiert, welcher um die konstante Zeitspanne verzögert ist. Als Folge davon tritt eine
Taktsignalverzögerung, d. h. ein Taktskew, infolge des Verzögerungsfehlers DF1 auf. Diese
Taktsignalverzögerung, die eine am Referenztakteingang erzeugte Abweichung ist, wird in der
PLL-Schaltung nicht kompensiert und bleibt auf einem konstanten Wert. Als Folge ergibt sich,
daß eine große stationäre Abweichung bleibt.
Da dieser Verzögerungsfehler DF1 kein Fehler eines internen Blocks (einer internen Komponente)
der PLL-Schaltung, gelangt die PLL-Schaltung in einen Synchronzustand. Demzufolge ist es
schwierig, einen Verzögerungsfehler am Referenztakteingang durch Testen der internen Blöcke
der PLL-Schaltung festzustellen. Ein Verzögerungsfehler dieser Art kann indes leicht dadurch
festgestellt werden, daß der externe Referenztakt ϕREF mit dem internen Takt ϕ1 verglichen wird.
Als nächstes wird unter Bezugnahme auf Fig. 5 angenommen, daß ein Verzögerungsfehler DF2
beim Aufwärts-Signaleingang der Ladungspumpschaltung 22 vorliegt. Infolge dieses Verzöge
rungsfehlers DF2 wird der Zeitpunkt in der Ladungspumpschaltung 22 zur Umsetzung eines
Aufwärts-Signals, das von dem Phasen-Frequenzdetektor 21 ausgegeben wird, in ein analoges
Signal zur Ausgabe des umgesetzten analogen Signals verzögert. Darüber hinaus führt die
Verzögerung des analogen Signals zu einer Zeitsteuerungsverzögerung der Schwingung des VCO
24. Im nächsten Schritt vergleicht der Phasen-Frequenzdetektor 21 die Flanke des Referenztakts
ϕREF mit der Flanke des internen Takts ϕ1 und steuert die Zeitlage der Schwingungsfrequenz des
VCO 24 unter Verwendung des Phasenfehlersignals, dessen Höhe proportional dem Zeitintervall
zwischen den Anstiegsflanken dieser beiden Taktsignale ist. Diese geschlossene Regelung setzt
sich fort, bis die Anstiegsflanken beider Taktsignale aufeinander ausgerichtet sind. Daher
erscheint dieser Verzögerungsfehler DF2 gleichzeitig mit einem Zustandsübergang und wird durch
die Regelung kompensiert. Die Verzögerungszeit wird unmittelbar nach dem Zustandsübergang
maximiert. Daher wird, wie in Fig. 6 gezeigt, eine Taktsignalverzögerung ebenfalls unmittelbar
nach dem Zustandsübergang maximiert, während sie nach mehreren aufeinanderfolgenden Zyklen
auf Null vermindert wird, da die PLL-Schaltung ein geschlossenes Regelsystem ist. Somit tritt
eine transiente Signalverzögerung auf. Da der Zeitpunkt, um den herum eine Signalverzögerung
auftritt, begrenzt ist, kann die transiente Signalverzögerung durch Tests schwer festgestellt
werden.
Wenn, wie oben beschrieben, ein Verzögerungsfehler DF1 am Referenztakteingang des Phasen-
Frequenzdetektors 21 vorhanden ist, tritt eine Taktsignalverzögerung mit konstanter Zeitdauer
auf. Diese Taktsignalverzögerung wird von der PLL-Schaltung nicht kompensiert. Wenn anderer
seits ein Verzögerungsfehler DF2 am Aufwärts-Signaleingang der Ladungspumpschaltung 22
vorhanden ist, tritt gemäß Darstellung in Fig. 7 zusammen mit einem Zustandsübergang eine
große transiente Taktsignalverzögerung auf. Diese transiente Taktsignalverzögerung, die von dem
Verzögerungsfehler DF2 herrührt, wird von der PLL-Schaltung kompensiert und nähert sich Null
an. Es ist darauf hinzuweisen, daß alle Verzögerungsfehler in den übrigen Blöcken der PLL-
Schaltung (am Eingang des Schleifenfilters 23 und am Eingang des VCO 24) auf den Verzöge
rungsfehler am Eingang der Ladungspumpschaltung 22 abgebildet werden können.
Ein sogenannter Klemmfehlertest (stuck-at fault Test, vgl. beispielsweise Druckschrift d2 in der
anhängenden Liste) ist herkömmlicherweise am weitesten verbreitet bei Verifikationstests und
Herstellungstests von VLSI-Chips. Dieser Klemmfehlertest soll zunächst kurz erläutert werden.
Ein Fehlermodell, ist ein Modell, bei dem ein physikalischer Fehler abstrahiert wird. Wenn das
Fehlermodell benutzt wird, kann das Verhalten einer Schaltung bei Auftreten von Fehlern unter
Verwendung eines Computers leicht simuliert werden. Beispielsweise kann ein Zustand, bei dem
der Ausgang eines CMOS-Inverters ständig den logischen Wert "1" aufweist unter Verwendung
eines Modells erklärt werden, bei dem ein "1-Klemmfehler" am Ausgang des Inverters vorhanden
ist. Als Grund für einen Fehler dieser Art kommt ein Kurzschlußdefekt zwischen dem Ausgang
des Inverters und der Speisespannungsleitung VDD oder ein physikalischer "Offen"-Defekt in
Betracht, etwa die Drainbruch bei einem n MOS (n-Kanal MOS).
Beim Testen wird ein Testmuster an primäre Eingänge einer getesteten Schaltung angelegt, und
ein Antwortmuster der Schaltung, das an primären Ausgängen der getesteten Schaltung auftritt,
wird beobachtet. Durch Vergleich des Antwortmusters mit einem Erwartungswertmuster bei
fehlerfreiem Betrieb wird geprüft, ob die Schaltung fehlerhaft oder fehlerfrei ist. Fig. 8 zeigt eine
Verknüpfungsschaltung eines NAND-Gatters ND1 ohne Klemmfehler und eines NAND-Gatters
ND2 mit einem 0-Klemmfehler. Die Ausgangssignale beider NAND-Gatter ND1 und ND2 werden
über ein Oder-Gatter OR1 als ein primäres Ausgangssignal abgenommen.
Ein Testmuster, das den 0-Klemmfehler der Verknüpfungsschaltung von Fig. 8 feststellen kann,
ist "110". Wie in Fig. 8 gezeigt, wird dieses Testmuster "110" an die primären Eingänge der
Verknüpfungsschaltung angelegt. Wenn das Testmuster "110" an die primären Eingänge der
Verknüpfungsschaltung angelegt wird, wird das primäre Ausgangssignal der Verknüpfungsschal
tung "1", wenn die Verknüpfungsschaltung fehlerfrei ist. Wenn die Verknüpfungsschaltung
jedoch fehlerhaft ist, wird ihr primäres Ausgangssignal "0". Somit läßt sich durch Anlegen des
Testmusters "110" an die Verknüpfungsschaltung feststellen, ob in der getesteten Verknüp
fungsschaltung ein Fehler vorhanden ist oder nicht. Wenn der Wert des Testmusters aufmerksam
beobachtet wird, zeigt sich, daß dieses Testmuster so erzeugt wird, daß es am Ort des 0-
Klemmfehlers einen komplementären logischen Wert "1" annimmt.
Die rasche Entwicklung von Verarbeitungstechnologie treibt integrierte Schaltungen (ICs) weit in
den Submicronbereich, so daß Drahtverzögerungen (jeweils von einem Signaldraht hervorgerufen,
wenn sich ein Signal entlang dem Draht ausbreitet) signifikanter sind als Gatterverzögerungen
(jeweils durch ein Gatterelement verursacht, wenn ein Signal ein Gatterelement durchläuft). Als
Ergebnis davon hat man damit begonnen, einen Verzögerungsfehlertest beim Testen von
Mikroprozessoren einzusetzen (verwiesen sei beispielsweise auf die Druckschrift d3). Als
nächstes soll ein herkömmliches Verzögerungsfehlertestverfahren kurz erläutert werden (wozu
beispielsweise auf die Druckschrift d4 verwiesen wird).
Zwei Fehlermodelle sind für Verzögerungsfehler vorgeschlagen worden, von denen eines ein
Gatterverzögerungsfehler und das andere ein Wegverzögerungsfehler ist. Man sagt von einer
Schaltung, daß sie einen Gatterverzögerungsfehler besitzt, wenn die Durchlaufzeit eines Signals
durch ein Gatter in der Schaltung den spezifizierten schlimmsten Laufzeitverzögerungswert
übersteigt. In ähnlicher Weise sagt man, daß eine Schaltung einen Wegverzögerungsfehler
aufweist, wenn die Laufzeit eines Signals längs einem Signalweg in der Schaltung den spezifizier
ten schlimmsten Laufzeitverzögerungswert übersteigt.
Der Verzögerungsfehlertest erfordert Doppelmustertests. Fig. 9 zeigt ein Beispiel des Verzöge
rungsfehlertests. Die dargestellte getestete Schaltung ist eine Verknüpfungsschaltung umfassend
ein erstes, ein zweites und ein drittes NAND-Gatter ND1, ND2 und ND3, die derart verschaltet
sind, daß die Ausgangssignale des ersten NAND-Gatters ND1 und des zweiten NAND-Gatters
ND2 in das dritte NAND-Gatter ND3 eingespeist werden. Zunächst wird ein Initialisierungsmuster
unter Verwendung eines langsamen Takts an primäre Eingänge der getesteten Schaltung
angelegt. Dieses Initialisierungsmuster V1 ist bei diesem Beispiel "1111". Der Grund für die
Verwendung eines langsamen Takts ist, daß ein Verzögerungsfehler den Zustandsübergang nicht
beeinflußt, wenn seine Zykluszeit lang genug ist, damit alle Übergänge in der Schaltung abklingen
können. Nachdem die getestete Schaltung einen Anfangszustand angenommen hat, wird ein
Testmuster V2 an die primären Eingänge der Schaltung angelegt, wobei ein schneller Takt
verwendet wird. Dieses Testmuster V2 ist bei diesem Beispiel "0101". Wie aus Fig. 9 ersichtlich,
werden die obere der beiden Eingangsleitungen des ersten NAND-Gatters ND1 (die Eingangslei
tung, an die "0" des Testmusters V2 angelegt wird), die obere der beiden Eingangsleitungen des
zweiten NAND-Gatters ND2 (die Eingangsleitung an die "0" des Testmusters V2 angelegt wird)
und die Signalleitungen von den Ausgängen des ersten und des zweiten NAND-Gatters ND1 und
ND2 zu den Eingängen des dritten NAND-Gatters ND3 aktiviert. Impulse entsprechend dem
Testmuster V2 laufen durch diese Eingangsleitungen und Signalleitungen. Als Folge davon
erscheint jeder Impuls am primären Ausgang der getesteten Schaltung (dem Ausgang des dritten
NAND-Gatters ND3) entsprechend der Durchlaufverzögerungszeit. Der ausgegebene endgültige
Wert wird in einem Ausgangs-Latch-Glied aufgefangen, das mit dem schnellen Takt getaktet
wird. Der aufgefangene Wert dient zur Feststellung, ob in der getesteten Schaltung ein Verzöge
rungsfehler vorhanden ist oder nicht. Gewöhnlich wird ein Systemtakt als der schnelle Takt
verwendet. Fig. 10 zeigt ein Konzept des oben beschriebenen Verzögerungsfehlertests. Eingangs-
Latch-Glieder 31 und Ausgangs-Latch-Glieder 32 sind mit der Eingangsstufe bzw. der Ausgangs
stufe der getesteten Schaltung (Verknüpfungsschaltung) 30 verbunden.
Es ist sehr schwierig, Testmuster für einen Verzögerungsfehlertest zu erzeugen. Der Grund
besteht darin, daß zur Erfassung des Zielverzögerungsfehlers unabhängig von der Verzögerungs
zeit und allen anderen in der Schaltung vorhandenen Verzögerungsfehlern die folgende Bedingung
erfüllt sein muß. D. h., sowohl "der EIN-Wegeingangsimpuls, der die aktivierte getestete Leitung
durchläuft" als auch "die AUS-Wegsensitivierungs-Eingangsimpulse, die durch die Seitenein
gangsleitungen laufen, die mit der getesteten Leitung verbunden sind" müssen glitchfrei sein
(verwiesen sei beispielsweise auf die Druckschrift d5). Aus diesem Grund erzeugt das herkömmli
che Verzögerungsfehlertestverfahren Testmuster für lediglich eine geringe Anzahl von Signallei
tungen und kann daher lediglich eine begrenzte Anzahl von in der Schaltung vorhandenen
Verzögerungsfehlern feststellen.
Mit zunehmender Größe und Komplexität von VLSI-Schaltungen wird es immer schwieriger, alle
Taktflanken innerhalb eines Chips auf die Referenztaktflanke auszurichten und das Taktsignal mit
minimaler Verzögerungszeit zu verteilen. Aus diesem Grund ist beispielsweise ein H-Baum-
Konfiguration genannter Algorithmus in das Layout-Design eines Taktverteilungsnetzwerks
(Verdrahtung zur Verteilung des Taktsignals) eingeführt worden. Eine H-Baum genannte Kurve ist
eine in Fig. 11 gezeigte Hilbert-Kurve (siehe beispielsweise die Druckschrift d6). Da in dem H-
Baum alle mit jeweiligen Blattknoten verbundenen Zellen gleich weit vom Takttreiber beabstandet
sind, ist die Taktdifferenz (der Taktskew) theoretisch null. Darüber hinaus ist die Hilbert-Kurve
selbst-ähnlich und in der Lage eine Hirnstruktur aufzubauen (dreidimensionales Verdrahtungs
layout) (siehe beispielsweise Druckschrift d7). Zusätzlich kann die Hilbert-Kurve einfach unter
Verwendung eines rekursiven Algorithmus erzeugt werden. Die Anwendung der Hilbert-Kurve auf
das dreidimensionale Taktverteilungsnetzwerk oder ähnliches ist ein interessantes Studiengebiet.
Mit zunehmender Geschwindigkeit oder Taktrate von VLSI-Schaltungen, sind Geschwindigkeits
tests von Taktverteilungsnetzwerken wichtiger geworden. Das herkömmliche Verzögerungsfehler
testverfahren eignet sich jedoch nicht für einen effizienten Test des Taktverteilungsnetzwerks.
Es ist aus folgenden Gründen schwierig einen Verzögerungsfehler in einer PLL-Schaltung 40
gemäß Darstellung in Fig. 12 unter Verwendung des vorerwähnten herkömmlichen Verzögerungs
fehlertestverfahrens zu testen: (i) Zunächst wird, wenn Latch-Glieder in die PLL-Schaltung 40
eingesetzt werden, eine zusätzliche Signalverzögerung in den internen Takt der PLL-Schaltung 40
eingeführt. Die Folge ist ein unvermeidbarer Leistungsverlust, der die Zielbetriebsgeschwindigkeit
absenkt. (ii) Als nächstes ist ein Takt höherer Geschwindigkeit nötig, um einen internen Takt der
PLL-Schaltung zwischenzuspeichern. D. h., es ergibt sich ein Widerspruch.
Es ist eine Aufgabe der vorliegenden Erfindung, eine Vorrichtung und ein Verfahren zur Erfassung
eines Verzögerungsfehlers in einer PLL-Schaltung zu schaffen, die die Neigung einer Momentan
phase eines Analytiksignals ausnutzen.
Diese Aufgabe wird durch ein Verfahren nach den Patentansprüchen 1 und 4 sowie durch eine
Vorrichtung nach den Patentansprüchen 6 und 10 gelöst. Vorteilhafte Weiterbildungen der
Erfindung sind Gegenstand der Unteransprüche.
Die mit der Erfindung erzielten Wirkungen sowie Konstruktionen und Konfigurationen der
Erfindung werden aus der folgenden Beschreibung bevorzugter Ausführungsbeispiele unter
Bezugnahme auf die beiliegenden Zeichnungen leichter verständlich. Es zeigen:
Fig. 1 ein Blockdiagramm eines ersten Ausführungsbeispiels der Verzögerungsfehler-Detek
torvorrichtung gemäß der vorliegenden Erfindung,
Fig. 2(a) ein Blockdiagramm eines Beispiels eines Synchronsystems zur Minimierung einer
Taktsignalverzögerung unter Verwendung einer PLL-Schaltung,
Fig. 2(b) Wellenformen von Taktimpulsen zur Erläuterung der Betriebsweise des in Fig. 2(a)
gezeigten Systems,
Fig. 3 ein Blockdiagramm einer PLL-Schaltung mit einem Verzögerungsfehler in einem Phasen-
Frequenzdetektor,
Fig. 4 Wellenformen von Taktimpulsen zur Erläuterung der Betriebsweise der PLL-Schaltung
von Fig. 3,
Fig. 5 ein Blockdiagramm einer PLL-Schaltung mit einem Verzögerungsfehler in einer
Ladungspumpschaltung,
Fig. 6 Wellenformen von Taktimpulsen zur Erläuterung der Betriebsweise der PLL-Schaltung
von Fig. 5,
Fig. 7 ein Zustandsdiagramm des Phasen-Frequenzdetektors in einer PLL-Schaltung,
Fig. 8 ein Schaltbild eines Beispiels einer Verknüpfungsschaltung mit einem Klemmfehler,
Fig. 9 ein Schaltbild eines Beispiels der Verknüpfungsschaltung mit einem Verzögerungsfeh
ler,
Fig. 10 ein Konzept zur Erläuterung eines Beispiels eines herkömmlichen Verzögerungsfehler-
Testverfahrens,
Fig. 11 ein Beispiel einer Hilbert-Kurve,
Fig. 12 ein Blockdiagramm eines Konzepts des herkömmlichen Verzögerungsfehler-Testverfah
rens angewendet auf eine PLL-Schaltung,
Fig. 13 Diagramme eines analogen Frequenz-Abwärts-Signals, angelegt an einen VCO einer
PLL-Schaltung, und eine entsprechende Änderung einer Phasenrauschwellenform Δϕ(t),
Fig. 14 Diagramme, eines analogen Frequenz-Aufwärts-Signals, angelegt an einen VCO einer
PLL-Schaltung, und eine entsprechende Änderung einer Phasenrauschwellenform Δϕ(t),
Fig. 15 Wellenformen zur Erläuterung eines Verzögerungsfehler-Detektorverfahrens durch
Vergleich einer Phasenschwankungswellenform Δϕ(t) einer getesteten PLL-Schaltung
mit einer Phasenschwankungswellenform Δϕ(t) einer fehlerfreien PLL-Schaltung,
Fig. 16 Wellenformdiagramme, die ein Beispiel des Frequenzimpulssignals bzw. eines Fre
quenzimpulses darstellen, die eine PLL-Schaltung veranlassen, einen Zustandsübergang
auszuführen,
Fig. 17 charakteristische Parameter eines MOSFETs,
Fig. 18 ein Blockdiagramm einer PLL-Schaltung in 0,6-µm 5-V CMOS-Technik,
Fig. 19 eine Eingangswellenform zu einem VCO der PLL-Schaltung in Fig. 18,
Fig. 20 ein Wellenformdiagramm, das einen internen Takt der in Fig. 18 gezeigten PLL-
Schaltung wiedergibt,
Fig. 21(a) ein Wellenformdiagramm, das ein Meßergebnis zeigt, welches durch Messen einer
Momentanperiode der Schwingungswellenform des VCO der in Fig. 18 gezeigten PLL-
Schaltung unter Verwendung der Nulldurchgangsmethode gemäß der vorliegenden
Erfindung erhalten wurde,
Fig. 21(b) ein Diagramm, das eine Phasenschwankungswellenform Δϕ(t) zeigt, die mit dem
Verfahren gemäß der vorliegenden Erfindung geschätzt wurde,
Fig. 22 ein Blockdiagramm eines Beispiels der PLL-Schaltung mit einem Verzögerungsfehler,
die mit dem Verfahren der vorliegenden Erfindung nicht getestet werden kann,
Fig. 23(a) eine Eingangswellenform zu einem VCO der in Fig. 22 gezeigten PLL-Schaltung,
Fig. 23(b) ein Wellenformdiagramm eines internen Takts der in Fig. 22 gezeigten PLL-Schaltung,
Fig. 24(a) ein Wellenformdiagramm, das ein Meßergebnis zeigt, das durch Messen einer Momen
tanperiode der Schwingungswellenform des VCO der in Fig. 22 gezeigten PLL-Schal
tung unter Verwendung der Nulldurchgangsmethode gemäß der vorliegenden Erfindung
erhalten wurde,
Fig. 24(b) ein Diagramm, das eine Phasenschwankungswellenform Δϕ(t) zeigt, die mit dem
Verfahren gemäß der vorliegenden Erfindung geschätzt wurde,
Fig. 25 ein Blockdiagramm eines Beispiels der PLL-Schaltung mit einem Verzögerungsfehler,
die mit dem Verfahren gemäß der vorliegenden Erfindung getestet werden kann,
Fig. 26(a) eine Eingangswellenform zu dem VCO der PLL-Schaltung, die in Fig. 25 gezeigt ist,
Fig. 26(b) ein Wellenformdiagramm, das einen internen Takt der in Fig. 25 gezeigten PLL-
Schaltung darstellt,
Fig. 27(a) ein Wellenformdiagramm, das ein Meßergebnis zeigt, das durch Messen einer Momen
tanperiode der Schwingungswellenform des VCO der in Fig. 25 gezeigten PLL-Schal
tung unter Verwendung der Nulldurchgangsmethode gemäß der vorliegenden Erfindung
erhalten wurde,
Fig. 27(b) ein Diagramm, das eine Phasenschwankungswellenform Δϕ(t) zeigt, die nach dem
Verfahren gemäß der vorliegenden Erfindung geschätzt wurde,
Fig. 28 ein Blockdiagramm, das ein anderes Beispiel einer PLL-Schaltung mit einem Verzöge
rungsfehler zeigt, die mit dem Verfahren der vorliegenden Erfindung getestet werden
kann,
Fig. 29(a) eine Eingangswellenform zu dem VCO, der in Fig. 28 gezeigten PLL-Schaltung,
Fig. 29(b) ein Wellenformdiagramm, das einen internen Takt der in Fig. 28 gezeigten PLL-
Schaltung darstellt,
Fig. 30(a) ein Wellenformdiagramm, das ein Meßergebnis zeigt, welches durch Messen einer
Momentanperiode der Schwingungswellenform des VCO der in Fig. 28 gezeigten PLL-
Schaltung unter Verwendung der Nulldurchgangsmethode gemäß der vorliegenden
Erfindung erhalten wurde,
Fig. 30(b) ein Diagramm, das eine Phasenschwankungswellenform Δϕ(t) zeigt, die gemäß dem
Verfahren der vorliegenden Erfindung geschätzt wurde,
Fig. 31 ein Diagramm, das ein experimentelles Ergebnis darstellt, welches durch Testen der in
Fig. 25 gezeigten PLL-Schaltung unter Verwendung des Verfahrens gemäß der vorlie
genden Erfindung gewonnen wurde,
Fig. 32 ein Diagramm, das ein experimentelles Ergebnis zeigt, das beim Testen der in Fig. 28
gezeigten PLL-Schaltung unter Verwendung des Verfahrens gemäß der vorliegenden
Erfindung gewonnen wurde,
Fig. 33 ein Blockdiagramm, das ein zweites Ausführungsbeispiel einer Verzögerungsfehler-
Detektorvorrichtung gemäß der vorliegenden Erfindung zeigt,
Fig. 34 die Wellenform eines idealen Taktsignals,
Fig. 35(a) die Wellenform eines Taktsignals, und
Fig. 35(b) die Wellenform, die durch Hilbert-Transformation des in Fig. 35(a) gezeigten Takt
signals erhalten wird.
Die vorliegende Erfindung wird nachfolgend unter Bezugnahme auf die Fig. 1 und 13 bis 33
im einzelnen erläutert, welche bevorzugte Ausführungsbeispiele der Erfindung zeigen. Die
vorliegende Erfindung kann jedoch in verschiedenster Weise ausgeführt werden und soll durch die
hier dargestellten Ausführungsbeispiele in keinster Weise beschränkt werden. Vielmehr sind die
Ausführungsbeispiele lediglich dazu gedacht, eine gründliche und vollständige Darstellung der
Erfindung zu geben, die Fachleuten den gesamten Umfang der Erfindung vermittelt. Gleiche
Bezugszeichen beziehen sich in der gesamten Beschreibung auf gleiche Teile.
Bevor bevorzugte Ausführungsbeispiele der Erfindung beschrieben werden, soll das Prinzip eines
Verzögerungsfehler-Detektorverfahrens gemäß der vorliegenden Erfindung erörtert werden. Ein
"Verzögerungsfehler", der Gegenstand dieser Offenbarung ist, schließt solche Verzögerungsfehler
wie den Verzögerungsfehler DF1 am Referenztakteingang des in Fig. 3 gezeigten Phasen-
Frequenzdetektors 21 nicht ein.
Wie bereits beschrieben vergleicht ein Phasen-Frequenzdetektor in einer PLL-Schaltung die Phase
des Referenztakts mit derjenigen des internen Takts. Das Ausgangssignal des Phasen-Frequenz
detektors treibt eine Ladungspumpschaltung. Ein Schleifenfilter entfernt die Welligkeit vom
Ausgangssignal der Ladungspumpschaltung und speist ein Gleichstromsignal in einen VCO. Kurz
gesagt, gibt der Phasen-Frequenzdetektor das Phasendifferenzsignal an den Eingang des VCO,
um dessen Schwingung zu steuern. Der VCO ändert seine Schwingungsfrequenz, um der
Frequenz des Referenztakts zu folgen. Er schwingt dann mit einer Frequenz gleich der Frequenz
des Referenztakts und mit einer Phase gleich derjenigen des Referenztakts. Eine Momentanfre
quenz Δf ergibt sich durch Differentiation einer Momentanphase ϕ(t) des internen Takts bzw. des
VCO-Ausgangssignals nach der Zeit:
Für den Fall, daß Δf konstant ist, ergibt sich aus Gleichung (4.1.1), daß eine Momentanphase
eine konstante Neigung besitzt, d. h. ihr Wert bei t ist eine lineare Funktion von t.
Fig. 13(a) zeigt ein analoges Signal, das an den VCO angelegt wird, während Fig. 13(b) eine
Phasenabweichung Δϕ(t) des VCO-Ausgangssignals zeigt. Wenn beispielsweise die Schwingungs
frequenz des VCO von einer hohen Frequenz fH zu einer niedrigen Frequenz fL geändert wird, zeigt
die Momentanphase eine negative Neigung, wie durch den Pfeil in Fig. 13(b) dargestellt. Wenn
ein Abwärts-Signal des in Fig. 13(a) gezeigten analogen Signals an den VCO angelegt wird, wird
die entsprechende Änderung der Phasenabweichungswellenform Δϕ(t) so, wie in Fig. 13(b)
dargestellt. Dabei wird angenommen, daß die PLL-Schaltung einen konstanten statischen
Frequenzfehler Δfε aufweist (siehe Druckschrift d8). D. h., die Phasenschwankungswellenform
Δϕ(t) ändert sich rasch mit negativer Neigung entsprechend dem Abwärts-Signal und ändert sich,
nach einem Zustandsübergang zu einer niedrigen Frequenz fL mit einer Neigung, die dem
statischen Frequenzfehler Δfε proportional ist. Wenn der statische Frequenzfehler Δfε null ist,
verläuft die Phasenschwankungswellenform Δϕ(τ) parallel zur Zeitachse. Wenn andererseits die
Schwingungsfrequenz des VCO von einer niedrigen Frequenz fL zu einer hohen Frequenz fH
geändert wird, zeigt die Momentanphase eine positive Neigung, wie durch den Pfeil in Fig. 14(b)
dargestellt. Fig. 14(a) zeigt ein analoges Signal, daß an den VCO angelegt wird.
Fig. 15 zeigt Wellenformen zur Erläuterung eines Konzepts eines Verfahrens zum Schätzen einer
Verzögerungszeit anhand einer Phasenschwankungswellenform Δϕ(t) einer Taktwellenform XC(t).
Fig. 15(a) zeigt eine Phasenschwankungswellenform Δϕ(t) einer PLL-Schaltung ohne Verzöge
rungsfehler (nachfolgend als verzögerungsfehlerfreie PLL-Schaltung bezeichnet), während Fig.
15(b) eine Phasenschwankungswellenform Δϕ(t) einer PLL-Schaltung mit wenigstens einem
Verzögerungsfehler (nachfolgend als verzögerungsfehlerbehaftete PLL-Schaltung bezeichnet)
zeigt. Es sei darauf hingewiesen, daß angenommen wird, daß ein Verzögerungsfehler an einem
anderen Punkt als dem Referenztakteingang des Phasen-Frequenzdetektors vorliegt. Wenn die
Momentanfrequenz des VCO einen Zustandsübergang von einer Frequenz f0 zu einer Frequenz f1
zum Zeitpunkt t1 vollzogen hat, zeigt die Neigung der Momentanphase eine Änderung, wie sie
durch die folgende Gleichung (4.3.1) ausgedrückt ist:
In diesem Fall ist Δf1 gleich Δfε oder null. Wenn die Momentanfrequenz des VCO einen Zustands
übergang von der Frequenz f1 zu einer Frequenz f2 zum Zeitpunkt t2 vollzogen hat, läßt sich die
Neigung der Momentanphase durch folgende Gleichung (4.3.2) ausdrücken:
Es zeigt sich, daß der interne Zustand des VCO dadurch überwacht werden kann, daß die
Neigung der Momentanphasenwellenform beobachtet wird. Man beachte, daß der interne
Zustand selbst dann überwacht werden kann, wenn Δfε Null ist. Wenn darüber hinaus ein
Wendezeitpunkt, um den herum die Momentanphasenwellenform ihre Neigung ändert, identifiziert
wird, läßt sich eine Flankenzeit messen, zu der die PLL-Schaltung in einen Zustand eintritt oder
ihn verläßt. Da Zustandsübergänge infolge von Verzögerungsfehlern nacheilen, können Verzöge
rungsfehler in der PLL-Schaltung getestet werden, wenn die Zeitdauer (t2 - t1) während derer eine
jeweilige PLL-Schaltung in einem bestimmten Zustand verharrt, gemessen werden kann. Man
beachte, daß ein Verzögerungsfehler, der am Referenztakteingang des Phasen-Frequenz-Detek
tors vorliegt, von den testbaren Fehlern ausgeschlossen ist.
Als nächstes wird ein Signal beschrieben, das an eine PLL-Schaltung zum Testen eines Verzöge
rungsfehlers anzulegen ist. Wie bereits beschrieben, kann der Einfluß eines Verzögerungsfehlers
nach Maßgabe eines Zustandsübergangs beobachtet werden. Selbst wenn eine Sinuswelle an die
PLL-Schaltung angelegt wird, tritt kein Zustandsübergang auf. Daher kann kein stationäres Signal
bei einem Test hinsichtlich Verzögerungsfehlern benutzt werden. Wenn andererseits ein Fre
quenzimpuls, wie er in Fig. 16(b) gezeigt ist, an die PLL-Schaltung angelegt wird, gibt der
Phasen-Frequenzdetektor ein Fehlersignal entsprechend der Frequenzänderung aus, und die PLL-
Schaltung führt Zustandsübergänge aus. D. h., ein transientes Signal sollte für den Test hinsicht
lich Verzögerungsfehlern als anzulegendes Signal verwendet werden.
Fig. 16(a) zeigt eine Wellenform eines Frequenzimpulssignals, welches eine impulsartige Ände
rung um eine Periode ausführt. Wenn ein Frequenzimpuls an den Referenztakteingang angelegt
wird, führt die PLL-Schaltung zweimal Zustandsübergänge aus. Wenn ein Frequenzimpuls, wie er
in Fig. 16(b) gezeigt ist, an die PLL-Schaltung angelegt wird, gibt der Phasen-Frequenzdetektor an
der Anstiegsflanke des Impulses ein Frequenz-Aufwärts-Signal aus, um dann an der Abfallflanke
des Impulses ein Frequenz-Abwärts-Signal auszugeben. Wenn demzufolge ein Frequenzimpuls
angelegt wird, ergibt sich die für die obige Gleichung (4.3.1) benötigte Zeitdauer (t2 - t1)
eindeutig.
Das Verzögerungsfehler-Detektorverfahren und die Verzögerungsfehler-Detektorvorrichtung
gemäß der vorliegenden Erfindung beruhen auf der Beachtung der Neigung einer Momentanphase
und stellen Entwicklungen eines Jitter-Schätzverfahrens bzw. einer entsprechenden Vorrichtung
unter Verwendung der Taktwellenform einer Grundfrequenz dar. Verfahren und Vorrichtung zur
Jitter-Schätzung sind in den U.S. Patentanmeldungen Nr. 09/246,458 vom 8. Februar 1999 und
Nr. 09/408,280 vom 29. September 1999 offenbart.
Fig. 1 ist ein Blockdiagramm eines ersten Ausführungsbeispiels einer Verzögerungsfehler-
Detektorvorrichtung gemäß der vorliegenden Erfindung. Diese Vorrichtung umfaßt einen Fre
quenz-Impulsgenerator 51 zur Erzeugung eines Frequenz-Impulssignals, eine zu testende PLL-
Schaltung 52, bei der festgestellt werden soll, ob sie einen Verzögerungsfehler aufweist oder
nicht, ein Hilbert-Paar-Generator 53, dem das Ausgangssignal der PLL-Schaltung 52 geliefert
wird, einen Momentanphasenschätzer 54, der zwei Ausgangssignale von dem Hilbert-Paar-
Generator 53 erhält, einen Linearphasenentferner 55, dem ein Ausgangssignal von dem Momen
tanphasenschätzer 54 geliefert wird, und einen Verzögerungsfehlersucher 56 zur Ermittlung, ob
ein Verzögerungsfehler vorliegt oder nicht, und zwar auf der Basis des Ausgangssignals von dem
Linearphasenentferner 55.
Ein Frequenzimpuls wird an die zu testende PLL-Schaltung 52 als Referenztaktsignal von dem
Frequenz-Impulsgenerator 51 angelegt. Da sich die Frequenz des Referenztaktsignals ändert,
führt die PLL-Schaltung 52 Zustandsübergänge aus, welche die Ausgangstaktwellenform
beeinflussen, wenn ein Verzögerungsfehler in der PLL-Schaltung vorhanden ist. Der Hilbert-Paar-
Generator 53 transformiert die aufgenommene Taktwellenform XC(t) zu einem Analyse- oder
Analytiksignal zC(t), und der Momentanphasenschätzer 54 schätzt die Momentanphase des
Analytiksignals zC(t), um aus einem Phasenschwankungsterm Δϕ(t) der Momentanphase eine
Verzögerungszeit zu messen.
Wie in den obigen U.S. Patentanmeldungen 09/246,458 und 09/408,280 beschrieben, ist der
Nulldurchgang ein wichtiges Konzept. Im Hinblick auf die Periodenmessung soll hier kurz der
Zusammenhang zwischen dem Nulldurchgang einer Wellenform und dem Nulldurchgang der
Grundwelle der Wellenform anhand einer idealen Taktwellenform xd50%(t), die in Fig. 34 als
Beispiel gezeigt ist und ein Tastverhältnis von 50% aufweist, beschrieben werden, obwohl dies
in den vorgenannten U.S. Patentanmeldungen offenbart ist.
Unter der Annahme, daß die Periode dieser idealen Taktwellenform T0 ist, ergibt sich die
Fouriertransformation der Taktwellenform durch Gleichung (3.1) (siehe beispielsweise Alan V.
Oppenheim, Alan S. Willsky und Ian T. Young, "Signals and Systems", Prentice-Hall, Inc., 1983):
D. h., die Periode der Grundwelle ist gleich der Periode des Taktsignals.
Wenn die Grundwellenform des Taktsignals extrahiert wird, entsprechen ihre Nulldurchgänge den
Nulldurchgängen der ursprünglichen Taktwellenform. Demzufolge kann die Periode einer Takt
wellenform anhand der Nulldurchgänge ihrer Grundwellenform geschätzt werden. In diesem Fall
wird die Schätzgenauigkeit selbst dann nicht verbessert, wenn zur Grundwellenform einige
Harmonische hinzuaddiert werden.
Als nächstes werden die Hilbert-Transformation und ein Analytiksignal kurz erläutert (hierzu sei
verwiesen auf Athanasions Papoulis, "Analysis for Analog and Digital Signals", Gendai Koga
kusha, 1982).
Wie aus Gleichung (3.1) ersichtlich, kann, wenn die Fourier-Transformation der Wellenform Xa(t)
berechnet wird, ein Leistungsspektrum Saa(f), das von negativen Frequenzen zu positiven
Frequenzen reicht, erhalten werden. Dies nennt man ein doppelseitiges Leistungsspektrum. Das
negative Frequenzspektrum ist ein Spiegelbild des positiven Frequenzspektrums um die Achse f
= 0. Demzufolge ist das doppelseitige Leistungsspektrum um die Achse f = 0 symmetrisch, d. h.
Saa(-f) = Saa(f). Das Spektrum negativer Frequenzen kann jedoch nicht beobachtet werden. Statt
dessen kann man auch ein Spektrum Gaa(f) definieren, in welchem negative Frequenzen auf Null
beschnitten sind und beobachtbare positive Frequenzen verdoppelt sind. Dies nennt man ein
einseitiges Leistungsspektrum.
Gaa(f) = 2Saa(f) f < 0
Gaa(f) = 0 f < 0 (3.3.1)
Gaa (f) = Saa(f)[1 + sgn(f)] (3.3.2)
Gaa(f) = 0 f < 0 (3.3.1)
Gaa (f) = Saa(f)[1 + sgn(f)] (3.3.2)
In der obigen Gleichung (3.3.2) ist sgn(f) eine Vorzeichenfunktion mit dem Wert +1, wenn f
positiv ist, und dem Wert -1, wenn f negativ ist. Dieses einseitige Spektrum entspricht einem
Spektrum eines Analytiksignals z(t). Das Analytiksignal z(t) kann im Zeitbereich wie folgt
ausgedrückt werden:
Der Realteil in Gleichung (3.4) entspricht der Ursprungswellenform Xa(t). Der Imaginärteil in der
Gleichung (3.4) ergibt sich durch die Hilbert-Transformation a(t) der Ursprungswellenform Xa(t).
Wie durch Gleichung (3.5) gezeigt, ergibt sich die Hilbert-Transformation einer Wellenform Xa(t)
durch eine Faltung dieser Wellenform Xa(t) mit 1/πt.
Die Hilbert-Transformation beispielsweise einer Cosinuswelle cos (2πf0t) wird im folgenden
abgeleitet.
Da in obiger Gleichung das Integral des ersten Terms null ist und das Integral des zweiten Terms
π ist, ergibt sich die folgende Gleichung (3.6).
H[cos(2πf0t)] = sin(2πf0t) (3.6)
In ähnlicher Weise erhält man die folgende Gleichung (3.7).
H[sin(2πf0t)] = -cos(2πf0t) (3.7)
Als nächstes wird die Hilbert-Transformation einer Rechteckwelle entsprechend einer Taktwellen
form abgeleitet (siehe beispielsweise Stefan L. Hahn, "Hilbert Transforms Signal Processing",
Artrch House Inc., 1996). Die Fourier-Reihe der idealen Taktwellenform xd50%(t), die in Fig. 34
gezeigt ist, ergibt sich durch die folgende Gleichung (3.8):
Die Hilbert-Transformation der idealen Taktwellenform ergibt sich unter Verwendung der obigen
Gleichung (3.6) durch die folgende Gleichung (3.9):
Fig. 35(a) zeigt die Wellenform eines Taktsignals, und Fig. 35(b) zeigt die durch Hilbert-Transfor
mation des Taktsignals von Fig. 35(a) erhaltene Wellenform. Diese Wellenformen basieren jeweils
auf den Partialsummen bis hinauf zur elften Harmonischen. Die Periode T0 bei diesem Beispiel
beträgt 20 ns.
Das Analytiksignal z(t) ist von J. Dugundji eingeführt worden, um eindeutig die Hüllkurve einer
Wellenform zu ermitteln (siehe beispielsweise J. Dugundji, "Envelopes and Pre-Envelopes of Real
Waveforms", IRE Trans. Inform. Theory, Band IT-4, Seiten 53-57, 1958). Wenn das Analytik
signal z(t) in Polarkoordinaten ausgedrückt wird, ergeben sich die folgenden Gleichungen
(3.10.1), (3.10.2) und (3.10.3):
In diesem Fall repräsentiert A(t) die Hüllkurve einer Wellenform Xa(t). Aus diesem Grund hat J.
Dugundji z(t) Prä-Hüllkurve genannt. Weiterhin repräsentiert Θ(t) eine Momentanphase der
Wellenform Xa(t).
Wenn die gemessene Wellenform als komplexe Zahl behandelt wird, kann man ihre Hüllkurve und
die Momentanphase leicht erhalten. Die Hilbert-Transformation ist ein Werkzeug zur Transforma
tion einer Wellenform zu einem Analytiksignal.
Der Hilbert-Paar-Generator 53 in Fig. 1 transformiert eine Taktwellenform XC(t) zu einem
Analytiksignal zC(t). Die Hilbert-Transformation der Taktwellenform XC(t) ergibt sich aus obiger
Gleichung (3.6) wie folgt:
C(t) = H[XC(t)] = ACsin(2πfCt + θC + Δϕ(t))
In obiger Gleichung ist AC ein nominaler Amplitudenwert, fC ist ein nominaler Frequenzwert, ΘC ist
ein Anfangsphasenwinkel und Δϕ(t) ist eine Phasenschwankung.
Unter der Annahme, daß XC(t) und C(t) der Realteil bzw. der Imaginärteil einer komplexen
Funktion sind, erhält man von dem Hilbert-Paar-Generator 53 ein Analytiksignal zC(t), das durch
folgende Gleichung ausgedrückt ist:
zC(t) = XC(t) + jC(t)
= ACcos(2πfCt + θC + Δϕ(t)) + jACsin(2πfCt + θC + Δϕ(t))
Wenn man die Signalverarbeitungsprozedur zusammenfaßt, resultiert die Schätzung einer
Momentanphase eines Taktsignals XC(t) durch den Momentanphasenschätzer 54 auf der Basis
der Offenbarung in den oben genannten U.S. Patentanmeldungen in folgender Gleichung (4.4.1):
Θ(t) = [2πfCt + θC + Δϕ(t)]mod2π (4.4.1)
Durch Anwenden eines Phasenabwickelverfahrens, das in den vorgenannten U.S. Patentanmel
dungen offenbart ist, auf Θ(t) in dem Linearphasenentferner 55, erhält man die folgende
Gleichung (4.4.2):
θ(t) = 2πfCt + θC + Δϕ(t) (4.4.2)
Darüber hinaus wird eine lineare Phase [2πfCt + θC] aufgrund von θ(t) unter Verwendung eines
linearen Funktionsanpassungsverfahrens, das ebenfalls in den vorgenannten U.S. Patentanmel
dungen offenbart ist, geschätzt. Der Bereich zum Schätzen einer linearen Phase ist begrenzt auf
den Bereich bis zu einem Zeitpunkt tImpuls, zu dem ein Frequenzimpuls gemäß Fig. 16(b) angelegt
wird. Danach wird eine lineare Phase von θ(t) entfernt, so daß sich der Schwankungsterm Δϕ(t)
durch folgende Gleichung (4.4.3) ergibt:
θ(t) = Δϕ(t) (4.4.3)
Schließlich wird in dem Verzögerungsfehlersucher 56 die Zeitspanne (t2 - t1) geschätzt, während
derer die PLL-Schaltung in einem bestimmten Zustand verharrt, und zwar unter Verwendung der
obigen Gleichung (4.3.1) und anhand der Phasenneigung in einer Zeitspanne nach dem Zeitpunkt
tImpuls. Ob ein Verzögerungsfehler vorhanden ist oder nicht wird durch Vergleich der Zeitdauer (t2 -
t1) mit einer Zeitdauer (t2, fehlerfrei - t1, fehlerfrei) der fehlerfreien PLL-Schaltung ermittelt.
Dieses Verzögerungsfehler-Detektorverfahren gemäß der vorliegenden Erfindung wird hier als
"Δϕ(t)-Methode" bezeichnet. Diese Δϕ(t)-Methode kann jeglichen Verzögerungsfehler feststellen,
der in den analogen Komponenten (der Ladungspumpschaltung, dem Schleifenfilter oder dem
VCO) der getesteten PLL-Schaltung 52 vorhanden ist.
Fig. 33 ist ein Blockdiagramm, das ein zweites Ausführungsbeispiel der Verzögerungsfehler-
Detektorvorrichtung gemäß der vorliegenden Erfindung zeigt. Diese Verzögerungsfehler-Detektor
vorrichtung umfaßt einen Frequenzimpulsgenerator zur Erzeugung eines Frequenzimpulssignals,
eine getestete PLL-Schaltung 52, die daraufhin getestet wird, ob sie einen Verzögerungsfehler
enthält oder nicht, einen Nulldurchgangsdetektor 61 zur Erfassung eines Nulldurchgangs des
Ausgangssignals der PLL-Schaltung 52, d. h. zur Erfassung eines Zeitpunkts, zu dem das
Ausgangssignal der PLL-Schaltung 52 den Amplitudenwert Null durchschreitet, einen Momentan
periodendetektor 52 zur Ermittlung einer Momentanperiode des Ausgangssignals der PLL-
Schaltung 52 auf der Basis der erfaßten Nulldurchgänge, und einen Verzögerungszeitdetektor 63
zur Ermittlung, ob in der PLL-Schaltung 52 ein Verzögerungsfehler vorhanden ist oder nicht.
Ein Referenztaktsignal, dessen Frequenz sich impulsartig ändert, wird von dem Frequenzimpuls
generator 51 an den Referenztakteingang der PLL-Schaltung 52 angelegt. Da die Frequenz des
Referenztaktsignals sich impulsartig ändert, macht die PLL-Schaltung 52 Zustandsübergänge
durch, und der Einfluß dieser Zustandsübergänge erscheint in der Ausgangstaktwellenform, wenn
ein Verzögerungsfehler in der PLL-Schaltung 52 vorhanden ist. Das Ausgangssignal der PLL-
Schaltung 52, beispielsweise das Ausgangssignal vom VCO in der PLL-Schaltung 52, wird zum
Eingang des Nulldurchgangsdetektors 61 abgezweigt, wo Nulldurchgänge des Ausgangssignals
des VCO erfaßt werden. Die erfaßten Nulldurchgänge werden dem Eingang des Momentanpe
riodendetektors 62 geliefert, der seinerseits das Zeitintervall zwischen zwei benachbarten
Nulldurchgängen mit Hilfe eines Zählers auszählt und eine Momentanperiode des Ausgangssignals
des VCO auf der Basis des gezählten Zeitintervalls ermittelt.
Der Zeitverzögerungsdetektor 63 erfaßt eine Verzögerungszeit, die sich vom Ende des Fre
quenzimpulses erstreckt, bis die Momentanperiode des Ausgangssignals des VCO sich plötzlich
ändert, und stellt fest, ob in der PLL-Schaltung ein Verzögerungsfehler vorhanden ist oder nicht,
indem diese Verzögerungszeit mit der Verzögerungszeit einer fehlerfreien normalen PLL-Schaltung
verglichen wird. Dieses Verzögerungsfehler-Detektorverfahren gemäß der vorliegenden Erfindung
wird hier als "Nulldurchgangsmethode" bezeichnet. Als nächstes wird ein spezielles Beispiel 1
beschrieben, bei dem die vorliegende Erfindung auf eine fehlerfreie PLL-Schaltung angewendet
wird, d. h. eine PLL-Schaltung, die keinen Verzögerungsfehler enthält. Fig. 18 ist ein Blockdia
gramm, das eine verzögerungsfreie PLL-Schaltung zeigt, die keinerlei Verzögerungsfehler enthält.
Diese PLL-Schaltung umfaßt in üblicher Weise einen Phasen-Frequenz-Detektor 21, eine
Ladungspumpschaltung 22, ein Schleifenfilter 23, einen VCO 24 und eine Taktdecodier- und
Pufferschaltung 25.
Die Simulationen wurden mit dem SPICE-Parameter einer 0,6-µm 5-V CMOS-Technik durchge
führt. Fig. 17 zeigt Parameter eines CMOSFET. Verschiedene Wellenformen wurden durch SPICE-
Simulationen erhalten. Die Schwingungsfrequenz des VCO 24 betrug 128 MHz. Die Zeitauflö
sung der Simulationswellenform betrug 50 ps. Eine Phasenschwankungswellenform Δϕ(t) wurde
anhand der Wellenform des Simulationsergebnisses gemessen. Die Messung dieser Δϕ(t) wurde
unter Verwendung von Matlab simuliert.
Fig. 19 zeigt eine Eingangswellenform zu dem VCO 24. Bei diesem speziellen Beispiel 1 wurde
zum Zeitpunkt 1000,5 ns ein Frequenzimpuls an den Referenztakteingang der PLL-Schaltung
angelegt. Der Frequenzimpuls änderte seine Frequenz von einer hohen Frequenz zu einer
niedrigen Frequenz und von einer niedrigen Frequenz zu einer hohen Frequenz, wie in Fig. 18
gezeigt. Fig. 20 zeigt eine interne Taktwellenform der PLL-Schaltung. Man erkennt, daß bei der
nächsten Anstiegsflanke (Zeitpunkt von angenähert 1032 ns) nach Anlegen des Frequenzimpul
ses dem VCO 24 ein Frequenz-Abwärts-Impuls eingegeben wird. Ein Frequenz-Aufwärts-Impuls
wird dem VCO 24 zum Zeitpunkt von etwa 1098 ns eingegeben.
Fig. 21 zeigt Wellenformen zum Vergleich der Nulldurchgangsmethode gemäß der vorliegenden
Erfindung mit der Δϕ(t)-Methode gemäß der vorliegenden Erfindung. Fig. 21(a) ist ein Meßergeb
nis einer Momentanperiode der Schwingungswellenform des VCO 24, welches mit der Nulldurch
gangsmethode der Erfindung gemessen wurde. Die gepunkteten Linien zeigen eine Momentanpe
riode der Referenztaktwellenform. Fig. 21(b) zeigt Δϕ(t), geschätzt unter Verwendung des
folgenden Algorithmus (Prozedur zur Transformation einer realen Wellenform zu einem Analytik
signal seiner Grundfrequenz), der bei der Δϕ(t)-Methode der Erfindung verwendet wird.
- 1. XC(t) wird unter Verwendung einer schnellen Fourier-Transformation (FFT) in den Fre quenzbereich transformiert.
- 2. Negative Frequenzkomponenten werden auf Null abgeschnitten. Lediglich positive Fre quenzkomponenten in der Nähe der Taktfrequenz werden mittels eines Bandpaßfilters (BPF) durchgelassen, während andere positive Frequenzkomponenten auf Null abgeschnit ten werden.
- 3. Ein Spektrum wird unter Verwendung einer inversen schnellen Fourier-Transformation (IFFT) in den Zeitbereich transformiert.
D. h., das Spektrum im Frequenzbereich (20 MHz-200 MHz), in welchem die zweite Harmoni
sche nicht enthalten ist, wird mittels eines Bandpaßfilters entnommen und ein Δϕ(t) wird durch
die inverse schnelle Fourier-Transformation erhalten.
Wie sich aus Fig. 21(a) ergibt, ändert sich, da die Auflösung in Richtung der Zeitachse hoch
gemacht wurde, die Momentanperiode des Ausgangssignals vom VCO 24 in zwei Stufen, sowohl
an der Anstiegsflanke als auch der Abfallflanke des Frequenzimpulses und kehrt zur Ursprungspe
riode zurück, wenn die linke longitudinale gepunktete Linie in der Figur beim Zeitpunkt des Endes
des Frequenzimpulses liegt, d. h. beim Zeitpunkt von etwa 1066 ns. Mit diesem Zeitpunkt beginnt
der interne Takt der PLL-Schaltung seinen Frequenznachlaufbetrieb entsprechend dem Fre
quenzimpuls, und der Zustand der Schwingungsfrequenz unterliegt einem Übergang. Bei der
longitudinalen Linie auf der rechten Seite der Zeichnung versucht der VCO 24 die Periode
entsprechend der Anstiegsflanke des Frequenzimpulses zu verringern, so daß die Momentanperi
ode abrupt abnimmt, und somit startet der VCO 24 den Betrieb zur Zurückführung seiner Periode
zur Referenzperiode (Periode vor Anlegen des Frequenzimpulses) zu jenem Zeitpunkt. Das
Zeitintervall von 57,70 ns zwischen diesen beiden longitudinalen gepunkteten Linien ist ein
Zeitintervall, während dessen der Zustand der Schwingungsfrequenz einem Übergang ausgesetzt
ist.
Betrachtet man Δϕ(t) von Fig. 21(b), zeigt sich, daß ein Zustandsübergang infolge des Frequenz-
Abwärts-Impulses zum Zeitpunkt t1 von etwa 1050 ns abgeschlossen ist und der nächste
Zustandsübergang entsprechend dem Frequenz-Aufwärts-Impuls zum Zeitpunkt t2 etwa 58,30 ns
nach dem Zeitpunkt t1 beginnt. Dieses spezielle Beispiel 1 verifiziert, daß die Zeitdauer, während
derer die PLL-Schaltung sich in einem bestimmten Zustand befindet, geschätzt werden kann,
wenn eine Messung der Neigung einer Momentanphase und ein Frequenzimpulssignal kombiniert
werden.
Als nächstes wird ein spezielles Beispiel 2 erläutert, bei dem die vorliegende Erfindung auf eine
PLL-Schaltung angewendet wird, die einen Verzögerungsfehler an ihrem Referenztakteingang
aufweist. Fig. 22 ist ein Blockdiagramm, das eine PLL-Schaltung zeigt, bei der ein Verzögerungs
fehler DF1 am Referenztakteingang ihres Phasen-Frequenzdetektors 21 vorhanden ist. Der
Aufbau dieser PLL-Schaltung ist der gleiche wie der in Fig. 18. Diese Art Verzögerungsfehler
kann mit dem Verfahren der vorliegenden Erfindung nicht getestet oder festgestellt werden. Der
Grund dafür wird nachstehend erläutert.
Die in Fig. 22 gezeigte PLL-Schaltung wurde durch SPICE simuliert. Für die numerische Simula
tion des Verzögerungsfehlers DF1 am Referenztakteingang wurde eine Reihe einer geraden
Anzahl von Invertern in die Schaltung eingesetzt.
Fig. 23(a) zeigt eine Eingangswellenform zu dem VCO 24. Der Frequenzimpuls wurde in seiner
Frequenz von einer hohen Frequenz zu einer niedrigen Frequenz und von einer niedrigen Frequenz
zu einer hohen Frequenz geändert, wie in Fig. 22 gezeigt. Fig. 23(b) zeigt eine interne Taktwel
lenform der PLL-Schaltung. Die gestrichelte Linie zeigt die Referenztaktwellenform. Man erkennt,
daß die interne Taktwellenform der PLL-Schaltung sich nicht mit der Referenztaktform synchroni
siert, sondern vielmehr eine konstante Taktsignalverzögerung, der sogenannte Takt-Skew auftritt.
Fig. 24 zeigt Wellenformen zum Vergleich der Nulldurchgangsmethode gemäß der Erfindung mit
der Δϕ(t)-Methode gemäß der Erfindung. Fig. 24(a) ist ein Meßergebnis einer Momentanperiode
der Schwingungswellenform des VCO 24, gemessen nach der Nulldurchgangsmethode gemäß
der Erfindung. Die gestrichelte Linie zeigt eine Momentanperiode der Referenztaktwellenform. Fig.
24(b) zeigt ein Δϕ(t), das unter Verwendung des vorgenannten Algorithmus (Prozedur zur
Transformation einer realen Wellenform zu einem Analytiksignal seiner Grundfrequenz) geschätzt
wurde, welcher in der Δϕ(t)-Methode der vorliegenden Erfindung eingesetzt wird.
Aus Fig. 24 ist ersichtlich, daß selbst, wenn ein Verzögerungsfehler DF1 am Referenztakteingang
vorhanden ist, die PLL-Schaltung korrekt Zustandsübergänge vollzieht. Daher kann diese Art
Verzögerungsfehler nicht dadurch festgestellt werden, daß lediglich die internen Zustände der
PLL-Schaltung betrachtet werden. Im Gegensatz dazu kann, wie aus Fig. 23(b) leicht ersichtlich,
diese Art Verzögerungsfehler leicht durch Vergleich mit einem externen Referenztakt festgestellt
werden. Dieses spezielle Beispiel 2 verifiziert, daß das Verfahren der vorliegenden Erfindung nicht
einen Verzögerungsfehler DF1 feststellen kann, der am Referenztakteingang der PLL-Schaltung
vorhanden ist.
Als nächstes wird ein spezielles Beispiel 3 erörtert, bei dem die vorliegende Erfindung auf eine
PLL-Schaltung angewendet wird, die einen Verzögerungsfehler am Signaleingang der Ladungs
pumpschaltung aufweist. Fig. 25 ist ein Blockdiagramm, das eine PLL-Schaltung zeigt, bei der ein
Verzögerungsfehler DF2 am Signaleingang der Ladungspumpschaltung 22 in der PLL-Schaltung
vorliegt. Die Konfiguration dieser PLL-Schaltung ist die gleiche wie die in Fig. 18.
Die Ladungspumpschaltung 22 weist zwei Signaleingänge auf. D. h. ein Signaleingang bekommt
ein logisches Aufwärts-Signal vom Phasen-Frequenzdetektor 21, während der andere Signalein
gang ein logisches Abwärts-Signal vom Phasen-Frequenzdetektor 21 bekommt. Das logische
Aufwärts-Signal oder Abwärts-Signal vom Phasen-Frequenzdetektor 21 wird von der Ladungs
pumpschaltung 22 zu einem analogen Signal umgesetzt. Das logische Aufwärts- und das
Abwärts-Signal entsprechen den Zustandsübergängen der "Frequenzerhöhung" bzw. der
"Frequenzverringerung".
Zur Aktivierung verschiedener Zustandsübergänge sind verschiedene Frequenzimpulse erforder
lich. (i): Bei der Erfassen eines Verzögerungsfehlers DF2 am Aufwärts-Signaleingang der
Ladungspumpschaltung 22 wird die Frequenz des Frequenzimpulssignals nacheinander von einer
hohen Frequenz zu einer niedrigen Frequenz und von einer niedrigen Frequenz zu einer hohen
Frequenz geändert. (ii): Im Gegensatz dazu wird im Fall der Erfassung eines Verzögerungsfehlers
DF3 (siehe Fig. 28) am Abwärts-Signaleingang der Ladungspumpschaltung 22 die Frequenz des
Frequenzimpulssignals nacheinander von einer niedrigen Frequenz zu einer hohen Frequenz und
von einer hohen Frequenz zu einer niedrigen Frequenz geändert. Dies beruht auf denselben
Überlegungen wie das Klemmfehlertesten, das bereits besprochen wurde. D. h., bei Erfassen
eines 0-Klemmfehlers kann es ausreichen, daß ein Testmuster, das den entgegengesetzten
logischen Wert "1" an der Fehlerposition annimmt, erzeugt wird.
Zunächst wird eine PLL-Schaltung mit einem Verzögerungsfehler DF2 am Aufwärts-Signaleingang
der Ladungspumpschaltung 22 besprochen. Die PLL-Schaltung, die in Fig. 25 gezeigt ist, wurde
durch SPICE simuliert. Zur Simulation des Verzögerungsfehlers DF2 an dem Aufwärts-Signalein
gang wurde eine Reihe einer geraden Anzahl von Invertern in die Schaltung eingesetzt. Die
Verzögerungszeit des Verzögerungsfehlers DF2 betrug 2,957 ns. Der Frequenzimpuls wurde in
seiner Frequenz von einer hohen Frequenz zu einer niedrigen Frequenz und von einer niedrigen
Frequenz zu einer hohen Frequenz geändert, wie in Fig. 25 gezeigt.
Fig. 26(a) zeigt eine Eingangswellenform zu dem VCO 24. Fig. 26(b) zeigt eine interne Taktwel
lenform der PLL-Schaltung. Die gestrichelte Linie zeigt die Referenztaktwellenform.
Fig. 27 zeigt Wellenformdiagramme zum Vergleich der Nulldurchgangsmethode gemäß der
Erfindung mit der Δϕ(t)-Methode gemäß der Erfindung. Fig. 27(a) stellt das Meßergebnis einer
Momentanperiode der Schwingungswellenform des VCO 24 dar, die mit der Nulldurchgangs
methode gemäß der Erfindung gemessen wurde. Die gestrichelte Linie zeigt eine Momentanpe
riode der Referenztaktwellenform. Die Zeitdauer (t2 - t1) während derer die PLL-Schaltung in
einem bestimmten Zustand geblieben ist, wurde zu etwa 61,65 ns geschätzt. Fig. 27(b) zeigt
eine Δϕ(t), die unter Verwendung des vorgenannten Algorithmus (Prozedur zur Transformation
einer realen Wellenform zu einem Analytiksignal ihrer Grundfrequenz) geschätzt wurde, welcher
bei der Δϕ(t)-Methode der Erfindung eingesetzt wird. Die Zeitdauer (t2 - t1) wurde zu etwa 61,90
ns geschätzt.
Als nächstes wird eine PLL-Schaltung mit einem Verzögerungsfehler DF3 am Abwärts-Signalein
gang der Ladungspumpschaltung 22 betrachtet. Die in Fig. 28 gezeigte PLL-Schaltung wurde
durch SPICE simuliert. Für die numerische Simulation des Verzögerungsfehlers DF3 am Abwärts-
Signaleingang wurde eine Reihe einer geraden Anzahl von Invertern in die Schaltung eingesetzt.
Die Verzögerungszeit des Verzögerungsfehlers DF3 betrug 4,413 ns. Der Frequenzimpuls wurde
in seiner Frequenz von einer niedrigen Frequenz zu einer hohen Frequenz und von einer hohen
Frequenz zu einer niedrigen Frequenz geändert, wie in Fig. 28 gezeigt.
Fig. 29(a) zeigt eine Eingangswellenform des VCO 24. Fig. 29(b) zeigt eine interne Taktwellen
form der PLL-Schaltung. Die gestrichelte Linie zeigt die Referenztaktwellenform.
Fig. 30 zeigt Wellenformdiagramme zum Vergleich der Nulldurchgangsmethode gemäß der
Erfindung mit der Δϕ(t)-Methode gemäß der Erfindung. Fig. 30(a) ist ein Meßergebnis einer
Momentanperiode der Schwingungswellenform des VCO 24, die mit der Nulldurchgangsmethode
der vorliegenden Erfindung gemessen wurde. Die gestrichelte Linie zeigt eine Momentanperiode
der Referenztaktwellenform. Die Zeitdauer (t2 - t2) wurde zu etwa 29,25 ns geschätzt. Fig. 30(b)
zeigt ein Δϕ(t), das unter Verwendung des vorgenannten Algorithmus (Prozedur zur Transforma
tion einer realen Wellenform zu einem Analytiksignal seiner Grundfrequenz) geschätzt wurde, der
bei der Δϕ(t)-Methode der Erfindung verwendet wird. Die Zeitdauer (t2 - t1) wurde zu etwa 25,20
ns geschätzt.
Es soll nun die Δϕ(t)-Methode gemäß der Erfindung mit der Nulldurchgangsmethode gemäß der
Erfindung verglichen werden. Die in Fig. 25 gezeigte PLL-Schaltung wurde bei diesem Experiment
eingesetzt, und die Verzögerungszeit eines Fehlers am Signaleingang der Ladungspumpschaltung
22 wurde von 0 ns bis 7 ns variiert.
Fig. 31 zeigt ein Ergebnis des Experiments mit der PLL-Schaltung, die einen Verzögerungsfehler
DF2 am Aufwärtssignaleingang der Ladungspumpschaltung 22 aufweist. Wie aus Fig. 31
ersichtlich, liefert die Δ(t)-Methode gemäß der Erfindung Schätzwerte, die im wesentlichen mit
jenen austauschbar sind, die mit Hilfe der Nulldurchgangsmethode gemäß der Erfindung gewon
nen werden. Die geschätzte Verzögerungszeit ändert sich stufenweise. Dies beruht darauf, daß
der Phasen-Frequenzdetektor 21 Zustandsübergänge der PLL-Schaltung nur zu Zeitpunkten von
Taktflanken hervorruft.
Fig. 32 zeigt ein Ergebnis des Experiments mit der PLL-Schaltung, die einen Verzögerungsfehler
DF3 am Abwärts-Signaleingang der Ladungspumpschaltung 22 aufweist. Vergleicht man die
Nulldurchgangsmethode gemäß der Erfindung mit der Δϕ(t)-Methode gemäß der Erfindung zeigt
sich aus Fig. 32, daß die Nulldurchgangsmethode einen großen Ruhewertfehler aufweist. Dies
beruht darauf, daß die Meßpunkte der Nulldurchgangsmethode auf die Nulldurchgänge be
schränkt sind. Auf der anderen Seite gibt es bei der Δϕ(t)-Methode keine Beschränkung hinsicht
lich der Zeitauflösung, selbst wenn die Periode der Wellenform kurz ist. Aus einem Vergleich der
Fig. 31 und 32 ergibt sich, daß die Δϕ(t)-Methode Verzögerungsfehler gleich oder länger als 2
ns erfaßt haben könnte. Anders ausgedrückt, die Δϕ(t)-Methode gemäß der Erfindung kann
Verzögerungsfehler unabhängig von der Periode der Wellenform erfassen.
Aus den vorangehenden Ergebnissen ergibt sich, daß die Δϕ(t)-Methode gemäß der Erfindung
bewirkt, daß der Zustand einer PLL-Schaltung zu einem Zustand niedriger Frequenz wechselt, und
liefert Schätzwerte, die mit jenen der Nulldurchgangsmethode gemäß der Erfindung im Fall der
Schätzung der Zeitdauer austauschbar sind, während derer die PLL-Schaltung in einem bestimm
ten Zustand verbleibt. Andererseits liefert in dem Fall, wo veranlaßt wird, das der zustand der
PLL-Schaltung zu einem Zustand hoher Frequenz wechselt und die Zeitdauer geschätzt wird,
während derer die PLL-Schaltung in einem bestimmten Zustand bleibt, die Δϕ(τ)-Methode gemäß
der Erfindung einen kleineren Ruhewertfehler als die Nulldurchgangsmethode gemäß der Erfin
dung.
Die Δϕ(t)-Methode gemäß der Erfindung kann aber nicht die Verzögerungszeit eines Verzöge
rungsfehlers messen. Dies wird klar aus der Tatsache, daß sich jedes der Zeitintervalle (t2 - t1)
die in Fig. 31 und 32 dargestellt sind, nicht proportional zur Verzögerungszeit eines Verzöge
rungsfehlers ändert.
Wie oben erwähnt, führt die Δϕ(t)-Methode gemäß der Erfindung die folgenden Schritte aus: (i)
Anlegen eines Frequenzimpulses an eine PLL-Schaltung, (ii) vorübergehendes Halten der PLL-
Schaltung im Zustand des Schwingens mit einer bestimmten Frequenz, und (iii) Erfassen eines
Verzögerungsfehlers in der PLL-Schaltung durch Messen der Zeitdauer, während derer die PLL-
Schaltung im Zustand des Schwingens mit der bestimmten Frequenz bleibt. Folglich zeichnet sich
das Verzögerungsfehler-Detektorverfahren, das die Δϕ(t)-Methode gemäß der Erfindung verwen
det, dadurch aus, daß kein Trigger-Signal für einen Abtastbetrieb erforderlich ist und daß keine
Beschränkung hinsichtlich der Zeitauflösung auferlegt wird, selbst wenn die Periode der Wellen
form kurz ist.
Andererseits erfordert das Verzögerungsfehler-Detektorverfahren unter Verwendung der Null
durchgangsmethode gemäß der Erfindung ein Triggersignal für einen Abtastbetrieb und weist
einen großen Ruhewertfehler auf, wenn die Periode der Wellenform kurz ist. Diese Tatsachen
wurden durch SPICE-Simulationen und Meßsimulationen unter Verwendung von Matlab verifi
ziert, wie oben erwähnt.
Da weiterhin eine PLL-Schaltung ein rückgekoppeltes System ist, führt ein Verzögerungsfehler zu
einer transienten Signalverzögerung, d. h. einem transienten Skew. Da der Zeitpunkt, zu dem eine
Signalverzögerung auftritt beschränkt ist, ist es schwierig einen Test unter Verwendung eines
Triggers wie bei der Nulldurchgangsmethode gemäß der Erfindung auszuführen. Der Grund dafür
liegt darin, daß die Zielnulldurchgänge genau erfaßt werden müssen. Im Gegensatz dazu hat die
Δϕ(t)-Methode gemäß der Erfindung den Vorteil, daß keine Beschränkung hinsichtlich der
zeitlichen Auflösung auferlegt wird. Darüber hinaus besteht der Vorteil, daß Verzögerungsfehler,
die in den Mischsignalblöcken (der Ladungspumpschaltung, dem Schleifenfilter und dem VCO)
der getesteten PLL-Schaltung vorhanden sind, gleichzeitig mitgetestet oder erfaßt werden
können.
[d1]: Jan M. Rabaey, Digital Integrated Circuits: A Design Perspective, Prentice-Hall, Inc., 1996.
[d2]: Hideo Fujiwara, Design and Test of A Computer, Kogakutosho Co. Ltd., 1990.
[d3]: R. Scott Fetherston, Imtiaz P. Shaik and Siyad C. Ma, "Testability Features of AMD-K6 Microprocessor", IEEE International Test Conference, pp. 406-413, 1997.
[d4]: Sudhakar M. Reddy, Delay Fault: Modeling, Fault Simulation, and Test Generation, IEEE International Test Conference Tutorial, 1995.
[d5]: Ankan K. Ppramanick and Sudhakar M. Reddy, "On the Design of Path Delay Fault Testable Combinational Circuits", IEEE International Fault-Tolerant Computing Symposium, pp. 374-381, 1990.
[d6]: Niklaus Wirth, Algorithm + Data Structures = Programs, Prentice-Hall, Inc., 1976.
[d7]: Manfred Schroeder, Fractals, Chaos, Power Laws, W. H. Freeman and Company, 1991.
[d8]: Floyd M. Gardner, "Phase Accuracy of Charge Pump PLL's", IEEE Trans. Commun., vol. COM-30, pp. 2362-2363, 1982.
[d2]: Hideo Fujiwara, Design and Test of A Computer, Kogakutosho Co. Ltd., 1990.
[d3]: R. Scott Fetherston, Imtiaz P. Shaik and Siyad C. Ma, "Testability Features of AMD-K6 Microprocessor", IEEE International Test Conference, pp. 406-413, 1997.
[d4]: Sudhakar M. Reddy, Delay Fault: Modeling, Fault Simulation, and Test Generation, IEEE International Test Conference Tutorial, 1995.
[d5]: Ankan K. Ppramanick and Sudhakar M. Reddy, "On the Design of Path Delay Fault Testable Combinational Circuits", IEEE International Fault-Tolerant Computing Symposium, pp. 374-381, 1990.
[d6]: Niklaus Wirth, Algorithm + Data Structures = Programs, Prentice-Hall, Inc., 1976.
[d7]: Manfred Schroeder, Fractals, Chaos, Power Laws, W. H. Freeman and Company, 1991.
[d8]: Floyd M. Gardner, "Phase Accuracy of Charge Pump PLL's", IEEE Trans. Commun., vol. COM-30, pp. 2362-2363, 1982.
Claims (11)
1. Verfahren zur Erfassung eines Verzögerungsfehlers in einer PLL-Schaltung, umfas
send
- a) Anlegen eines Frequenzimpulses an die PLL-Schaltung (52) zur Verursachung eines Zustandsübergangs der PLL-Schaltung,
- b) Schätzen einer Momentanphase eines von der PLL-Schaltung (52) ausgegebenen Ausgangssignals anhand dieses Ausgangssignals, und
- c) Messen, aufgrund des Schwankungsterms der Momentanphase, einer Zeitdauer, während derer die PLL-Schaltung (52) im Zustand der Schwingung mit einer bestimmten Frequenz bleibt.
2. Verfahren nach Anspruch 1, bei dem Schritt (b) umfaßt:
- a) Transformieren einer Wellenform des Ausgangssignal von der PLL-Schaltung (52) zu einem Analytiksignal, und
- b) Schätzen einer Momentanphase des Analytiksignals, und
- a) Erfassen eines Verzögerungsfehlers durch Vergleich einer Zeitdauer, während derer die PLL-Schaltung (52) in einem Zustand des Schwingens mit einer bestimmten Frequenz bleibt, mit einer Zeitdauer, während derer eine fehlerfreie PLL-Schaltung ohne Verzögerungsfehler in einem Zustand des Schwingens mit einer bestimmten Frequenz bleibt.
3. Verfahren nach Anspruch 2, bei dem Schritt (c) ein Schritt des Schätzens einer Zeit
dauer von einem Änderungsabschnitt der Neigung der Momentanphase ist.
4. Verfahren zur Erfassung eines Verzögerungsfehlers in einer PLL-Schaltung, umfas
send die Schritte:
- a) Anlegen eines Frequenzimpulses an eine PLL-Schaltung (52) zum Bewirken eines Zu standsübergangs in der PLL-Schaltung,
- b) Schätzen einer Momentanperiode eines von der PLL-Schaltung ausgegebenen Signals aufgrund dieses Signals, und
- c) Messen, anhand der Momentanperiode, einer Zeitdauer, während derer die PLL- Schaltung in einem Zustand des Schwingens mit einer bestimmten Frequenz bleibt.
5. Verfahren nach Anspruch 4, bei dem Schritt (c) das Messen einer Zeitdauer von
einem Zeitpunkt, zu dem der angelegte Frequenzimpuls in seinen Ausgangszustand zurückkehrt,
bis zu einem Zeitpunkt umfaßt, zu dem die Momentanperiode des Ausgangssignals der PLL-
Schaltung sich plötzlich ändert.
6. Vorrichtung zur Erfassung eines Verzögerungsfehlers einer PLL-Schaltung, umfas
send:
eine Frequenzimpulsanlegeeinrichtung (51) zum Anlegen eines Frequenzimpulses an eine zu testende PLL-Schaltung (52) als Referenztaktsignal,
eine Transformationseinrichtung (53) zur Transformation der Wellenform eines von der PLL-Schaltung ausgegebenen Signals zu einem Analytiksignal,
eine Schätzeinrichtung (54) zum Schätzen einer Momentanphase des Analytiksignals, und
eine Verzögerungszeitmeßeinrichtung (56) zum Messen einer Verzögerungszeit anhand des Schwankungsterms der geschätzten Momentanphase.
eine Frequenzimpulsanlegeeinrichtung (51) zum Anlegen eines Frequenzimpulses an eine zu testende PLL-Schaltung (52) als Referenztaktsignal,
eine Transformationseinrichtung (53) zur Transformation der Wellenform eines von der PLL-Schaltung ausgegebenen Signals zu einem Analytiksignal,
eine Schätzeinrichtung (54) zum Schätzen einer Momentanphase des Analytiksignals, und
eine Verzögerungszeitmeßeinrichtung (56) zum Messen einer Verzögerungszeit anhand des Schwankungsterms der geschätzten Momentanphase.
7. Vorrichtung nach Anspruch 6, bei der die Transformationseinrichtung (53) ein Hilbert-
Paar-Generator ist, und die ferner eine Einrichtung (55) zum Schätzen einer linearen Phase
anhand der geschätzten Momentanphase und zum Entfernen der geschätzten linearen Phase von
der geschätzten Momentanphase aufweist, um einen Schwankungsterm der Momentanphase zu
erhalten.
8. Vorrichtung nach Anspruch 6, bei dem die Verzögerungszeitmeßeinrichtung eine Ein
richtung zur Erfassung eines Verzögerungsfehlers durch Vergleich einer Zeitdauer, während derer
die PLL-Schaltung in einem Zustand des Schwingens mit einer bestimmten Frequenz bleibt, mit
einer Zeitdauer, während derer eine fehlerfreie PLL-Schaltung ohne Verzögerungsfehler in einem
Zustand des Schwingens mit einer bestimmten Frequenz bleibt, ist.
9. Vorrichtung nach Anspruch 6, bei der die Verzögerungszeitmeßeinrichtung (56) eine
Einrichtung zum Schätzen einer Zeitdauer aufgrund eines Änderungsabschnitts der Neigung der
Momentanphase ist.
10. Vorrichtung zur Erfassung eines Verzögerungsfehlers in einer PLL-Schaltung, umfas
send:
eine Frequenzimpulsanlegeeinrichtung (51) zum Anlegen eines Frequenzimpulses an eine zu testende PLL-Schaltung (52) als Referenztaktsignal,
eine Schätzeinrichtung (61, 62) zum Schätzen einer Momentanperiode eines von der PLL-Schaltung ausgegebenen Signals anhand dieses Signals, und
eine Verzögerungszeitmeßeinrichtung (63) zum Messen einer Verzögerungszeit anhand der geschätzten Momentanperiode.
eine Frequenzimpulsanlegeeinrichtung (51) zum Anlegen eines Frequenzimpulses an eine zu testende PLL-Schaltung (52) als Referenztaktsignal,
eine Schätzeinrichtung (61, 62) zum Schätzen einer Momentanperiode eines von der PLL-Schaltung ausgegebenen Signals anhand dieses Signals, und
eine Verzögerungszeitmeßeinrichtung (63) zum Messen einer Verzögerungszeit anhand der geschätzten Momentanperiode.
11. Vorrichtung nach Anspruch 10, bei der die Verzögerungszeitmeßeinrichtung (63)
eine Einrichtung zum Messen einer Zeitdauer von einem Zeitpunkt, zu dem der angelegte
Frequenzimpuls zu seinem ursprünglichen Zustand zurückkehrt, bis zu einem Zeitpunkt, zu dem
die Momentanperiode des Ausgangssignals von der PLL-Schaltung (52) sich plötzlich ändert, ist.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/251,096 US6291979B1 (en) | 1999-02-16 | 1999-02-16 | Apparatus for and method of detecting a delay fault |
US09/494,321 US6400129B1 (en) | 1999-02-16 | 2000-01-28 | Apparatus for and method of detecting a delay fault in a phase-locked loop circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
DE10006551A1 true DE10006551A1 (de) | 2000-11-30 |
Family
ID=26941388
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10006551A Withdrawn DE10006551A1 (de) | 1999-02-16 | 2000-02-15 | Vorrichtung und Verfahren zur Erfassung eines Verzögerungsfehlers in einer PLL-Schaltung |
Country Status (5)
Country | Link |
---|---|
US (1) | US6400129B1 (de) |
JP (1) | JP4513077B2 (de) |
KR (1) | KR100379354B1 (de) |
DE (1) | DE10006551A1 (de) |
TW (1) | TW445720B (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002075334A2 (en) * | 2001-03-20 | 2002-09-26 | Advantest Corporation | Apparatus and method for measuring and probability estimating for clock skews |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7012982B1 (en) * | 1999-11-24 | 2006-03-14 | Verizon Laboratories Inc. | Method and system for de-jittering of transmitted MPEG-2 and MPEG-4 video |
US6977950B1 (en) * | 1999-11-29 | 2005-12-20 | Lucent Technologies Inc. | Power distribution network for optoelectronic circuits |
US7203229B1 (en) * | 2001-06-14 | 2007-04-10 | Advantest Corporation | Apparatus for and method of measuring jitter |
US6737852B2 (en) | 2001-10-25 | 2004-05-18 | Advantest Corporation | Clock skew measuring apparatus and method |
US6832173B1 (en) * | 2002-07-30 | 2004-12-14 | Altera Corporation | Testing circuit and method for phase-locked loop |
US7308625B1 (en) * | 2003-06-03 | 2007-12-11 | Nxp B.V. | Delay-fault testing method, related system and circuit |
US7002358B2 (en) * | 2003-12-10 | 2006-02-21 | Hewlett-Packard Development Company, L.P. | Method and apparatus for measuring jitter |
US7317309B2 (en) * | 2004-06-07 | 2008-01-08 | Advantest Corporation | Wideband signal analyzing apparatus, wideband period jitter analyzing apparatus, and wideband skew analyzing apparatus |
US7460592B2 (en) * | 2005-05-04 | 2008-12-02 | Advantest Corporation | Apparatus for measuring jitter and method of measuring jitter |
US8155174B2 (en) * | 2007-03-23 | 2012-04-10 | Rambus Inc. | Hardware and method to test phase linearity of phase synthesizer |
GB0717800D0 (en) * | 2007-09-12 | 2007-10-24 | Mitsubishi Electric Inf Tech | Pulse analyzer |
US8531196B1 (en) | 2009-02-03 | 2013-09-10 | Altera Corporation | Delay test circuitry |
KR101631611B1 (ko) * | 2014-05-30 | 2016-06-20 | 한국표준과학연구원 | 시간 지연 추정 장치 및 그것의 시간 지연 추정 방법 |
US9836558B2 (en) * | 2015-03-16 | 2017-12-05 | Lectrispect, Inc. | Electrical system mapping utilizing plug-in modules |
KR102298160B1 (ko) * | 2015-08-13 | 2021-09-03 | 삼성전자주식회사 | 반도체 장치 및 이를 포함하는 통신 시스템 |
US10248520B2 (en) * | 2015-09-25 | 2019-04-02 | Oracle International Corporation | High speed functional test vectors in low power test conditions of a digital integrated circuit |
CN111081274B (zh) * | 2020-01-03 | 2022-03-25 | 西安电子科技大学 | 基于瞬时频率的带静默间断信号的端点识别方法及应用 |
CN114184099B (zh) * | 2021-11-04 | 2023-09-22 | 北京无线电计量测试研究所 | 一种测量引信时延的方法和装置 |
CN115575706B (zh) * | 2022-11-21 | 2023-05-02 | 保定新云达电力设备有限责任公司 | 适用于电能表校验仪的频率连续跟踪测量系统和方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4439737A (en) * | 1982-04-21 | 1984-03-27 | Rca Corporation | Phase locked loop, as for MPSK signal detector |
JPS6118221A (ja) * | 1984-07-04 | 1986-01-27 | Kokusai Denshin Denwa Co Ltd <Kdd> | 位相同期回路 |
US4686569A (en) * | 1986-05-29 | 1987-08-11 | Rca Corporation | Circuitry for reducing demodulation phase error as for an automatic deghosting system |
US4704574A (en) * | 1986-08-26 | 1987-11-03 | Rca Corporation | Phase difference measurement apparatus and method |
CA1301261C (en) * | 1988-04-27 | 1992-05-19 | Wayne D. Grover | Method and apparatus for clock distribution and for distributed clock synchronization |
JPH082624Y2 (ja) * | 1988-08-24 | 1996-01-29 | 日本電気株式会社 | 試験装置 |
JPH02246620A (ja) * | 1989-03-20 | 1990-10-02 | Advantest Corp | 周波数変換器を含むフェイズロックループ回路 |
US5578917A (en) * | 1995-03-20 | 1996-11-26 | Fluke Corporation | Repetitive digital sampling circuit using two delay lines for improved time accuracy |
KR20000001394A (ko) * | 1998-06-11 | 2000-01-15 | 윤종용 | 디지털 위상동기루프의 위상오차 검출방법과 그 회로 |
-
2000
- 2000-01-28 US US09/494,321 patent/US6400129B1/en not_active Expired - Fee Related
- 2000-02-15 KR KR10-2000-0006999A patent/KR100379354B1/ko not_active IP Right Cessation
- 2000-02-15 DE DE10006551A patent/DE10006551A1/de not_active Withdrawn
- 2000-02-16 TW TW089102642A patent/TW445720B/zh active
- 2000-02-16 JP JP2000038415A patent/JP4513077B2/ja not_active Expired - Fee Related
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002075334A2 (en) * | 2001-03-20 | 2002-09-26 | Advantest Corporation | Apparatus and method for measuring and probability estimating for clock skews |
WO2002075334A3 (en) * | 2001-03-20 | 2003-05-30 | Advantest Corp | Apparatus and method for measuring and probability estimating for clock skews |
US7127018B2 (en) | 2001-03-20 | 2006-10-24 | Advantest Corporation | Apparatus for and method of measuring clock skew |
US7356109B2 (en) | 2001-03-20 | 2008-04-08 | Advantest Corporation | Apparatus for and method of measuring clock skew |
JP2009081886A (ja) * | 2001-03-20 | 2009-04-16 | Advantest Corp | クロックスキューの測定装置および方法、ならびにクロックスキューの確率推定装置および方法 |
DE10291293B4 (de) * | 2001-03-20 | 2009-08-20 | Advantest Corp. | Vorrichtung zum Schätzen der Auftrittswahrscheinlichkeit und zum Messen von Taktversatz |
Also Published As
Publication number | Publication date |
---|---|
JP4513077B2 (ja) | 2010-07-28 |
KR20000071349A (ko) | 2000-11-25 |
US6400129B1 (en) | 2002-06-04 |
KR100379354B1 (ko) | 2003-04-08 |
JP2000235063A (ja) | 2000-08-29 |
TW445720B (en) | 2001-07-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10006551A1 (de) | Vorrichtung und Verfahren zur Erfassung eines Verzögerungsfehlers in einer PLL-Schaltung | |
DE3637145C2 (de) | ||
DE69905750T2 (de) | Einrichtung und verfahren zum kalibrieren von laufzeitunterschieden | |
DE10116380B4 (de) | Halbleiterprüfsystem | |
DE102008046831B4 (de) | Ereignisgesteuerte Zeitintervallmessung | |
DE2219085C3 (de) | Frequenzanalysator | |
DE2723707C2 (de) | Schaltung zur Erzeugung nicht-überlappender Taktimpuls-Züge | |
DE2346617A1 (de) | Verfahren zur pruefung der laufzeitverzoegerung einer funktionalen logischen einheit | |
DE2533824C2 (de) | ||
DE4404445C2 (de) | Integrierte Halbleiterschaltung und Verfahren zum Testen derselben | |
EP1554803B1 (de) | Verfahren und vorrichtung zum erzeugen eines taktsignals mit vorbestimmten taktsignaleigenschaften | |
DE112005001355T5 (de) | Vorrichtung zum Analysieren von Breitbandsignalen, Breitband-Periodenjitter und Breitbandversatz | |
DE3781229T2 (de) | Pruefsystem fuer direktzugriffsspeicher. | |
DE112005001645T5 (de) | Präzise Zeitmessvorrichtung und Verfahren dafür | |
DE2848159A1 (de) | Taktpulspruefeinrichtung | |
DE3702408C2 (de) | ||
DE112006002092T5 (de) | Schaltungskartensynchronisation innerhalb eines standardisierten Prüfinstrumentenchassis | |
DE10029335A1 (de) | Schaltung und Verfahren zur synchronen Datenabtastung | |
EP0766092A1 (de) | Testbare Schaltungsanordnung mit mehreren identischen Schaltungsblöcken | |
WO2019115143A1 (de) | Verfahren zur plausibilisierung bei der stromversorgung eines elektrischen motors | |
DE19625185A1 (de) | Präzisionstaktgeber | |
DE60122960T2 (de) | Digitale eingebaute Selbsttestschaltungsanordnung für Phasenregelschleife | |
DE3346942C1 (de) | Vergleicherschaltung fuer binaere Signale | |
DE10297489T5 (de) | Phasenanpassungsvorrichtung und Halbleiterspeicher-Testvorrichtung | |
DE19718467A1 (de) | Frequenzunabhängige Abtastkette |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |
Effective date: 20110901 |