TW445720B - Apparatus for and method of detecting a delay fault in a phase-locked loop circuit - Google Patents
Apparatus for and method of detecting a delay fault in a phase-locked loop circuit Download PDFInfo
- Publication number
- TW445720B TW445720B TW089102642A TW89102642A TW445720B TW 445720 B TW445720 B TW 445720B TW 089102642 A TW089102642 A TW 089102642A TW 89102642 A TW89102642 A TW 89102642A TW 445720 B TW445720 B TW 445720B
- Authority
- TW
- Taiwan
- Prior art keywords
- phase
- circuit
- delay
- signal
- frequency
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 78
- 238000012360 testing method Methods 0.000 claims abstract description 80
- 230000010355 oscillation Effects 0.000 claims abstract description 17
- 230000007704 transition Effects 0.000 claims description 25
- 238000005259 measurement Methods 0.000 claims description 24
- 238000004458 analytical method Methods 0.000 claims description 20
- 230000008859 change Effects 0.000 claims description 17
- 238000001514 detection method Methods 0.000 claims description 17
- 238000006243 chemical reaction Methods 0.000 claims description 8
- 230000001052 transient effect Effects 0.000 claims description 6
- 235000015170 shellfish Nutrition 0.000 claims description 3
- 238000000691 measurement method Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 30
- 238000001228 spectrum Methods 0.000 description 12
- 230000000875 corresponding effect Effects 0.000 description 9
- 238000004422 calculation algorithm Methods 0.000 description 8
- 230000002079 cooperative effect Effects 0.000 description 8
- 238000004088 simulation Methods 0.000 description 7
- 230000000630 rising effect Effects 0.000 description 6
- 230000003111 delayed effect Effects 0.000 description 5
- 238000005538 encapsulation Methods 0.000 description 5
- 238000013461 design Methods 0.000 description 4
- 238000009434 installation Methods 0.000 description 4
- 230000003068 static effect Effects 0.000 description 4
- 238000010998 test method Methods 0.000 description 4
- 108010038447 Chromogranin A Proteins 0.000 description 3
- 102100031186 Chromogranin-A Human genes 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000002474 experimental method Methods 0.000 description 3
- CPTIBDHUFVHUJK-NZYDNVMFSA-N mitopodozide Chemical compound C1([C@@H]2C3=CC=4OCOC=4C=C3[C@H](O)[C@@H](CO)[C@@H]2C(=O)NNCC)=CC(OC)=C(OC)C(OC)=C1 CPTIBDHUFVHUJK-NZYDNVMFSA-N 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 235000013599 spices Nutrition 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 238000010009 beating Methods 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000012886 linear function Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000009466 transformation Effects 0.000 description 2
- 241000207199 Citrus Species 0.000 description 1
- 206010027336 Menstruation delayed Diseases 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 235000013405 beer Nutrition 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 235000020971 citrus fruits Nutrition 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 210000004709 eyebrow Anatomy 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000008520 organization Effects 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 238000004091 panning Methods 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 230000002829 reductive effect Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/30—Marginal testing, e.g. by varying supply voltage
- G01R31/3016—Delay or race condition test, e.g. race hazard test
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
- G01R31/2836—Fault-finding or characterising
- G01R31/2839—Fault-finding or characterising using signal generators, power supplies or circuit analysers
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R25/00—Arrangements for measuring phase angle between a voltage and a current or between voltages or currents
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Tests Of Electronic Circuits (AREA)
Description
445720 A7 B7 五、發明說明ο ) 發明背景 1·發明範圍 : 本發明關於一裝置及一方法用以鎖相迴路電路之延遲 錯誤,特別關於延遲錯誤偵測裝置及延遲錯誤偵測之方法 ,適於偵測由VLSI (超大型積體電路)晶片上形成之 鎖相迴路(此後稱P L L ) » , 2.相關g藝說明 二同步系統以彼此分享時鐘邊緣之時序而執行合作作 業。當分享邊緣之時序被高準確度控制時,同步系統可以 較高頻率#業。圖1顯示同步系統之一例。此系統之構型 可使許多(此例中爲二)VLS I晶片1 1及1 2置於單 ―板上(未示出)。一參考時鐘办自一備於板上之高準確 振邀器_3 (如晶體基準:時鐘產生器)_供應至每一 Ί S I晶片1 :1友1 2二在圖2所示之在此等V L· S Γ 板上之P L L電路1 4及1 5中,由晶片上時鐘產生器之 時鐘0 11,好12及0 21,好22,與外部供應之參_考時鐘 、同步,及分別分配至子系統1 6及1 7 » (例如,參考 文件d 1 〇 ) 如上所述,以一內部時鐘之邊緣與參考時鐘之邊緣同 .. * - . - ·. · · · 步,在不同晶片間可自由發出及接收資料。將電壓控制振 .· - · • · · . - · - 盪器(V C 0 )之振盪波形之頻率及相位,與外部參考時 .... - - 鐘0之頻率及相.位校正,' P L L電路i 4及1 5 :扮演一角 色 > 即可將時鐘變形降至:最低並保證系統之高速作業、Λ 本紙張尺度適用中國國家標準(CNS>A4規格(210 X 297公釐)一4 · 閱 讀 背 面 之 注
者 經濟部智慧財產局員工消费合作社印東 445720 A7 B7 經 濟 部 智 慧 財 產 局 Λ 工 消 费 合 作 社 印 製 五、發明說明f ) 如眾所商知,在一微電腦中,時鐘信號之最壞情況瞬 • . .時値(峰至峰跳動)決定微電腦作業頻率》因此,在微電 腦中以測試方式偵出如延遲錯誤極爲必要,因該錯誤本身 爲時鐘瞬間變形。 其次,在P L L電路中之延遲錯誤對系統之影響將予 討論。圖3顯示PLL電路之一例。P L L電路包含相位 至頻率偵測器2 1 ·充電幫浦電路2 2,迴路濾波器2 3 ,VC〇_2 4及一時鐘解碼及緩衝電路2 5 ·假定一延遲 錯誤i? F 1出現在相位頻率偵測器2Λ之參考時鐘輸入。 如圖4所示,一參考時鐘0REF (由實線顯示)供應至P L L電路之相位至頻率偵測器2 1之參考時鐘輸入,變成 一變形時鐘0 (由虛線表示),其已因爲延遲錯誤 D F 1.出現在參考時鐘輸入上而延遲一固定時間,並被饋 至次級之充電幫浦電路2 2-。在P L L電路中一內部時鐘 · • . ' ' · ' . -·. ....... 1之邊緣(由實線顯:示:Γ與虛線時鐘边之邊緣同步,其· 已.延遲一Θ定時間,結果,發生一時鐘變彤以響應延遲錯 誤D F 1。此外,在參考時鐘輸入產生之偏移之時鐘變形 … . .. ,在P L L電路中未獲補償,並繼續保持一固定値。結果 出現一大而穩卑狀態之偏移》 - · · 由於此延遲錯誤D F 1並非P L L電路內部段.(內部 " 駔件)之錯誤.,P L L獲得同步狀態。準此,以測試 十. P L L電路之內部段在參考時鐘之延遲錯誤,非常困難。 .. · 但,此型延遲錯誤可輕易將外部參考時鐘办R E F與哼部時 ·· . . . ' 鐘好1加以比較而予以偵出:。 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)^ ------I------ 裝--------訂i——ίί !線 (. . ,」 {請先閱讀背面之注意事項寫本頁) 445720 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明e ) 其次如圖5所示•假定延遲錯.誤D F 2出現在充電幫 浦電路2 2之U p信號輸入。由於此延遲錯誤D F 2,在 充電幫浦電路2 2中之時序,用以將自相位至頻率偵測器 2 1輸出之ϋ p信號轉換爲一類比信.號至輸出,轉換之類 比信號已經延遲。此外,類比信號之延遲帶來VC024 之一振盪之時序延遲。在次一步驟中,相位至頻率偵測器 2 1將參考#鐘0REP之邊緣與內部時鐘之邊緣加以比 較,並利Ρ相位誤差信號控制.V C .p 2 4之振盪頻率之時 序,該誤差信號之高度與此二時鐘信號之升起邊緣間之時+. 間成比例。回輸控制繼續直到二時鐘信號之升起邊緣已對 齊。因此,此延遲錯誤D F 2與狀態轉變同時出現,並由 回輸加以補償。因此,延遲時間在狀態轉變後立即變爲最 大1因此 >.如圖6所、示,——時鐘變形在狀態轉變後立即變 • - ' · ... 爲最大,並.在:多_個連繪週期中降低至零,因爲,P L L電 • - · · .. 路爲一Ρ輸系統姐上所示/因此.,:發生一轉變_形*申於·+ 時序周圍之變形已受到限制,故很難以測試方式偵出轉變 …·· · . . · 變形。: 如上所討論,當延遲錯誤D F .1出現在相位頻率偵側 器2 1之參考時鐘輸入時,則發生具有掘定時間之時鐘變 形,此時鐘變形未由fL L電路補償》另一方面,當一延· 遲錯誤D F 2出現在充電幫浦電路2 2之U p信號輸入時 ,一大轉變時鐘變形與狀態有關而.出現v如圖7所示。由 . · . · · . · 延遲錯誤D F 2引起之轉變時鐘變形由?1^1^電路補償, 而接近零。應注意,在P L L電路之其餘各段(在迴路濾 ... · . 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱> --------------- ----------I.---線. (請先閲讀背面之注意事項^^寫本頁) 4 4 5720 A7 __· _L B7 經濟部智慧財產局爵工消费合作社印製 五、杳明說明.) 波器2 3·之輸入末端及V C 02 4之輸入端)中之所有延 遲錯誤’可在充電補償電路2 2之輸入端轉變爲延遲錯誤 一種固守錯誤·測試(參考文件d2 )傳統上被廣泛用 於V L S Ί晶片之驗證測試及製造測試中、首先,將簡短 說明固守錯誤測試· · , 一錯誤模型爲一模型,其中一物理故障爲抽象的。當 利用故障模型時,電路作業出現故障時,可利用電腦予以 * — 模擬:。·例如,一種情況下,X Μ 0 S ;(互補金氧半導體) 轉換器之一輸出繼續保持一邏輯値*1 *,可被解釋爲其中 存在轉換器之輸出中有一固守一故障。作爲此型式故障之 原因,可認爲在轉換器之輸出與V D D之間有一短路故障 ,或實際之開路故障使η Μ 0 S ‘( η頻道„金屬氧化物半導 ·. - 體.)之汲:極斷裂ι :+ . · ’ ' \ -r . . - " . ' 在_試中,一測試模式加在_試下電%之主要輸入,· 及一在測試下電路之主要輸出出現之電路之響應模式,加 以觀察。將響應模式與無故障作業中之所望値模式加以比 較,可檢査出電路是否故障》圖8顯示一無固守故障之N A ND閘ND 1之組合電路,及具有固寺◦故障(s - a - . _ 0 )之 N A N D 閘 N.D 2 » N A N D 閘 n D 1 及 N D 2 之輪出經由一 0R閘OR 1摘取作爲主要輸出。 _ .· · . · ·· 一 . _ · · 可在組合電路如圖8所示中偵湔固守0故障之測試漠 . :: .- · 式,爲^ 1 0/。.如圖8所宇,此測試模式'1:1 0',加至. 組合電路之主要輸入:當測試模式10 ΊΙΠ至組合電路 . . · . .. --------------v 裝--- <請先Μ讀背面之注意事項一^寫本頁) 訂· -線 α. 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) A7 B7 五、發明說明<?) (請先《讀背面之注意事項抨填寫本頁) 之主要輸入時,如其爲無故障,組合電路之主要輸出變爲* 另一方面,如組合電路有故障,其主要輸出爲 因此,將測試模式"1 1 0 β加至組合電路,可辨出在測.試 下或未測試下之組合電路中是否有故障。此外,當注意觀 察測試模式之値時,可看出此測試模式之產生,俾在固守 〇故障位置其採取一互補邏輯値βι β。 , 處理科技之迅速發展將積體電路(I C )推進亞微米 境界’俾禅延遲(由信號在信號線上傳播時之信號線造成 )較閘延遲(由信號經由閘元件·傳瘙每乏閘元件產生)更 爲嚴重。結果,延遲故障測試開始用於供微處理器之測試 (例如,參閱參考符號d3) »其次,將解釋傳統延遲故 障測試方法(參閱文件d 4 )。 已有二種故障模式建議用於延遲故障之用,其中之一 -辱聞延遲故障•另:一爲路涇延遲故障,如經由電路中之一 ": ·^ . . ·.···— ... ·,'..、 :鬧傳播之信.號之時間超過特定最壞傳播延遲値時,此電路— 存在閘延-故障。周理],如沿一信號路徑之信號傳播之時 間超過特定最壞傳播延遲値時,該電路即存在一路徑延遲 故障。 ^ 經 濟 部 智 慧 財 產 局 員 工·: 消 费 合 作 社 印 製 延遲故障測試需要二種模式測試》圖9顯示延遲故障 之一例。測試下說明之電路爲一組合電路,其包含第一, 第二及第三三個N A N t)閘N D 1,N D 2及N D 3,其 構型可使第一及第二N A N D聞N D 1及N D 2之輸出饋 入第三N A N D閘N D 3。首先,加入一開始模式V 1, 利用一慢„時鐘加至測試下電路之主要輸入。此例中之開始 本紙張尺度適用中國國家標準(CNS)A4規格(210*297公«> ~ ^ A7 44 57 2 0 _;__B7 _____ 五、發明說明(6 ) 模式v 1爲1 1 1 1 #。利用慢時鐘之理由爲延遲故障不 影響狀態轉變,如循環時間夠長而可使所有在電路中之轉 變可以解決。在測試下電路進入原始狀態後,一測試模式 V 2,利用一快時鐘加至測試下電路之主要輸入。此例、中 之測試模式又2爲'0 1 0 1"。因此,如圖9所示,第一 N A N D閘N D 1 (測試模式V 2之'*0 "加至輸入前緣) 之二輸入前緣之上前緣,第二NAND閘ND2(測試模 式V 2之;;0 w加至.輸入前緣)之二輸入之上前緣,及自第 —及箄二NAND閘ND 1及ND 2之輸出至第三NAN D閘ND 3輸入之信號線,均被啓動。’與測試模式V 2對 應之脈波經由此前緣及信號線傳播。結果,出現在測試下 (第三NAND閘ND 3之輸出)電路主輸出之每一脈波 ,與傳播延達時間對應。此輸出之最後値由輸出鎖存器鎖 .· .. .... 存’其i —快時鐘所觸發。鎖存之値甩以決定延遲錯誤是 ^ .. . - .· - _ · -· - 杏存在於測試下之電路.。通常/利用一快時鐘作爲系統時1 ..... ·;·. - - :鐘-圖1、0顯示上述之延琿錯誤測試之觀念。輸入.鎖存器 3 1及輸出鎖存器3 2分別連接至測試下電路之前級與後 級(組合電路、3」0 〇 :產生延遲錯誤測試之測試模式非常困難。理由爲,爲 了獨立偵測延遲時間之目標延遲錯誤,及電路中所有之其 他延遲錯誤,以下條仵必須滿足。即測試下啓動線路傳播 之髂徑上輸入脈波β及"經由參與測試下電路之'輸入線路之 路徑外傳播之敏化輸久脈波必須無假信號(例如,參考文 件d 5 ) »爲此理由,傳統延遲錯誤測試方法僅能產生少 . .一 : ' 紙張尺度適用中國國家標準(CNS)A4規格<210 X 297公釐> V - _ : 一 -------------7Λ 裝--- (請先閱讀背面之注意寧項f资窝本頁)
.V 線 經濟部智慧財產局貝工消f合作社印製 445720 A7 B7 五、發明說明(7 ) 數信號線之測試模式,因此僅能偵測出現電路中之少數延 遲錯誤· - -------pi--J 裝 i — {請先閱讀背面之注意事項f寫本頁) 在V L SI電路之尺寸及複雜性日益增加之際,在一 晶片中將所有時鐘邊緣與參考時鐘邊緣對齊,及以最小變 形分配時鐘信號已變爲更困難。爲此,引進數學上所謂Η -樹構型於時鐘分配網路(分配時鐘信號之接線)之布局 設計中。圖1 1顯示之曲線Η —樹爲賀伯曲線(例如,參 考符號d_6 )。因此,在Η —樹中,所有連接至葉形節點 之各單元自時鐘驅動器均爲等距灕,诗鐘變形理論上爲零 。此外,賀伯曲線爲自相似及能構造一電腦結構(三維接 線布局)(參考文件d 7 )。此外,賀伯曲線可利用遞歸 算法產生。利甩賀伯曲線於三維時鐘分配網路爲一有趣之 硏究範圍。 :' 由於V L S I電路之操作速度或逮率日益增加,時鐘 ... ....r . · :分配無泛.速度下測試.日益重要。.但,傳紙延遲錯誤測試' Ό· 方法不適於作有敗之時鐘分崩網路測試。 · .· — _ 經濟部智慧財產局貝工消費合作社印製 利用侓統延遲錯誤測試方法以測試如圖1 2中顯示之 PLL電路4、中之延遲錯誤甚爲困難,理由如下。第一 (i 當鎖存器已插入P L L電路4 0中|在P L L電路 4 0之內部時鐘中受到一額外變形。結果,性能損失無可 ... . 避觅,因而降低目.標作業速度。其次,(i i )爲了鎖存 ^ ...... ' . . - * P L L軍路之內,部時鐘V較高速度時鐘非常必要。即因而 .. ·, 引起自我矛盾; 私紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 445720 A7 __ B7 _____ 五、發明說明<?) 本發明槪述 本發明之一目的爲提供一裝置及一方法,利用一分析 信號之瞬時相位之斜率,用以偵測P L L電路中之延遲錯 誤。 爲完成上述目的,在本發明一特性中備有一方法,用 以偵測鎖相迴路電路中之延遲錯誤,其包含下列步驟:施 加一頻率脈衝至鎖相迴路電路,以造成鎖相迴路電路之狀 態轉變;自鎖相迴路電胳輸出之信號估計信號之瞬時相位 ;及測量瞬時相位之波動情況,測量谶相迴路電路以某一 頻率振盪之期間。 在較佳實施例中,上述估計瞬時相位之步驟包括:自 鎖相迴路電路之輸出信號之波形轉換爲分析信號;及估計. 分析信號之瞬時相位|上述之測量時期之步驟包括:將鎖 .. 相迴路電路在某一頻率振盪之期間,與蕪錯誤鎖相迴略電 路,其無延遲朔囊並以某二頻率振盪之期間加以比較,以' ... - 偵測延遲錯誤。 此外,上述之時間期間之測量爲估計瞬時相位之斜率 之改變部份之一方法。 經濟部智慧財產局員工消費合作社印製 (請先閲讀背面之注意事項文寫本I ) 在本發明另一特性中,備有一裝置用以偵測鎖相迴路 電路中之延遲錯誤,其包含:頻率脈衝施加裝置,用以施 加一頻率脈衝至測試下鎗相迴路電路作爲參考時鐘信號: • · , 轉換裝置用以轉換自測試下鎖相迴路電路輸出之信號波形 . ^ ,爲一分析信號:估計裝置用以估計分析信號之瞬時相位 :及延遲時間估計裝置用以自估計乏瞬時相位之波動,以 ..... . . . •, ·· - ...
氏張尺度適用中固國家標準(CNS)A4規格(210 * 297 S釐) _ I 44 57 20 B7 經濟部智慧財產局員工消費合作社印製 ; · _ ..一 五、發明說明(9 ) 測量延遲時間。. 在一較佳實施例中,上述之轉換裝置爲賀伯對產生器 ,此外,備有一裝置用以自估計之瞬時相位,估計線性相 位,及自估計之瞬時相位除去估計之線性相位,以獲得瞬 時相位之波動狀況。 . · · 此外,上述之延遲時間測量裝置可爲一偵測延遲錯誤 之裝置,其將鎖相迴路電路以某一頻率振盪之期間,與無 錯誤鎖相-路電路以某一頻率振盪之期間加以比較,以偵 測一延遲錯誤。 或者,上述之延遲時間測童裝置可爲一自該瞬時相位 之斜率改變部份估計時間之裝置。 本發明另外一特性中,備有一方法用以偵測鎖相迴路 電路中.之延遲錯誤,其包含下列步驟:施加一頻率脈衝至 .I . ' ' · 1 . 鎖相迴.路'電路,以使鎖相迴路電路之狀態轉變;.自鎖相迴 , ' ' •一 . - -·· " ··-·... . · ' ..... 路電路之輸出^信號,估計信號之瞬時期間-:及自瞬:時期間' , ' 警 測量鎖相迴路電路與某頻率振盪之期間。 在較佳實施例中,上述之測量時間期間步驟爲測量自 一時間點,其間輸入頻率脈衝返回其原始狀態,直到一時 間點、其中自鎖相迴路電路之輸出信號之瞬時期間突然改 變之步驟。. 在本發明另一.特性中,備有一裝置用以值測鎖相迴路 . .. . 電路之延遲錯誤*其包含;頻率脈衝施加裝置,以施加一 - · · · ··._. . . J 頻率脈衝至測試下鎖相迴路電路作爲參考時鐘信號:估計 1 , 裝置用以估計鎖祖迴路..電路輸出之信號之瞬時期間;及延 ——一---1·-------裝—— ί請先Μ讀背面之沒意事項r填窩本頁) 訂. --線 〇 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 445720 A7 B7 經濟部智慧財產眉.員工_消费合作社印製 五、發明說明(1Q )、 遲時間測量裝置用以自估計之瞬時期間測量時間期間。 在一較佳實施例中,上述之延遲時間測量裝置爲一裝 置,用以測量自一時間點,該點時,.輸入頻率脈衝返回其 原始狀態,直到一時間點,該點時,.自鎖相迴路電路之輸 出信號之瞬時期間突然改變爲止之時間期間。 以上本發明之务目的,結構,構型及效益將可自以下 較隹實施例之說明,配合伴隨之圖說而更爲明顯。 • -· 圖式筒略說明 ' 圖1爲一方塊圖顯示同步系統之一例,利用P L L電 路以將時鐘變形減Μ最小; 圖2爲時鐘脈波之波形,解釋圖1系統操作; 適3爲一方塊圖顯示相位頻率偵測器中有延遲錯誤之 ·- · . .· .... :P L L電路〜 ·; :' · •圖:4 .顯示時鐘脈波乏波形,以解釋Ί1Ι 3「中P L L電路- 、. ·. · ‘.· 賢. 之操诈:… ·. .· . · .- - · 圖5爲一方塊圖,顯示在充電幫浦電路中有延遲錯誤 之P L· L·電路‘; 圖6爲時鐘脈波之波形圖,說明圖5中P L L電路之.操作V :^ - -- ,.+·- * 圖7爲在P L L·電路中之相位頻率偵測器之狀態圖; * . _ · ^ 圖8爲一電路圖顯示組合電路之一例,其中存在一固 守錯誤:: : · • . .... - .. 圖9爲一電路圖顯示組合電路_之一例,其中存在一延 -----------------^ 裝 i — f 一 (請先閱讀背面之注意事項f寫本I) 訂· -線 α· 表紙張尺度適用中0國家標準(CNSXA4規格(210 X 297公笼) ~ 13 4 4 57 2 0 A7 B7 五、發明說明(11 ) 遲錯誤; _ 請 先 朋 讀 背 面 之 注 意 事 項 ί 寫 本 頁 圖1 0顯示一·觀念,以說明傳統延遲錯誤測試方法之 —•例: 圖11爲一圖形顯示賀伯曲線之一例; 圖1 .2鳥一方塊圖顯示‘傳統延遲錯誤測試方法之觀念 ,用以加在P L L電路上': ' 圖1 ^^圖形顯示一類比降頻信號加至P L L電路 之V C 0 位雜音波形△好(t )之對應改變; _ 1 圖形顯示升頻信號加至P L L電路之 . · VCO,及相位噪音波形Δ0 ( t )之對應改變; 圖1 各波形以說明以測試下之P L L電路之相 tepr . 位波動波(t),與無錯誤PL L電路之相位波動 彼形0 (¾加以比較,以偵:出延遲錯誤之方法;· . 圖.1 6爲一波形圖,顯示頻率脈衝信號及頻率脈衛之 ·· - · · • · 1 _ , 二辄,P L .L電路即由該脈衝使多孰行狀態轉變;· '/ -· · _ ' 一 , . . . ,'圖1 7爲一方塊圖顯示本發明延遲錯誤偵測裝置之第 一實施例;. 圖1 8爲一特性圖顯示Μ 0 S F E T之參數; 經濟部嘴慧財產局具工消t合作社印製 圖1 9爲一方塊圖顯示包含0 · 6um 5 - V C Μ 〇 S技術之P L L電路;· ' 圖2 0 ( a )顯未圖19中之1>乂1:電路輸入至 - .... - • * · V C 0之輸入波形; ' _ / · 圖2 0 ( b )爲一波形圖顯示圖1 9中p L L電路之 . r ... · .. —內部時鐘;: : 私紙張尺度適用中國國家標準(CNS)A4規绛<210 X 297公釐) 4 4 57 2 0 B7 五、發明說明(12 ) 圖2 1 (a )爲一波形圖顯示一測量結果•該結果得 自圖1 9中PLL電路之VCO之振盪波形之瞬時期間之 測量,其方法係利用本發明之零交叉方法: 圖2 1 ( b )爲一圖形顯示由本發明之方法估計之.相 位波動波形△办(t ) ; ,. 圖2 2爲一方塊圖顯示具有延遲錯誤之P L L電路之 —例,·其無法由本發明之方法所測試; 圖23 (a).顯示一輸入至圖22之PLL電路之 V C ◦之輸入波形;_ “ 圖23 (b)爲一波彤圖顯示圖22中之PLL電路 之內部脈衝; 圖2 4 ( a )爲一波形圖顯示一測量結果,該結果係 得自測量圖2 2中之P L L電路之V C 0之振盪波形之瞬 .時期間而得.,其方法爲本發.之零交叉方法;' ..·· · ·· 圖2 4:($.)爲一圖形'顯萊:由本發明之方法估計之相' _ , ..... ^ 位波動波形△: ( t ); -... ...- 圖2 5爲一方塊圖顯示一具有延遲錯誤之P L.L電路 之一例,其可1由本發明之方法加以測出: 圖2 6 ( a )顯示® 2 5之P L L電路之V C 0-輸 入波形: .: 圖2 6 ( b )爲一波形圖顯示圖2 5之P L L電路之 . ·. _ < ·- ., -內部時鐘; 圖2 7 ( a )爲一波形圖顧未一測量結果,其係得自 • - ·- 測量圖2 5中之P L L:^路之V C Q之振盪波形之瞬時期 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ilIttllllln — * I I <請先閱讀背面之注意事項寫本頁) ί I--訂 ill----線 α· 經.濟部智慧財產局員工消费合作社印製 4 4 572.0 A7 B7 經濟部智慧財產局員工济费合作社咿製 五、發明說明(13 ) » 間而得,其方法爲利用本發明之零交叉方法: 圖27(b)爲一圖形顯示由本發明之方法估計之相 位波動波形△0 ( t ); 圖28爲一方塊圖顯示具有延遲錯誤之PLL電路之 另一例',其可由本發明之方法加以測試; 圖2 9 ( a )顯示輸入至圖2 8中之PL. L電路之 V CO之輸入波形; 圖2 9 (b)爲一波形圖顯示圖28之PLL電路之 內部啤鐘; '-* .圖3 0( a )爲一波形圖顯示一測量之結果,得自測 量圖2 8之P L L電路之VCO振盪波形之瞬時期間,係 利用本發明之零交叉方法; 鼠3 CK( b )捧一圖形顯示本發明方法所估計之相位 據動’波形丨(f ί ; :.圖3 1爲一圖形顧示圖2 '5中之P L L電路利用本發; . -- - 明之方法之測試而得之實驗結果: _ - .... -' 圖3 2爲一圖形顯示利用本發明之方法測試P L L電 路之實驗結果、 圖3 3爲一方塊圖,顯示本發明延遲錯誤偵測裝置之 .* ·. 第二個實施例;、. - ;· ... .. - · '圖34顯示一理想時鐘信號之波形圖;: . :圖.3 5Λ( a)爲一時鐘信號之波形圖:及. 圖3 5 ( b )顯示得自_ 3 5 ( a )中所示之時鐘信號 . . ·. , ,由賀伯轉換而獲得之波形:: 請 先 閱 讀 背 面 -之 注
項SO!I裝 頁 I I訂 0 良紙張尺度適用中國國家標準(CNS)A4規格(21D X 297公釐) 44 57 2 0 五、發明說明(14 ) 主要元件對照 A7 B7 經濟部智慧財產局員工消费合作社印製 1 2 13 14 15 16 1 7 2 1 2 2 2 3 2 5 3 0 3 1 3 2 4 0 5 1 5 2 5 3 5 4 5 5 5 6 6 1 晶體基時鐘產生器 P L L電路 P L L電路 邏輯 邏輯 ' 相位頻率偵測器 充電幫浦 迴路濾波器 時鐘解碼及緩衝器 银合電路 輸入鎖伊器^-輸出鎖存器 P L L電路 頻率脈衝產生器 測試下PLL 賀伯對產生器 瞬時相位估計器 趨勢移除 延遲時間發現器: 零交叉時期偵測器 私紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) • U - A7 B7 44 5720 五、發明說明(15 ) 6 2 瞬時時期偵測器 63 延遲時期偵測器 * 較佳實例之詳細說明 本發明現在將參考圖1 3 - 3 3加以詳述,其中顯示 本發明之較佳實施例。本發明可倂入許多不同型式中,及 /或方式,不應解釋爲對揭示之實施例之限制;反之,所 提供之實施例可使此一揭示徹底而完全,並能充份傳達本 發明之範圍給精於此技藝人士/相同'號碼或字母代表全圖 中之相似元件或部份。 在說明本發明之較佳實施例之前,本發明之延遲錯誤 偵測方法之原理將予以討論。在此揭示中之延遲錯誤不包 洁:,圖3所示之相位頻率偵測器2 1之參考時鐘輸入端出 規之延遲錯誤D F T:。· : v : .. ..· - “· ' . . ·-" , 二1 如上所述,..在P’ L L電路中之相位頻率偵測器將參考 時:鐘之相位.與内部時锺之相位加以比較。相位頻率偵測器 S : . _ 、 之輸出驅動一充電幫浦電路。一迴路濾波器將充電幫浦電 路之輸出中之紋波除去,並將此直.流信號饋送至一V C 0 經濟部智慧財產局貝1消费合作社印製 。簡言之,相位頻奉偵測器輸出相位差信號至V C 0之輸 入,.以使其摔制該振盪。因此,V C 0改變其振盪頻率以 追蹤參考時鐘之頻率。之後,其以等於參考時鐘之頻率振 . · · · '· 盪,其相位亦#於該參考時鐘之相位。二瞬時頻率A f可 ·. ,, . 撤分內部時鐘之瞬時相位声(t )或V C_0輸出對時間而 -· ··· * .· . . · · -得。 - . K紙張尺度適用t國國家標準(CNS>A4規格(210 *297公釐) ~ |0* d^572〇 ,A7 B7 五、發明說明(1ό Μ (4.1.2) f = f0 + Μ 當Af爲常數,自方程式(4.1.1)可見,一瞬 時相位展現一恆定斜率:其在t之値爲t之線性函數β (4.2) 圖1 3 ( a〉顯示一類比信號加至V C 0,圖1 3 ( b)顯示VCO輸出之相位偏移△jzf(t)。例如,當 • V C 0之振塗頻率自高頻率f Η改變爲低頻率f L時,瞬 V ---- - . . · 時相位展現一負終率如圖1. 3 ( b)之箭頭所呆。當圖 • - ; - - . 3 ( a )之類比信號之降頻信號加至V C_◦時,相位偏^ 移波形Δ 0 ( ..t )之對應改變如圖1 3 ( b )所示.。此處 ' . -. 經 濟 部. 智 慧 財 產 局 負 工 消 费 合 作 社 印 製 吾人假定,P L L電路有一固定靜態頻率誤差△ r β (例如 參考符號d <)。即,相位波動波形△ 0 ( t )根據降頻 信號之負向傾斜迅速改變,在低頻率f 狀態轉變後,與靜 態頻率誤差△ V*之傾斜成正'比改變》如靜態頻率誤差 △ I *爲零,相位波動波形△ J ( t )與時間軸平行。反之 、當V C 0之Μ盪頻率自低頻率f L改變爲高蘋率f Η時, . * ' 瞬時相位展現一正斜率,如圖JL 4 ( b )之箭頭所示。圖 1 4 ( a )顯示加至V C 0之類比信號。/_ 本紙張尺度適用中國國家標準(CNS)A4規格<210 * 297公釐) 445720 A7 B7 五、發明說明(17 ) - 圖1 5顯示各波形說明自一時鐘波形X、( t )之相位 波動波形△ 0 ( t’)估計延遲時間方法之觀念。圖1 5 ( a )顯示無延遲錯誤(此後稱無延遲錯誤P L L電路)之 P L L電路相位波動波形( t )。圖1 5 ( b )顯示 一具有至少一延遲錯誤(以後稱爲延遲錯誤P LL電路) 之P L L電路之相位波動波形△ 0 ( t )。注意,吾人假 定一延遲錯誤出現在—點,.而非向位頻率偵測器之參考時. 鐘輸入。押V C 0之瞬時頻率以在時間點t i,自頻率 f 〇狀·態轉變至頻率f 1,瞬時相位之斜率顯示一改變由以 下方程式表之(4.3·1) ^ ------------V 裝.--- ! ... {請先閲讀背面之注$項1寫本頁) 歷 dt 2π(Δ£1), ^ < t < t- (4.3.1) .在此情況下△ f i等於△ f. £或0。同理,如V C 0之 ·- ... . '1 .. , " . ;.- .,〜 ; 瞬時頻:率έ在時間點12〃完成頻率厂丨至蠡率:£2之狀態'' 轉變,瞬時相位可由::下列方程式表之(4 : 3 : 2.)。 訂. -線 σ 經濟部智慧W-U!局Mx-^t合作社印製 £Φ(0 dt 2π(Μ2), t2<t<t. (4.3.2) 發現,V C 0之內部狀態可經由觀察瞬時相位波形之 .... ^ . . …· 斜率而予以監視。注意,內部狀態即使在e爲0時仍可 ' · ·..··- - . .·. - 盏視。.' / : 7 - .… - ....... ... , —.此外*如瞬時相位波形在該點附近改變其斜率之時間 點,已辨認出,PLL電路進入或移出某一狀態之邊緣時 表紙張尺度適用中國圉家標準(CNS>A4規格<210*297公爱> 經濟部智慧財產局員工消费合作杜印製 A7 B7 五、發明說明(〗8 ) 間可以測量。因爲,由於延遲錯誤,狀態轉變滯後, _P L L電路中之延·遲錯學,如每一P L L電路停留在某一 狀態之時間期間(t 2 - t :)可以測量,則可予測試。注 意,一延遲錯誤出現在相位頻率偵測器之參考時鐘輸入.端 ,可自可測試錯誤中排除》 · . 其次,將討論測試一延遲錯誤情況下加至P L L電路 之一信號。如前所述,延遲錯誤之影響可根據狀態轉變予 以觀察。即使一正弦波加至P L L電路,無狀態轉變發_生 _ 。因此,一靜態信號無法用爲延遲錯'誤之測試。另一方面’ ,當圖16 (b)之頻率脈衝加至PLL電路,向位頻率 偵測器輸出對應頻率改變之誤差信號,及PL L電路執行 —狀態轉變。即,瞬時信號可用來作爲加至測試延遲錯誤 之信'號。:: , ... . '· · · : . ... · · ·, - · · · 圖1 6 ( a )顯示頻率脈衝信號之波形·,其頻率執行 :一時期之脈衝改變:當頻率脈衝加至參考時鐘輸入, P L L電路進行二次狀態轉變。當圖1 6 ( b_ )之頻率脈 ' ' - -· 衝加至P L L電每,相位頻率偵測器在脈衝之上升邊緣時 ,輸出一升頻'信號,之後,在脈衝之下降邊緣輸出一降頻 信號。準此,如利用一頻率脈衝,上述方程式(4 . 3 . , 1 )所需之時間期間(t 2 - t \ )可獨特發.現。 .... ' : ' 本發明之延遲錯等偵測方法及裝置之發明,係由注意 瞬時相位之斜率,及分別利用基本頻率之時鐘波形之跳動 * . . - _ 估計方法之發展。跳動估計方法及裝置揭示於共同申請美 國專利號碼 0 9 / 2 4 6,4 5 8,. 1 9 9 -9 / 2,8 提 表紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公t) ΤΓ ----I I------ .^./1裝---------訂 ----^----線 <琦先閲讀背面之注意事項一^寫本頁) σ 445720 A7 B7 經濟部智慧財產局具工消費合作社印製 五、發明說明(19 ) 出申請,標題爲u測量一跳動之裝置及方法I,及共同繼續 專利申請號碼09/408,280,1 9 99,9,2 9提出,標題爲·測量一跳動之裝置及方法〜此等美國專 利申請之說明均併入此間。 圖17爲一方塊圖,顯示本發明之延遲錯誤偵測裝置 之第一個實施例。此延遲錯誤偵測裝置包含一頻率脈衝產 生器5 1用以產生一頻率脈衝信號,一測試下P L L電路 5 2被測試是否存在一延遲錯誤,一賀伯對產生器5 3, 測試下PLL電路5 2之輸出信號供應至該處,賀伯對產 生.器5 3之輸出信號供應i瞬時相位估計器5 4,一線性 相位移除器5 5被加上一自瞬時相位估計器5 4之輸出信 號,及一延遲錯誤發現器5 6,根據自線性相位移除器 5 5之輸出信號,以決定延遲錯誤是某存在。 · - · ... ^ . —頻奉fc ί®加至測-下P L· 電路5 2作爲自頻率脈 ... ...... . · 衝ί生器5 1之參考時信號3 ΐ.於參考時鐘信:號之頻率' 改變,測試下P L. L電路5 }受到狀態轉變,郊延遲錯誤 存在於P L L電路中-,則此等轉變影響輸出時鐘波形。 賀伯對產生器^5 3將獲得之時鐘波形X = ( t )轉換爲 Z c ( t ),瞬時相位估計器5 4估計分析信號Z e ( t ) 之瞬時相位,以自瞬時相位之相位波動△> ( t )測量時 間延逢、 如上述之美國專利申請號碼0 9 / .2 4 6,4 5 8.及 • , . , · · · C I Ρ專利申請號碼0 9 / 4 0 8,2 8 t)所揭示,在硏 • . - ;-., 究跳動測置方法中,零客叉係一重要觀念Λ此處以哼期測 ------------7J:裝·------- (請先閱讀背面之注意事項一it#-寫本頁) n It 訂 i--K — I !線 σ 本紙張尺度適用尹國國家榡準(CNS>A4規格<210X 297公爱)^22'
44572Q A7 B7 五、發明說明(20 ) 量觀點,波形之零交叉與波形之基本波之零交叉間之關係 ,將以圖3 4之理想時鐘波形X d 5 〇 % ( t )爲例作簡單說 明,其具有5 〇 %之工作週,如美國專利申請所揭示。 假定此理想時鐘波形之時期爲T。,理想時鐘波形之傅 里葉轉換可由以下之方程式(3 . 1)表示(參考Alan V.Oppenheim,AIan S.Willsky Ian T. Young"信號與系統 e,Prentice-HalI,Inc,1983)。 閲 面 之 注 項
K (3.1) 頁 經濟部智慧財產局貝工消費合作社印製 即基本波之時期等於時鐘信號之時期。 (3.2) Λ當時鐘信號之基本波.形被摘取時,其零交叉與原始時' - ..... - 鐘波形之零交叉相對應。因此,時鐘波形之時期可估計爲 自其基本波形之零交叉。此時,估計準確性,即使某些諧 .· 波加入基本波形亦無法改進。 其次,薄里葉轉換及分析信號將予以簡單說明(參考 ... - ,AthanasiOns Papoulis.著''類比及數位信號之分析'Gendai ..... , ,
Kogakusha, 19:82) β ,· .. : - 自方程試C 3 . ί )可看出,當波形X * ( t )之傅里 • ', -. 葉轉換計算後* :自負頻率至正頻率範圍之功率頻譜 ; - ...... · S a a ( f )可獲_。.此稱爲二側之功率頻譜負頻譜爲對 ^紙張尺度適用中國國家標準(CNS>A4規格(210 X 297公爱) 23^ A7 B7 44 ST 2 0 五、發明說明(21 ) f = 0軸之正頻譜之對照。因此,二側之功率頻譜係對f > Cl軸爲對稱,即,S ( _ f ) = S » · ( f ) *但負頻 率之功率頻譜無法觀察.此外,吾人可限定一頻譜 Gaa ( f ),其中之負頻譜爲零,可觀察之正頻譜加倍。 此稱爲一側功率頻譜。
Gaa(f) = 28ω(ί) Gaa(f) = 〇 f >0 f <0 (3.3.1) Gaa(f) = Saa(f)[l + sgn(f)] (3.3.2) 在以上方程試(3 . 3 ·. 2 )中, (f )爲· 激,當ί爲正時,其採ΐ 1.値,當f爲負時,採-1爲其 * . 1 ·' 、,,.. , .. · · . * ........ ......... 値。此一·側功率頻譜與分析信號z ( t )之:頻譜對應_。分< 析信號Ζ:( ·Γ)在時域中可以下式表之。 2(t)-Xa(t) + jXa(t) (3.4)
Xa(t) = H[Xa(t)] = i/;;Mdc (3>5) - - _··... . - _ · . - 方程式(3 . 4 )之實部對應原始之波形X a ( t ) 方程式.(3 . 4 )之虛部由原始波形X a ( t )賀伯轉換 私紙張尺度適用中國國家標準(CNS)A4規格(210 x 297公釐) -四- -1 I ^ I ^ 1 · l·— ^ n 1« . {锖先S讀背面之注意事項14-寫本頁) 訂-----r--丨-線 q 經濟部智悲W-產局見工消费合—社印製 445720 A7 B7 五、發明說明(22.) . Xa ( t )表之》如方程式(3 . D所示,波形X· ( t )之賀伯轉換可由此波形X e(t)l/^rt之卷積表示. 餘弦波cos (STTfot)之賀伯轉換可自下式獲得 H[c〇s(聊一 -ic cos{2nf0(y +1)} H[cos(2nf〇t)] π cos(2jif〇t)/;: c〇s(2jrf〇y)dy,sin(23rf〇t)^y sin(2jrf〇y)y dy 在上述方程式中,第一項之整數等於零,第二項之整 數爲7Γ /可獲得下式(3 . 6 )。 .乂 · ·* · ' … , ' ' .'' . H[cos(2rtf0t)] = jin (2πί〇ί) (3.6) 同理,可獲得下式 • Ί 1—-----------裝 i — ---訂 ———----'線 CO <請先Μ讀背面之注意事項再填窝本頁) 經濟部智慧財產局霣工消f合作社印製 H[sin (2πί〇ΐ)]» - cos (2πί0ί) (3.7) ....... • - 其次,對應一時Μ波形之方波之賀伯轉換可以獲得( 參考Stefan L. hanh,著之·信號處理之賢伯轉換'Artrch . --. ·. , House,Inc,,1996)。圖34之理想時鐘波形文<*50>«(1.)之 ·· - - .-· _ 傅里葉級數可由下式表之(.3:8)·。 12 Xd5〇%(t)!=2+n ~ 2π 1 cos^r-t——cos_ T〇 ' 3 Α〇 3?it + -cos5 Τλ 5 Τ〇 (3-8) Κ纸張尺度適用中國國家標準(CNS>A4規格(210 χ 297公釐) 44 5720 A7 B7 五、發明說明(23 ) 利甩上述方程·式(3 . 6 ),理想時鐘波形之賀伯轉 換可由下式(3 . 9 )獲得。 H[Wt)]哥n|t如耷“卜令一 j㈣ 圖35 (a)顯示一時鐘信號之波形,圖35 (b) 顯示圖3 .5 ( a )中之賀伯轉換時鐘信號後獲得之波形〃 此等波形係根據部份相加至第1 1諧波所得。此例中之期 . · 間T 〇爲2 Ο η秒。 分析信號z ( t )由J.Dugundji所介紹,並獨特獲得一 波形之包封(例如,參閱J.Dugundji所著之B實際波形之包 封及:,預旬τ'封IRE Tran.s.Inforin、Theo’ry,卷 I,T-4,53-57頁 」1958)。當一分析.信號:z ( t ).由極座標系統表示時.,可獲 <請先《讀背面之注意事項再填窝本頁> 經濟部智慧財產局真工消费合作社印製 得以了各方程式(3 , 1 σ . 1 ) 3.10.3)。 (3.1—0 •1 1 2(t) = A(t)e^e^ (3.10.1) (3.10.2) Θ〇) «= tan'1 -. Xa(0 (3.10.3) 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 445720 A7 B7 經濟部智慧財產局員工消t合作社印製 五、發明說明(24 ) • . 在‘此情況下,A( t )代表一波形X - (t )之包封。 爲此理由,z ( t )被J.Dugundji稱爲預包封。此外,Θ ( t )代表波形X· ( t )之瞬時相位》 如測量之波形以複數處理,其包封及瞬時相位可輕易 獲得。賀伯轉換爲轉換一波形爲一分析信號之工具。 現在返回圖17,賀伯對產生器5 3將時鐘波形Χ、( t )轉換爲分析信號z。( t )。時鐘波形Χε ( t )之賀 伯轉換可f U用下式(3 . 6 )獲得: 一 ._ · - . ' . ' -·* 『 Xc (t) = H[Xc(t)] = Ac sin(2nfc t + 6C + Δφ(〇) 在以上.方程式中,A。爲標稱波幅値* ί ε爲標稱頻率 値,0 c爲原始‘相位角,及△多(t )爲相位波動。 假定X。( t )及X、( t )爲一複函數之實部及虛部 ,以$方i式所表示之分析信號u ( l·)'可由賀伯對.產生 器3.獲得: y〜—二…:彳、^ ... - ZC(t) *-Xc(t)+_j^C(t) =Ac cos(Mfc t + Θ。十 Δφ(〇)+ j Ac sin (2refc t + 0C 十 Δφ〇)) 總結信號處理程序,由瞬時相位估計器5 4估計之時 鐘信號X « ( t )之瞬時相位.,根據上述美國專利申請,導 致以下之方程式(4 . 4 . 1 .)> • ·. · Θ ⑴=[2jtfc t + ec + Δφ(〇】 mod 2π (4.4.1) .... 應用上述之美國專利申請揭示之柑位打開方法於線性 先 閲 讀 背 面 之 注 項SO!I裝 頁 訂 k. 0 私紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) •厶1 A7 B7 (4.4.2) (4.4.3) 445720 五、發明說明P5 ) 相位移除器55中之0(t),以下方程式(4..4. 2 )可以獲得。 - Θ (t) = 2πίc t + + Δφ ⑴ 此外,線性相位〔2af = t + 0e〕利用線性函數配 合方法自0 ( t )估計而得,亦揭示於上述美國專利申請 中。但,一線性相位之估計範圍僅限於時間點t脈衝,在 該時間,P 16 ( b )中之頻率脈衝被加上。此後,線性 相位自0 (t)移除,因此波動項(t )可由下式(4 , 4 . 3 )獲得》 θ(〇 = Δφ(〇 最後,在延遲錯誤發現器5 6中· 一時間期間;(t 2 - :tl·) ,、在此期間P L L.電路停留一某狀態.,該期間利.用上 .. - 述方程.式(4 · 3 . 1 )々自在時間點t脈·衝後之時間期ι 間之相位斜率予以估計。是否存在一延遲錯誤,由.比較時. .. .一. 間期間(t 2 _ t ^ )與無錯誤P L L電路之時間期間( * t 2無边》— t 1無格SR)而決定0 本發明之此一延遲錯誤偵測方法稱爲“八f ( t ) ”方法 V * 。此△好(t )方法可偵測任何存丨在於測試下P L L電路 5 2之類比組件(充電幫浦鼋路,迴路濾波器,或V C 0 ··· ·..-. , - 。中之延遲錯誤。 · · * _ -圖3 3爲一方塊圖,顯示本發明之延遲錯誤偵測裝匱 . {. 之第二實施例。此延遲錯誤偵測裝置包含一頻率脈衝產生 ‘紙張尺度適用中國國家標準(CNSXA4規格(210 * 297公釐)-28- (請先閱讀背面之注意事項 —裝 一 W寫本頁) 訂---線 α· 經濟部智慧財產局貝工消费合作社印製 44 5T20 A7 A/ — B7 五、發明說明(26 ) 器5 1,以產生頻率脈衝信號,一測試下pi L電路,被 ' 測試以發現其中是否存在延遲錯誤,一零交叉偵測器6 1 ,以自測試下PL L電路5 2中偵測輸出信號之零交叉, 即’偵出一時間點,在該點時自測試下p L L電路5 2之 輸出信號横跨零波幅位準,一瞬時偵測器6 2,根據偵測 之零交叉找出測試下P LL電路5 2輸出信號之瞬時期間 ,及一延遲時間偵測器6 3,用以決定測試下F L L電路 52是否@在一延遲錯誤。
&參考時鐘信號,其頻率可'作脈衝改變,該信號自頻 率脈衝產生器5 1加至測試下P L L電路5 2之參考脈衝 輸入終端。因爲參考時鐘信號之頻率作脈衝性改變,測試 下P L L電路5 2受到狀態轉變,因此,如測試下P L L 電路5 2中出瑰延遲錯誤,此等狀態轉變之影響,將出現 • · ·,· ...-·*·· ·· . 在輸出時鐘波形中。' 測試下·Ρ L L電路5 2之輸出信號, -J …;: ...... . . . ’俞如,自測試下P L L電路5- 2中之V C 0乏輸出信號,… -;; . . - 一 . - 分流至零交叉偵測器6 1之輸入終端,自V C 0之輸出信 號之零交叉即在該處被偵出。偵出之零交叉饋送至瞬時期 間偵測器6 2之輸入終端,其再利用計數器計算二相鄰零 交叉間之時間間隔,並根據計數時間間隔,找出自V C 0 之輸出信號之瞬時期間。 延遲時間偵測器6 3偵出一延遲時間,該時間自頻率 脈衝之末端延伸至V C 0之輸出信號之瞬時期間,突然改 變,及將此延遲時間與無錯誤正常P L L電路之延遲時間 加以比較,以決定測試下Pl· L電路5 2中有無延遲錯誤 本紙張尺度適用令國國家標準(CNS)A4規格(210 *297公釐)"; (請先閱讀背面之注意事項再填寫本頁) SC)1 α· 經濟部智慧財產局員工消費合作社印製 A7 4 d 57 2 Ο .—___B7 ___ 五、發明說明(27 ) 。本發明之此一延遲錯誤偵測方法稱爲β零交叉方法"。 其次,將討論一特殊例1,其中,本發明應用在一無 錯誤P L L電路,即•無延遲錯誤出現之P L L電路。圖 1 9爲一方塊圖顯示無錯誤P L L電路,其中,無任何延 遲錯誤存在。此P L L電路包含一相位頻率偵測器2 1, —充電幫浦電路22,一迴路濾波器23,一乂0〇24 及一時鐘解碼及緩衝電路2 5。
模擬係以SPICE參數,0.6um 5 - V C Μ .0 S技術執行圖1 8顯示二CMOSFET之參數 。各波形係自SP I CE模擬而獲得。VC024之振盪 頻率爲1 2 8ΜΗ ζ。模擬波形之時間分辨率爲5 0 Ρ秒 。一相位波動彼形(t)係自模擬結果之波形測量而 得。此△好(t )之測量係利用M a t實驗所模擬。- . *' . - . * ' ' —圖2 0 : (: a )顯示至V; C 0 2 4之輸入波形。在此特 、殊例1 :中,一頻-率脈衝在時間點1 0 0 〇 · 5 η秒加.至' ' ..镛 ^ ...··.·· · P L L電路之參考時鐘輸入。頻率脈衝之頻率自髙頻改變 . - - - .. 爲低頻,及自低頻改變爲高頻如圖1 9所示。圖2 0 ( b )顯示P L i/電路之內部時鐘波瑕.。吾人可見,一降頻脈 波在施加頻率脈衝後之次一上升邊緣(約1 0 3 2 η秒之 時間點),輸入至V C. 0 24。一升頻脈波在約10 98 . _ . . . . . ' . ·. η秒之時間點加至VC024。 圖2 1顯示各波形•供將本發明之零交叉方法與本發 明之△办(t )方法加以比較。圖2 1 ( a 爲本發明零 交叉方法測量之V C _〇 2 4之振盪波形,之瞬時期間之測 • . -· · ^張尺度適用中困國家標準(CNS)A4規格(210 X 297公釐) -""" -------------V 裝--- (請先Μ讀背面之注意事項11寫本頁) 訂 -線 經濟部智慧財產局員工消费合作社印製 ^45720 A7 B7 經濟部智慧財產局貝工消費合作社印裂 五、發明說明?8. > . 量結果。虛線表示參考時鐘波形之瞬時期間》圖2 1 ( b )顯示一Λίί ( t ),萁係利用本發明之△ 0 ( t )方法 中利甩下列算法(由一實際波形轉換爲其基本頻率之分析 信號)所估計- 1 ·利用快傅里葉轉換(F F T、將X c ( t )轉換爲 頻率域/ ' 2· ·負頻率成份被切爲零。僅在時鐘頻率相鄰中之正 頻率成份p過一帶通濾波器(BPF),其他正頻率成份 亦切爲零。 ' ' 3 ·利用反快傅里葉轉換( I F FT)將頻譜轉換爲 時間域。 即,頻率在(2 0 MHz — 200MHz )範圍之頻 ,不包括第亡諧波,由通帶濾波器摘取,一△ 0 ( t ) ·, · · - .. ·· , 由反快傅里葉.轉換獲得、 ·· _ 〆 .. . . . ...» 5 :自圖2 1 乂 a >可以理解,因爲在時間軸方向分辨度 — - · - · ·· 曾爲甚高,自V C Q 2. 4之輸出信號之瞬時期間在二階段 • - . · 改變,即在頻率脈衝之上升邊緣及下降邊緣均改變,並在 左側之縱向虚線在頻率脈衝之時間點時,即,約在1 0 6 6 η秒之時間點返回原始期間》自此時間點,P L L電路 之內部時鐘對應頻率脈衝,開始其頻率追蹤作業,振盪頻. 率之狀態受到一轉變。在右慨之縱向虛線,由圖所見| V C 0 2 4試圖降低對應頻率脈衝上升邊緣之期間.,俾瞬時 期閭突然降低,因此,在該時間點,V C 0 2 4開始返回 • - .. 其期間至參考期間之作業(頻率脈衝施加前期間)。在此 ------—-----裝 (請先《讀背面之注意事項!^ 寫本頁) 訂.->· 線σ 卜紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱)-31 卜4 4 57 2 0 A7 B7 五、發明說明户). 二縱向虛線間時間隔5 7. . 7 η秒爲一時間期間,在此 期間,振盪頻率之·狀態受到一轉變。 觀察圖21(b)之,可知由於降頻脈波 已在約1 0 5 Ο η秒之時間點t 1完成而引起之狀態轉變 ,及對應升頻脈波之次一狀態轉變在約5 8 . 3 Ο η秒之 後之時間點t 2開始,已自時間點t 1通過。此特殊例1 證明,· P L L電路停留在某一狀態之時間期間,如瞬時相 位斜率之P量及頻率脈衝信號組合時,該時間期間即可估 計 β 厂 -' '''" 其次,說明第二個特殊例,其中,本發明應用在一具 有延遲錯誤出現在參考時鐘輸入之Ρ L L電路中.。圖2 2 爲一方塊圖顯示一 P L L電路,其中一延遲錯誤D F 1出 現在P L L電路之相位頻率偵測器2 1之參考時鐘輸-入中 » P L L電路之構型與圖9所示相似。此型式之延遲錯 . ·. - · · · 誤無法以本發明.之方法測試或偵出。其理由「可自下列說明_ - ·. 而淸晰:。 經濟部智慧財產局員工消费合作社印製 ------1------Μ 裝·—— {請先《讀背面之注意事項f寫本頁> ;線· 圖2 2之P L L電路保由SP I CE所模擬。爲出現 在參考輸入之延遲錯誤D F 1之數字模擬,一系列偶數個 反相器必須插入電路中* : .圖23 (a)顯示VC 0.2· 4之一輸入波形。頻率脈 衝之頻率自高頻變爲低頻,及自低頻變爲高頻如2会所 示。圖.2 3 ( b )爲P L L電鯰之一內部時鐘波形。虛繞 • .· 爲參考時鐘波形》可見PL L電路之內部時鐘波形不與參 考時鐘波形同步,並發生一怪定之時鐘變形。 本紙張尺度適用中國國家標準(CNS>A4規格(210 * 297公爱)-32- .經濟部兒慧財產局員工消费合作社ep·製 44 57 2 0 A7 ' — B7 五、發明說明严) 圖2 4顯示之波形係供將本發明之零交差方法,與本 發明之△应(t )方法加以比較。圖2 4 ( a )爲由本發 明之零交差方法測量之V C 0 2 4之振盪波形之瞬時期間 之測量結果。虛線爲參考.時鐘波形之瞬時期間。圖2 4.( b )爲利用上述之算法(轉換一實波形爲其基本頻率之分 析信號之程序)估計之△0 ( t ),該算法用於本發明之 △办(t )方法中。 自圖_2 4可看出,即使一延遲錯誤D F 1出現於參考 時鐘之輸入端,PLL電路已正’確進_行一狀態轉變*因此 ,此型式之延遲錯誤無法由監視P L L電路之內部狀態而 偵出。反之,自圖23(b)可知,此型延遲錯誤可輕易 由與一外部參考時鐘比較偵出。此特殊例2可證明本發明 之方法不能偵出出現於P L L電路之參考時鐘輸入之延遲 錯誤 D F 1 。. · ....:. . ..· - * : · ·. ' . - : '其次•討論特殊例:3 ;.其中,本發明應用於一具芦延' 遲錯誤出現在充電幫浦電路之信號輸入之P L L電.路。圖 2 5爲一方塊圖顯示一P.L L電路,其中一延遲錯誤 D F 2出現在P L L電路之充電幫浦電路2 2之信號輸入 / P L L電路之構型與圖1 9之構型相同。 充電幫浦電路2 2有二信號輸入終端。一信號輸入終 端有一邏輯信.號U ρ自相位.頻率偵側器2 1輸入,另一信 • * ·. · . 號輸入終端有一自枏位頻率偵測器2 1術入之邏輯信號 . * D 〇 W η。自柑位蘋率偵測器2 1輸入之爵輯信號U ρ或 D 〇 w η由充電幫浦電路2 έ轉換爲類比信號。邏輯信號 本紙張尺度適用中國國家標準(CNS)A4規格(210 * 297公釐〉-33 - ----—14 — — —!·裝.1 — Λ)... (請先閱讀背面之注意事項表寫本頁)
訂_ J ;線- 經濟部智慧財產局員工消費合作社印製 44 5720 . . A7 B7 五、發明說明P1 ) U P及D 0 w η分別對應“增加頻率"及"降低頻率”之狀態轉 變。: .爲啓動各狀態轉變,需要不同之頻率脈衝。(i )在 偵測出現在充電幫浦電路2 2之U p信號輸入之延遲錯誤 情況下,頻率脈衝信號之頻率順序自高頻率變爲低頻率, 及自低頻率變爲高頻率。反之,(i i),在偵測出現在 充電幫浦電路2 2之D own信號輸入之延遲錯誤DF 3 (參考圖2 8 )時,蘋率脈衝之頻率順序自低頻率變爲高 頻率._,·及自高頻率變爲低頻率。'在此情狀下’如前討論之 固守錯誤測試之相同觀念亦可應用。即,在測試固守零錯 誤情狀下,測試模式採取在錯誤位置產生處之相反邏輯値“ 1 _',即亦足夠。 首先,將討論一 PL L電路,其具有r延遲錯誤- D F 2出現在充電幫浦電路2: 2之U P.信號輸人》圖2 5 . .· - ... - . . ..... .... ... . - ..... . - .. 之P L L電路爲由S P I C E模擬。模擬出.現在U p信號… ; - · ... ..... - 輸入之延遲錯誤,一系列之偶數個反相器插入電路.中。延 • · 遲錯誤DF2之延遲時間爲2.957η秒。頻率脈衝之 頻率自高頻率變爲低頻率,及自低頻率變爲高頻率如圖 2 5所示。 圖2 6 (a )顯示V X 0 2 4之一輸入波形•圖2 6 ..... .. (b+)爲P L L電路之內部時鐘波形。虛線爲參考時鐘波 形。. ^ 圖2 7爲一波形圖,供將本發明之零交差與本發明之 △必(t )方法加以比較、圖2 7 C a )爲,測量結果,. 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)-34 - ------------v裝--- (請先閱讀背面之注意事項#r春寫本·!) 幻· --線· 445720 A7 B7 五、發明說明户) 其係由本發明之零交差所測之V c 0 2 4之振盪波形之瞬 時期間。虛線爲參考時鐘波形之瞬時期間。時間期間(t 2 一 t i )時’ P L L電路留在某一狀態,該時間期間被測量 爲約 61 . 65η 秒。圖 27 (b)爲一Δ0 (t),其 係利用上述算法(轉換一實波形爲其基本頻率之一分析信 號之程序)所估計,該算法用於本發明之Δ0 ( t )方法 中β時間期簡ti)估計約爲6 1 . 9〇n秒。 其次將討論一P L L電路具有一延遲錯誤D F 3於 充電幫浦電路2 2之D own信號輸入》圖28之P-LL 電路由SPICE所模擬。爲延遲錯誤DF3作數字模擬 ,需要數個偶數之反相器插入電路中。延遲錯誤D F 3之 延遲時間爲4.413n秒。頻率脈衝自低頻率變爲高頻 率,及自高頻率變爲傅頻率.,如圖2 8所示。 圖2 9 ( a )爲輸至V C 0 2 4之輸波形。圖2 9 ( •:b )爲P L L電路之內部時鐘波形。迨線爲屬考時鐘波形… 圖3 0爲一波形圖,用以將本發明之零交叉方法與本 發明之△ 0 ( t )方锌加以比較。圖3 0 ( a )爲一測量 結果,即由本發明.之骞交叉方法所測之V C 0 2 4之振盪 波形之瞬時期間之結果》虛線爲參考時鐘波形之瞬時期間 。時間期間(t 2 - t Γ)估計爲2 9 . 2 5 η秒。圖3 0 • ' ..... . (b )爲利用上述之耸法(轉換一實波形爲其基本頻率之 分析信號之程序)所估計之△ 0 1 ),該算法用於本發 明之△ 0 ( t )方法中。時間期間(.t 2 — t :)估計約爲 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公龙)-35- i.----·ι*-------裝--- 一 . <請先閱讀背面之注意事項ί寫本頁) 訂.Τ --線· 經濟部智慧財產局負工消费合作社印製 經.濟部智慧財產局員工消费合作社印製 A7 B7 五、發明說明f3 ) 2 5 · 2 Ο η 秒。 現在,本發明之Δ0 ( t )方法將與本發明之零交叉 方法加以比較。圖2 5之P L L電路用於此實驗中,充電 幫浦電路2 2之信號輸入存在之延遲錯誤時間自〇 — 7 η 秒變化。 圖3 1顯示PLL電路上之實驗結果,該電路具有一 延遲錯誤DF 2於充電幫浦電路2 2之Up信號輸入。自 圖3 1可—出,本發明之Δβ ( t )方法提供估計値,其 與本發明之零交叉方法之値可以互換、此估計之延遲時間 顯示一步進變化。此係因爲相位頻率偵測器2 1僅在時鐘 邊緣之時#,引起PL L電路之狀態轉變。 圖3 2顯示在具有延遲錯誤D F 3,出現在充電幫浦 電路2 2之D o w η信號輸久之P L L電路上實驗結果。 . · . , 以本發明之零交叉方法與本發明之△0(t)方法加以比 ..... - 較,自圖3 2可看出,零交叉方法有一大偏龙誤差。和因·' 爲一零交叉方法之測量點僅限於零交叉上。另一方面.,△ 0 ( t )方法在時間分辨度上則無限制,即使波形期間甚短。將 圖3 1與圖3 2互相比較可淸晰看出,△ 0 ( t )方法可 偵出等於或長於2 η秒έ延遲錯誤。換言之,本發明之 △办(t )方法可偵出延遲錯誤而與波形之期間無關。 . 自上述結果可淸楚瞭解,本發明之(t)方法使 . .. P L L電路之狀態變爲低頻率狀態,並提供可與本發明之 r . * - . .-. 零交叉方法之値可互換,即估-計在P L L電路爲某一狀態 時之時間期間。反之,在使P L L電路狀態轉變至一高頻 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -36- i — ;——-I--------裝 i — (請先閱讀背*之注意事項ί寫本頁) '10. .線- 445720 A7 B7 五、發明說明P4_ ) 率狀態,並估計P L L電路爲某一狀態之時間期間時, △办(t ).方法可提供一較本發明之零交支方法爲小之偏 壓誤差。 _ 但,本發明之( t )方法不能測量延遲錯誤之延 遲時間。此可由一事實非常淸楚,即由3 1與3 2中所繪 之每一時間期間(t 2 — t i)與延遲錯誤之延遲時間不成 正比變化。 如上述,本發明之△ 0 ( t )方法採取下列步驟Γ (i )·施加一頻率脈衝至一P I/L電路;(1丨)暫時使 • , PLL電路留在以某一頻率振盪之狀態;及(i i i)以 測量P L L電路留在以該頻率振盪狀態之時間期間之方式 ,以偵出P L L電路中之延遲錯誤。結果,利用本發明之 △ 0 ( t )方法之延遲錯誤偵測方法之特徵爲,不需要觸 .· .... ^ · 發fi號作取樣作又,、及在皓間分辨度上亦未加限制.,即.使 波形之期間甚短》 : ' ' '' " . .. / "'· ' " - - —.., " 在另一方面,利用本發明之零交叉方法以.偵測延遲錯 誤*須要一觸發信號以作取樣作業,如波形之時期甚短, 則有大偏壓誤差。此等事實已由S Ρ I X Ε之模擬及利用
Mat實驗之測試模擬證實。 • - .. 此外,因爲P L L電路爲一回輸系統,延遲錯誤可引 起瞬時變形/因爲變形發生之時序受到限制,、利甩一觸發 波於本發明之零交叉方法中實施測試非常困難。其理由爲 目標零交叉必須準確予以捕捉。反之,本發明之△ 0 ( t ·· .. )方法之優點爲在時間分辨度上未加任何限制。此外,尙 本紙張尺度適用中國國家標準(CNS)A4規格(210 * 297公釐)-37- 閱 讀 背 面 之 注 意 事 寫 本 頁 經濟部智慧財產局貝工消费合作社印製 A7 B7 ^445720 五、發明說明P5 ) I----—I--111UK· . 11 (請先M讀背面之注意事項f窝本頁> 有一優點,延遲錯誤存在於測_下PL L電路中之混合信 號段(充電幫浦電路,迴路濾波器及V C 0 )時,可被同 時測試或偵出。 本發明已以上述之實施例以舉例方式加以說明,對精 於此技藝人士而言,不同修改,改變及/或實施例之微小 改進當屬可行,而不致有悖本發明之精神與範圍、準此, 應瞭解本發明並不限於所述之實施例,並擬包括所有修改 改變及/$微小改進均可屬於本發明申請專利範圍之範疇 內。· * '’二 此外,上述之參考號碼d 1 — d 8如下。 [dl]Jan M.Rabaey,數位積體電路;一設計遠景/“11以6· Hall,Inc.,1996. .[d_2]:Hideo Fujiwara,電腦之設計及測試\_Kogakutos-ho Co.Ltd.,1990. .. * .[d3]:R..$c.ott .Fethe.rst:ori,Imtia.z. P.Sbaik 及 Siyad • - C,Ma,“AMD-K6微處理器之可測試特性n,IEEE國際測試會議 ,406-413 頁,1997. 經 濟 部 智 慧 財 產 局. 員 工. 消 费 合 作 社 印 製 [d4]:Sudhakar M.Reddy,延遲錯誤:模式,錯誤模擬,及測 試產生,ΙΕΕΕ國際測試會議講授,1995.
[45]:Anlcan K.Ppram.anick 及 Sudhakar M.Reddy,*1路徑延 遲錯誤可測試組合電路之設計”,IEEE國際錯誤容忍計算講 . 」 習會,.374-38 1 頁,1990. ... * [d6]:Nifclaus Wirth,算法+資料_結構=
Hall,Inc., 1976. .、 本纸張尺度適用中國國家標準(CNS〉A4規格(210 X 297公爱)-38 - 445720 A7 ____ B7___ 五、發明說明严) [d7]:Manfred Schroeder,Fractals,Chaos,Power Laws.W.H. ...
Freeman and Company, 1991.
[d8]:Floyd M. Gardner,“充電幫浦PLL之相位準確性 ",ΙΕΕΕ Trans.Commun.,# COM-30,2362-2363M ,1982. ------Γ------裳--- <請先閱讀背面之注意事項I寫本頁> 訂· -線. 經濟部智策財產局員工消费合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210 x 297公釐)- 39-
Claims (1)
- ο 2 7 5 4 4 A8BSC8D8 六、申請專11¾圍/ 1 -丄·理 相迴路電路中之延遲錯誤_||:;,包 含以下步驟' /脅 施加一頻率脈衝至鎖相迴路電路,以致使該鎖相迴路 電路的狀態轉變: 從該鎖相迴路電路輸出之信號估計該信號之瞬時相位 :及 , 從該瞬時相位之波動項目測量一時間期間,在該期間 該鎖相迴芦電路停留在振盪於某頻率的狀態中。 2 ·如申請專利範圍第1,項之延遲錯誤偵測方法,其 中該估計瞬時相位之步驟包含下列步驟: 將來自該鎖相迴路之輸出信號的波形轉變爲分析信號 :及 、估計該分析信號之瞬時柑位,且其中該測量時間期間 、.之步屬包括以下步驟: .偵.測延連錯誤,藉由將鎖袓迴路電路停留.在振盪於某' 頻率之狀態的時間期間來與無錯誤之鎖相迴路電路在無延 遲錯誤下停留在振盪於某頻率之狀態時之時間期間相比較 經濟部智慧財產局員工消费合作社印製. 3 .如申請專利範圍第2項之延遲錯誤偵測方法,其 中該測量時間期間之步驟爲自該瞬時相位之斜率之改變部 份的;時間期之方法。. 4 . — 鎖相_路電路中之延遲'錯'法’包 含下列步驟分 …γ ·. -, 施加-一頻率脈衝至鎖相迴路電路,以致使該鎖相迴路 本紙張尺度適用中國國家標準(CNS)A4規格<210 »< 297公爱> -40 - 目迴路電路中之延遲錯誤的,包 445720 六、申請專利範圍 電路的狀態轉變: 從鎖相迴路電路之輸出信號估計該信號之瞬時期間; 及 從該瞬時期間測量鎖向迴路電路振盪於某頻傘狀態的 時間期間。 . 5.如申請專利範圍第4項之延遲錯誤偵測方法,其 中該測量時間期間之步驟爲一測量從輸入頻率脈衝返回其 原始狀態^時間點直到一時間點爲止的時間期間之步驟, 在該時間點,來自該鎖相迴路電路之輸出信號的瞬時期間 突然改變。. Ml. 含: 頻率脈衝施加機構,用以施加頻率脈衝至測試下之鎖 "* . · · · . 相迴路電路,作爲參考時鐙信號; .轉換機構| ·用以將輸出自棚試下之鎖相遡路電路的信 號之波形轉換爲分析信號; 估計機構,用以估計該分析信號之瞬時相位:及 延遲時間測量機構,用以從所估計之瞬時相位的波動 項目測量延遲時間。 7 .如申請專利範圍第6項之延遲錯誤..谭測裝置,其 中該轉換機構爲賀伯對產生器,並且更包含: 用以從所估計之瞬時相位估計一線性相位,並自所估 計之瞬時相位移除所估計之線性相位來獲得瞬時相位之波 動項目的機構。 ---—I — J---— —'p^.---- ! — 訂----'· (請先間讀背面之注意事項再/#'寫本頁) 經濟部智慧財產肩具工消费合作社印製 -I '^1 t— |> I I _ 本紙張尺度適用中國國家標準(CNS)A4規格(210x297公釐) -41 - 4457 20 A8 B8 C8 D8 六、申請專利範圍/ 8 .如申請專利範圍第6項之延遲錯誤偵測裝置,其 :中該延遲時間測量機橇爲用以偵測一延遲錯誤的機構,其 方法爲藉由將鎗相路電路振盪於某頻率之狀態的時間期間 來與無錯誤鎖相迴路電路在無延遲錯誤下振盪於某頻率之 狀態的時間期間做比較。 . 9 .如申請專利範圍第6項之延遲錯誤偵測裝置,其 中該延遲時崮測量機構爲,用以估計該瞬時相位之斜率改 變部份之声間_的機構 ίο . — b鎖相迴路電路之延遲錯置,包 ..巍 含: 頻率脈衝施加機構,用以施加一頻率脈衝至測試下之 .鎖相迴路電路作爲參考時鐘信號: 估計機構,用以從輸出自鎖相迴路電路之信號估計該 • . . .." .· ::信號之瞬時期間久及: ^. 一 . — . \ .... · ... 延遲時間測量機構用以從所估計之瞬時期間測量時間其中該 期間 .如申請專利範圍第1 〇項之 經濟部智慧財產局貝工消费合作社印製 延遲時間測量機構爲用以測量從輸入頻率脈衝返回其原始 狀態的時間點直到一時間點爲止的時_間期間之機構,在該 * · 時間點來自鎖相迴路電路之輸出信號的瞬時斯間突然改變 本紙張尺度適用中國國家標準<CNS)A4規格(210 X 297公髮).-42 -
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/251,096 US6291979B1 (en) | 1999-02-16 | 1999-02-16 | Apparatus for and method of detecting a delay fault |
US09/494,321 US6400129B1 (en) | 1999-02-16 | 2000-01-28 | Apparatus for and method of detecting a delay fault in a phase-locked loop circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
TW445720B true TW445720B (en) | 2001-07-11 |
Family
ID=26941388
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW089102642A TW445720B (en) | 1999-02-16 | 2000-02-16 | Apparatus for and method of detecting a delay fault in a phase-locked loop circuit |
Country Status (5)
Country | Link |
---|---|
US (1) | US6400129B1 (zh) |
JP (1) | JP4513077B2 (zh) |
KR (1) | KR100379354B1 (zh) |
DE (1) | DE10006551A1 (zh) |
TW (1) | TW445720B (zh) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7012982B1 (en) * | 1999-11-24 | 2006-03-14 | Verizon Laboratories Inc. | Method and system for de-jittering of transmitted MPEG-2 and MPEG-4 video |
US6977950B1 (en) * | 1999-11-29 | 2005-12-20 | Lucent Technologies Inc. | Power distribution network for optoelectronic circuits |
US7127018B2 (en) * | 2001-03-20 | 2006-10-24 | Advantest Corporation | Apparatus for and method of measuring clock skew |
US7203229B1 (en) * | 2001-06-14 | 2007-04-10 | Advantest Corporation | Apparatus for and method of measuring jitter |
US6737852B2 (en) | 2001-10-25 | 2004-05-18 | Advantest Corporation | Clock skew measuring apparatus and method |
US6832173B1 (en) * | 2002-07-30 | 2004-12-14 | Altera Corporation | Testing circuit and method for phase-locked loop |
US7308625B1 (en) * | 2003-06-03 | 2007-12-11 | Nxp B.V. | Delay-fault testing method, related system and circuit |
US7002358B2 (en) * | 2003-12-10 | 2006-02-21 | Hewlett-Packard Development Company, L.P. | Method and apparatus for measuring jitter |
US7317309B2 (en) * | 2004-06-07 | 2008-01-08 | Advantest Corporation | Wideband signal analyzing apparatus, wideband period jitter analyzing apparatus, and wideband skew analyzing apparatus |
US7460592B2 (en) * | 2005-05-04 | 2008-12-02 | Advantest Corporation | Apparatus for measuring jitter and method of measuring jitter |
WO2008118659A1 (en) * | 2007-03-23 | 2008-10-02 | Rambus Inc. | Hardware and method to test phase linearity of phase synthesizer |
GB0717800D0 (en) * | 2007-09-12 | 2007-10-24 | Mitsubishi Electric Inf Tech | Pulse analyzer |
US8531196B1 (en) | 2009-02-03 | 2013-09-10 | Altera Corporation | Delay test circuitry |
KR101631611B1 (ko) | 2014-05-30 | 2016-06-20 | 한국표준과학연구원 | 시간 지연 추정 장치 및 그것의 시간 지연 추정 방법 |
US9836558B2 (en) * | 2015-03-16 | 2017-12-05 | Lectrispect, Inc. | Electrical system mapping utilizing plug-in modules |
KR102298160B1 (ko) * | 2015-08-13 | 2021-09-03 | 삼성전자주식회사 | 반도체 장치 및 이를 포함하는 통신 시스템 |
US10248520B2 (en) * | 2015-09-25 | 2019-04-02 | Oracle International Corporation | High speed functional test vectors in low power test conditions of a digital integrated circuit |
CN111081274B (zh) * | 2020-01-03 | 2022-03-25 | 西安电子科技大学 | 基于瞬时频率的带静默间断信号的端点识别方法及应用 |
CN114184099B (zh) * | 2021-11-04 | 2023-09-22 | 北京无线电计量测试研究所 | 一种测量引信时延的方法和装置 |
CN115575706B (zh) * | 2022-11-21 | 2023-05-02 | 保定新云达电力设备有限责任公司 | 适用于电能表校验仪的频率连续跟踪测量系统和方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4439737A (en) * | 1982-04-21 | 1984-03-27 | Rca Corporation | Phase locked loop, as for MPSK signal detector |
JPS6118221A (ja) * | 1984-07-04 | 1986-01-27 | Kokusai Denshin Denwa Co Ltd <Kdd> | 位相同期回路 |
US4686569A (en) * | 1986-05-29 | 1987-08-11 | Rca Corporation | Circuitry for reducing demodulation phase error as for an automatic deghosting system |
US4704574A (en) * | 1986-08-26 | 1987-11-03 | Rca Corporation | Phase difference measurement apparatus and method |
CA1301261C (en) * | 1988-04-27 | 1992-05-19 | Wayne D. Grover | Method and apparatus for clock distribution and for distributed clock synchronization |
JPH082624Y2 (ja) * | 1988-08-24 | 1996-01-29 | 日本電気株式会社 | 試験装置 |
JPH02246620A (ja) * | 1989-03-20 | 1990-10-02 | Advantest Corp | 周波数変換器を含むフェイズロックループ回路 |
US5578917A (en) * | 1995-03-20 | 1996-11-26 | Fluke Corporation | Repetitive digital sampling circuit using two delay lines for improved time accuracy |
KR20000001394A (ko) * | 1998-06-11 | 2000-01-15 | 윤종용 | 디지털 위상동기루프의 위상오차 검출방법과 그 회로 |
-
2000
- 2000-01-28 US US09/494,321 patent/US6400129B1/en not_active Expired - Fee Related
- 2000-02-15 DE DE10006551A patent/DE10006551A1/de not_active Withdrawn
- 2000-02-15 KR KR10-2000-0006999A patent/KR100379354B1/ko not_active IP Right Cessation
- 2000-02-16 TW TW089102642A patent/TW445720B/zh active
- 2000-02-16 JP JP2000038415A patent/JP4513077B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US6400129B1 (en) | 2002-06-04 |
DE10006551A1 (de) | 2000-11-30 |
JP2000235063A (ja) | 2000-08-29 |
JP4513077B2 (ja) | 2010-07-28 |
KR100379354B1 (ko) | 2003-04-08 |
KR20000071349A (ko) | 2000-11-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW445720B (en) | Apparatus for and method of detecting a delay fault in a phase-locked loop circuit | |
JP3453123B2 (ja) | ジッタ測定装置及び方法 | |
Zadeh et al. | Combination of Kalman filter and least-error square techniques in power system | |
US7328383B2 (en) | Circuit and method for testing embedded phase-locked loop circuit | |
US9825636B1 (en) | Apparatus and method for reduced latency signal synchronization | |
Yamaguchi et al. | Extraction of instantaneous and RMS sinusoidal jitter using an analytic signal method | |
US6291979B1 (en) | Apparatus for and method of detecting a delay fault | |
Zadeh et al. | Online estimation of distorted power system signal parameters | |
JPS61186023A (ja) | クロック発生回路 | |
CN110504968B (zh) | 一种双异步信号采样计数装置与方法 | |
US7246286B2 (en) | Testing methods and chips for preventing asnchronous sampling errors | |
KR20180020048A (ko) | 클락 검출기 및 클락 검출 방법 | |
JP3125556B2 (ja) | 多相クロック時間計測回路 | |
Kazda et al. | Suppression of microwave leakage shifts in fountain clocks by frequency detuning | |
Zhao et al. | An enhanced transfer delay frequency locked loop method for single phase grid voltage synchronization | |
EP4037190A1 (en) | System and method for generating subharmonic locked frequency division and phase interpolation | |
TWI763411B (zh) | 晶片線性度測試方法與系統以及線性度訊號提供裝置 | |
CN108732422B (zh) | 异常频率检测方法及其电路 | |
JP3274068B2 (ja) | 位相判定回路 | |
KRAJEWSKI | Coincidence phasemeter with quasi-quadratnre signal | |
Jain et al. | Implementation of a generic PMU model using LabVIEW | |
JPH051974A (ja) | 光伝送回路試験システム | |
JPH1183948A (ja) | テスト機能付き集積回路及びこの故障検出テスト方法 | |
Nwobu et al. | A novel phase locked loop scheme for grid voltage synchronisation using the energy operator | |
JPH0280985A (ja) | デュアルレートタイミング発生器の位相制御回路及びこれを使用したアナログ・ディジタル混在lsiテスタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent |