JP3274068B2 - 位相判定回路 - Google Patents
位相判定回路Info
- Publication number
- JP3274068B2 JP3274068B2 JP20332796A JP20332796A JP3274068B2 JP 3274068 B2 JP3274068 B2 JP 3274068B2 JP 20332796 A JP20332796 A JP 20332796A JP 20332796 A JP20332796 A JP 20332796A JP 3274068 B2 JP3274068 B2 JP 3274068B2
- Authority
- JP
- Japan
- Prior art keywords
- zero
- cross data
- flip
- flop
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000001514 detection method Methods 0.000 claims description 17
- 230000000630 rising effect Effects 0.000 claims description 11
- 238000005070 sampling Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- HCUOEKSZWPGJIM-YBRHCDHNSA-N (e,2e)-2-hydroxyimino-6-methoxy-4-methyl-5-nitrohex-3-enamide Chemical compound COCC([N+]([O-])=O)\C(C)=C\C(=N/O)\C(N)=O HCUOEKSZWPGJIM-YBRHCDHNSA-N 0.000 description 6
- 101001109689 Homo sapiens Nuclear receptor subfamily 4 group A member 3 Proteins 0.000 description 6
- 101000598778 Homo sapiens Protein OSCP1 Proteins 0.000 description 6
- 101001067395 Mus musculus Phospholipid scramblase 1 Proteins 0.000 description 6
- 102100022673 Nuclear receptor subfamily 4 group A member 3 Human genes 0.000 description 6
- KIWSYRHAAPLJFJ-DNZSEPECSA-N n-[(e,2z)-4-ethyl-2-hydroxyimino-5-nitrohex-3-enyl]pyridine-3-carboxamide Chemical compound [O-][N+](=O)C(C)C(/CC)=C/C(=N/O)/CNC(=O)C1=CC=CN=C1 KIWSYRHAAPLJFJ-DNZSEPECSA-N 0.000 description 5
- 230000003111 delayed effect Effects 0.000 description 4
- MZAGXDHQGXUDDX-JSRXJHBZSA-N (e,2z)-4-ethyl-2-hydroxyimino-5-nitrohex-3-enamide Chemical compound [O-][N+](=O)C(C)C(/CC)=C/C(=N/O)/C(N)=O MZAGXDHQGXUDDX-JSRXJHBZSA-N 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000000819 phase cycle Methods 0.000 description 1
Landscapes
- Measuring Phase Differences (AREA)
- Manipulation Of Pulses (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、商用周波数の正弦
波などの２つの波形の位相角が予め設定された位相角に
対して進みか遅れかを判定する位相判定回路に関し、詳
しくは、高調波などによる歪を含んだ波形を対象とする
位相判定回路に関する。
波などの２つの波形の位相角が予め設定された位相角に
対して進みか遅れかを判定する位相判定回路に関し、詳
しくは、高調波などによる歪を含んだ波形を対象とする
位相判定回路に関する。
【０００２】
【従来の技術】従来、この種の位相判定においては、２
つの波形をフィルタを通してゼロクロスデータに変換
し、これらのデータの検出位相角を合わせておいて、フ
リップフロップなどにより一方のゼロクロスデータのエ
ッジで他方のゼロクロスデータの状態を検出する方法が
良く知られている。
つの波形をフィルタを通してゼロクロスデータに変換
し、これらのデータの検出位相角を合わせておいて、フ
リップフロップなどにより一方のゼロクロスデータのエ
ッジで他方のゼロクロスデータの状態を検出する方法が
良く知られている。
【０００３】図５、図６は上述のゼロクロスデータを用
いた位相判定原理の説明図である。すなわち、２つの波
形のゼロクロスデータＳ１，Ｓ２の位相比較に当たり、
図５のように一方のゼロクロスデータＳ２の立ち上がり
エッジで検出される他方のゼロクロスデータＳ１のレベ
ルが“１（High）”レベルであるときを検出条件とし、
図６のように一方のゼロクロスデータＳ２の立ち上がり
エッジで検出される他方のゼロクロスデータＳ１のレベ
ルが“０（Low）”レベルであるときを非検出条件とし
ている。なお、これらのゼロクロスデータのデューティ
比は、もとの波形が正弦波であれば５０％となる。
いた位相判定原理の説明図である。すなわち、２つの波
形のゼロクロスデータＳ１，Ｓ２の位相比較に当たり、
図５のように一方のゼロクロスデータＳ２の立ち上がり
エッジで検出される他方のゼロクロスデータＳ１のレベ
ルが“１（High）”レベルであるときを検出条件とし、
図６のように一方のゼロクロスデータＳ２の立ち上がり
エッジで検出される他方のゼロクロスデータＳ１のレベ
ルが“０（Low）”レベルであるときを非検出条件とし
ている。なお、これらのゼロクロスデータのデューティ
比は、もとの波形が正弦波であれば５０％となる。
【０００４】そして、図５に示す検出条件のもとで、ゼ
ロクロスデータＳ１の“１”レベルが検出される期間で
は、ゼロクロスデータＳ１，Ｓ２間の位相角が所定の値
に保たれている（ゼロクロスデータＳ１の位相がゼロク
ロスデータＳ２より進んでいる）のを判定することがで
きる。
ロクロスデータＳ１の“１”レベルが検出される期間で
は、ゼロクロスデータＳ１，Ｓ２間の位相角が所定の値
に保たれている（ゼロクロスデータＳ１の位相がゼロク
ロスデータＳ２より進んでいる）のを判定することがで
きる。
【０００５】
【発明が解決しようとする課題】しかるに、正弦波に高
調波等が含まれることにより波形歪が生じている場合に
は、ゼロクロスデータのデューティ比が５０％からずれ
てしまい、以下に述べるような不都合を生じる。例え
ば、図７は波形歪によりゼロクロスデータＳ２のデュー
ティ比が５０％からずれている状態であり、その立ち上
がりエッジもずれて周期性を失っている。
調波等が含まれることにより波形歪が生じている場合に
は、ゼロクロスデータのデューティ比が５０％からずれ
てしまい、以下に述べるような不都合を生じる。例え
ば、図７は波形歪によりゼロクロスデータＳ２のデュー
ティ比が５０％からずれている状態であり、その立ち上
がりエッジもずれて周期性を失っている。
【０００６】このため、上記立ち上がりエッジによる検
出タイミングでは、ゼロクロスデータＳ１が“１”，
“０”の両レベルをとることになり、波形歪がなければ
“１”レベルとして検出されるべきゼロクロスデータＳ
１を“０”レベルとして誤検出してしまう場合があっ
た。従って、従来では位相判定の信頼性が低いという問
題があった。そこで本発明は、簡単な回路構成で信頼性
の高い位相判定を行えるようにした位相判定回路を提供
しようとするものである。
出タイミングでは、ゼロクロスデータＳ１が“１”，
“０”の両レベルをとることになり、波形歪がなければ
“１”レベルとして検出されるべきゼロクロスデータＳ
１を“０”レベルとして誤検出してしまう場合があっ
た。従って、従来では位相判定の信頼性が低いという問
題があった。そこで本発明は、簡単な回路構成で信頼性
の高い位相判定を行えるようにした位相判定回路を提供
しようとするものである。
【０００７】
【課題を解決するための手段】上記課題を解決するた
め、請求項１記載の発明は、２つの波形の位相角が予め
設定された位相角に対して進みか遅れかを判定する位相
判定回路であって、前記２つの波形をそれぞれのゼロク
ロスデータに変換し、一方のゼロクロスデータのエッジ
を検出タイミングとして他方のゼロクロスデータの状態
を検出した結果に基づき前記２つの波形の位相角の進み
または遅れを判定する位相判定回路において、一方のゼ
ロクロスデータの立ち上がりエッジ及び立ち下がりエッ
ジを基準として検出タイミングを設定したものである。
め、請求項１記載の発明は、２つの波形の位相角が予め
設定された位相角に対して進みか遅れかを判定する位相
判定回路であって、前記２つの波形をそれぞれのゼロク
ロスデータに変換し、一方のゼロクロスデータのエッジ
を検出タイミングとして他方のゼロクロスデータの状態
を検出した結果に基づき前記２つの波形の位相角の進み
または遅れを判定する位相判定回路において、一方のゼ
ロクロスデータの立ち上がりエッジ及び立ち下がりエッ
ジを基準として検出タイミングを設定したものである。
【０００８】 すなわち、具体的には、一方のゼロクロ
スデータの立ち上がりエッジを基準として他方のゼロク
ロスデータの状態を検出し、保持する手段と、一方のゼ
ロクロスデータの立ち下がりエッジを基準として他方の
ゼロクロスデータの状態を検出し、保持する手段と、こ
れら両方の手段により保持された他方のゼロクロスデー
タの状態からそのゼロクロスデータのデューティ比の変
化を検出する手段と、を備えたものである。
スデータの立ち上がりエッジを基準として他方のゼロク
ロスデータの状態を検出し、保持する手段と、一方のゼ
ロクロスデータの立ち下がりエッジを基準として他方の
ゼロクロスデータの状態を検出し、保持する手段と、こ
れら両方の手段により保持された他方のゼロクロスデー
タの状態からそのゼロクロスデータのデューティ比の変
化を検出する手段と、を備えたものである。
【０００９】
【発明の実施の形態】以下、図に沿って本発明の実施形
態を説明する。図１はこの実施形態の構成を示す回路図
である。図において、ＦＦ１〜ＦＦ５はＤフリップフロ
ップ（以下、単にフリップフロップという）、ＮＯＲ１
〜ＮＯＲ４はＮＯＲゲートである。ここで、フリップフ
ロップＦＦ１は、フリップフロップＦＦ２と同様のもの
が１パッケージに４個実装された素子であり、サンプリ
ングクロック入力ＣＬＫと、４つの入力Ｄ０〜Ｄ３と、
非反転出力及び反転出力の組を４組備えている。また、
フリップフロップＦＦ２，ＦＦ３が１パッケージ、フリ
ップフロップＦＦ４，ＦＦ５が１パッケージ、ＮＯＲゲ
ートＮＯＲ１〜ＮＯＲ４が１パッケージにそれぞれ実装
されている。
態を説明する。図１はこの実施形態の構成を示す回路図
である。図において、ＦＦ１〜ＦＦ５はＤフリップフロ
ップ（以下、単にフリップフロップという）、ＮＯＲ１
〜ＮＯＲ４はＮＯＲゲートである。ここで、フリップフ
ロップＦＦ１は、フリップフロップＦＦ２と同様のもの
が１パッケージに４個実装された素子であり、サンプリ
ングクロック入力ＣＬＫと、４つの入力Ｄ０〜Ｄ３と、
非反転出力及び反転出力の組を４組備えている。また、
フリップフロップＦＦ２，ＦＦ３が１パッケージ、フリ
ップフロップＦＦ４，ＦＦ５が１パッケージ、ＮＯＲゲ
ートＮＯＲ１〜ＮＯＲ４が１パッケージにそれぞれ実装
されている。
【００１０】フリップフロップＦＦ１の第１、第２の入
力Ｄ０，Ｄ１には、位相判定を行うべき２つの波形から
得たゼロクロスデータＳ１，Ｓ２がそれぞれ入力されて
いる。このフリップフロップＦＦ１の第１の非反転出力
及び第１の反転出力は、それぞれフリップフロップＦＦ
２，ＦＦ３の入力Ｄに加えられている。フリップフロッ
プＦＦ１の第２の非反転出力は、フリップフロップＦＦ
３のリセット入力Ｒ及びフリップフロップＦＦ１の第３
の入力Ｄ２に加えられ、フリップフロップＦＦ１の第２
の反転出力は、フリップフロップＦＦ２のリセット入力
Ｒに加えられている。
力Ｄ０，Ｄ１には、位相判定を行うべき２つの波形から
得たゼロクロスデータＳ１，Ｓ２がそれぞれ入力されて
いる。このフリップフロップＦＦ１の第１の非反転出力
及び第１の反転出力は、それぞれフリップフロップＦＦ
２，ＦＦ３の入力Ｄに加えられている。フリップフロッ
プＦＦ１の第２の非反転出力は、フリップフロップＦＦ
３のリセット入力Ｒ及びフリップフロップＦＦ１の第３
の入力Ｄ２に加えられ、フリップフロップＦＦ１の第２
の反転出力は、フリップフロップＦＦ２のリセット入力
Ｒに加えられている。
【００１１】フリップフロップＦＦ１の第３の非反転出
力は、フリップフロップＦＦ１の第４の入力Ｄ３及びフ
リップフロップＦＦ２のクロック入力に加えられ、フリ
ップフロップＦＦ１の第３の反転出力は、フリップフロ
ップＦＦ３のクロック入力に加えられている。フリップ
フロップＦＦ１の第４の非反転出力は、フリップフロッ
プＦＦ４の入力Ｄと後述するＮＯＲゲートＮＯＲ１の一
方の入力に加えられ、フリップフロップＦＦ１の第４の
反転出力は、後述するＮＯＲゲートＮＯＲ２の一方の入
力に加えられている。
力は、フリップフロップＦＦ１の第４の入力Ｄ３及びフ
リップフロップＦＦ２のクロック入力に加えられ、フリ
ップフロップＦＦ１の第３の反転出力は、フリップフロ
ップＦＦ３のクロック入力に加えられている。フリップ
フロップＦＦ１の第４の非反転出力は、フリップフロッ
プＦＦ４の入力Ｄと後述するＮＯＲゲートＮＯＲ１の一
方の入力に加えられ、フリップフロップＦＦ１の第４の
反転出力は、後述するＮＯＲゲートＮＯＲ２の一方の入
力に加えられている。
【００１２】フリップフロップＦＦ２の反転出力及びフ
リップフロップＦＦ３の反転出力は、ＮＯＲゲートＮＯ
Ｒ４の２入力に加えられている。また、フリップフロッ
プＦＦ４の反転出力はＮＯＲゲートＮＯＲ１の他方の入
力に加えられていると共に、フリップフロップＦＦ４の
非反転出力はＮＯＲゲートＮＯＲ２の他方の入力に加え
られている。
リップフロップＦＦ３の反転出力は、ＮＯＲゲートＮＯ
Ｒ４の２入力に加えられている。また、フリップフロッ
プＦＦ４の反転出力はＮＯＲゲートＮＯＲ１の他方の入
力に加えられていると共に、フリップフロップＦＦ４の
非反転出力はＮＯＲゲートＮＯＲ２の他方の入力に加え
られている。
【００１３】更に、ＮＯＲゲートＮＯＲ１，ＮＯＲ２の
出力はＮＯＲゲートＮＯＲ３の２入力に加えられ、その
出力はフリップフロップＦＦ５にクロックとして入力さ
れている。このフリップフロップＦＦ５の入力Ｄには前
記ＮＯＲゲートＮＯＲ４の出力が加えられており、フリ
ップフロップＦＦ５の非反転出力が位相判定データＳ３
となっている。なお、フリップフロップＦＦ５のリセッ
ト入力Ｒは“０”レベルに保たれている。
出力はＮＯＲゲートＮＯＲ３の２入力に加えられ、その
出力はフリップフロップＦＦ５にクロックとして入力さ
れている。このフリップフロップＦＦ５の入力Ｄには前
記ＮＯＲゲートＮＯＲ４の出力が加えられており、フリ
ップフロップＦＦ５の非反転出力が位相判定データＳ３
となっている。なお、フリップフロップＦＦ５のリセッ
ト入力Ｒは“０”レベルに保たれている。
【００１４】この実施形態の動作を説明すると、まず位
相判定原理としては、図２に示すように一方のゼロクロ
スデータＳ２の立ち上がりエッジ及び立ち下がりエッジ
で他方のゼロクロスデータＳ１を参照することとする。
その際のゼロクロスデータＳ１のレベルに応じた位相判
定結果は図３に示すとおりである。この例では、ゼロク
ロスデータＳ１のもとになる波形に歪が生じており、こ
れによってゼロクロスデータＳ１のデューティ比に変化
が生じているものとする。
相判定原理としては、図２に示すように一方のゼロクロ
スデータＳ２の立ち上がりエッジ及び立ち下がりエッジ
で他方のゼロクロスデータＳ１を参照することとする。
その際のゼロクロスデータＳ１のレベルに応じた位相判
定結果は図３に示すとおりである。この例では、ゼロク
ロスデータＳ１のもとになる波形に歪が生じており、こ
れによってゼロクロスデータＳ１のデューティ比に変化
が生じているものとする。
【００１５】すなわち図３に示すように、この実施形態
では、Ｓ２の立ち上がり時、立ち下がり時のＳ１の状態
が“１”，“０”であれば検出領域、“０”，“１”で
あれば不検出領域、“１”，“１”または“０”，
“０”であれば波形歪発生領域として判定する。
では、Ｓ２の立ち上がり時、立ち下がり時のＳ１の状態
が“１”，“０”であれば検出領域、“０”，“１”で
あれば不検出領域、“１”，“１”または“０”，
“０”であれば波形歪発生領域として判定する。
【００１６】図４は図１の実施形態の具体的動作を示す
タイミングチャートであり、この例も、波形歪によりゼ
ロクロスデータＳ１のデューティ比に変化が生じている
場合を示してある。図において、フリップフロップＦＦ
３のリセット入力ＲはゼロクロスデータＳ２を１サンプ
リング期間（Ｔｓ）だけ遅らせたものであり、フリップ
フロップＦＦ２のリセット入力ＲはフリップフロップＦ
Ｆ３のリセット入力Ｒを反転させた信号であるため、フ
リップフロップＦＦ２，ＦＦ３は交互にリセットされ
る。ここで、上記サンプリング期間（Ｔｓ）は、フリッ
プフロップＦＦ１のサンプリングクロックＣＬＫの周期
である。
タイミングチャートであり、この例も、波形歪によりゼ
ロクロスデータＳ１のデューティ比に変化が生じている
場合を示してある。図において、フリップフロップＦＦ
３のリセット入力ＲはゼロクロスデータＳ２を１サンプ
リング期間（Ｔｓ）だけ遅らせたものであり、フリップ
フロップＦＦ２のリセット入力ＲはフリップフロップＦ
Ｆ３のリセット入力Ｒを反転させた信号であるため、フ
リップフロップＦＦ２，ＦＦ３は交互にリセットされ
る。ここで、上記サンプリング期間（Ｔｓ）は、フリッ
プフロップＦＦ１のサンプリングクロックＣＬＫの周期
である。
【００１７】また、フリップフロップＦＦ２は、フリッ
プフロップＦＦ１から出力されるクロックにより、ゼロ
クロスデータＳ２を２サンプリング期間（２Ｔｓ）だけ
遅らせた立ち上がりエッジでゼロクロスデータＳ１（フ
リップフロップＦＦ２の入力Ｄ）の状態をラッチする。
更に、フリップフロップＦＦ３は、フリップフロップＦ
Ｆ１から出力されるクロックにより、ゼロクロスデータ
Ｓ２を２サンプリング期間（２Ｔｓ）だけ遅らせた立ち
下がりエッジでゼロクロスデータＳ１（フリップフロッ
プＦＦ３の入力Ｄ）の状態をラッチする。
プフロップＦＦ１から出力されるクロックにより、ゼロ
クロスデータＳ２を２サンプリング期間（２Ｔｓ）だけ
遅らせた立ち上がりエッジでゼロクロスデータＳ１（フ
リップフロップＦＦ２の入力Ｄ）の状態をラッチする。
更に、フリップフロップＦＦ３は、フリップフロップＦ
Ｆ１から出力されるクロックにより、ゼロクロスデータ
Ｓ２を２サンプリング期間（２Ｔｓ）だけ遅らせた立ち
下がりエッジでゼロクロスデータＳ１（フリップフロッ
プＦＦ３の入力Ｄ）の状態をラッチする。
【００１８】一方、フリップフロップＦＦ５のクロック
（ＮＯＲゲートＮＯＲ３の出力）は、ゼロクロスデータ
Ｓ２を３サンプリング期間（３Ｔｓ）だけ遅らせたタイ
ミングでＮＯＲゲートＮＯＲ４の出力（フリップフロッ
プＦＦ５の入力Ｄ）をラッチするように出力される。な
お、サンプリングクロックＣＬＫの周波数はゼロクロス
データＳ１，Ｓ２の周波数に比べて十分に高いため、タ
イミング上は、フリップフロップＦＦ２，ＦＦ３がゼロ
クロスデータＳ２の立ち上がり及び立ち下がりでゼロク
ロスデータＳ１をラッチしていると考えて良い。
（ＮＯＲゲートＮＯＲ３の出力）は、ゼロクロスデータ
Ｓ２を３サンプリング期間（３Ｔｓ）だけ遅らせたタイ
ミングでＮＯＲゲートＮＯＲ４の出力（フリップフロッ
プＦＦ５の入力Ｄ）をラッチするように出力される。な
お、サンプリングクロックＣＬＫの周波数はゼロクロス
データＳ１，Ｓ２の周波数に比べて十分に高いため、タ
イミング上は、フリップフロップＦＦ２，ＦＦ３がゼロ
クロスデータＳ２の立ち上がり及び立ち下がりでゼロク
ロスデータＳ１をラッチしていると考えて良い。
【００１９】このように構成したことにより、ゼロクロ
スデータＳ２の立ち上がりをほぼ検出タイミングとして
ゼロクロスデータＳ１の状態をフリップフロップＦＦ２
がラッチし、ゼロクロスデータＳ２の立ち下がりをほぼ
検出タイミングとしてゼロクロスデータＳ１の状態をフ
リップフロップＦＦ３がラッチし、それぞれのデータを
フリップフロップＦＦ５がラッチして位相判定データＳ
３として出力することになる。
スデータＳ２の立ち上がりをほぼ検出タイミングとして
ゼロクロスデータＳ１の状態をフリップフロップＦＦ２
がラッチし、ゼロクロスデータＳ２の立ち下がりをほぼ
検出タイミングとしてゼロクロスデータＳ１の状態をフ
リップフロップＦＦ３がラッチし、それぞれのデータを
フリップフロップＦＦ５がラッチして位相判定データＳ
３として出力することになる。
【００２０】従って、位相判定データＳ３をマイコン等
によって監視することにより、図４に示すようにゼロク
ロスデータＳ１のデューティ比が変化せずに正常である
状態の検出領域と、波形歪によりデューティ比が変化し
ている波形歪発生領域、更には、図示されていない不検
出領域とを確実に判定することができる。そして、上記
検出領域のデータに基づいてゼロクロスデータＳ１，Ｓ
２相互間の位相角が所定の位相角に対し進んでいるか遅
れているかを判別し、これらのデータＳ１，Ｓ２のもと
になった波形相互間の位相角を判別することが可能にな
る。
によって監視することにより、図４に示すようにゼロク
ロスデータＳ１のデューティ比が変化せずに正常である
状態の検出領域と、波形歪によりデューティ比が変化し
ている波形歪発生領域、更には、図示されていない不検
出領域とを確実に判定することができる。そして、上記
検出領域のデータに基づいてゼロクロスデータＳ１，Ｓ
２相互間の位相角が所定の位相角に対し進んでいるか遅
れているかを判別し、これらのデータＳ１，Ｓ２のもと
になった波形相互間の位相角を判別することが可能にな
る。
【００２１】ここで、図４の下段に検出領域を実線と一
点鎖線とで示したのは、前述したようにサンプリングク
ロックＣＬＫの周波数が高いことから両者を同一のもの
として考えることができることを意味している。これ
は、波形歪発生領域についても同様である。
点鎖線とで示したのは、前述したようにサンプリングク
ロックＣＬＫの周波数が高いことから両者を同一のもの
として考えることができることを意味している。これ
は、波形歪発生領域についても同様である。
【００２２】なお、本発明は、例えば零相電圧と零相電
流との位相角が所定値（例えば１３５°）以上の場合に
は負荷側の地絡、そうでない場合は電源側の地絡と判定
して負荷側の地絡検出時に表示動作を行うようにした地
絡検出回路等に適用可能であり、図３に示した位相判定
の検出、不検出、波形歪発生の３モードのうちどの状態
であるかを判別することで、負荷側の地絡事故を確実に
検出することができる。また、これ以外にも、三相回路
における異相間の電圧同士または電流同士の異相判定に
おいて、三相機器の誤結線運転を防止するために被測定
回路の相順を監視するような場合など、様々な分野に適
用可能である。
流との位相角が所定値（例えば１３５°）以上の場合に
は負荷側の地絡、そうでない場合は電源側の地絡と判定
して負荷側の地絡検出時に表示動作を行うようにした地
絡検出回路等に適用可能であり、図３に示した位相判定
の検出、不検出、波形歪発生の３モードのうちどの状態
であるかを判別することで、負荷側の地絡事故を確実に
検出することができる。また、これ以外にも、三相回路
における異相間の電圧同士または電流同士の異相判定に
おいて、三相機器の誤結線運転を防止するために被測定
回路の相順を監視するような場合など、様々な分野に適
用可能である。
【００２３】
【発明の効果】以上のように本発明によれば、位相判定
の対象となる２つの波形から得た２つのゼロクロスデー
タのうち、一方のゼロクロスデータの立ち上がり及び立
ち下がりを基準とした両方のタイミングで他方のゼロク
ロスデータの状態を検出するものである。
の対象となる２つの波形から得た２つのゼロクロスデー
タのうち、一方のゼロクロスデータの立ち上がり及び立
ち下がりを基準とした両方のタイミングで他方のゼロク
ロスデータの状態を検出するものである。
【００２４】このため、他方のゼロクロスデータのもと
になる波形に歪がなくデューティ比が正常である場合に
は通常の検出領域のデータに基づいて位相判定を行い、
また、波形歪によりデューティ比が変化した場合にはそ
の歪発生領域を確実に判別して位相の誤検出を未然に防
止することができる。これにより、位相判定精度が大幅
に向上する。更に、回路構成が比較的簡単であるから、
低価格にて実現可能である。
になる波形に歪がなくデューティ比が正常である場合に
は通常の検出領域のデータに基づいて位相判定を行い、
また、波形歪によりデューティ比が変化した場合にはそ
の歪発生領域を確実に判別して位相の誤検出を未然に防
止することができる。これにより、位相判定精度が大幅
に向上する。更に、回路構成が比較的簡単であるから、
低価格にて実現可能である。
【図１】本発明の実施形態を示す回路図である。
【図２】実施形態における位相判定原理の説明図であ
る。
る。
【図３】実施形態における位相判定の態様の説明図であ
る。
る。
【図４】実施形態の動作を説明するタイミングチャート
である。
である。
【図５】従来の位相判定原理の説明図である。
【図６】従来の位相判定原理の説明図である。
【図７】本発明の解決課題の説明図である。
ＦＦ１〜ＦＦ５ Ｄフリップフロップ ＮＯＲ１〜ＮＯＲ４ ＮＯＲゲート Ｓ１，Ｓ２ ゼロクロスデータ Ｓ３ 位相判定データ
Claims (1)
- 【請求項１】 ２つの波形の位相角が予め設定された位
相角に対して進みか遅れかを判定する位相判定回路であ
って、前記２つの波形をそれぞれのゼロクロスデータに
変換し、一方のゼロクロスデータのエッジを検出タイミ
ングとして他方のゼロクロスデータの状態を検出した結
果に基づき前記２つの波形の位相角の進みまたは遅れを
判定する位相判定回路において、 一方のゼロクロスデータの立ち上がりエッジを基準とし
て他方のゼロクロスデータの状態を検出し、保持する手
段と、 一方のゼロクロスデータの立ち下がりエッジを基準とし
て他方のゼロクロスデータの状態を検出し、保持する手
段と、 これら両方の手段により保持された他方のゼロクロスデ
ータの状態からそのゼロクロスデータのデューティ比の
変化を検出する手段と、 を備え たことを特徴とする位相判定回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20332796A JP3274068B2 (ja) | 1996-08-01 | 1996-08-01 | 位相判定回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20332796A JP3274068B2 (ja) | 1996-08-01 | 1996-08-01 | 位相判定回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1048274A JPH1048274A (ja) | 1998-02-20 |
| JP3274068B2 true JP3274068B2 (ja) | 2002-04-15 |
Family
ID=16472184
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20332796A Expired - Fee Related JP3274068B2 (ja) | 1996-08-01 | 1996-08-01 | 位相判定回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3274068B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4641750B2 (ja) * | 2004-07-22 | 2011-03-02 | 日置電機株式会社 | 三相交流検査装置 |
| JP4531793B2 (ja) | 2007-06-11 | 2010-08-25 | ホシデン株式会社 | 複合操作型入力装置 |
-
1996
- 1996-08-01 JP JP20332796A patent/JP3274068B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1048274A (ja) | 1998-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5900757A (en) | Clock stopping schemes for data buffer | |
| US7328383B2 (en) | Circuit and method for testing embedded phase-locked loop circuit | |
| US20070047687A1 (en) | Phase detector and related phase detecting method thereof | |
| US5923190A (en) | Phase detector having a sampling circuit | |
| JP3506917B2 (ja) | 位相比較器 | |
| JPS6037815A (ja) | クロツク検出回路 | |
| JP3274068B2 (ja) | 位相判定回路 | |
| US20200241589A1 (en) | Clock Circuitry with Fault Detection | |
| JP2000077990A (ja) | デジタル位相比較器 | |
| JP2699522B2 (ja) | 時間計測装置 | |
| JPH07229979A (ja) | 多相クロック時間計測回路 | |
| JP2862297B2 (ja) | 論理レベル比較回路 | |
| JP2636349B2 (ja) | 位相制御回路 | |
| JPH01194709A (ja) | 位相判別回路 | |
| JP2705174B2 (ja) | 発振回路 | |
| JPS58150873A (ja) | 断線検出回路 | |
| JP2864779B2 (ja) | パルス入力回路 | |
| JPH0722926A (ja) | 位相比較回路 | |
| JP3151865B2 (ja) | 同期検出回路 | |
| JP2658527B2 (ja) | 停電検出回路 | |
| JPH0427234A (ja) | シリアルデータ弁別回路 | |
| JPH06120812A (ja) | 半導体集積回路 | |
| JPH04296115A (ja) | Ｐｗｍ波形発生回路 | |
| JPH01113670A (ja) | 回転検出器 | |
| JPS63179263A (ja) | 反相検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020122 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110201 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |