JP3453123B2 - ジッタ測定装置及び方法 - Google Patents
ジッタ測定装置及び方法Info
- Publication number
- JP3453123B2 JP3453123B2 JP2000597635A JP2000597635A JP3453123B2 JP 3453123 B2 JP3453123 B2 JP 3453123B2 JP 2000597635 A JP2000597635 A JP 2000597635A JP 2000597635 A JP2000597635 A JP 2000597635A JP 3453123 B2 JP3453123 B2 JP 3453123B2
- Authority
- JP
- Japan
- Prior art keywords
- jitter
- signal
- phase
- waveform
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R29/00—Arrangements for measuring or indicating electric quantities not covered by groups G01R19/00 - G01R27/00
- G01R29/26—Measuring noise figure; Measuring signal-to-noise ratio
Description
【発明の詳細な説明】
技術分野
この発明は例えばマイクロコンピュータ (microcompu
te) 内の各種クロック信号やデータ信号、その他、情報
通信におけるデータ信号、画像信号などの繰返し信号の
ジッタを測定する装置及び方法に関する。
te) 内の各種クロック信号やデータ信号、その他、情報
通信におけるデータ信号、画像信号などの繰返し信号の
ジッタを測定する装置及び方法に関する。
背景技術
以下では主としてマイクロコンピュータのクロック信
号のジッタについて述べるが、一般の信号ジッタの測定
にもこの発明は適用できるものである。
号のジッタについて述べるが、一般の信号ジッタの測定
にもこの発明は適用できるものである。
過去30年の間にVLSI (Very Large Scale Integrated
Circuit) チップ上のトランジスタの数は、Mooreの法則
に従って指数関数的に増加し続けており、マイクロコン
ピュータのクロック周波数もMooreの法則に従って指数
関数的に増加し続けている。現時点ではこのクロック周
波数は１．０ＧＨｚの限界を超えようとしている。(For
example, see: Naoaki Aoki, H. P. Hofstee, and S.
Dong; “GHz MICROPROCESSOR", IPSJ Magazine vol. 3
9, No. 7, July 1988)。図１はSemiconductor Industry
Association: “The National Technology Roadmap for
Semiconductors, 1977" に開示されているマイクロコ
ンピュータのクロック周期の推移を示すものである。こ
の図１にはＲＭＳジッタ (root mean square jitter)
もプロットされている。
Circuit) チップ上のトランジスタの数は、Mooreの法則
に従って指数関数的に増加し続けており、マイクロコン
ピュータのクロック周波数もMooreの法則に従って指数
関数的に増加し続けている。現時点ではこのクロック周
波数は１．０ＧＨｚの限界を超えようとしている。(For
example, see: Naoaki Aoki, H. P. Hofstee, and S.
Dong; “GHz MICROPROCESSOR", IPSJ Magazine vol. 3
9, No. 7, July 1988)。図１はSemiconductor Industry
Association: “The National Technology Roadmap for
Semiconductors, 1977" に開示されているマイクロコ
ンピュータのクロック周期の推移を示すものである。こ
の図１にはＲＭＳジッタ (root mean square jitter)
もプロットされている。
通信システムでは、受信信号に対して自乗操作及び微
分操作のような非線形操作を施し、これを位相同期ルー
プ (phase-locked loop: PLL) 回路へ入力することによ
り、搬送波の周波数と位相やシンボル・タイミングを再
生する。この再生は最尤推定 (maximum likelihood est
imation) に対応する。しかし、雑音などの影響により
受信信号から搬送波やデータを正しく再生できないとき
には、送信側へ再送信を要求することができる。通信シ
ステムにおいては、クロック発生器は他の部品とは別の
チップになっている。このクロック発生器は、バイポー
ラ、GaAsやCMOSデバイス技術を用いてVLSI化されてい
る。
分操作のような非線形操作を施し、これを位相同期ルー
プ (phase-locked loop: PLL) 回路へ入力することによ
り、搬送波の周波数と位相やシンボル・タイミングを再
生する。この再生は最尤推定 (maximum likelihood est
imation) に対応する。しかし、雑音などの影響により
受信信号から搬送波やデータを正しく再生できないとき
には、送信側へ再送信を要求することができる。通信シ
ステムにおいては、クロック発生器は他の部品とは別の
チップになっている。このクロック発生器は、バイポー
ラ、GaAsやCMOSデバイス技術を用いてVLSI化されてい
る。
多くのマイクロコンピュータにおいては、命令の実行
は一定周期のクロック信号により制御される。このクロ
ック信号のクロック周期はマイクロコンピュータのサイ
クル時間 (cycle time) に対応する。(For example, se
e: Mike Johnson;“Superscale Microprocessor Desig
n", Prentice-Hall, Inc., 1991)。クロック周期が短か
過ぎると、同期が取れなくなり、システムはロックして
しまう。マイクロコンピュータにおいては、クロック発
生器は他の論理回路と同一のチップ上に集積される。一
例として図２にPentiumチップを示す。図２において白
い四角 (□) はクロック発生回路を示している。これら
マイクロコンピュータはＣＭＯＳ (complementary meta
l-oxide semiconductor) プロセスを利用して生産され
る。
は一定周期のクロック信号により制御される。このクロ
ック信号のクロック周期はマイクロコンピュータのサイ
クル時間 (cycle time) に対応する。(For example, se
e: Mike Johnson;“Superscale Microprocessor Desig
n", Prentice-Hall, Inc., 1991)。クロック周期が短か
過ぎると、同期が取れなくなり、システムはロックして
しまう。マイクロコンピュータにおいては、クロック発
生器は他の論理回路と同一のチップ上に集積される。一
例として図２にPentiumチップを示す。図２において白
い四角 (□) はクロック発生回路を示している。これら
マイクロコンピュータはＣＭＯＳ (complementary meta
l-oxide semiconductor) プロセスを利用して生産され
る。
通信システムでは平均ジッタ (RMS jitter) 又はRMS
ジッタが重要である。RMSジッタは信号対雑音比の平均
雑音に寄与し、誤り率を増加させる。一方、マイクロコ
ンピュータでは最悪の瞬時値が，動作周波数を決めてし
まう。ピークジッタは、ピークジッタ (peak-to-peak j
itter;ジッタの最悪値) がその動作周波数の上限を決め
てしまう。
ジッタが重要である。RMSジッタは信号対雑音比の平均
雑音に寄与し、誤り率を増加させる。一方、マイクロコ
ンピュータでは最悪の瞬時値が，動作周波数を決めてし
まう。ピークジッタは、ピークジッタ (peak-to-peak j
itter;ジッタの最悪値) がその動作周波数の上限を決め
てしまう。
従って、マイクロコンピュータのPLL回路のテストに
は、ジッタの瞬時値を正確に、短時間で測定できる手法
が必要である。しかしながら、ジッタの測定は通信領域
で発展して来たため、マイクロコンピュータの領域にお
いてはこの要求に対応する測定手法は存在していないの
が現状である。この発明の目的は、マイクロコンピュー
タのジッタの瞬時値を正確に、短時間で測定できる手法
を提供することにある。
は、ジッタの瞬時値を正確に、短時間で測定できる手法
が必要である。しかしながら、ジッタの測定は通信領域
で発展して来たため、マイクロコンピュータの領域にお
いてはこの要求に対応する測定手法は存在していないの
が現状である。この発明の目的は、マイクロコンピュー
タのジッタの瞬時値を正確に、短時間で測定できる手法
を提供することにある。
これに対し、通信システムのPLL回路のテストには、R
MSジッタを正確に測定できる手法が必要である。測定時
間は10分程度を要するが、実際に測定手法が存在し、実
用化されている。図３にマイクロコンピュータと通信シ
ステムのクロック発生器の比較をまとめて示す。
MSジッタを正確に測定できる手法が必要である。測定時
間は10分程度を要するが、実際に測定手法が存在し、実
用化されている。図３にマイクロコンピュータと通信シ
ステムのクロック発生器の比較をまとめて示す。
位相同期ループ回路 (ＰＬＬ回路) はフィードバック
系である。与えられた基準信号の周波数及び位相θ
iを、内部信号源の周波数及び位相θ0と比較し、周波数
差又は位相差が最小になるように内部信号源を差分で制
御する。このため、PLL回路の内部信号源である電圧制
御発振器 (VCO) は遅延時間を可変できる素子から構成
されている。この発振器に直流電圧を入力すると、直流
値に比例した一定周期の繰り返し波形を出力する。
系である。与えられた基準信号の周波数及び位相θ
iを、内部信号源の周波数及び位相θ0と比較し、周波数
差又は位相差が最小になるように内部信号源を差分で制
御する。このため、PLL回路の内部信号源である電圧制
御発振器 (VCO) は遅延時間を可変できる素子から構成
されている。この発振器に直流電圧を入力すると、直流
値に比例した一定周期の繰り返し波形を出力する。
この発明に関係するPLL回路は、位相周波数検出器 (p
hase-frequency detector)、チャージポンプ回路 (char
ge pump circuit)、ループフィルタ (loop filter)、及
びVCOから構成される。図４にPLL回路の基本回路構成を
ブロック図で示す。次に、各回路構成素子の動作を簡単
に説明する。
hase-frequency detector)、チャージポンプ回路 (char
ge pump circuit)、ループフィルタ (loop filter)、及
びVCOから構成される。図４にPLL回路の基本回路構成を
ブロック図で示す。次に、各回路構成素子の動作を簡単
に説明する。
位相周波数検出器はデジタルの順序回路である。図５
は位相周波数検出器の回路構成を示すブロック図であ
り、２つのD形フリップフロップＤ−ＦＦ１、Ｄ−ＦＦ
２と１つのＡＮＤゲートより構成されている。第１のD
形フリップフロップＤ−ＦＦ１のクロック端子ｃｋには
基準クロック (Reference Clock) が、また、第２のD形
フリップフロップＤ−ＦＦ２のクロック端子ｃｋにはPL
Lクロック (PLL Clock) が印加される。各データ入力端
子Ｄには論理値‘１’が供給されている。
は位相周波数検出器の回路構成を示すブロック図であ
り、２つのD形フリップフロップＤ−ＦＦ１、Ｄ−ＦＦ
２と１つのＡＮＤゲートより構成されている。第１のD
形フリップフロップＤ−ＦＦ１のクロック端子ｃｋには
基準クロック (Reference Clock) が、また、第２のD形
フリップフロップＤ−ＦＦ２のクロック端子ｃｋにはPL
Lクロック (PLL Clock) が印加される。各データ入力端
子Ｄには論理値‘１’が供給されている。
上記回路構成において、両フリップフロップの２つの
Q出力が同時に‘１’となると、ANDゲートが両フリップ
フロップをリセットする。位相周波数検出器は、２つの
入力信号間の位相差と周波数差に依存して、周波数を高
くするＵＰ信号と、周波数を低くするＤＯＷＮ信号を出
力する。(For example, see: R. Jacob Baker, Harry
W. Li, and David E. Boyce; “CMOS Circuit Design,
Layout, and Simulation", IEEE Press, 1998)。
Q出力が同時に‘１’となると、ANDゲートが両フリップ
フロップをリセットする。位相周波数検出器は、２つの
入力信号間の位相差と周波数差に依存して、周波数を高
くするＵＰ信号と、周波数を低くするＤＯＷＮ信号を出
力する。(For example, see: R. Jacob Baker, Harry
W. Li, and David E. Boyce; “CMOS Circuit Design,
Layout, and Simulation", IEEE Press, 1998)。
位相周波数検出器 (ＰＦＤ) の状態遷移図を図６に示
す。位相周波数検出器は、基準クロックとPLLクロック
の立ち上がりエッジにより状態遷移する。例えば図７に
示すように、４０MHzの基準クロック (Ref Clock) に対
しPLLクロックが３７MHzのときには、周波数を高くする
ために２つの立ち上がりエッジにより構成される時間間
隔の間、ＵＰ信号が出力される。基準クロックとPLLク
ロックとの間に位相差があるときにも同様である。排他
的論理和を用いた位相検出器と比較すると、位相周波数
検出器は次の特徴を有する。(For example, see: R. Ja
cob Baker, Harry W.Li, and David E. Boyce: “CMOS
Circuit Design, Layout, and Simulation", IEEE Pres
s, 1988)。
す。位相周波数検出器は、基準クロックとPLLクロック
の立ち上がりエッジにより状態遷移する。例えば図７に
示すように、４０MHzの基準クロック (Ref Clock) に対
しPLLクロックが３７MHzのときには、周波数を高くする
ために２つの立ち上がりエッジにより構成される時間間
隔の間、ＵＰ信号が出力される。基準クロックとPLLク
ロックとの間に位相差があるときにも同様である。排他
的論理和を用いた位相検出器と比較すると、位相周波数
検出器は次の特徴を有する。(For example, see: R. Ja
cob Baker, Harry W.Li, and David E. Boyce: “CMOS
Circuit Design, Layout, and Simulation", IEEE Pres
s, 1988)。
(i) 入力クロックの立ち上がりエッジにより動作す
る。クロックのパルス幅などの波形の形状には関係しな
い。
る。クロックのパルス幅などの波形の形状には関係しな
い。
(ii) 基準周波数の高調波にロックしない。
(iii) ループがロック中は２つの出力は共に論理値
‘０’であるから、ループフィルタの出力にリップルを
生じない。
‘０’であるから、ループフィルタの出力にリップルを
生じない。
位相周波数検出器はエッジに高い感度を持つ。基準値
クロックのエッジが雑音のため識別できないと、ある状
態にハングアップ (hang-up) してしまう。一方、排他
的論理和をベースにした位相検出器はエッジを識別でき
なくても、平均出力は０ (ゼロ) である。従って、 (iv) 位相周波数延出器は雑音に敏感である。
クロックのエッジが雑音のため識別できないと、ある状
態にハングアップ (hang-up) してしまう。一方、排他
的論理和をベースにした位相検出器はエッジを識別でき
なくても、平均出力は０ (ゼロ) である。従って、 (iv) 位相周波数延出器は雑音に敏感である。
チャージポンプ回路は、位相周波数検出器 (ＰＦＤ)
からの論理信号ＵＰ、ＤＯＷＮを特定のアナログ信号レ
ベル (ip, −ip, ０) に変換する。その理由は、デジタ
ル回路における信号振幅は大きな許容幅を持っているた
め、特定のアナログ信号レベルへの変換が必要となるか
らである。(For example, see: Floyd M. Gardner: “P
haselock Techniques", 2nd edition, John Wiley & So
ns, 1979; and Heinrich Meyr and Gerd Ascheid; “Sy
nchronization in Digital Communications", vol. 1,
John Wiley & Sons, 1990)。
からの論理信号ＵＰ、ＤＯＷＮを特定のアナログ信号レ
ベル (ip, −ip, ０) に変換する。その理由は、デジタ
ル回路における信号振幅は大きな許容幅を持っているた
め、特定のアナログ信号レベルへの変換が必要となるか
らである。(For example, see: Floyd M. Gardner: “P
haselock Techniques", 2nd edition, John Wiley & So
ns, 1979; and Heinrich Meyr and Gerd Ascheid; “Sy
nchronization in Digital Communications", vol. 1,
John Wiley & Sons, 1990)。
図８ａに示すように、チャージポンプ回路は２つの電
流源から構成される。ここでは、モデル回路を簡単にす
るためにこれら電流源は同じ電流値IPを持つものとし
た。さらに、チャージポンプ回路の出力電流ｉＰを簡潔
に記述するために、図８ｂに示すように負のパルス幅を
導入する。論理信号ＵＰとＤＯＷＮが電流源のスイッチ
Ｓ１とＳ２をそれぞれ開閉する。即ち、論理信号ＵＰが
スイッチＳ１を正のパルス幅τの時間間隔だけ閉じ、論
理信号ＤＯＷＮがスイッチＳ２を負のパルス幅τの時間
間隔だけ閉じる。従って、パルス幅τの時間間隔の間は ip＝Ipsgn(τ) （２．１．１） となる。それ以外のときには、 ip＝０ （２．１．２） となる。(For example, see: Mark Van Paemel; “Anal
ysis of a Charge-Pump PLL: A New Model", IEEE Tran
s. Commun., vol. 42, pp. 2490-2498, 1994)。
流源から構成される。ここでは、モデル回路を簡単にす
るためにこれら電流源は同じ電流値IPを持つものとし
た。さらに、チャージポンプ回路の出力電流ｉＰを簡潔
に記述するために、図８ｂに示すように負のパルス幅を
導入する。論理信号ＵＰとＤＯＷＮが電流源のスイッチ
Ｓ１とＳ２をそれぞれ開閉する。即ち、論理信号ＵＰが
スイッチＳ１を正のパルス幅τの時間間隔だけ閉じ、論
理信号ＤＯＷＮがスイッチＳ２を負のパルス幅τの時間
間隔だけ閉じる。従って、パルス幅τの時間間隔の間は ip＝Ipsgn(τ) （２．１．１） となる。それ以外のときには、 ip＝０ （２．１．２） となる。(For example, see: Mark Van Paemel; “Anal
ysis of a Charge-Pump PLL: A New Model", IEEE Tran
s. Commun., vol. 42, pp. 2490-2498, 1994)。
ここで、sgn(τ)は符号関数である。τが正のときに
＋１の値を取り、負のτに対しては−１の値を取る。２
つのスイッチＳ１、Ｓ２が開いているときには、電流は
流れない。そのため、出力ノードは高インピーダンスに
なっている。
＋１の値を取り、負のτに対しては−１の値を取る。２
つのスイッチＳ１、Ｓ２が開いているときには、電流は
流れない。そのため、出力ノードは高インピーダンスに
なっている。
ループフィルタはチャージポンプ回路の電流ｉＰをア
ナログの電圧値VCTRLへ変換する。図９ａに示すよう
に，抵抗R2と容量Ｃを直列に接続すると１次のループフ
ィルタを構成できる。(２．１．１)、(２．１．２)式で
与えられる定電流ipがフィルタに入力すると，時間に比
例した電荷が容量Ｃにはチャージされる。即ち，図９ｂ
に示すように、制御電圧VCTRLは時間τの間リニアに変
化する。他の時間においては，制御電圧VCTRLは一定の
値のままである (例えば、上記Mark Van Paemelの文献
参照)。
ナログの電圧値VCTRLへ変換する。図９ａに示すよう
に，抵抗R2と容量Ｃを直列に接続すると１次のループフ
ィルタを構成できる。(２．１．１)、(２．１．２)式で
与えられる定電流ipがフィルタに入力すると，時間に比
例した電荷が容量Ｃにはチャージされる。即ち，図９ｂ
に示すように、制御電圧VCTRLは時間τの間リニアに変
化する。他の時間においては，制御電圧VCTRLは一定の
値のままである (例えば、上記Mark Van Paemelの文献
参照)。
ループフィルタの抵抗値や容量値は，減衰係数や固有
周波数を最適にするように選ばれる。(For example, se
e: Jose Alvarez, Hector Sanchez, Gianfranco Gerosa
and Roger Countryman: “A Wide-bandwidth Low-volt
age PLL for Power PC Microprocessors", IEEE J. Sol
id-State Circuits, vol.30, pp.383-391, 1995; and B
ehzad Razavi; “Monolithic Phase-Locked Loops and
Clock Recovery Circuits: Theory and Design", IEEE
Press, 1996)。この発明においてはRonald E. Bestの次
の論文に従い，ループフィルタを図１０に示す受動ラグ
フィルタとした。(see: Ronald E. Best; “Phase-Lock
ed Loops", 3rd edition, McGraw-Hill, 1977)。何故な
らば、このRonald E. Bestの文献に開示されているよう
に、位相周波数検出器と受動ラグフィルタの組み合わせ
は，無限大のプルインレンジとホールドレンジを持つた
め，他のタイプのフィルタを用いてもメリットがないか
らである。図１０においてＣ＝250 pF, R1＝920Ω,R2＝
360Ωと設定した。VCOは，図１１に示すように、１３段
のCMOSインバータＩＮ・ １、ＩＮ・ ２、・・・、ＩＮ・
１３により構成されている。電源電圧は５Ｖである。
周波数を最適にするように選ばれる。(For example, se
e: Jose Alvarez, Hector Sanchez, Gianfranco Gerosa
and Roger Countryman: “A Wide-bandwidth Low-volt
age PLL for Power PC Microprocessors", IEEE J. Sol
id-State Circuits, vol.30, pp.383-391, 1995; and B
ehzad Razavi; “Monolithic Phase-Locked Loops and
Clock Recovery Circuits: Theory and Design", IEEE
Press, 1996)。この発明においてはRonald E. Bestの次
の論文に従い，ループフィルタを図１０に示す受動ラグ
フィルタとした。(see: Ronald E. Best; “Phase-Lock
ed Loops", 3rd edition, McGraw-Hill, 1977)。何故な
らば、このRonald E. Bestの文献に開示されているよう
に、位相周波数検出器と受動ラグフィルタの組み合わせ
は，無限大のプルインレンジとホールドレンジを持つた
め，他のタイプのフィルタを用いてもメリットがないか
らである。図１０においてＣ＝250 pF, R1＝920Ω,R2＝
360Ωと設定した。VCOは，図１１に示すように、１３段
のCMOSインバータＩＮ・ １、ＩＮ・ ２、・・・、ＩＮ・
１３により構成されている。電源電圧は５Ｖである。
電圧制御発振器VCOの線形特性は次式で与えられる。
fVCO＝ＫVCOＶCTRL (2.3)
ここで，KVCOはVCOの利得であり、その単位はHz/Vであ
る。
る。
PLLが同期状態 (基準クロックとPLLクロックの立ち上
がりエッジが一致している状態) のとき，位相周波数検
出器は何ら信号を出力しない。後段のチャージポンプ回
路やループフィルタやVCOは信号をやり取りせず，それ
までの内部状態を維持し続ける。これに対し，基準クロ
ックとPLLクロックの立ち上がりエッジが一致していな
いときには (非同期状態), VCOの発振周波数を変更する
ために，位相周波数検出器はUp又はDown信号を出力す
る。その結果，後段のチャージポンプ回路やループフィ
ルタやVCOは，信号をやり取りして対応する状態へ遷移
する。従って，PLL回路の内部雑音を測定するには，PLL
回路を同期状態にする必要があることが分かる。一方，
PLL回路の短絡故障や遅延故障をテストするためには，P
LL回路を状態遷移させる必要がある。
がりエッジが一致している状態) のとき，位相周波数検
出器は何ら信号を出力しない。後段のチャージポンプ回
路やループフィルタやVCOは信号をやり取りせず，それ
までの内部状態を維持し続ける。これに対し，基準クロ
ックとPLLクロックの立ち上がりエッジが一致していな
いときには (非同期状態), VCOの発振周波数を変更する
ために，位相周波数検出器はUp又はDown信号を出力す
る。その結果，後段のチャージポンプ回路やループフィ
ルタやVCOは，信号をやり取りして対応する状態へ遷移
する。従って，PLL回路の内部雑音を測定するには，PLL
回路を同期状態にする必要があることが分かる。一方，
PLL回路の短絡故障や遅延故障をテストするためには，P
LL回路を状態遷移させる必要がある。
次に、ランダム・ジッタについて記載する。
クロックにおいてジッタは，クロックパルス列の立ち
上がり時間と立ち下がり時間の揺らぎとして現れる。こ
のためクロック信号を伝送するときに，その到着時間や
クロックパルスのパルス幅が不確かになる。(For examp
le, see: Ron K. Poon; “Complter Circuits Electric
al Design", Prentice-Hall, Inc., 1995)。図１２に，
クロックパルス列の立ち上がり時間と立ち下がり時間の
ジッタを示す。
上がり時間と立ち下がり時間の揺らぎとして現れる。こ
のためクロック信号を伝送するときに，その到着時間や
クロックパルスのパルス幅が不確かになる。(For examp
le, see: Ron K. Poon; “Complter Circuits Electric
al Design", Prentice-Hall, Inc., 1995)。図１２に，
クロックパルス列の立ち上がり時間と立ち下がり時間の
ジッタを示す。
図４に示したどのブロックの構成素子もジッタを与え
る可能性がある。そのうち最も大きなジッタの要因は，
VCOを構成するインバータの熱雑音やショット雑音であ
る。(For example, see: Todd C. Weigandt, Beomsup K
im and Pal R. Gray; “Analysis of Timing Jitter in
CMOS Ring Oscillators", International Symposium o
n Circuits and System, 1994)。このため，このVCOか
ら発生されるジッタはランダム揺らぎであり，入力に依
存しない。この発明においては，主なジッタ源はVCOで
あるとして、VCOの発振波形のランダム・ジッタ測定を重
要な課題とする。
る可能性がある。そのうち最も大きなジッタの要因は，
VCOを構成するインバータの熱雑音やショット雑音であ
る。(For example, see: Todd C. Weigandt, Beomsup K
im and Pal R. Gray; “Analysis of Timing Jitter in
CMOS Ring Oscillators", International Symposium o
n Circuits and System, 1994)。このため，このVCOか
ら発生されるジッタはランダム揺らぎであり，入力に依
存しない。この発明においては，主なジッタ源はVCOで
あるとして、VCOの発振波形のランダム・ジッタ測定を重
要な課題とする。
VCOの発振波形のランダム・ジッタのみを測定するに
は，VCO以外の構成素子がアクティブにならない状態をP
LL回路に維持させる必要がある。従って，既に述べたよ
うに，PLL回路へ供給する基準入力信号は一定周期を厳
密に維持し続け，被試験PLL回路が位相誤差を誘起しな
いようにすることが重要である。この測定手法の概念を
図１３に示す。
は，VCO以外の構成素子がアクティブにならない状態をP
LL回路に維持させる必要がある。従って，既に述べたよ
うに，PLL回路へ供給する基準入力信号は一定周期を厳
密に維持し続け，被試験PLL回路が位相誤差を誘起しな
いようにすることが重要である。この測定手法の概念を
図１３に示す。
位相雑音を議論する準備として，ゼロクロスを定義す
る。コサイン波Acos(2πf0t)の振幅の最小値−Ａを０
%，その最大値＋Ａを100 %とすると，５０%のレベルは
振幅ゼロである。波形がゼロレベルを横切るポイントを
ゼロクロス (zero crossings) と呼ぶ。
る。コサイン波Acos(2πf0t)の振幅の最小値−Ａを０
%，その最大値＋Ａを100 %とすると，５０%のレベルは
振幅ゼロである。波形がゼロレベルを横切るポイントを
ゼロクロス (zero crossings) と呼ぶ。
発振器 (oscillator) から発生されるコサイン波を例
として位相雑音 (phasenoise) を議論する。理想発振器
(ideal oscillator) の出力信号XIDEAL(t)は歪みのな
い理想的コサイン波となる。
として位相雑音 (phasenoise) を議論する。理想発振器
(ideal oscillator) の出力信号XIDEAL(t)は歪みのな
い理想的コサイン波となる。
ＸIDEAL(t)＝Accos（2πfct＋θc） (2.4)
ここで，Acとfcはそれぞれ振幅と周波数の公称値であ
り，θcは初期位相角である。周波数領域でＸIDEAL(t)
を観測すると図１４に示したように線スペクトルにな
る。実際の発振器には公称値からのずれが存在する。そ
の出力信号は ＸOSC(t)＝[Ac+ε(t)]cos(2πfct+θc+Δφ(t)) (2.5.1) ＸOSC(t)＝Accos(2πfct+θc+Δφ(t)) (2.5.2) となる。ε(t)は振幅の揺らぎを表す。この発明では，
式(2.5.2)に示すように発振器の振幅揺らぎε(t)をゼロ
として議論を進める。Δφ(t)は位相の揺らぎを表す。
即ち，Δφ(t)は理想的なコサイン波を位相変調する項
である。初期位相角θcは区間(0,2π)の範囲で一様分布
に従う。一方，位相揺らぎΔφ(t)はランダムデータで
あり，例えば，ガウス分布に従う。このΔφ(t)は位相
雑音と呼ばれる。
り，θcは初期位相角である。周波数領域でＸIDEAL(t)
を観測すると図１４に示したように線スペクトルにな
る。実際の発振器には公称値からのずれが存在する。そ
の出力信号は ＸOSC(t)＝[Ac+ε(t)]cos(2πfct+θc+Δφ(t)) (2.5.1) ＸOSC(t)＝Accos(2πfct+θc+Δφ(t)) (2.5.2) となる。ε(t)は振幅の揺らぎを表す。この発明では，
式(2.5.2)に示すように発振器の振幅揺らぎε(t)をゼロ
として議論を進める。Δφ(t)は位相の揺らぎを表す。
即ち，Δφ(t)は理想的なコサイン波を位相変調する項
である。初期位相角θcは区間(0,2π)の範囲で一様分布
に従う。一方，位相揺らぎΔφ(t)はランダムデータで
あり，例えば，ガウス分布に従う。このΔφ(t)は位相
雑音と呼ばれる。
図１５に理想的発振器の出力信号ＸIDEAL(t)と実際の
振幅器の出力信号ＸOSC(t)をプロットした。これらの信
号を比較すると，Δφ(t)のためにＸOSC(t)のゼロクロ
スが変化しているのが分かる。
振幅器の出力信号ＸOSC(t)をプロットした。これらの信
号を比較すると，Δφ(t)のためにＸOSC(t)のゼロクロ
スが変化しているのが分かる。
一方，図１６に示すように発振信号ＸOSC(t)を周波数
領域に変換すると，位相雑音の影響は公称周波数 f0 近
傍のスペクトル拡散として観察される。図１５と図１６
を比べると，周波数領域の方が，位相雑音の影響を観測
し易いと言える。しかし、図１２に示したクロックパル
スを周波数領域に変換しても、パルス幅の揺らぎの最大
値を推定できない。何故ならば、変換は、ある周波数に
ついての平均値を求める処理でり、加算過程において最
大値と最小値が互いにキャンセルさせられてしまうから
である。従って、この発明が目的とするピークジッタ推
定方法は時間領域の処理を核にする必要がある。
領域に変換すると，位相雑音の影響は公称周波数 f0 近
傍のスペクトル拡散として観察される。図１５と図１６
を比べると，周波数領域の方が，位相雑音の影響を観測
し易いと言える。しかし、図１２に示したクロックパル
スを周波数領域に変換しても、パルス幅の揺らぎの最大
値を推定できない。何故ならば、変換は、ある周波数に
ついての平均値を求める処理でり、加算過程において最
大値と最小値が互いにキャンセルさせられてしまうから
である。従って、この発明が目的とするピークジッタ推
定方法は時間領域の処理を核にする必要がある。
ここで、PLL回路への基準入力端の付加雑音は，ルー
プフィルタ入力端の付加雑音に等しいことを明らかにす
る。(see: Floyd M. Gardner; “Phaselock Technique
s", 2nd edition, John Wiley & Sons, 1979; and John
G. Proakis;“Digital Communications", 2nd editio
n, McGraw-Hill, 1989)。PLL回路への基準入力端の付加
雑音を図１７に示す。計算を簡単にするために，PLL回
路の位相検出器をサイン波位相検出器 (ミキサー) と仮
定する。
プフィルタ入力端の付加雑音に等しいことを明らかにす
る。(see: Floyd M. Gardner; “Phaselock Technique
s", 2nd edition, John Wiley & Sons, 1979; and John
G. Proakis;“Digital Communications", 2nd editio
n, McGraw-Hill, 1989)。PLL回路への基準入力端の付加
雑音を図１７に示す。計算を簡単にするために，PLL回
路の位相検出器をサイン波位相検出器 (ミキサー) と仮
定する。
PLL回路は，与えられた基準信号
Ｘref(t)＝Accos(2πfct) (2.6)
に位相同期する。このとき，基準信号Ｘref(ｔ)には次
の付加雑音が加わっているものと仮定する。
の付加雑音が加わっているものと仮定する。
Ｘnoise(t)＝ni(t)cos(2πfct)-nq(t)sin(2πfct) (2.7)
VCOの発振波形
ＸVCO(t)＝cos(2πfct+Δφ) (2.8)
と基準信号Ｘref(t)+Ｘnoise(t)は位相検出器に入力
し，差周波数成分に変換する。
し，差周波数成分に変換する。
ここで，KPDは位相比較器のゲインである。従って，基
準信号の付加雑音は，ループフィルタの入力端に付加雑
音 が印加されるのと等価であることが分かる。図１８は，
ループフィルタ入力端の付加雑音を示す。PLL回路の基
準入力端の付加雑音のパワースペクトル密度を，N0[V2/
Hz]と仮定すると，式（２．１０）から、このループフ
ィルタ入力端の付加雑音のパワースペクトル密度Ｇ
nn(f)は となる。
準信号の付加雑音は，ループフィルタの入力端に付加雑
音 が印加されるのと等価であることが分かる。図１８は，
ループフィルタ入力端の付加雑音を示す。PLL回路の基
準入力端の付加雑音のパワースペクトル密度を，N0[V2/
Hz]と仮定すると，式（２．１０）から、このループフ
ィルタ入力端の付加雑音のパワースペクトル密度Ｇ
nn(f)は となる。
さらに，式(2.9)よりVCOの発振波形と基準信号の位相
差Δφがπ／２になると，位相検出器の出力はゼロにな
るのことが分かる。即ち，サイン波位相検出器を用いる
と，基準入力の位相とVCO出力の位相は90度シフトして
位相同期する。なお、この導出において付加雑音は無視
した。
差Δφがπ／２になると，位相検出器の出力はゼロにな
るのことが分かる。即ち，サイン波位相検出器を用いる
と，基準入力の位相とVCO出力の位相は90度シフトして
位相同期する。なお、この導出において付加雑音は無視
した。
次に、図１７に示した等価付加雑音のモデルを用い
て，付加雑音が与えるジッタ量を明らかにする (see: H
einrich Meyr and Gerd Ascheid; “Synchronization i
n Digital Communications", vol. 1, John Wiley & So
ns,1990)。簡単のために，θi=0とすると，出力信号の
位相θ0は誤差に対応する。VCOの発振波形の位相スペク
トルは となる。ここで，H(f)はPLL回路の伝達関数である。
て，付加雑音が与えるジッタ量を明らかにする (see: H
einrich Meyr and Gerd Ascheid; “Synchronization i
n Digital Communications", vol. 1, John Wiley & So
ns,1990)。簡単のために，θi=0とすると，出力信号の
位相θ0は誤差に対応する。VCOの発振波形の位相スペク
トルは となる。ここで，H(f)はPLL回路の伝達関数である。
位相誤差は−θoであるから，位相誤差の分散は
で与えられる。式(2.11)を式(2.14)に代入すると
となる。即ち，ループの信号対雑音比
が大きいと，位相雑音は小さくなる。ここで，Beはルー
プの等価雑音帯域幅である。
プの等価雑音帯域幅である。
このように、PLL回路の基準入力端の付加雑音又はル
ープフィルタの入力端の付加雑音は，ループ特性に対応
した低域通過フィルタを通った成分が出力の位相雑音と
して観測されることになる。位相雑音のパワーは，PLL
ループの信号対雑音比に反比例する。
ープフィルタの入力端の付加雑音は，ループ特性に対応
した低域通過フィルタを通った成分が出力の位相雑音と
して観測されることになる。位相雑音のパワーは，PLL
ループの信号対雑音比に反比例する。
次に、VCOの内部雑音による位相揺らぎがPLL出力信号
の位相にどのように影響するかについて検討する (see:
Heinrich Meyr and Gerd Ascheid; “Synchronization
in Digital Communications", vol. 1, John Wiley &
Sons, 1990)。VCOの出力信号を と仮定する。ここで，θp(t)は理想VCOの位相である。
内部の熱雑音などがΨ(t)を発生する。Ψ(t)は内部位相
雑音であり，ランダムにVCOの位相を揺るがす。図１９
は，VCOの内部位相雑音モデルを示している。理想VCOの
出力端での位相θp(s)は で与えられる。ここで，Ψ(t)は位相誤差であり、位相
検出器の出力に対応する。
の位相にどのように影響するかについて検討する (see:
Heinrich Meyr and Gerd Ascheid; “Synchronization
in Digital Communications", vol. 1, John Wiley &
Sons, 1990)。VCOの出力信号を と仮定する。ここで，θp(t)は理想VCOの位相である。
内部の熱雑音などがΨ(t)を発生する。Ψ(t)は内部位相
雑音であり，ランダムにVCOの位相を揺るがす。図１９
は，VCOの内部位相雑音モデルを示している。理想VCOの
出力端での位相θp(s)は で与えられる。ここで，Ψ(t)は位相誤差であり、位相
検出器の出力に対応する。
Φ(s)＝θi(s)-θo(s)＝θi(s)-(θp(s)+Ψ(s)) (2.18)
式(2.17)のθp(s)を式(2.18)に代入すると
となる。整理すると
となる。式 (２．１３) を式 (２．２０．１) に代入す
ると Φ(s)＝(1-H(s))(θi(s)-Ψ(s)) (2.20.2) を得る。従って，VCOの内部雑音による位相揺らぎは となる。即ち，VCOの内部位相雑音は，高域通過フィル
タを通った成分がPLL回路の出力信号の位相雑音として
観測されることになる。この高域通過フィルタはループ
の位相誤差伝達関数に対応する。
ると Φ(s)＝(1-H(s))(θi(s)-Ψ(s)) (2.20.2) を得る。従って，VCOの内部雑音による位相揺らぎは となる。即ち，VCOの内部位相雑音は，高域通過フィル
タを通った成分がPLL回路の出力信号の位相雑音として
観測されることになる。この高域通過フィルタはループ
の位相誤差伝達関数に対応する。
このように、VCOの内部熱雑音はVCOの発振波形の位相
雑音になる。さらに，ループ位相誤差に対応する高域通
過フィルタを通った成分が出力の位相雑音として観測さ
れることになる。
雑音になる。さらに，ループ位相誤差に対応する高域通
過フィルタを通った成分が出力の位相雑音として観測さ
れることになる。
PLL回路の付加雑音やVCOの内部熱雑音は，VCOの発振
波形の位相雑音に変換される。発生ブロックからPLL回
路の出力までのパスに対応して，低周波成分又は高周波
成分の位相雑音として観測される。従って，PLL回路の
雑音はVCOの発振波形の位相に揺らぎを与える効果を持
つことが分かる。これは、VCO入力端の電圧変動と等価
である。この発明においては，VCOの入力端に付加雑音
を加え，VCOの発振波形の位相をランダムに変調するこ
とによりジッタをシミュレーションする。図２０はジッ
タをシミュレーションする方法を示している。
波形の位相雑音に変換される。発生ブロックからPLL回
路の出力までのパスに対応して，低周波成分又は高周波
成分の位相雑音として観測される。従って，PLL回路の
雑音はVCOの発振波形の位相に揺らぎを与える効果を持
つことが分かる。これは、VCO入力端の電圧変動と等価
である。この発明においては，VCOの入力端に付加雑音
を加え，VCOの発振波形の位相をランダムに変調するこ
とによりジッタをシミュレーションする。図２０はジッ
タをシミュレーションする方法を示している。
次に，クロックのジッタを測定する手法について説明
する。ピークジッタは時間領域で測定され，RMSジッタ
は周波数領域で測定される。これらのジッタ測定手法は
従来10分程度のテスト時間を要する。一方，VLSIのテス
トでは，テスト項目当たり100msec程度のテスト時間し
か割り当てられない。従って，従来のジッタ測定手法は
VLSIの製造ラインでのテストには適用できない。
する。ピークジッタは時間領域で測定され，RMSジッタ
は周波数領域で測定される。これらのジッタ測定手法は
従来10分程度のテスト時間を要する。一方，VLSIのテス
トでは，テスト項目当たり100msec程度のテスト時間し
か割り当てられない。従って，従来のジッタ測定手法は
VLSIの製造ラインでのテストには適用できない。
ジッタ測定手法の研究においてゼロクロスは重要な概
念である。周期測定の観点から，波形のゼロクロスとそ
の基本波のゼロクロスの関係について考える。「波形の
基本波は元の波形のゼロクロス情報を保持している」こ
とを証明する。この発明では基本波のこの性質を「ゼロ
クロスの定理」と呼ぶことにする。図２１に示すデュー
ティ比50%の理想クロック波形Ｘd50%(t)を例に取って説
明する。このクロック波形の周期をT0とすると，そのFo
urier変換は となる (例えば文献ｃ１を参照)。即ち，基本波の周期
はクロックの周期に等しい。
念である。周期測定の観点から，波形のゼロクロスとそ
の基本波のゼロクロスの関係について考える。「波形の
基本波は元の波形のゼロクロス情報を保持している」こ
とを証明する。この発明では基本波のこの性質を「ゼロ
クロスの定理」と呼ぶことにする。図２１に示すデュー
ティ比50%の理想クロック波形Ｘd50%(t)を例に取って説
明する。このクロック波形の周期をT0とすると，そのFo
urier変換は となる (例えば文献ｃ１を参照)。即ち，基本波の周期
はクロックの周期に等しい。
クロック信号の基本波を抽出すると，そのゼロクロスは
元のクロック波形のゼロクロスに対応する。従って，基
本波のゼロクロスからクロック波形の周期を推定でき
る。このとき，いくつかの高調波を加えても周期の推定
精度は向上しない。ただし，高調波と周期の推定精度に
ついては後で検証する。
元のクロック波形のゼロクロスに対応する。従って，基
本波のゼロクロスからクロック波形の周期を推定でき
る。このとき，いくつかの高調波を加えても周期の推定
精度は向上しない。ただし，高調波と周期の推定精度に
ついては後で検証する。
次に、Hilbert変換と解析信号 (analytic signal) に
ついて説明する (例えば文献ｃ２を参照)。
ついて説明する (例えば文献ｃ２を参照)。
式(3.1)から分かるように、波形Ｘa(t)のFourier変換
を計算すると，正の周波数と負の周波数にわたるパワー
スペクトルSaa(f)が得られる。これは両側スペクトル
(two-sided power spectrum) と呼ばれる。負の周波数
のスペクトルは正の周波数のスペクトルをｆ＝０の軸に
関して折り返した鏡映である。従って，両側スペクトル
はｆ＝０の軸に関して対称である。即ち、Saa(-f)＝Saa
(f)。しかし，負の周波数のスペクトルを観測すること
はできない。負の周波数成分をゼロにカットし，観測で
きる正の周波数成分を２倍にしたスペクトルＧaa(f)も
定義できる。これは，片側スペクトル (one-sided powe
r spectrum) と呼ばれる。
を計算すると，正の周波数と負の周波数にわたるパワー
スペクトルSaa(f)が得られる。これは両側スペクトル
(two-sided power spectrum) と呼ばれる。負の周波数
のスペクトルは正の周波数のスペクトルをｆ＝０の軸に
関して折り返した鏡映である。従って，両側スペクトル
はｆ＝０の軸に関して対称である。即ち、Saa(-f)＝Saa
(f)。しかし，負の周波数のスペクトルを観測すること
はできない。負の周波数成分をゼロにカットし，観測で
きる正の周波数成分を２倍にしたスペクトルＧaa(f)も
定義できる。これは，片側スペクトル (one-sided powe
r spectrum) と呼ばれる。
Gaa(f) ＝ 2Saa(f) ｆ＞０ (3.3.1)
Gaa(f) ＝ 0 ｆ＜０
Gaa(f) ＝ Saa(f)[1 + sgn(f)] (3.3.2)
ここで，sgn(f)は符号関数である。ｆが正のとき＋１の
値を取り，負のｆに対しては−１の値を取る。この片側
スペクトルが，解析信号z(t)のスペクトルに対応する。
解析信号z(t)を時間領域で表すと なる。実数部は元の波形xa(t)に対応する。虚数部は元
の波形のHilbert変換a(t)で与えられる。式(3.5)で示
したように，ある波形xa(t)のHilbert変換a(t)は，波
形xa(t)と１／πtの畳込み (convolution) で与えられ
る。
値を取り，負のｆに対しては−１の値を取る。この片側
スペクトルが，解析信号z(t)のスペクトルに対応する。
解析信号z(t)を時間領域で表すと なる。実数部は元の波形xa(t)に対応する。虚数部は元
の波形のHilbert変換a(t)で与えられる。式(3.5)で示
したように，ある波形xa(t)のHilbert変換a(t)は，波
形xa(t)と１／πtの畳込み (convolution) で与えられ
る。
この発明で扱う波形のHilbert変換を求めてみる。最
初に，コサイン波のHilbert変換を導出する。
初に，コサイン波のHilbert変換を導出する。
第１項の積分はゼロ，第２項の積分はπであるから，
H[cos(2πf0)]＝sin(2πf0t) (3.6)
となる。同様に
H[sin(2πf0t)]＝-cos(2πf0t) (3.7)
である。
次に，クロック波形に対応する方形波のHilbert変換
を導出する。(例えば文献c3を参照)。図２１の理想クロ
ック波形のFourier級数は である。Hilbert変換は，式(3,6)を用いると となる。図２２はクロック波形とそのHilbert変換の例
を示す。これらの波形は，それぞれ第11次までの部分和
である。この例の周期T0は20 nsecである。
を導出する。(例えば文献c3を参照)。図２１の理想クロ
ック波形のFourier級数は である。Hilbert変換は，式(3,6)を用いると となる。図２２はクロック波形とそのHilbert変換の例
を示す。これらの波形は，それぞれ第11次までの部分和
である。この例の周期T0は20 nsecである。
解析信号z(t)は，J. Dugundjiが波形の包絡線 (envel
ope) を一意的に求めるために導入した。(例えば文献c4
を参照)。解析信号を極座標表示で表すと となる。A(t)はＸa(t)の包絡線を表す。このため，J. D
ugundjiはz(t)をプリ包絡線 (pre-envelope) と呼んで
いる。Θ(t)はＸa(t)の瞬時位相 (instantaneousphase)
を表す。この発明のジッタ測定手法は，この瞬時位相
を推定する方法が核となる。
ope) を一意的に求めるために導入した。(例えば文献c4
を参照)。解析信号を極座標表示で表すと となる。A(t)はＸa(t)の包絡線を表す。このため，J. D
ugundjiはz(t)をプリ包絡線 (pre-envelope) と呼んで
いる。Θ(t)はＸa(t)の瞬時位相 (instantaneousphase)
を表す。この発明のジッタ測定手法は，この瞬時位相
を推定する方法が核となる。
測定した波形を複素数として扱うと，その包絡線や瞬
時位相を簡単に求めることができる。Hilbert変換は，
波形を解析信号へ変換するためのツールである。次のア
ルゴリズム１の手順により解析信号を得ることができ
る。
時位相を簡単に求めることができる。Hilbert変換は，
波形を解析信号へ変換するためのツールである。次のア
ルゴリズム１の手順により解析信号を得ることができ
る。
アルゴリズム１（実波形を解析信号に変換する手順）
１．高速Fourier変換を用いて波形を周波数領域へ変換
する。
する。
２．負の周波数成分をゼロにカットし，正の周波数成分
を２倍にする。
を２倍にする。
３．高速Fourier逆変換を用いてスペクトルを時間領域
へ変換する。
へ変換する。
次に、位相を連続位相に変換する位相アンラップの方
法を概説する。
法を概説する。
位相アンラップ手法は複素ケプストラム (complex ce
pstrum) を求めるために提案されたものである。(例え
ば文献c5を参照)。複素対数関数log(z)をelog(z)=zとな
る任意の複素数と定義すると、 log(z)＝log|z|+jARG(z) (3.11) となる (例えば文献ｃ６を参照)。時間波形Ｘa(n)のFou
rier変換をＳa(ej ω)とする。その対数振幅スペクトルl
og|Sa(ej ω)|と位相スペクトルARG[Sa(ej ω)]を複素ス
ペクトルの実数部と虚数部に対応させ，Fourier逆変換
を行なうと，複素ケプストラムca(n)が得られる。
pstrum) を求めるために提案されたものである。(例え
ば文献c5を参照)。複素対数関数log(z)をelog(z)=zとな
る任意の複素数と定義すると、 log(z)＝log|z|+jARG(z) (3.11) となる (例えば文献ｃ６を参照)。時間波形Ｘa(n)のFou
rier変換をＳa(ej ω)とする。その対数振幅スペクトルl
og|Sa(ej ω)|と位相スペクトルARG[Sa(ej ω)]を複素ス
ペクトルの実数部と虚数部に対応させ，Fourier逆変換
を行なうと，複素ケプストラムca(n)が得られる。
ここで，ARGは位相の主値を表す。位相の主値は，区間
[−π,＋π]で定義される。第２項の位相スペクトルに
は-πと+πに不連続点が存在する。この不連続点の影響
がFourier逆変換を通じて時間領域全体に拡散するた
め，複素ケプストラムを正しく求められない。位相を連
続位相に変換するため，アンラップ位相 (unwrapped ph
ase) が導入された。アンラップ位相は，位相の導関数
を積分することにより一意的に与えられる。
[−π,＋π]で定義される。第２項の位相スペクトルに
は-πと+πに不連続点が存在する。この不連続点の影響
がFourier逆変換を通じて時間領域全体に拡散するた
め，複素ケプストラムを正しく求められない。位相を連
続位相に変換するため，アンラップ位相 (unwrapped ph
ase) が導入された。アンラップ位相は，位相の導関数
を積分することにより一意的に与えられる。
arg[Sa(ej0)]＝0 (3.13.2)
ここで，argはアンラップ位相を表す。Ronald W. Schaf
erやDonald G.Childersにより，周波数領域の位相スペ
クトルから不連続点を除き，アンラップ位相を求めるア
ルゴリズムが開発された (例えば文献ｃ７を参照)。
erやDonald G.Childersにより，周波数領域の位相スペ
クトルから不連続点を除き，アンラップ位相を求めるア
ルゴリズムが開発された (例えば文献ｃ７を参照)。
アルゴリズム２：
上記アルゴリズム２によりアンラップ位相を求める。
まず、隣り合う位相の主値の差を求めて不連続点が存在
するか否かを判断する。不連続点が存在するときには，
主値に±2πを加え，位相スペクトルから不連続点を除
いていく (文献ｃ７を参照)。
まず、隣り合う位相の主値の差を求めて不連続点が存在
するか否かを判断する。不連続点が存在するときには，
主値に±2πを加え，位相スペクトルから不連続点を除
いていく (文献ｃ７を参照)。
上記アルゴリズム２においては，隣り合う位相の変化
はπより小であると仮定している。即ち，位相スペクト
ルを観測するときの周波数分解能は十分小である必要が
ある。ところが，極 (共振周波数) 近傍の周波数では隣
り合う位相がπより大きく変化する。位相スペクトルを
観測するときの周波数分解能が粗いと，位相が2π以上
増加したのか減少したのかを判定できなくなる。その結
果，アンラップ位相を正しく求めることができない。こ
の課題は，Jose M. Triboletにより解決された。即ち，
式(3.12)の位相の導関数積分を台形則による数値積分で
近似し、2π以上増加したか減少したかを判定できる位
相推定値が求まるまで，積分区間の分割幅を適応的に細
かくしていく手法を提案した (例えば文献ｃ８を参
照)。このようにして，次式 arg[Sa(ej Ω)]＝ARG[Sa(ej Ω)]÷2πl(Ω) (3.14) の整数ｌを求める。Triboletのアルゴリズムは，Kuno
P. Zimmermannにより時間領域の位相アンラップアルゴ
リズムへ拡張されている (例えば文献ｃ９を参照)。
はπより小であると仮定している。即ち，位相スペクト
ルを観測するときの周波数分解能は十分小である必要が
ある。ところが，極 (共振周波数) 近傍の周波数では隣
り合う位相がπより大きく変化する。位相スペクトルを
観測するときの周波数分解能が粗いと，位相が2π以上
増加したのか減少したのかを判定できなくなる。その結
果，アンラップ位相を正しく求めることができない。こ
の課題は，Jose M. Triboletにより解決された。即ち，
式(3.12)の位相の導関数積分を台形則による数値積分で
近似し、2π以上増加したか減少したかを判定できる位
相推定値が求まるまで，積分区間の分割幅を適応的に細
かくしていく手法を提案した (例えば文献ｃ８を参
照)。このようにして，次式 arg[Sa(ej Ω)]＝ARG[Sa(ej Ω)]÷2πl(Ω) (3.14) の整数ｌを求める。Triboletのアルゴリズムは，Kuno
P. Zimmermannにより時間領域の位相アンラップアルゴ
リズムへ拡張されている (例えば文献ｃ９を参照)。
この発明では，時間領域の瞬時位相波形から−πと＋
πの不連続点を除き，連続位相に変換するためにこの位
相アンラップを用いる。時間領域で一意的に位相アンラ
ップを行えるための標本化条件は後で検討することにす
る。
πの不連続点を除き，連続位相に変換するためにこの位
相アンラップを用いる。時間領域で一意的に位相アンラ
ップを行えるための標本化条件は後で検討することにす
る。
次に，連続位相からリニア位相を求めるために利用す
る線形トレンド推定法について概説する (例えば、文献
ｃ１０及びｃ１１を参照)。
る線形トレンド推定法について概説する (例えば、文献
ｃ１０及びｃ１１を参照)。
目標は，位相データｙiに適合するリニア位相
g(x) ＝ a + bx (3.15)
を見つけることである。ここで，ａとｂは求める定数で
ある。g(xi)と各データ(xi, yi)の間の２乗誤差Ｒは で与えられる。ここで，Ｌは位相データの数である。２
乗誤差を最小にするリニア位相を求める。式(3.16)の未
知定数ａとｂについての偏微分を計算し、ゼロと置くと が得られる。変形すると となる。従って， となる。即ち， から，リニア位相を推定することができる。
ある。g(xi)と各データ(xi, yi)の間の２乗誤差Ｒは で与えられる。ここで，Ｌは位相データの数である。２
乗誤差を最小にするリニア位相を求める。式(3.16)の未
知定数ａとｂについての偏微分を計算し、ゼロと置くと が得られる。変形すると となる。従って， となる。即ち， から，リニア位相を推定することができる。
この発明では，連続位相からリニア位相を推定すると
きに，線形トレンド推定法を用いる。
きに，線形トレンド推定法を用いる。
以上の説明で明白なように、従来のジッタ測定手法に
おいては、ピークジッタはオシロスコープを用いて時間
領域で測定され、RMSジッタはスペクトラム・アナライザ
を用いて周波数領域で測定されている。
おいては、ピークジッタはオシロスコープを用いて時間
領域で測定され、RMSジッタはスペクトラム・アナライザ
を用いて周波数領域で測定されている。
時間領域におけるジッタ測定手法においてはクロック
信号のピークジッタJppは時間領域において測定され
る。ゼロクロス間の相対的ゆらぎがピークジッタJppと
して問題となる。よって例えばコンピュータなどにおけ
るクロック信号の図８１ａに示すように、ジッタのない
クロック信号が点線の波形の時、ジッタがあるクロック
信号はその例えば立上り点についてみると点線波形の立
上りを中心にその前後にゆらぐ、その各１つの立上り点
から次の立上り点の間隔Tintがゆらぎ、この瞬時間隔T
intをピークジッタJppとして求められる。図２３及び図
２４にオシロスコープを用いたピークジッタ測定例と測
定系をそれぞれ示す。位相検出器の基準入力へ被試験ク
ロック信号を印加する。ここで，位相検出器と信号発生
器は位相同期ループを構成する。信号発生器の信号を被
試験クロック信号に同期させ，トリガー信号としてオシ
ロスコープへ供給する。この例では，クロック信号の立
ち上がりエッジのジッタを観測している。四角いゾーン
を用いて，信号がクロスするレベルを指定する。ジッタ
は，「被試験クロック信号がこの指定レベルをクロスす
る時間」と「トリガー信号が与える基準時間」の時間差の
変動成分として測定される。この方式は測定に時間を要
する。このため，被試験クロック信号の周波数ドリフト
が測定に影響しないように，トリガー信号を被試験クロ
ック信号に位相同期させる必要がある。
信号のピークジッタJppは時間領域において測定され
る。ゼロクロス間の相対的ゆらぎがピークジッタJppと
して問題となる。よって例えばコンピュータなどにおけ
るクロック信号の図８１ａに示すように、ジッタのない
クロック信号が点線の波形の時、ジッタがあるクロック
信号はその例えば立上り点についてみると点線波形の立
上りを中心にその前後にゆらぐ、その各１つの立上り点
から次の立上り点の間隔Tintがゆらぎ、この瞬時間隔T
intをピークジッタJppとして求められる。図２３及び図
２４にオシロスコープを用いたピークジッタ測定例と測
定系をそれぞれ示す。位相検出器の基準入力へ被試験ク
ロック信号を印加する。ここで，位相検出器と信号発生
器は位相同期ループを構成する。信号発生器の信号を被
試験クロック信号に同期させ，トリガー信号としてオシ
ロスコープへ供給する。この例では，クロック信号の立
ち上がりエッジのジッタを観測している。四角いゾーン
を用いて，信号がクロスするレベルを指定する。ジッタ
は，「被試験クロック信号がこの指定レベルをクロスす
る時間」と「トリガー信号が与える基準時間」の時間差の
変動成分として測定される。この方式は測定に時間を要
する。このため，被試験クロック信号の周波数ドリフト
が測定に影響しないように，トリガー信号を被試験クロ
ック信号に位相同期させる必要がある。
時間領域におけるジッタ測定は，信号があるレベルを
横切る時刻の揺らぎを測定することに対応する。この発
明ではこれをゼロクロス法と呼ぶ。波形変化率はゼロク
ロスにおいて最大となるから，時刻測定のタイミング誤
差は最小となる。
横切る時刻の揺らぎを測定することに対応する。この発
明ではこれをゼロクロス法と呼ぶ。波形変化率はゼロク
ロスにおいて最大となるから，時刻測定のタイミング誤
差は最小となる。
図２５(a)に，小さい円で波形のゼロクロスを示す。
ある立ち上がりエッジのゼロ振幅をクロスする時刻tiか
ら，次の立ち上がりエッジのゼロ振幅をクロスするまで
の時刻ti+2までの時間間隔は，このコサイン波の周期を
与える。図２５(b)はゼロクロスから求めた瞬時周期p
instを示す (隣り合うゼロクロスti+1とti+2から求め
た)。瞬時周波数finstはpinstの逆数で与えられる。
ある立ち上がりエッジのゼロ振幅をクロスする時刻tiか
ら，次の立ち上がりエッジのゼロ振幅をクロスするまで
の時刻ti+2までの時間間隔は，このコサイン波の周期を
与える。図２５(b)はゼロクロスから求めた瞬時周期p
instを示す (隣り合うゼロクロスti+1とti+2から求め
た)。瞬時周波数finstはpinstの逆数で与えられる。
Pinst(ti+2)＝ti+2-ti,pinst(ti+2)＝2(ti+2-ti+1) (3.22.1)
finst(ti+2)＝1/pinst(ti+2) (3.22.2)
時間領域におけるジッタ測定の問題点を述べる。ジッ
タ測定のため，オシロスコープを用いて被試験クロック
信号xc(t) xc(t)＝Accos(2πfct+θc +Δφ(t)) (3.23) をその立ち上がりエッジをゼロクロスのタイミングで捕
捉する。これは，次の位相角の条件 を満たすｘc(t)のみが収集されることを意味する。立ち
上がりエッジのゼロクロスに対応するサンプルの確率密
度関数は で与えられる (例えば文献ｃ１０を参照)。従って，被
試験クロック信号をランダムに標本化してＮポイントの
位相雑音Δφ(t3 π/2)を集めるのに要する時間は (2πAc)(NT0) (3.26) となる。即ち，ゼロクロスのサンプルしかジッタ推定に
利用できないため，通常の測定に比べて少なくとも(2π
Ac)倍のテスト時間を必要とする。
タ測定のため，オシロスコープを用いて被試験クロック
信号xc(t) xc(t)＝Accos(2πfct+θc +Δφ(t)) (3.23) をその立ち上がりエッジをゼロクロスのタイミングで捕
捉する。これは，次の位相角の条件 を満たすｘc(t)のみが収集されることを意味する。立ち
上がりエッジのゼロクロスに対応するサンプルの確率密
度関数は で与えられる (例えば文献ｃ１０を参照)。従って，被
試験クロック信号をランダムに標本化してＮポイントの
位相雑音Δφ(t3 π/2)を集めるのに要する時間は (2πAc)(NT0) (3.26) となる。即ち，ゼロクロスのサンプルしかジッタ推定に
利用できないため，通常の測定に比べて少なくとも(2π
Ac)倍のテスト時間を必要とする。
図２６に示すように，ゼロクロス法によりサプリング
され得る位相雑音の集合の大きさは，位相雑音の全集合
の大きさより小さい。従って，推定し得るピークジッタ
Jpp,3 π /2は真のピークジッタJpp以下である。
され得る位相雑音の集合の大きさは，位相雑音の全集合
の大きさより小さい。従って，推定し得るピークジッタ
Jpp,3 π /2は真のピークジッタJpp以下である。
ゼロクロス法の最大の欠点は，被測定信号の周期と独
立に周期測定の時間分解能を選べないことである。この
方式の時間分解能は，被測定信号の周期，即ち、ゼロク
ロス，によって決められてしまう。図２７は，立ち上が
りエッジのゼロクロスを複素平面上にプロットしたもの
である。ゼロクロス法のサンプルは，矢印で示した１ポ
イントのみであり，周期当たりのサンプル数を増やすこ
とはできない。立ち上がりエッジのゼロクロスにniとい
う番号を与えると，ゼロクロス法は ni(2π) (3.28) なる位相差を測定している。その結果，ゼロクロス法で
測定した瞬時周期は，図２５(b)に示したように、ステ
ップ関数を用いた近似になる。
立に周期測定の時間分解能を選べないことである。この
方式の時間分解能は，被測定信号の周期，即ち、ゼロク
ロス，によって決められてしまう。図２７は，立ち上が
りエッジのゼロクロスを複素平面上にプロットしたもの
である。ゼロクロス法のサンプルは，矢印で示した１ポ
イントのみであり，周期当たりのサンプル数を増やすこ
とはできない。立ち上がりエッジのゼロクロスにniとい
う番号を与えると，ゼロクロス法は ni(2π) (3.28) なる位相差を測定している。その結果，ゼロクロス法で
測定した瞬時周期は，図２５(b)に示したように、ステ
ップ関数を用いた近似になる。
1988年，David Chuはタイムインターバルアナライザ
を発明した (例えば文献ｃ１２及びｃ１３を参照)。こ
れは，被測定信号のゼロクロスni(2π)の整数値niを計
数するとき，経過時間tiも同時に計数するものである。
この方法により，経過時間に対しゼロクロスの時間変動
をプロットすることが可能になった。さらに，(ti, ni)
を用いると測定データの間をスプライン関数 (spline f
unctions) で滑らかに補間できる。その結果，高い次数
で近似された瞬時周期を観測できるようになった。しか
し，David Chuのタイムインターバルアナライザも，被
測定信号のゼロクロス測定に基づいていることに注意す
る必要がある。スプライン関数で補間することにより物
理的意味を解釈し易くしているが，これは瞬時周期の近
似の程度を上げているにすぎない。何故ならば，ゼロク
ロスの間に存在するデータは依然として，測定されてい
ないからである。即ち，タイムインターバルアナライザ
もゼロクロス法の限界を超えるものではない。この瞬時
データを補間する方式に対する反例は後述する。
を発明した (例えば文献ｃ１２及びｃ１３を参照)。こ
れは，被測定信号のゼロクロスni(2π)の整数値niを計
数するとき，経過時間tiも同時に計数するものである。
この方法により，経過時間に対しゼロクロスの時間変動
をプロットすることが可能になった。さらに，(ti, ni)
を用いると測定データの間をスプライン関数 (spline f
unctions) で滑らかに補間できる。その結果，高い次数
で近似された瞬時周期を観測できるようになった。しか
し，David Chuのタイムインターバルアナライザも，被
測定信号のゼロクロス測定に基づいていることに注意す
る必要がある。スプライン関数で補間することにより物
理的意味を解釈し易くしているが，これは瞬時周期の近
似の程度を上げているにすぎない。何故ならば，ゼロク
ロスの間に存在するデータは依然として，測定されてい
ないからである。即ち，タイムインターバルアナライザ
もゼロクロス法の限界を超えるものではない。この瞬時
データを補間する方式に対する反例は後述する。
次に、周波数領域におけるジッタ測定法について記載
する。
する。
クロック信号のRMSジッタJRMSは周波数領域において
測定される。例えばデータ通信において理想タイミング
ポイントからのずれがRMSジッタJRMSとして問題とな
る。よって図８１ｂに示すように、ジッタのない方形波
信号が点線波形の場合、ジッタがある場合、その立上り
のタイミングがゆらぐが、正規の立上り点 (点線) に対
する実際の立上り点 (実線) のずれ幅がRMSジッタJRMS
として求められる。図２８及び図２９にスペクトラム・
アナライザを用いたRMSジッタ測定例と測定系をそれぞ
れ示す。被試験クロック信号を基準周波数として位相検
出器へ入力する。ここで，位相検出器と信号発生器は位
相同期ループを構成する。位相検出器で検出した被試験
クロック信号と信号発生器からの信号の位相差信号をス
ペクトラム・アナライザへ入力し，位相雑音スペクトル
密度関数を観測する。図２８に示す位相雑音スペクトル
曲線より下側の面積がRMSジッタJRMSに対応する。周波
数軸は，クロック周波数からのオフセット周波数を表し
ている。即ち，０Hzはクロック周波数に対応する。
測定される。例えばデータ通信において理想タイミング
ポイントからのずれがRMSジッタJRMSとして問題とな
る。よって図８１ｂに示すように、ジッタのない方形波
信号が点線波形の場合、ジッタがある場合、その立上り
のタイミングがゆらぐが、正規の立上り点 (点線) に対
する実際の立上り点 (実線) のずれ幅がRMSジッタJRMS
として求められる。図２８及び図２９にスペクトラム・
アナライザを用いたRMSジッタ測定例と測定系をそれぞ
れ示す。被試験クロック信号を基準周波数として位相検
出器へ入力する。ここで，位相検出器と信号発生器は位
相同期ループを構成する。位相検出器で検出した被試験
クロック信号と信号発生器からの信号の位相差信号をス
ペクトラム・アナライザへ入力し，位相雑音スペクトル
密度関数を観測する。図２８に示す位相雑音スペクトル
曲線より下側の面積がRMSジッタJRMSに対応する。周波
数軸は，クロック周波数からのオフセット周波数を表し
ている。即ち，０Hzはクロック周波数に対応する。
位相検出器から，式(3.23)の被試験クロック信号x
c(t)と基準信号 Xref(t) ＝ Acos(2πfct+ θ0) (3.29) の位相差信号Δφ(t)が出力される。このとき被試験位
相同期ループ回路 (PLL回路) へ印加している基準信号
は一定周期であるから，位相差信号Δφ(t)は位相雑音
波形に対応する。Δφ(t)を有限時間Ｔの間観測し，周
波数領域に変換すると、位相雑音パワースペクトル密度
関数GΔφΔφ(f)が得られる。
c(t)と基準信号 Xref(t) ＝ Acos(2πfct+ θ0) (3.29) の位相差信号Δφ(t)が出力される。このとき被試験位
相同期ループ回路 (PLL回路) へ印加している基準信号
は一定周期であるから，位相差信号Δφ(t)は位相雑音
波形に対応する。Δφ(t)を有限時間Ｔの間観測し，周
波数領域に変換すると、位相雑音パワースペクトル密度
関数GΔφΔφ(f)が得られる。
Parsevalの定理から，位相雑音波形の２乗平均値 (mean
square value) は となる (例えば文献ｃ１４参照)。即ち，パワースペク
トルの和を測定することにより，位相雑音波形の２乗平
均値を推定できることが分かる。２乗平均値の正の平方
根 (実効値) をRMS (root mean square) ジッタJRMSと
呼ぶ。
square value) は となる (例えば文献ｃ１４参照)。即ち，パワースペク
トルの和を測定することにより，位相雑音波形の２乗平
均値を推定できることが分かる。２乗平均値の正の平方
根 (実効値) をRMS (root mean square) ジッタJRMSと
呼ぶ。
平均値がゼロのとき，２乗平均値は分散と等価であり，
RMSジッタは標準偏差に等しい。
RMSジッタは標準偏差に等しい。
図２８に示したように，JRMSはクロック周波数近傍の
GΔφΔφ(f)の和で正確に近似され得る (例えば文献ｃ
１５参照)。実際は，式 (3.33) において加算するG
ΔφΔφ(f)の周波数の上限値fMAXは (２ｆｃ−ε) で
ある。何故ならば，クロック周波数より広い周波数範囲
のGΔφΔφ(f)を加算すると，クロック周波数の高調波
もJRMSに含まれてしまうからである。
GΔφΔφ(f)の和で正確に近似され得る (例えば文献ｃ
１５参照)。実際は，式 (3.33) において加算するG
ΔφΔφ(f)の周波数の上限値fMAXは (２ｆｃ−ε) で
ある。何故ならば，クロック周波数より広い周波数範囲
のGΔφΔφ(f)を加算すると，クロック周波数の高調波
もJRMSに含まれてしまうからである。
周波数領域におけるRMSジッタ測定には，位相検出器
と位相雑音が小さい信号発生器，スペクトラム・アナラ
イザを必要とする。式(3.33)や図２８から分かるように
低い周波数範囲を周波数掃引して位相雑音スペクトルを
測定する。このため，10分程度の測定時間を必要とし，
マイクロプロセッサのテストには適用できない。さら
に，周波数領域におけるRMSジッタ測定では，位相情報
が失われてしまっているため，ピークジッタを推定でき
ない。
と位相雑音が小さい信号発生器，スペクトラム・アナラ
イザを必要とする。式(3.33)や図２８から分かるように
低い周波数範囲を周波数掃引して位相雑音スペクトルを
測定する。このため，10分程度の測定時間を必要とし，
マイクロプロセッサのテストには適用できない。さら
に，周波数領域におけるRMSジッタ測定では，位相情報
が失われてしまっているため，ピークジッタを推定でき
ない。
このように、従来のジッタ測定手法においては、ピー
クジッタはオシロスコープを用いて時間領域で測定され
る。時間領域でのジッタ測定の基本は，ゼロクロス法で
ある。その最大の欠点は，被測定信号の周期と独立に周
期測定の時間分解能を小さくできないことである。この
ため，被測定信号のゼロクロスni(2π)の整数値niとそ
の経過時間tiを同時に計数するタイムインターバルアナ
ライザが発明された。しかし，ゼロクロスの間に存在す
るデータは測定されていない。即ち，タイムインターバ
ルアナライザもゼロクロス法の限界を超えるものではな
い。
クジッタはオシロスコープを用いて時間領域で測定され
る。時間領域でのジッタ測定の基本は，ゼロクロス法で
ある。その最大の欠点は，被測定信号の周期と独立に周
期測定の時間分解能を小さくできないことである。この
ため，被測定信号のゼロクロスni(2π)の整数値niとそ
の経過時間tiを同時に計数するタイムインターバルアナ
ライザが発明された。しかし，ゼロクロスの間に存在す
るデータは測定されていない。即ち，タイムインターバ
ルアナライザもゼロクロス法の限界を超えるものではな
い。
一方、RMSジッタはスペクトラム・アナライザを用いて
周波数領域で測定される。位相情報は失われてしまって
いるため，ピークジッタを測定できない。
周波数領域で測定される。位相情報は失われてしまって
いるため，ピークジッタを測定できない。
その上、時間領域でのジッタ測定も周波数領域でのRM
Sジッタ測定も，10分程度の測定時間を必要とする。VLS
Iのテストでは，テスト項目当たり100msec程度のテスト
時間しか割り当てられない。従って，従来のジッタ測定
手法はVLSIの製造プロセスでのテストには適用できない
という重大な欠点があった。
Sジッタ測定も，10分程度の測定時間を必要とする。VLS
Iのテストでは，テスト項目当たり100msec程度のテスト
時間しか割り当てられない。従って，従来のジッタ測定
手法はVLSIの製造プロセスでのテストには適用できない
という重大な欠点があった。
マイクロコンピュータのクロック周波数は５年毎に約
2.5倍の割合でより高い周波数へシフトしている。した
がって、クロックジッタ測定手法も測定時間分解能につ
いてスケーラブルでなければ、マイクロコンピュータの
クロックジッタを測定できなくなってしまう。従来、ピ
ークジッタはオシロスコープやタイムインターバルアナ
ライザをもちいて時間領域で測定される。より高い周波
数のクロック信号のピークジッタをこれらの測定器をも
ちいて測定するには、サンプリングレート (１秒あたり
のサンプル数) を大きくしたり，サンプリングインター
バルを小さくする必要がある。すなわち、ハードウェア
を少なくとも５年毎に再度開発する必要がある。
2.5倍の割合でより高い周波数へシフトしている。した
がって、クロックジッタ測定手法も測定時間分解能につ
いてスケーラブルでなければ、マイクロコンピュータの
クロックジッタを測定できなくなってしまう。従来、ピ
ークジッタはオシロスコープやタイムインターバルアナ
ライザをもちいて時間領域で測定される。より高い周波
数のクロック信号のピークジッタをこれらの測定器をも
ちいて測定するには、サンプリングレート (１秒あたり
のサンプル数) を大きくしたり，サンプリングインター
バルを小さくする必要がある。すなわち、ハードウェア
を少なくとも５年毎に再度開発する必要がある。
CDやDVDにおけるジッタ測定の課題を説明する。CDやD
VDは、光ビームをディスクに集光し、ビットから戻って
くる反射光を光ピックアップで検出し、フォトダイオー
ドでRF信号 (電気信号) に変換する。ディスク上のピッ
トは、その長さ方向に少々長く伸びたり、短く縮んだり
した状態で形成されている。この結果、RF信号の立ち上
がりと立ち下がり特性が非対称になってしまう (デュー
ティ比)。たとえば、オシロスコープをもちいて、RF信
号のアイパターンを観測すると、中心がｙ軸にそってズ
レてしまう。したがって、ディスクのジッタを評価する
には、RF信号の立ち上がりエッジと立ち下がりエッジを
区別する必要がある。スペクトラム・アナライザをもち
いたRMSジッタ測定においては、RF信号の立ち上がりエ
ッジと立ち下がりエッジを区別できない。
VDは、光ビームをディスクに集光し、ビットから戻って
くる反射光を光ピックアップで検出し、フォトダイオー
ドでRF信号 (電気信号) に変換する。ディスク上のピッ
トは、その長さ方向に少々長く伸びたり、短く縮んだり
した状態で形成されている。この結果、RF信号の立ち上
がりと立ち下がり特性が非対称になってしまう (デュー
ティ比)。たとえば、オシロスコープをもちいて、RF信
号のアイパターンを観測すると、中心がｙ軸にそってズ
レてしまう。したがって、ディスクのジッタを評価する
には、RF信号の立ち上がりエッジと立ち下がりエッジを
区別する必要がある。スペクトラム・アナライザをもち
いたRMSジッタ測定においては、RF信号の立ち上がりエ
ッジと立ち下がりエッジを区別できない。
また先にも述べたように、マイクロコンピュータのク
ロック周波数は５年毎に約2.5倍の割合で高くなってい
る。より高い周波数のクロック信号のピークジッタを測
定するにはデジタルオシロスコープに入力するためのAD
変換器として、クロック信号が高速になる毎に、高速動
作し、かつ８ビット以上の分解能を必要とした。
ロック周波数は５年毎に約2.5倍の割合で高くなってい
る。より高い周波数のクロック信号のピークジッタを測
定するにはデジタルオシロスコープに入力するためのAD
変換器として、クロック信号が高速になる毎に、高速動
作し、かつ８ビット以上の分解能を必要とした。
この発明の１つの目的は，100msec程度の短いテスト
時間でピークジッタあるいはRMSジッタを測定できるジ
ッタ測定方法及び装置を提供することである。
時間でピークジッタあるいはRMSジッタを測定できるジ
ッタ測定方法及び装置を提供することである。
この発明の他の目的は，従来のRMSジッタ測定やピー
クジッタ測定で得られたデータを利用することができる
ジッタ測定方法及び装置を提供することにある。
クジッタ測定で得られたデータを利用することができる
ジッタ測定方法及び装置を提供することにある。
この発明の更に他の目的はスケーラブルなジッタ測定
装置及び方法を提供することにある。
装置及び方法を提供することにある。
この発明の更に他の目的は波形の立ち上りエッジ又は
立ち下りエッジに対応したピークジッタ又は／及びRMS
ジッタを測定できるジッタ測定装置及び方法を提供する
ことにある。
立ち下りエッジに対応したピークジッタ又は／及びRMS
ジッタを測定できるジッタ測定装置及び方法を提供する
ことにある。
この発明の更に他の目的はAD変換器を必要としないジ
ッタ測定装置を提供することにある。
ッタ測定装置を提供することにある。
この発明の更に他の目的は図２４に示した従来のゼロ
クロス方式のピークジッタ測定方法及び／又は図２９に
示した位相検出方式のRMSジッタ測定方法と互換性のあ
るジッタ測定装置を提供することにある。
クロス方式のピークジッタ測定方法及び／又は図２９に
示した位相検出方式のRMSジッタ測定方法と互換性のあ
るジッタ測定装置を提供することにある。
この発明の更に他の目的はサイクル・ツウ・サイクル
ジッタを測定できるジッタ測定装置を提供することにあ
る。
ジッタを測定できるジッタ測定装置を提供することにあ
る。
この発明の更に他の目的はジッタのヒストグラムを測
定できるジッタ測定装置を提供することにある。
定できるジッタ測定装置を提供することにある。
発明の開示
上記目的を達成するために、この発明の一面において
は、解析信号変換手段を用いて被測定波形xc(t)を複素
数の解析信号に変換し、この解析信号の瞬時位相からリ
ニア位相を除去した変動項、つまり位相雑音波形Δφ
(t)をリニア位相除去手段により得、この位相雑音波形
から被測定波形のジッタをジッタ検出手段で求めるジッ
タ測定装置が提供される。
は、解析信号変換手段を用いて被測定波形xc(t)を複素
数の解析信号に変換し、この解析信号の瞬時位相からリ
ニア位相を除去した変動項、つまり位相雑音波形Δφ
(t)をリニア位相除去手段により得、この位相雑音波形
から被測定波形のジッタをジッタ検出手段で求めるジッ
タ測定装置が提供される。
この発明の他の面においては、被測定波形xc(t)を複
素数の解析信号に変換する段階と、この解析信号の瞬時
位相からリニア位相を除去した変動項、つまり位相雑音
波形Δφ(t)を推定する段階と、その位相雑音波形から
ジッタを求める段階とを含むジッタ測定方法が提供され
る。
素数の解析信号に変換する段階と、この解析信号の瞬時
位相からリニア位相を除去した変動項、つまり位相雑音
波形Δφ(t)を推定する段階と、その位相雑音波形から
ジッタを求める段階とを含むジッタ測定方法が提供され
る。
上記位相雑音波形からRMSジッタを求める。また上記
位相雑音波形を解析信号の実数部のゼロクロス点付近を
サンプリングし、そのサンプル位相雑音波形の差分波形
を計算し、その差分位相雑音波形からピークジッタを求
める。
位相雑音波形を解析信号の実数部のゼロクロス点付近を
サンプリングし、そのサンプル位相雑音波形の差分波形
を計算し、その差分位相雑音波形からピークジッタを求
める。
被測定波形を分周器にて分周した後解析信号に変換す
るように構成して、スケーラブルなジッタ測定装置及び
方法が提供される。
るように構成して、スケーラブルなジッタ測定装置及び
方法が提供される。
この発明の更に他の面においては被測定波形は基準ア
ナログ量とコンパレータで比較され、コンパレータの出
力信号が解析信号に変換される。
ナログ量とコンパレータで比較され、コンパレータの出
力信号が解析信号に変換される。
図面の簡単な説明
図１はマイクロコンピュータのクロック周期とＲＭＳ
ジッタとの関係を示す図である。
ジッタとの関係を示す図である。
図２はPentiumとそのオンチップ・クロックドライバ
回路を示す図である。
回路を示す図である。
図３はコンピュータシステムと通信システムのＰＬＬ
の比較を示す図である。
の比較を示す図である。
図４はＰＬＬ回路の基本構成を示す図である。
図５は位相周波数検出器の一例を示すブロック図であ
る。
る。
図６は位相周波数検出器の状態遷移図である。
図７は周波数誤差が負のときの位相周波数検出器の動
作波形を示す。
作波形を示す。
図８ａはチャージポンプ回路を示す図である。図８ｂ
はチャージポンプ回路のスイッチ制御信号と出力電流の
関係を示す図である。
はチャージポンプ回路のスイッチ制御信号と出力電流の
関係を示す図である。
図９ａはループフィルタ回路を示す図である。図９ｂ
は図９ａの回路へ入力された定電流と出力制御電圧との
関係を示す図である。
は図９ａの回路へ入力された定電流と出力制御電圧との
関係を示す図である。
図１０は受動ラグフィルタを示す回路図である。
図１１はＶＣＯ回路の一例を示す。
図１２はロジックのジッタの一例を示す。
図１３はジッタの測定方法を説明するための図であ
る。
る。
図１４は理想的発振器の出力信号のスペクトルを示す
図である。
図である。
図１５は位相雑音によるゼロクロスの変化を示す図で
ある。
ある。
図１６は位相雑音によるスペクトルの拡散を示す図で
ある。
ある。
図１７は入力端に雑音を付加したＶＣＯ回路を示すブ
ロック図である。
ロック図である。
図１８は入力端に雑音を付加したＶＣＯ回路と等価な
他のＶＣＯ回路を示すブロック図である。
他のＶＣＯ回路を示すブロック図である。
図１９は内部位相雑音を有するＶＣＯ回路を示すブロ
ック図である。
ック図である。
図２０はジッタをシミュレーションしたＰＬＬ回路を
示すブロック図である。
示すブロック図である。
図２１は理想クロック波形を示す図である。
図２２はクロック波形とそのHilbert変換を示す波形
図である。
図である。
図２３は時間領域におけるピークジッタの測定例を示
す図である。
す図である。
図２４はピークジッタの測定系を示す模式図である。
図２５ａはクロック信号のゼロクロス点を示す図であ
る。図２５ｂはそのゼロクロス点の瞬時周期を示す図で
ある。
る。図２５ｂはそのゼロクロス点の瞬時周期を示す図で
ある。
図２６は位相雑音の集合とゼロクロス法により標本化
され得る位相雑音の集合を示す図である。
され得る位相雑音の集合を示す図である。
図２７は複素平面でのゼロクロスを示す図である。
図２８は周波数領域におけるＲＭＳジッタの測定例を
示す波形図である。
示す波形図である。
図２９はＲＭＳジッタの測定系を示す模式図である。
図３０ａはランダム位相変調信号の実数部が取出され
る機能構成を示す図である。図３０ｂは解析信号として
ランダム位相変調信号が取出される機能構成を示す図で
ある。
る機能構成を示す図である。図３０ｂは解析信号として
ランダム位相変調信号が取出される機能構成を示す図で
ある。
図３１は解析信号としてのＶＣＯの発振波形を示す図
である。
である。
図３２はこの発明によるジッタ測定装置の第１の実施
例を示すブロック図である。
例を示すブロック図である。
図３３はジッタ測定のための一定周波数信号を示す図
である。
である。
図３４はこの発明によるジッタ測定装置を使用したジ
ッタ測定システムを示す模式図である。
ッタ測定システムを示す模式図である。
図３５ａはHilbert変換対生成器を示す図である。図
３５ｂはHilbert変換対生成器の入力波形を示す図であ
る。図３５ｃはHilbert変換対生成器の出力波形を示す
図である。
３５ｂはHilbert変換対生成器の入力波形を示す図であ
る。図３５ｃはHilbert変換対生成器の出力波形を示す
図である。
図３６ａはクロック波形を示す図である。図３６ｂは
図３６ａのクロック波形をＦＦＴしたスペクトルを示す
図である。図３６ｃは図３６ｂのスペクトルに対し帯域
通過フィルタリングした図である。図３６ｄは図３６ｃ
スペクトルを逆ＦＦＴした波形図である。
図３６ａのクロック波形をＦＦＴしたスペクトルを示す
図である。図３６ｃは図３６ｂのスペクトルに対し帯域
通過フィルタリングした図である。図３６ｄは図３６ｃ
スペクトルを逆ＦＦＴした波形図である。
図３７ａは瞬時位相推定器の入力信号を示す図であ
る。図３７ｂは瞬時位相を示す図である。図３７ｃはア
ンラップ位相を示す図である。図３７ｄは瞬時位相推定
器を示す図である。
る。図３７ｂは瞬時位相を示す図である。図３７ｃはア
ンラップ位相を示す図である。図３７ｄは瞬時位相推定
器を示す図である。
図３８ａはリニア位相除去器の入力位相φ(t)を示す
図である。図３８ｂはリニア位相除去器の出力Δφ(t)
を示す図である。図３８ｃはリニア位相除去器を示す図
である。
図である。図３８ｂはリニア位相除去器の出力Δφ(t)
を示す図である。図３８ｃはリニア位相除去器を示す図
である。
図３９ａは入力クロック波形を示す図である。図３９
ｂはそのΔφ(t)法の出力を示す図である。図３９ｃは
ゼロクロス法の出力周期を示す図である。
ｂはそのΔφ(t)法の出力を示す図である。図３９ｃは
ゼロクロス法の出力周期を示す図である。
図４０ａは解析信号変換手段に直行変調方式を用いた
ジッタ測定装置を示すブロック図である。図４０ｂは入
力段にヘテロダイン方式を用いたジッタ測定装置を示す
ブロック図である。
ジッタ測定装置を示すブロック図である。図４０ｂは入
力段にヘテロダイン方式を用いたジッタ測定装置を示す
ブロック図である。
図４１はゼロクロス法とこの発明の方法との標本化手
法の相違を示す図である。
法の相違を示す図である。
図４２ａは基本波スペクトルを示す図である。図４２
ｂはそのクロック波形を示す図である。
ｂはそのクロック波形を示す図である。
図４３ａは１３次高調波までの部分和スペクトルを示
す図である。図４３ｂはそのクロック波形を示す図であ
る。
す図である。図４３ｂはそのクロック波形を示す図であ
る。
図４４ａはある次数までの復元波形から推定した周期
の相対誤差を示す図である。図４４ｂはある次数までの
元のクロック波形の実効値に対する復元波形から推定し
た実効値の相対誤差を示す図である。
の相対誤差を示す図である。図４４ｂはある次数までの
元のクロック波形の実効値に対する復元波形から推定し
た実効値の相対誤差を示す図である。
図４５はＭＯＳ・ＦＥＴのパラメータを示す図であ
る。
る。
図４６はジッタがないＰＬＬ回路を示すブロック図で
ある。
ある。
図４７ａはジッタがないＰＬＬ回路のＶＣＯの入力に
おける波形を示す図である。図４７ｂはその出力におけ
る波形を示す図である。
おける波形を示す図である。図４７ｂはその出力におけ
る波形を示す図である。
図４８ａはジッタがないＰＬＬ回路のＶＣＯの出力波
形を示す図である。図４８ｂはその位相雑音の波形を示
す図である。
形を示す図である。図４８ｂはその位相雑音の波形を示
す図である。
図４９ａはジッタがないＰＬＬ回路の位相雑音の瞬時
周期を示す図である。図４９ｂはその波形を示す図であ
る。
周期を示す図である。図４９ｂはその波形を示す図であ
る。
図５０はジッタがあるＰＬＬ回路を示すブロック図で
ある。
ある。
図５１ａはジッタがあるＰＬＬ回路のＶＣＯの入力に
おける波形を示す図である。図５１ｂはその出力におけ
る波形を示す図である。
おける波形を示す図である。図５１ｂはその出力におけ
る波形を示す図である。
図５２ａはジッタがあるＰＬＬ回路のＶＣＯの出力波
形を示す図である。図５２ｂはその位相雑音の波形を示
す図である。
形を示す図である。図５２ｂはその位相雑音の波形を示
す図である。
図５３ａはジッタがあるＰＬＬ回路の位相雑音の瞬時
周期を示す図である。図５３ｂはその波形を示す図であ
る 図５４ａはスペクトル法により推定したＲＭＳジッタ
を示す図である。図５４ｂは位相雑音波形推定法により
推定したΔφ(t)を示す図である。
周期を示す図である。図５３ｂはその波形を示す図であ
る 図５４ａはスペクトル法により推定したＲＭＳジッタ
を示す図である。図５４ｂは位相雑音波形推定法により
推定したΔφ(t)を示す図である。
図５５はＲＭＳジッタの推定値を比較する図である。
図５６ａはゼロクロス法により推定したピークジッタ
を示す図である。図５６ｂは位相雑音波形推定法により
推定したピークジッタを示す図である。
を示す図である。図５６ｂは位相雑音波形推定法により
推定したピークジッタを示す図である。
図５７はピークジッタの推定値を比較する図である。
図５８ａはゼロクロス法によりＰＬＬクロックの瞬時
周期を測定した結果を示す図である。図５８ｂはΔφ
(t)法により推定した位相雑音を示す波形図である。
周期を測定した結果を示す図である。図５８ｂはΔφ
(t)法により推定した位相雑音を示す波形図である。
図５９は分周されたクロックのＲＭＳジッタの推定値
を比較する図である。
を比較する図である。
図６０は分周されたクロックのピークジッタの推定値
を比較する図である。
を比較する図である。
図６１ａは３σが0.15Ｖの時の位相雑音スペクトルを
示す波形図である。図６１ｂは３σが0.10Ｖの時の位相
雑音スペクトルを示す波形図である。
示す波形図である。図６１ｂは３σが0.10Ｖの時の位相
雑音スペクトルを示す波形図である。
図６２はHilbert変換対の一例を示す波形図である。
図６３はHilbert変換対の他の例を示す波形図であ
る。
る。
図６４はピークジッタの相違を説明するための波形図
である。
である。
図６５はピークジッタの推定値をプロットした図であ
る。
る。
図６６ａは遅延故障がないＰＬＬ回路のＶＣＯ入力を
示す波形図である。図６６ｂは遅延故障がないＰＬＬ回
路のＰＬＬクロックを示す波形図である。
示す波形図である。図６６ｂは遅延故障がないＰＬＬ回
路のＰＬＬクロックを示す波形図である。
図６７は解析信号変換手段１１の具体例を示すブロッ
ク図である。
ク図である。
図６８は瞬時位相推定器１２およびリニア位相除去器
１３の各具体例を示すブロック図である。
１３の各具体例を示すブロック図である。
図６９は解析信号変換器１１の他の具体例と、スペク
トル解析部を付加した例を示すブロック図である。
トル解析部を付加した例を示すブロック図である。
図７０ａは２分の１分周器を示す図である。図７０ｂ
は図７０ａの分周器の入力波形Ｔと出力波形Ｑを示す図
である。
は図７０ａの分周器の入力波形Ｔと出力波形Ｑを示す図
である。
図７１は分周したクロック波形のジッタをデジタルオ
シロスコープで測定するシステム構成を示すブロック図
である。
シロスコープで測定するシステム構成を示すブロック図
である。
図７２は図７１のシステムで測定したピークジッタ
と、分周器の分周数Ｎとの関係を示す図である。
と、分周器の分周数Ｎとの関係を示す図である。
図７３は図７１のシステムで測定したRMSジッタと分
周器の分周数Ｎとの関係を示す図である。
周器の分周数Ｎとの関係を示す図である。
図７４は分周したクロック波形のジッタを、Δφ評価
器を用いてジッタを測定するシステムの構成を示すブロ
ック図である。
器を用いてジッタを測定するシステムの構成を示すブロ
ック図である。
図７５は図７４のシステムで測定したピークジッタと
分周器の分周数Ｎとの関係を示す図である。
分周器の分周数Ｎとの関係を示す図である。
図７６は図７４のシステムで測定したRMSジッタと分
周器の分周数Ｎとの関係を示す図である。
周器の分周数Ｎとの関係を示す図である。
図７７は正弦波に近いクロック信号をアナログデジタ
ル変調器とコンパレータへそれぞれ供給してそれぞれピ
ークジッタを測定した結果を示す図である。
ル変調器とコンパレータへそれぞれ供給してそれぞれピ
ークジッタを測定した結果を示す図である。
図７８は正弦波に近いクロック信号をアナログデジタ
ル変換器とコンパレータにそれぞれ供給して、それぞれ
RMSジッタを測定した結果を示す図である。
ル変換器とコンパレータにそれぞれ供給して、それぞれ
RMSジッタを測定した結果を示す図である。
図７９は方形波状クロック信号をアナログデジタル変
換器とコンパレータのそれぞれ供給してそれぞれピーク
ジッタを測定した結果を示す図である。
換器とコンパレータのそれぞれ供給してそれぞれピーク
ジッタを測定した結果を示す図である。
図８０は方形波状クロック信号をアナログデジタル変
換器とコンパレータへそれぞれ供給してそれぞれRMSジ
ッタを測定した結果を示す図である。
換器とコンパレータへそれぞれ供給してそれぞれRMSジ
ッタを測定した結果を示す図である。
図８１ａはゼロクロスの相対時間のジッタを示す図で
ある。図８１ｂは理想タイミングに対するジッタを示す
図である。
ある。図８１ｂは理想タイミングに対するジッタを示す
図である。
図８２はピークジッタの測定にこの発明を適用した実
施例の機能構成を示すブロック図である。
施例の機能構成を示すブロック図である。
図８３は図８２に示した実施例における近似ゼロクロ
ス点と位相雑音波形のサンプルと、その差分を示す図で
ある。
ス点と位相雑音波形のサンプルと、その差分を示す図で
ある。
図８４は従来のタイムインターバル解析装置を用いた
ピークジッタの測定実験の構成を示す図である。
ピークジッタの測定実験の構成を示す図である。
図８５は図８２に示した実施例の装置を用いたピーク
ジッタの測定実験の構成を示す図である。
ジッタの測定実験の構成を示す図である。
図８６はピークジッタの測定実験結果をジッタのピー
ク値により示す図である。
ク値により示す図である。
図８７はピークジッタの測定実験結果をジッタの自乗
平均値により示す図である。
平均値により示す図である。
図８８はこの発明の更に他の実施例を示す図である。
図８９はRMSジッタの測定実験結果をジッタのピーク
値により示す図である。
値により示す図である。
図９０はRMSジッタの測定実験結果をジッタの自乗平
均値より示す図である。
均値より示す図である。
図９１はサイクル・ツウ・サイクルジッタの測定にこ
の発明を適用した実施例を示す図である。
の発明を適用した実施例を示す図である。
図９２はサイクル・ツウ・サイクルジッタの測定実験
の結果を示す図である。
の結果を示す図である。
図９３は従来装置により測定したサイン波ジッタのヒ
ストグラムを示す図である。
ストグラムを示す図である。
図９４は図８２に示した実施例により測定したサイン
波ジッタのヒストグラムを示す図である。
波ジッタのヒストグラムを示す図である。
図９５は図６８に示した実施例により測定した位相雑
音波形Δφ(t)のヒストグラムを示す図である。
音波形Δφ(t)のヒストグラムを示す図である。
図９６は図９１に示した実施例により測定したサイク
ル・ツウ・サイクルジッタのヒストグラムを示す図であ
る。
ル・ツウ・サイクルジッタのヒストグラムを示す図であ
る。
図９７は従来装置により測定したランダムジッタのヒ
ストグラムを示す図である。
ストグラムを示す図である。
図９８は図８２に示した実施例により測定したランダ
ムジッタのヒストグラムを示す図である。
ムジッタのヒストグラムを示す図である。
図９９ａは解析信号実数部の波形を示す図である。図
９９ｂは位相雑音波形とそのゼロクロスサンプル値を示
す図である。図９９ｃはTs＝Tinの場合の差分計算によ
り求めたピークジッタを示す図である。
９９ｂは位相雑音波形とそのゼロクロスサンプル値を示
す図である。図９９ｃはTs＝Tinの場合の差分計算によ
り求めたピークジッタを示す図である。
図１００はTs＜Tinの場合の差分計算に必要な各位相
雑音波形Δφ(t)のサンプリング時点と、そのサンプル
値とその差分値が得られた時点の関係を示す図である。
雑音波形Δφ(t)のサンプリング時点と、そのサンプル
値とその差分値が得られた時点の関係を示す図である。
図１０１ａは解析信号実数部の波形を示す図である。
図１０１ｂは位相雑音波形とこのゼロクロスサンプル値
を示す図である。図１０１ｃはTs＝１、Tin＝１７の場
合の差分計算により求めたピークジッタを示す図であ
る。
図１０１ｂは位相雑音波形とこのゼロクロスサンプル値
を示す図である。図１０１ｃはTs＝１、Tin＝１７の場
合の差分計算により求めたピークジッタを示す図であ
る。
図１０２ａはサイン波ジッタについてTs＝Tinの場合
に求めたピークジッタを示す図である。図１０２ｂはサ
イン波ジッタについて、Ts＝１、Tin＝１７の場合に求
めたピークジッタを示す図である。
に求めたピークジッタを示す図である。図１０２ｂはサ
イン波ジッタについて、Ts＝１、Tin＝１７の場合に求
めたピークジッタを示す図である。
図１０３ａは通常のＡＤ変換を行う場合の構成を示す
図である。図１０３ｂはアンダーサンプリングでＡＤ変
換を行う場合の構成を示す図である。
図である。図１０３ｂはアンダーサンプリングでＡＤ変
換を行う場合の構成を示す図である。
図１０４ａは入力信号を、その高周波状態で通常のサ
ンプリングをしたサンプル値系列の波形を示す図であ
る。図１０４ｂは入力信号をアンダーサンプリングした
サンプル値系列を示す図である。
ンプリングをしたサンプル値系列の波形を示す図であ
る。図１０４ｂは入力信号をアンダーサンプリングした
サンプル値系列を示す図である。
図１０５ａは図１０４ａのサンプル値系列のスペクト
ラムを示す図である。図１０５ｂは図１０４ｂのサンプ
ル値系列のスペクトラムを示す図である。
ラムを示す図である。図１０５ｂは図１０４ｂのサンプ
ル値系列のスペクトラムを示す図である。
発明を実施するための最良の形態
PLL回路の研究開発では従来のジッタ測定手法が依然
として利用されており，テスト段階のデータと開発段階
のデータの互換性は重要な問題となる。特に，短期間で
設計変更を行ったり，プロセスを改良して歩留まりの向
上を実現するためには，テスト結果を共有できるテスト
手法がキーポイントにある。この観点から，この発明は
クロックテストの手法として妥当である方法及び装置を
提供するものである。
として利用されており，テスト段階のデータと開発段階
のデータの互換性は重要な問題となる。特に，短期間で
設計変更を行ったり，プロセスを改良して歩留まりの向
上を実現するためには，テスト結果を共有できるテスト
手法がキーポイントにある。この観点から，この発明は
クロックテストの手法として妥当である方法及び装置を
提供するものである。
RMSジッタとの互換性を実現するには，周波数領域に
おいて位相雑音パワースペクトルの形状が保存されなけ
ればならない。これは、既に論じた解析信号を用いれば
解決できる。次に，ピークジッタ測定との互換性を実現
するには，波形のゼロクロスを保存する手法が必要であ
る。ところで，既に明示したように，クロック波形の基
本波は元のクロックのゼロクロス情報を保持している
(「ゼロクロスの定理」)。従って，ピークジッタ測定のた
めには，クロック波形の基本波のみを利用して位相角を
推定すればよい。例えば，上記式(2.5.2)又は式(3.23)
はこの基本波に対応する。
おいて位相雑音パワースペクトルの形状が保存されなけ
ればならない。これは、既に論じた解析信号を用いれば
解決できる。次に，ピークジッタ測定との互換性を実現
するには，波形のゼロクロスを保存する手法が必要であ
る。ところで，既に明示したように，クロック波形の基
本波は元のクロックのゼロクロス情報を保持している
(「ゼロクロスの定理」)。従って，ピークジッタ測定のた
めには，クロック波形の基本波のみを利用して位相角を
推定すればよい。例えば，上記式(2.5.2)又は式(3.23)
はこの基本波に対応する。
式(2.5.2)又は式(3.23)から，位相雑音波形Δφ(t)は
クロック周波数に対応する搬送波の位相をランダムに変
化させていると解釈できる。このランダム位相変調の結
果，搬送波の周期が揺らぎ，よって，ジッタが生じる。
実際に観測可能な量は，図３０(a)に示すように、ラン
ダム位相変調信号の実数部のみである (例えば文献ｃ１
６を参照)。しかし，もし虚数部を同時に観測できれ
ば，位相角を簡単に求めることができる。この概念は，
クロック波形を前述した解析信号とみなすことに対応す
る。図３０(b)は解析信号とみなすときのブロック図を
図示している。PLL回路の内部を考えると，図３１に示
すように電圧制御発振器 (voltage-controlled oscilla
tor; VCO) の発振波形を解析信号として扱えばよい。
クロック周波数に対応する搬送波の位相をランダムに変
化させていると解釈できる。このランダム位相変調の結
果，搬送波の周期が揺らぎ，よって，ジッタが生じる。
実際に観測可能な量は，図３０(a)に示すように、ラン
ダム位相変調信号の実数部のみである (例えば文献ｃ１
６を参照)。しかし，もし虚数部を同時に観測できれ
ば，位相角を簡単に求めることができる。この概念は，
クロック波形を前述した解析信号とみなすことに対応す
る。図３０(b)は解析信号とみなすときのブロック図を
図示している。PLL回路の内部を考えると，図３１に示
すように電圧制御発振器 (voltage-controlled oscilla
tor; VCO) の発振波形を解析信号として扱えばよい。
Δφ(t)がクロック波形をランダムに位相変調してい
る。従って，この発明の１つの目的は、クロック波形か
らΔφ(t)を取り出す手法を提供することである。この
発明によるジッタ測定装置の第１の実施例を図３２にブ
ロック図で示す。例えば被試験PLL回路１７からのアナ
ログのクロック波形はアナログデジタル変換器ADCによ
りデジタルのクロック信号とされて、解析信号変換手段
１１としてのHilbert変換対生成器へ供給され、これよ
り複素数の解析信号に変換される。この解析信号は瞬時
位相推定器１２により解析信号の瞬時位相が推定され、
その瞬時位相がリニア位相除去手段１３でリニア位相が
除去され、瞬時位相の変動分、つまり位相雑音波形が求
められ、その位相雑音波形からピークツウピーク検出器
１４でピークジッタが検出され、また位相雑音波形から
自乗平均検出器１５で自乗平均ジッタが検出される。
る。従って，この発明の１つの目的は、クロック波形か
らΔφ(t)を取り出す手法を提供することである。この
発明によるジッタ測定装置の第１の実施例を図３２にブ
ロック図で示す。例えば被試験PLL回路１７からのアナ
ログのクロック波形はアナログデジタル変換器ADCによ
りデジタルのクロック信号とされて、解析信号変換手段
１１としてのHilbert変換対生成器へ供給され、これよ
り複素数の解析信号に変換される。この解析信号は瞬時
位相推定器１２により解析信号の瞬時位相が推定され、
その瞬時位相がリニア位相除去手段１３でリニア位相が
除去され、瞬時位相の変動分、つまり位相雑音波形が求
められ、その位相雑音波形からピークツウピーク検出器
１４でピークジッタが検出され、また位相雑音波形から
自乗平均検出器１５で自乗平均ジッタが検出される。
既に述べたように，被試験PLL回路へは一定周期を厳
密に維持し続ける基準クロック信号が印加される。基準
クロック信号を図３３に示す。その結果，被試験PLL回
路は内部で位相誤差を生ぜず，VCOに起因するランダム・
ジッタのみがクロック波形に現れる。取り込んだクロッ
ク波形を解析信号に変換し，その瞬時位相を推定し，線
形位相からのばらつきよりジッタを測定する。図３４は
この発明を適用したジッタ試験システムを示している。
密に維持し続ける基準クロック信号が印加される。基準
クロック信号を図３３に示す。その結果，被試験PLL回
路は内部で位相誤差を生ぜず，VCOに起因するランダム・
ジッタのみがクロック波形に現れる。取り込んだクロッ
ク波形を解析信号に変換し，その瞬時位相を推定し，線
形位相からのばらつきよりジッタを測定する。図３４は
この発明を適用したジッタ試験システムを示している。
各ブロックはアナログ信号処理によっても実現可能で
ある。しかし，この発明においては，各ブロックをデジ
タル信号処理により実現する。何故ならば，デジタル信
号処理はアナログ信号処理より柔軟であり，スピードや
精度はハードウェアコストに対応して簡単に変更できる
からである。本発明者が TV 映像信号の雑音解析装置を
開発した経験から推測すると，クロック波形の量子化ビ
ット数は10ビット以上を必要とすると思われる。
ある。しかし，この発明においては，各ブロックをデジ
タル信号処理により実現する。何故ならば，デジタル信
号処理はアナログ信号処理より柔軟であり，スピードや
精度はハードウェアコストに対応して簡単に変更できる
からである。本発明者が TV 映像信号の雑音解析装置を
開発した経験から推測すると，クロック波形の量子化ビ
ット数は10ビット以上を必要とすると思われる。
次に，この発明に使用されたジッタ測定アルゴリズム
について説明する。
について説明する。
図３２及び図３５に示す解析信号変換手段１１として
のHilbert変換対生成器はクロック波形ｘｃ(t)を解析信
号ｚｃ(t)に変換する。式(3.6)より、xc(t)のHilbert変
換は c(t)＝ H[xc(t)]＝Acsin(2πfct+θc +Δφ(t)) (3.34) となる。xc(t)とc(t)を複素数の実数部と虚数部とす
ると，解析信号 zc(t)＝xc(t)+jc(t) ＝ Accos(2πfct+θc +Δφ(t))+ jAcsin(2πfct+θc +Δφ(t)) (3.35) が得られる。この場合、図３５ａに示すようにクロック
波形xc(t)を帯域通過フィルタ２１ａを通して、高調波
成分と直流成分を除去し、そのフィルタ出力を解析信号
ｚｃ(t)の実部とし、フィルタ出力をヒルベルト変換器
２１でヒルベルト変換した出力を解析信号ｚｃ(t)の虚
部とすることが好ましい。クロック波形ｘc(t)の基本波
周波数f0に対し、帯域通過フィルタ２１ａの通過帯域は
f0／２〜1.5f0とする。なおヒルベルト変換器２１内に
帯域通過フィルタを備えたものがあり、その場合は、ク
ロック波形xc(t)をそのヒルベルト変換器２１へ供給し
て、その内部の帯域通過フィルタに通された後、ヒルベ
ルト変換されて、虚数部とされ、一方、クロック波形xc
(t)が帯域通過フィルタを通されて実数部とされる。
のHilbert変換対生成器はクロック波形ｘｃ(t)を解析信
号ｚｃ(t)に変換する。式(3.6)より、xc(t)のHilbert変
換は c(t)＝ H[xc(t)]＝Acsin(2πfct+θc +Δφ(t)) (3.34) となる。xc(t)とc(t)を複素数の実数部と虚数部とす
ると，解析信号 zc(t)＝xc(t)+jc(t) ＝ Accos(2πfct+θc +Δφ(t))+ jAcsin(2πfct+θc +Δφ(t)) (3.35) が得られる。この場合、図３５ａに示すようにクロック
波形xc(t)を帯域通過フィルタ２１ａを通して、高調波
成分と直流成分を除去し、そのフィルタ出力を解析信号
ｚｃ(t)の実部とし、フィルタ出力をヒルベルト変換器
２１でヒルベルト変換した出力を解析信号ｚｃ(t)の虚
部とすることが好ましい。クロック波形ｘc(t)の基本波
周波数f0に対し、帯域通過フィルタ２１ａの通過帯域は
f0／２〜1.5f0とする。なおヒルベルト変換器２１内に
帯域通過フィルタを備えたものがあり、その場合は、ク
ロック波形xc(t)をそのヒルベルト変換器２１へ供給し
て、その内部の帯域通過フィルタに通された後、ヒルベ
ルト変換されて、虚数部とされ、一方、クロック波形xc
(t)が帯域通過フィルタを通されて実数部とされる。
下記のアルゴリズム３は、「ゼロクロスの定理 (波形
の基本波は元の波形のゼロクロス情報を保持してい
る)」を利用した計算手順である。即ち、このアルゴリ
ズム３は，この証明を利用した計算手順である。即ち，
このアルゴリズム３はクロック波形の基本波のみを解析
信号へ変換する。図３６ａは元のクロック波形であり、
方形波に近い形である。つまり、この解析信号へ変換す
る手段１１は図６７に示すようにFFT部２１によりクロ
ック波形をFourier変換する。その変換結果の両側スペ
クトルを図３６ｂに示す。次に，帯域フィルタ２２によ
り負の周波数成分をカットする。同時に，図３６ｃに示
すようにクロック波形の基本波のみを帯域通過フィルタ
２２により取り出す。即ち，このステップはHilbert変
換と帯域通過フィルタリングを同時に行なう。図３６ｃ
のスペクトルを逆FFT部２３によりFourierに逆変換する
と解析信号が得られる。帯域通過フィルタリングにより
基本波の近傍の周波数成分のみを取り出したから，図３
６ｄの解析信号はクロック波形の基本波に対応し，実線
で示したxc(t)はサイン波の和になっている。
の基本波は元の波形のゼロクロス情報を保持してい
る)」を利用した計算手順である。即ち、このアルゴリ
ズム３は，この証明を利用した計算手順である。即ち，
このアルゴリズム３はクロック波形の基本波のみを解析
信号へ変換する。図３６ａは元のクロック波形であり、
方形波に近い形である。つまり、この解析信号へ変換す
る手段１１は図６７に示すようにFFT部２１によりクロ
ック波形をFourier変換する。その変換結果の両側スペ
クトルを図３６ｂに示す。次に，帯域フィルタ２２によ
り負の周波数成分をカットする。同時に，図３６ｃに示
すようにクロック波形の基本波のみを帯域通過フィルタ
２２により取り出す。即ち，このステップはHilbert変
換と帯域通過フィルタリングを同時に行なう。図３６ｃ
のスペクトルを逆FFT部２３によりFourierに逆変換する
と解析信号が得られる。帯域通過フィルタリングにより
基本波の近傍の周波数成分のみを取り出したから，図３
６ｄの解析信号はクロック波形の基本波に対応し，実線
で示したxc(t)はサイン波の和になっている。
アルゴリズム３ (実波形をその基本波の解析信号に変換
する手順) １．高速Fourier変換を用いてxc(t)を周波数領域へ変換
する。
する手順) １．高速Fourier変換を用いてxc(t)を周波数領域へ変換
する。
２．負の周波数成分をゼロにカットする。クロック周波
数付近の周波数成分のみを帯域通過フィルタリングによ
り取り出し，他の正の周波数成分をゼロにカットする。
数付近の周波数成分のみを帯域通過フィルタリングによ
り取り出し，他の正の周波数成分をゼロにカットする。
３．高速Fourier逆変換を用いてスペクトルを時間領域
へ変換する。
へ変換する。
瞬時位相推定器１２は、zc(t)を用いてxc(t)の瞬時位
相を推定する。即ち Θ(t)＝[2πfct+θc+Δφ(t)] mod 2π (3.36.1) となる。次に，瞬時位相推定器１２は既に記載した位相
アンラップ法をΘ(t)に施す。つまり図６８に示すよう
に瞬時位相推定器１２は解析信号zc(t)の瞬時位相を推
定する瞬時位相評価部２４と、その推定した瞬時位相Θ
(t)に対し位相アンラップ法を適用して連続位相θ(t)と
する連続位相変換部２５とよりなる。その連続位相変換
の結果 θ(t)＝2πfct+θc+Δφ(t) (3.36.2) が得られる。瞬時位相及びアンラップ位相を図３７ｂ及
び図３７ｃに示す。さらに，リニア位相除去器１３は，
既に述べた線形トレンド推定法を用いてθ(t)よりリニ
ア位相[2πfct+θc]をリニア位相推定部２６で推定す
る。次に，θ(t)からリニア位相を引算部２７で除去す
ると，瞬時位相の変動項Δφ(t)，即ち位相雑音波形 θ(t)＝Δφ(t) (3.36.3) が得られる。図３７ｂはΔφ(t)を示す。この発明に使
用されるジッタ測定アルゴリズムは、Δφ(t)からピー
クジッタＪＰＰとRMSジッタＪＲＭＳを、ピークツウピ
ーク検出器１４と自乗平均検出器１５により同時に推定
することができる。
相を推定する。即ち Θ(t)＝[2πfct+θc+Δφ(t)] mod 2π (3.36.1) となる。次に，瞬時位相推定器１２は既に記載した位相
アンラップ法をΘ(t)に施す。つまり図６８に示すよう
に瞬時位相推定器１２は解析信号zc(t)の瞬時位相を推
定する瞬時位相評価部２４と、その推定した瞬時位相Θ
(t)に対し位相アンラップ法を適用して連続位相θ(t)と
する連続位相変換部２５とよりなる。その連続位相変換
の結果 θ(t)＝2πfct+θc+Δφ(t) (3.36.2) が得られる。瞬時位相及びアンラップ位相を図３７ｂ及
び図３７ｃに示す。さらに，リニア位相除去器１３は，
既に述べた線形トレンド推定法を用いてθ(t)よりリニ
ア位相[2πfct+θc]をリニア位相推定部２６で推定す
る。次に，θ(t)からリニア位相を引算部２７で除去す
ると，瞬時位相の変動項Δφ(t)，即ち位相雑音波形 θ(t)＝Δφ(t) (3.36.3) が得られる。図３７ｂはΔφ(t)を示す。この発明に使
用されるジッタ測定アルゴリズムは、Δφ(t)からピー
クジッタＪＰＰとRMSジッタＪＲＭＳを、ピークツウピ
ーク検出器１４と自乗平均検出器１５により同時に推定
することができる。
となる。以後、この発明による手法をΔφ(t)法と呼
ぶ。
ぶ。
次に、この発明による手法とゼロクロス法とを論理的
に比較する。
に比較する。
まず、信号の立ち上がりエッジ (ゼロクロスに等し
い) のみを標本化するとき，Δφ(t)法はゼロクロス法
と等価になることを証明する。今、ゼロクロスの周期を
TZEROと表すと，クロック波形ｘc(t)は となる。式(3.35)を用いると，解析信号 が得られる。式 (3.10.3) より、ｚｃ(t)の瞬時周波数
(instantaneousfrequency) は で与えられる。よって， となる。即ち，信号の立ち上がりエッジのみを標本化す
るとき，Δφ(t)法はゼロクロス法と等価であることが
証明された。
い) のみを標本化するとき，Δφ(t)法はゼロクロス法
と等価になることを証明する。今、ゼロクロスの周期を
TZEROと表すと，クロック波形ｘc(t)は となる。式(3.35)を用いると，解析信号 が得られる。式 (3.10.3) より、ｚｃ(t)の瞬時周波数
(instantaneousfrequency) は で与えられる。よって， となる。即ち，信号の立ち上がりエッジのみを標本化す
るとき，Δφ(t)法はゼロクロス法と等価であることが
証明された。
ゼロクロス法は周期測定の時間分解能を任意に選べな
い。この方式の時間分解能は被測定信号のゼロクロスに
よって決められてしまう。一方、Δφ(t)法は，周期当
たりのサンプル数を増やすことにより，時間分解能も位
相分解能も向上できる。図３９は，従来のゼロクロス法
とΔφ(t)法のデータを比較している。時間軸の時間分
解能も縦軸の位相分解能も向上していることが分かる。
い。この方式の時間分解能は被測定信号のゼロクロスに
よって決められてしまう。一方、Δφ(t)法は，周期当
たりのサンプル数を増やすことにより，時間分解能も位
相分解能も向上できる。図３９は，従来のゼロクロス法
とΔφ(t)法のデータを比較している。時間軸の時間分
解能も縦軸の位相分解能も向上していることが分かる。
ここで、Δφ(t)法とゼロクロス法の標本化間隔の上
限を比較する。Δφ(t)法の標本化間隔の上限は上述し
た条件から導ける。即ち、位相アンラップが一意的に行
えるためには、隣り合う解析信号ｚｃ(t)の位相差はπ
より小でなければならない。ｚｃ(t)がこの条件を満た
すためには、１周期内に少なくとも２つのサンプルが等
間隔で標本化されなければならない。例えば、式 (3.2
3) で与えられるｘｃ(t)の周波数はｆｃであるから、標
本化間隔の上限は１／２ｆｃとなる。一方、ゼロクロス
法の等価標本化間隔の上限は１／ｆｃである。
限を比較する。Δφ(t)法の標本化間隔の上限は上述し
た条件から導ける。即ち、位相アンラップが一意的に行
えるためには、隣り合う解析信号ｚｃ(t)の位相差はπ
より小でなければならない。ｚｃ(t)がこの条件を満た
すためには、１周期内に少なくとも２つのサンプルが等
間隔で標本化されなければならない。例えば、式 (3.2
3) で与えられるｘｃ(t)の周波数はｆｃであるから、標
本化間隔の上限は１／２ｆｃとなる。一方、ゼロクロス
法の等価標本化間隔の上限は１／ｆｃである。
次に、直交変調 (quadrature modulation) を用いた
標本化手法について説明する。マイクロコンピュータの
クロック周波数は５年毎に約2.5倍の割合でより高い周
波数へとシフトしている。従って、ジッタ測定手法も測
定時間分解能についてスケーラブルでなければ、マイク
ロコンピュータのクロックジッタを測定できなくなって
しまう。ジッタ測定手法をスケーラブルにする方法が直
交変調である。図２８及び図１６から分かるように、ジ
ッタを持つクロック波形はクロック周波数を中心にして
位相雑音スペクトルが拡散している。即ち、ジッタを持
つクロック波形は帯域制限信号 (bandlimited signal)
である。このため、直交変調と低域通過フィルタを組み
合わせることにより、標本化周波数の下限を小さくでき
る可能性が存在する。
標本化手法について説明する。マイクロコンピュータの
クロック周波数は５年毎に約2.5倍の割合でより高い周
波数へとシフトしている。従って、ジッタ測定手法も測
定時間分解能についてスケーラブルでなければ、マイク
ロコンピュータのクロックジッタを測定できなくなって
しまう。ジッタ測定手法をスケーラブルにする方法が直
交変調である。図２８及び図１６から分かるように、ジ
ッタを持つクロック波形はクロック周波数を中心にして
位相雑音スペクトルが拡散している。即ち、ジッタを持
つクロック波形は帯域制限信号 (bandlimited signal)
である。このため、直交変調と低域通過フィルタを組み
合わせることにより、標本化周波数の下限を小さくでき
る可能性が存在する。
図４０ａは直交変調方式を用いて、クロック波形のΔ
φ(t)を推定する位相推定器を示すブロック図である。
入力したｘｃ(t)は、複素数のミキサにより、 cos(2π(fc+Δf)t+θ)+jsin(2π(fc+Δf)t+θ) (3.43) が乗ぜられる。低域通過フィルタの複素出力は となる。即ち、直交変調と低域通過フィルタにより、ｘ
ｃ(t)は解析信号ｚｃ(t)に変換され、その周波数はΔｆ
と小さくなる。その後、アナログ信号をデジタル信号に
変換し、ｘｃ(t)の瞬時位相を瞬時位相推定器により推
定すると、 Θ(t)＝[2πΔft+(θ-θc)-Δφ(t)]mod2π (3.45) が得られる。前の事例と同様に、位相アンラップをΘ
(t)に適用し、リニア位相除去器によりリニア位相を除
去すると、 θ(t)＝−Δφ(t) (3.46) が得られる。
φ(t)を推定する位相推定器を示すブロック図である。
入力したｘｃ(t)は、複素数のミキサにより、 cos(2π(fc+Δf)t+θ)+jsin(2π(fc+Δf)t+θ) (3.43) が乗ぜられる。低域通過フィルタの複素出力は となる。即ち、直交変調と低域通過フィルタにより、ｘ
ｃ(t)は解析信号ｚｃ(t)に変換され、その周波数はΔｆ
と小さくなる。その後、アナログ信号をデジタル信号に
変換し、ｘｃ(t)の瞬時位相を瞬時位相推定器により推
定すると、 Θ(t)＝[2πΔft+(θ-θc)-Δφ(t)]mod2π (3.45) が得られる。前の事例と同様に、位相アンラップをΘ
(t)に適用し、リニア位相除去器によりリニア位相を除
去すると、 θ(t)＝−Δφ(t) (3.46) が得られる。
以上により、直交変調と低域通過フィルタを組み合わ
せることにより、Δφ(t)法の標本化周波数の下限を２
ｆｃから２(Δｆ)へと小さくすることができることが証
明された。同様に、ゼロクロス法の等価標本化周波数の
下限もｆｃからΔｆへと小さくすることができる。図４
０ｂに示すヘテロダイン方式と低域通過フィルタを組み
合わせても、同様の効果が得られる。つまり入力クロッ
ク波形ｘｃ(t)はミキサでcos(２π (ｆｃ＋Δｆ) ｔ＋
θ)が乗算され、そのミキサの出力は低域通過フィルタ
又は帯域通過フィルタにより周波数差成分が取出され、
これがADCでデジタル信号に変換され、そのデジタル信
号は解析信号変換手段１１としての例えばHilbert変換
対生成器へ供給される。
せることにより、Δφ(t)法の標本化周波数の下限を２
ｆｃから２(Δｆ)へと小さくすることができることが証
明された。同様に、ゼロクロス法の等価標本化周波数の
下限もｆｃからΔｆへと小さくすることができる。図４
０ｂに示すヘテロダイン方式と低域通過フィルタを組み
合わせても、同様の効果が得られる。つまり入力クロッ
ク波形ｘｃ(t)はミキサでcos(２π (ｆｃ＋Δｆ) ｔ＋
θ)が乗算され、そのミキサの出力は低域通過フィルタ
又は帯域通過フィルタにより周波数差成分が取出され、
これがADCでデジタル信号に変換され、そのデジタル信
号は解析信号変換手段１１としての例えばHilbert変換
対生成器へ供給される。
最後に、Δφ(t)法とゼロクロス法の測定時間Ｔmeas
を導出する。ゼロクロス法のＴmeas,ZEROは、下限の等
価標本化周波数Δｆに対応するＮポイントのΔφ(t)を
収集するのに要する時間 で与えられる。一方、Δφ(t)法については周期当たり
のサンプル数をＫ倍とする場合を考える。よって、Δφ
(t)法がその下限の標本化周波数のＫ倍の周波数２Ｋ(Δ
ｆ)でＮポイントのΔφ(t)を標本化するのに要する時間
は となる。即ち、Δφ(t)法はゼロクロス法より２Ｋ倍高
速にΔφ(t)を測定できる。また、Δφ(t)法はＫを調整
することにより、測定時間分解能をスケーラブルに変更
できることが分かる。これに対し、ゼロクロス法の時間
分解能はΔｆにより決められてしまっている。図４１
に、Δφ(t)法とゼロクロス法の手法の違いを比較して
示す。
を導出する。ゼロクロス法のＴmeas,ZEROは、下限の等
価標本化周波数Δｆに対応するＮポイントのΔφ(t)を
収集するのに要する時間 で与えられる。一方、Δφ(t)法については周期当たり
のサンプル数をＫ倍とする場合を考える。よって、Δφ
(t)法がその下限の標本化周波数のＫ倍の周波数２Ｋ(Δ
ｆ)でＮポイントのΔφ(t)を標本化するのに要する時間
は となる。即ち、Δφ(t)法はゼロクロス法より２Ｋ倍高
速にΔφ(t)を測定できる。また、Δφ(t)法はＫを調整
することにより、測定時間分解能をスケーラブルに変更
できることが分かる。これに対し、ゼロクロス法の時間
分解能はΔｆにより決められてしまっている。図４１
に、Δφ(t)法とゼロクロス法の手法の違いを比較して
示す。
次に、位相雑音波形Δφ(t)のパワースペクトル密度
関数を推定する方法について説明する。上記アルゴリズ
ム３は基本波のみを帯域通過フィルタリングで取り出し
ているため，Δφ(t)のスペクトル分布を観測できる周
波数範囲が制限されてしまう欠点を持つ。下記のアルゴ
リズム４は，Δφ(t)のスペクトル分布を観測すること
を目的としているから，帯域通過フィルタリングを用い
ていない。逆に，Δφ(t)の観測には下記のアルゴリズ
ム４を用いることはできない。
関数を推定する方法について説明する。上記アルゴリズ
ム３は基本波のみを帯域通過フィルタリングで取り出し
ているため，Δφ(t)のスペクトル分布を観測できる周
波数範囲が制限されてしまう欠点を持つ。下記のアルゴ
リズム４は，Δφ(t)のスペクトル分布を観測すること
を目的としているから，帯域通過フィルタリングを用い
ていない。逆に，Δφ(t)の観測には下記のアルゴリズ
ム４を用いることはできない。
解析信号ｚｃ(t)を推定するときには、高速Fourier変
換を用いる。このとき，ｘc(t)ｗ(t) (ｘｃ(t)に窓関数
ｗ(t)を掛けた波形) を高速Fourier変換する。一般にｗ
(t)の振幅は，その最初の時刻と最後の時刻付近ではゼ
ロに近い値を持つ (例えば文献ｃ１７を参照)。このた
め，高速Fourier逆変換によって計算した波形ｘｃ(t)ｗ
(t)は，最初の時刻と最後の時刻付近において大きな誤
差を持ち，データとして採用できない。ｚc(t)推定にお
いても，窓関数の中央部 50%程度に対応するｚc(t)ｗ
(t)に窓関数の逆数１／ｗ(t)を乗じてｚc(t)を推定し，
両端のｚc(t)ｗ(t)は捨てざるをえない。
換を用いる。このとき，ｘc(t)ｗ(t) (ｘｃ(t)に窓関数
ｗ(t)を掛けた波形) を高速Fourier変換する。一般にｗ
(t)の振幅は，その最初の時刻と最後の時刻付近ではゼ
ロに近い値を持つ (例えば文献ｃ１７を参照)。このた
め，高速Fourier逆変換によって計算した波形ｘｃ(t)ｗ
(t)は，最初の時刻と最後の時刻付近において大きな誤
差を持ち，データとして採用できない。ｚc(t)推定にお
いても，窓関数の中央部 50%程度に対応するｚc(t)ｗ
(t)に窓関数の逆数１／ｗ(t)を乗じてｚc(t)を推定し，
両端のｚc(t)ｗ(t)は捨てざるをえない。
この方法では，1024ポイントのxc(t)から512ポイント
のzc(t)しか推定できない。ここで，xc(t)は波形記録バ
ッファに記録されていると仮定する。zc(t)のサンプル
数を増やすためには，波形記録バッファを一部重複して
(overlap) 区分し，各時間区間に対応するzc(t)を計算
し，最後に合成して全体のzc(t)を求める必要がある。
のzc(t)しか推定できない。ここで，xc(t)は波形記録バ
ッファに記録されていると仮定する。zc(t)のサンプル
数を増やすためには，波形記録バッファを一部重複して
(overlap) 区分し，各時間区間に対応するzc(t)を計算
し，最後に合成して全体のzc(t)を求める必要がある。
zc(t)を推定するときには，xc(t)の振幅に最小の変調
しか与えない窓関数を用いるべきである。この条件を満
たす窓関数はHanningである。 (文献ｃ１７)。これは上
側波帯と下側波帯に最小，即ち１つのスペクトルしか持
たない。このときは，波形の25%程度を重複させる。
しか与えない窓関数を用いるべきである。この条件を満
たす窓関数はHanningである。 (文献ｃ１７)。これは上
側波帯と下側波帯に最小，即ち１つのスペクトルしか持
たない。このときは，波形の25%程度を重複させる。
アルゴリズム４ (解析信号のスペクトルを推定する手
順) １．波形記録バッファ３１ (図６９) の先頭からxc(t)
を取り出す。
順) １．波形記録バッファ３１ (図６９) の先頭からxc(t)
を取り出す。
２．xc(t)に窓関数ｗ(t)を窓関数乗算部３２で掛ける。
３．高速Fourier変換部３３によりxc(t)ｗ(t)を周波数
領域へ変換する。
領域へ変換する。
４．負の周波数成分のみを帯域通過フィルタ３４により
ゼロにカットする。
ゼロにカットする。
５．高速Fourier逆変換部３５によりスペクトルを時間
領域へ変換し，zc(t)ｗ(t)を得る。
領域へ変換し，zc(t)ｗ(t)を得る。
６．zc(t)ｗ(t)に窓関数の逆数を，窓関数割算部３６で
乗じ、zc(t)を得る。
乗じ、zc(t)を得る。
７．波形記録バッファからxc(t)を取り出す。この場
合、１つ前のxc(t)とは25%程度重複させて取り出す。
合、１つ前のxc(t)とは25%程度重複させて取り出す。
８．zc(t)全体を得るまで，上記2−7の過程を繰り返
す。
す。
このように処理されたzc(t)に対しスペクトル解析部
３８によりパワースペクトルを推定する。
３８によりパワースペクトルを推定する。
次に、上述したジッタ測定手法の有効性をシミュレー
ションにより検証した具体例について説明する。
ションにより検証した具体例について説明する。
クロック波形のゼロクロスとクロック波形の基本波の関
係 図２１に示した理想クロック波形を用いて「波形の基
本波のゼロクロスは元の波形のゼロクロス情報を保持し
ている (ゼロクロスの定理)」ことを検証する。即ち，
クロック波形をFourier変換し，基本波の周波数成分を
残し，２次以上の高調波の周波数成分をゼロとする。こ
のスペクトルをFourier逆変換し時間領域の復元波形を
得る。この波形のゼロクロスから周期を推定する。図４
２ａは高調波を除去したスペクトルを示す。図４２ｂに
は復元波形と元のクロック波形を重ねて描いている。同
様に，13次高調波までの部分和スペクトルと復元波形を
図４３ａ及びｂにそれぞれプロットした。各復元波形を
元のクロック波形と比較すると，ゼロクロスは不動点に
なっているのが分かる。即ち，部分和に用いる高調波の
次数に関係なく，ゼロクロスの時間は一定である。
係 図２１に示した理想クロック波形を用いて「波形の基
本波のゼロクロスは元の波形のゼロクロス情報を保持し
ている (ゼロクロスの定理)」ことを検証する。即ち，
クロック波形をFourier変換し，基本波の周波数成分を
残し，２次以上の高調波の周波数成分をゼロとする。こ
のスペクトルをFourier逆変換し時間領域の復元波形を
得る。この波形のゼロクロスから周期を推定する。図４
２ａは高調波を除去したスペクトルを示す。図４２ｂに
は復元波形と元のクロック波形を重ねて描いている。同
様に，13次高調波までの部分和スペクトルと復元波形を
図４３ａ及びｂにそれぞれプロットした。各復元波形を
元のクロック波形と比較すると，ゼロクロスは不動点に
なっているのが分かる。即ち，部分和に用いる高調波の
次数に関係なく，ゼロクロスの時間は一定である。
高調波の次数を１から13まで変え，「元のクロック信
号の周期」に対する「復元波形から推定した周期」の相
対誤差を求めた。同期の相対誤差の値を図４４ａに示
す。推定周期の誤差は高調波の次数に依存しない。この
結果，「基本波のゼロクロスは元の信号のゼロクロスに
対するよい近似を与える」ことが検証された。比較のた
め，波形の実効値の相対誤差も与える。図４４ｂは，元
のクロック波形の実効値に対する復元波形から推定した
実効値の相対誤差を示す。実効値は，高い次数の高調波
まで部分和に加えないと，相対誤差は小さくならないこ
とが分かる。
号の周期」に対する「復元波形から推定した周期」の相
対誤差を求めた。同期の相対誤差の値を図４４ａに示
す。推定周期の誤差は高調波の次数に依存しない。この
結果，「基本波のゼロクロスは元の信号のゼロクロスに
対するよい近似を与える」ことが検証された。比較のた
め，波形の実効値の相対誤差も与える。図４４ｂは，元
のクロック波形の実効値に対する復元波形から推定した
実効値の相対誤差を示す。実効値は，高い次数の高調波
まで部分和に加えないと，相対誤差は小さくならないこ
とが分かる。
以上の結果をまとめると、「クロック信号の基本波の
みを抽出できれば，元のクロック波形のゼロクロスから
瞬時周期を推定できる。このとき，高調波を加えても瞬
時周期の推定精度は向上しない」 ということになる。即
ち、「ゼロクロスの定理」は検証されたことになる。
みを抽出できれば，元のクロック波形のゼロクロスから
瞬時周期を推定できる。このとき，高調波を加えても瞬
時周期の推定精度は向上しない」 ということになる。即
ち、「ゼロクロスの定理」は検証されたことになる。
次に、上述したこの発明によるジッタ測定手法 (Δφ
(t)法) をジッタがないPLL回路へ適用した場合について
説明する。PLL回路として、従来技術の説明において開
示したPLL回路を用いた。図４６に示したPLL回路を0.6
μmのCMOS，電源電圧5Vとし，SPICEシミュレーションに
より各種波形を得た。図４５はMOSＦＥＴのパラメータ
を示している。VCOの発振周波数は128MHzである。分周
器 (divider) がVCOの発振波形を４分周し、３２ＭＨｚ
のＰＬＬクロックに変換する。SPICEシミュレーション
波形の時間分解能は50psecである。次に、位相雑音波形
Δφ(t)がシミュレーション波形から計算された。Δφ
(t)の推定はMatlabを用いてシミュレーションされた。
(t)法) をジッタがないPLL回路へ適用した場合について
説明する。PLL回路として、従来技術の説明において開
示したPLL回路を用いた。図４６に示したPLL回路を0.6
μmのCMOS，電源電圧5Vとし，SPICEシミュレーションに
より各種波形を得た。図４５はMOSＦＥＴのパラメータ
を示している。VCOの発振周波数は128MHzである。分周
器 (divider) がVCOの発振波形を４分周し、３２ＭＨｚ
のＰＬＬクロックに変換する。SPICEシミュレーション
波形の時間分解能は50psecである。次に、位相雑音波形
Δφ(t)がシミュレーション波形から計算された。Δφ
(t)の推定はMatlabを用いてシミュレーションされた。
図４７ａはVCOへの入力波形を表す。図４７ｂはVCOの
発振波形である。このVCOの出力パワースペクトルを図
４８ａに示す。8092ポイントのVCOの発振波形に“ミニ
マム４項窓関数”(例えば文献ｃ１８を参照) を掛け，
高速Fourier変換によりパワースペクトル密度関数を推
定した。図４８ｂは，上記アルゴリズム４を用いて推定
したΔφ(t)のパワースペクトル密度関数である。つま
り図６９に示すように解析信号変換器１１でアルゴリズ
ム４で解析信号zc(t)を作り、この解析信号zc(t)の瞬時
位相θ(t)を瞬時位相推定器１２で推定し、その瞬時時
位相θ(t)からリニア位相を、リニア位相検出器１３で
除去して位相雑音波形Δφ(t)を求め、その位相雑音波
形Δφ(t)のパワースペクトルをスペクトル解析部３７
で求める。高速Fourier変換の条件はVCOの出力パワスペ
クトル密度関数を求めたときと同じである。図４８ａと
図４８ｂを比較すると，Δφ(t)のパワースペクトルで
は，128MHzのVCOの発振周波数のスペクトルが約120dB減
衰しているのが分かる。Δφ(t)のパワースペクトル密
度関数は，弱い1/f雑音の影響のため，低い周波数ほど
レベルが大きくなっている。
発振波形である。このVCOの出力パワースペクトルを図
４８ａに示す。8092ポイントのVCOの発振波形に“ミニ
マム４項窓関数”(例えば文献ｃ１８を参照) を掛け，
高速Fourier変換によりパワースペクトル密度関数を推
定した。図４８ｂは，上記アルゴリズム４を用いて推定
したΔφ(t)のパワースペクトル密度関数である。つま
り図６９に示すように解析信号変換器１１でアルゴリズ
ム４で解析信号zc(t)を作り、この解析信号zc(t)の瞬時
位相θ(t)を瞬時位相推定器１２で推定し、その瞬時時
位相θ(t)からリニア位相を、リニア位相検出器１３で
除去して位相雑音波形Δφ(t)を求め、その位相雑音波
形Δφ(t)のパワースペクトルをスペクトル解析部３７
で求める。高速Fourier変換の条件はVCOの出力パワスペ
クトル密度関数を求めたときと同じである。図４８ａと
図４８ｂを比較すると，Δφ(t)のパワースペクトルで
は，128MHzのVCOの発振周波数のスペクトルが約120dB減
衰しているのが分かる。Δφ(t)のパワースペクトル密
度関数は，弱い1/f雑音の影響のため，低い周波数ほど
レベルが大きくなっている。
図４９は，従来のゼロクロス法とこの発明による手法
とを比較するものである。図４９ａは，ゼロクロス法に
よりVCOの発振波形の瞬時周期を測定した結果である。
図４９ｂは，この発明による手法のアルゴリズム３を用
いて推定したΔφ(t)を示す。２次高調波を含まない周
波数範囲 (１０MHz−200 MHz) のスペクトルを帯域通過
フィルタで取り出し，高速Fourier逆変換によりΔφ(t)
を得た。このPLL回路がジッタを実際に持っていないこ
とは，瞬時周期やΔφ(t)が雑音を示していないことか
らも確認できる。
とを比較するものである。図４９ａは，ゼロクロス法に
よりVCOの発振波形の瞬時周期を測定した結果である。
図４９ｂは，この発明による手法のアルゴリズム３を用
いて推定したΔφ(t)を示す。２次高調波を含まない周
波数範囲 (１０MHz−200 MHz) のスペクトルを帯域通過
フィルタで取り出し，高速Fourier逆変換によりΔφ(t)
を得た。このPLL回路がジッタを実際に持っていないこ
とは，瞬時周期やΔφ(t)が雑音を示していないことか
らも確認できる。
図４７ａから，周波数アップ・パルスは約1127 nsecの
時刻にVCOへ印加されているのが分かる。約908 nsecと
約1314 nsecの時刻に２つの周波数ダウン・パルスがVCO
へ印加されている。これはシミュレーションに用いたＰ
ＬＬ回路の性能のためである。図４９ｂのΔφ(t)を観
ると，周波数アップ・パルスの影響による位相変化は約1
140 nsecの時刻に現れている。２つの周波数ダウン・パ
ルスの影響による位相変化が約920 nsecと約1325 nsec
の時刻に現れている。これらは確定的データ (determin
is data) である。一方，図４９ａの瞬時周期では，周
波数アップ・パルスの影響による瞬時周期の変化は約113
0 nsecの時刻に現れている。周波数ダウン・パルスの影
響による瞬時周期の変化が約910 nsecの時刻に現れてい
るのみである。約1314 nsecの時刻の周波数ダウン・パル
スの影響は瞬時周期の変化には現れていない。
時刻にVCOへ印加されているのが分かる。約908 nsecと
約1314 nsecの時刻に２つの周波数ダウン・パルスがVCO
へ印加されている。これはシミュレーションに用いたＰ
ＬＬ回路の性能のためである。図４９ｂのΔφ(t)を観
ると，周波数アップ・パルスの影響による位相変化は約1
140 nsecの時刻に現れている。２つの周波数ダウン・パ
ルスの影響による位相変化が約920 nsecと約1325 nsec
の時刻に現れている。これらは確定的データ (determin
is data) である。一方，図４９ａの瞬時周期では，周
波数アップ・パルスの影響による瞬時周期の変化は約113
0 nsecの時刻に現れている。周波数ダウン・パルスの影
響による瞬時周期の変化が約910 nsecの時刻に現れてい
るのみである。約1314 nsecの時刻の周波数ダウン・パル
スの影響は瞬時周期の変化には現れていない。
以上の結果をまとめると、この発明によるΔφ(t)法
は，位相雑音がないとき，周波数アップ・パルスや周波
数ダウン・パルスに対応して発振状態が遷移しているの
を観測できる。従来のゼロクロス法より高い分解能であ
る。Δφ(t)のパワースペクトル密度関数は，VCOの発振
周波数のスペクトルの影響を殆ど受けない。
は，位相雑音がないとき，周波数アップ・パルスや周波
数ダウン・パルスに対応して発振状態が遷移しているの
を観測できる。従来のゼロクロス法より高い分解能であ
る。Δφ(t)のパワースペクトル密度関数は，VCOの発振
周波数のスペクトルの影響を殆ど受けない。
次に、上述したこの発明によるジッタ測定手法 (Δφ
(t)法) をジッタがあるPLL回路へ適用した場合について
説明する。また、ゼロクロス法を用いた瞬時周期推定と
比較し，この発明によるジッタ測定手法が位相雑音推定
に対し有効であることを検証する。
(t)法) をジッタがあるPLL回路へ適用した場合について
説明する。また、ゼロクロス法を用いた瞬時周期推定と
比較し，この発明によるジッタ測定手法が位相雑音推定
に対し有効であることを検証する。
既に述べたように，VCOに付加雑音を加え、VCOの発振
波形の位相をランダムに変調させることによりPLL回路
のジッタをシミュレーションできる。この発明において
は，VCO発振回路の入力端に付加雑音を加えることによ
り，PLL回路のジッタをミュレーションした。ガウス雑
音はMatlabの関数randn0を用いて発生させた。さらに，
SPICEシミュレーションにより図５０に示したPLL回路の
VCO入力端にガウス雑音を加えた。
波形の位相をランダムに変調させることによりPLL回路
のジッタをシミュレーションできる。この発明において
は，VCO発振回路の入力端に付加雑音を加えることによ
り，PLL回路のジッタをミュレーションした。ガウス雑
音はMatlabの関数randn0を用いて発生させた。さらに，
SPICEシミュレーションにより図５０に示したPLL回路の
VCO入力端にガウス雑音を加えた。
図５１ａは，ガウス雑音の3σを0.05 VとしたときのV
COへの入力波形を表す。図５１ｂはVCOの発振波形であ
る。図４７ａと図５１ａを比べると，ジッタのために、
周波数アップ・パルスは１から４へ，周波数ダウン・パル
スも２から３へ増えているのが分かる。このVCOの出力
パワースペクトルを図５２ａに示す。雑音のスペクトル
が増加している。図５２ｂは，Δφ(t)のパワースペク
トル密度関数である。図４８ｂと図５２ｂを比較する
と，Δφ(t)のパワーが増加しているのが分かる。Δφ
(t)のパワースペクトル密度関数は，低い周波数ほどレ
ベルが大きくなっている。
COへの入力波形を表す。図５１ｂはVCOの発振波形であ
る。図４７ａと図５１ａを比べると，ジッタのために、
周波数アップ・パルスは１から４へ，周波数ダウン・パル
スも２から３へ増えているのが分かる。このVCOの出力
パワースペクトルを図５２ａに示す。雑音のスペクトル
が増加している。図５２ｂは，Δφ(t)のパワースペク
トル密度関数である。図４８ｂと図５２ｂを比較する
と，Δφ(t)のパワーが増加しているのが分かる。Δφ
(t)のパワースペクトル密度関数は，低い周波数ほどレ
ベルが大きくなっている。
図５３は，従来のゼロクロス法とこの発明によるジッ
タ測定手法を比較するものである。図５３ａは，ゼロク
ロス法によりVCOの発振波形の瞬時周期を測定した結果
である。図５３ｂは，この発明によるジッタ測定手法を
用いて推定したΔφ(t)を示す。図５３と図４９を比較
すると，対応する波形の変化が大きく異なることが分か
る。即ち，ジッタがないとき，瞬時周期やΔφ(t)は低
い周波数成分を示す。一方，ジッタがあるときには，瞬
時周期やΔφ(t)は比較的高い周波数成分を示す。これ
は，図５３に示した瞬時周期やΔφ(t)が位相雑音に対
応していることを意味している。さらに，図５３ａと図
５３ｂを注意深く比べると，次のことが分かる。 (i)
瞬時周期とΔφ(t)はお互いにやや相似である。しか
し，(ii)Δφ(t)は瞬時周期より時間分解能も位相 (周
期) 分解能も高い。
タ測定手法を比較するものである。図５３ａは，ゼロク
ロス法によりVCOの発振波形の瞬時周期を測定した結果
である。図５３ｂは，この発明によるジッタ測定手法を
用いて推定したΔφ(t)を示す。図５３と図４９を比較
すると，対応する波形の変化が大きく異なることが分か
る。即ち，ジッタがないとき，瞬時周期やΔφ(t)は低
い周波数成分を示す。一方，ジッタがあるときには，瞬
時周期やΔφ(t)は比較的高い周波数成分を示す。これ
は，図５３に示した瞬時周期やΔφ(t)が位相雑音に対
応していることを意味している。さらに，図５３ａと図
５３ｂを注意深く比べると，次のことが分かる。 (i)
瞬時周期とΔφ(t)はお互いにやや相似である。しか
し，(ii)Δφ(t)は瞬時周期より時間分解能も位相 (周
期) 分解能も高い。
以上の結果をまとめると、この発明によるジッタ測定
手法 (Δφ(t)法) は，高い時間分解能及び位相分解能
で位相雑音を推定できる。勿論、ゼロクロス法も瞬時周
期という形で位相雑音を推定できる。しかし，ゼロクロ
ス法は時間分解能及び周期推定分解能がゼロクロスに制
限されるという難点がある。
手法 (Δφ(t)法) は，高い時間分解能及び位相分解能
で位相雑音を推定できる。勿論、ゼロクロス法も瞬時周
期という形で位相雑音を推定できる。しかし，ゼロクロ
ス法は時間分解能及び周期推定分解能がゼロクロスに制
限されるという難点がある。
次に、従来のジッタ推定法とこの発明によるジッタ測
定法 (Δφ(t)法) とを比較する。ただし、RMSジッタ推
定については、Δφ(t)法とスペクトル法とを比較し、
ピークジッタ推定については，Δφ(t)法とゼロクロス
法とを比較する。
定法 (Δφ(t)法) とを比較する。ただし、RMSジッタ推
定については、Δφ(t)法とスペクトル法とを比較し、
ピークジッタ推定については，Δφ(t)法とゼロクロス
法とを比較する。
図５４はRMSジッタ推定値を比較するための条件を示
している。従来法のスペクトルとして，上述したアルゴ
リズム４を用いて推定したΔφ(t)のパワースペクトル
密度関数を用いた。スペクトル法は、２次高調波を含ま
ない周波数範囲 (１０MHz−200 MHz) の位相雑音パワー
スペクトルの和を求め，式(3.33)を用いてRMSジッタJ
RMSを推定した。図５４ａの黒く塗りつぶした部分がこ
の周波数範囲に対応するスペクトルである。一方、Δφ
(t)は，上記アルゴリズム３と式(3.38)を用いてJRMSを
推定した。これは，位相雑音波形Δφ(t)の実効値に対
応する。ガウス雑音の３σを０Ｖから0.50Ｖまで変え，
図５０に示したPLL回路のVCOの入力端に加え，VCOの発
振波形のRMSジッタ値を推定した。図５５に示すよう
に，Δφ(t)法とスペクトル法はほぼ互換のある推定値
を与える。
している。従来法のスペクトルとして，上述したアルゴ
リズム４を用いて推定したΔφ(t)のパワースペクトル
密度関数を用いた。スペクトル法は、２次高調波を含ま
ない周波数範囲 (１０MHz−200 MHz) の位相雑音パワー
スペクトルの和を求め，式(3.33)を用いてRMSジッタJ
RMSを推定した。図５４ａの黒く塗りつぶした部分がこ
の周波数範囲に対応するスペクトルである。一方、Δφ
(t)は，上記アルゴリズム３と式(3.38)を用いてJRMSを
推定した。これは，位相雑音波形Δφ(t)の実効値に対
応する。ガウス雑音の３σを０Ｖから0.50Ｖまで変え，
図５０に示したPLL回路のVCOの入力端に加え，VCOの発
振波形のRMSジッタ値を推定した。図５５に示すよう
に，Δφ(t)法とスペクトル法はほぼ互換のある推定値
を与える。
図５６はピークジッタ推定値を比較するものである。
三角形の印はピーク値を示している。Δφ(t)法とゼロ
クロス法とで三角形の位置が異なっている。これは，ピ
ークジッタがゼロクロスにおいて発生するとは限らない
ことを意味している。図５７に示すように，Δφ(t)法
とゼロクロス法は互換のある推定値を与える。
三角形の印はピーク値を示している。Δφ(t)法とゼロ
クロス法とで三角形の位置が異なっている。これは，ピ
ークジッタがゼロクロスにおいて発生するとは限らない
ことを意味している。図５７に示すように，Δφ(t)法
とゼロクロス法は互換のある推定値を与える。
以上の結果をまとめると、この発明によるΔφ(t)法
は，RMSジッタ推定については，従来のスペクトル法と
互換のある推定値を与える。ピークジッタ推定について
も，Δφ(t)法は，ゼロクロス法と互換のある推定値を
与える。
は，RMSジッタ推定については，従来のスペクトル法と
互換のある推定値を与える。ピークジッタ推定について
も，Δφ(t)法は，ゼロクロス法と互換のある推定値を
与える。
次に、４分周されたＰＬＬクロックを用いて、従来の
ジッタ推定法とこの発明によるΔφ(t)法の性能を比較
する。対象とするＰＬＬ回路として図５０に示したＰＬ
Ｌ回路を使用した。この回路の分周器はＶＣＯの発振波
形を４分周し、３２ＭＨｚのＰＬＬクロックに変換す
る。図６６ｂにＰＬＬクロック波形を示す。また、上記
した事例の結果と比較するために、付加ガウス雑音の３
σは0.05Ｖとした。
ジッタ推定法とこの発明によるΔφ(t)法の性能を比較
する。対象とするＰＬＬ回路として図５０に示したＰＬ
Ｌ回路を使用した。この回路の分周器はＶＣＯの発振波
形を４分周し、３２ＭＨｚのＰＬＬクロックに変換す
る。図６６ｂにＰＬＬクロック波形を示す。また、上記
した事例の結果と比較するために、付加ガウス雑音の３
σは0.05Ｖとした。
ＶＣＯの発振波形の周期をτvcoとすると、４分周Ｐ
ＬＬクロックの周期τPLLは となる。ここで、εIは立ち上がりエッジの時間揺らぎ
を表している。式 (3.48) から、分周はクロックのジッ
タを低減する効果があることが分かる。
ＬＬクロックの周期τPLLは となる。ここで、εIは立ち上がりエッジの時間揺らぎ
を表している。式 (3.48) から、分周はクロックのジッ
タを低減する効果があることが分かる。
図５８はゼロクロス法とこの発明によるΔφ(t)法を
比較するものである。図５８ａはゼロクロス法によりＰ
ＬＬクロックの瞬時周期を測定した結果である。図５８
ｂはこの発明によるΔφ(t)法の上記アルゴリズム３を
用いて推定したΔφ(t)を示す。２次高調波を含まない
周波数範囲（２０ＭＨｚ−５９ＭＨｚ）のスペクトルを
帯域通過フィルタで取り出し、高速Fourier逆変換によ
りΔφ(t)を得た。ＰＬＬクロックのΔφ(t)は、図５３
ｂに示すＶＣＯの発振波形から求めたΔφ(t)と大きく
異なることが分かる。ＰＬＬクロックのΔφ(t)は位相
不連続点を強調している。これは分周のためである。何
故ならば、位相不連続点が等間隔であり、規則性のある
分周エッジに対応していることを示しているからであ
る。
比較するものである。図５８ａはゼロクロス法によりＰ
ＬＬクロックの瞬時周期を測定した結果である。図５８
ｂはこの発明によるΔφ(t)法の上記アルゴリズム３を
用いて推定したΔφ(t)を示す。２次高調波を含まない
周波数範囲（２０ＭＨｚ−５９ＭＨｚ）のスペクトルを
帯域通過フィルタで取り出し、高速Fourier逆変換によ
りΔφ(t)を得た。ＰＬＬクロックのΔφ(t)は、図５３
ｂに示すＶＣＯの発振波形から求めたΔφ(t)と大きく
異なることが分かる。ＰＬＬクロックのΔφ(t)は位相
不連続点を強調している。これは分周のためである。何
故ならば、位相不連続点が等間隔であり、規則性のある
分周エッジに対応していることを示しているからであ
る。
図５９はＲＭＳジッタ推定値を比較するものである。
スペクトル法は、 (i) この発明によるΔφ(t)法のアル
ゴリズム４を用いてＰＬＬクロックからΔφ(t)を推定
し、(ii) ８０９２ポイントのΔφ(t)に「ミニマム４項
窓関数」(例えば文献ｃ１８を参照) を掛け、高速Fouri
er変換によりパワースペクトル密度関数を推定した。次
に、(iii) スペクトル法は２次高調波を含まない周波数
範囲（２０ＭＨｚ−５９ＭＨｚ）の位相雑音パワースペ
クトルの和を求め、式 (3.33) を用いてＲＭＳジッタＪ
RMSを推定した。一方、この発明によるΔφ(t)法は、ア
ルゴリズム３と式 (3.38) を用いてＲＭＳジッタＪRMS
を推定した。図５９に示すように、Δφ(t)法とスペク
トル法はほぼ互換性のある推定値を与えている。ただ
し、付加ガウス雑音の３σが0.05Ｖ付近で、Δφ(t)法
で推定したＪRMSの値の方が大きくなっている。この理
由はピークジッタＪPPについてのテスト結果と一緒に説
明することにする。図５９及び図５５を比べると、この
具体例における４分周はＪRMSを１／3.7にしているのが
分かる。
スペクトル法は、 (i) この発明によるΔφ(t)法のアル
ゴリズム４を用いてＰＬＬクロックからΔφ(t)を推定
し、(ii) ８０９２ポイントのΔφ(t)に「ミニマム４項
窓関数」(例えば文献ｃ１８を参照) を掛け、高速Fouri
er変換によりパワースペクトル密度関数を推定した。次
に、(iii) スペクトル法は２次高調波を含まない周波数
範囲（２０ＭＨｚ−５９ＭＨｚ）の位相雑音パワースペ
クトルの和を求め、式 (3.33) を用いてＲＭＳジッタＪ
RMSを推定した。一方、この発明によるΔφ(t)法は、ア
ルゴリズム３と式 (3.38) を用いてＲＭＳジッタＪRMS
を推定した。図５９に示すように、Δφ(t)法とスペク
トル法はほぼ互換性のある推定値を与えている。ただ
し、付加ガウス雑音の３σが0.05Ｖ付近で、Δφ(t)法
で推定したＪRMSの値の方が大きくなっている。この理
由はピークジッタＪPPについてのテスト結果と一緒に説
明することにする。図５９及び図５５を比べると、この
具体例における４分周はＪRMSを１／3.7にしているのが
分かる。
図６０はピークジッタ推定値を比較するものである。
Δφ(t)法とゼロクロス法はほぼ互換性のある推定値を
与えている。ただし、付加ガウス雑音の３σが0.05Ｖ付
近で、Δφ(t)法で推定したＪPPの値の方が大きくなっ
ている。次に、その理由について説明する。
Δφ(t)法とゼロクロス法はほぼ互換性のある推定値を
与えている。ただし、付加ガウス雑音の３σが0.05Ｖ付
近で、Δφ(t)法で推定したＪPPの値の方が大きくなっ
ている。次に、その理由について説明する。
図６１ａは３σが0.15Ｖ（ゼロクロス法とほぼ同じ推
定値）のときの位相雑音パワースペクトルである。同図
のカーソルはΔφ(t)を推定するときの上限周波数を示
している。このカーソル付近に、弱い位相変調スペクト
ルが認められる。このときの解析信号ｚｃ(t)を図６２
に示す。弱い位相変調スペクトルのために複素正弦波に
なっているのが分かる。このため、瞬時位相は滑らかに
変化する。
定値）のときの位相雑音パワースペクトルである。同図
のカーソルはΔφ(t)を推定するときの上限周波数を示
している。このカーソル付近に、弱い位相変調スペクト
ルが認められる。このときの解析信号ｚｃ(t)を図６２
に示す。弱い位相変調スペクトルのために複素正弦波に
なっているのが分かる。このため、瞬時位相は滑らかに
変化する。
図６１ｂは、３σが0.10Ｖ（ゼロクロス法より大きい
推定値）のときの位相雑音パワースペクトルである。こ
の位相雑音パワースペクトルは、典型的な１／ｆノイズ
の形を示している。この１／ｆノイズの基本周波数はＰ
ＬＬクロックの周波数３２ＭＨｚではない。しかし、１
／ｆノイズのｚｃ(t)は既に記載した事例で導出した方
形波のHilbert変換対で与えられる。従って、図６３に
示すｚｃ(t)は図２２のHilbert変換対と同じ形になる。
ｚｃ(t)は複雑な形状を持つため、瞬時位相は大きく変
化する。このため、付加ガウス雑音の３σが0.05Ｖ付近
で、Δφ(t)法で推定したＪPP及びＪRMSは大きな値を取
る。
推定値）のときの位相雑音パワースペクトルである。こ
の位相雑音パワースペクトルは、典型的な１／ｆノイズ
の形を示している。この１／ｆノイズの基本周波数はＰ
ＬＬクロックの周波数３２ＭＨｚではない。しかし、１
／ｆノイズのｚｃ(t)は既に記載した事例で導出した方
形波のHilbert変換対で与えられる。従って、図６３に
示すｚｃ(t)は図２２のHilbert変換対と同じ形になる。
ｚｃ(t)は複雑な形状を持つため、瞬時位相は大きく変
化する。このため、付加ガウス雑音の３σが0.05Ｖ付近
で、Δφ(t)法で推定したＪPP及びＪRMSは大きな値を取
る。
図６０と図５７を比べると、この具体例における４分
周はＪPPを１／3.2にしているのが分かる。
周はＪPPを１／3.2にしているのが分かる。
以上の結果をまとめると、Δφ(t)法は分周クロック
のＲＭＳジッタやピークジッタも推定できることが検証
された。その推定値は従来の測定法と互換性がある。た
だし、位相雑音パワースペクトルが１／ｆノイズの形の
ときは、Δφ(t)法は従来の測定法よりも大きな推定値
を示す。
のＲＭＳジッタやピークジッタも推定できることが検証
された。その推定値は従来の測定法と互換性がある。た
だし、位相雑音パワースペクトルが１／ｆノイズの形の
ときは、Δφ(t)法は従来の測定法よりも大きな推定値
を示す。
以上の説明で明白なように、この発明によるジッタ測
定手法（Δφ(t)法）の有効性はシミュレーションによ
り検証された。また，元の波形のゼロクロスは基本波の
ゼロクロスから推定できることを検証した。これは，Δ
φ(t)法がゼロクロス法と互換のあるピークジッタを推
定できるための重要な基礎を与えた。何故ならば，基本
波だけでなく全周波数範囲のスペクトルを用いてΔφ
(t)を推定すると，図５６ｂに示す波形となる。即ち，
高い周波数のリップルが重畳される。さらに，図５７に
示したように，ゼロクロス法との互換性は実現できな
い。さらに，ジッタが発生するPLL回路へΔφ(t)法を適
用すると，このΔφ(t)法が位相雑音推定に対し有効で
あることが検証された。その上、ピークジッタとRMSジ
ッタについて，従来のジッタ推定法とΔφ(t)法は互換
性があることが明らかになった。また、分周クロックの
ジッタも互換性を持って推定できることが検証された。
定手法（Δφ(t)法）の有効性はシミュレーションによ
り検証された。また，元の波形のゼロクロスは基本波の
ゼロクロスから推定できることを検証した。これは，Δ
φ(t)法がゼロクロス法と互換のあるピークジッタを推
定できるための重要な基礎を与えた。何故ならば，基本
波だけでなく全周波数範囲のスペクトルを用いてΔφ
(t)を推定すると，図５６ｂに示す波形となる。即ち，
高い周波数のリップルが重畳される。さらに，図５７に
示したように，ゼロクロス法との互換性は実現できな
い。さらに，ジッタが発生するPLL回路へΔφ(t)法を適
用すると，このΔφ(t)法が位相雑音推定に対し有効で
あることが検証された。その上、ピークジッタとRMSジ
ッタについて，従来のジッタ推定法とΔφ(t)法は互換
性があることが明らかになった。また、分周クロックの
ジッタも互換性を持って推定できることが検証された。
更にこの発明において、スケーラブルなジッタ測定装
置及び方法を提案する。即ち、例えば図３２に破線で示
すように、被試験PLL回路１７などからのクロック波形
ｘｃ(t)は可変分周器４１で周波数がＮ（整数）分の１
に分周され、つまりクロック周期がＮ倍にされる。分周
器４１として例えば図７０ａに示すような立ち上りエッ
ジでトリガされるＴ (toggle) フリップフロップを用い
ると、図７０ｂに示すように入力クロックＴは周期が２
倍とされたクロックＱとして出力される。このようにし
て、クロック波形ｘｃ(t)の周期をＮ倍（Ｎは２以上の
整数）にすることによりアナログデジタル変換器ADCと
して、その動作周波数（サンプリング周波数）が比較的
低いものを用いることができる。つまりクロック波形ｘ
ｃ(t)の周波数が高くなっても、アナログデジタル変換
器ADCが動作可能な周波数までクロック波形ｘｃ(t)の周
波数をＮ分の１にしてジッタを測定すればよい。
置及び方法を提案する。即ち、例えば図３２に破線で示
すように、被試験PLL回路１７などからのクロック波形
ｘｃ(t)は可変分周器４１で周波数がＮ（整数）分の１
に分周され、つまりクロック周期がＮ倍にされる。分周
器４１として例えば図７０ａに示すような立ち上りエッ
ジでトリガされるＴ (toggle) フリップフロップを用い
ると、図７０ｂに示すように入力クロックＴは周期が２
倍とされたクロックＱとして出力される。このようにし
て、クロック波形ｘｃ(t)の周期をＮ倍（Ｎは２以上の
整数）にすることによりアナログデジタル変換器ADCと
して、その動作周波数（サンプリング周波数）が比較的
低いものを用いることができる。つまりクロック波形ｘ
ｃ(t)の周波数が高くなっても、アナログデジタル変換
器ADCが動作可能な周波数までクロック波形ｘｃ(t)の周
波数をＮ分の１にしてジッタを測定すればよい。
クロック波形ｘｃ(t)のピークジッタとRMSジッタをそ
れぞれＪPP1とＪRMS1とし、このクロック波形ｘｃ(t)を
Ｎ分の１に分周したクロックのジッタを測定すると、こ
れらジッタＪPPN，ＪRSMNはそれぞれ ＪPPN ＝ＪPP1 ／Ｎ ， ＪRSMN＝ＪRSM1／Ｎ （４．１） なる。このことを図７１に示す測定系により検証する。
即ち、ATE（自動試験装置）４２内の主クロック発生器
４３からのクロック信号がジッタ生成器４４にて正弦波
外部ジッタにより位相変調されてジッタが付加され、そ
のジッタが付加されたクロックは可変分周器５０でＮ分
の１に分周され、その分周出力が被測定信号としてデジ
タルオシロスコープ４５に入力され、主クロック発生器
４３からのクロック信号が分周器５０でＭ分の１に分周
されてトリガ信号としてデジタルオシロスコープ４５へ
供給される。デジタルオシロスコープ４５でピークジッ
タＪPPとRMSジッタＪRMSを測定し、これらの測定結果を
図７２、図７３にそれぞれ示す。これら図７２、図７３
において横軸は分周数Ｎを表わし、縦軸はジッタの値を
表わし、Δは測定値を表わし、点線は１／Ｎ曲線であ
る。ピークジッタもＲＭＳジッタも共にＮを変化させた
時の測定値が１／Ｎの曲線とほぼ一致しており、式 (4.
1) が成立つことが検証された。
れぞれＪPP1とＪRMS1とし、このクロック波形ｘｃ(t)を
Ｎ分の１に分周したクロックのジッタを測定すると、こ
れらジッタＪPPN，ＪRSMNはそれぞれ ＪPPN ＝ＪPP1 ／Ｎ ， ＪRSMN＝ＪRSM1／Ｎ （４．１） なる。このことを図７１に示す測定系により検証する。
即ち、ATE（自動試験装置）４２内の主クロック発生器
４３からのクロック信号がジッタ生成器４４にて正弦波
外部ジッタにより位相変調されてジッタが付加され、そ
のジッタが付加されたクロックは可変分周器５０でＮ分
の１に分周され、その分周出力が被測定信号としてデジ
タルオシロスコープ４５に入力され、主クロック発生器
４３からのクロック信号が分周器５０でＭ分の１に分周
されてトリガ信号としてデジタルオシロスコープ４５へ
供給される。デジタルオシロスコープ４５でピークジッ
タＪPPとRMSジッタＪRMSを測定し、これらの測定結果を
図７２、図７３にそれぞれ示す。これら図７２、図７３
において横軸は分周数Ｎを表わし、縦軸はジッタの値を
表わし、Δは測定値を表わし、点線は１／Ｎ曲線であ
る。ピークジッタもＲＭＳジッタも共にＮを変化させた
時の測定値が１／Ｎの曲線とほぼ一致しており、式 (4.
1) が成立つことが検証された。
また図７４に示すように、主クロック発生器４３より
のクロック信号にジッタ生成器４４で正弦波ｆsine又は
帯域制限されたランダム雑音ｂｗrandによりジッタを付
加し、そのジッタが付加されたクロック信号を可変分周
器４１で分周し、Δφ評価器４６で位相雑音波形Δφ
(t)を求めてピークジッタとRMSジッタとを評価した。Δ
φ評価器４６は例えば図３２中のアナログデジタル変換
器ADC、解析信号変換器１１、瞬時位相推定器１２、リ
ニア位相除去器１３、ピークツウピーク検出器１４、自
乗平均検出器１５からなる。この場合の分周数Ｎを変化
して、求めたピークジッタ、RMSジッタをそれぞれ図７
５、図７６に示す。これら図において、○印はΔφ評価
器４６で求めた値であり、△印はゼロクロス法で求めた
値であり、図７５中の点線は１／Ｎ曲線である。これら
図７５、図７６より、分周器４１とΔφ(t)法を組合せ
ることにより精度よくジッタを測定できることが理解さ
れる。
のクロック信号にジッタ生成器４４で正弦波ｆsine又は
帯域制限されたランダム雑音ｂｗrandによりジッタを付
加し、そのジッタが付加されたクロック信号を可変分周
器４１で分周し、Δφ評価器４６で位相雑音波形Δφ
(t)を求めてピークジッタとRMSジッタとを評価した。Δ
φ評価器４６は例えば図３２中のアナログデジタル変換
器ADC、解析信号変換器１１、瞬時位相推定器１２、リ
ニア位相除去器１３、ピークツウピーク検出器１４、自
乗平均検出器１５からなる。この場合の分周数Ｎを変化
して、求めたピークジッタ、RMSジッタをそれぞれ図７
５、図７６に示す。これら図において、○印はΔφ評価
器４６で求めた値であり、△印はゼロクロス法で求めた
値であり、図７５中の点線は１／Ｎ曲線である。これら
図７５、図７６より、分周器４１とΔφ(t)法を組合せ
ることにより精度よくジッタを測定できることが理解さ
れる。
つまり図３２において被試験PLL回路１７よりのクロ
ック信号ｘｃ(t)を分周器４１でＮ分の１に周波数分周
し、その分周されたクロック信号をデジタル信号に変換
し、更にこれをHilbert変換対生成器１１で複素数の解
析信号に変換し、その解析信号の瞬時位相を求め、その
瞬時位相からリニア成分を除去して位相雑音波形Δφ
(t)を求め、このΔφ(t)のピークツウピーク値を検出
し、その値を乗算器４７でＮ倍することによりクロック
信号ｘｃ(t)のピークジッタを求めることができ、また
Δφ(t)を自乗平均して、その値を乗算器４８でＮ倍す
ることによりクロック信号ｘｃ(t)のRMSジッタを求める
ことができる。
ック信号ｘｃ(t)を分周器４１でＮ分の１に周波数分周
し、その分周されたクロック信号をデジタル信号に変換
し、更にこれをHilbert変換対生成器１１で複素数の解
析信号に変換し、その解析信号の瞬時位相を求め、その
瞬時位相からリニア成分を除去して位相雑音波形Δφ
(t)を求め、このΔφ(t)のピークツウピーク値を検出
し、その値を乗算器４７でＮ倍することによりクロック
信号ｘｃ(t)のピークジッタを求めることができ、また
Δφ(t)を自乗平均して、その値を乗算器４８でＮ倍す
ることによりクロック信号ｘｃ(t)のRMSジッタを求める
ことができる。
この場合クロック信号ｘｃ(t)の周波数に応じて、ア
ナログデジタル変換器ADCが動作可能なように分周器４
１の分周数Ｎを選定することにより、スケーラブルな測
定が可能となる。
ナログデジタル変換器ADCが動作可能なように分周器４
１の分周数Ｎを選定することにより、スケーラブルな測
定が可能となる。
図４０ａに示す実施例においても、点線で示すように
被試験PLL回路１７よりのクロック信号を可変分周器４
１でＮ分の１に分周し、その出力をミキサで正弦波信
号、余弦波信号とそれぞれ乗算して解析信号を求めるよ
うにすることもできる。同様に図４０ｂに示す実施例に
おいても被試験PLL回路１７よりのクロック信号を可変
分周器４１でＮ分の１に分周し、その出力にミキサで余
弦信号を乗算して低域通過フィルタへ供給するようにし
てもよい。
被試験PLL回路１７よりのクロック信号を可変分周器４
１でＮ分の１に分周し、その出力をミキサで正弦波信
号、余弦波信号とそれぞれ乗算して解析信号を求めるよ
うにすることもできる。同様に図４０ｂに示す実施例に
おいても被試験PLL回路１７よりのクロック信号を可変
分周器４１でＮ分の１に分周し、その出力にミキサで余
弦信号を乗算して低域通過フィルタへ供給するようにし
てもよい。
次にこの発明において、AD変換器をコンパレータに置
きかえた実施例について説明する。例えば図３２、図６
８において、点線で示すようにアナログデジタル変換器
ADCの代りにコンパレータ５１が用いられる。コンパレ
ータ５１に一定周期のパルスを印可し、例えばそのパル
スの立ち上りエッジで基準アナログ量ＶR と入力された
クロック波形ｘｃ(t)とが比較され、クロック波形ｘ
ｃ(t)のレベルが基準アナログ量ＶＲより大であれば、
例えば所定の高レベルを出力し、クロック波形ｘｃ(t)
のレベルが基準アナログ量ＶR より小であれば、所定の
低レベルを出力する。
きかえた実施例について説明する。例えば図３２、図６
８において、点線で示すようにアナログデジタル変換器
ADCの代りにコンパレータ５１が用いられる。コンパレ
ータ５１に一定周期のパルスを印可し、例えばそのパル
スの立ち上りエッジで基準アナログ量ＶR と入力された
クロック波形ｘｃ(t)とが比較され、クロック波形ｘ
ｃ(t)のレベルが基準アナログ量ＶＲより大であれば、
例えば所定の高レベルを出力し、クロック波形ｘｃ(t)
のレベルが基準アナログ量ＶR より小であれば、所定の
低レベルを出力する。
なお入力クロック波形ｘｃ(t)が歪んでいて、クロッ
ク波形ｘｃ(t)の基本波成分より、高調波成分の方が振
幅が大きくなる場合がある。このような点からコンパレ
ータ５１の入力側にクロック波形ｘｃ(t)の基本波成分
を取り出す低域通過（又は帯域通過）フィルタ５２を設
けるとよい。このコンパレータ５１の出力信号は解析信
号変換手段１１へ入力され、アナログデジタル変換器AD
Cの出力信号と同様に処理され、入力アナログ波形ｘ
ｃ(t)のジッタが求められる。
ク波形ｘｃ(t)の基本波成分より、高調波成分の方が振
幅が大きくなる場合がある。このような点からコンパレ
ータ５１の入力側にクロック波形ｘｃ(t)の基本波成分
を取り出す低域通過（又は帯域通過）フィルタ５２を設
けるとよい。このコンパレータ５１の出力信号は解析信
号変換手段１１へ入力され、アナログデジタル変換器AD
Cの出力信号と同様に処理され、入力アナログ波形ｘ
ｃ(t)のジッタが求められる。
サイン波に近い VCO (Voltage Contoll Osclator) の
出力のジッタを、図３２に示した測定装置でアナログデ
ジタル変換器ADCを用いた場合と、コンパレータ５１を
用いた場合の測定結果を、ピークジッタについて図７７
に、RMSジッタについて図７８にそれぞれ示す。これら
の図において、黒丸はアナログデジタル変換器ADCを用
いた場合、白丸はコンパレータ５１を用いた場合であ
り、横軸はアナログデジタル変換器ADCのビット数であ
る。
出力のジッタを、図３２に示した測定装置でアナログデ
ジタル変換器ADCを用いた場合と、コンパレータ５１を
用いた場合の測定結果を、ピークジッタについて図７７
に、RMSジッタについて図７８にそれぞれ示す。これら
の図において、黒丸はアナログデジタル変換器ADCを用
いた場合、白丸はコンパレータ５１を用いた場合であ
り、横軸はアナログデジタル変換器ADCのビット数であ
る。
図７７において、アナログデジタル変換器ADCを用
い、その２ビットの場合のピークジッタは0.9454、８ビ
ットの場合は0.9459であった。コンパレータ５１を用い
た場合は0.9532であり、コンパレータ５１を用いても、
アナログデジタル変換器ADCを用いた場合の測定結果に
対し、２桁の精度で一致し、この程度の精度での測定が
可能であることが理解される。RMSジッタも図７８から
理解されるように、コンパレータ５１を用いても、アナ
ログデジタル変換器ADCを用いて測定した場合と、２桁
は一致する精度が得られる。
い、その２ビットの場合のピークジッタは0.9454、８ビ
ットの場合は0.9459であった。コンパレータ５１を用い
た場合は0.9532であり、コンパレータ５１を用いても、
アナログデジタル変換器ADCを用いた場合の測定結果に
対し、２桁の精度で一致し、この程度の精度での測定が
可能であることが理解される。RMSジッタも図７８から
理解されるように、コンパレータ５１を用いても、アナ
ログデジタル変換器ADCを用いて測定した場合と、２桁
は一致する精度が得られる。
アナログクロック波形ｘｃ(t)として方形波に近いPPL
回路１７の出力信号を分周器４１で分周した出力のピー
クジッタとRMSジッタを同様に測定した結果を図７９と
図８０にそれぞれ示す。ピークジッタはコンパレータ５
１を用いた場合は0.3429であり、アナログデジタル変換
器ADCを用い、そのADCが２ビットの場合は0.3420、８ビ
ットの場合は0.3474となり、この場合もコンパレータ５
１を用いても、２桁の精度でピークジッタを測定できる
ことが理解される。同様にRMSジッタはコンパレータ５
１を用いた場合は0.0500であり、アナログデジタル変換
器ADCを用いそのADCが２ビットの場合は0.0505、８ビッ
トの場合は0.0510であり、コンパレータ５１を用いても
２桁の精度でRMSジッタを測定できることが理解され
る。
回路１７の出力信号を分周器４１で分周した出力のピー
クジッタとRMSジッタを同様に測定した結果を図７９と
図８０にそれぞれ示す。ピークジッタはコンパレータ５
１を用いた場合は0.3429であり、アナログデジタル変換
器ADCを用い、そのADCが２ビットの場合は0.3420、８ビ
ットの場合は0.3474となり、この場合もコンパレータ５
１を用いても、２桁の精度でピークジッタを測定できる
ことが理解される。同様にRMSジッタはコンパレータ５
１を用いた場合は0.0500であり、アナログデジタル変換
器ADCを用いそのADCが２ビットの場合は0.0505、８ビッ
トの場合は0.0510であり、コンパレータ５１を用いても
２桁の精度でRMSジッタを測定できることが理解され
る。
コンパレータ５１を用いる場合も、アナログクロック
波形ｘｃ(t)を分周器４１で分周してコンパレータ５１
へ供給してもよい。また図４０ａ中に点線で示すように
クロック波形ｘｃ(t)に余弦波をミキサで乗算し、その
低域通過フィルタ出力をアナログデジタル変換する変換
器ADCの代りにコンパレータ５１ｃを用い、クロック波
形ｘｃ(t)に正弦波をミキサで乗算し、その低域通過フ
ィルタを出力をアナログデジタル変換する変換器ADCの
代りにコンパレータ５１ｓを用いてもよい。この場合も
分周器４１を用いる場合、用いない場合の何れにも適用
できる。更に図４０ｂ中に点線で示すように、クロック
波ｘｃ(t)をミキサと低域通過フィルタにより低域周波
数帯に周波数変換した出力をアナログデジタル変換する
変換器ADCの代りにコンパレータ５１を用いることもで
きる。この場合も分周器４１を用いる場合、用いない場
合の何れにも適用できる。更に図６７、図６９に示す解
析信号変換器１１への入力信号とし、これら図中に点線
で示すようにアナログデジタル変換器ADCの代りにコン
パレータ５１を用い、コンパレータ５１の出力を解析信
号変換器１１へ供給してもよい。これらの場合もコンパ
レータ５１へはクロック波形ｘｃ(t)を分周器４１で分
周して供給してもよい。
波形ｘｃ(t)を分周器４１で分周してコンパレータ５１
へ供給してもよい。また図４０ａ中に点線で示すように
クロック波形ｘｃ(t)に余弦波をミキサで乗算し、その
低域通過フィルタ出力をアナログデジタル変換する変換
器ADCの代りにコンパレータ５１ｃを用い、クロック波
形ｘｃ(t)に正弦波をミキサで乗算し、その低域通過フ
ィルタを出力をアナログデジタル変換する変換器ADCの
代りにコンパレータ５１ｓを用いてもよい。この場合も
分周器４１を用いる場合、用いない場合の何れにも適用
できる。更に図４０ｂ中に点線で示すように、クロック
波ｘｃ(t)をミキサと低域通過フィルタにより低域周波
数帯に周波数変換した出力をアナログデジタル変換する
変換器ADCの代りにコンパレータ５１を用いることもで
きる。この場合も分周器４１を用いる場合、用いない場
合の何れにも適用できる。更に図６７、図６９に示す解
析信号変換器１１への入力信号とし、これら図中に点線
で示すようにアナログデジタル変換器ADCの代りにコン
パレータ５１を用い、コンパレータ５１の出力を解析信
号変換器１１へ供給してもよい。これらの場合もコンパ
レータ５１へはクロック波形ｘｃ(t)を分周器４１で分
周して供給してもよい。
以上説明したように、この発明によるクロックのジッ
タ測定方法は，解析信号変換手段１１を用いてクロック
波形 xc(t)を複素数の解析信号に変換し，瞬時位相の変
動項Δφ(t)を推定するという信号処理から成ってお
り、次の特徴を持つ。
タ測定方法は，解析信号変換手段１１を用いてクロック
波形 xc(t)を複素数の解析信号に変換し，瞬時位相の変
動項Δφ(t)を推定するという信号処理から成ってお
り、次の特徴を持つ。
(i) Δφ(t)法はトリガ信号を必要としない。(ii)
Δφ(t)から，ピークジッタとRMSジッタを同時に推定で
きる。(iii) Δφ(t)を用いて推定したピークジッタ値
は，従来のゼロクロス法の推定値と互換性を持つ。(iv)
Δφ(t)を用いて推定したRMSジッタ値は，従来のゼロ
クロス法の推定値と互換性を持つ。
Δφ(t)から，ピークジッタとRMSジッタを同時に推定で
きる。(iii) Δφ(t)を用いて推定したピークジッタ値
は，従来のゼロクロス法の推定値と互換性を持つ。(iv)
Δφ(t)を用いて推定したRMSジッタ値は，従来のゼロ
クロス法の推定値と互換性を持つ。
(v) 従来スペクトラムアナライザによるジッタ測定
においては周波数を掃引させ、しかも分解能を上げるた
めにはゆっく掃引させる必要があり、測定に５〜１０分
程度も時間がかかった。しかし、この発明によれば、例
えばクロック信号ｘｃ(t)の周波数が１０MHz で、測定
に1000周期を必要としたとしても測定時間は100ミリ秒
に過ぎず、VLSI試験に割当られた時間で測定することが
できる。(vi)クロック信号ｘｃ(t)の周波数が高かい場
合はクロック信号ｘｃ(t)をＮ分周してΔφ評価器へ供
給することにより、ジッタ測定が可能であり、特にクロ
ック信号ｘｃ(t)の周波数が異なっても、分周器４１の
分周数Ｎを変更することによりスケーラブルな測定が可
能である。
においては周波数を掃引させ、しかも分解能を上げるた
めにはゆっく掃引させる必要があり、測定に５〜１０分
程度も時間がかかった。しかし、この発明によれば、例
えばクロック信号ｘｃ(t)の周波数が１０MHz で、測定
に1000周期を必要としたとしても測定時間は100ミリ秒
に過ぎず、VLSI試験に割当られた時間で測定することが
できる。(vi)クロック信号ｘｃ(t)の周波数が高かい場
合はクロック信号ｘｃ(t)をＮ分周してΔφ評価器へ供
給することにより、ジッタ測定が可能であり、特にクロ
ック信号ｘｃ(t)の周波数が異なっても、分周器４１の
分周数Ｎを変更することによりスケーラブルな測定が可
能である。
(vii)図７０に示す例では分周クロック信号Ｑの立ち
上り、立ち下りは、クロック信号Ｔの立ち上りエッジの
みで決るため、分周器４１を用いる場合に分周数Ｎを２
Ｗ（Ｗは１以上の整数）とすることにより、クロック信
号ｘｃ(t)の立ち上りエッジ又は立ち下りエッジのみの
ジッタを測定することができる。
上り、立ち下りは、クロック信号Ｔの立ち上りエッジの
みで決るため、分周器４１を用いる場合に分周数Ｎを２
Ｗ（Ｗは１以上の整数）とすることにより、クロック信
号ｘｃ(t)の立ち上りエッジ又は立ち下りエッジのみの
ジッタを測定することができる。
(viii)コンパレータ５１を用いる場合は、高速のコン
パレータを高速のアナログデジタル変換器ADCより容易
に実現でき、しかも、一般の自動検査装置 (ATE) には
高速のコンパレータが標準で装備されているから、クロ
ック波形ｘｃ(t)に高速になっても、ATEに設けられてい
るコンパレータにクロック波形ｘｃ(t)を供給し、その
コンパレータの出力を解析信号変換器１１へ供給すれば
よい。
パレータを高速のアナログデジタル変換器ADCより容易
に実現でき、しかも、一般の自動検査装置 (ATE) には
高速のコンパレータが標準で装備されているから、クロ
ック波形ｘｃ(t)に高速になっても、ATEに設けられてい
るコンパレータにクロック波形ｘｃ(t)を供給し、その
コンパレータの出力を解析信号変換器１１へ供給すれば
よい。
先に図８１ａを参照して述べたように従来のゼロクロ
ス法やタイムインターバル法は、ゼロクロス点間の相対
的ゆらぎを検出するものである。Δφ(t)法を利用し
て、従来のゼロクロス法で得られたピークジッタＪppと
互換性をもつピークジッタＪPPを求めることができる。
例えば図８２に示すように解析信号変換手段１１、瞬時
位相推定器１２及びリニア位相除去器１３よりなる位相
雑音検出手段６１により検出された位相雑音波形Δφ
(t)はゼロクロスサンプラ６２へ入力され、解析信号z
c(t)の実数部xc(t)のゼロクロス点に最も近いタイミン
グでサンプリングされる。つまり解析信号の実数部 x
c(t)の波形が図８３ａに示され、その立上り（又は立下
り）のゼロクロス点に最も近いサンプル点（演算処理時
点）がゼロクロス点検出部６３で検出される。図８３ａ
に検出したゼロクロス点に最も近い点を○印で示す。こ
の点を近似ゼロクロス点と呼ぶ。この近似ゼロクロス点
における位相雑音波形Δφ(t)が、図８３ｂの○印で示
すように、ゼロクロスサンプラ６２で取出される。この
取出された各値はジッタがない解析信号の実数部xc(t)
の理想タイミング（ゼロクロス点）からのずれ量があ
る。このΔφ(t)の各サンプル値についてその直前のサ
ンプル値との差を求めればゼロクロス間のゆらぎ、つま
りピークジッタＪppとなる。図８３ｂ中のΔφ(t)のｎ
番目のサンプル値Δφｎと（ｎ＋１）番目のサンプル値
Δφn+1とよりＪpp＝Δφn+1−Δφnとして求まる。
ス法やタイムインターバル法は、ゼロクロス点間の相対
的ゆらぎを検出するものである。Δφ(t)法を利用し
て、従来のゼロクロス法で得られたピークジッタＪppと
互換性をもつピークジッタＪPPを求めることができる。
例えば図８２に示すように解析信号変換手段１１、瞬時
位相推定器１２及びリニア位相除去器１３よりなる位相
雑音検出手段６１により検出された位相雑音波形Δφ
(t)はゼロクロスサンプラ６２へ入力され、解析信号z
c(t)の実数部xc(t)のゼロクロス点に最も近いタイミン
グでサンプリングされる。つまり解析信号の実数部 x
c(t)の波形が図８３ａに示され、その立上り（又は立下
り）のゼロクロス点に最も近いサンプル点（演算処理時
点）がゼロクロス点検出部６３で検出される。図８３ａ
に検出したゼロクロス点に最も近い点を○印で示す。こ
の点を近似ゼロクロス点と呼ぶ。この近似ゼロクロス点
における位相雑音波形Δφ(t)が、図８３ｂの○印で示
すように、ゼロクロスサンプラ６２で取出される。この
取出された各値はジッタがない解析信号の実数部xc(t)
の理想タイミング（ゼロクロス点）からのずれ量があ
る。このΔφ(t)の各サンプル値についてその直前のサ
ンプル値との差を求めればゼロクロス間のゆらぎ、つま
りピークジッタＪppとなる。図８３ｂ中のΔφ(t)のｎ
番目のサンプル値Δφｎと（ｎ＋１）番目のサンプル値
Δφn+1とよりＪpp＝Δφn+1−Δφnとして求まる。
図８２に示すように差分回路６４においてゼロクロス
サンプラ６２からの各サンプル値について順次その直前
のサンプル値との差を求めてピークジッタＪppが得られ
る。得られたピークジッタＪPPの系列はピークツウピー
ク検出器１４で最大値と最小値との差が検出され、また
自乗平均検出器１５で自乗平均値が演算される。つまり
差分回路６４でゼロクロスサンプラ６４からのサンプル
位相雑音波形の差分波形が計算され、差分位相雑音波形
が検出器１４，１５へ供給される。
サンプラ６２からの各サンプル値について順次その直前
のサンプル値との差を求めてピークジッタＪppが得られ
る。得られたピークジッタＪPPの系列はピークツウピー
ク検出器１４で最大値と最小値との差が検出され、また
自乗平均検出器１５で自乗平均値が演算される。つまり
差分回路６４でゼロクロスサンプラ６４からのサンプル
位相雑音波形の差分波形が計算され、差分位相雑音波形
が検出器１４，１５へ供給される。
ゼロクロス点検出部６３における近似ゼロクロス点の
検出法を述べる。入力される実数部 xc(t)の波形の最大
値を１００％レベル、最小値を０％レベルとし、ゼロク
ロスのレベルとして、前記最大値と最小値の５０％レベ
ルＶ（５０％）を算出する。xc(t)の各隣り合うサンプ
ル値と５０％レベルＶ（５０％）との差 (xc(j-1)−Ｖ
(50％)), (xc)−Ｖ (50％)) を求め、更にこれらの積 (xc(j-1)−Ｖ (50％)) × (xc(j)−Ｖ (50％)) を計算する。xc(t)が５０％レベル、つまりゼロレベル
を横切る時は、そのサンプル値xc(j-1), xc(j)が負から
正、又は正から負となるから、前記積が負となった時
は、xc(t)がゼロレベルを横切ったことになり、その時
点におけるサンプル値xc(j-1),xc(j)の絶対値の小さい
方の時刻j-1又はｊが近似ゼロクロス点として求められ
る。
検出法を述べる。入力される実数部 xc(t)の波形の最大
値を１００％レベル、最小値を０％レベルとし、ゼロク
ロスのレベルとして、前記最大値と最小値の５０％レベ
ルＶ（５０％）を算出する。xc(t)の各隣り合うサンプ
ル値と５０％レベルＶ（５０％）との差 (xc(j-1)−Ｖ
(50％)), (xc)−Ｖ (50％)) を求め、更にこれらの積 (xc(j-1)−Ｖ (50％)) × (xc(j)−Ｖ (50％)) を計算する。xc(t)が５０％レベル、つまりゼロレベル
を横切る時は、そのサンプル値xc(j-1), xc(j)が負から
正、又は正から負となるから、前記積が負となった時
は、xc(t)がゼロレベルを横切ったことになり、その時
点におけるサンプル値xc(j-1),xc(j)の絶対値の小さい
方の時刻j-1又はｊが近似ゼロクロス点として求められ
る。
図８４に示す従来のタイムインターバル解析装置を用
いてジッタ測定し、図８２に示した装置を用いて図８５
に示すように同様にジッタを測定した。図８４におい
て、信号源６５からの正弦波信号は分周器６６で２０の
１に周波数分周されたクロック信号とされ、そのクロッ
ク信号に対しジッタ生成器４４で外部からの正弦波信号
により位相変調されてジッタが付加され、そのジッタが
付加されたクロック信号のジッタをタイムインターバル
解析装置６７により測定した。図８５では図８４に示し
たと同様にしてジッタが付加されたクロック信号が作ら
れ、そのクロック信号はＡＤ変換器６８によりデジタル
信号に変換されて図８２に示したジッタ測定器６９によ
りジッタの測定を行った。これらの実験条件は全く同一
とした。
いてジッタ測定し、図８２に示した装置を用いて図８５
に示すように同様にジッタを測定した。図８４におい
て、信号源６５からの正弦波信号は分周器６６で２０の
１に周波数分周されたクロック信号とされ、そのクロッ
ク信号に対しジッタ生成器４４で外部からの正弦波信号
により位相変調されてジッタが付加され、そのジッタが
付加されたクロック信号のジッタをタイムインターバル
解析装置６７により測定した。図８５では図８４に示し
たと同様にしてジッタが付加されたクロック信号が作ら
れ、そのクロック信号はＡＤ変換器６８によりデジタル
信号に変換されて図８２に示したジッタ測定器６９によ
りジッタの測定を行った。これらの実験条件は全く同一
とした。
これらの実験結果を図８６及び図８７に示す。これら
の図において横軸はジッタ生成器４４における位相変調
指数J0である。図８６は測定したジッタのピークツウピ
ーク（最大値と最小値の差）を示し、◇印はタイムイン
ターバル解析装置６７を用いた値を示し、○印はΔφ法
ジッタ測定装置６９を用いた値を示す。両測定値がよく
一致していることが理解される。図８７は測定したジッ
タの自乗平均値を示したものであり、◇印はタイムイン
ターバル解析装置６７を用いた値を示し、○印はΔφ法
ジッタ測定装置６９を用いた値を示す。この場合は両測
定値が全く一致していると云える。つまりこの発明の装
置によれば従来法（ゼロクロス法）により求めた値と同
一の値となり、従来法により求めた測定値による評価
と、同様に評価でき、つまり従来法と互換性がある測定
値が得られる。
の図において横軸はジッタ生成器４４における位相変調
指数J0である。図８６は測定したジッタのピークツウピ
ーク（最大値と最小値の差）を示し、◇印はタイムイン
ターバル解析装置６７を用いた値を示し、○印はΔφ法
ジッタ測定装置６９を用いた値を示す。両測定値がよく
一致していることが理解される。図８７は測定したジッ
タの自乗平均値を示したものであり、◇印はタイムイン
ターバル解析装置６７を用いた値を示し、○印はΔφ法
ジッタ測定装置６９を用いた値を示す。この場合は両測
定値が全く一致していると云える。つまりこの発明の装
置によれば従来法（ゼロクロス法）により求めた値と同
一の値となり、従来法により求めた測定値による評価
と、同様に評価でき、つまり従来法と互換性がある測定
値が得られる。
しかもこのような結果が得られるに必要としたゼロク
ロスサンプル数はタイムインターバル解析装置６７によ
る場合は何れも５０００であったが、この発明のΔφ法
ジッタ測定装置６９による場合は何れも３１７９であ
り、従来法よりも少ない数であり、それだけこの発明装
置６９によれば高速に測定することができる。
ロスサンプル数はタイムインターバル解析装置６７によ
る場合は何れも５０００であったが、この発明のΔφ法
ジッタ測定装置６９による場合は何れも３１７９であ
り、従来法よりも少ない数であり、それだけこの発明装
置６９によれば高速に測定することができる。
また先に図８３ｂを参照して説明したように位相雑音
波形Δφ(t)を近似ゼロクロス点で取出したサンプル値
は各理想タイミングに対するずれ量、つまり従来の位相
検出方式で測定したRMSジッタJRMSと一致しており、こ
のΔφ法ジッタ測定装置は従来の位相検出方式とも互換
性がある。この点から、図８８に示すように位相雑音検
出手段６１よりの位相雑音波形Δφ(t)からゼロクロス
点と対応するサンプルをゼログロスサンプラ６３により
取出して、サンプル位相雑音波形として検出器１４，１
５へ供給するようにする。ただし、先に図３２に示した
Δφ(t)法ジッタ測定装置について説明したように、ゼ
ロクロスサンプラ６２を設けられてもRMSジッタJRMSを
測定できるから図８８に示すようにスイッチ７１により
切換えて、位相雑音波形Δφ(t)を、ゼロクロスサンプ
ラ６２を介して又は介することなく検出器１４，１５へ
供給できるように構成してもよい。なお、ゼロクロスサ
ンプラ６２を用いた場合と、用いない場合の同一条件で
ジッタ測定を行い、その時のピークツウピーク検出器１
４の検出値と自乗平均検出器１５の演算結果とを図８９
及び図９０にそれぞれ示す。これらの図において横軸は
ジッタ生成器４４における位相変調指数J0を示し、Δは
ゼロクロスサンプラ６２を用いた場合、▽はゼロクロス
サンプラ６２を用いない場合であり、図８０はピークツ
ウピーク検出器１４の検出値を、図９０は自乗平均検出
器１５の演算値をそれぞれ示す。これら図よりゼロクロ
スサンプラ６２を用いても用いなくても同様の結果が得
られることが理解される。
波形Δφ(t)を近似ゼロクロス点で取出したサンプル値
は各理想タイミングに対するずれ量、つまり従来の位相
検出方式で測定したRMSジッタJRMSと一致しており、こ
のΔφ法ジッタ測定装置は従来の位相検出方式とも互換
性がある。この点から、図８８に示すように位相雑音検
出手段６１よりの位相雑音波形Δφ(t)からゼロクロス
点と対応するサンプルをゼログロスサンプラ６３により
取出して、サンプル位相雑音波形として検出器１４，１
５へ供給するようにする。ただし、先に図３２に示した
Δφ(t)法ジッタ測定装置について説明したように、ゼ
ロクロスサンプラ６２を設けられてもRMSジッタJRMSを
測定できるから図８８に示すようにスイッチ７１により
切換えて、位相雑音波形Δφ(t)を、ゼロクロスサンプ
ラ６２を介して又は介することなく検出器１４，１５へ
供給できるように構成してもよい。なお、ゼロクロスサ
ンプラ６２を用いた場合と、用いない場合の同一条件で
ジッタ測定を行い、その時のピークツウピーク検出器１
４の検出値と自乗平均検出器１５の演算結果とを図８９
及び図９０にそれぞれ示す。これらの図において横軸は
ジッタ生成器４４における位相変調指数J0を示し、Δは
ゼロクロスサンプラ６２を用いた場合、▽はゼロクロス
サンプラ６２を用いない場合であり、図８０はピークツ
ウピーク検出器１４の検出値を、図９０は自乗平均検出
器１５の演算値をそれぞれ示す。これら図よりゼロクロ
スサンプラ６２を用いても用いなくても同様の結果が得
られることが理解される。
次のこのΔφ(t)法によりサイクル・ツウ・サイクル
ジッタJccを測定する装置構成を図９１を参照して説明
する。サイクル・ツウ・サイクルジッタJccは、隣り合
うクロックサイクルのジッタ変動、つまり第（Ｎ−１）
期間に対する第Ｎ期間の変動である。従って図９１中の
差分回路６４から得られた第（Ｎ−１）期間のピークジ
ッタJpp(N-1)（ゼロクロス間の相対的ゆらぎ）に対し、
次に得られた第Ｎ期間のピークジッタJpp(N)を差分回路
７２により差し引いた値Ｊpp(N)−Ｊpp(N-1)を順次求め
ればサイクル・ツウ・サイクルジッタJccが求まる。つ
まり差分回路７２は差分回路６４の出力に対し、差分波
形を計算して第２差分位相雑音波形として検出器１４，
１５へ供給される。Jcc の測定結果の例を図９２に示
す。図８２に示した装置の差分回路６４の出力側に差分
回路７２を接続してサイクル・ツウ・サイクルジッタを
測定できるようにしてもよい。
ジッタJccを測定する装置構成を図９１を参照して説明
する。サイクル・ツウ・サイクルジッタJccは、隣り合
うクロックサイクルのジッタ変動、つまり第（Ｎ−１）
期間に対する第Ｎ期間の変動である。従って図９１中の
差分回路６４から得られた第（Ｎ−１）期間のピークジ
ッタJpp(N-1)（ゼロクロス間の相対的ゆらぎ）に対し、
次に得られた第Ｎ期間のピークジッタJpp(N)を差分回路
７２により差し引いた値Ｊpp(N)−Ｊpp(N-1)を順次求め
ればサイクル・ツウ・サイクルジッタJccが求まる。つ
まり差分回路７２は差分回路６４の出力に対し、差分波
形を計算して第２差分位相雑音波形として検出器１４，
１５へ供給される。Jcc の測定結果の例を図９２に示
す。図８２に示した装置の差分回路６４の出力側に差分
回路７２を接続してサイクル・ツウ・サイクルジッタを
測定できるようにしてもよい。
従来のジッタ測定方法はヒストグラム測定に基づいて
いるが、この発明のΔφ(t)法においても測定したジッ
タのヒストグラムを作成することができる。従来のタイ
ムインターバル解析装置により測定したサイン波ジッタ
のヒストグラムを図９３に示す。横軸はジッタJppの大
きさを表わす。同一サイン波ジッタを図８２に示したΔ
φ(t)法によるジッタ測定装置により測定したジッタの
ヒストグラムをヒストグラム作成器７３により求めた結
果を図９４に示す。両図ともサイン波ジッタのヒストグ
ラムの形状を示していることが理解される。
いるが、この発明のΔφ(t)法においても測定したジッ
タのヒストグラムを作成することができる。従来のタイ
ムインターバル解析装置により測定したサイン波ジッタ
のヒストグラムを図９３に示す。横軸はジッタJppの大
きさを表わす。同一サイン波ジッタを図８２に示したΔ
φ(t)法によるジッタ測定装置により測定したジッタの
ヒストグラムをヒストグラム作成器７３により求めた結
果を図９４に示す。両図ともサイン波ジッタのヒストグ
ラムの形状を示していることが理解される。
更に図３２に示した位相雑音検出手段６１により得ら
れた位相雑音波形Δφ(t)のヒストグラムをヒストグラ
ム作成器７３で作成した例を図９５に示す。また図９１
に示したΔφ(t)法を用いたジッタ測定装置によりサイ
クル・ツウ・サイクルジッタJccを測定し、そのJccのヒ
ストグラムをヒストグラム作成器７３により作成した例
を図９６に示す。このようにこの発明のΔφ(t)法を用
いたジッタ測定装置により各種のジッタを測定でき、か
つこれらのジッタのヒストグラムを作成することもでき
る。従来のジッタ測定装置により求めたジッタのヒスト
グラムに基づくジッタの評価を同様に行うことが可能で
ある。
れた位相雑音波形Δφ(t)のヒストグラムをヒストグラ
ム作成器７３で作成した例を図９５に示す。また図９１
に示したΔφ(t)法を用いたジッタ測定装置によりサイ
クル・ツウ・サイクルジッタJccを測定し、そのJccのヒ
ストグラムをヒストグラム作成器７３により作成した例
を図９６に示す。このようにこの発明のΔφ(t)法を用
いたジッタ測定装置により各種のジッタを測定でき、か
つこれらのジッタのヒストグラムを作成することもでき
る。従来のジッタ測定装置により求めたジッタのヒスト
グラムに基づくジッタの評価を同様に行うことが可能で
ある。
サイン波ジッタのみならず、ランダムジッタの測定に
もこの発明は有効である。このことを測定したジッタの
ヒストグラムを示すことにより検証する。マイクロコン
ピュータのクロック信号のランダムジッタのヒストグラ
ムを従来のタイムインターバル解析装置により測定した
結果を図９７に示す。同一のクロック信号のランダムジ
ッタを図８２に示したΔφ(t)法によるジッタ測定装置
を用いて測定し、そのヒストグラムを作成した結果を図
９８に示す。これらの図は何れもランダム信号のヒスト
グラムを示していることが理解される。
もこの発明は有効である。このことを測定したジッタの
ヒストグラムを示すことにより検証する。マイクロコン
ピュータのクロック信号のランダムジッタのヒストグラ
ムを従来のタイムインターバル解析装置により測定した
結果を図９７に示す。同一のクロック信号のランダムジ
ッタを図８２に示したΔφ(t)法によるジッタ測定装置
を用いて測定し、そのヒストグラムを作成した結果を図
９８に示す。これらの図は何れもランダム信号のヒスト
グラムを示していることが理解される。
入力信号の包絡線が変化し、振幅変調（ＡＭ）がかか
った状態の場合は、このＡＭの側帯波と、ジッタによる
位相変調の側帯波とが区別できず、ジッタの測定結果が
実際の値より大きくなることがある。このような点から
図８２においては、位相雑音検出手段６１の入力側にク
リッパ７４が挿入され、入力信号からＡＭ（振幅変調）
成分を取除き、ジッタに対応するＰＭ（位相変調）成分
を残して位相雑音検出手段６１に入力するようにした場
合である。クリッパ７４においては、アナログ信号、デ
ジタル信号の何れでも、入力信号の値（大きさ）を定数
倍（増幅）し、その定数倍された信号について予め決め
た第１しきい値Ｖth1 より大きい信号値は第１しきい値
Ｖth1 と置きかえ、予め決めた第２しきい値Ｖth2（＜
Ｖth1）より小さい信号値は第２しきい値Ｖth2 と置き
かえることが行われる。このようにして、時間波形にお
いて包絡線の変動がない一定振幅の入力信号とされ、正
確にジッタを測定することができる。
った状態の場合は、このＡＭの側帯波と、ジッタによる
位相変調の側帯波とが区別できず、ジッタの測定結果が
実際の値より大きくなることがある。このような点から
図８２においては、位相雑音検出手段６１の入力側にク
リッパ７４が挿入され、入力信号からＡＭ（振幅変調）
成分を取除き、ジッタに対応するＰＭ（位相変調）成分
を残して位相雑音検出手段６１に入力するようにした場
合である。クリッパ７４においては、アナログ信号、デ
ジタル信号の何れでも、入力信号の値（大きさ）を定数
倍（増幅）し、その定数倍された信号について予め決め
た第１しきい値Ｖth1 より大きい信号値は第１しきい値
Ｖth1 と置きかえ、予め決めた第２しきい値Ｖth2（＜
Ｖth1）より小さい信号値は第２しきい値Ｖth2 と置き
かえることが行われる。このようにして、時間波形にお
いて包絡線の変動がない一定振幅の入力信号とされ、正
確にジッタを測定することができる。
図８２の実施例では差分回路６４において、差分をと
る二つのサンプルの間隔（タイムインターバル）T
inと、次に差分をとるべき二つの時刻位置（演算時刻）
を決める移動ステップTsを入力して、これらの値Tin, T
sにより各種の差分をとることを可能とした場合であ
る。図９９ａは解析信号 zc(t)の実数部 xc(t)の波形
と、その近似ゼロクロス点（○印）を示す。この位相雑
音波形Δφ(t)を図９９ｂに示し、その近似ゼロクロス
点のサンプル値を○印で示す。この例ではΔφ(t)は正
弦波状であり、つまり理想タイミングからのずれが正弦
波状に変化するサイン波ジッタの場合である。この図で
はサイン波ジッタの１周期に、３４個のΔφ(t)ゼロク
ロスサンルが存在する。図９９は移動ステップTsが１７
サンプル点、差分間隔Tinが１７サンプル点の場合で、
演算時刻ｊのΔφ(t)のゼロクロスサンプル値Δφ(j)
と、ｊ＋Tinの時刻のゼロクロスサンプルΔφ(j＋Tin)
とから差分値Δφ（j＋Tin）−Δφ(j)が演算される。
次に時刻(j＋Tin)のサンプル値Δφ(j＋Tin)と、そのT
in後のサンプル値Δφ(j＋2Tin)との差Δφ(j＋2Tin)−
Δφ(j＋Tin)が求められる。従来のタイムインターバル
解析装置などではこの例のように演算時刻から差分時刻
Tin経過後の時刻が次の演算時刻となり、つまり移動ス
テップTsをTinにより小さくすることができなかった。
る二つのサンプルの間隔（タイムインターバル）T
inと、次に差分をとるべき二つの時刻位置（演算時刻）
を決める移動ステップTsを入力して、これらの値Tin, T
sにより各種の差分をとることを可能とした場合であ
る。図９９ａは解析信号 zc(t)の実数部 xc(t)の波形
と、その近似ゼロクロス点（○印）を示す。この位相雑
音波形Δφ(t)を図９９ｂに示し、その近似ゼロクロス
点のサンプル値を○印で示す。この例ではΔφ(t)は正
弦波状であり、つまり理想タイミングからのずれが正弦
波状に変化するサイン波ジッタの場合である。この図で
はサイン波ジッタの１周期に、３４個のΔφ(t)ゼロク
ロスサンルが存在する。図９９は移動ステップTsが１７
サンプル点、差分間隔Tinが１７サンプル点の場合で、
演算時刻ｊのΔφ(t)のゼロクロスサンプル値Δφ(j)
と、ｊ＋Tinの時刻のゼロクロスサンプルΔφ(j＋Tin)
とから差分値Δφ（j＋Tin）−Δφ(j)が演算される。
次に時刻(j＋Tin)のサンプル値Δφ(j＋Tin)と、そのT
in後のサンプル値Δφ(j＋2Tin)との差Δφ(j＋2Tin)−
Δφ(j＋Tin)が求められる。従来のタイムインターバル
解析装置などではこの例のように演算時刻から差分時刻
Tin経過後の時刻が次の演算時刻となり、つまり移動ス
テップTsをTinにより小さくすることができなかった。
この発明では移動ステップTsを差分間隔Tinより、Ts
＜Tinとすることができる。つまり図１００に示すよう
に、図１００ａのゼロサンプル時刻系列において、時刻
ｊから動作を開始した場合に、図１００ｂに示すよう
に、時刻ｊから移動ステップTsごとの時刻ｊ、j＋Ts, j
＋2Ts，…でΔφ(t)の各サンプルΔφ(j)，Δφ(j＋
Ts)，Δφ(j＋2Ts)…を取出し、第１サンプル系列とし
てバッファメモリに格納し、また、時刻ｊ，j＋Ts，j＋
2Ts，…に対し、差分間隔Tinだけ遅れた時刻j＋Tin，j
＋Ts＋Tin，j＋2Ts＋Tin，…で図１００ｃに示すように
Δφ(t)の各サンプルΔφ (j＋Tin)，Δφ (j＋Ts＋
Tin)，Δφ (j＋2Ts＋Tin)，…を取出して第２サンプル
系列をバッファメモリに格納し、図１００ｄに示すよう
にこれら第１サンプル系列と第２サンプル系列の同一順
番のものについて第２サンプル系列のサンプル値から第
１サンプル系列のサンプル値を差しひくことにより、Ts
＜Tinの条件で差分出力を得ることができる。
＜Tinとすることができる。つまり図１００に示すよう
に、図１００ａのゼロサンプル時刻系列において、時刻
ｊから動作を開始した場合に、図１００ｂに示すよう
に、時刻ｊから移動ステップTsごとの時刻ｊ、j＋Ts, j
＋2Ts，…でΔφ(t)の各サンプルΔφ(j)，Δφ(j＋
Ts)，Δφ(j＋2Ts)…を取出し、第１サンプル系列とし
てバッファメモリに格納し、また、時刻ｊ，j＋Ts，j＋
2Ts，…に対し、差分間隔Tinだけ遅れた時刻j＋Tin，j
＋Ts＋Tin，j＋2Ts＋Tin，…で図１００ｃに示すように
Δφ(t)の各サンプルΔφ (j＋Tin)，Δφ (j＋Ts＋
Tin)，Δφ (j＋2Ts＋Tin)，…を取出して第２サンプル
系列をバッファメモリに格納し、図１００ｄに示すよう
にこれら第１サンプル系列と第２サンプル系列の同一順
番のものについて第２サンプル系列のサンプル値から第
１サンプル系列のサンプル値を差しひくことにより、Ts
＜Tinの条件で差分出力を得ることができる。
図１０１は図９９に示した解析信号実数部 xc(t)の波
形と位相雑音波形Δφ(t)と、ゼロクロス点とが同一で
あるが、演算移動ステップTsを１ゼロクロス点とし差分
間隔Tinを１７ゼロクロス点とした場合の図である。こ
の場合は図１０１ｃに示すように各ゼロクロス点ごと
に、差分間隔Tin（１７ゼロクロス点）におけるΔφ(t)
の差分、例えばJP(j)＝Δφ（j＋Tin）−Δφ(j)が得ら
れる。
形と位相雑音波形Δφ(t)と、ゼロクロス点とが同一で
あるが、演算移動ステップTsを１ゼロクロス点とし差分
間隔Tinを１７ゼロクロス点とした場合の図である。こ
の場合は図１０１ｃに示すように各ゼロクロス点ごと
に、差分間隔Tin（１７ゼロクロス点）におけるΔφ(t)
の差分、例えばJP(j)＝Δφ（j＋Tin）−Δφ(j)が得ら
れる。
Δφ(t)の変動を明確に得るにはTinをある程度大きく
する必要があるが、図９９に示した従来方式ではTs≧T
inとなり、Tsも大きくなり、同一時間（データ量）から
得られる差分値の数が少なく、分解能が悪くかつピーク
値や平均値が正確な値にならない。
する必要があるが、図９９に示した従来方式ではTs≧T
inとなり、Tsも大きくなり、同一時間（データ量）から
得られる差分値の数が少なく、分解能が悪くかつピーク
値や平均値が正確な値にならない。
従って、図９９に示した差分により得られるピークジ
ッタJpp(t)は得られる差分値の数が少なく、図１０２ａ
に示すようになり、そのピークツウピーク値は１８８３
ps、自乗平均値は６３８psとなった。しかし同一条件に
ついて図１０１に示した差分により得られるピークジッ
タJpp(t)は得られる差分値の数が多く、かつ短かい間隔
で得られるため、図１０２ｂに示すようになりそのピー
クツウピーク値は１９４０ps、自乗平均値は６５０ps
となり、図９９の従来の場合より高分解能となり、正確
なジッタ値が得られる。
ッタJpp(t)は得られる差分値の数が少なく、図１０２ａ
に示すようになり、そのピークツウピーク値は１８８３
ps、自乗平均値は６３８psとなった。しかし同一条件に
ついて図１０１に示した差分により得られるピークジッ
タJpp(t)は得られる差分値の数が多く、かつ短かい間隔
で得られるため、図１０２ｂに示すようになりそのピー
クツウピーク値は１９４０ps、自乗平均値は６５０ps
となり、図９９の従来の場合より高分解能となり、正確
なジッタ値が得られる。
通常のＡＤ変換器は図１０３ａに示すように、低域通
過フィルタ７６により、ＡＤ変換器７７のサンプリング
周波数の２分の１以上の周波数成分を入力信号から除し
てＡＤ変換器７７へ供給している。ＡＤ変換器７７とし
ては入力信号の周波数の２倍以上のサンプリング周波数
でアナログ−デジナル変換を行う必要がある。しかしこ
の発明装置においては入力信号周波数よりも低い周波数
でサンプリングしてデジタル信号に変換してもよい。こ
のためには例えば図１０３ｂに示すように入力信号は帯
域通過又は低域通過フィルタ７８により高周波成分を除
去し、ダイオードからなるサンプリングブリッジ回路７
９において、端子８１ａ，８１ｂ間に与えられる入力信
号の周波数よりも低い周波数でサンプリングされ、これ
により正確に得られたサンプリング値が、そのサンプリ
ングごとにＡＤ変換器８１でデジタル信号に変換され
る。例えば周波数が10.025MHzのサイン波信号を２０kHz
で位相変調した信号を用いて実験した。この入力信号の
周波数よりも高い40.0MHzの周波数でサンプリングした
サンプル値系列のなす波形は図１０４ａに示すようにな
り、そのスペクトルは図１０５ａに示すように10.025MH
zの搬送波成分の大きなピークと上、下に側帯波（変調
成分）のピークが観測された。一方、図１０３ｂの構成
で同一実験信号をその搬送波周波数より２桁小さい１０
０kHzの周波数でアンダーサンプリングしたサンプル値
系列は図１０４ｂに示すようになった。これを図１０４
ａ中にも○印で示した。このアンダーサンプリングのサ
ンプル値系列のスペクトルは図１０５ｂに示すように２
５kHzの搬送波成分のピークと、２５kHz±２０kHzの変
調成分（上、下の側帯波）の各ピークとが観測された。
従って、このようにアンダーサンプリングＡＤ変換器を
利用しても、この発明装置によりジッタを測定すること
ができることが理解される。
過フィルタ７６により、ＡＤ変換器７７のサンプリング
周波数の２分の１以上の周波数成分を入力信号から除し
てＡＤ変換器７７へ供給している。ＡＤ変換器７７とし
ては入力信号の周波数の２倍以上のサンプリング周波数
でアナログ−デジナル変換を行う必要がある。しかしこ
の発明装置においては入力信号周波数よりも低い周波数
でサンプリングしてデジタル信号に変換してもよい。こ
のためには例えば図１０３ｂに示すように入力信号は帯
域通過又は低域通過フィルタ７８により高周波成分を除
去し、ダイオードからなるサンプリングブリッジ回路７
９において、端子８１ａ，８１ｂ間に与えられる入力信
号の周波数よりも低い周波数でサンプリングされ、これ
により正確に得られたサンプリング値が、そのサンプリ
ングごとにＡＤ変換器８１でデジタル信号に変換され
る。例えば周波数が10.025MHzのサイン波信号を２０kHz
で位相変調した信号を用いて実験した。この入力信号の
周波数よりも高い40.0MHzの周波数でサンプリングした
サンプル値系列のなす波形は図１０４ａに示すようにな
り、そのスペクトルは図１０５ａに示すように10.025MH
zの搬送波成分の大きなピークと上、下に側帯波（変調
成分）のピークが観測された。一方、図１０３ｂの構成
で同一実験信号をその搬送波周波数より２桁小さい１０
０kHzの周波数でアンダーサンプリングしたサンプル値
系列は図１０４ｂに示すようになった。これを図１０４
ａ中にも○印で示した。このアンダーサンプリングのサ
ンプル値系列のスペクトルは図１０５ｂに示すように２
５kHzの搬送波成分のピークと、２５kHz±２０kHzの変
調成分（上、下の側帯波）の各ピークとが観測された。
従って、このようにアンダーサンプリングＡＤ変換器を
利用しても、この発明装置によりジッタを測定すること
ができることが理解される。
図８２、図８８、図９１に示した各実施例において、
解析信号変換手段１１としては、図４０ａ、図４０ｂ、
図６７、図６９に示した各種のものを使用することがで
きる。またこれらにおいてデジタル信号に変換するＡＤ
変換器を用いる場合に限らず、そのＡＤ変換器の代りに
コンパレータを用いてもよい。つまり一般には被測定入
力信号はＡＤ変換器によりデジタル信号に変換されて、
又はコンパレータにより２値化されて解析信号変換手段
１１に入力される。ただ図４０ｂに示した解析信号変換
手段には被測定入力信号にデジタル化されることなく入
力される。更に位相雑音検出手段６１の入力、つまり解
析信号変換手段１１の入力としては入力信号（被ジッタ
測定信号）を周波数分周器で分周した信号、又は周波数
変換器で周波数変換した信号であってもよい。
解析信号変換手段１１としては、図４０ａ、図４０ｂ、
図６７、図６９に示した各種のものを使用することがで
きる。またこれらにおいてデジタル信号に変換するＡＤ
変換器を用いる場合に限らず、そのＡＤ変換器の代りに
コンパレータを用いてもよい。つまり一般には被測定入
力信号はＡＤ変換器によりデジタル信号に変換されて、
又はコンパレータにより２値化されて解析信号変換手段
１１に入力される。ただ図４０ｂに示した解析信号変換
手段には被測定入力信号にデジタル化されることなく入
力される。更に位相雑音検出手段６１の入力、つまり解
析信号変換手段１１の入力としては入力信号（被ジッタ
測定信号）を周波数分周器で分周した信号、又は周波数
変換器で周波数変換した信号であってもよい。
上述では主としてクロック信号のジッタ測定について
述べたが、通信に用いられるデータ信号、テレビジョン
信号のような繰返し映像信号など、各種の信号のジッタ
の測定にもこの発明は適用できる。
述べたが、通信に用いられるデータ信号、テレビジョン
信号のような繰返し映像信号など、各種の信号のジッタ
の測定にもこの発明は適用できる。
以上、この発明を例示の好ましい実施例について記載
したが、この発明の精神及び範囲から逸脱することなし
に、上述した実施例に関して種々の変形、変更及び改良
がなし得ることはこの分野の技術者には明らかであろ
う。従って、この発明は図示し、上述した実施例に限定
されるものではなく、添付の特許請求の範囲によって定
められるこの発明の範囲内に入る全てのそのような変
形、変更及び改良を包含するものである。
したが、この発明の精神及び範囲から逸脱することなし
に、上述した実施例に関して種々の変形、変更及び改良
がなし得ることはこの分野の技術者には明らかであろ
う。従って、この発明は図示し、上述した実施例に限定
されるものではなく、添付の特許請求の範囲によって定
められるこの発明の範囲内に入る全てのそのような変
形、変更及び改良を包含するものである。
なお、上記した文献ｃ１〜ｃ１８は下記の通りであ
る。
る。
[c1]: Alan V. Oppenheim, Alan S. Willsky and Ian
T. Young, Signals and Systems, Prentice-Hall, In
c., 1983. [c2]: Athanasios Papoulis, ″Analysis for Analog a
nd Digital Signals″, Gendai Kogakusha, 1982. [c3]: Stefan L. Hahn, Hilbert Transforms in Signal
Processing, Artrch House Inc., 1996. [c4]: J. Dugundji, ″Envelopes and Pre-Envelopes o
f Real Waveforms,″ IRE Trans. Inform. Theory, vo
l. IT-4, pp. 53-57, 1958. [c5]: Alan V. Oppenheim and Ronald W. Schafer, Dis
crete-Time Signal Processing, Prentice-Hall, Inc.,
1989. [c6]: Tristan Needham, Visual Complex Analysis, Ox
ford University Press, Inc., 1997. [c7]: Donald G. Childers, David P. Skinner and Rob
ert C. Kemerait, ″The Cepstrum: A Guide to Proces
sing,″ Proc. IEEE, vol. 65, pp. 1428-1442, 1977. [c8]: Jose M. Tribolet, ″A New Phase Unwrapping A
lgorithm,″ IEEE Trans. Acoust., Speech, Signal Pr
ocessing, vol. ASSP-25, pp. 170-177, 1977. [c9]: Kuno P. Zimmermann, ″On Frequency-Domain an
d Time-Domain Phase Unwrapping,″ Proc. IEEE, vol.
75, pp. 519-520, 1987. [c10]: Julius S. Bendat and Allan G. Piersol, Rand
om Data:Analysis and Measurement Procedures, 2nd e
d., John Wiley & Sons, Inc., 1986. [c11]: Shoichiro Nakamura, Applied Numerical Metho
ds with Software, Prentice-Hall, Inc., 1991. [c12]: David Chu, ″Phase Digitizing Sharpens Timi
ng Measurements,″ IEEE Spectrum, pp. 28-32, 1988. [c13]: Lee D. Cosart, Luiz Peregrino and Atul Tamb
e, ″Time Domain Analysis and Its Practical Applic
ation to the Measurement of Phase Noise and Jitte
r,″IEEE Trans. Instrum.Meas., vol. 46, pp. 1016-1
019, 1997. [c14]: Jacques Rutman, ″Characterization of Phase
and Frequency Instabilities in Precision Frequenc
y Sources: Fifteen Years of Progress,″Proc. IEEE,
vol. 66, pp. 1048-1075, 1977. [c15]: Kamilo Feher, Telecommunications Measuremen
ts, Analysis, and Instrumentation, Prentice-Hall,
Inc.,1987. [c16]: Michel C. Jeruchim, Philip Balaban and K. S
am Shanmugan,Simulation of Communication Systems,
Plenum Press, 1992. [c17]: E. Oran Brigham, The Fast Fourier Transfor
m, Prentice-Hall, Inc., 1974. [c18]: Albert H. Nuttall, ″Some Windows with Very
Good Sidelobe Behavior″, IEEE Trans. Acoust., Sp
eech, Signal Processing,vol. ASSP-29, pp. 84-91, 1
981.
T. Young, Signals and Systems, Prentice-Hall, In
c., 1983. [c2]: Athanasios Papoulis, ″Analysis for Analog a
nd Digital Signals″, Gendai Kogakusha, 1982. [c3]: Stefan L. Hahn, Hilbert Transforms in Signal
Processing, Artrch House Inc., 1996. [c4]: J. Dugundji, ″Envelopes and Pre-Envelopes o
f Real Waveforms,″ IRE Trans. Inform. Theory, vo
l. IT-4, pp. 53-57, 1958. [c5]: Alan V. Oppenheim and Ronald W. Schafer, Dis
crete-Time Signal Processing, Prentice-Hall, Inc.,
1989. [c6]: Tristan Needham, Visual Complex Analysis, Ox
ford University Press, Inc., 1997. [c7]: Donald G. Childers, David P. Skinner and Rob
ert C. Kemerait, ″The Cepstrum: A Guide to Proces
sing,″ Proc. IEEE, vol. 65, pp. 1428-1442, 1977. [c8]: Jose M. Tribolet, ″A New Phase Unwrapping A
lgorithm,″ IEEE Trans. Acoust., Speech, Signal Pr
ocessing, vol. ASSP-25, pp. 170-177, 1977. [c9]: Kuno P. Zimmermann, ″On Frequency-Domain an
d Time-Domain Phase Unwrapping,″ Proc. IEEE, vol.
75, pp. 519-520, 1987. [c10]: Julius S. Bendat and Allan G. Piersol, Rand
om Data:Analysis and Measurement Procedures, 2nd e
d., John Wiley & Sons, Inc., 1986. [c11]: Shoichiro Nakamura, Applied Numerical Metho
ds with Software, Prentice-Hall, Inc., 1991. [c12]: David Chu, ″Phase Digitizing Sharpens Timi
ng Measurements,″ IEEE Spectrum, pp. 28-32, 1988. [c13]: Lee D. Cosart, Luiz Peregrino and Atul Tamb
e, ″Time Domain Analysis and Its Practical Applic
ation to the Measurement of Phase Noise and Jitte
r,″IEEE Trans. Instrum.Meas., vol. 46, pp. 1016-1
019, 1997. [c14]: Jacques Rutman, ″Characterization of Phase
and Frequency Instabilities in Precision Frequenc
y Sources: Fifteen Years of Progress,″Proc. IEEE,
vol. 66, pp. 1048-1075, 1977. [c15]: Kamilo Feher, Telecommunications Measuremen
ts, Analysis, and Instrumentation, Prentice-Hall,
Inc.,1987. [c16]: Michel C. Jeruchim, Philip Balaban and K. S
am Shanmugan,Simulation of Communication Systems,
Plenum Press, 1992. [c17]: E. Oran Brigham, The Fast Fourier Transfor
m, Prentice-Hall, Inc., 1974. [c18]: Albert H. Nuttall, ″Some Windows with Very
Good Sidelobe Behavior″, IEEE Trans. Acoust., Sp
eech, Signal Processing,vol. ASSP-29, pp. 84-91, 1
981.
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 山口 隆弘
東京都練馬区旭町一丁目32番１号 株式
会社アドバンテスト内
(72)発明者 石田 雅裕
東京都練馬区旭町一丁目32番１号 株式
会社アドバンテスト内
(72)発明者 古川 靖夫
東京都練馬区旭町一丁目32番１号 株式
会社アドバンテスト内
(72)発明者 渡邊 敏文
東京都練馬区旭町一丁目32番１号 株式
会社アドバンテスト内
(56)参考文献 特開 昭61−19260（ＪＰ，Ａ)
特開 平８−262083（ＪＰ，Ａ)
特開 平２−171663（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
G01R 29/02
G01R 31/00
Claims (18)
- 【請求項１】 被測定信号を複素数の解析信号に変換す
る解析信号変換手段と、 上記解析信号の瞬時位相を求める瞬時位相推定手段と、 上記瞬時位相からリニア位相を推定し、 上記瞬時位相から上記推定したリニア位相を除去して位
相雑音波形を得るリニア位相除去手段と、 上記位相雑音波形が供給され、その位相雑音波形から上
記被測定信号のジッタを求めるジッタ検出手段と、 よりなるジッタ測定装置。 - 【請求項２】 上記位相雑音波形を入力とし、上記解析
信号の実数部のゼロクロス点に近いタイミングで上記位
相雑音波形をサンプリングしてサンプル位相雑音波形を
出力するゼロクロスサンプラを備えることを特徴とする
請求項１記載のジッタ測定装置。 - 【請求項３】 上記サンプル位相雑音波形を入力してそ
の差分波形を計算して第１差分位相雑音波形を出力して
上記ジッタ検出手段へ供給する第１差分回路を備えるこ
とを特徴とする請求項２記載のジッタ測定装置。 - 【請求項４】 上記サンプル位相雑音波形を入力してそ
の差分波形を計算して第１差分位相雑音波形を出力する
第１差分回路と、上記第１差分位相雑音波形を入力し
て、その差分波形を計算して第２差分位相雑音波形を出
力して上記ジッタ検出手段へ供給する第２差分回路を備
えることを特徴とする請求項２記載のジッタ測定装置。 - 【請求項５】 上記被測定信号を基準アナログ量と比較
して２値化して上記解析信号変換手段へ供給するコンパ
レータが設けられていることを特徴とする請求項１乃至
４の何れかに記載のジッタ測定装置。 - 【請求項６】 上記解析信号変換手段は、上記被測定信
号を帯域通過フィルタへ供給し、その出力をヒルベルト
変換器によりヒルベルト変換して上記解析信号の虚数部
を求め、上記帯域通過フィルタの出力を上記解析信号の
実数部とする手段であることを特徴とする請求項１乃至
４の何れかに記載のジッタ測定装置。 - 【請求項７】 上記解析信号変換手段は、上記被測定信
号を周波数領域の信号に変換する周波数領域変換器と、 その周波数領域変換器の出力より負の周波数成分を遮断
すると共に上記被測定信号の周波数付近の成分のみを取
り出す帯域通過処理器と、 上記帯域通過処理器の出力を時間領域の信号に逆変換す
る時間領域変換器とよりなることを特徴とする請求項１
乃至４の何れかに記載のジッタ測定装置。 - 【請求項８】 上記被測定信号を蓄積するバッファメモ
リを備え、 上記解析信号変換手段は、 上記バッファメモリより被測定信号を前回取出した分と
一部重複させながら順次取出す手段と、 その取出された各部分被測定信号に窓関数を乗算して上
記周波数領域変換器へ供給する手段と、 上記時間領域に変換された信号に上記窓関数の逆数を乗
じて上記解析信号を得る手段とを備えることを特徴とす
る請求項７記載のジッタ測定装置。 - 【請求項９】 上記解析信号変換手段は、 上記被測定信号に正弦波信号を乗算する第１周波数混合
器と、 上記被測定信号に、上記正弦波信号と周波数が等しい余
弦波信号を乗算する第２周波数混合器と、 上記第１周波数混合器の出力が供給される第１低域通過
フィルタと、 上記第２周波数混合器の出力が供給される第２低域通過
フィルタと、 上記第１低域通過フィルタの出力をデジタル信号に変換
する第１AD変換器と、 上記第２低域通過フィルタの出力をデジタル信号に変換
する第２AD変換器とを備え、上記第１AD変換器の出力信
号と上記第２AD変換器の出力信号とにより上記解析信号
が構成されることを特徴とする請求項１乃至４の何れか
に記載のジッタ測定装置。 - 【請求項１０】 上記解析信号変換手段は、 上記被測定信号に正弦波信号を乗算する第１周波数混合
器と、 上記被測定信号に、上記正弦波信号と周波数が等しい余
弦波信号を乗算する第２周波数混合器と、 上記第１周波数混合器の出力が供給される第１低域通過
フィルタと、 上記第２周波数混合器の出力が供給される第２低域通過
フィルタと、 上記第１低域通過フィルタの出力を基準アナログ量と比
較する第１コンパレータと、 上記第２低域通過フィルタの出力を基準アナログ量と比
較する第２コンパレータとよりなり、上記第１コンパレ
ータの出力信号と上記第２コンパレータの出力信号とに
より上記解析信号を構成することを特徴とする請求項１
乃至４記載のジッタ測定装置。 - 【請求項１１】 上記ジッタ検出手段は供給された波形
の最大値と最小値との差をジッタのピーク値として求め
るピークツウピーク検出手段であることを特徴とする請
求項１乃至４の何れかに記載のジッタ測定装置。 - 【請求項１２】 上記ジッタ検出手段は供給された波形
を自乗平均してジッタの自乗平均値を求める自乗平均検
出手段であることを特徴とする請求項１乃至４の何れか
に記載のジッタ測定装置。 - 【請求項１３】 上記ジッタ検出手段は供給された波形
のヒストグラムを求めるヒストグラム推定手段であるこ
とを特徴とする請求項１乃至４の何れかに記載のジッタ
測定装置。 - 【請求項１４】 上記被測定信号を一定振幅の信号とし
て上記解析信号変換手段へ供給するクリッパを備えるこ
とを特徴とする請求項１乃至４の何れかに記載のジッタ
測定装置。 - 【請求項１５】 上記リニア位相除去手段は入力された
瞬時位相を連続位相に変換する連続位相変換手段と、そ
の変換された連続位相についてリニア位相を推定するリ
ニア位相推定手段と、その推定されたリニア位相を、上
記連続位相から差し引いて上記位相雑音波形を得る手段
とよりなることを特徴とする請求項１乃至４の何れかに
記載のジッタ測定装置。 - 【請求項１６】 被測定信号を複素数の解析信号に変換
する解析信号変換過程と、 上記解析信号の瞬時位相を求める瞬時位相推定過程と、 上記瞬時位相からリニア位相を推定し、 上記瞬時位相から上記推定したリニア位相を除去して位
相雑音波形を得るリニア位相除去過程と、 上記位相雑音波形から上記被測定信号のジッタを求める
過程と、 を有するジッタ測定方法。 - 【請求項１７】 上記解析信号の実数部のゼロクロス点
に近い上記位相雑音波形をサンプリングしてサンプル位
相雑音波形を求める過程と、 上記サンプル位相雑音波形の差分波形を計算して第１差
分位相雑音波形を求める過程と、 を有する請求項１６記載のジッタ測定方法。 - 【請求項１８】 上記第１差分位相雑音波形の差分波形
を計算して第２差分位相雑音波形を求める過程を有する
ことを特徴とする請求項１７記載のジッタ測定方法。
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/246,458 US6621860B1 (en) | 1999-02-08 | 1999-02-08 | Apparatus for and method of measuring a jitter |
| US09/246,458 | 1999-02-08 | ||
| US09/408,280 | 1999-09-29 | ||
| US09/408,280 US6687629B1 (en) | 1999-02-08 | 1999-09-29 | Apparatus for and method of measuring a jitter |
| PCT/JP2000/000644 WO2000046606A1 (fr) | 1999-02-08 | 2000-02-07 | Dispositif et procede de mesure de gigue |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP3453123B2 true JP3453123B2 (ja) | 2003-10-06 |
Family
ID=26937996
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000597635A Expired - Fee Related JP3453123B2 (ja) | 1999-02-08 | 2000-02-07 | ジッタ測定装置及び方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6795496B1 (ja) |
| JP (1) | JP3453123B2 (ja) |
| DE (1) | DE10080443B4 (ja) |
| TW (1) | TW559668B (ja) |
| WO (1) | WO2000046606A1 (ja) |
Families Citing this family (76)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10020686C2 (de) * | 2000-04-27 | 2002-05-02 | Siemens Ag | Schaltungsanordnung zur Erzeugung von Wander bzw. von Wandersequenzen |
| US6970528B2 (en) * | 2000-10-17 | 2005-11-29 | Texas Instruments Incorporated | Method and apparatus to measure jitter |
| US6775321B1 (en) | 2000-10-31 | 2004-08-10 | Advantest Corporation | Apparatus for and method of measuring a jitter |
| GB2368651B (en) * | 2000-10-31 | 2006-05-31 | Consultronics Europ Ltd | Method and apparatus for measurement of jitter |
| DE10194690B4 (de) * | 2000-10-31 | 2007-06-21 | Advantest Corp. | Jitter-Messvorrichtung und Jitter-Messverfahren |
| US7127018B2 (en) * | 2001-03-20 | 2006-10-24 | Advantest Corporation | Apparatus for and method of measuring clock skew |
| US7822154B2 (en) | 2001-04-27 | 2010-10-26 | The Directv Group, Inc. | Signal, interference and noise power measurement |
| US8005035B2 (en) | 2001-04-27 | 2011-08-23 | The Directv Group, Inc. | Online output multiplexer filter measurement |
| US7209524B2 (en) * | 2001-04-27 | 2007-04-24 | The Directv Group, Inc. | Layered modulation for digital signals |
| US7423987B2 (en) | 2001-04-27 | 2008-09-09 | The Directv Group, Inc. | Feeder link configurations to support layered modulation for digital signals |
| US7778365B2 (en) | 2001-04-27 | 2010-08-17 | The Directv Group, Inc. | Satellite TWTA on-line non-linearity measurement |
| US7471735B2 (en) | 2001-04-27 | 2008-12-30 | The Directv Group, Inc. | Maximizing power and spectral efficiencies for layered and conventional modulations |
| US7203229B1 (en) * | 2001-06-14 | 2007-04-10 | Advantest Corporation | Apparatus for and method of measuring jitter |
| US7356077B2 (en) * | 2001-09-07 | 2008-04-08 | Spirent Communications Inc. | Method and apparatus for testing network integrity |
| WO2003067273A1 (fr) * | 2002-02-06 | 2003-08-14 | Fujitsu Limited | Procede de diagnostic de tolerance de gigue, et dispositif correspondant |
| WO2003073280A1 (en) | 2002-02-26 | 2003-09-04 | Advantest Corporation | Measuring apparatus and measuring method |
| US7054358B2 (en) * | 2002-04-29 | 2006-05-30 | Advantest Corporation | Measuring apparatus and measuring method |
| TWI279113B (en) | 2002-07-03 | 2007-04-11 | Hughes Electronics Corp | Method and apparatus for layered modulation |
| ES2398213T3 (es) | 2002-10-25 | 2013-03-14 | The Directv Group, Inc. | Procesador de señal de modulación en capas de baja complejidad |
| US7463676B2 (en) * | 2002-10-25 | 2008-12-09 | The Directv Group, Inc. | On-line phase noise measurement for layered modulation |
| US7339985B2 (en) * | 2003-01-08 | 2008-03-04 | National Instruments Corporation | Zero crossing method of symbol rate and timing estimation |
| JP4523917B2 (ja) * | 2003-11-20 | 2010-08-11 | アンリツ株式会社 | ジッタ測定装置及びジッタ測定方法 |
| US7236555B2 (en) * | 2004-01-23 | 2007-06-26 | Sunrise Telecom Incorporated | Method and apparatus for measuring jitter |
| US7652723B1 (en) | 2004-04-19 | 2010-01-26 | Video Accessory Corporation | Composite video signal correction unit for video imaging and video recording systems |
| JP2006031510A (ja) * | 2004-07-20 | 2006-02-02 | Nec Electronics Corp | ジッタ解析方法、ジッタ解析装置及びジッタ解析プログラム |
| US20060047449A1 (en) * | 2004-08-27 | 2006-03-02 | Broadcom Corporation | Graphical test development tool for use with automated test equipment |
| US7292044B2 (en) * | 2004-11-19 | 2007-11-06 | Analog Devices, Inc. | Integrating time measurement circuit for a channel of a test card |
| KR100641571B1 (ko) * | 2005-01-05 | 2006-10-31 | 주식회사 팬택앤큐리텔 | 이동통신 단말기에서의 클럭 발생 장치 |
| JP4528659B2 (ja) * | 2005-03-30 | 2010-08-18 | パナソニック株式会社 | クロックジッタ算出装置、クロックジッタ算出方法、およびクロックジッタ算出プログラム |
| US7460592B2 (en) * | 2005-05-04 | 2008-12-02 | Advantest Corporation | Apparatus for measuring jitter and method of measuring jitter |
| JP3838654B1 (ja) * | 2005-06-17 | 2006-10-25 | アンリツ株式会社 | タイムインターバル測定装置およびジッタ測定装置 |
| US7375569B2 (en) * | 2005-09-21 | 2008-05-20 | Leco Corporation | Last stage synchronizer system |
| US8095584B2 (en) * | 2005-11-02 | 2012-01-10 | Texas Instruments Incorporated | Random number generator using jitter sampled RF carrier |
| DE102005061337B3 (de) * | 2005-12-21 | 2007-10-31 | Rohde & Schwarz Gmbh & Co. Kg | Verfahren und Vorrichtung zur Kompensation eines Frequenzoffsets und/oder einer Frequenzdrift in einem phasenverrauschten Signal |
| US7759926B2 (en) * | 2006-02-24 | 2010-07-20 | Lattice Semiconductor Corporation | Dynamic phase offset measurement |
| US7856330B2 (en) * | 2006-02-27 | 2010-12-21 | Advantest Corporation | Measuring apparatus, testing apparatus, and electronic device |
| US7398169B2 (en) | 2006-02-27 | 2008-07-08 | Advantest Corporation | Measuring apparatus, measuring method, testing apparatus, testing method, and electronics device |
| US7421355B2 (en) | 2006-02-27 | 2008-09-02 | Advantest Corporation | Measuring apparatus, measuring method, testing apparatus, testing method, and electronic device |
| US8442788B2 (en) | 2006-02-27 | 2013-05-14 | Advantest Corporation | Measuring device, test device, electronic device, measuring method, program, and recording medium |
| US7339364B2 (en) | 2006-06-19 | 2008-03-04 | International Business Machines Corporation | Circuit and method for on-chip jitter measurement |
| US7903776B2 (en) * | 2006-09-26 | 2011-03-08 | Advantest Corporation | Jitter measurement apparatus, jitter calculator, jitter measurement method, program, recording medium, communication system and test apparatus |
| US7864834B1 (en) * | 2006-10-27 | 2011-01-04 | Xilinx, Inc. | Estimating digital frequency synthesizer jitter |
| US7734434B2 (en) * | 2007-03-30 | 2010-06-08 | Intel Corporation | High speed digital waveform identification using higher order statistical signal processing |
| US20080279268A1 (en) * | 2007-05-10 | 2008-11-13 | Agilent Technologies, Inc. | Method for measuring noise, apparatus for measuring noise, and program for measuring noise |
| US7620861B2 (en) * | 2007-05-31 | 2009-11-17 | Kingtiger Technology (Canada) Inc. | Method and apparatus for testing integrated circuits by employing test vector patterns that satisfy passband requirements imposed by communication channels |
| US7965763B2 (en) * | 2007-10-31 | 2011-06-21 | Intel Corporation | Determining a bit error rate (BER) using interpolation and superposition |
| US8594253B2 (en) * | 2007-11-16 | 2013-11-26 | St-Ericsson Sa | Jitter compensation |
| US20100107009A1 (en) * | 2008-10-24 | 2010-04-29 | Advantest Corporation | Deterministic component model judging apparatus, judging method, program, recording medium, test system and electronic device |
| JP5256094B2 (ja) * | 2009-03-30 | 2013-08-07 | アンリツ株式会社 | ジッタ測定装置 |
| US8473233B1 (en) * | 2009-08-05 | 2013-06-25 | Gary K. Giust | Analyzing jitter in a clock timing signal |
| WO2011047699A1 (en) * | 2009-10-21 | 2011-04-28 | Verigy (Singapore) Pte. Ltd. | Test device and test method for measuring a phase noise of a test signal |
| US9003549B2 (en) | 2010-08-31 | 2015-04-07 | Gary K. Giust | Analysis of an analog property of a signal |
| US8831159B2 (en) * | 2011-02-09 | 2014-09-09 | Intel Mobile Communications GmbH | AM-PM synchronization unit |
| US8248297B1 (en) * | 2011-04-11 | 2012-08-21 | Advanced Testing Technologies, Inc. | Phase noise measurement system and method |
| US8751097B2 (en) * | 2011-05-10 | 2014-06-10 | GM Global Technology Operations LLC | State estimation, diagnosis and control using equivalent time sampling |
| US8891602B1 (en) | 2011-05-19 | 2014-11-18 | Gary K. Giust | Analyzing jitter with noise from the measurement environment |
| CN103091572A (zh) * | 2011-11-03 | 2013-05-08 | 鸿富锦精密工业（深圳）有限公司 | 信号测试装置 |
| DE102012220493A1 (de) * | 2012-11-09 | 2014-05-15 | Robert Bosch Gmbh | Teilnehmerstation zum Anschluss an eine Busleitung und Verfahren zur Kompensation einer Störung aufgrund eines CAN-Bussystems in einem Empfangssignal |
| JP6036330B2 (ja) * | 2013-01-22 | 2016-11-30 | 富士通株式会社 | ジッタモニタ回路 |
| US9952281B2 (en) * | 2013-07-04 | 2018-04-24 | Nvidia Corporation | Clock jitter and power supply noise analysis |
| WO2015070923A1 (en) | 2013-11-15 | 2015-05-21 | Advantest Corporation | Tester |
| WO2015070924A1 (en) | 2013-11-15 | 2015-05-21 | Advantest Corporation | Tester |
| WO2015081980A1 (en) | 2013-12-02 | 2015-06-11 | Advantest Corporation | Instruction provider and method for providing a sequence of instructions, test processor and method for providing a device under test |
| WO2015090425A1 (en) | 2013-12-19 | 2015-06-25 | Advantest Corporation | A power supply device, a test equipment comprising a power supply device and a method for operating a power supply device |
| WO2015090478A1 (en) | 2013-12-20 | 2015-06-25 | Advantest Corporation | Multi-port measurement technique for determining s-parameters |
| KR20160114693A (ko) | 2014-01-30 | 2016-10-05 | 주식회사 아도반테스토 | 피시험 디바이스를 테스트하기 위한 테스트 장치 및 방법 |
| WO2016066191A1 (en) | 2014-10-29 | 2016-05-06 | Advantest Corporation | Scheduler |
| WO2016082899A1 (en) * | 2014-11-28 | 2016-06-02 | Advantest Corporation | Removal of sampling clock jitter induced in an output signal of an analog-to-digital converter |
| WO2016102020A1 (en) | 2014-12-23 | 2016-06-30 | Advantest Corporation | Test equipment, method for operating a test equipment and computer program |
| WO2016155830A1 (en) | 2015-04-01 | 2016-10-06 | Advantest Corporation | Method for operating a test apparatus and a test apparatus |
| WO2016173619A1 (en) | 2015-04-27 | 2016-11-03 | Advantest Corporation | Switch circuit, method for operating a switch circuit and an automated test equipment |
| WO2016188572A1 (en) | 2015-05-27 | 2016-12-01 | Advantest Corporation | Automated test equipment for combined signals |
| WO2016198100A1 (en) | 2015-06-10 | 2016-12-15 | Advantest Corporation | High frequency integrated circuit and emitting device for irradiating the integrated circuit |
| FR3081561B1 (fr) * | 2018-05-23 | 2020-06-12 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Systeme de reflectometrie binaire pour l'analyse de defauts dans une ligne de transmission |
| CN111190089B (zh) * | 2018-11-14 | 2022-01-11 | 长鑫存储技术有限公司 | 抖动时间的确定方法及装置、存储介质和电子设备 |
| JP6702405B1 (ja) | 2018-12-27 | 2020-06-03 | Ｊｆｅスチール株式会社 | 冷間圧延機のチャタリング検出方法、冷間圧延機のチャタリング検出装置、冷間圧延方法、及び冷間圧延機 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2336005A1 (fr) | 1975-12-18 | 1977-07-15 | Ibm France | Filtre numerique auto-adaptatif |
| US4397039A (en) | 1980-12-29 | 1983-08-02 | International Business Machines Corporation | Instantaneous phase tracking in single sideband systems |
| DE3478250D1 (en) | 1984-06-29 | 1989-06-22 | Ibm | Method and device for measuring phase-jitter of a transmission canal |
| US4654851A (en) | 1984-12-24 | 1987-03-31 | Rockwell International Corporation | Multiple data path simulator |
| JPH0656395B2 (ja) | 1988-12-24 | 1994-07-27 | 株式会社ケンウッド | ジツタアナライザ |
| WO2004077079A1 (ja) * | 1993-08-25 | 2004-09-10 | Hitoshi Ujiie | ジッタ解析装置 |
| JPH07104018A (ja) * | 1993-10-01 | 1995-04-21 | Reader Denshi Kk | ジッタ測定方法及び装置 |
| JP3474308B2 (ja) | 1995-03-23 | 2003-12-08 | 株式会社アドバンテスト | ジッタ測定装置 |
| US5754437A (en) | 1996-09-10 | 1998-05-19 | Tektronix, Inc. | Phase measurement apparatus and method |
| US6240130B1 (en) * | 1997-07-30 | 2001-05-29 | Texas Instruments Incorporated | Method and apparatus to measure jitter. |
| US6621860B1 (en) * | 1999-02-08 | 2003-09-16 | Advantest Corp | Apparatus for and method of measuring a jitter |
-
2000
- 2000-02-03 TW TW089102255A patent/TW559668B/zh not_active IP Right Cessation
- 2000-02-07 WO PCT/JP2000/000644 patent/WO2000046606A1/ja active IP Right Grant
- 2000-02-07 DE DE10080443T patent/DE10080443B4/de not_active Expired - Fee Related
- 2000-02-07 US US09/647,908 patent/US6795496B1/en not_active Expired - Lifetime
- 2000-02-07 JP JP2000597635A patent/JP3453123B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| TW559668B (en) | 2003-11-01 |
| DE10080443B4 (de) | 2009-04-30 |
| DE10080443T1 (de) | 2001-03-22 |
| WO2000046606A1 (fr) | 2000-08-10 |
| US6795496B1 (en) | 2004-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3453123B2 (ja) | ジッタ測定装置及び方法 | |
| KR100345221B1 (ko) | 지터측정장치 및 방법 | |
| Brannon | Sampled systems and the effects of clock phase noise and jitter | |
| US7305025B2 (en) | Measurement instrument and measurement method | |
| TWI434047B (zh) | 即時示波器的即時頻譜觸發系統 | |
| US7356109B2 (en) | Apparatus for and method of measuring clock skew | |
| US20050031029A1 (en) | Measuring apparatus and measuring method | |
| US8219339B2 (en) | Method and apparatus for a real time signal integrity oscilloscope | |
| US6922439B2 (en) | Apparatus for and method of measuring jitter | |
| JP4513077B2 (ja) | フェーズロックループ回路の遅延故障検出装置及び方法 | |
| Yamaguchi et al. | Extraction of peak-to-peak and RMS sinusoidal jitter using an analytic signal method | |
| Yamaguchi et al. | Extraction of instantaneous and RMS sinusoidal jitter using an analytic signal method | |
| US20070201595A1 (en) | Clock recovery system | |
| US7339984B1 (en) | Method and apparatus for jitter measurement using phase and amplitude undersampling | |
| JP4171699B2 (ja) | クロック・スキュー測定装置、クロック・スキュー測定方法 | |
| JPH04313081A (ja) | 位相拘束タイムベース回路 | |
| Howe et al. | Clock jitter estimation based on PM noise measurements | |
| US6856924B2 (en) | Mixer-based timebase for sampling multiple input signal references asynchronous to each other | |
| US20230184828A1 (en) | Method and Apparatus for Analyzing Phase Noise in a Signal from an Electronic Device | |
| US6700516B1 (en) | Mixer-based timebase for signal sampling | |
| Dou et al. | Jitter decomposition in high-speed communication systems | |
| David-Grignot | Low-cost phase noise measurement with digital test resources | |
| Burbidge et al. | Techniques for automatic on chip closed loop transfer function monitoring for embedded charge pump phase locked loops | |
| Telba | Low Jitter Circuits in Digital System using Phase Locked Loop | |
| Howe | Measuring clock jitter at 100 GHz from PM noise measurements |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030617 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080718 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080718 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080718 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080718 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090718 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090718 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100718 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110718 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110718 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120718 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120718 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130718 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |