JP4171699B2 - クロック・スキュー測定装置、クロック・スキュー測定方法 - Google Patents
クロック・スキュー測定装置、クロック・スキュー測定方法 Download PDFInfo
- Publication number
- JP4171699B2 JP4171699B2 JP2003538758A JP2003538758A JP4171699B2 JP 4171699 B2 JP4171699 B2 JP 4171699B2 JP 2003538758 A JP2003538758 A JP 2003538758A JP 2003538758 A JP2003538758 A JP 2003538758A JP 4171699 B2 JP4171699 B2 JP 4171699B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- clock
- measured
- timing
- clock skew
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 88
- 238000005259 measurement Methods 0.000 claims description 60
- 238000012360 testing method Methods 0.000 claims description 50
- 238000012545 processing Methods 0.000 claims description 46
- 238000006243 chemical reaction Methods 0.000 claims description 36
- 238000001228 spectrum Methods 0.000 claims description 36
- 239000000872 buffer Substances 0.000 claims description 35
- 230000006870 function Effects 0.000 claims description 29
- 238000000691 measurement method Methods 0.000 claims description 16
- 230000001131 transforming effect Effects 0.000 claims description 10
- 238000012952 Resampling Methods 0.000 claims description 9
- 239000000284 extract Substances 0.000 claims description 9
- 230000000630 rising effect Effects 0.000 claims description 8
- 238000012937 correction Methods 0.000 claims description 7
- 238000005070 sampling Methods 0.000 claims description 7
- 208000019300 CLIPPERS Diseases 0.000 claims description 2
- 208000021930 chronic lymphocytic inflammation with pontine perivascular enhancement responsive to steroids Diseases 0.000 claims description 2
- 230000003595 spectral effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 35
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 20
- ORQBXQOJMQIAOY-UHFFFAOYSA-N nobelium Chemical compound [No] ORQBXQOJMQIAOY-UHFFFAOYSA-N 0.000 description 9
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 7
- 238000004364 calculation method Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 230000008859 change Effects 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 230000001788 irregular Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 101100328957 Caenorhabditis elegans clk-1 gene Proteins 0.000 description 1
- 238000004422 calculation algorithm Methods 0.000 description 1
- 230000001364 causal effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31725—Timing aspects, e.g. clock distribution, skew, propagation delay
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Measuring Phase Differences (AREA)
Description
技術分野
本発明は、半導体集積回路チップにおいて，クロック分配回路で分配された複数のオンチップ・クロック信号間のスキューを測定する，クロック・スキュー測定装置およびクロック・スキュー測定方法にかんする。また本出願は、下記の米国特許出願に関連する。文献の参照による組み込みが認められる指定国については、下記の出願に記載された内容を参照により本出願に組み込み、本出願の記載の一部とする。
１０／０３３，１８８ 出願日 ２００１年１０月２５日
背景技術
従来，オンチップ・クロック・スキューは，図１に示すように，被測定クロック信号を同時にチップ外へ取り出すことにより，タイムインターバル・アナライザ（Ｔｉｍｅ Ｉｎｔｅｒｖａｌ Ａｎａｌｙｚｅｒ）や周波数カウンタ（ｆｒｅｑｕｅｎｃｙ ｃｏｕｎｔｅｒ）をもちいて統計的に推定されている。タイムインターバル・アナライザは，被測定クロック信号と基準クロック信号のゼロクロス点のタイミング差を測定し，その揺らぎ（ｆｌｕｃｔｕａｔｉｏｎ）をヒストグラム解析（ｈｉｓｔｏｇｒａｍ ａｎａｌｙｓｉｓ）により測定する。タイムインターバル・アナライザをもちいたクロック・スキュー測定例については，たとえば，Ｗａｖｅｃｒｅｓｔ Ｃｏｒｐ．，Ｊｉｔｔｅｒ Ａｎａｌｙｓｉｓ Ｃｌｏｃｋ Ｓｏｌｕｔｉｏｎｓ，１９９８．に記載されている。
しかし，タイムインターバル・アナライザをもちいた従来のクロック・スキュー測定法は，複数の被測定クロック信号をチップ外に同時に取り出すために，コストの高い高周波クロック出力ピンを複数用意しなければならず，測定コストが非常に高いという問題がある。また，チップのピン数には限りがあるため，大規模な半導体集積回路ではごく少数の分配クロック信号間のスキューしか測定できず，回路全体のクロック・スキューを精確にもとめることができない。このため，オンチップ・クロック間のスキューを精確に制御するためには新しいクロック・スキュー測定法が必要である。
本発明の目的は，オンチップ・クロック信号間のスキューを効率的に推定できるクロック・スキュー測定装置とその方法を提供することにある。
発明の開示
上記課題を解決するために、本発明の第１の形態においては、複数の被測定クロック信号を受け取り、複数の被測定クロック信号のいずれかを選択して出力するクロック信号選択素子を有する被試験回路における複数の被測定クロック信号間のクロック・スキュー（ｃｌｏｃｋ ｓｋｅｗ）を測定する装置であって，クロック信号選択素子に、複数の被測定クロック信号のいずれを選択するべきかを示す選択信号を順次供給する選択信号供給部と、被試験回路に入力される基準信号と、選択信号に応じてクロック信号選択素子が順次選択した被測定クロック信号とを受け取り、受け取った基準信号と被測定クロック信号とのタイミング誤差を、クロック信号選択素子が選択した複数の被測定クロック信号のそれぞれについて順次測定し，クロック信号選択素子が選択した複数の被測定クロック信号間のクロック・スキューをもとめるクロック・スキュー推定手段と，を具備することを特徴とするクロック・スキュー測定装置を提供する。
被試験回路は、複数の被測定クロック信号のそれぞれをクロック信号選択素子に供給する複数のバッファを更に備え、クロック・スキュー測定装置は、複数のバッファのそれぞれに、受け取った被測定クロック信号を、クロック信号選択素子に供給させるか否かを制御する制御信号を供給する制御手段をさらに具備してよい。
クロック・スキュー推定手段は，被測定クロック信号間のクロック・スキューの確定的成分（ｄｅｔｅｒｍｉｎｉｓｔｉｃ ｃｏｍｐｏｎｅｎｔ）を測定してよい。
クロック・スキュー推定手段は，被測定クロック信号間のクロック・スキューの不規則成分（ｒａｎｄｏｍ ｃｏｍｐｏｎｅｎｔ）を測定してよい。
クロック・スキュー推定手段は，基準信号のエッジ・タイミングである被測定タイミング、および被測定クロック信号のエッジ・タイミングである基準タイミングをもとめるタイミング推定手段と，被測定タイミングと基準タイミングとのタイミング誤差をもとめるタイミング誤差測定手段と，タイミング誤差から複数の被測定クロック信号間のクロック・スキューをもとめるクロック・スキュー算出手段とを具備してよい。
クロック・スキュー推定手段は，クロック・スキュー算出手段でえられたクロック・スキュー値を補正する補正手段を，さらに具備してよい。
タイミング推定手段は，基準信号および被測定クロック信号の立ち上がりエッジまたは立ち下がりエッジのタイミングをもとめてよい。
タイミング推定手段は，被測定クロック信号を複素数の解析信号に変換する解析信号変換手段（ａｎａｌｙｔｉｃ ｓｉｇｎａｌ ｔｒａｎｓｆｏｒｍｅｒ）と，解析信号の瞬時位相をもとめる瞬時位相推定手段（ｉｎｓｔａｎｔａｎｅｏｕｓ ｐｈａｓｅ ｅｓｔｉｍａｔｏｒ）と，瞬時位相に基づいて被測定クロック信号のリニア瞬時位相をもとめるリニア瞬時位相推定手段（ｌｉｎｅａｒ ｉｎｓｔａｎｔａｎｅｏｕｓ ｐｈａｓｅ ｅｓｔｉｍａｔｏｒ）と，リニア瞬時位相の初期位相角をもとめることにより，被測定クロック信号の理想エッジ・タイミングをえる初期位相角推定手段（ｉｎｉｔｉａｌ ｐｈａｓｅ ｅｓｔｉｍａｔｏｒ）とを具備してよい。
タイミング推定手段は，瞬時位相からリニア瞬時位相を除去して瞬時位相雑音（ｉｎｓｔａｎｔａｎｅｏｕｓ ｐｈａｓｅ ｎｏｉｓｅ）をえるリニア位相除去手段（ｌｉｎｅａｒ ｔｒｅｎｄ ｒｅｍｏｖｅｒ）と，瞬時位相雑音を受け取り，解析信号の実数部のゼロクロス・タイミングに近い瞬時位相雑音データのみをリサンプリングし，被測定クロック信号のタイミング・ジッタ系列を出力するゼロクロス・リサンプリング手段（ｚｅｒｏ−ｃｒｏｓｓｉｎｇ ｒｅｓａｍｐｌｅｒ）とをさらに具備してよい。
解析信号変換手段は，被測定クロック信号を受け取り，受け取った被測定クロック信号から基本周波数付近の成分を取り出し，帯域制限信号を出力する帯域通過処理手段（ｂａｎｄ−ｐａｓｓ ｆｉｌｔｅｒ）と，帯域制限信号をＨｉｌｂｅｒｔ変換し入力信号のＨｉｌｂｅｒｔ変換対を生成するＨｉｌｂｅｒｔ変換手段（Ｈｉｌｂｅｒｔ ｔｒａｎｓｆｏｒｍｅｒ）とを具備してよい。
解析信号変換手段は，被測定クロック信号を受け取り，受け取った被測定クロック信号を周波数領域の両側スペクトル信号に変換する周波数領域変換手段（ｔｉｍｅ ｄｏｍａｉｎ ｔｏ ｆｒｅｑｕｅｎｃｙ ｄｏｍａｉｎ ｔｒａｎｓｆｏｒｍｅｒ）と，両側スペクトル信号における正の基本周波数付近の成分を取り出す帯域制限処理手段（ｂａｎｄｗｉｄｔｈ ｌｉｍｉｔｅｒ）と，帯域制限処理手段の出力を時間領域の信号に逆変換する時間領域変換手段（ｆｒｅｑｕｅｎｃｙ ｄｏｍａｉｎ ｔｏ ｔｉｍｅ ｄｏｍａｉｎ ｔｒａｎｓｆｏｒｍｅｒ）とを具備してよい。
解析信号変換手段は，クロック信号が供給され，クロック信号を蓄積するバッファメモリ（ｂｕｆｆｅｒ ｍｅｍｏｒｙ）と，バッファメモリより信号を前回取り出した分と一部重複させながら順次取り出す手段と，その取り出された各部分信号に窓関数（ｗｉｎｄｏｗ ｆｕｎｃｔｉｏｎ）を乗算する手段と，その乗算された各部分信号を周波数領域の両側スペクトル信号に変換する手段と，その周波数領域に変換された両側スペクトル信号から被測定信号の正の基本周波数付近の成分のみを取り出す帯域制限処理手段と，帯域通過処理手段の出力を時間領域の信号に逆変換する手段と，その時間領域に変換された信号に窓関数の逆数を乗じて帯域制限された（ｂａｎｄ−ｌｉｍｉｔｅｄ）解析信号をえる手段とを具備してよい。
クロック・スキュー推定手段は，基準信号および被測定クロック信号を受け取り，基準信号および被測定信号を離散化（デジタル化（ｄｉｇｉｔｉｚｅ））する，ＡＤ変換手段（ａｎａｌｏｇ−ｔｏ−ｄｉｇｉｔａｌ ｃｏｎｖｅｒｔｅｒ）を具備してよい。
クロック・スキュー推定手段は，基準信号および被測定クロック信号を受け取り，被測定クロック信号の振幅変調成分を除去し，被測定クロック信号の位相変調成分を取り出す，波形クリップ手段（ｗａｖｅｆｏｒｍ ｃｌｉｐｐｅｒ）を具備してよい。
解析信号変換手段は，被測定クロック信号の通過帯域が可変であってよい。
タイミング推定手段は，瞬時位相雑音を受け取り，瞬時位相雑音の低周波成分を除去してゼロクロス・リサンプリング手段に出力する低周波位相雑音除去手段を，さらに具備してよい。
本発明の第２の形態においては、複数の被測定クロック信号を受け取り、複数の被測定クロック信号のいずれかを選択して出力するクロック信号選択素子を有する被試験回路における複数の被測定クロック信号間のクロック・スキューを測定する方法であって，クロック信号選択素子に、複数の被測定クロック信号のいずれを選択するべきかを示す選択信号を順次供給する選択信号供給ステップと、被試験回路に入力される基準信号と、選択信号に応じてクロック信号選択素子が順次選択した被測定クロック信号とのタイミング誤差を、クロック信号選択素子が選択した複数の被測定クロック信号のそれぞれについて順次測定し，クロック信号選択素子が選択した複数の被測定クロック信号間のクロック・スキューをもとめるステップとを具備してよい。
被試験回路は、複数の被測定クロック信号のそれぞれをクロック信号選択素子に供給する複数のバッファを更に備え、クロック・スキュー測定方法は、複数のバッファのそれぞれに、受け取った被測定クロック信号を、クロック信号選択素子に供給させるか否かを制御する制御信号を供給する制御ステップをさらに具備してよい。
基準信号は被試験回路に供給されるシステム・クロック信号であってよい。
クロック・スキューをもとめるステップは，被測定クロック信号間のクロック・スキューの確定的成分を測定してよい。
クロック・スキューをもとめるステップは，被測定クロック信号間のクロック・スキューの不規則成分を測定してよい。
クロック・スキューをもとめるステップは，基準信号のエッジ・タイミングである基準タイミングをもとめるステップと，被測定クロック信号のエッジ・タイミングである被測定タイミングをもとめるステップと，被測定タイミングと基準タイミングの誤差をもとめるステップと，タイミング誤差に基づいて複数の被測定クロック信号間のクロック・スキューをもとめるステップとを具備してよい。
クロック・スキューをもとめるステップは，タイミング誤差からえられたクロック・スキュー値を補正するステップをさらに具備してよい。
エッジ・タイミングをもとめるステップは，基準信号および被測定クロック信号の立ち上がりエッジまたは立ち下がりエッジのタイミングをもとめてよい。
エッジ・タイミングをもとめるステップは，入力された被測定クロック信号を複素数の解析信号に変換するステップと，解析信号の瞬時位相をもとめるステップと，瞬時位相から被測定クロック信号のリニア瞬時位相をもとめるステップと，リニア瞬時位相の初期位相角をもとめることにより，被測定クロック信号の理想エッジ・タイミングをもとめるステップとを具備してよい。
エッジ・タイミングをもとめるステップは，瞬時位相からリニア瞬時位相を除去して瞬時位相雑音をえるステップと，解析信号の実数部のゼロクロス・タイミングに近い瞬時位相雑音をリサンプリングし，被測定クロック信号のタイミング・ジッタ系列をもとめるステップとをさらに具備してよい。
被測定クロック信号を複素数の解析信号に変換するステップは，被測定クロック信号から基本周波数付近の成分を取り出し，帯域制限信号を出力するステップと，帯域制限信号をＨｉｌｂｅｒｔ変換し、被測定クロック信号のＨｉｌｂｅｒｔ変換対を生成するステップとを具備してよい。
クロック信号を複素数の解析信号に変換するステップは，被測定クロック信号を周波数領域の両側スペクトル信号に変換するステップと，両側スペクトル信号における正の基本周波数付近の成分を取り出すステップと，帯域制限された両側スペクトル信号を時間領域の信号に逆変換するステップとを具備してよい。
クロック信号を複素数の解析信号に変換するステップは，被測定クロック信号をバッファメモリに蓄積するステップと，バッファメモリより信号を前回取り出した分と一部重複させながら順次取り出すステップと，その取り出された各部分信号に窓関数を乗算するステップと，その窓関数を乗算された各部分信号を周波数領域の両側スペクトル信号に変換するステップと，その周波数領域に変換された両側スペクトル信号から被測定信号の正の基本周波数付近の成分のみを取り出すステップと，帯域制限されたスペクトル信号を時間領域の信号に逆変換するステップと，その時間領域に変換された信号に窓関数の逆数を乗じて帯域制限された解析信号をえるステップとを具備してよい。
被測定タイミングと基準タイミングの誤差をもとめるステップは，複数の被測定タイミングと複数の基準タイミングから複数のタイミング誤差を計算するステップと，複数のタイミング誤差の平均をもとめるステップとをさらに具備し、クロック・スキューをもとめるステップは、複数のタイミング誤差の平均に基づいて、複数の被測定クロック信号間のクロック・スキューをもとめてよい。
クロック・スキューをもとめるステップは，基準信号および被測定クロック信号から信号の振幅変調成分を除去し，信号の位相変調成分のみを取り出すステップを具備してよい。
エッジ・タイミングをもとめるステップは，瞬時位相雑音が入力され，瞬時位相雑音の低周波成分を除去するステップをさらに具備してよい。
尚、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションも又、発明となりうる。
発明を実施するための最良の形態
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではなく、又実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
最初に，クロック・スキューについて定義する。クロック・スキュー（ｃｌｏｃｋ ｓｋｅｗ）は，図２Ａに示すように，たとえばクロック分配ネットワーク（ｃｌｏｃｋ ｄｉｓｔｒｉｂｕｔｉｏｎ ｎｅｔｗｏｒｋ）のクロック信号源（ｃｌｏｃｋ ｓｏｕｒｃｅ）ＣＬＫｇを基準として，分配クロック信号ＣＬＫｊとＣＬＫｋがそれぞれレジスタＲｊとＲｋへ到達するまでの遅れ時間τｊ ｃｄとτｋ ｃｄの差であたえられる。
図２Ｂは、クロック・スキューを説明する図である。各クロック信号ＣＬＫｇ，ＣＬＫｊ，ＣＬＫｋの立ち上がりエッジ・タイミングをそれぞれｔｇ ｃｄ，ｔｊ ｃｄ，ｔｋ ｃｄとすると，遅れ時間τｊ ｃｄおよびτｋ ｃｄは，それぞれ
で表される。すなわち，分配クロック信号ＣＬＫｊ，ＣＬＫｋ間のクロック・スキュ
ミングと各分配クロック信号のエッジ・タイミングの時間差からもとめることができる。
本実施形態のクロック・スキュー測定方法は，クロック信号選択素子，たとえばマルチプレクサ（ｍｕｌｔｉｐｌｅｘｅｒ）をもちいて分配クロックを選択してチップ外に取り出し，取り出したクロック信号のエッジ・タイミングと基準タイミングとの時間差を順に測定し，測定された時間差の誤差をもとめることによりクロック・スキューを測定する。ここでは，簡単のため，２つの分配クロック間のスキューをもとめる方法について説明する。
図３に，本実施形態のクロック・スキュー測定回路の一例を示す。本例においてクロック・スキュー測定回路が測定する被試験回路４０は、分配クロックＣＬＫｊ，ＣＬＫｋを出力ピンに取り出すためのバッファと，各分配クロックを選択するクロック信号選択素子をもつ。クロック信号選択素子は、例えばマルチプレクサである。バッファは，クロック・スキュー測定回路に与えられる制御信号の一例である外部入力信号（ＥＮＢ信号）によってクロック信号を出力に伝搬するか否かを選択することができる。ここで，各バッファＢＵＦｊ，ＢＵＦｋは設計が同一であり，バッファの伝搬遅延時間をｄＢＵＦであると仮定する。また，配線Ｐｊの遅延時間をｄｊ，配線Ｐｋの遅延時間をｄｋ，マルチプレクサの伝搬遅延時間をｄＭＵＸ，クロック信号選択素子から出力までの遅延時間をｄＯＵＴとする。
本実施形態のクロック・スキュー測定方法は，選択された分配クロックと比較する基準信号として、分配クロックのクロック信号源ＣＬＫｇのエッジに同期したＥＮＢ信号をもちいる。ＥＮＢ信号とＣＬＫｇは同期しているので，ＥＮＢ信号のエッジ・タイ
る。
つぎに，本実施形態のクロック・スキュー測定方法の手順について説明する。はじめに，本実施形態のクロック・スキュー測定方法は，マルチプレクサに供給する選択信号をＳＥＬ＝０としてＣＬＫｊを選択し，ＥＮＢ信号のエッジ・タイミングと出力ピンに出力されたＣＬＫｊのエッジ・タイミングの差Ｄｊを測定する
とすると，Ｄｊは
ともとめられる。
つぎに，マルチプレクサの選択信号をＳＥＬ＝１としてＣＬＫｋを選択し，ＥＮＢ信号のエッジ・タイミングと出力ピンに出力されたＣＬＫｋのエッジ・タイミングの差Ｄｋを測定する。ＥＮＢ信号およびＣＬＫｋの立ち上がりエッジ・タイミング
ともとめられる。
最後に，測定された時間差ＤｋとＤｊの差を計算する。
式（４）をもちいて整理すると，
をえる。式（１），（２），（３）より，ＤｋとＤｊの差は
となる。
したがって，各バッファとマルチプレクサを接続する配線Ｐｊ，Ｐｋがバランスよくレイアウトされており，遅延時間ｄｊ，ｄｋが等しいとき，本実施形態のクロック・スキュー測定方法をもちいてＤｋとＤｊの差をもとめることにより，ＣＬＫｊとＣＬＫｋ間のクロック・スキューをえることができる。
また，遅延時間ｄｊ，ｄｋが同一でない場合でも，ＤｋとＤｊの差を補正することによりＣＬＫｊとＣＬＫｋ間のクロック・スキューをもとめることができる。
ここで，ｄｊとｄｋの差は，回路シミュレーション等でもとめてもよいし，たとえば図４に示す回路をもちいて実際に測定することもできる。
図４は，本実施形態のクロック・スキュー測定回路の変形例を示している。図４においてバッファを制御するために供給するＭＥＡＳ信号を１とした状態でＥＮＢ信号を供給することにより，ＥＮＢ信号が配線ＰｊまたはＰｋを通って出力ピンＯＵＴまで伝搬する時間Ｄｊ ｅｎｂ，Ｄｋ ｅｎｂをそれぞれつぎのように測定できる。
Ｄｊ ｅｎｂとＤｋ ｅｎｂの差をもとめると，
をえる。したがって，図４の回路をもちいてＥＮＢ信号が配線ＰｊまたはＰｋを通って出力ピンＯＵＴまで伝搬する時間Ｄｊ ｅｎｂ，Ｄｋ ｅｎｂをもとめ，その差を計算することにより，ｄｊとｄｋの差をもとめることができる。
クロック・スキュー測定法（２）
つぎに，解析信号による瞬時位相推定をもちいたクロック・スキュー測定方法について説明する。この方法は，クロック・スキューの確定的成分（ｄｅｔｅｒｍｉｎｉｓｔｉｃ ｃｏｍｐｏｎｅｎｔ）と不規則成分（ｒａｎｄｏｍ ｃｏｍｐｏｎｅｎｔ）をもとめることができる。
最初に，ジッタをもつクロック信号間のクロック・スキューについて定義する。クロック・スキューは，図５Ａに示すように，たとえばクロック分配ネットワークのクロック信号源ＣＬＫｇを基準として，分配クロック信号ＣＬＫｊとＣＬＫｋがそれぞれレジスタＲｊとＲｋへ到達するまでの遅れ時間τｊ ｃｄとτｋ ｃｄの差であたえられる。各クロックの立ち上がりエッジ・タイミングはジッタにより
で表される。図５Ｂは，クロック・スキューのタイミングを示している。ここで，Ｔは被測定クロック信号の基本周期である。
各クロック信号ＣＬＫｇ，ＣＬＫｊ，ＣＬＫｋの立ち上がりエッジ・タイミングをそれぞれｔｇ ｃｄ，ｔｊ ｃｄ，ｔｋ ｃｄとする。また，各クロック信号ＣＬＫｇ，ＣＬＫｊ，ＣＬＫｋの理想クロック・エッジ・タイミング（ジッタをもたないときのクロック・エッジ・タイミング）をそれぞれ（ｎＴ）ｇ，（ｎＴ）ｊ，（ｎＴ）ｋとすると，各サイクルの遅れ時間τｊ ｃｄ（ｎＴ）およびτｋ ｃｄ（ｎＴ）は，それぞれ
で表される。ここで，
は，それぞれ分配クロックＣＬＫｊおよびＣＬＫｋの理想クロック・エッジ・タイミングとクロック信号源ＣＬＫｇの理想クロック・エッジ・タイミング間の時間差であり，経路で決まる伝搬遅延の確定的成分（確定的伝搬遅延時間）に対応する。また，Δφｇ［ｎ］（Ｔｇ／２π．（＝ｔｇ ｃｄ（ｎＴ）−（ｎＴ）ｇ），Δφｊ［ｎ］（Ｔｊ／２π．（＝ｔｊ ｃｄ（ｎＴ）−（ｎＴ）ｊ），Δφｋ［ｎ］（Ｔｋ／２π．（＝ｔｋ ｃｄ（ｎＴ）−（ｎＴ）ｋ）は，それぞれクロック信号ＣＬＫｇ，ＣＬＫｊ，ＣＬＫｋのタイミング・ジッタ系列（単位は秒）を表している。ただし，クロック信号のタイミング・ジッタの推定方法については後で説明する。式（１０）および式（１１）を式（９）へ代入すると，
と推定される。
式（１４）の第１項
は，ＣＬＫｊおよびＣＬＫｋの理想クロックの立ち上がりエッジ・タイミングの差であり，例えばクロック分配ネットワークの経路から決まるクロック・スキューの確定的成分（確定的クロック・スキュー値）の一例である。また，第２項
は，各クロック信号がもつタイミング・ジッタによるクロック・スキューの不規則成分の一例である。
びＣＬＫｋの瞬時位相をもとめ，そのリニア位相成分の差からもとめることができる。ＣＬＫｊおよびＣＬＫｋの基本コサイン波成分をそれぞれ
とする。ここで，ｘｊ（ｔ）およびｘｋ（ｔ）の瞬時位相は，基本周期ＴＬ（Ｌ＝ｊ，ｋ
時位相雑音成分ΔφＬ（ｔ）（Ｌ＝ｊ，ｋ）の和で表される。
ただし，クロック信号の瞬時位相の推定方法については後で説明する。式（１８）や式（１９）でΔφ（ｔ）＝０とすると，ジッタをもたないクロック信号のリニア瞬時位相
をえる。このとき，ＣＬＫｊ，ＣＬＫｋの理想立ち上がりエッジ・タイミングｔ＝（ｎＴ）ｊ，（ｎＴ）ｋは，左辺のリニア瞬時位相がそれぞれ（２ｎπ−π／２）となる時刻であり，式（２０）および式（２１）から以下の関係をもつ。
したがって，式（１５）より，確定的クロック・スキュー値
をえる。一般に，分配クロック信号ＣＬＫｊおよびＣＬＫｋの基本周期は互いに等しい（Ｔｊ＝Ｔｋ）。すなわち，二つの被測定信号間の確定的クロック・スキュー値は，二つの被測定信号のリニア瞬時位相における初期位相角の差としてもとめることができる。
ここで，被測定信号の初期位相角φ０は，瞬時位相波形データφ（ｋ）にたいし最小二乗法による直線適合（ｌｉｎｅａｒ ｌｉｎｅ ｆｉｔｔｉｎｇ）をおこなって，
とめる初期位相角は，
であたえられる。
また，被測定信号ｘ（ｔ）の初期位相角φ０は，クロック波形データｘ（ｋ）またはその基本サイン波成分にたいし最小二乗法によるコサイン波適合（ｃｏｓｉｎｅ ｗａｖｅ ｆｉｔｔｉｎｇ）をおこなって，
法をもちいて推定することによりもとめることができる。このとき，もとめる初期位相角は，
であたえられる。
以上では，二つの被測定信号の対応するクロック・エッジは１周期以上離れていないと仮定した。対応するクロック・エッジが１周期以上離れているとき，確定的クロック・スキュー値は，初期位相角の差とクロック・エッジのオフセット時間の和でもとめられる。
クロック信号源から分配されたクロック信号は，信号源のクロック信号と強い因果関係をもつ。この結果，一般に分配されたクロック信号の位相雑音（タイミング・ジッタ系列）は，信号源の位相雑音（タイミング・ジッタ系列）と同様の傾向を示す。このため，同一のクロック信号源から分配されたクロック信号のタイミング・ジッタ系列は，お互いに同様の傾向を示す（図６Ａおよび図６Ｂを参照）。したがって，二つの被測定信号の対応するクロック・エッジのオフセット量ｎｏｆｆｓｅｔは，タイミング・ジッタ系列の相関をもとめ，相関値が最も大きくなるオフセット位置を探すことにより推定できる。上記クロック・エッジのオフセット量ｎｏｆｆｓｅｔは，瞬時位相雑音の相関値が最大となるオフセット位置からもとめることもできる。
また，確定的クロック・スキュー値は，各被測定信号のゼロクロス時刻をもとめ，対応するゼロクロス間の時間差の平均値を計算することによりもとめることもできる。
つぎに，異なる周波数をもつクロック信号間のクロック・スキューについて説明する。図７に示すクロック分配ネットワークを考える。クロック源ＰＬＬｇは，外部からあたえられる基準クロック（システム・クロック信号）ＣＬＫＧをＭ倍に逓倍し，クロックＣＬＫｊとＣＬＫｋをネットワークに分配する。図８（ａ）はシステム・クロックＣＬＫＧを，図８（ｃ）は逓倍されたクロックＣＬＫｊを示している。システム・クロックＣＬＫＧのΔΘ［１］［ｒａｄ］は，そのエッジの理想クロック・エッジからのタイミング変動を表す。したがって，図８（ｂ）に示すようにＭ倍に逓倍した理想クロックのエッジを仮定し，つぎにΔΘ［１］をＭ−１個コ
を超えない最大の整数を表す。式（１４）をもちいて，ＣＬＫｊとＣＬＫＧ間のクロック・スキューをもとめると式（３０）をえる。
エッジ（ｎＭＴ）ｊとシステム・クロックＣＬＫＧの理想クロック・エッジ（ｎＭＴ）Ｇとの間の時間差であらわされ，各クロック信号の初期位相角から次式でもとめることができる。
ここで，クロックＣＬＫｊはシステム・クロックＣＬＫＧをＭ倍に逓倍したクロックであるから，ＣＬＫＧの基本周期ＴＧはＣＬＫｊの基本周期ＴｊのＭ倍に等しい（ＴＧ＝ＭＴｊ）。
つぎに，基準クロック等の基準信号ＣＬＫＲをもちいて分配クロックＣＬＫｊ，ＣＬＫｇ間のクロックスキューをもとめる手順について説明する。
はじめに，ＣＬＫｊとＣＬＫＲのみを同時サンプリングし，式（１４）をもちいてＣＬＫｊとＣＬＫＲのスキュー
をもとめる。つぎに，ＣＬＫｋとＣＬＫＲのみを同時サンプリングして，同様にＣＬＫｋとＣＬＫＲのスキュー
をもとめる。最後に，上記でもとめたクロック・スキュー系列の差をもとめることにより，ＣＬＫｊとＣＬＫｋ間のクロック・スキュー
をえる。
上記手順は，異なる周波数をもつクロック信号へも適用できる。このため，本実施形態のクロック・スキュー測定方法は，外部から被試験回路にあたえられるシステム・クロックを基準信号として，オンチップ・クロック信号間のクロック・スキューを測定する。
本実施形態のクロック・スキュー測定方法は，はじめに，分配クロックＣＬＫｊとシステム・クロックＣＬＫＧを同時サンプリングし，式（３０）をもちいてＣＬＫｊとＣＬＫＧのスキュー
をもとめる。つぎに，別の分配クロックＣＬＫｋとＣＬＫＧを同時サンプリングして，同様にＣＬＫｋとＣＬＫＧのスキュー
をもとめる。最後に，上記でもとめたクロック・スキュー系列の差をもとめることにより，ＣＬＫｊとＣＬＫｋ間のクロック・スキュー
をえる。また，第１の方法と同様に，クロック出力配線の遅延時間ｄｊ，ｄｋが同一でないとき，ｄｊとｄｋの差をシミュレーション等でもとめ，式（３７）でもとめたクロックスキューを補正することによりＣＬＫｊとＣＬＫｋ間のクロック・スキューを高い精度でもとめることができる。
この結果，本実施形態のクロック・スキュー測定方法は，半導体チップ等の被試験回路内で分配されるオンチップ・クロック信号を一つずつ順にチップ外に取り出せばよく，被試験回路にクロック信号を選択して出力するクロック信号選択素子を追加することにより，コストの高い高周波クロック出力ピンの数を極めて少なくできる。例えば本例においては、コストの高い高周波クロック出力ピンの数を最小にすることができる。したがって，この方法は，ＶＬＳＩの評価やテストに好適である。
本実施形態のクロック・スキュー測定法は，上記のようにＭＰＵ等の半導体チップの分配クロック信号間のクロック・スキューを推定するだけでなく，その他の信号のクロック・スキュー推定にも適用することができる。
以上では，クロック信号選択素子の出力が１つであるとして説明してきたが，本発明は，クロック信号選択素子の出力が１つである場合に限定されるものではなく，２つ以上の出力をもつクロック信号選択素子をもちいたクロック・スキュー測定にも適用できる。
解析信号をもちいた瞬時位相（ｉｎｓｔａｎｔａｎｅｏｕｓ ｐｈａｓｅ）推定法
実信号ｘ（ｔ）の解析信号（ａｎａｌｙｔｉｃ ｓｉｇｎａｌ）ｚ（ｔ）は，次式の複素信号で定義される。
ここで，ｊは虚数単位であり，複素信号ｚ（ｔ）の虚数部（ｉｍａｇｉｎａｒｙ ｐａｒｔ）
である。
一方，時間波形ｘ（ｔ）のＨｉｌｂｅｒｔ変換は，次式で定義される。
Ｈｉｌｂｅｒｔ変換は，ｘ（ｔ）を全帯域通過フィルタを通過させたときの出力と等価
いが，その位相はπ／２だけシフトする。
実信号ｘ（ｔ）の瞬時位相波形φ（ｔ）は，解析信号ｚ（ｔ）から次式をもちいてもとめられる。
つぎに，Ｈｉｌｂｅｒｔ変換をもちいて瞬時位相を推定するアルゴリズムについて説明する。はじめに，図９に示す被測定クロック信号
にＨｉｌｂｅｒｔ変換を適用して複素信号の虚数部に対応する信号
を求めることにより，被測定クロック信号ｘ（ｔ）を解析信号
に変換する。図１０に変換された解析信号を示す。ここで，えられた解析信号には帯域通過フィルタ処理が施されている。これは，ジッタが被測定クロック信号の基本周波数の揺らぎに対応するため，ジッタ解析において被測定クロック信号の基本周波数付近の信号成分のみをあつかうためである。つぎに，もとめられた解析信号ｚ（ｔ）から式（４１）をもちいて位相関数φ（ｔ）を推定する。
ここで，φ（ｔ）は，−πから＋πの範囲の位相の主値（ｐｒｉｎｃｉｐａｌ ｖａｌｕｅ）をもちいて表され，＋πから−πに変化する付近で不連続点をもつ。図１１に推定された位相関数φ（ｔ）を示す。最後に，不連続な位相関数φ（ｔ）をアンラップする（ｕｎｗｒａｐｐｉｎｇ）（すなわち，主値φ（ｔ）に２πの整数倍を適切に加える）ことにより，不連続を取り除き連続な瞬時位相φ（ｔ）をえることができる。
図１２にアンラップされた連続な瞬時位相関数φ（ｔ）を示す。
高速フーリエ変換をもちいた解析信号への変換
実信号から解析信号への変換は，高速フーリエ変換（Ｆａｓｔ Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍａｔｉｏｎ）をもちいたデジタル信号処理により実現できる。
はじめに，図１３に示す離散化された被測定クロック信号ｘ（ｔ）にＦＦＴを適用し，被測定クロック信号の両側スペクトル（正と負の周波数をもつ）Ｘ（ｆ）をえる。えられた両側スペクトルＸ（ｆ）を図１４に示す。つぎに，スペクトルＸ（ｆ）の正の周波数成分における基本周波数付近のデータのみを残して残りのデータをゼロとし，さらに，正の周波数成分を２倍する。周波数領域におけるこれらの処理が，時間領域において被測定クロック信号を帯域制限し解析信号に変換することに対応する。えられた周波数領域の信号Ｚ（ｆ）を図１５に示す。最後に，えられた信号Ｚ（ｆ）に逆ＦＦＴを適用することにより，帯域制限された解析信号ｚ（ｔ）をえることができる。帯域制限された解析信号ｚ（ｔ）を図１６に示す。
また，瞬時位相推定が目的であるとき，正の周波数成分を２倍する処理は省略することができる。
タイミング・ジッタ推定法
つぎに，本実施形態のクロック・スキュー測定方法でもちいられるタイミング・ジッタ推定方法について説明する。
ジッタのないクロック信号は，基本周波数（ｆｕｎｄａｍｅｎｔａｌ ｆｒｅｑｕｅｎｃｙ）ｆ０をもつ方形波（ｓｑｕａｒｅ ｗａｖｅ）である。この信号は，Ｆｏｕｒｉｅｒ解析によって周波数ｆ０，３ｆ０，５ｆ０，…からなる高調波（ｈａｒｍｏｎｉｃｓ）に分解できる。ジッタは被測定信号の基本周波数の揺らぎに対応するため，ジッタ解析においては基本周波数付近の信号成分のみを取りあつかう。
ジッタをもつクロック信号（被測定クロック信号）の基本サイン波（ｆｕｎｄａｍｅｎｔａｌ ｓｉｎｕｓｏｉｄａｌ ｗａｖｅ）成分は，振幅をＡ，基本周期をＴ０とすると，
で表される。ここで，φ（ｔ）は，被測定クロック信号の瞬時位相であり，基本周期Ｔ０を含むリニア瞬時位相成分２πｔ／Ｔ０と，初期位相角φ０（計算上はゼロとできる）と，瞬時位相雑音成分Δφ（ｔ）の和で表される。
瞬時位相雑音成分Δφ（ｔ）がゼロのとき，被測定クロック信号の立ち上がりゼロクロス点間は一定周期Ｔ０だけ隔たっている。ゼロでないΔφ（ｔ）は，被測定クロック信号のゼロクロス点を揺るがせる。すなわち，ゼロクロス点ｎＴ０におけるΔφ（ｎＴ０）はゼロクロス点の時間変動を表し，タイミング・ジッタと呼ばれる。したがって，被測定クロック信号の瞬時位相φ（ｔ）を推定し，ゼロクロス点における瞬時位相と直線位相（ジッタのない理想クロック信号の位相波形に対応する）２πｔ／Ｔ０＋φ０との差，すなわち，瞬時位相雑音Δφ（ｔ）をもとめることにより，被測定クロック信号のタイミング・ジッタをもとめることができる。
本実施形態のタイミング・ジッタ推定方法は，最初に，図１７に示す被測定信号ｘ（ｔ）を複素数の解析信号ｚ（ｔ）に変換する。変換された解析信号ｚ（ｔ）を図１８に示す。図１８において，実線は解析信号の実数部，破線は解析信号の虚数部を示す。つぎに，解析信号ｚ（ｔ）から被測定信号ｘ（ｔ）の瞬時位相φ（ｔ）を推定する。推定された瞬時位相波形φ（ｔ）を図１９に示す。つぎに，瞬時位相波形データにたいし最小二乗法による直線適合をおこなって，ジッタのない理想信号の瞬時位相波形に相当するリニア瞬時位相φｌｉｎｅａｒ（ｔ）をもとめ，瞬時位相φ（ｔ）とリニア瞬時位相φｌｉｎｅａｒ（ｔ）の差分を計算することにより被測定信号の瞬時位相雑音Δφ（ｔ）をもとめる。もとめた瞬時位相雑音波形Δφ（ｔ）を図２０に示す。つぎに，解析信号ｚ（ｔ）の実数部ｘ（ｔ）の各ゼロクロス点にもっとも近いタイミング（近似ゼロクロス点）で瞬時位相雑音波形Δφ（ｔ）をサンプリングし，ゼロクロス・タイミングｎＴ０における瞬時位相雑音，すなわちタイミング・ジッタΔφ［ｎ］（＝Δφ（ｎＴ０））を推定する。推定されたタイミング・ジッタ波形Δφ［ｎ］を図２１に示す。
本実施形態のタイミング・ジッタ推定法は，波形クリップ手段をもちいて，被測定信号の振幅変調（ａｍｐｌｉｔｕｄｅ ｍｏｄｕｌａｔｉｏｎ，ＡＭ）成分を取り除きジッタに対応する位相変調（ｐｈａｓｅ ｍｏｄｕｌａｔｉｏｎ，ＰＭ）成分のみを残すことにより，タイミング・ジッタを高精度に推定することもできる。
また，本実施形態のタイミング・ジッタ推定法は，低周波数成分除去手段をもちいて，位相雑音信号の低周波数成分を取り除いてもよい。
近似ゼロクロス点の検出法
つぎに，近似ゼロクロス点の検出法について述べる。はじめに，入力された被測定クロック信号の解析信号の実数部ｘ（ｔ）の最大値を１００％レベル，最小値を０％レベルとし，ゼロクロスのレベルとして５０％レベルの信号値Ｖ５０％を算出する。つぎに，ｘ（ｔ）の各隣り合うサンプル値と５０％レベルＶ５０％との差（ｘ（ｊ−１）−Ｖ５０％），（ｘ（ｊ）−Ｖ５０％）をもとめ，さらにこれらの積（ｘ（ｊ−１）−Ｖ５０％）×（ｘ（ｊ）−Ｖ５０％）を計算する。ｘ（ｔ）が５０％レベル，つまりゼロクロス・レベルを横切るときは，これらサンプル値（ｘ（ｊ−１）−Ｖ５０％），（ｘ（ｊ）−Ｖ５０％）の符号が負から正，または正から負となるから，前記積が負となったときは，ｘ（ｔ）がゼロクロス・レベルを横切ったことになり，その時点におけるサンプル値（ｘ（ｊ−１）−Ｖ５０％），（ｘ（ｊ）−Ｖ５０％）の絶対値の小さいほうの時刻ｊ−１またはｊが近似ゼロクロス点としてもとめられる。図２２に，解析信号の実数部ｘ（ｔ）の波形を示す。図２２中の○印は，検出された立ち上がりゼロクロス点にもっとも近い点（近似ゼロクロス点）を示す。
波形クリップ
波形クリップ手段は，入力信号からＡＭ成分を取り除き，ジッタに対応するＰＭ成分のみを残す。波形クリップは，アナログあるいはデジタルの入力信号にたいし，１）信号の値を定数倍（ｍｕｌｔｉｐｌｙ ｂｙ ａ ｃｏｎｓｔａｎｔ）し，２）あらかじめ決めたしきい（ｔｈｒｅｓｈｏｌｄ）値１より大きい信号値はしきい値１と置き換え，３）あらかじめ決めたしきい値２より小さい信号値はしきい値２と置き換えることによりおこなわれる。ここで，しきい値１はしきい値２より大きいと仮定する。ＡＭ成分をもっているクロック信号を図２３に示す。時間波形の包絡線（ｅｎｖｅｌｏｐｅ）が変動していることから，ＡＭ成分の存在がわかる。図２４は，クリップ手段によりクリップされたクロック信号を示す。時間波形は一定の包絡線を示しているから，ＡＭ成分が除かれているのを確認できる。
以下，本実施形態のクロック・スキュー測定装置の別の実施例について説明する。本実施例では，簡単のため，２つの被測定クロック信号間のクロック・スキューをもとめる装置および方法例を示すが，本発明は３つ以上の被測定クロック信号間のクロック・スキューも同様に測定することができる。
図２５は、クロック・スキュー測定装置１００の構成の一例を示す。本例において、被試験回路４０は、図３又は図４において説明した被試験回路と同一又は同様の機能及び構成を有する。
クロック・スキュー測定装置１００は、タイミング発生器１０、パターン発生器２０、ドライバ部３０、及びクロック・スキュー推定手段１０３を備える。タイミング発生器１０は、所定のタイミングを生成する。例えば、タイミング発生器１０は、被試験回路４０に試験パターンを供給するタイミングを示す信号を生成してよく、また基準クロック等の基準信号を生成してもよい。タイミング発生器１０は、生成した信号をパターン発生器２０に供給する。
パターン発生器２０は、被試験回路４０に供給するべき試験パターンを生成し、ドライバ部３０を介して被試験回路４０に供給する。また、パターン発生器２０は、生成した試験パターンに応じた基準信号をクロック・スキュー推定手段１０３に供給する。
被試験回路４０は、与えられた試験パターンに応じてそれぞれの出力ピンから出力データを出力する。このとき、被試験回路４０は、試験パターンに基づいてクロックを生成し、クロック分配回路を用いて分配クロックを被試験回路４０全体に分配し、出力ピンから分配クロックを出力する。
クロック・スキュー推定手段１０３は、出力ピンから出力される分配クロックを被測定クロック信号として受け取り、それぞれの被測定クロック信号間におけるクロック・スキューを測定する。クロック・スキュー推定手段１０３は、図３から図２４において説明したように、被測定クロック信号間におけるクロック・スキューを測定する。
図２６は、クロック・スキュー推定手段１０３の構成の一例を示す。クロック・スキュー推定手段１０３は、タイミング推定器１０４ａ、タイミング推定器１０４ｂ、タイミング誤差推定器１０５、クロック・スキュー算出器１０６、及び補正器１０７を有する。
被試験回路４０は、ドライバ部３０からクロック信号を受け取り、前述したように分配クロックを生成する。被試験回路４０は、図３又は図４において説明した被試験回路４０と同一又は同様の機能及び構成を有する。被試験回路４０のそれぞれのバッファ１０１は、測定対象の複数の分配クロックに対応して設けられる。また、クロック信号選択素子１０２は、上記複数のバッファ１０１から出力された被測定クロック信号のいずれかを順次選択し、選択した被測定クロック信号を順次出力する。
図２５において説明したドライバ部３０は、クロック信号選択素子１０２に、複数の被測定クロック信号のいずれを選択するべきかを示す選択信号を順次供給する選択信号供給部として機能する。また、ドライバ部３０は、複数のバッファ１０１のそれぞれに、被測定クロック信号をクロック信号選択素子１０２に供給させるか否かを制御する制御信号を供給する制御手段としても機能する。
タイミング推定手段１０４ａは、与えられた基準信号のエッジ・タイミング（基準タイミング）をもとめ、タイミング推定手段１０４ｂは、上記被測定クロック信号のエッジ・タイミング（被測定タイミング）をもとめる。タイミング推定手段１０４ａ及びタイミング推定手段１０４ｂは、図９から図２４において説明したように、それぞれの信号のエッジ・タイミングを算出する。
タイミング誤差測定手段１０５は、上記被測定タイミングと上記基準タイミングとのタイミング誤差をもとめる。，クロック・スキュー算出手段１０６は、上記タイミング誤差から上記複数の被測定クロック信号間のクロック・スキューをもとめる。補正手段１０７は、上記クロック・スキュー算出手段１０６でえられたクロック・スキュー値を補正する。タイミング推定手段の具体的な構成については後で述べる。
つぎに，本実施形態のクロック・スキュー測定装置１００を使用して被測定信号間のクロック・スキュー測定をおこなう場合の動作を説明する。図２７は本実施形態のクロック・スキュー測定方法の処理手順の一例を示している。はじめに，ステップ２０１において，ドライバ部３０は、クロック信号選択素子１０２の選択信号ＳＥＬとしてクロック信号選択素子１０２に“０”をあたえ，ＣＬＫ０を選択する。つぎに，ステップ２０２において，クロック・スキュー測定の基準信号として，バッファ１０１のＥＮＢ入力に，バッファ出力を許可する制御信号を回路の基準クロック・エッジに同期してあたえる。つぎに，タイミング推定手段１０４ａが，ステップ２０３において，基準信号ＥＮＢのエッジ・タイミングを測定する。つぎに，タイミング推定手段１０４ｂが，ステップ２０４において，被試験回路のクロック出力ピンに出力される被測定クロック信号ＣＬＫ０のエッジ・タイミングを測定する。つぎに，タイミング誤差測定手段１０５が，ステップ２０５において，上記ステップ２０４で測定された被測定タイミングと上記ステップ２０３で測定された基準タイミングの誤差をもとめる。つぎに，ステップ２０６において，ドライバ部３０は、クロック信号選択素子１０２の選択信号ＳＥＬとしてクロック信号選択素子１０２に“１”をあたえ，ＣＬＫ１を選択する。つぎに，ステップ２０７において，クロック・スキュー測定の基準信号として，バッファ１０１のＥＮＢ入力に，バッファ出力を許可する制御信号を回路の基準クロック・エッジに同期してあたえる。つぎに，タイミング推定手段１０４ａが，ステップ２０８において，基準信号ＥＮＢのエッジ・タイミングを測定する。つぎに，タイミング推定手段１０４ｂが，ステップ２０９において，被試験回路のクロック出力ピンに出力される被測定クロック信号ＣＬＫ１のエッジ・タイミングを測定する。つぎに，タイミング誤差測定手段１０５が，ステップ２１０において，上記ステップ２０９で測定された被測定タイミングと上記ステップ２０３で測定された基準タイミングの誤差をもとめる。つぎに，クロック・スキュー算出手段１０６が，ステップ２１１において，上記ステップ２０５，２１０で測定されたタイミング誤差の差をもとめることによりＣＬＫ０とＣＬＫ１間のクロック・スキューをもとめる。最後に，補正手段１０７が，ステップ２１２において，上記ステップ２１０で測定されたクロック・スキューを補正し，処理を終了する。被測定タイミングと基準タイミングの誤差をもとめる上記ステップ２０５，２１０において，タイミング誤差測定手段１０５は，式（５）または式（６）をもちいて被測定タイミングと基準タイミングの誤差をもとめる。また，ＣＬＫ０とＣＬＫ１間のクロック・スキューをもとめるステップ２１１において，クロック・スキュー算出手段１０６は，式（７）をもちいてタイミング誤差の差をもとめる。また，クロック・スキューを補正するステップ２１２において，補正手段１０７は，式（８）をもちいてクロック・スキューを配線遅延時間の差で補正する。また，上記ステップ２１１において，クロック・スキュー算出手段１０６は，必要に応じて式（７）の絶対値をもとめてもよい。また，クロックの出力配線がバランスよく設計・レイアウトされており，各配線遅延時間の差が０のとき，上記ステップ２１２は省略してもよい。また，クロック・スキューの測定精度を向上するために，ステップ２０１からステップ２１２までを複数回繰り返し，えられたクロック・スキューの平均をもとめてもよい。
図２８は本実施形態のクロック・スキュー測定方法の処理手順の別の一例を示している。はじめに，ステップ３０１において，ドライバ部３０は、選択信号ＳＥＬとしてクロック信号選択素子１０２に“０”をあたえ，ＣＬＫ０を選択する。つぎに，タイミング推定手段１０５ａが，ステップ３０２において，被試験回路に入力されているシステム・クロックを測定し，基準エッジ・タイミングをもとめる。つぎに，タイミング推定手段１０４ｂが，ステップ３０３において，被試験回路のクロック出力ピンに出力されるクロック信号ＣＬＫ０のエッジ・タイミングを測定する。つぎに，タイミング誤差測定手段１０５が，ステップ３０４において，上記ステップ３０３で測定された被測定タイミングと上記ステップ３０２で測定された基準タイミングの誤差をもとめる。つぎに，ステップ３０５において，ドライバ部３０は、選択信号ＳＥＬとしてクロック信号選択素子１０２に“１”をあたえ，ＣＬＫ１を選択する。つぎに，タイミング推定手段１０４ａが，ステップ３０６において，システム・クロックを測定し，基準エッジ・タイミングをもとめる。つぎに，タイミング推定手段１０４ｂが，ステップ３０７において，被試験回路のクロック出力ピンに出力されるクロック信号ＣＬＫ１のエッジ・タイミングを測定する。つぎに，タイミング誤差測定手段１０５が，ステップ３０８において，上記ステップ３０７で測定された被測定タイミングと上記ステップ３０６で測定された基準タイミングの誤差をもとめる。つぎに，クロック・スキュー算出手段１０６が，ステップ３０９において，上記ステップ３０４，３０８で測定されたタイミング誤差の差をもとめることによりＣＬＫ０とＣＬＫ１間のクロック・スキューをもとめる。最後に，補正手段１０７が，ステップ３１０において，上記ステップ３０９で測定されたクロック・スキューを補正し，処理を終了する。被測定タイミングと基準タイミングの誤差をもとめる上記ステップ３０４，３０８において，タイミング誤差測定手段１０５は，式（３５）または式（３６）をもちいて被測定タイミングと基準タイミングの誤差，すなわち，システム・クロックと被測定クロック間のスキューをもとめる。また，ＣＬＫ０とＣＬＫ１間のクロック・スキューをもとめるステップ３０９において，クロック・スキュー算出手段１０６は，式（３７）をもちいてタイミング誤差の差をもとめる。また，クロック・スキューを補正するステップ２１２において，補正手段１０７は，式（３８）をもちいてクロック・スキューを配線遅延時間の差で補正する。また，上記ステップ３０９において，クロック・スキュー算出手段１０６は，必要に応じて式（３７）の絶対値をもとめてもよい。また，例えばクロックの出力配線がバランスよく設計・レイアウトされており，各配線遅延時間の差が極めて少ないとき，上記ステップ３１０は省略してもよい。また，クロック信号のエッジ・タイミングをもとめるステップ３０２，３０３，３０６，３０７は，図３０に示す処理手順で置き換えてもよい。
上記タイミング推定手段１０４ａ，１０４ｂは，図２９に示す構成でも実現できる。図２９は，本実施形態のタイミング推定手段の構成の一例を示している。このタイミング推定手段４００は，入力されたクロック信号を複素数の解析信号に変換する解析信号変換手段４０１と，上記解析信号の瞬時位相をもとめる瞬時位相推定手段４０２と，上記瞬時位相から上記入力信号のリニア瞬時位相をもとめるリニア瞬時位相推定手段４０３と，上記リニア瞬時位相の初期位相角をもとめることにより，上記クロック信号の理想エッジ・タイミングをえる初期位相角推定手段４０４と，上記瞬時位相から上記リニア瞬時位相を除去して瞬時位相雑音をえるリニア位相除去手段４０５と，上記瞬時位相雑音を入力とし，上記解析信号の実数部のゼロクロス・タイミングに近い上記瞬時位相雑音データのみをリサンプリングし，上記クロック信号のタイミング・ジッタ系列を出力するゼロクロス・リサンプリング手段４０６と，によって構成されている。解析信号変換手段４０１は，図３１，図３３，図３５に示す構成をもちいることができる。
つぎに，本実施形態のタイミング推定手段４００を使用して被測定クロック信号のエッジ・タイミングを算出する場合の動作を説明する。また、タイミング推定手段４００が基準信号のエッジ・タイミングを算出する場合についても、同様の動作を行う。図３０は本実施形態のタイミング推定方法の処理手順を示している。はじめに，解析信号変換手段４０１が，ステップ５０１において，入力された被測定クロック信号を所定の周波数成分を選択的に通過させた解析信号に変換する。つぎに，瞬時位相推定手段４０２が，ステップ５０２において，解析信号変換手段４０１からえられた解析信号をもちいて被測定クロック信号の瞬時位相を推定する。つぎに，リニア位相推定手段４０３が，ステップ５０３において，瞬時位相推定手段４０２で推定された上記瞬時位相から理想的なクロック信号に対応するリニア瞬時位相を推定する。つぎに，初期位相角推定手段４０４が，ステップ５０４において，リニア位相推定手段４０３で推定されたリニア瞬時位相の初期位相角をもとめることにより，上記被測定クロック信号の理想エッジ・タイミングをもとめる。つぎに，リニア位相除去手段４０５は，ステップ５０５において，上記瞬時位相から上記リニア瞬時位相を除去して瞬時位相雑音を推定する。最後に，ゼロクロス・リサンプリング手段４０６が，ステップ５０６において，リニア位相除去手段４０５で推定された上記瞬時位相雑音から，上記解析信号の実数部のゼロクロス・タイミングに近い上記瞬時位相雑音データのみをリサンプリングし，タイミング・ジッタ系列を推定し，処理を終了する。
クロック信号の理想エッジ・タイミングをもとめる上記ステップ５０４において，初期位相角推定手段４０４は，式（２２）をもちいて理想エッジ・タイミングをもとめる。被測定クロック信号を解析信号に変換するステップ５０１は，図３２，図３４，図３６に示す手順でおこなうことができる。
図２９に示すタイミング推定手段は，被測定クロック信号の理想エッジ・タイミングのみを推定する手段としても構成できる。このとき，瞬時位相からリニア瞬時位相を除去して瞬時位相雑音をえるリニア位相除去手段４０５と，瞬時位相雑音から被測定クロック信号のタイミング・ジッタ系列をもとめるゼロクロス・リサンプリング手段４０６は省略できる。同様に，図３０に示すタイミング推定方法は，被測定クロック信号の理想エッジ・タイミングのみを推定してもよい。このとき，瞬時位相から上記リニア瞬時位相を除去して瞬時位相雑音を推定するステップ５０５と，瞬時位相雑音からタイミング・ジッタ系列を推定するステップ５０６は省略できる。
図３１は，本実施形態のタイミング推定手段４００でもちいられる解析信号変換手段の構成の一例を示している。解析信号変換手段６００は，被測定クロック信号から基本周波数付近の成分のみを取り出し，被測定クロック信号を帯域制限する帯域通過処理手段６０１と，帯域通過処理手段６０１の出力信号をＨｉｌｂｅｒｔ変換し入力信号のＨｉｌｂｅｒｔ変換対を生成するＨｉｌｂｅｒｔ変換手段６０２と，によって構成されている。帯域通過処理手段６０１は，アナログフィルタでもデジタルフィルタでもよいし，ＦＦＴなどのデジタル信号処理をもちいて実装してもよい。また，帯域通過処理手段６０１は，信号の通過帯域を自由に変更できるように構成してもよい。
つぎに，本実施形態の解析信号変換手段６００を使用して被測定信号を帯域制限された解析信号に変換する場合の動作を説明する。図３２は本実施形態の信号変換方法の処理手順を示している。はじめに，帯域通過処理手段６０１が，ステップ７０１において，被測定クロック信号から基本周波数付近の成分のみを取り出し，被測定クロック信号を帯域制限する。つぎに，Ｈｉｌｂｅｒｔ変換手段６０２が，ステップ７０２において，帯域制限された被測定クロック信号にＨｉｌｂｅｒｔ変換を適用し，解析信号の虚数部に対応する被測定クロック信号のＨｉｌｂｅｒｔ変換対を生成する。最後に，解析信号変換手段６００は，ステップ７０３において，帯域通過処理手段６０１の出力信号を解析信号の実数部，Ｈｉｌｂｅｒｔ変換手段７０２の出力信号を解析信号の虚数部として出力し，処理を終了する。
図３３は，本実施形態のタイミング推定手段４００でもちいられる解析信号変換手段の構成の別の一例を示している。解析信号変換手段８００は，上記被測定信号を周波数領域の両側スペクトル信号に変換する周波数領域変換手段８０１と，上記周波数領域の両側スペクトル信号における正の基本周波数付近の成分のみを取り出す帯域制限処理手段８０２と，上記帯域制限処理手段８０２の出力を時間領域の信号に逆変換する時間領域変換手段８０３と，によって構成されている。周波数領域変換手段８０１および時間領域変換手段８０３は，それぞれＦＦＴおよび逆ＦＦＴをもちいて実装してもよい。また，帯域制限処理手段８０２は，信号の通過帯域を自由に変更できるように構成してもよい。
つぎに，本実施形態の解析信号変換手段８００を使用して被測定クロック信号を帯城制限された解析信号に変換する場合の動作を説明する。図３４は本実施形態の信号変換方法の別の処理手順を示している。はじめに，周波数領域変換手段８０１が，ステップ９０１において，被測定クロック信号にＦＦＴを施し，時間領域の信号を周波数領域の両側スペクトル信号に変換する。つぎに，帯域制限処理手段８０２が，ステップ９０２において，変換された周波数領城の両側スペクトル信号にたいし，負の周波数成分をゼロに置き換える。つぎに，帯域制限処理手段８０２は，ステップ９０３において，負の周波数成分をゼロに置き換えられた片側スペクトル信号にたいし，上記被測定クロック信号の基本周波数付近の成分のみを残しその他の周波数成分をゼロに置き換え，周波数領域の信号を帯域制限する。最後に，時間領域変換手段８０３が，ステップ９０４において，帯域制限された片側スペクトル信号に逆ＦＦＴを施し，周波数領域の信号を時間領域の解析信号に変換し，処理を終了する。上記ステップ９０２およびステップ９０３は，処理の順番を入れ替えてもよく，被測定クロック信号の基本周波数付近の成分のみを残しその他の周波数成分をゼロに置き換え周波数領域の信号を帯域制限した後，両側スペクトル信号における負の周波数成分をゼロに置き換えてもよい。
図３５は，本実施形態のタイミング推定手段４００でもちいられる解析信号変換手段の構成の別の一例を示している。解析信号変換手段１０００は，被測定クロック信号を蓄積するバッファメモリ１００１と，バッファメモリ１００１より信号を前回取り出した分と一部重複させながら順次取り出す信号取り出し手段１００２と，その取り出された各部分信号に窓関数を乗算する窓関数乗算手段１００３と，窓関数を乗算された各部分信号を周波数領域の両側スペクトル信号に変換する周波数領域変換手段１００４と，その周波数領域に変換された両側スペクトル信号から被測定クロック信号の正の基本周波数付近の成分のみを取り出す帯域制限処理手段１００５と，上記帯域制限処理手段１００５の出力を時間領域の信号に逆変換する時間領域変換手段１００６と，その時間領域に変換された信号に上記窓関数の逆数を乗じて帯域制限された解析信号をえる逆窓関数乗算手段１００７と，によって構成されている。周波数領域変換手段１００４および時間領域変換手段１００６は，それぞれＦＦＴおよび逆ＦＦＴをもちいて実装してもよい。また，帯域制限処理手段１００５は，信号の通過帯域を自由に変更できるように構成してもよい。
つぎに，本実施形態の解析信号変換手段１０００を使用して被測定クロック信号を帯域制限された解析信号に変換する場合の動作を説明する。図３６は本実施形態の信号変換方法の別の処理手順を示している。はじめに，ステップ１１０１において，被測定クロック信号をバッファメモリ１００１に蓄積する。つぎに，信号取り出し手段１００２が，ステップ１１０２において，バッファメモリ１００１から蓄積された信号の一部を取り出す。つぎに，窓関数乗算手段１００３が，ステップ１１０３において，取り出された部分信号に窓関数を乗算する。つぎに，周波数領域変換手段１００４が，ステップ１１０４において，窓関数を乗算された部分信号にＦＦＴを施し，時間領域の信号を周波数領域の両側スペクトル信号に変換する。つぎに，帯域制限処理手段１００５が，ステップ１１０５において，変換された周波数領域の両側スペクトル信号にたいし，負の周波数成分をゼロに置き換える。つぎに，帯域制限処理手段１００５は，ステップ１１０６において，負の周波数成分をゼロに置き換えられた片側スペクトル信号にたいし，上記被測定クロック信号の基本周波数付近の成分のみを残しその他の周波数成分をゼロに置き換え，周波数領域の信号を帯域制限する。つぎに，時間領域変換手段１００６が，ステップ１１０７において，帯域制限された周波数領域の片側スペクトル信号に逆ＦＦＴを施し，周波数領域の信号を時間領域の信号に変換する。つぎに，逆窓関数乗算手段１００７は，ステップ１１０８において，逆変換された時間領域の信号にステップ１１０３で乗算した窓関数の逆数を乗算し，帯域制限された解析信号をもとめる。最後に，ステップ１１０９において，バッファメモリに処理されていないデータが存在するか否かを確認し，処理されていないデータが存在するならば，信号取り出し手段１００２が，ステップ１１１０において，バッファメモリ１００１より信号を前回取り出した分と一部重複させながら順次取り出した後，ステップ１１０３，１１０４，１１０５，１１０６，１１０７，１１０８，１１０９を繰り返し，処理されていないデータが存在しないならば，処理を終了する。上記ステップ１１０５およびステップ１１０６は，処理の順番を入れ替えてもよく，被測定クロック信号の基本周波数付近の成分のみを残しその他の周波数成分をゼロに置き換え周波数領域の信号を帯域制限した後，両側スペクトル信号における負の周波数成分をゼロに置き換えてもよい。
図３７は，本実施形態のクロック・スキュー測定装置の構成の別の一例を示している。このクロック・スキュー測定装置１２００は，アナログの被測定クロック信号及び基準信号を離散化（デジタル化）しデジタル信号に変換するＡＤ変換手段１２０１ａおよび１２０１ｂを具備することを除いて，図２６に示すクロック・スキュー測定装置と同様である（簡潔化のため，重複する部分の説明は省略する）。上記ＡＤ変換手段には，高速なＡＤ変換器，デジタイザ（ｄｉｇｉｔｉｚｅｒ），デジタル・サンプリング・オシロスコープをもちいるのが望ましい。
つぎに，本例のクロック・スキュー測定装置１２００を使用して被測定クロック信号のクロック・スキュー測定をおこなう場合の動作を説明する。図３８は本実施形態のクロック・スキュー測定方法の別の処理手順を示している。このクロック・スキュー測定方法は，ＡＤ変換手段１２０１ａおよび１２０１ｂが，アナログの基準信号と被測定クロック信号をサンプリング（離散化）しデジタル信号に変換するステップ１３０１，１３０２を具備することを除いて，図２７に示すクロック・スキュー測定方法と同様である（簡潔化のため，重複する部分の説明は省略する）。
上記アナログ信号をデジタル信号に変換するステップは，図３９に示すように，図２８に示すクロック・スキュー測定方法の処理手順にも同様に組み込むことができる。
図４０は，本実施形態のクロック・スキュー測定装置の構成の別の一例を示している。このクロック・スキュー測定装置１４００は，信号のＡＭ成分を除去する波形クリップ手段１４０１ａおよび１４０１ｂを具備することを除いて，図２５に示すクロック・スキュー測定装置１００と同様である（簡潔化のため，重複する部分の説明は省略する）。
つぎに，本例のクロック・スキュー測定装置１４００を使用して被測定クロック信号のクロック・スキュー測定をおこなう場合の動作を説明する。図４１は本実施形態のクロック・スキュー測定方法の別の処理手順を示している。このクロック・スキュー測定方法は，波形クリップ手段１４０１ａおよび１４０１ｂが，被測定クロック信号及び基準信号のＡＭ成分を取り除くステップ１５０１，１５０２を具備することを除いて，図２７に示すジッタ測定方法と同様である（簡潔化のため，重複する部分の説明は省略する）。
上記被測定クロック信号及び基準信号のＡＭ成分を取り除くステップは，図４２に示すように，図２８に示すクロック・スキュー測定方法の処理手順にも同様に組み込むことができる。
図４３は，本実施形態のタイミング推定手段の構成の別の一例を示している。このタイミング・ジッタ推定手段１６００は，瞬時位相雑音を入力とし，上記瞬時位相雑音の低周波成分を除去してゼロクロス・リサンプリング手段に出力する低周波位相雑音除去手段１６０１を具備することを除いて，図２９に示すタイミング推定手段と同様である（簡潔化のため，重複する部分の説明は省略する）。
つぎに，本例のタイミング推定手段１６００を使用して被測定クロック信号のエッジ・タイミングを推定する場合の動作を説明する。図４４は本実施形態のタイミング推定方法の別の処理手順を示している。このタイミング推定方法は，瞬時位相雑音を推定した後，低周波位相雑音除去手段１６０１が上記瞬時位相雑音の低周波成分を除去するステップ１７０１を具備することを除いて，図３０に示すタイミング推定方法と同様である（簡潔化のため，重複する部分の説明は省略する）。
本発明のクロック・スキュー測定装置およびクロック・スキュー測定方法によれば，被試験回路のクロック信号選択素子に被測定クロックを順次選択させることにより，コストの高い高周波クロック出力ピンの数を最小とすることができ，クロック・スキュー試験のコストを大幅に削減できる。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更又は改良を加えることが可能であることが当業者に明らかである。その様な変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。
産業上の利用可能性
上記説明から明らかなように、本発明のクロック・スキュー測定方法によれば、被試験回路のクロック信号選択素子に被測定クロックを順次選択させることにより、コストの高い高周波クロック出力ピンの数を最小とすることができ、クロック・スキュー試験のコストを大幅に低減することができる。
【図面の簡単な説明】
図１は、タイムインターバル・アナライザによるクロック・スキュー測定の一例を示す図である。
図２Ａは、クロック分配ネットワークを模式的に示す図である。
図２Ｂは、クロック・スキューのタイミングを模式的に示す図である。
図３は、本発明のクロック・スキュー測定回路の一例を示す図である。
図４は、本発明のクロック・スキュー測定回路の別の一例を示す図である。
図５Ａは、クロック分配ネットワークを模式的に示す図である。
図５Ｂは、クロック・スキューのタイミングを模式的に示す図である。
図６Ａは、被測定クロック信号ＣＬＫｊのタイミング・ジッタΔφｊ［ｎ］の一例を示す図である。
図６Ｂは、被測定クロック信号ＣＬＫｋのタイミング・ジッタΔφｋ［ｎ］の一例を示す図である。
図７は、異なるクロック・ドメインをもつクロック分配ネットワークを模式的に示す図である。
図８は、周波数逓倍をもちいたクロック・スキュー測定の原理を模式的に示す図である。
図９は、被測定クロック信号の一例を示す図である。
図１０は、変換された解析信号の一例を示す図である。
図１１は、不連続点をもつ瞬時位相信号の一例を示す図である。
図１２は、アンラップされた連続な瞬時位相信号の一例を示す図である。
図１３は、離散化された被測定信号の一例を示す図である。
図１４は、ＦＦＴによりえられた被測定信号の両側パワースペクトルの一例を示す図である。
図１５は、帯域制限された片側パワースペクトルの一例を示す図である。
図１６は、逆ＦＦＴによりえられた帯域制限された解析信号の一例を示す図である。
図１７は、被測定クロック信号の一例を示す図である。
図１８は、被測定クロック信号の解析信号の一例を示す図である。
図１９は、被測定クロック信号の瞬時位相波形の一例を示す図である。
図２０は、被測定クロック信号の瞬時位相雑音波形の一例を示す図である。
図２１は、被測定クロック信号のタイミング・ジッタ波形の一例を示す図である。
図２２は、被測定信号の近似ゼロクロス点の一例を示す図である。
図２３は、ＡＭ成分をもつ被測定クロック信号の一例を示す図である。
図２４は、ＡＭ成分をもたない被測定クロック信号の一例を示す図である。
図２５は、本発明のクロック・スキュー測定装置の構成の一例を示す図である。
図２６は、クロック・スキュー推定手段の構成の一例を示す図である。
図２７は、本発明のクロック・スキュー測定方法の一例を示すフローチャートである。
図２８は、本発明のクロック・スキュー測定方法の別の一例を示すフローチャートである。
図２９は、本発明のクロック・スキュー測定装置でもちいられるタイミング推定手段の構成の一例を示す図である。
図３０は、本発明のクロック・スキュー測定方法でもちいられるタイミング推定方法の一例を示すフローチャートである。
図３１は、本発明のクロック・スキュー測定装置でもちいられる解析信号変換手段の構成の一例を示す図である。
図３２は、本発明のクロック・スキュー測定方法でもちいられる解析信号変換方法の一例を示すフローチャートである。
図３３は、本発明のクロック・スキュー測定装置でもちいられる解析信号変換手段の構成の別の一例を示す図である。
図３４は、本発明のクロック・スキュー測定方法でもちいられる解析信号変換方法の別の一例を示すフローチャートである。
図３５は、本発明のクロック・スキュー測定装置でもちいられる解析信号変換手段の構成のさらに別の一例を示す図である。
図３６は、本発明のクロック・スキュー測定方法でもちいられる解析信号変換方法のさらに別の一例を示すフローチャートである。
図３７は、本発明のクロック・スキュー測定装置の構成のさらに別の一例を示す図である。
図３８は、本発明のクロック・スキュー測定方法のさらに別の一例を示すフローチャートである。
図３９は、本発明のクロック・スキュー測定方法のさらに別の一例を示すフローチャートである。
図４０は、本発明のクロック・スキュー測定装置の構成のさらに別の一例を示す図である。
図４１は、本発明のクロック・スキュー測定方法のさらに別の一例を示すフローチャートである。
図４２は、本発明のクロック・スキュー測定方法のさらに別の一例を示すフローチャートである。
図４３は、本発明のクロック・スキュー測定装置でもちいられるタイミング推定手段の構成の別の一例を示す図である。
図４４は、本発明のクロック・スキュー測定方法でもちいられるタイミング推定方法の別の一例を示すフローチャートである。
本発明は、半導体集積回路チップにおいて，クロック分配回路で分配された複数のオンチップ・クロック信号間のスキューを測定する，クロック・スキュー測定装置およびクロック・スキュー測定方法にかんする。また本出願は、下記の米国特許出願に関連する。文献の参照による組み込みが認められる指定国については、下記の出願に記載された内容を参照により本出願に組み込み、本出願の記載の一部とする。
１０／０３３，１８８ 出願日 ２００１年１０月２５日
背景技術
従来，オンチップ・クロック・スキューは，図１に示すように，被測定クロック信号を同時にチップ外へ取り出すことにより，タイムインターバル・アナライザ（Ｔｉｍｅ Ｉｎｔｅｒｖａｌ Ａｎａｌｙｚｅｒ）や周波数カウンタ（ｆｒｅｑｕｅｎｃｙ ｃｏｕｎｔｅｒ）をもちいて統計的に推定されている。タイムインターバル・アナライザは，被測定クロック信号と基準クロック信号のゼロクロス点のタイミング差を測定し，その揺らぎ（ｆｌｕｃｔｕａｔｉｏｎ）をヒストグラム解析（ｈｉｓｔｏｇｒａｍ ａｎａｌｙｓｉｓ）により測定する。タイムインターバル・アナライザをもちいたクロック・スキュー測定例については，たとえば，Ｗａｖｅｃｒｅｓｔ Ｃｏｒｐ．，Ｊｉｔｔｅｒ Ａｎａｌｙｓｉｓ Ｃｌｏｃｋ Ｓｏｌｕｔｉｏｎｓ，１９９８．に記載されている。
しかし，タイムインターバル・アナライザをもちいた従来のクロック・スキュー測定法は，複数の被測定クロック信号をチップ外に同時に取り出すために，コストの高い高周波クロック出力ピンを複数用意しなければならず，測定コストが非常に高いという問題がある。また，チップのピン数には限りがあるため，大規模な半導体集積回路ではごく少数の分配クロック信号間のスキューしか測定できず，回路全体のクロック・スキューを精確にもとめることができない。このため，オンチップ・クロック間のスキューを精確に制御するためには新しいクロック・スキュー測定法が必要である。
本発明の目的は，オンチップ・クロック信号間のスキューを効率的に推定できるクロック・スキュー測定装置とその方法を提供することにある。
発明の開示
上記課題を解決するために、本発明の第１の形態においては、複数の被測定クロック信号を受け取り、複数の被測定クロック信号のいずれかを選択して出力するクロック信号選択素子を有する被試験回路における複数の被測定クロック信号間のクロック・スキュー（ｃｌｏｃｋ ｓｋｅｗ）を測定する装置であって，クロック信号選択素子に、複数の被測定クロック信号のいずれを選択するべきかを示す選択信号を順次供給する選択信号供給部と、被試験回路に入力される基準信号と、選択信号に応じてクロック信号選択素子が順次選択した被測定クロック信号とを受け取り、受け取った基準信号と被測定クロック信号とのタイミング誤差を、クロック信号選択素子が選択した複数の被測定クロック信号のそれぞれについて順次測定し，クロック信号選択素子が選択した複数の被測定クロック信号間のクロック・スキューをもとめるクロック・スキュー推定手段と，を具備することを特徴とするクロック・スキュー測定装置を提供する。
被試験回路は、複数の被測定クロック信号のそれぞれをクロック信号選択素子に供給する複数のバッファを更に備え、クロック・スキュー測定装置は、複数のバッファのそれぞれに、受け取った被測定クロック信号を、クロック信号選択素子に供給させるか否かを制御する制御信号を供給する制御手段をさらに具備してよい。
クロック・スキュー推定手段は，被測定クロック信号間のクロック・スキューの確定的成分（ｄｅｔｅｒｍｉｎｉｓｔｉｃ ｃｏｍｐｏｎｅｎｔ）を測定してよい。
クロック・スキュー推定手段は，被測定クロック信号間のクロック・スキューの不規則成分（ｒａｎｄｏｍ ｃｏｍｐｏｎｅｎｔ）を測定してよい。
クロック・スキュー推定手段は，基準信号のエッジ・タイミングである被測定タイミング、および被測定クロック信号のエッジ・タイミングである基準タイミングをもとめるタイミング推定手段と，被測定タイミングと基準タイミングとのタイミング誤差をもとめるタイミング誤差測定手段と，タイミング誤差から複数の被測定クロック信号間のクロック・スキューをもとめるクロック・スキュー算出手段とを具備してよい。
クロック・スキュー推定手段は，クロック・スキュー算出手段でえられたクロック・スキュー値を補正する補正手段を，さらに具備してよい。
タイミング推定手段は，基準信号および被測定クロック信号の立ち上がりエッジまたは立ち下がりエッジのタイミングをもとめてよい。
タイミング推定手段は，被測定クロック信号を複素数の解析信号に変換する解析信号変換手段（ａｎａｌｙｔｉｃ ｓｉｇｎａｌ ｔｒａｎｓｆｏｒｍｅｒ）と，解析信号の瞬時位相をもとめる瞬時位相推定手段（ｉｎｓｔａｎｔａｎｅｏｕｓ ｐｈａｓｅ ｅｓｔｉｍａｔｏｒ）と，瞬時位相に基づいて被測定クロック信号のリニア瞬時位相をもとめるリニア瞬時位相推定手段（ｌｉｎｅａｒ ｉｎｓｔａｎｔａｎｅｏｕｓ ｐｈａｓｅ ｅｓｔｉｍａｔｏｒ）と，リニア瞬時位相の初期位相角をもとめることにより，被測定クロック信号の理想エッジ・タイミングをえる初期位相角推定手段（ｉｎｉｔｉａｌ ｐｈａｓｅ ｅｓｔｉｍａｔｏｒ）とを具備してよい。
タイミング推定手段は，瞬時位相からリニア瞬時位相を除去して瞬時位相雑音（ｉｎｓｔａｎｔａｎｅｏｕｓ ｐｈａｓｅ ｎｏｉｓｅ）をえるリニア位相除去手段（ｌｉｎｅａｒ ｔｒｅｎｄ ｒｅｍｏｖｅｒ）と，瞬時位相雑音を受け取り，解析信号の実数部のゼロクロス・タイミングに近い瞬時位相雑音データのみをリサンプリングし，被測定クロック信号のタイミング・ジッタ系列を出力するゼロクロス・リサンプリング手段（ｚｅｒｏ−ｃｒｏｓｓｉｎｇ ｒｅｓａｍｐｌｅｒ）とをさらに具備してよい。
解析信号変換手段は，被測定クロック信号を受け取り，受け取った被測定クロック信号から基本周波数付近の成分を取り出し，帯域制限信号を出力する帯域通過処理手段（ｂａｎｄ−ｐａｓｓ ｆｉｌｔｅｒ）と，帯域制限信号をＨｉｌｂｅｒｔ変換し入力信号のＨｉｌｂｅｒｔ変換対を生成するＨｉｌｂｅｒｔ変換手段（Ｈｉｌｂｅｒｔ ｔｒａｎｓｆｏｒｍｅｒ）とを具備してよい。
解析信号変換手段は，被測定クロック信号を受け取り，受け取った被測定クロック信号を周波数領域の両側スペクトル信号に変換する周波数領域変換手段（ｔｉｍｅ ｄｏｍａｉｎ ｔｏ ｆｒｅｑｕｅｎｃｙ ｄｏｍａｉｎ ｔｒａｎｓｆｏｒｍｅｒ）と，両側スペクトル信号における正の基本周波数付近の成分を取り出す帯域制限処理手段（ｂａｎｄｗｉｄｔｈ ｌｉｍｉｔｅｒ）と，帯域制限処理手段の出力を時間領域の信号に逆変換する時間領域変換手段（ｆｒｅｑｕｅｎｃｙ ｄｏｍａｉｎ ｔｏ ｔｉｍｅ ｄｏｍａｉｎ ｔｒａｎｓｆｏｒｍｅｒ）とを具備してよい。
解析信号変換手段は，クロック信号が供給され，クロック信号を蓄積するバッファメモリ（ｂｕｆｆｅｒ ｍｅｍｏｒｙ）と，バッファメモリより信号を前回取り出した分と一部重複させながら順次取り出す手段と，その取り出された各部分信号に窓関数（ｗｉｎｄｏｗ ｆｕｎｃｔｉｏｎ）を乗算する手段と，その乗算された各部分信号を周波数領域の両側スペクトル信号に変換する手段と，その周波数領域に変換された両側スペクトル信号から被測定信号の正の基本周波数付近の成分のみを取り出す帯域制限処理手段と，帯域通過処理手段の出力を時間領域の信号に逆変換する手段と，その時間領域に変換された信号に窓関数の逆数を乗じて帯域制限された（ｂａｎｄ−ｌｉｍｉｔｅｄ）解析信号をえる手段とを具備してよい。
クロック・スキュー推定手段は，基準信号および被測定クロック信号を受け取り，基準信号および被測定信号を離散化（デジタル化（ｄｉｇｉｔｉｚｅ））する，ＡＤ変換手段（ａｎａｌｏｇ−ｔｏ−ｄｉｇｉｔａｌ ｃｏｎｖｅｒｔｅｒ）を具備してよい。
クロック・スキュー推定手段は，基準信号および被測定クロック信号を受け取り，被測定クロック信号の振幅変調成分を除去し，被測定クロック信号の位相変調成分を取り出す，波形クリップ手段（ｗａｖｅｆｏｒｍ ｃｌｉｐｐｅｒ）を具備してよい。
解析信号変換手段は，被測定クロック信号の通過帯域が可変であってよい。
タイミング推定手段は，瞬時位相雑音を受け取り，瞬時位相雑音の低周波成分を除去してゼロクロス・リサンプリング手段に出力する低周波位相雑音除去手段を，さらに具備してよい。
本発明の第２の形態においては、複数の被測定クロック信号を受け取り、複数の被測定クロック信号のいずれかを選択して出力するクロック信号選択素子を有する被試験回路における複数の被測定クロック信号間のクロック・スキューを測定する方法であって，クロック信号選択素子に、複数の被測定クロック信号のいずれを選択するべきかを示す選択信号を順次供給する選択信号供給ステップと、被試験回路に入力される基準信号と、選択信号に応じてクロック信号選択素子が順次選択した被測定クロック信号とのタイミング誤差を、クロック信号選択素子が選択した複数の被測定クロック信号のそれぞれについて順次測定し，クロック信号選択素子が選択した複数の被測定クロック信号間のクロック・スキューをもとめるステップとを具備してよい。
被試験回路は、複数の被測定クロック信号のそれぞれをクロック信号選択素子に供給する複数のバッファを更に備え、クロック・スキュー測定方法は、複数のバッファのそれぞれに、受け取った被測定クロック信号を、クロック信号選択素子に供給させるか否かを制御する制御信号を供給する制御ステップをさらに具備してよい。
基準信号は被試験回路に供給されるシステム・クロック信号であってよい。
クロック・スキューをもとめるステップは，被測定クロック信号間のクロック・スキューの確定的成分を測定してよい。
クロック・スキューをもとめるステップは，被測定クロック信号間のクロック・スキューの不規則成分を測定してよい。
クロック・スキューをもとめるステップは，基準信号のエッジ・タイミングである基準タイミングをもとめるステップと，被測定クロック信号のエッジ・タイミングである被測定タイミングをもとめるステップと，被測定タイミングと基準タイミングの誤差をもとめるステップと，タイミング誤差に基づいて複数の被測定クロック信号間のクロック・スキューをもとめるステップとを具備してよい。
クロック・スキューをもとめるステップは，タイミング誤差からえられたクロック・スキュー値を補正するステップをさらに具備してよい。
エッジ・タイミングをもとめるステップは，基準信号および被測定クロック信号の立ち上がりエッジまたは立ち下がりエッジのタイミングをもとめてよい。
エッジ・タイミングをもとめるステップは，入力された被測定クロック信号を複素数の解析信号に変換するステップと，解析信号の瞬時位相をもとめるステップと，瞬時位相から被測定クロック信号のリニア瞬時位相をもとめるステップと，リニア瞬時位相の初期位相角をもとめることにより，被測定クロック信号の理想エッジ・タイミングをもとめるステップとを具備してよい。
エッジ・タイミングをもとめるステップは，瞬時位相からリニア瞬時位相を除去して瞬時位相雑音をえるステップと，解析信号の実数部のゼロクロス・タイミングに近い瞬時位相雑音をリサンプリングし，被測定クロック信号のタイミング・ジッタ系列をもとめるステップとをさらに具備してよい。
被測定クロック信号を複素数の解析信号に変換するステップは，被測定クロック信号から基本周波数付近の成分を取り出し，帯域制限信号を出力するステップと，帯域制限信号をＨｉｌｂｅｒｔ変換し、被測定クロック信号のＨｉｌｂｅｒｔ変換対を生成するステップとを具備してよい。
クロック信号を複素数の解析信号に変換するステップは，被測定クロック信号を周波数領域の両側スペクトル信号に変換するステップと，両側スペクトル信号における正の基本周波数付近の成分を取り出すステップと，帯域制限された両側スペクトル信号を時間領域の信号に逆変換するステップとを具備してよい。
クロック信号を複素数の解析信号に変換するステップは，被測定クロック信号をバッファメモリに蓄積するステップと，バッファメモリより信号を前回取り出した分と一部重複させながら順次取り出すステップと，その取り出された各部分信号に窓関数を乗算するステップと，その窓関数を乗算された各部分信号を周波数領域の両側スペクトル信号に変換するステップと，その周波数領域に変換された両側スペクトル信号から被測定信号の正の基本周波数付近の成分のみを取り出すステップと，帯域制限されたスペクトル信号を時間領域の信号に逆変換するステップと，その時間領域に変換された信号に窓関数の逆数を乗じて帯域制限された解析信号をえるステップとを具備してよい。
被測定タイミングと基準タイミングの誤差をもとめるステップは，複数の被測定タイミングと複数の基準タイミングから複数のタイミング誤差を計算するステップと，複数のタイミング誤差の平均をもとめるステップとをさらに具備し、クロック・スキューをもとめるステップは、複数のタイミング誤差の平均に基づいて、複数の被測定クロック信号間のクロック・スキューをもとめてよい。
クロック・スキューをもとめるステップは，基準信号および被測定クロック信号から信号の振幅変調成分を除去し，信号の位相変調成分のみを取り出すステップを具備してよい。
エッジ・タイミングをもとめるステップは，瞬時位相雑音が入力され，瞬時位相雑音の低周波成分を除去するステップをさらに具備してよい。
尚、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションも又、発明となりうる。
発明を実施するための最良の形態
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではなく、又実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
最初に，クロック・スキューについて定義する。クロック・スキュー（ｃｌｏｃｋ ｓｋｅｗ）は，図２Ａに示すように，たとえばクロック分配ネットワーク（ｃｌｏｃｋ ｄｉｓｔｒｉｂｕｔｉｏｎ ｎｅｔｗｏｒｋ）のクロック信号源（ｃｌｏｃｋ ｓｏｕｒｃｅ）ＣＬＫｇを基準として，分配クロック信号ＣＬＫｊとＣＬＫｋがそれぞれレジスタＲｊとＲｋへ到達するまでの遅れ時間τｊ ｃｄとτｋ ｃｄの差であたえられる。
本実施形態のクロック・スキュー測定方法は，クロック信号選択素子，たとえばマルチプレクサ（ｍｕｌｔｉｐｌｅｘｅｒ）をもちいて分配クロックを選択してチップ外に取り出し，取り出したクロック信号のエッジ・タイミングと基準タイミングとの時間差を順に測定し，測定された時間差の誤差をもとめることによりクロック・スキューを測定する。ここでは，簡単のため，２つの分配クロック間のスキューをもとめる方法について説明する。
図３に，本実施形態のクロック・スキュー測定回路の一例を示す。本例においてクロック・スキュー測定回路が測定する被試験回路４０は、分配クロックＣＬＫｊ，ＣＬＫｋを出力ピンに取り出すためのバッファと，各分配クロックを選択するクロック信号選択素子をもつ。クロック信号選択素子は、例えばマルチプレクサである。バッファは，クロック・スキュー測定回路に与えられる制御信号の一例である外部入力信号（ＥＮＢ信号）によってクロック信号を出力に伝搬するか否かを選択することができる。ここで，各バッファＢＵＦｊ，ＢＵＦｋは設計が同一であり，バッファの伝搬遅延時間をｄＢＵＦであると仮定する。また，配線Ｐｊの遅延時間をｄｊ，配線Ｐｋの遅延時間をｄｋ，マルチプレクサの伝搬遅延時間をｄＭＵＸ，クロック信号選択素子から出力までの遅延時間をｄＯＵＴとする。
本実施形態のクロック・スキュー測定方法は，選択された分配クロックと比較する基準信号として、分配クロックのクロック信号源ＣＬＫｇのエッジに同期したＥＮＢ信号をもちいる。ＥＮＢ信号とＣＬＫｇは同期しているので，ＥＮＢ信号のエッジ・タイ
つぎに，マルチプレクサの選択信号をＳＥＬ＝１としてＣＬＫｋを選択し，ＥＮＢ信号のエッジ・タイミングと出力ピンに出力されたＣＬＫｋのエッジ・タイミングの差Ｄｋを測定する。ＥＮＢ信号およびＣＬＫｋの立ち上がりエッジ・タイミング
最後に，測定された時間差ＤｋとＤｊの差を計算する。
したがって，各バッファとマルチプレクサを接続する配線Ｐｊ，Ｐｋがバランスよくレイアウトされており，遅延時間ｄｊ，ｄｋが等しいとき，本実施形態のクロック・スキュー測定方法をもちいてＤｋとＤｊの差をもとめることにより，ＣＬＫｊとＣＬＫｋ間のクロック・スキューをえることができる。
また，遅延時間ｄｊ，ｄｋが同一でない場合でも，ＤｋとＤｊの差を補正することによりＣＬＫｊとＣＬＫｋ間のクロック・スキューをもとめることができる。
図４は，本実施形態のクロック・スキュー測定回路の変形例を示している。図４においてバッファを制御するために供給するＭＥＡＳ信号を１とした状態でＥＮＢ信号を供給することにより，ＥＮＢ信号が配線ＰｊまたはＰｋを通って出力ピンＯＵＴまで伝搬する時間Ｄｊ ｅｎｂ，Ｄｋ ｅｎｂをそれぞれつぎのように測定できる。
クロック・スキュー測定法（２）
つぎに，解析信号による瞬時位相推定をもちいたクロック・スキュー測定方法について説明する。この方法は，クロック・スキューの確定的成分（ｄｅｔｅｒｍｉｎｉｓｔｉｃ ｃｏｍｐｏｎｅｎｔ）と不規則成分（ｒａｎｄｏｍ ｃｏｍｐｏｎｅｎｔ）をもとめることができる。
最初に，ジッタをもつクロック信号間のクロック・スキューについて定義する。クロック・スキューは，図５Ａに示すように，たとえばクロック分配ネットワークのクロック信号源ＣＬＫｇを基準として，分配クロック信号ＣＬＫｊとＣＬＫｋがそれぞれレジスタＲｊとＲｋへ到達するまでの遅れ時間τｊ ｃｄとτｋ ｃｄの差であたえられる。各クロックの立ち上がりエッジ・タイミングはジッタにより
各クロック信号ＣＬＫｇ，ＣＬＫｊ，ＣＬＫｋの立ち上がりエッジ・タイミングをそれぞれｔｇ ｃｄ，ｔｊ ｃｄ，ｔｋ ｃｄとする。また，各クロック信号ＣＬＫｇ，ＣＬＫｊ，ＣＬＫｋの理想クロック・エッジ・タイミング（ジッタをもたないときのクロック・エッジ・タイミング）をそれぞれ（ｎＴ）ｇ，（ｎＴ）ｊ，（ｎＴ）ｋとすると，各サイクルの遅れ時間τｊ ｃｄ（ｎＴ）およびτｋ ｃｄ（ｎＴ）は，それぞれ
式（１４）の第１項
ここで，被測定信号の初期位相角φ０は，瞬時位相波形データφ（ｋ）にたいし最小二乗法による直線適合（ｌｉｎｅａｒ ｌｉｎｅ ｆｉｔｔｉｎｇ）をおこなって，
また，被測定信号ｘ（ｔ）の初期位相角φ０は，クロック波形データｘ（ｋ）またはその基本サイン波成分にたいし最小二乗法によるコサイン波適合（ｃｏｓｉｎｅ ｗａｖｅ ｆｉｔｔｉｎｇ）をおこなって，
以上では，二つの被測定信号の対応するクロック・エッジは１周期以上離れていないと仮定した。対応するクロック・エッジが１周期以上離れているとき，確定的クロック・スキュー値は，初期位相角の差とクロック・エッジのオフセット時間の和でもとめられる。
また，確定的クロック・スキュー値は，各被測定信号のゼロクロス時刻をもとめ，対応するゼロクロス間の時間差の平均値を計算することによりもとめることもできる。
つぎに，異なる周波数をもつクロック信号間のクロック・スキューについて説明する。図７に示すクロック分配ネットワークを考える。クロック源ＰＬＬｇは，外部からあたえられる基準クロック（システム・クロック信号）ＣＬＫＧをＭ倍に逓倍し，クロックＣＬＫｊとＣＬＫｋをネットワークに分配する。図８（ａ）はシステム・クロックＣＬＫＧを，図８（ｃ）は逓倍されたクロックＣＬＫｊを示している。システム・クロックＣＬＫＧのΔΘ［１］［ｒａｄ］は，そのエッジの理想クロック・エッジからのタイミング変動を表す。したがって，図８（ｂ）に示すようにＭ倍に逓倍した理想クロックのエッジを仮定し，つぎにΔΘ［１］をＭ−１個コ
つぎに，基準クロック等の基準信号ＣＬＫＲをもちいて分配クロックＣＬＫｊ，ＣＬＫｇ間のクロックスキューをもとめる手順について説明する。
はじめに，ＣＬＫｊとＣＬＫＲのみを同時サンプリングし，式（１４）をもちいてＣＬＫｊとＣＬＫＲのスキュー
上記手順は，異なる周波数をもつクロック信号へも適用できる。このため，本実施形態のクロック・スキュー測定方法は，外部から被試験回路にあたえられるシステム・クロックを基準信号として，オンチップ・クロック信号間のクロック・スキューを測定する。
本実施形態のクロック・スキュー測定方法は，はじめに，分配クロックＣＬＫｊとシステム・クロックＣＬＫＧを同時サンプリングし，式（３０）をもちいてＣＬＫｊとＣＬＫＧのスキュー
本実施形態のクロック・スキュー測定法は，上記のようにＭＰＵ等の半導体チップの分配クロック信号間のクロック・スキューを推定するだけでなく，その他の信号のクロック・スキュー推定にも適用することができる。
以上では，クロック信号選択素子の出力が１つであるとして説明してきたが，本発明は，クロック信号選択素子の出力が１つである場合に限定されるものではなく，２つ以上の出力をもつクロック信号選択素子をもちいたクロック・スキュー測定にも適用できる。
解析信号をもちいた瞬時位相（ｉｎｓｔａｎｔａｎｅｏｕｓ ｐｈａｓｅ）推定法
実信号ｘ（ｔ）の解析信号（ａｎａｌｙｔｉｃ ｓｉｇｎａｌ）ｚ（ｔ）は，次式の複素信号で定義される。
一方，時間波形ｘ（ｔ）のＨｉｌｂｅｒｔ変換は，次式で定義される。
実信号ｘ（ｔ）の瞬時位相波形φ（ｔ）は，解析信号ｚ（ｔ）から次式をもちいてもとめられる。
高速フーリエ変換をもちいた解析信号への変換
実信号から解析信号への変換は，高速フーリエ変換（Ｆａｓｔ Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍａｔｉｏｎ）をもちいたデジタル信号処理により実現できる。
はじめに，図１３に示す離散化された被測定クロック信号ｘ（ｔ）にＦＦＴを適用し，被測定クロック信号の両側スペクトル（正と負の周波数をもつ）Ｘ（ｆ）をえる。えられた両側スペクトルＸ（ｆ）を図１４に示す。つぎに，スペクトルＸ（ｆ）の正の周波数成分における基本周波数付近のデータのみを残して残りのデータをゼロとし，さらに，正の周波数成分を２倍する。周波数領域におけるこれらの処理が，時間領域において被測定クロック信号を帯域制限し解析信号に変換することに対応する。えられた周波数領域の信号Ｚ（ｆ）を図１５に示す。最後に，えられた信号Ｚ（ｆ）に逆ＦＦＴを適用することにより，帯域制限された解析信号ｚ（ｔ）をえることができる。帯域制限された解析信号ｚ（ｔ）を図１６に示す。
また，瞬時位相推定が目的であるとき，正の周波数成分を２倍する処理は省略することができる。
タイミング・ジッタ推定法
つぎに，本実施形態のクロック・スキュー測定方法でもちいられるタイミング・ジッタ推定方法について説明する。
ジッタのないクロック信号は，基本周波数（ｆｕｎｄａｍｅｎｔａｌ ｆｒｅｑｕｅｎｃｙ）ｆ０をもつ方形波（ｓｑｕａｒｅ ｗａｖｅ）である。この信号は，Ｆｏｕｒｉｅｒ解析によって周波数ｆ０，３ｆ０，５ｆ０，…からなる高調波（ｈａｒｍｏｎｉｃｓ）に分解できる。ジッタは被測定信号の基本周波数の揺らぎに対応するため，ジッタ解析においては基本周波数付近の信号成分のみを取りあつかう。
ジッタをもつクロック信号（被測定クロック信号）の基本サイン波（ｆｕｎｄａｍｅｎｔａｌ ｓｉｎｕｓｏｉｄａｌ ｗａｖｅ）成分は，振幅をＡ，基本周期をＴ０とすると，
瞬時位相雑音成分Δφ（ｔ）がゼロのとき，被測定クロック信号の立ち上がりゼロクロス点間は一定周期Ｔ０だけ隔たっている。ゼロでないΔφ（ｔ）は，被測定クロック信号のゼロクロス点を揺るがせる。すなわち，ゼロクロス点ｎＴ０におけるΔφ（ｎＴ０）はゼロクロス点の時間変動を表し，タイミング・ジッタと呼ばれる。したがって，被測定クロック信号の瞬時位相φ（ｔ）を推定し，ゼロクロス点における瞬時位相と直線位相（ジッタのない理想クロック信号の位相波形に対応する）２πｔ／Ｔ０＋φ０との差，すなわち，瞬時位相雑音Δφ（ｔ）をもとめることにより，被測定クロック信号のタイミング・ジッタをもとめることができる。
本実施形態のタイミング・ジッタ推定方法は，最初に，図１７に示す被測定信号ｘ（ｔ）を複素数の解析信号ｚ（ｔ）に変換する。変換された解析信号ｚ（ｔ）を図１８に示す。図１８において，実線は解析信号の実数部，破線は解析信号の虚数部を示す。つぎに，解析信号ｚ（ｔ）から被測定信号ｘ（ｔ）の瞬時位相φ（ｔ）を推定する。推定された瞬時位相波形φ（ｔ）を図１９に示す。つぎに，瞬時位相波形データにたいし最小二乗法による直線適合をおこなって，ジッタのない理想信号の瞬時位相波形に相当するリニア瞬時位相φｌｉｎｅａｒ（ｔ）をもとめ，瞬時位相φ（ｔ）とリニア瞬時位相φｌｉｎｅａｒ（ｔ）の差分を計算することにより被測定信号の瞬時位相雑音Δφ（ｔ）をもとめる。もとめた瞬時位相雑音波形Δφ（ｔ）を図２０に示す。つぎに，解析信号ｚ（ｔ）の実数部ｘ（ｔ）の各ゼロクロス点にもっとも近いタイミング（近似ゼロクロス点）で瞬時位相雑音波形Δφ（ｔ）をサンプリングし，ゼロクロス・タイミングｎＴ０における瞬時位相雑音，すなわちタイミング・ジッタΔφ［ｎ］（＝Δφ（ｎＴ０））を推定する。推定されたタイミング・ジッタ波形Δφ［ｎ］を図２１に示す。
本実施形態のタイミング・ジッタ推定法は，波形クリップ手段をもちいて，被測定信号の振幅変調（ａｍｐｌｉｔｕｄｅ ｍｏｄｕｌａｔｉｏｎ，ＡＭ）成分を取り除きジッタに対応する位相変調（ｐｈａｓｅ ｍｏｄｕｌａｔｉｏｎ，ＰＭ）成分のみを残すことにより，タイミング・ジッタを高精度に推定することもできる。
また，本実施形態のタイミング・ジッタ推定法は，低周波数成分除去手段をもちいて，位相雑音信号の低周波数成分を取り除いてもよい。
近似ゼロクロス点の検出法
つぎに，近似ゼロクロス点の検出法について述べる。はじめに，入力された被測定クロック信号の解析信号の実数部ｘ（ｔ）の最大値を１００％レベル，最小値を０％レベルとし，ゼロクロスのレベルとして５０％レベルの信号値Ｖ５０％を算出する。つぎに，ｘ（ｔ）の各隣り合うサンプル値と５０％レベルＶ５０％との差（ｘ（ｊ−１）−Ｖ５０％），（ｘ（ｊ）−Ｖ５０％）をもとめ，さらにこれらの積（ｘ（ｊ−１）−Ｖ５０％）×（ｘ（ｊ）−Ｖ５０％）を計算する。ｘ（ｔ）が５０％レベル，つまりゼロクロス・レベルを横切るときは，これらサンプル値（ｘ（ｊ−１）−Ｖ５０％），（ｘ（ｊ）−Ｖ５０％）の符号が負から正，または正から負となるから，前記積が負となったときは，ｘ（ｔ）がゼロクロス・レベルを横切ったことになり，その時点におけるサンプル値（ｘ（ｊ−１）−Ｖ５０％），（ｘ（ｊ）−Ｖ５０％）の絶対値の小さいほうの時刻ｊ−１またはｊが近似ゼロクロス点としてもとめられる。図２２に，解析信号の実数部ｘ（ｔ）の波形を示す。図２２中の○印は，検出された立ち上がりゼロクロス点にもっとも近い点（近似ゼロクロス点）を示す。
波形クリップ
波形クリップ手段は，入力信号からＡＭ成分を取り除き，ジッタに対応するＰＭ成分のみを残す。波形クリップは，アナログあるいはデジタルの入力信号にたいし，１）信号の値を定数倍（ｍｕｌｔｉｐｌｙ ｂｙ ａ ｃｏｎｓｔａｎｔ）し，２）あらかじめ決めたしきい（ｔｈｒｅｓｈｏｌｄ）値１より大きい信号値はしきい値１と置き換え，３）あらかじめ決めたしきい値２より小さい信号値はしきい値２と置き換えることによりおこなわれる。ここで，しきい値１はしきい値２より大きいと仮定する。ＡＭ成分をもっているクロック信号を図２３に示す。時間波形の包絡線（ｅｎｖｅｌｏｐｅ）が変動していることから，ＡＭ成分の存在がわかる。図２４は，クリップ手段によりクリップされたクロック信号を示す。時間波形は一定の包絡線を示しているから，ＡＭ成分が除かれているのを確認できる。
以下，本実施形態のクロック・スキュー測定装置の別の実施例について説明する。本実施例では，簡単のため，２つの被測定クロック信号間のクロック・スキューをもとめる装置および方法例を示すが，本発明は３つ以上の被測定クロック信号間のクロック・スキューも同様に測定することができる。
図２５は、クロック・スキュー測定装置１００の構成の一例を示す。本例において、被試験回路４０は、図３又は図４において説明した被試験回路と同一又は同様の機能及び構成を有する。
クロック・スキュー測定装置１００は、タイミング発生器１０、パターン発生器２０、ドライバ部３０、及びクロック・スキュー推定手段１０３を備える。タイミング発生器１０は、所定のタイミングを生成する。例えば、タイミング発生器１０は、被試験回路４０に試験パターンを供給するタイミングを示す信号を生成してよく、また基準クロック等の基準信号を生成してもよい。タイミング発生器１０は、生成した信号をパターン発生器２０に供給する。
パターン発生器２０は、被試験回路４０に供給するべき試験パターンを生成し、ドライバ部３０を介して被試験回路４０に供給する。また、パターン発生器２０は、生成した試験パターンに応じた基準信号をクロック・スキュー推定手段１０３に供給する。
被試験回路４０は、与えられた試験パターンに応じてそれぞれの出力ピンから出力データを出力する。このとき、被試験回路４０は、試験パターンに基づいてクロックを生成し、クロック分配回路を用いて分配クロックを被試験回路４０全体に分配し、出力ピンから分配クロックを出力する。
クロック・スキュー推定手段１０３は、出力ピンから出力される分配クロックを被測定クロック信号として受け取り、それぞれの被測定クロック信号間におけるクロック・スキューを測定する。クロック・スキュー推定手段１０３は、図３から図２４において説明したように、被測定クロック信号間におけるクロック・スキューを測定する。
図２６は、クロック・スキュー推定手段１０３の構成の一例を示す。クロック・スキュー推定手段１０３は、タイミング推定器１０４ａ、タイミング推定器１０４ｂ、タイミング誤差推定器１０５、クロック・スキュー算出器１０６、及び補正器１０７を有する。
被試験回路４０は、ドライバ部３０からクロック信号を受け取り、前述したように分配クロックを生成する。被試験回路４０は、図３又は図４において説明した被試験回路４０と同一又は同様の機能及び構成を有する。被試験回路４０のそれぞれのバッファ１０１は、測定対象の複数の分配クロックに対応して設けられる。また、クロック信号選択素子１０２は、上記複数のバッファ１０１から出力された被測定クロック信号のいずれかを順次選択し、選択した被測定クロック信号を順次出力する。
図２５において説明したドライバ部３０は、クロック信号選択素子１０２に、複数の被測定クロック信号のいずれを選択するべきかを示す選択信号を順次供給する選択信号供給部として機能する。また、ドライバ部３０は、複数のバッファ１０１のそれぞれに、被測定クロック信号をクロック信号選択素子１０２に供給させるか否かを制御する制御信号を供給する制御手段としても機能する。
タイミング推定手段１０４ａは、与えられた基準信号のエッジ・タイミング（基準タイミング）をもとめ、タイミング推定手段１０４ｂは、上記被測定クロック信号のエッジ・タイミング（被測定タイミング）をもとめる。タイミング推定手段１０４ａ及びタイミング推定手段１０４ｂは、図９から図２４において説明したように、それぞれの信号のエッジ・タイミングを算出する。
タイミング誤差測定手段１０５は、上記被測定タイミングと上記基準タイミングとのタイミング誤差をもとめる。，クロック・スキュー算出手段１０６は、上記タイミング誤差から上記複数の被測定クロック信号間のクロック・スキューをもとめる。補正手段１０７は、上記クロック・スキュー算出手段１０６でえられたクロック・スキュー値を補正する。タイミング推定手段の具体的な構成については後で述べる。
つぎに，本実施形態のクロック・スキュー測定装置１００を使用して被測定信号間のクロック・スキュー測定をおこなう場合の動作を説明する。図２７は本実施形態のクロック・スキュー測定方法の処理手順の一例を示している。はじめに，ステップ２０１において，ドライバ部３０は、クロック信号選択素子１０２の選択信号ＳＥＬとしてクロック信号選択素子１０２に“０”をあたえ，ＣＬＫ０を選択する。つぎに，ステップ２０２において，クロック・スキュー測定の基準信号として，バッファ１０１のＥＮＢ入力に，バッファ出力を許可する制御信号を回路の基準クロック・エッジに同期してあたえる。つぎに，タイミング推定手段１０４ａが，ステップ２０３において，基準信号ＥＮＢのエッジ・タイミングを測定する。つぎに，タイミング推定手段１０４ｂが，ステップ２０４において，被試験回路のクロック出力ピンに出力される被測定クロック信号ＣＬＫ０のエッジ・タイミングを測定する。つぎに，タイミング誤差測定手段１０５が，ステップ２０５において，上記ステップ２０４で測定された被測定タイミングと上記ステップ２０３で測定された基準タイミングの誤差をもとめる。つぎに，ステップ２０６において，ドライバ部３０は、クロック信号選択素子１０２の選択信号ＳＥＬとしてクロック信号選択素子１０２に“１”をあたえ，ＣＬＫ１を選択する。つぎに，ステップ２０７において，クロック・スキュー測定の基準信号として，バッファ１０１のＥＮＢ入力に，バッファ出力を許可する制御信号を回路の基準クロック・エッジに同期してあたえる。つぎに，タイミング推定手段１０４ａが，ステップ２０８において，基準信号ＥＮＢのエッジ・タイミングを測定する。つぎに，タイミング推定手段１０４ｂが，ステップ２０９において，被試験回路のクロック出力ピンに出力される被測定クロック信号ＣＬＫ１のエッジ・タイミングを測定する。つぎに，タイミング誤差測定手段１０５が，ステップ２１０において，上記ステップ２０９で測定された被測定タイミングと上記ステップ２０３で測定された基準タイミングの誤差をもとめる。つぎに，クロック・スキュー算出手段１０６が，ステップ２１１において，上記ステップ２０５，２１０で測定されたタイミング誤差の差をもとめることによりＣＬＫ０とＣＬＫ１間のクロック・スキューをもとめる。最後に，補正手段１０７が，ステップ２１２において，上記ステップ２１０で測定されたクロック・スキューを補正し，処理を終了する。被測定タイミングと基準タイミングの誤差をもとめる上記ステップ２０５，２１０において，タイミング誤差測定手段１０５は，式（５）または式（６）をもちいて被測定タイミングと基準タイミングの誤差をもとめる。また，ＣＬＫ０とＣＬＫ１間のクロック・スキューをもとめるステップ２１１において，クロック・スキュー算出手段１０６は，式（７）をもちいてタイミング誤差の差をもとめる。また，クロック・スキューを補正するステップ２１２において，補正手段１０７は，式（８）をもちいてクロック・スキューを配線遅延時間の差で補正する。また，上記ステップ２１１において，クロック・スキュー算出手段１０６は，必要に応じて式（７）の絶対値をもとめてもよい。また，クロックの出力配線がバランスよく設計・レイアウトされており，各配線遅延時間の差が０のとき，上記ステップ２１２は省略してもよい。また，クロック・スキューの測定精度を向上するために，ステップ２０１からステップ２１２までを複数回繰り返し，えられたクロック・スキューの平均をもとめてもよい。
図２８は本実施形態のクロック・スキュー測定方法の処理手順の別の一例を示している。はじめに，ステップ３０１において，ドライバ部３０は、選択信号ＳＥＬとしてクロック信号選択素子１０２に“０”をあたえ，ＣＬＫ０を選択する。つぎに，タイミング推定手段１０５ａが，ステップ３０２において，被試験回路に入力されているシステム・クロックを測定し，基準エッジ・タイミングをもとめる。つぎに，タイミング推定手段１０４ｂが，ステップ３０３において，被試験回路のクロック出力ピンに出力されるクロック信号ＣＬＫ０のエッジ・タイミングを測定する。つぎに，タイミング誤差測定手段１０５が，ステップ３０４において，上記ステップ３０３で測定された被測定タイミングと上記ステップ３０２で測定された基準タイミングの誤差をもとめる。つぎに，ステップ３０５において，ドライバ部３０は、選択信号ＳＥＬとしてクロック信号選択素子１０２に“１”をあたえ，ＣＬＫ１を選択する。つぎに，タイミング推定手段１０４ａが，ステップ３０６において，システム・クロックを測定し，基準エッジ・タイミングをもとめる。つぎに，タイミング推定手段１０４ｂが，ステップ３０７において，被試験回路のクロック出力ピンに出力されるクロック信号ＣＬＫ１のエッジ・タイミングを測定する。つぎに，タイミング誤差測定手段１０５が，ステップ３０８において，上記ステップ３０７で測定された被測定タイミングと上記ステップ３０６で測定された基準タイミングの誤差をもとめる。つぎに，クロック・スキュー算出手段１０６が，ステップ３０９において，上記ステップ３０４，３０８で測定されたタイミング誤差の差をもとめることによりＣＬＫ０とＣＬＫ１間のクロック・スキューをもとめる。最後に，補正手段１０７が，ステップ３１０において，上記ステップ３０９で測定されたクロック・スキューを補正し，処理を終了する。被測定タイミングと基準タイミングの誤差をもとめる上記ステップ３０４，３０８において，タイミング誤差測定手段１０５は，式（３５）または式（３６）をもちいて被測定タイミングと基準タイミングの誤差，すなわち，システム・クロックと被測定クロック間のスキューをもとめる。また，ＣＬＫ０とＣＬＫ１間のクロック・スキューをもとめるステップ３０９において，クロック・スキュー算出手段１０６は，式（３７）をもちいてタイミング誤差の差をもとめる。また，クロック・スキューを補正するステップ２１２において，補正手段１０７は，式（３８）をもちいてクロック・スキューを配線遅延時間の差で補正する。また，上記ステップ３０９において，クロック・スキュー算出手段１０６は，必要に応じて式（３７）の絶対値をもとめてもよい。また，例えばクロックの出力配線がバランスよく設計・レイアウトされており，各配線遅延時間の差が極めて少ないとき，上記ステップ３１０は省略してもよい。また，クロック信号のエッジ・タイミングをもとめるステップ３０２，３０３，３０６，３０７は，図３０に示す処理手順で置き換えてもよい。
上記タイミング推定手段１０４ａ，１０４ｂは，図２９に示す構成でも実現できる。図２９は，本実施形態のタイミング推定手段の構成の一例を示している。このタイミング推定手段４００は，入力されたクロック信号を複素数の解析信号に変換する解析信号変換手段４０１と，上記解析信号の瞬時位相をもとめる瞬時位相推定手段４０２と，上記瞬時位相から上記入力信号のリニア瞬時位相をもとめるリニア瞬時位相推定手段４０３と，上記リニア瞬時位相の初期位相角をもとめることにより，上記クロック信号の理想エッジ・タイミングをえる初期位相角推定手段４０４と，上記瞬時位相から上記リニア瞬時位相を除去して瞬時位相雑音をえるリニア位相除去手段４０５と，上記瞬時位相雑音を入力とし，上記解析信号の実数部のゼロクロス・タイミングに近い上記瞬時位相雑音データのみをリサンプリングし，上記クロック信号のタイミング・ジッタ系列を出力するゼロクロス・リサンプリング手段４０６と，によって構成されている。解析信号変換手段４０１は，図３１，図３３，図３５に示す構成をもちいることができる。
つぎに，本実施形態のタイミング推定手段４００を使用して被測定クロック信号のエッジ・タイミングを算出する場合の動作を説明する。また、タイミング推定手段４００が基準信号のエッジ・タイミングを算出する場合についても、同様の動作を行う。図３０は本実施形態のタイミング推定方法の処理手順を示している。はじめに，解析信号変換手段４０１が，ステップ５０１において，入力された被測定クロック信号を所定の周波数成分を選択的に通過させた解析信号に変換する。つぎに，瞬時位相推定手段４０２が，ステップ５０２において，解析信号変換手段４０１からえられた解析信号をもちいて被測定クロック信号の瞬時位相を推定する。つぎに，リニア位相推定手段４０３が，ステップ５０３において，瞬時位相推定手段４０２で推定された上記瞬時位相から理想的なクロック信号に対応するリニア瞬時位相を推定する。つぎに，初期位相角推定手段４０４が，ステップ５０４において，リニア位相推定手段４０３で推定されたリニア瞬時位相の初期位相角をもとめることにより，上記被測定クロック信号の理想エッジ・タイミングをもとめる。つぎに，リニア位相除去手段４０５は，ステップ５０５において，上記瞬時位相から上記リニア瞬時位相を除去して瞬時位相雑音を推定する。最後に，ゼロクロス・リサンプリング手段４０６が，ステップ５０６において，リニア位相除去手段４０５で推定された上記瞬時位相雑音から，上記解析信号の実数部のゼロクロス・タイミングに近い上記瞬時位相雑音データのみをリサンプリングし，タイミング・ジッタ系列を推定し，処理を終了する。
クロック信号の理想エッジ・タイミングをもとめる上記ステップ５０４において，初期位相角推定手段４０４は，式（２２）をもちいて理想エッジ・タイミングをもとめる。被測定クロック信号を解析信号に変換するステップ５０１は，図３２，図３４，図３６に示す手順でおこなうことができる。
図２９に示すタイミング推定手段は，被測定クロック信号の理想エッジ・タイミングのみを推定する手段としても構成できる。このとき，瞬時位相からリニア瞬時位相を除去して瞬時位相雑音をえるリニア位相除去手段４０５と，瞬時位相雑音から被測定クロック信号のタイミング・ジッタ系列をもとめるゼロクロス・リサンプリング手段４０６は省略できる。同様に，図３０に示すタイミング推定方法は，被測定クロック信号の理想エッジ・タイミングのみを推定してもよい。このとき，瞬時位相から上記リニア瞬時位相を除去して瞬時位相雑音を推定するステップ５０５と，瞬時位相雑音からタイミング・ジッタ系列を推定するステップ５０６は省略できる。
図３１は，本実施形態のタイミング推定手段４００でもちいられる解析信号変換手段の構成の一例を示している。解析信号変換手段６００は，被測定クロック信号から基本周波数付近の成分のみを取り出し，被測定クロック信号を帯域制限する帯域通過処理手段６０１と，帯域通過処理手段６０１の出力信号をＨｉｌｂｅｒｔ変換し入力信号のＨｉｌｂｅｒｔ変換対を生成するＨｉｌｂｅｒｔ変換手段６０２と，によって構成されている。帯域通過処理手段６０１は，アナログフィルタでもデジタルフィルタでもよいし，ＦＦＴなどのデジタル信号処理をもちいて実装してもよい。また，帯域通過処理手段６０１は，信号の通過帯域を自由に変更できるように構成してもよい。
つぎに，本実施形態の解析信号変換手段６００を使用して被測定信号を帯域制限された解析信号に変換する場合の動作を説明する。図３２は本実施形態の信号変換方法の処理手順を示している。はじめに，帯域通過処理手段６０１が，ステップ７０１において，被測定クロック信号から基本周波数付近の成分のみを取り出し，被測定クロック信号を帯域制限する。つぎに，Ｈｉｌｂｅｒｔ変換手段６０２が，ステップ７０２において，帯域制限された被測定クロック信号にＨｉｌｂｅｒｔ変換を適用し，解析信号の虚数部に対応する被測定クロック信号のＨｉｌｂｅｒｔ変換対を生成する。最後に，解析信号変換手段６００は，ステップ７０３において，帯域通過処理手段６０１の出力信号を解析信号の実数部，Ｈｉｌｂｅｒｔ変換手段７０２の出力信号を解析信号の虚数部として出力し，処理を終了する。
図３３は，本実施形態のタイミング推定手段４００でもちいられる解析信号変換手段の構成の別の一例を示している。解析信号変換手段８００は，上記被測定信号を周波数領域の両側スペクトル信号に変換する周波数領域変換手段８０１と，上記周波数領域の両側スペクトル信号における正の基本周波数付近の成分のみを取り出す帯域制限処理手段８０２と，上記帯域制限処理手段８０２の出力を時間領域の信号に逆変換する時間領域変換手段８０３と，によって構成されている。周波数領域変換手段８０１および時間領域変換手段８０３は，それぞれＦＦＴおよび逆ＦＦＴをもちいて実装してもよい。また，帯域制限処理手段８０２は，信号の通過帯域を自由に変更できるように構成してもよい。
つぎに，本実施形態の解析信号変換手段８００を使用して被測定クロック信号を帯城制限された解析信号に変換する場合の動作を説明する。図３４は本実施形態の信号変換方法の別の処理手順を示している。はじめに，周波数領域変換手段８０１が，ステップ９０１において，被測定クロック信号にＦＦＴを施し，時間領域の信号を周波数領域の両側スペクトル信号に変換する。つぎに，帯域制限処理手段８０２が，ステップ９０２において，変換された周波数領城の両側スペクトル信号にたいし，負の周波数成分をゼロに置き換える。つぎに，帯域制限処理手段８０２は，ステップ９０３において，負の周波数成分をゼロに置き換えられた片側スペクトル信号にたいし，上記被測定クロック信号の基本周波数付近の成分のみを残しその他の周波数成分をゼロに置き換え，周波数領域の信号を帯域制限する。最後に，時間領域変換手段８０３が，ステップ９０４において，帯域制限された片側スペクトル信号に逆ＦＦＴを施し，周波数領域の信号を時間領域の解析信号に変換し，処理を終了する。上記ステップ９０２およびステップ９０３は，処理の順番を入れ替えてもよく，被測定クロック信号の基本周波数付近の成分のみを残しその他の周波数成分をゼロに置き換え周波数領域の信号を帯域制限した後，両側スペクトル信号における負の周波数成分をゼロに置き換えてもよい。
図３５は，本実施形態のタイミング推定手段４００でもちいられる解析信号変換手段の構成の別の一例を示している。解析信号変換手段１０００は，被測定クロック信号を蓄積するバッファメモリ１００１と，バッファメモリ１００１より信号を前回取り出した分と一部重複させながら順次取り出す信号取り出し手段１００２と，その取り出された各部分信号に窓関数を乗算する窓関数乗算手段１００３と，窓関数を乗算された各部分信号を周波数領域の両側スペクトル信号に変換する周波数領域変換手段１００４と，その周波数領域に変換された両側スペクトル信号から被測定クロック信号の正の基本周波数付近の成分のみを取り出す帯域制限処理手段１００５と，上記帯域制限処理手段１００５の出力を時間領域の信号に逆変換する時間領域変換手段１００６と，その時間領域に変換された信号に上記窓関数の逆数を乗じて帯域制限された解析信号をえる逆窓関数乗算手段１００７と，によって構成されている。周波数領域変換手段１００４および時間領域変換手段１００６は，それぞれＦＦＴおよび逆ＦＦＴをもちいて実装してもよい。また，帯域制限処理手段１００５は，信号の通過帯域を自由に変更できるように構成してもよい。
つぎに，本実施形態の解析信号変換手段１０００を使用して被測定クロック信号を帯域制限された解析信号に変換する場合の動作を説明する。図３６は本実施形態の信号変換方法の別の処理手順を示している。はじめに，ステップ１１０１において，被測定クロック信号をバッファメモリ１００１に蓄積する。つぎに，信号取り出し手段１００２が，ステップ１１０２において，バッファメモリ１００１から蓄積された信号の一部を取り出す。つぎに，窓関数乗算手段１００３が，ステップ１１０３において，取り出された部分信号に窓関数を乗算する。つぎに，周波数領域変換手段１００４が，ステップ１１０４において，窓関数を乗算された部分信号にＦＦＴを施し，時間領域の信号を周波数領域の両側スペクトル信号に変換する。つぎに，帯域制限処理手段１００５が，ステップ１１０５において，変換された周波数領域の両側スペクトル信号にたいし，負の周波数成分をゼロに置き換える。つぎに，帯域制限処理手段１００５は，ステップ１１０６において，負の周波数成分をゼロに置き換えられた片側スペクトル信号にたいし，上記被測定クロック信号の基本周波数付近の成分のみを残しその他の周波数成分をゼロに置き換え，周波数領域の信号を帯域制限する。つぎに，時間領域変換手段１００６が，ステップ１１０７において，帯域制限された周波数領域の片側スペクトル信号に逆ＦＦＴを施し，周波数領域の信号を時間領域の信号に変換する。つぎに，逆窓関数乗算手段１００７は，ステップ１１０８において，逆変換された時間領域の信号にステップ１１０３で乗算した窓関数の逆数を乗算し，帯域制限された解析信号をもとめる。最後に，ステップ１１０９において，バッファメモリに処理されていないデータが存在するか否かを確認し，処理されていないデータが存在するならば，信号取り出し手段１００２が，ステップ１１１０において，バッファメモリ１００１より信号を前回取り出した分と一部重複させながら順次取り出した後，ステップ１１０３，１１０４，１１０５，１１０６，１１０７，１１０８，１１０９を繰り返し，処理されていないデータが存在しないならば，処理を終了する。上記ステップ１１０５およびステップ１１０６は，処理の順番を入れ替えてもよく，被測定クロック信号の基本周波数付近の成分のみを残しその他の周波数成分をゼロに置き換え周波数領域の信号を帯域制限した後，両側スペクトル信号における負の周波数成分をゼロに置き換えてもよい。
図３７は，本実施形態のクロック・スキュー測定装置の構成の別の一例を示している。このクロック・スキュー測定装置１２００は，アナログの被測定クロック信号及び基準信号を離散化（デジタル化）しデジタル信号に変換するＡＤ変換手段１２０１ａおよび１２０１ｂを具備することを除いて，図２６に示すクロック・スキュー測定装置と同様である（簡潔化のため，重複する部分の説明は省略する）。上記ＡＤ変換手段には，高速なＡＤ変換器，デジタイザ（ｄｉｇｉｔｉｚｅｒ），デジタル・サンプリング・オシロスコープをもちいるのが望ましい。
つぎに，本例のクロック・スキュー測定装置１２００を使用して被測定クロック信号のクロック・スキュー測定をおこなう場合の動作を説明する。図３８は本実施形態のクロック・スキュー測定方法の別の処理手順を示している。このクロック・スキュー測定方法は，ＡＤ変換手段１２０１ａおよび１２０１ｂが，アナログの基準信号と被測定クロック信号をサンプリング（離散化）しデジタル信号に変換するステップ１３０１，１３０２を具備することを除いて，図２７に示すクロック・スキュー測定方法と同様である（簡潔化のため，重複する部分の説明は省略する）。
上記アナログ信号をデジタル信号に変換するステップは，図３９に示すように，図２８に示すクロック・スキュー測定方法の処理手順にも同様に組み込むことができる。
図４０は，本実施形態のクロック・スキュー測定装置の構成の別の一例を示している。このクロック・スキュー測定装置１４００は，信号のＡＭ成分を除去する波形クリップ手段１４０１ａおよび１４０１ｂを具備することを除いて，図２５に示すクロック・スキュー測定装置１００と同様である（簡潔化のため，重複する部分の説明は省略する）。
つぎに，本例のクロック・スキュー測定装置１４００を使用して被測定クロック信号のクロック・スキュー測定をおこなう場合の動作を説明する。図４１は本実施形態のクロック・スキュー測定方法の別の処理手順を示している。このクロック・スキュー測定方法は，波形クリップ手段１４０１ａおよび１４０１ｂが，被測定クロック信号及び基準信号のＡＭ成分を取り除くステップ１５０１，１５０２を具備することを除いて，図２７に示すジッタ測定方法と同様である（簡潔化のため，重複する部分の説明は省略する）。
上記被測定クロック信号及び基準信号のＡＭ成分を取り除くステップは，図４２に示すように，図２８に示すクロック・スキュー測定方法の処理手順にも同様に組み込むことができる。
図４３は，本実施形態のタイミング推定手段の構成の別の一例を示している。このタイミング・ジッタ推定手段１６００は，瞬時位相雑音を入力とし，上記瞬時位相雑音の低周波成分を除去してゼロクロス・リサンプリング手段に出力する低周波位相雑音除去手段１６０１を具備することを除いて，図２９に示すタイミング推定手段と同様である（簡潔化のため，重複する部分の説明は省略する）。
つぎに，本例のタイミング推定手段１６００を使用して被測定クロック信号のエッジ・タイミングを推定する場合の動作を説明する。図４４は本実施形態のタイミング推定方法の別の処理手順を示している。このタイミング推定方法は，瞬時位相雑音を推定した後，低周波位相雑音除去手段１６０１が上記瞬時位相雑音の低周波成分を除去するステップ１７０１を具備することを除いて，図３０に示すタイミング推定方法と同様である（簡潔化のため，重複する部分の説明は省略する）。
本発明のクロック・スキュー測定装置およびクロック・スキュー測定方法によれば，被試験回路のクロック信号選択素子に被測定クロックを順次選択させることにより，コストの高い高周波クロック出力ピンの数を最小とすることができ，クロック・スキュー試験のコストを大幅に削減できる。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更又は改良を加えることが可能であることが当業者に明らかである。その様な変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。
産業上の利用可能性
上記説明から明らかなように、本発明のクロック・スキュー測定方法によれば、被試験回路のクロック信号選択素子に被測定クロックを順次選択させることにより、コストの高い高周波クロック出力ピンの数を最小とすることができ、クロック・スキュー試験のコストを大幅に低減することができる。
【図面の簡単な説明】
図１は、タイムインターバル・アナライザによるクロック・スキュー測定の一例を示す図である。
図２Ａは、クロック分配ネットワークを模式的に示す図である。
図２Ｂは、クロック・スキューのタイミングを模式的に示す図である。
図３は、本発明のクロック・スキュー測定回路の一例を示す図である。
図４は、本発明のクロック・スキュー測定回路の別の一例を示す図である。
図５Ａは、クロック分配ネットワークを模式的に示す図である。
図５Ｂは、クロック・スキューのタイミングを模式的に示す図である。
図６Ａは、被測定クロック信号ＣＬＫｊのタイミング・ジッタΔφｊ［ｎ］の一例を示す図である。
図６Ｂは、被測定クロック信号ＣＬＫｋのタイミング・ジッタΔφｋ［ｎ］の一例を示す図である。
図７は、異なるクロック・ドメインをもつクロック分配ネットワークを模式的に示す図である。
図８は、周波数逓倍をもちいたクロック・スキュー測定の原理を模式的に示す図である。
図９は、被測定クロック信号の一例を示す図である。
図１０は、変換された解析信号の一例を示す図である。
図１１は、不連続点をもつ瞬時位相信号の一例を示す図である。
図１２は、アンラップされた連続な瞬時位相信号の一例を示す図である。
図１３は、離散化された被測定信号の一例を示す図である。
図１４は、ＦＦＴによりえられた被測定信号の両側パワースペクトルの一例を示す図である。
図１５は、帯域制限された片側パワースペクトルの一例を示す図である。
図１６は、逆ＦＦＴによりえられた帯域制限された解析信号の一例を示す図である。
図１７は、被測定クロック信号の一例を示す図である。
図１８は、被測定クロック信号の解析信号の一例を示す図である。
図１９は、被測定クロック信号の瞬時位相波形の一例を示す図である。
図２０は、被測定クロック信号の瞬時位相雑音波形の一例を示す図である。
図２１は、被測定クロック信号のタイミング・ジッタ波形の一例を示す図である。
図２２は、被測定信号の近似ゼロクロス点の一例を示す図である。
図２３は、ＡＭ成分をもつ被測定クロック信号の一例を示す図である。
図２４は、ＡＭ成分をもたない被測定クロック信号の一例を示す図である。
図２５は、本発明のクロック・スキュー測定装置の構成の一例を示す図である。
図２６は、クロック・スキュー推定手段の構成の一例を示す図である。
図２７は、本発明のクロック・スキュー測定方法の一例を示すフローチャートである。
図２８は、本発明のクロック・スキュー測定方法の別の一例を示すフローチャートである。
図２９は、本発明のクロック・スキュー測定装置でもちいられるタイミング推定手段の構成の一例を示す図である。
図３０は、本発明のクロック・スキュー測定方法でもちいられるタイミング推定方法の一例を示すフローチャートである。
図３１は、本発明のクロック・スキュー測定装置でもちいられる解析信号変換手段の構成の一例を示す図である。
図３２は、本発明のクロック・スキュー測定方法でもちいられる解析信号変換方法の一例を示すフローチャートである。
図３３は、本発明のクロック・スキュー測定装置でもちいられる解析信号変換手段の構成の別の一例を示す図である。
図３４は、本発明のクロック・スキュー測定方法でもちいられる解析信号変換方法の別の一例を示すフローチャートである。
図３５は、本発明のクロック・スキュー測定装置でもちいられる解析信号変換手段の構成のさらに別の一例を示す図である。
図３６は、本発明のクロック・スキュー測定方法でもちいられる解析信号変換方法のさらに別の一例を示すフローチャートである。
図３７は、本発明のクロック・スキュー測定装置の構成のさらに別の一例を示す図である。
図３８は、本発明のクロック・スキュー測定方法のさらに別の一例を示すフローチャートである。
図３９は、本発明のクロック・スキュー測定方法のさらに別の一例を示すフローチャートである。
図４０は、本発明のクロック・スキュー測定装置の構成のさらに別の一例を示す図である。
図４１は、本発明のクロック・スキュー測定方法のさらに別の一例を示すフローチャートである。
図４２は、本発明のクロック・スキュー測定方法のさらに別の一例を示すフローチャートである。
図４３は、本発明のクロック・スキュー測定装置でもちいられるタイミング推定手段の構成の別の一例を示す図である。
図４４は、本発明のクロック・スキュー測定方法でもちいられるタイミング推定方法の別の一例を示すフローチャートである。
Claims (25)
- 複数の被測定クロック信号を受け取り、前記複数の被測定クロック信号のいずれかを選択して出力するクロック信号選択素子を有する被試験回路における前記複数の被測定クロック信号間のクロック・スキュー（clock skew）を測定するクロック・スキュー測定装置であって、
前記クロック信号選択素子に、前記複数の被測定クロック信号のいずれを選択するべきかを示す選択信号を順次供給する選択信号供給部と、
前記被試験回路に入力される基準信号と、前記選択信号に応じて前記クロック信号選択素子が順次選択した前記被測定クロック信号とを受け取り、受け取った前記基準信号と前記被測定クロック信号とのタイミング誤差を、前記クロック信号選択素子が選択した前記複数の被測定クロック信号のそれぞれについて順次測定し、前記クロック信号選択素子が選択した前記複数の被測定クロック信号間のクロック・スキューをもとめるクロック・スキュー推定手段と、
を具備し、
前記クロック・スキュー推定手段は、
前記基準信号のエッジ・タイミングである被測定タイミング、および前記被測定クロック信号のエッジ・タイミングである基準タイミングをもとめるタイミング推定手段と、
前記被測定タイミングと前記基準タイミングとのタイミング誤差をもとめるタイミング誤差測定手段と、
前記タイミング誤差から前記複数の被測定クロック信号間のクロック・スキューをもとめるクロック・スキュー算出手段と、
を具備し、
前記タイミング推定手段は、
前記被測定クロック信号を複素数の解析信号に変換する解析信号変換手段（ analytic signal transformer ）と、
前記解析信号の瞬時位相をもとめる瞬時位相推定手段（ instantaneous phase estimator ）と、
前記瞬時位相に基づいて前記被測定クロック信号のリニア瞬時位相をもとめるリニア瞬時位相推定手段（ linear instantaneous phase estimator ）と、
前記リニア瞬時位相の初期位相角をもとめることにより、前記被測定クロック信号の理想エッジ・タイミングをえる初期位相角推定手段（ initial phase estimator ）と、
を具備することを特徴とするクロック・スキュー測定装置。 - 前記被試験回路は、前記複数の被測定クロック信号のそれぞれを前記クロック信号選択素子に供給する複数のバッファを更に備え、
前記クロック・スキュー測定装置は、前記複数のバッファのそれぞれに、受け取った前記被測定クロック信号を、前記クロック信号選択素子に供給させるか否かを制御する制御信号を供給する制御手段をさらに具備することを特徴とする請求項１に記載のクロック・スキュー測定装置。 - 前記クロック・スキュー推定手段は、前記クロック・スキュー算出手段でえられたクロック・スキュー値を補正する補正手段を、さらに具備することを特徴とする請求項２に記載のクロック・スキュー測定装置。
- 前記タイミング推定手段は、前記基準信号および前記被測定クロック信号の立ち上がりエッジまたは立ち下がりエッジのタイミングをもとめることを特徴とする請求項３に記載のクロック・スキュー測定装置。
- 前記タイミング推定手段は、
前記瞬時位相から前記リニア瞬時位相を除去して瞬時位相雑音（instantaneous phase noise）をえるリニア位相除去手段（linear trend remover）と、
前記瞬時位相雑音を受け取り、前記解析信号の実数部のゼロクロス・タイミングに近い前記瞬時位相雑音のデータのみをリサンプリングし、前記被測定クロック信号のタイミング・ジッタ系列を出力するゼロクロス・リサンプリング手段（zero-crossing resampler）と、
をさらに具備することを特徴とする請求項１乃至４のいずれかに記載のクロック・スキュー測定装置。 - 前記解析信号変換手段は、
前記被測定クロック信号を受け取り、受け取った前記被測定クロック信号から基本周波数付近の成分を取り出し、帯域制限信号を出力する帯域通過処理手段（band-pass filter）と、
前記帯域制限信号をHilbert変換し入力信号のHilbert変換対を生成するHilbert変換手段（Hilbert transformer）と、
を具備することを特徴とする請求項１乃至５のいずれかに記載のクロック・スキュー測定装置。 - 前記解析信号変換手段は、
前記被測定クロック信号を受け取り、受け取った前記被測定クロック信号を周波数領域の両側スペクトル信号に変換する周波数領域変換手段（time domain to frequency domain transformer）と、
前記両側スペクトル信号における正の基本周波数付近の成分を取り出す帯域制限処理手段（bandwidth limiter）と、
前記帯域制限処理手段の出力を時間領域の信号に逆変換する時間領域変換手段（frequency domain to time domain transformer）と、
を具備することを特徴とする請求項１乃至６のいずれかに記載のクロック・スキュー測定装置。 - 前記解析信号変換手段は、
前記被測定クロック信号が供給され、前記被測定クロック信号を蓄積するバッファメモリ（buffer memory）と、
バッファメモリより信号を前回取り出した分と一部重複させながら順次取り出す手段と、
その取り出された各部分信号に窓関数（window function）を乗算する手段と、
その乗算された各部分信号を周波数領域の両側スペクトル信号に変換する手段と、
その周波数領域に変換された両側スペクトル信号から前記被測定クロック信号の正の基本周波数付近の成分のみを取り出す帯域制限処理手段と、
前記帯域制限処理手段の出力を時間領域の信号に逆変換する手段と、
その時間領域に変換された信号に前記窓関数の逆数を乗じて帯域制限された（band-limited）解析信号をえる手段と、
を具備することを特徴とする請求項１乃至７のいずれかに記載のクロック・スキュー測定装置。 - 前記クロック・スキュー推定手段は、前記基準信号および前記被測定クロック信号を受け取り、前記基準信号および前記被測定クロック信号を離散化（デジタル化（digitize））する、AD変換手段（analog-to-digital converter）を具備することを特徴とする請求項１乃至８のいずれかに記載のクロック・スキュー測定装置。
- 前記クロック・スキュー推定手段は、前記基準信号および被測定クロック信号を受け取り、前記基準信号及び前記被測定クロック信号の振幅変調成分を除去し、前記基準信号及び前記被測定クロック信号の位相変調成分を取り出す、波形クリップ手段（waveform clipper）を具備することを特徴とする請求項１乃至９のいずれかに記載のクロック・スキュー測定装置。
- 前記解析信号変換手段は、前記被測定クロック信号の通過帯域が可変であることを特徴とする請求項１乃至１０のいずれかに記載のクロック・スキュー測定装置。
- 前記タイミング推定手段は、前記瞬時位相雑音を受け取り、前記瞬時位相雑音の低周波成分を除去してゼロクロス・リサンプリング手段に出力する低周波位相雑音除去手段を、さらに具備することを特徴とする請求項５記載のクロック・スキュー測定装置。
- 複数の被測定クロック信号を受け取り、前記複数の被測定クロック信号のいずれかを選択して出力するクロック信号選択素子を有する被試験回路における前記複数の被測定クロック信号間のクロック・スキューを測定するクロック・スキュー測定方法であって、
前記クロック信号選択素子に、前記複数の被測定クロック信号のいずれを選択するべきかを示す選択信号を順次供給する選択信号供給ステップと、
前記被試験回路に入力される基準信号と、前記選択信号に応じて前記クロック信号選択素子が順次選択した前記被測定クロック信号とのタイミング誤差を、前記クロック信号選択素子が選択した前記複数の被測定クロック信号のそれぞれについて順次測定し、前記クロック信号選択素子が選択した前記複数の被測定クロック信号間のクロック・スキューをもとめるステップと、
を具備し、
前記クロック・スキューをもとめるステップは、
前記基準信号のエッジ・タイミングである基準タイミングをもとめるステップと、
前記被測定クロック信号のエッジ・タイミングである被測定タイミングをもとめるステップと、
前記被測定タイミングと前記基準タイミングの誤差をもとめるステップと、
前記タイミング誤差に基づいて前記複数の被測定クロック信号間のクロック・スキューをもとめるステップと、
を具備し、
前記エッジ・タイミングをもとめるステップは、
入力された前記被測定クロック信号を複素数の解析信号に変換するステップと、
前記解析信号の瞬時位相をもとめるステップと、
前記瞬時位相から前記被測定クロック信号のリニア瞬時位相をもとめるステップと、
前記リニア瞬時位相の初期位相角をもとめることにより、前記被測定クロック信号の理想エッジ・タイミングをもとめるステップと、
を具備することを特徴とするクロック・スキュー測定方法。 - 前記被試験回路は、前記複数の被測定クロック信号のそれぞれを前記クロック信号選択素子に供給する複数のバッファを更に備え、
前記クロック・スキュー測定方法は、前記複数のバッファのそれぞれに、受け取った前記被測定クロック信号を、前記クロック信号選択素子に供給させるか否かを制御する制御信号を供給する制御ステップをさらに具備することを特徴とする請求項１３に記載のクロック・スキュー測定方法。 - 前記基準信号は前記被試験回路に供給されるシステム・クロック信号であることを特徴とする請求項１３または１４に記載のクロック・スキュー測定方法。
- 前記クロック・スキューをもとめるステップは、前記タイミング誤差からえられたクロック・スキュー値を補正するステップを、さらに具備することを特徴とする請求項１３乃至１５のいずれかに記載のクロック・スキュー測定方法。
- 前記エッジ・タイミングをもとめるステップは、前記基準信号および前記被測定クロック信号の立ち上がりエッジまたは立ち下がりエッジのタイミングをもとめることを特徴とする請求項１３乃至１６のいずれかに記載のクロック・スキュー測定方法。
- 前記エッジ・タイミングをもとめるステップは、
前記瞬時位相から前記リニア瞬時位相を除去して瞬時位相雑音をえるステップと、
前記解析信号の実数部のゼロクロス・タイミングに近い前記瞬時位相雑音をリサンプリングし、前記被測定クロック信号のタイミング・ジッタ系列をもとめるステップと、
をさらに具備することを特徴とする請求項１７記載のクロック・スキュー測定方法。 - 前記被測定クロック信号を複素数の解析信号に変換するステップは、
前記被測定クロック信号から基本周波数付近の成分を取り出し、帯域制限信号を出力するステップと、
前記帯域制限信号をHilbert変換し、前記被測定クロック信号のHilbert変換対を生成するステップと、
を具備することを特徴とする請求項１３乃至１８のいずれかに記載のクロック・スキュー測定方法。 - 前記被測定クロック信号を複素数の解析信号に変換するステップは、
前記被測定クロック信号を周波数領域の両側スペクトル信号に変換するステップと、
前記両側スペクトル信号における正の基本周波数付近の成分を取り出すステップと、
帯域制限された前記両側スペクトル信号を時間領域の信号に逆変換するステップと、
を具備することを特徴とする請求項１３乃至１９のいずれかに記載のクロック・スキュー測定方法。 - 前記被測定クロック信号を複素数の解析信号に変換するステップは、
前記被測定クロック信号をバッファメモリに蓄積するステップと、
前記バッファメモリより信号を前回取り出した分と一部重複させながら順次取り出すステップと、
その取り出された各部分信号に窓関数を乗算するステップと、
その窓関数を乗算された各部分信号を周波数領域の両側スペクトル信号に変換するステップと、
その周波数領域に変換された両側スペクトル信号から被測定信号の正の基本周波数付近の成分のみを取り出すステップと、
帯域制限されたスペクトル信号を時間領域の信号に逆変換するステップと、
その時間領域に変換された信号に前記窓関数の逆数を乗じて帯域制限された解析信号をえるステップと、
を具備することを特徴とする請求項１３乃至２０のいずれかに記載のクロック・スキュー測定方法。 - 前記被測定タイミングと基準タイミングの誤差をもとめるステップは、
複数の前記被測定タイミングと複数の前記基準タイミングから複数の前記タイミング誤差を計算するステップと、
前記複数のタイミング誤差の平均をもとめるステップと、
をさらに具備し、
前記クロック・スキューをもとめるステップは、前記複数のタイミング誤差の平均に基づいて、前記複数の被測定クロック信号間のクロック・スキューをもとめることを特徴とする請求項１３乃至２１のいずれかに記載のクロック・スキュー測定方法。 - 前記クロック・スキューをもとめるステップは、前記基準信号および被測定クロック信号から信号の振幅変調成分を除去し、信号の位相変調成分のみを取り出すステップを具備することを特徴とする請求項１３乃至２２のいずれかに記載のクロック・スキュー測定方法。
- 前記エッジ・タイミングをもとめるステップは、前記瞬時位相雑音が入力され、前記瞬時位相雑音の低周波成分を除去するステップを、さらに具備することを特徴とする請求項１８に記載のクロック・スキュー測定方法。
- 第１の信号のエッジ・タイミングおよび第２の信号のエッジ・タイミングをもとめるタイミング推定手段と、
前記第１の信号のエッジ・タイミングと前記第２の信号のエッジ・タイミングとの差を測定しクロック・スキューを求めるクロック・スキュー推定手段とを有するクロック・スキュー測定装置であって、
前記タイミング推定手段は、
前記第１の信号および第２の信号の少なくとも一方を、複素数の解析信号に変換する解析信号変換手段（ analytic signal transformer ）と、
前記解析信号の瞬時位相をもとめる瞬時位相推定手段（ instantaneous phase estimator ）と、
前記瞬時位相に基づいて前記第１の信号および第２の信号の少なくとも一方のリニア瞬時位相をもとめるリニア瞬時位相推定手段（ linear instantaneous phase estimator ）と、
前記リニア瞬時位相の初期位相角をもとめることにより、前記第１の信号および第２の信号の少なくとも一方のエッジ・タイミングをえる初期位相角推定手段（ initial phase estimator ）と、を具備することを特徴とするクロック・スキュー測定装置。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/033,188 US6737852B2 (en) | 2001-10-25 | 2001-10-25 | Clock skew measuring apparatus and method |
| US10/033,188 | 2001-10-25 | ||
| PCT/JP2002/010867 WO2003036313A1 (fr) | 2001-10-25 | 2002-10-21 | Appareil et procede de mesure de deplacement lateral d'horloge |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2003036313A1 JPWO2003036313A1 (ja) | 2005-02-17 |
| JP4171699B2 true JP4171699B2 (ja) | 2008-10-22 |
Family
ID=21868996
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003538758A Expired - Fee Related JP4171699B2 (ja) | 2001-10-25 | 2002-10-21 | クロック・スキュー測定装置、クロック・スキュー測定方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6737852B2 (ja) |
| JP (1) | JP4171699B2 (ja) |
| DE (1) | DE10297381T5 (ja) |
| WO (1) | WO2003036313A1 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW555979B (en) * | 2002-07-25 | 2003-10-01 | Via Tech Inc | Device and method for verifying clock signal frequency |
| US7219270B1 (en) * | 2003-11-21 | 2007-05-15 | Lsi Logic Corporation | Device and method for using a lessened load to measure signal skew at the output of an integrated circuit |
| US7317309B2 (en) * | 2004-06-07 | 2008-01-08 | Advantest Corporation | Wideband signal analyzing apparatus, wideband period jitter analyzing apparatus, and wideband skew analyzing apparatus |
| US7454647B1 (en) * | 2005-07-28 | 2008-11-18 | National Semiconductor Corporation | Apparatus and method for skew measurement |
| US7620861B2 (en) * | 2007-05-31 | 2009-11-17 | Kingtiger Technology (Canada) Inc. | Method and apparatus for testing integrated circuits by employing test vector patterns that satisfy passband requirements imposed by communication channels |
| US7638997B2 (en) * | 2007-06-06 | 2009-12-29 | Advantest Corporation | Phase measurement apparatus |
| US7797121B2 (en) * | 2007-06-07 | 2010-09-14 | Advantest Corporation | Test apparatus, and device for calibration |
| JP5347955B2 (ja) * | 2009-12-28 | 2013-11-20 | 日本電気株式会社 | 多相クロック間の相間スキュー検出回路、相間スキュー調整回路、および半導体集積回路 |
| US9632136B2 (en) * | 2013-04-04 | 2017-04-25 | International Business Machines Corporation | Precise estimation of arrival time of switching events close in time and space |
| TWI528724B (zh) * | 2014-01-08 | 2016-04-01 | 晨星半導體股份有限公司 | 信號發送方法與相關之信號發送器 |
| US9797938B2 (en) * | 2014-03-28 | 2017-10-24 | International Business Machines Corporation | Noise modulation for on-chip noise measurement |
| US9933477B2 (en) * | 2014-03-28 | 2018-04-03 | Intel Corporation | Semiconductor chip having transistor degradation reversal mechanism |
| US11047898B2 (en) * | 2019-02-12 | 2021-06-29 | Bae Systems Information And Electronic Systems Integration Inc. | Vector processing using amplitude or power detectors |
| CN111913038B (zh) * | 2020-06-03 | 2023-12-19 | 大唐微电子技术有限公司 | 一种多路时钟信号频率检测装置和方法 |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4412299A (en) * | 1981-02-02 | 1983-10-25 | Teltone Corporation | Phase jitter detector |
| US4805195A (en) * | 1984-06-08 | 1989-02-14 | Amdahl Corporation | Selectable timing delay circuit |
| US4833397A (en) * | 1987-04-06 | 1989-05-23 | Unisys Corporation | Tester for verification of pulse widths in a digital system |
| US4896271A (en) * | 1987-08-05 | 1990-01-23 | Tektronix, Inc. | Method and apparatus for measuring jitter in a periodic signal |
| JPH0367850U (ja) | 1989-10-25 | 1991-07-03 | ||
| JPH04340485A (ja) | 1991-05-16 | 1992-11-26 | Nec Corp | クロック観測回路 |
| JPH05158575A (ja) | 1991-12-05 | 1993-06-25 | Nec Corp | クロックスキュー観測システム |
| JPH0812574B2 (ja) | 1992-11-12 | 1996-02-07 | 日本電気株式会社 | 集積回路装置 |
| JP2643089B2 (ja) | 1993-06-01 | 1997-08-20 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 並列／直列バスにおけるエラー検出および回復システム |
| JP2760284B2 (ja) * | 1994-06-27 | 1998-05-28 | 日本電気株式会社 | 半導体集積回路装置 |
| JPH11135920A (ja) | 1997-10-28 | 1999-05-21 | Nec Corp | プリント配線板およびクロックスキュー調整方法 |
| JP2000035831A (ja) | 1998-07-21 | 2000-02-02 | Nec Corp | 可変閾値電圧トランジスタを用いた低スキュークロックツリー回路 |
| US6150872A (en) | 1998-08-28 | 2000-11-21 | Lucent Technologies Inc. | CMOS bandgap voltage reference |
| JP2000089849A (ja) * | 1998-09-09 | 2000-03-31 | Nec Corp | クロックスキュー調整回路および該調整回路を備えた大規模集積回路 |
| JP2000091506A (ja) | 1998-09-16 | 2000-03-31 | Matsushita Electric Ind Co Ltd | 半導体集積回路 |
| US6400129B1 (en) | 1999-02-16 | 2002-06-04 | Advantest Corporation | Apparatus for and method of detecting a delay fault in a phase-locked loop circuit |
| JP2001127623A (ja) * | 1999-10-27 | 2001-05-11 | Matsushita Electric Ind Co Ltd | ジッタ検出回路 |
| JP4445114B2 (ja) * | 2000-01-31 | 2010-04-07 | 株式会社アドバンテスト | ジッタ測定装置及びその方法 |
| JP3527161B2 (ja) | 2000-02-18 | 2004-05-17 | Ｎｅｃエレクトロニクス株式会社 | 半導体集積回路装置及びクロックスキューの検証方法 |
| US6594595B2 (en) * | 2001-04-03 | 2003-07-15 | Advantest Corporation | Apparatus for and method of measuring cross-correlation coefficient between signals |
-
2001
- 2001-10-25 US US10/033,188 patent/US6737852B2/en not_active Expired - Fee Related
-
2002
- 2002-10-21 JP JP2003538758A patent/JP4171699B2/ja not_active Expired - Fee Related
- 2002-10-21 DE DE10297381T patent/DE10297381T5/de not_active Withdrawn
- 2002-10-21 WO PCT/JP2002/010867 patent/WO2003036313A1/ja active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| DE10297381T5 (de) | 2004-11-04 |
| US20030094937A1 (en) | 2003-05-22 |
| WO2003036313A1 (fr) | 2003-05-01 |
| JPWO2003036313A1 (ja) | 2005-02-17 |
| US6737852B2 (en) | 2004-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3967682B2 (ja) | 信号間の相互相関係数を測定する装置および方法 | |
| JP4934775B2 (ja) | クロックスキューの測定装置および方法、ならびにクロックスキューの確率推定装置および方法 | |
| JP4774543B2 (ja) | ジッタ推定装置及び推定方法 | |
| JP4948522B2 (ja) | 測定装置、試験装置、及び電子デバイス | |
| JP4171699B2 (ja) | クロック・スキュー測定装置、クロック・スキュー測定方法 | |
| JP3974040B2 (ja) | ジッタ測定装置およびジッタ測定方法 | |
| JP5008654B2 (ja) | 測定装置、測定方法、試験装置、試験方法、及び電子デバイス | |
| JP5066073B2 (ja) | 測定装置、測定方法、試験装置、試験方法、及び電子デバイス | |
| US20050031029A1 (en) | Measuring apparatus and measuring method | |
| JP5143341B2 (ja) | ジッタ測定装置、ジッタ測定方法およびプログラム | |
| JP3609740B2 (ja) | 位相雑音波形の品質尺度測定装置及びその測定方法 | |
| US7263150B2 (en) | Probability estimating apparatus and method for peak-to-peak clock skews | |
| JPWO2002103377A1 (ja) | ジッタ測定装置、及びジッタ測定方法 | |
| US7715512B2 (en) | Jitter measurement apparatus, jitter measurement method, and recording medium | |
| JP3650767B2 (ja) | ジッタ測定装置、ジッタ測定方法、及び試験装置 | |
| US7783456B2 (en) | Wave detection device, method, program, and recording medium | |
| Lindenthaler et al. | Evaluation of Uncertainty in AC Power Calculation with Asynchronously Sampled Data |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050830 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080311 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080508 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080527 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080715 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080805 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080811 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110815 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110815 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120815 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120815 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130815 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130815 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |