JP4171699B2 - クロック・スキュー測定装置、クロック・スキュー測定方法 - Google Patents

クロック・スキュー測定装置、クロック・スキュー測定方法 Download PDF

Info

Publication number
JP4171699B2
JP4171699B2 JP2003538758A JP2003538758A JP4171699B2 JP 4171699 B2 JP4171699 B2 JP 4171699B2 JP 2003538758 A JP2003538758 A JP 2003538758A JP 2003538758 A JP2003538758 A JP 2003538758A JP 4171699 B2 JP4171699 B2 JP 4171699B2
Authority
JP
Japan
Prior art keywords
signal
clock
measured
timing
clock skew
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003538758A
Other languages
English (en)
Other versions
JPWO2003036313A1 (ja
Inventor
ソーマ マニ
雅裕 石田
隆弘 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Publication of JPWO2003036313A1 publication Critical patent/JPWO2003036313A1/ja
Application granted granted Critical
Publication of JP4171699B2 publication Critical patent/JP4171699B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/31725Timing aspects, e.g. clock distribution, skew, propagation delay

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Measuring Phase Differences (AREA)

Description

技術分野
本発明は、半導体集積回路チップにおいて,クロック分配回路で分配された複数のオンチップ・クロック信号間のスキューを測定する,クロック・スキュー測定装置およびクロック・スキュー測定方法にかんする。また本出願は、下記の米国特許出願に関連する。文献の参照による組み込みが認められる指定国については、下記の出願に記載された内容を参照により本出願に組み込み、本出願の記載の一部とする。
10/033,188 出願日 2001年10月25日
背景技術
従来,オンチップ・クロック・スキューは,図1に示すように,被測定クロック信号を同時にチップ外へ取り出すことにより,タイムインターバル・アナライザ(Time Interval Analyzer)や周波数カウンタ(frequency counter)をもちいて統計的に推定されている。タイムインターバル・アナライザは,被測定クロック信号と基準クロック信号のゼロクロス点のタイミング差を測定し,その揺らぎ(fluctuation)をヒストグラム解析(histogram analysis)により測定する。タイムインターバル・アナライザをもちいたクロック・スキュー測定例については,たとえば,Wavecrest Corp.,Jitter Analysis Clock Solutions,1998.に記載されている。
しかし,タイムインターバル・アナライザをもちいた従来のクロック・スキュー測定法は,複数の被測定クロック信号をチップ外に同時に取り出すために,コストの高い高周波クロック出力ピンを複数用意しなければならず,測定コストが非常に高いという問題がある。また,チップのピン数には限りがあるため,大規模な半導体集積回路ではごく少数の分配クロック信号間のスキューしか測定できず,回路全体のクロック・スキューを精確にもとめることができない。このため,オンチップ・クロック間のスキューを精確に制御するためには新しいクロック・スキュー測定法が必要である。
本発明の目的は,オンチップ・クロック信号間のスキューを効率的に推定できるクロック・スキュー測定装置とその方法を提供することにある。
発明の開示
上記課題を解決するために、本発明の第1の形態においては、複数の被測定クロック信号を受け取り、複数の被測定クロック信号のいずれかを選択して出力するクロック信号選択素子を有する被試験回路における複数の被測定クロック信号間のクロック・スキュー(clock skew)を測定する装置であって,クロック信号選択素子に、複数の被測定クロック信号のいずれを選択するべきかを示す選択信号を順次供給する選択信号供給部と、被試験回路に入力される基準信号と、選択信号に応じてクロック信号選択素子が順次選択した被測定クロック信号とを受け取り、受け取った基準信号と被測定クロック信号とのタイミング誤差を、クロック信号選択素子が選択した複数の被測定クロック信号のそれぞれについて順次測定し,クロック信号選択素子が選択した複数の被測定クロック信号間のクロック・スキューをもとめるクロック・スキュー推定手段と,を具備することを特徴とするクロック・スキュー測定装置を提供する。
被試験回路は、複数の被測定クロック信号のそれぞれをクロック信号選択素子に供給する複数のバッファを更に備え、クロック・スキュー測定装置は、複数のバッファのそれぞれに、受け取った被測定クロック信号を、クロック信号選択素子に供給させるか否かを制御する制御信号を供給する制御手段をさらに具備してよい。
クロック・スキュー推定手段は,被測定クロック信号間のクロック・スキューの確定的成分(deterministic component)を測定してよい。
クロック・スキュー推定手段は,被測定クロック信号間のクロック・スキューの不規則成分(random component)を測定してよい。
クロック・スキュー推定手段は,基準信号のエッジ・タイミングである被測定タイミング、および被測定クロック信号のエッジ・タイミングである基準タイミングをもとめるタイミング推定手段と,被測定タイミングと基準タイミングとのタイミング誤差をもとめるタイミング誤差測定手段と,タイミング誤差から複数の被測定クロック信号間のクロック・スキューをもとめるクロック・スキュー算出手段とを具備してよい。
クロック・スキュー推定手段は,クロック・スキュー算出手段でえられたクロック・スキュー値を補正する補正手段を,さらに具備してよい。
タイミング推定手段は,基準信号および被測定クロック信号の立ち上がりエッジまたは立ち下がりエッジのタイミングをもとめてよい。
タイミング推定手段は,被測定クロック信号を複素数の解析信号に変換する解析信号変換手段(analytic signal transformer)と,解析信号の瞬時位相をもとめる瞬時位相推定手段(instantaneous phase estimator)と,瞬時位相に基づいて被測定クロック信号のリニア瞬時位相をもとめるリニア瞬時位相推定手段(linear instantaneous phase estimator)と,リニア瞬時位相の初期位相角をもとめることにより,被測定クロック信号の理想エッジ・タイミングをえる初期位相角推定手段(initial phase estimator)とを具備してよい。
タイミング推定手段は,瞬時位相からリニア瞬時位相を除去して瞬時位相雑音(instantaneous phase noise)をえるリニア位相除去手段(linear trend remover)と,瞬時位相雑音を受け取り,解析信号の実数部のゼロクロス・タイミングに近い瞬時位相雑音データのみをリサンプリングし,被測定クロック信号のタイミング・ジッタ系列を出力するゼロクロス・リサンプリング手段(zero−crossing resampler)とをさらに具備してよい。
解析信号変換手段は,被測定クロック信号を受け取り,受け取った被測定クロック信号から基本周波数付近の成分を取り出し,帯域制限信号を出力する帯域通過処理手段(band−pass filter)と,帯域制限信号をHilbert変換し入力信号のHilbert変換対を生成するHilbert変換手段(Hilbert transformer)とを具備してよい。
解析信号変換手段は,被測定クロック信号を受け取り,受け取った被測定クロック信号を周波数領域の両側スペクトル信号に変換する周波数領域変換手段(time domain to frequency domain transformer)と,両側スペクトル信号における正の基本周波数付近の成分を取り出す帯域制限処理手段(bandwidth limiter)と,帯域制限処理手段の出力を時間領域の信号に逆変換する時間領域変換手段(frequency domain to time domain transformer)とを具備してよい。
解析信号変換手段は,クロック信号が供給され,クロック信号を蓄積するバッファメモリ(buffer memory)と,バッファメモリより信号を前回取り出した分と一部重複させながら順次取り出す手段と,その取り出された各部分信号に窓関数(window function)を乗算する手段と,その乗算された各部分信号を周波数領域の両側スペクトル信号に変換する手段と,その周波数領域に変換された両側スペクトル信号から被測定信号の正の基本周波数付近の成分のみを取り出す帯域制限処理手段と,帯域通過処理手段の出力を時間領域の信号に逆変換する手段と,その時間領域に変換された信号に窓関数の逆数を乗じて帯域制限された(band−limited)解析信号をえる手段とを具備してよい。
クロック・スキュー推定手段は,基準信号および被測定クロック信号を受け取り,基準信号および被測定信号を離散化(デジタル化(digitize))する,AD変換手段(analog−to−digital converter)を具備してよい。
クロック・スキュー推定手段は,基準信号および被測定クロック信号を受け取り,被測定クロック信号の振幅変調成分を除去し,被測定クロック信号の位相変調成分を取り出す,波形クリップ手段(waveform clipper)を具備してよい。
解析信号変換手段は,被測定クロック信号の通過帯域が可変であってよい。
タイミング推定手段は,瞬時位相雑音を受け取り,瞬時位相雑音の低周波成分を除去してゼロクロス・リサンプリング手段に出力する低周波位相雑音除去手段を,さらに具備してよい。
本発明の第2の形態においては、複数の被測定クロック信号を受け取り、複数の被測定クロック信号のいずれかを選択して出力するクロック信号選択素子を有する被試験回路における複数の被測定クロック信号間のクロック・スキューを測定する方法であって,クロック信号選択素子に、複数の被測定クロック信号のいずれを選択するべきかを示す選択信号を順次供給する選択信号供給ステップと、被試験回路に入力される基準信号と、選択信号に応じてクロック信号選択素子が順次選択した被測定クロック信号とのタイミング誤差を、クロック信号選択素子が選択した複数の被測定クロック信号のそれぞれについて順次測定し,クロック信号選択素子が選択した複数の被測定クロック信号間のクロック・スキューをもとめるステップとを具備してよい。
被試験回路は、複数の被測定クロック信号のそれぞれをクロック信号選択素子に供給する複数のバッファを更に備え、クロック・スキュー測定方法は、複数のバッファのそれぞれに、受け取った被測定クロック信号を、クロック信号選択素子に供給させるか否かを制御する制御信号を供給する制御ステップをさらに具備してよい。
基準信号は被試験回路に供給されるシステム・クロック信号であってよい。
クロック・スキューをもとめるステップは,被測定クロック信号間のクロック・スキューの確定的成分を測定してよい。
クロック・スキューをもとめるステップは,被測定クロック信号間のクロック・スキューの不規則成分を測定してよい。
クロック・スキューをもとめるステップは,基準信号のエッジ・タイミングである基準タイミングをもとめるステップと,被測定クロック信号のエッジ・タイミングである被測定タイミングをもとめるステップと,被測定タイミングと基準タイミングの誤差をもとめるステップと,タイミング誤差に基づいて複数の被測定クロック信号間のクロック・スキューをもとめるステップとを具備してよい。
クロック・スキューをもとめるステップは,タイミング誤差からえられたクロック・スキュー値を補正するステップをさらに具備してよい。
エッジ・タイミングをもとめるステップは,基準信号および被測定クロック信号の立ち上がりエッジまたは立ち下がりエッジのタイミングをもとめてよい。
エッジ・タイミングをもとめるステップは,入力された被測定クロック信号を複素数の解析信号に変換するステップと,解析信号の瞬時位相をもとめるステップと,瞬時位相から被測定クロック信号のリニア瞬時位相をもとめるステップと,リニア瞬時位相の初期位相角をもとめることにより,被測定クロック信号の理想エッジ・タイミングをもとめるステップとを具備してよい。
エッジ・タイミングをもとめるステップは,瞬時位相からリニア瞬時位相を除去して瞬時位相雑音をえるステップと,解析信号の実数部のゼロクロス・タイミングに近い瞬時位相雑音をリサンプリングし,被測定クロック信号のタイミング・ジッタ系列をもとめるステップとをさらに具備してよい。
被測定クロック信号を複素数の解析信号に変換するステップは,被測定クロック信号から基本周波数付近の成分を取り出し,帯域制限信号を出力するステップと,帯域制限信号をHilbert変換し、被測定クロック信号のHilbert変換対を生成するステップとを具備してよい。
クロック信号を複素数の解析信号に変換するステップは,被測定クロック信号を周波数領域の両側スペクトル信号に変換するステップと,両側スペクトル信号における正の基本周波数付近の成分を取り出すステップと,帯域制限された両側スペクトル信号を時間領域の信号に逆変換するステップとを具備してよい。
クロック信号を複素数の解析信号に変換するステップは,被測定クロック信号をバッファメモリに蓄積するステップと,バッファメモリより信号を前回取り出した分と一部重複させながら順次取り出すステップと,その取り出された各部分信号に窓関数を乗算するステップと,その窓関数を乗算された各部分信号を周波数領域の両側スペクトル信号に変換するステップと,その周波数領域に変換された両側スペクトル信号から被測定信号の正の基本周波数付近の成分のみを取り出すステップと,帯域制限されたスペクトル信号を時間領域の信号に逆変換するステップと,その時間領域に変換された信号に窓関数の逆数を乗じて帯域制限された解析信号をえるステップとを具備してよい。
被測定タイミングと基準タイミングの誤差をもとめるステップは,複数の被測定タイミングと複数の基準タイミングから複数のタイミング誤差を計算するステップと,複数のタイミング誤差の平均をもとめるステップとをさらに具備し、クロック・スキューをもとめるステップは、複数のタイミング誤差の平均に基づいて、複数の被測定クロック信号間のクロック・スキューをもとめてよい。
クロック・スキューをもとめるステップは,基準信号および被測定クロック信号から信号の振幅変調成分を除去し,信号の位相変調成分のみを取り出すステップを具備してよい。
エッジ・タイミングをもとめるステップは,瞬時位相雑音が入力され,瞬時位相雑音の低周波成分を除去するステップをさらに具備してよい。
尚、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションも又、発明となりうる。
発明を実施するための最良の形態
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではなく、又実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
最初に,クロック・スキューについて定義する。クロック・スキュー(clock skew)は,図2Aに示すように,たとえばクロック分配ネットワーク(clock distribution network)のクロック信号源(clock source)CLKを基準として,分配クロック信号CLKとCLKがそれぞれレジスタRとRへ到達するまでの遅れ時間τ cdとτ cdの差であたえられる。
Figure 0004171699
図2Bは、クロック・スキューを説明する図である。各クロック信号CLK,CLK,CLKの立ち上がりエッジ・タイミングをそれぞれt cd,t cd,t cdとすると,遅れ時間τ cdおよびτ cdは,それぞれ
Figure 0004171699
で表される。すなわち,分配クロック信号CLK,CLK間のクロック・スキュ
Figure 0004171699
ミングと各分配クロック信号のエッジ・タイミングの時間差からもとめることができる。
本実施形態のクロック・スキュー測定方法は,クロック信号選択素子,たとえばマルチプレクサ(multiplexer)をもちいて分配クロックを選択してチップ外に取り出し,取り出したクロック信号のエッジ・タイミングと基準タイミングとの時間差を順に測定し,測定された時間差の誤差をもとめることによりクロック・スキューを測定する。ここでは,簡単のため,2つの分配クロック間のスキューをもとめる方法について説明する。
図3に,本実施形態のクロック・スキュー測定回路の一例を示す。本例においてクロック・スキュー測定回路が測定する被試験回路40は、分配クロックCLK,CLKを出力ピンに取り出すためのバッファと,各分配クロックを選択するクロック信号選択素子をもつ。クロック信号選択素子は、例えばマルチプレクサである。バッファは,クロック・スキュー測定回路に与えられる制御信号の一例である外部入力信号(ENB信号)によってクロック信号を出力に伝搬するか否かを選択することができる。ここで,各バッファBUF,BUFは設計が同一であり,バッファの伝搬遅延時間をdBUFであると仮定する。また,配線Pの遅延時間をd,配線Pの遅延時間をd,マルチプレクサの伝搬遅延時間をdMUX,クロック信号選択素子から出力までの遅延時間をdOUTとする。
本実施形態のクロック・スキュー測定方法は,選択された分配クロックと比較する基準信号として、分配クロックのクロック信号源CLKのエッジに同期したENB信号をもちいる。ENB信号とCLKは同期しているので,ENB信号のエッジ・タイ
Figure 0004171699
る。
Figure 0004171699
つぎに,本実施形態のクロック・スキュー測定方法の手順について説明する。はじめに,本実施形態のクロック・スキュー測定方法は,マルチプレクサに供給する選択信号をSEL=0としてCLKを選択し,ENB信号のエッジ・タイミングと出力ピンに出力されたCLKのエッジ・タイミングの差Dを測定する
Figure 0004171699
とすると,D
Figure 0004171699
ともとめられる。
つぎに,マルチプレクサの選択信号をSEL=1としてCLKを選択し,ENB信号のエッジ・タイミングと出力ピンに出力されたCLKのエッジ・タイミングの差Dを測定する。ENB信号およびCLKの立ち上がりエッジ・タイミング
Figure 0004171699
Figure 0004171699
ともとめられる。
最後に,測定された時間差DとDの差を計算する。
Figure 0004171699
式(4)をもちいて整理すると,
Figure 0004171699
をえる。式(1),(2),(3)より,DとDの差は
Figure 0004171699
となる。
したがって,各バッファとマルチプレクサを接続する配線P,Pがバランスよくレイアウトされており,遅延時間d,dが等しいとき,本実施形態のクロック・スキュー測定方法をもちいてDとDの差をもとめることにより,CLKとCLK間のクロック・スキューをえることができる。
また,遅延時間d,dが同一でない場合でも,DとDの差を補正することによりCLKとCLK間のクロック・スキューをもとめることができる。
Figure 0004171699
ここで,dとdの差は,回路シミュレーション等でもとめてもよいし,たとえば図4に示す回路をもちいて実際に測定することもできる。
図4は,本実施形態のクロック・スキュー測定回路の変形例を示している。図4においてバッファを制御するために供給するMEAS信号を1とした状態でENB信号を供給することにより,ENB信号が配線PまたはPを通って出力ピンOUTまで伝搬する時間D enb,D enbをそれぞれつぎのように測定できる。
Figure 0004171699
enbとD enbの差をもとめると,
Figure 0004171699
をえる。したがって,図4の回路をもちいてENB信号が配線PまたはPを通って出力ピンOUTまで伝搬する時間D enb,D enbをもとめ,その差を計算することにより,dとdの差をもとめることができる。
クロック・スキュー測定法(2)
つぎに,解析信号による瞬時位相推定をもちいたクロック・スキュー測定方法について説明する。この方法は,クロック・スキューの確定的成分(deterministic component)と不規則成分(random component)をもとめることができる。
最初に,ジッタをもつクロック信号間のクロック・スキューについて定義する。クロック・スキューは,図5Aに示すように,たとえばクロック分配ネットワークのクロック信号源CLKを基準として,分配クロック信号CLKとCLKがそれぞれレジスタRとRへ到達するまでの遅れ時間τ cdとτ cdの差であたえられる。各クロックの立ち上がりエッジ・タイミングはジッタにより
Figure 0004171699
で表される。図5Bは,クロック・スキューのタイミングを示している。ここで,Tは被測定クロック信号の基本周期である。
各クロック信号CLK,CLK,CLKの立ち上がりエッジ・タイミングをそれぞれt cd,t cd,t cdとする。また,各クロック信号CLK,CLK,CLKの理想クロック・エッジ・タイミング(ジッタをもたないときのクロック・エッジ・タイミング)をそれぞれ(nT),(nT),(nT)とすると,各サイクルの遅れ時間τ cd(nT)およびτ cd(nT)は,それぞれ
Figure 0004171699
で表される。ここで,
Figure 0004171699
は,それぞれ分配クロックCLKおよびCLKの理想クロック・エッジ・タイミングとクロック信号源CLKの理想クロック・エッジ・タイミング間の時間差であり,経路で決まる伝搬遅延の確定的成分(確定的伝搬遅延時間)に対応する。また,Δφ[n](T/2π.(=t cd(nT)−(nT)),Δφ[n](T/2π.(=t cd(nT)−(nT)j),Δφ[n](T/2π.(=t cd(nT)−(nT))は,それぞれクロック信号CLK,CLK,CLKのタイミング・ジッタ系列(単位は秒)を表している。ただし,クロック信号のタイミング・ジッタの推定方法については後で説明する。式(10)および式(11)を式(9)へ代入すると,
Figure 0004171699
Figure 0004171699
と推定される。
式(14)の第1項
Figure 0004171699
は,CLKおよびCLKの理想クロックの立ち上がりエッジ・タイミングの差であり,例えばクロック分配ネットワークの経路から決まるクロック・スキューの確定的成分(確定的クロック・スキュー値)の一例である。また,第2項
Figure 0004171699
は,各クロック信号がもつタイミング・ジッタによるクロック・スキューの不規則成分の一例である。
Figure 0004171699
びCLKの瞬時位相をもとめ,そのリニア位相成分の差からもとめることができる。CLKおよびCLKの基本コサイン波成分をそれぞれ
Figure 0004171699
とする。ここで,x(t)およびx(t)の瞬時位相は,基本周期T(L=j,k
Figure 0004171699
時位相雑音成分Δφ(t)(L=j,k)の和で表される。
Figure 0004171699
ただし,クロック信号の瞬時位相の推定方法については後で説明する。式(18)や式(19)でΔφ(t)=0とすると,ジッタをもたないクロック信号のリニア瞬時位相
Figure 0004171699
Figure 0004171699
をえる。このとき,CLK,CLKの理想立ち上がりエッジ・タイミングt=(nT),(nT)は,左辺のリニア瞬時位相がそれぞれ(2nπ−π/2)となる時刻であり,式(20)および式(21)から以下の関係をもつ。
Figure 0004171699
したがって,式(15)より,確定的クロック・スキュー値
Figure 0004171699
をえる。一般に,分配クロック信号CLKおよびCLKの基本周期は互いに等しい(T=T)。すなわち,二つの被測定信号間の確定的クロック・スキュー値は,二つの被測定信号のリニア瞬時位相における初期位相角の差としてもとめることができる。
ここで,被測定信号の初期位相角φは,瞬時位相波形データφ(k)にたいし最小二乗法による直線適合(linear line fitting)をおこなって,
Figure 0004171699
Figure 0004171699
とめる初期位相角は,
Figure 0004171699
であたえられる。
また,被測定信号x(t)の初期位相角φは,クロック波形データx(k)またはその基本サイン波成分にたいし最小二乗法によるコサイン波適合(cosine wave fitting)をおこなって,
Figure 0004171699
Figure 0004171699
法をもちいて推定することによりもとめることができる。このとき,もとめる初期位相角は,
Figure 0004171699
であたえられる。
以上では,二つの被測定信号の対応するクロック・エッジは1周期以上離れていないと仮定した。対応するクロック・エッジが1周期以上離れているとき,確定的クロック・スキュー値は,初期位相角の差とクロック・エッジのオフセット時間の和でもとめられる。
Figure 0004171699
クロック信号源から分配されたクロック信号は,信号源のクロック信号と強い因果関係をもつ。この結果,一般に分配されたクロック信号の位相雑音(タイミング・ジッタ系列)は,信号源の位相雑音(タイミング・ジッタ系列)と同様の傾向を示す。このため,同一のクロック信号源から分配されたクロック信号のタイミング・ジッタ系列は,お互いに同様の傾向を示す(図6Aおよび図6Bを参照)。したがって,二つの被測定信号の対応するクロック・エッジのオフセット量noffsetは,タイミング・ジッタ系列の相関をもとめ,相関値が最も大きくなるオフセット位置を探すことにより推定できる。上記クロック・エッジのオフセット量noffsetは,瞬時位相雑音の相関値が最大となるオフセット位置からもとめることもできる。
また,確定的クロック・スキュー値は,各被測定信号のゼロクロス時刻をもとめ,対応するゼロクロス間の時間差の平均値を計算することによりもとめることもできる。
つぎに,異なる周波数をもつクロック信号間のクロック・スキューについて説明する。図7に示すクロック分配ネットワークを考える。クロック源PLLは,外部からあたえられる基準クロック(システム・クロック信号)CLKをM倍に逓倍し,クロックCLKとCLKをネットワークに分配する。図8(a)はシステム・クロックCLKを,図8(c)は逓倍されたクロックCLKを示している。システム・クロックCLKのΔΘ[1][rad]は,そのエッジの理想クロック・エッジからのタイミング変動を表す。したがって,図8(b)に示すようにM倍に逓倍した理想クロックのエッジを仮定し,つぎにΔΘ[1]をM−1個コ
Figure 0004171699
を超えない最大の整数を表す。式(14)をもちいて,CLKとCLK間のクロック・スキューをもとめると式(30)をえる。
Figure 0004171699
Figure 0004171699
エッジ(nMT)とシステム・クロックCLKの理想クロック・エッジ(nMT)との間の時間差であらわされ,各クロック信号の初期位相角から次式でもとめることができる。
Figure 0004171699
ここで,クロックCLKはシステム・クロックCLKをM倍に逓倍したクロックであるから,CLKの基本周期TはCLKの基本周期TのM倍に等しい(T=MT)。
つぎに,基準クロック等の基準信号CLKをもちいて分配クロックCLK,CLK間のクロックスキューをもとめる手順について説明する。
はじめに,CLKとCLKのみを同時サンプリングし,式(14)をもちいてCLKとCLKのスキュー
Figure 0004171699
をもとめる。つぎに,CLKとCLKのみを同時サンプリングして,同様にCLKとCLKのスキュー
Figure 0004171699
をもとめる。最後に,上記でもとめたクロック・スキュー系列の差をもとめることにより,CLKとCLK間のクロック・スキュー
Figure 0004171699
をえる。
上記手順は,異なる周波数をもつクロック信号へも適用できる。このため,本実施形態のクロック・スキュー測定方法は,外部から被試験回路にあたえられるシステム・クロックを基準信号として,オンチップ・クロック信号間のクロック・スキューを測定する。
本実施形態のクロック・スキュー測定方法は,はじめに,分配クロックCLKとシステム・クロックCLKを同時サンプリングし,式(30)をもちいてCLKとCLKのスキュー
Figure 0004171699
をもとめる。つぎに,別の分配クロックCLKとCLKを同時サンプリングして,同様にCLKとCLKのスキュー
Figure 0004171699
をもとめる。最後に,上記でもとめたクロック・スキュー系列の差をもとめることにより,CLKとCLK間のクロック・スキュー
Figure 0004171699
をえる。また,第1の方法と同様に,クロック出力配線の遅延時間d,dが同一でないとき,dとdの差をシミュレーション等でもとめ,式(37)でもとめたクロックスキューを補正することによりCLKとCLK間のクロック・スキューを高い精度でもとめることができる。
Figure 0004171699
この結果,本実施形態のクロック・スキュー測定方法は,半導体チップ等の被試験回路内で分配されるオンチップ・クロック信号を一つずつ順にチップ外に取り出せばよく,被試験回路にクロック信号を選択して出力するクロック信号選択素子を追加することにより,コストの高い高周波クロック出力ピンの数を極めて少なくできる。例えば本例においては、コストの高い高周波クロック出力ピンの数を最小にすることができる。したがって,この方法は,VLSIの評価やテストに好適である。
本実施形態のクロック・スキュー測定法は,上記のようにMPU等の半導体チップの分配クロック信号間のクロック・スキューを推定するだけでなく,その他の信号のクロック・スキュー推定にも適用することができる。
以上では,クロック信号選択素子の出力が1つであるとして説明してきたが,本発明は,クロック信号選択素子の出力が1つである場合に限定されるものではなく,2つ以上の出力をもつクロック信号選択素子をもちいたクロック・スキュー測定にも適用できる。
解析信号をもちいた瞬時位相(instantaneous phase)推定法
実信号x(t)の解析信号(analytic signal)z(t)は,次式の複素信号で定義される。
Figure 0004171699
ここで,jは虚数単位であり,複素信号z(t)の虚数部(imaginary part)
Figure 0004171699
である。
一方,時間波形x(t)のHilbert変換は,次式で定義される。
Figure 0004171699
Figure 0004171699
Hilbert変換は,x(t)を全帯域通過フィルタを通過させたときの出力と等価
Figure 0004171699
いが,その位相はπ/2だけシフトする。
実信号x(t)の瞬時位相波形φ(t)は,解析信号z(t)から次式をもちいてもとめられる。
Figure 0004171699
つぎに,Hilbert変換をもちいて瞬時位相を推定するアルゴリズムについて説明する。はじめに,図9に示す被測定クロック信号
Figure 0004171699
にHilbert変換を適用して複素信号の虚数部に対応する信号
Figure 0004171699
を求めることにより,被測定クロック信号x(t)を解析信号
Figure 0004171699
に変換する。図10に変換された解析信号を示す。ここで,えられた解析信号には帯域通過フィルタ処理が施されている。これは,ジッタが被測定クロック信号の基本周波数の揺らぎに対応するため,ジッタ解析において被測定クロック信号の基本周波数付近の信号成分のみをあつかうためである。つぎに,もとめられた解析信号z(t)から式(41)をもちいて位相関数φ(t)を推定する。
Figure 0004171699
ここで,φ(t)は,−πから+πの範囲の位相の主値(principal value)をもちいて表され,+πから−πに変化する付近で不連続点をもつ。図11に推定された位相関数φ(t)を示す。最後に,不連続な位相関数φ(t)をアンラップする(unwrapping)(すなわち,主値φ(t)に2πの整数倍を適切に加える)ことにより,不連続を取り除き連続な瞬時位相φ(t)をえることができる。
Figure 0004171699
図12にアンラップされた連続な瞬時位相関数φ(t)を示す。
高速フーリエ変換をもちいた解析信号への変換
実信号から解析信号への変換は,高速フーリエ変換(Fast Fourier Transformation)をもちいたデジタル信号処理により実現できる。
はじめに,図13に示す離散化された被測定クロック信号x(t)にFFTを適用し,被測定クロック信号の両側スペクトル(正と負の周波数をもつ)X(f)をえる。えられた両側スペクトルX(f)を図14に示す。つぎに,スペクトルX(f)の正の周波数成分における基本周波数付近のデータのみを残して残りのデータをゼロとし,さらに,正の周波数成分を2倍する。周波数領域におけるこれらの処理が,時間領域において被測定クロック信号を帯域制限し解析信号に変換することに対応する。えられた周波数領域の信号Z(f)を図15に示す。最後に,えられた信号Z(f)に逆FFTを適用することにより,帯域制限された解析信号z(t)をえることができる。帯域制限された解析信号z(t)を図16に示す。
また,瞬時位相推定が目的であるとき,正の周波数成分を2倍する処理は省略することができる。
タイミング・ジッタ推定法
つぎに,本実施形態のクロック・スキュー測定方法でもちいられるタイミング・ジッタ推定方法について説明する。
ジッタのないクロック信号は,基本周波数(fundamental frequency)fをもつ方形波(square wave)である。この信号は,Fourier解析によって周波数f,3f,5f,…からなる高調波(harmonics)に分解できる。ジッタは被測定信号の基本周波数の揺らぎに対応するため,ジッタ解析においては基本周波数付近の信号成分のみを取りあつかう。
ジッタをもつクロック信号(被測定クロック信号)の基本サイン波(fundamental sinusoidal wave)成分は,振幅をA,基本周期をTとすると,
Figure 0004171699
で表される。ここで,φ(t)は,被測定クロック信号の瞬時位相であり,基本周期Tを含むリニア瞬時位相成分2πt/Tと,初期位相角φ(計算上はゼロとできる)と,瞬時位相雑音成分Δφ(t)の和で表される。
瞬時位相雑音成分Δφ(t)がゼロのとき,被測定クロック信号の立ち上がりゼロクロス点間は一定周期Tだけ隔たっている。ゼロでないΔφ(t)は,被測定クロック信号のゼロクロス点を揺るがせる。すなわち,ゼロクロス点nTにおけるΔφ(nT)はゼロクロス点の時間変動を表し,タイミング・ジッタと呼ばれる。したがって,被測定クロック信号の瞬時位相φ(t)を推定し,ゼロクロス点における瞬時位相と直線位相(ジッタのない理想クロック信号の位相波形に対応する)2πt/T+φとの差,すなわち,瞬時位相雑音Δφ(t)をもとめることにより,被測定クロック信号のタイミング・ジッタをもとめることができる。
本実施形態のタイミング・ジッタ推定方法は,最初に,図17に示す被測定信号x(t)を複素数の解析信号z(t)に変換する。変換された解析信号z(t)を図18に示す。図18において,実線は解析信号の実数部,破線は解析信号の虚数部を示す。つぎに,解析信号z(t)から被測定信号x(t)の瞬時位相φ(t)を推定する。推定された瞬時位相波形φ(t)を図19に示す。つぎに,瞬時位相波形データにたいし最小二乗法による直線適合をおこなって,ジッタのない理想信号の瞬時位相波形に相当するリニア瞬時位相φlinear(t)をもとめ,瞬時位相φ(t)とリニア瞬時位相φlinear(t)の差分を計算することにより被測定信号の瞬時位相雑音Δφ(t)をもとめる。もとめた瞬時位相雑音波形Δφ(t)を図20に示す。つぎに,解析信号z(t)の実数部x(t)の各ゼロクロス点にもっとも近いタイミング(近似ゼロクロス点)で瞬時位相雑音波形Δφ(t)をサンプリングし,ゼロクロス・タイミングnTにおける瞬時位相雑音,すなわちタイミング・ジッタΔφ[n](=Δφ(nT))を推定する。推定されたタイミング・ジッタ波形Δφ[n]を図21に示す。
本実施形態のタイミング・ジッタ推定法は,波形クリップ手段をもちいて,被測定信号の振幅変調(amplitude modulation,AM)成分を取り除きジッタに対応する位相変調(phase modulation,PM)成分のみを残すことにより,タイミング・ジッタを高精度に推定することもできる。
また,本実施形態のタイミング・ジッタ推定法は,低周波数成分除去手段をもちいて,位相雑音信号の低周波数成分を取り除いてもよい。
近似ゼロクロス点の検出法
つぎに,近似ゼロクロス点の検出法について述べる。はじめに,入力された被測定クロック信号の解析信号の実数部x(t)の最大値を100%レベル,最小値を0%レベルとし,ゼロクロスのレベルとして50%レベルの信号値V50%を算出する。つぎに,x(t)の各隣り合うサンプル値と50%レベルV50%との差(x(j−1)−V50%),(x(j)−V50%)をもとめ,さらにこれらの積(x(j−1)−V50%)×(x(j)−V50%)を計算する。x(t)が50%レベル,つまりゼロクロス・レベルを横切るときは,これらサンプル値(x(j−1)−V50%),(x(j)−V50%)の符号が負から正,または正から負となるから,前記積が負となったときは,x(t)がゼロクロス・レベルを横切ったことになり,その時点におけるサンプル値(x(j−1)−V50%),(x(j)−V50%)の絶対値の小さいほうの時刻j−1またはjが近似ゼロクロス点としてもとめられる。図22に,解析信号の実数部x(t)の波形を示す。図22中の○印は,検出された立ち上がりゼロクロス点にもっとも近い点(近似ゼロクロス点)を示す。
波形クリップ
波形クリップ手段は,入力信号からAM成分を取り除き,ジッタに対応するPM成分のみを残す。波形クリップは,アナログあるいはデジタルの入力信号にたいし,1)信号の値を定数倍(multiply by a constant)し,2)あらかじめ決めたしきい(threshold)値1より大きい信号値はしきい値1と置き換え,3)あらかじめ決めたしきい値2より小さい信号値はしきい値2と置き換えることによりおこなわれる。ここで,しきい値1はしきい値2より大きいと仮定する。AM成分をもっているクロック信号を図23に示す。時間波形の包絡線(envelope)が変動していることから,AM成分の存在がわかる。図24は,クリップ手段によりクリップされたクロック信号を示す。時間波形は一定の包絡線を示しているから,AM成分が除かれているのを確認できる。
以下,本実施形態のクロック・スキュー測定装置の別の実施例について説明する。本実施例では,簡単のため,2つの被測定クロック信号間のクロック・スキューをもとめる装置および方法例を示すが,本発明は3つ以上の被測定クロック信号間のクロック・スキューも同様に測定することができる。
図25は、クロック・スキュー測定装置100の構成の一例を示す。本例において、被試験回路40は、図3又は図4において説明した被試験回路と同一又は同様の機能及び構成を有する。
クロック・スキュー測定装置100は、タイミング発生器10、パターン発生器20、ドライバ部30、及びクロック・スキュー推定手段103を備える。タイミング発生器10は、所定のタイミングを生成する。例えば、タイミング発生器10は、被試験回路40に試験パターンを供給するタイミングを示す信号を生成してよく、また基準クロック等の基準信号を生成してもよい。タイミング発生器10は、生成した信号をパターン発生器20に供給する。
パターン発生器20は、被試験回路40に供給するべき試験パターンを生成し、ドライバ部30を介して被試験回路40に供給する。また、パターン発生器20は、生成した試験パターンに応じた基準信号をクロック・スキュー推定手段103に供給する。
被試験回路40は、与えられた試験パターンに応じてそれぞれの出力ピンから出力データを出力する。このとき、被試験回路40は、試験パターンに基づいてクロックを生成し、クロック分配回路を用いて分配クロックを被試験回路40全体に分配し、出力ピンから分配クロックを出力する。
クロック・スキュー推定手段103は、出力ピンから出力される分配クロックを被測定クロック信号として受け取り、それぞれの被測定クロック信号間におけるクロック・スキューを測定する。クロック・スキュー推定手段103は、図3から図24において説明したように、被測定クロック信号間におけるクロック・スキューを測定する。
図26は、クロック・スキュー推定手段103の構成の一例を示す。クロック・スキュー推定手段103は、タイミング推定器104a、タイミング推定器104b、タイミング誤差推定器105、クロック・スキュー算出器106、及び補正器107を有する。
被試験回路40は、ドライバ部30からクロック信号を受け取り、前述したように分配クロックを生成する。被試験回路40は、図3又は図4において説明した被試験回路40と同一又は同様の機能及び構成を有する。被試験回路40のそれぞれのバッファ101は、測定対象の複数の分配クロックに対応して設けられる。また、クロック信号選択素子102は、上記複数のバッファ101から出力された被測定クロック信号のいずれかを順次選択し、選択した被測定クロック信号を順次出力する。
図25において説明したドライバ部30は、クロック信号選択素子102に、複数の被測定クロック信号のいずれを選択するべきかを示す選択信号を順次供給する選択信号供給部として機能する。また、ドライバ部30は、複数のバッファ101のそれぞれに、被測定クロック信号をクロック信号選択素子102に供給させるか否かを制御する制御信号を供給する制御手段としても機能する。
タイミング推定手段104aは、与えられた基準信号のエッジ・タイミング(基準タイミング)をもとめ、タイミング推定手段104bは、上記被測定クロック信号のエッジ・タイミング(被測定タイミング)をもとめる。タイミング推定手段104a及びタイミング推定手段104bは、図9から図24において説明したように、それぞれの信号のエッジ・タイミングを算出する。
タイミング誤差測定手段105は、上記被測定タイミングと上記基準タイミングとのタイミング誤差をもとめる。,クロック・スキュー算出手段106は、上記タイミング誤差から上記複数の被測定クロック信号間のクロック・スキューをもとめる。補正手段107は、上記クロック・スキュー算出手段106でえられたクロック・スキュー値を補正する。タイミング推定手段の具体的な構成については後で述べる。
つぎに,本実施形態のクロック・スキュー測定装置100を使用して被測定信号間のクロック・スキュー測定をおこなう場合の動作を説明する。図27は本実施形態のクロック・スキュー測定方法の処理手順の一例を示している。はじめに,ステップ201において,ドライバ部30は、クロック信号選択素子102の選択信号SELとしてクロック信号選択素子102に“0”をあたえ,CLK0を選択する。つぎに,ステップ202において,クロック・スキュー測定の基準信号として,バッファ101のENB入力に,バッファ出力を許可する制御信号を回路の基準クロック・エッジに同期してあたえる。つぎに,タイミング推定手段104aが,ステップ203において,基準信号ENBのエッジ・タイミングを測定する。つぎに,タイミング推定手段104bが,ステップ204において,被試験回路のクロック出力ピンに出力される被測定クロック信号CLK0のエッジ・タイミングを測定する。つぎに,タイミング誤差測定手段105が,ステップ205において,上記ステップ204で測定された被測定タイミングと上記ステップ203で測定された基準タイミングの誤差をもとめる。つぎに,ステップ206において,ドライバ部30は、クロック信号選択素子102の選択信号SELとしてクロック信号選択素子102に“1”をあたえ,CLK1を選択する。つぎに,ステップ207において,クロック・スキュー測定の基準信号として,バッファ101のENB入力に,バッファ出力を許可する制御信号を回路の基準クロック・エッジに同期してあたえる。つぎに,タイミング推定手段104aが,ステップ208において,基準信号ENBのエッジ・タイミングを測定する。つぎに,タイミング推定手段104bが,ステップ209において,被試験回路のクロック出力ピンに出力される被測定クロック信号CLK1のエッジ・タイミングを測定する。つぎに,タイミング誤差測定手段105が,ステップ210において,上記ステップ209で測定された被測定タイミングと上記ステップ203で測定された基準タイミングの誤差をもとめる。つぎに,クロック・スキュー算出手段106が,ステップ211において,上記ステップ205,210で測定されたタイミング誤差の差をもとめることによりCLK0とCLK1間のクロック・スキューをもとめる。最後に,補正手段107が,ステップ212において,上記ステップ210で測定されたクロック・スキューを補正し,処理を終了する。被測定タイミングと基準タイミングの誤差をもとめる上記ステップ205,210において,タイミング誤差測定手段105は,式(5)または式(6)をもちいて被測定タイミングと基準タイミングの誤差をもとめる。また,CLK0とCLK1間のクロック・スキューをもとめるステップ211において,クロック・スキュー算出手段106は,式(7)をもちいてタイミング誤差の差をもとめる。また,クロック・スキューを補正するステップ212において,補正手段107は,式(8)をもちいてクロック・スキューを配線遅延時間の差で補正する。また,上記ステップ211において,クロック・スキュー算出手段106は,必要に応じて式(7)の絶対値をもとめてもよい。また,クロックの出力配線がバランスよく設計・レイアウトされており,各配線遅延時間の差が0のとき,上記ステップ212は省略してもよい。また,クロック・スキューの測定精度を向上するために,ステップ201からステップ212までを複数回繰り返し,えられたクロック・スキューの平均をもとめてもよい。
図28は本実施形態のクロック・スキュー測定方法の処理手順の別の一例を示している。はじめに,ステップ301において,ドライバ部30は、選択信号SELとしてクロック信号選択素子102に“0”をあたえ,CLK0を選択する。つぎに,タイミング推定手段105aが,ステップ302において,被試験回路に入力されているシステム・クロックを測定し,基準エッジ・タイミングをもとめる。つぎに,タイミング推定手段104bが,ステップ303において,被試験回路のクロック出力ピンに出力されるクロック信号CLK0のエッジ・タイミングを測定する。つぎに,タイミング誤差測定手段105が,ステップ304において,上記ステップ303で測定された被測定タイミングと上記ステップ302で測定された基準タイミングの誤差をもとめる。つぎに,ステップ305において,ドライバ部30は、選択信号SELとしてクロック信号選択素子102に“1”をあたえ,CLK1を選択する。つぎに,タイミング推定手段104aが,ステップ306において,システム・クロックを測定し,基準エッジ・タイミングをもとめる。つぎに,タイミング推定手段104bが,ステップ307において,被試験回路のクロック出力ピンに出力されるクロック信号CLK1のエッジ・タイミングを測定する。つぎに,タイミング誤差測定手段105が,ステップ308において,上記ステップ307で測定された被測定タイミングと上記ステップ306で測定された基準タイミングの誤差をもとめる。つぎに,クロック・スキュー算出手段106が,ステップ309において,上記ステップ304,308で測定されたタイミング誤差の差をもとめることによりCLK0とCLK1間のクロック・スキューをもとめる。最後に,補正手段107が,ステップ310において,上記ステップ309で測定されたクロック・スキューを補正し,処理を終了する。被測定タイミングと基準タイミングの誤差をもとめる上記ステップ304,308において,タイミング誤差測定手段105は,式(35)または式(36)をもちいて被測定タイミングと基準タイミングの誤差,すなわち,システム・クロックと被測定クロック間のスキューをもとめる。また,CLK0とCLK1間のクロック・スキューをもとめるステップ309において,クロック・スキュー算出手段106は,式(37)をもちいてタイミング誤差の差をもとめる。また,クロック・スキューを補正するステップ212において,補正手段107は,式(38)をもちいてクロック・スキューを配線遅延時間の差で補正する。また,上記ステップ309において,クロック・スキュー算出手段106は,必要に応じて式(37)の絶対値をもとめてもよい。また,例えばクロックの出力配線がバランスよく設計・レイアウトされており,各配線遅延時間の差が極めて少ないとき,上記ステップ310は省略してもよい。また,クロック信号のエッジ・タイミングをもとめるステップ302,303,306,307は,図30に示す処理手順で置き換えてもよい。
上記タイミング推定手段104a,104bは,図29に示す構成でも実現できる。図29は,本実施形態のタイミング推定手段の構成の一例を示している。このタイミング推定手段400は,入力されたクロック信号を複素数の解析信号に変換する解析信号変換手段401と,上記解析信号の瞬時位相をもとめる瞬時位相推定手段402と,上記瞬時位相から上記入力信号のリニア瞬時位相をもとめるリニア瞬時位相推定手段403と,上記リニア瞬時位相の初期位相角をもとめることにより,上記クロック信号の理想エッジ・タイミングをえる初期位相角推定手段404と,上記瞬時位相から上記リニア瞬時位相を除去して瞬時位相雑音をえるリニア位相除去手段405と,上記瞬時位相雑音を入力とし,上記解析信号の実数部のゼロクロス・タイミングに近い上記瞬時位相雑音データのみをリサンプリングし,上記クロック信号のタイミング・ジッタ系列を出力するゼロクロス・リサンプリング手段406と,によって構成されている。解析信号変換手段401は,図31,図33,図35に示す構成をもちいることができる。
つぎに,本実施形態のタイミング推定手段400を使用して被測定クロック信号のエッジ・タイミングを算出する場合の動作を説明する。また、タイミング推定手段400が基準信号のエッジ・タイミングを算出する場合についても、同様の動作を行う。図30は本実施形態のタイミング推定方法の処理手順を示している。はじめに,解析信号変換手段401が,ステップ501において,入力された被測定クロック信号を所定の周波数成分を選択的に通過させた解析信号に変換する。つぎに,瞬時位相推定手段402が,ステップ502において,解析信号変換手段401からえられた解析信号をもちいて被測定クロック信号の瞬時位相を推定する。つぎに,リニア位相推定手段403が,ステップ503において,瞬時位相推定手段402で推定された上記瞬時位相から理想的なクロック信号に対応するリニア瞬時位相を推定する。つぎに,初期位相角推定手段404が,ステップ504において,リニア位相推定手段403で推定されたリニア瞬時位相の初期位相角をもとめることにより,上記被測定クロック信号の理想エッジ・タイミングをもとめる。つぎに,リニア位相除去手段405は,ステップ505において,上記瞬時位相から上記リニア瞬時位相を除去して瞬時位相雑音を推定する。最後に,ゼロクロス・リサンプリング手段406が,ステップ506において,リニア位相除去手段405で推定された上記瞬時位相雑音から,上記解析信号の実数部のゼロクロス・タイミングに近い上記瞬時位相雑音データのみをリサンプリングし,タイミング・ジッタ系列を推定し,処理を終了する。
クロック信号の理想エッジ・タイミングをもとめる上記ステップ504において,初期位相角推定手段404は,式(22)をもちいて理想エッジ・タイミングをもとめる。被測定クロック信号を解析信号に変換するステップ501は,図32,図34,図36に示す手順でおこなうことができる。
図29に示すタイミング推定手段は,被測定クロック信号の理想エッジ・タイミングのみを推定する手段としても構成できる。このとき,瞬時位相からリニア瞬時位相を除去して瞬時位相雑音をえるリニア位相除去手段405と,瞬時位相雑音から被測定クロック信号のタイミング・ジッタ系列をもとめるゼロクロス・リサンプリング手段406は省略できる。同様に,図30に示すタイミング推定方法は,被測定クロック信号の理想エッジ・タイミングのみを推定してもよい。このとき,瞬時位相から上記リニア瞬時位相を除去して瞬時位相雑音を推定するステップ505と,瞬時位相雑音からタイミング・ジッタ系列を推定するステップ506は省略できる。
図31は,本実施形態のタイミング推定手段400でもちいられる解析信号変換手段の構成の一例を示している。解析信号変換手段600は,被測定クロック信号から基本周波数付近の成分のみを取り出し,被測定クロック信号を帯域制限する帯域通過処理手段601と,帯域通過処理手段601の出力信号をHilbert変換し入力信号のHilbert変換対を生成するHilbert変換手段602と,によって構成されている。帯域通過処理手段601は,アナログフィルタでもデジタルフィルタでもよいし,FFTなどのデジタル信号処理をもちいて実装してもよい。また,帯域通過処理手段601は,信号の通過帯域を自由に変更できるように構成してもよい。
つぎに,本実施形態の解析信号変換手段600を使用して被測定信号を帯域制限された解析信号に変換する場合の動作を説明する。図32は本実施形態の信号変換方法の処理手順を示している。はじめに,帯域通過処理手段601が,ステップ701において,被測定クロック信号から基本周波数付近の成分のみを取り出し,被測定クロック信号を帯域制限する。つぎに,Hilbert変換手段602が,ステップ702において,帯域制限された被測定クロック信号にHilbert変換を適用し,解析信号の虚数部に対応する被測定クロック信号のHilbert変換対を生成する。最後に,解析信号変換手段600は,ステップ703において,帯域通過処理手段601の出力信号を解析信号の実数部,Hilbert変換手段702の出力信号を解析信号の虚数部として出力し,処理を終了する。
図33は,本実施形態のタイミング推定手段400でもちいられる解析信号変換手段の構成の別の一例を示している。解析信号変換手段800は,上記被測定信号を周波数領域の両側スペクトル信号に変換する周波数領域変換手段801と,上記周波数領域の両側スペクトル信号における正の基本周波数付近の成分のみを取り出す帯域制限処理手段802と,上記帯域制限処理手段802の出力を時間領域の信号に逆変換する時間領域変換手段803と,によって構成されている。周波数領域変換手段801および時間領域変換手段803は,それぞれFFTおよび逆FFTをもちいて実装してもよい。また,帯域制限処理手段802は,信号の通過帯域を自由に変更できるように構成してもよい。
つぎに,本実施形態の解析信号変換手段800を使用して被測定クロック信号を帯城制限された解析信号に変換する場合の動作を説明する。図34は本実施形態の信号変換方法の別の処理手順を示している。はじめに,周波数領域変換手段801が,ステップ901において,被測定クロック信号にFFTを施し,時間領域の信号を周波数領域の両側スペクトル信号に変換する。つぎに,帯域制限処理手段802が,ステップ902において,変換された周波数領城の両側スペクトル信号にたいし,負の周波数成分をゼロに置き換える。つぎに,帯域制限処理手段802は,ステップ903において,負の周波数成分をゼロに置き換えられた片側スペクトル信号にたいし,上記被測定クロック信号の基本周波数付近の成分のみを残しその他の周波数成分をゼロに置き換え,周波数領域の信号を帯域制限する。最後に,時間領域変換手段803が,ステップ904において,帯域制限された片側スペクトル信号に逆FFTを施し,周波数領域の信号を時間領域の解析信号に変換し,処理を終了する。上記ステップ902およびステップ903は,処理の順番を入れ替えてもよく,被測定クロック信号の基本周波数付近の成分のみを残しその他の周波数成分をゼロに置き換え周波数領域の信号を帯域制限した後,両側スペクトル信号における負の周波数成分をゼロに置き換えてもよい。
図35は,本実施形態のタイミング推定手段400でもちいられる解析信号変換手段の構成の別の一例を示している。解析信号変換手段1000は,被測定クロック信号を蓄積するバッファメモリ1001と,バッファメモリ1001より信号を前回取り出した分と一部重複させながら順次取り出す信号取り出し手段1002と,その取り出された各部分信号に窓関数を乗算する窓関数乗算手段1003と,窓関数を乗算された各部分信号を周波数領域の両側スペクトル信号に変換する周波数領域変換手段1004と,その周波数領域に変換された両側スペクトル信号から被測定クロック信号の正の基本周波数付近の成分のみを取り出す帯域制限処理手段1005と,上記帯域制限処理手段1005の出力を時間領域の信号に逆変換する時間領域変換手段1006と,その時間領域に変換された信号に上記窓関数の逆数を乗じて帯域制限された解析信号をえる逆窓関数乗算手段1007と,によって構成されている。周波数領域変換手段1004および時間領域変換手段1006は,それぞれFFTおよび逆FFTをもちいて実装してもよい。また,帯域制限処理手段1005は,信号の通過帯域を自由に変更できるように構成してもよい。
つぎに,本実施形態の解析信号変換手段1000を使用して被測定クロック信号を帯域制限された解析信号に変換する場合の動作を説明する。図36は本実施形態の信号変換方法の別の処理手順を示している。はじめに,ステップ1101において,被測定クロック信号をバッファメモリ1001に蓄積する。つぎに,信号取り出し手段1002が,ステップ1102において,バッファメモリ1001から蓄積された信号の一部を取り出す。つぎに,窓関数乗算手段1003が,ステップ1103において,取り出された部分信号に窓関数を乗算する。つぎに,周波数領域変換手段1004が,ステップ1104において,窓関数を乗算された部分信号にFFTを施し,時間領域の信号を周波数領域の両側スペクトル信号に変換する。つぎに,帯域制限処理手段1005が,ステップ1105において,変換された周波数領域の両側スペクトル信号にたいし,負の周波数成分をゼロに置き換える。つぎに,帯域制限処理手段1005は,ステップ1106において,負の周波数成分をゼロに置き換えられた片側スペクトル信号にたいし,上記被測定クロック信号の基本周波数付近の成分のみを残しその他の周波数成分をゼロに置き換え,周波数領域の信号を帯域制限する。つぎに,時間領域変換手段1006が,ステップ1107において,帯域制限された周波数領域の片側スペクトル信号に逆FFTを施し,周波数領域の信号を時間領域の信号に変換する。つぎに,逆窓関数乗算手段1007は,ステップ1108において,逆変換された時間領域の信号にステップ1103で乗算した窓関数の逆数を乗算し,帯域制限された解析信号をもとめる。最後に,ステップ1109において,バッファメモリに処理されていないデータが存在するか否かを確認し,処理されていないデータが存在するならば,信号取り出し手段1002が,ステップ1110において,バッファメモリ1001より信号を前回取り出した分と一部重複させながら順次取り出した後,ステップ1103,1104,1105,1106,1107,1108,1109を繰り返し,処理されていないデータが存在しないならば,処理を終了する。上記ステップ1105およびステップ1106は,処理の順番を入れ替えてもよく,被測定クロック信号の基本周波数付近の成分のみを残しその他の周波数成分をゼロに置き換え周波数領域の信号を帯域制限した後,両側スペクトル信号における負の周波数成分をゼロに置き換えてもよい。
図37は,本実施形態のクロック・スキュー測定装置の構成の別の一例を示している。このクロック・スキュー測定装置1200は,アナログの被測定クロック信号及び基準信号を離散化(デジタル化)しデジタル信号に変換するAD変換手段1201aおよび1201bを具備することを除いて,図26に示すクロック・スキュー測定装置と同様である(簡潔化のため,重複する部分の説明は省略する)。上記AD変換手段には,高速なAD変換器,デジタイザ(digitizer),デジタル・サンプリング・オシロスコープをもちいるのが望ましい。
つぎに,本例のクロック・スキュー測定装置1200を使用して被測定クロック信号のクロック・スキュー測定をおこなう場合の動作を説明する。図38は本実施形態のクロック・スキュー測定方法の別の処理手順を示している。このクロック・スキュー測定方法は,AD変換手段1201aおよび1201bが,アナログの基準信号と被測定クロック信号をサンプリング(離散化)しデジタル信号に変換するステップ1301,1302を具備することを除いて,図27に示すクロック・スキュー測定方法と同様である(簡潔化のため,重複する部分の説明は省略する)。
上記アナログ信号をデジタル信号に変換するステップは,図39に示すように,図28に示すクロック・スキュー測定方法の処理手順にも同様に組み込むことができる。
図40は,本実施形態のクロック・スキュー測定装置の構成の別の一例を示している。このクロック・スキュー測定装置1400は,信号のAM成分を除去する波形クリップ手段1401aおよび1401bを具備することを除いて,図25に示すクロック・スキュー測定装置100と同様である(簡潔化のため,重複する部分の説明は省略する)。
つぎに,本例のクロック・スキュー測定装置1400を使用して被測定クロック信号のクロック・スキュー測定をおこなう場合の動作を説明する。図41は本実施形態のクロック・スキュー測定方法の別の処理手順を示している。このクロック・スキュー測定方法は,波形クリップ手段1401aおよび1401bが,被測定クロック信号及び基準信号のAM成分を取り除くステップ1501,1502を具備することを除いて,図27に示すジッタ測定方法と同様である(簡潔化のため,重複する部分の説明は省略する)。
上記被測定クロック信号及び基準信号のAM成分を取り除くステップは,図42に示すように,図28に示すクロック・スキュー測定方法の処理手順にも同様に組み込むことができる。
図43は,本実施形態のタイミング推定手段の構成の別の一例を示している。このタイミング・ジッタ推定手段1600は,瞬時位相雑音を入力とし,上記瞬時位相雑音の低周波成分を除去してゼロクロス・リサンプリング手段に出力する低周波位相雑音除去手段1601を具備することを除いて,図29に示すタイミング推定手段と同様である(簡潔化のため,重複する部分の説明は省略する)。
つぎに,本例のタイミング推定手段1600を使用して被測定クロック信号のエッジ・タイミングを推定する場合の動作を説明する。図44は本実施形態のタイミング推定方法の別の処理手順を示している。このタイミング推定方法は,瞬時位相雑音を推定した後,低周波位相雑音除去手段1601が上記瞬時位相雑音の低周波成分を除去するステップ1701を具備することを除いて,図30に示すタイミング推定方法と同様である(簡潔化のため,重複する部分の説明は省略する)。
本発明のクロック・スキュー測定装置およびクロック・スキュー測定方法によれば,被試験回路のクロック信号選択素子に被測定クロックを順次選択させることにより,コストの高い高周波クロック出力ピンの数を最小とすることができ,クロック・スキュー試験のコストを大幅に削減できる。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更又は改良を加えることが可能であることが当業者に明らかである。その様な変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。
産業上の利用可能性
上記説明から明らかなように、本発明のクロック・スキュー測定方法によれば、被試験回路のクロック信号選択素子に被測定クロックを順次選択させることにより、コストの高い高周波クロック出力ピンの数を最小とすることができ、クロック・スキュー試験のコストを大幅に低減することができる。
【図面の簡単な説明】
図1は、タイムインターバル・アナライザによるクロック・スキュー測定の一例を示す図である。
図2Aは、クロック分配ネットワークを模式的に示す図である。
図2Bは、クロック・スキューのタイミングを模式的に示す図である。
図3は、本発明のクロック・スキュー測定回路の一例を示す図である。
図4は、本発明のクロック・スキュー測定回路の別の一例を示す図である。
図5Aは、クロック分配ネットワークを模式的に示す図である。
図5Bは、クロック・スキューのタイミングを模式的に示す図である。
図6Aは、被測定クロック信号CLKのタイミング・ジッタΔφ[n]の一例を示す図である。
図6Bは、被測定クロック信号CLKのタイミング・ジッタΔφ[n]の一例を示す図である。
図7は、異なるクロック・ドメインをもつクロック分配ネットワークを模式的に示す図である。
図8は、周波数逓倍をもちいたクロック・スキュー測定の原理を模式的に示す図である。
図9は、被測定クロック信号の一例を示す図である。
図10は、変換された解析信号の一例を示す図である。
図11は、不連続点をもつ瞬時位相信号の一例を示す図である。
図12は、アンラップされた連続な瞬時位相信号の一例を示す図である。
図13は、離散化された被測定信号の一例を示す図である。
図14は、FFTによりえられた被測定信号の両側パワースペクトルの一例を示す図である。
図15は、帯域制限された片側パワースペクトルの一例を示す図である。
図16は、逆FFTによりえられた帯域制限された解析信号の一例を示す図である。
図17は、被測定クロック信号の一例を示す図である。
図18は、被測定クロック信号の解析信号の一例を示す図である。
図19は、被測定クロック信号の瞬時位相波形の一例を示す図である。
図20は、被測定クロック信号の瞬時位相雑音波形の一例を示す図である。
図21は、被測定クロック信号のタイミング・ジッタ波形の一例を示す図である。
図22は、被測定信号の近似ゼロクロス点の一例を示す図である。
図23は、AM成分をもつ被測定クロック信号の一例を示す図である。
図24は、AM成分をもたない被測定クロック信号の一例を示す図である。
図25は、本発明のクロック・スキュー測定装置の構成の一例を示す図である。
図26は、クロック・スキュー推定手段の構成の一例を示す図である。
図27は、本発明のクロック・スキュー測定方法の一例を示すフローチャートである。
図28は、本発明のクロック・スキュー測定方法の別の一例を示すフローチャートである。
図29は、本発明のクロック・スキュー測定装置でもちいられるタイミング推定手段の構成の一例を示す図である。
図30は、本発明のクロック・スキュー測定方法でもちいられるタイミング推定方法の一例を示すフローチャートである。
図31は、本発明のクロック・スキュー測定装置でもちいられる解析信号変換手段の構成の一例を示す図である。
図32は、本発明のクロック・スキュー測定方法でもちいられる解析信号変換方法の一例を示すフローチャートである。
図33は、本発明のクロック・スキュー測定装置でもちいられる解析信号変換手段の構成の別の一例を示す図である。
図34は、本発明のクロック・スキュー測定方法でもちいられる解析信号変換方法の別の一例を示すフローチャートである。
図35は、本発明のクロック・スキュー測定装置でもちいられる解析信号変換手段の構成のさらに別の一例を示す図である。
図36は、本発明のクロック・スキュー測定方法でもちいられる解析信号変換方法のさらに別の一例を示すフローチャートである。
図37は、本発明のクロック・スキュー測定装置の構成のさらに別の一例を示す図である。
図38は、本発明のクロック・スキュー測定方法のさらに別の一例を示すフローチャートである。
図39は、本発明のクロック・スキュー測定方法のさらに別の一例を示すフローチャートである。
図40は、本発明のクロック・スキュー測定装置の構成のさらに別の一例を示す図である。
図41は、本発明のクロック・スキュー測定方法のさらに別の一例を示すフローチャートである。
図42は、本発明のクロック・スキュー測定方法のさらに別の一例を示すフローチャートである。
図43は、本発明のクロック・スキュー測定装置でもちいられるタイミング推定手段の構成の別の一例を示す図である。
図44は、本発明のクロック・スキュー測定方法でもちいられるタイミング推定方法の別の一例を示すフローチャートである。

Claims (25)

  1. 複数の被測定クロック信号を受け取り、前記複数の被測定クロック信号のいずれかを選択して出力するクロック信号選択素子を有する被試験回路における前記複数の被測定クロック信号間のクロック・スキュー(clock skew)を測定するクロック・スキュー測定装置であって、
    前記クロック信号選択素子に、前記複数の被測定クロック信号のいずれを選択するべきかを示す選択信号を順次供給する選択信号供給部と、
    前記被試験回路に入力される基準信号と、前記選択信号に応じて前記クロック信号選択素子が順次選択した前記被測定クロック信号とを受け取り、受け取った前記基準信号と前記被測定クロック信号とのタイミング誤差を、前記クロック信号選択素子が選択した前記複数の被測定クロック信号のそれぞれについて順次測定し、前記クロック信号選択素子が選択した前記複数の被測定クロック信号間のクロック・スキューをもとめるクロック・スキュー推定手段と、
    を具備し、
    前記クロック・スキュー推定手段は、
    前記基準信号のエッジ・タイミングである被測定タイミング、および前記被測定クロック信号のエッジ・タイミングである基準タイミングをもとめるタイミング推定手段と、
    前記被測定タイミングと前記基準タイミングとのタイミング誤差をもとめるタイミング誤差測定手段と、
    前記タイミング誤差から前記複数の被測定クロック信号間のクロック・スキューをもとめるクロック・スキュー算出手段と、
    を具備し、
    前記タイミング推定手段は、
    前記被測定クロック信号を複素数の解析信号に変換する解析信号変換手段( analytic signal transformer )と、
    前記解析信号の瞬時位相をもとめる瞬時位相推定手段( instantaneous phase estimator )と、
    前記瞬時位相に基づいて前記被測定クロック信号のリニア瞬時位相をもとめるリニア瞬時位相推定手段( linear instantaneous phase estimator )と、
    前記リニア瞬時位相の初期位相角をもとめることにより、前記被測定クロック信号の理想エッジ・タイミングをえる初期位相角推定手段( initial phase estimator )と、
    を具備することを特徴とするクロック・スキュー測定装置。
  2. 前記被試験回路は、前記複数の被測定クロック信号のそれぞれを前記クロック信号選択素子に供給する複数のバッファを更に備え、
    前記クロック・スキュー測定装置は、前記複数のバッファのそれぞれに、受け取った前記被測定クロック信号を、前記クロック信号選択素子に供給させるか否かを制御する制御信号を供給する制御手段をさらに具備することを特徴とする請求項1に記載のクロック・スキュー測定装置。
  3. 前記クロック・スキュー推定手段は、前記クロック・スキュー算出手段でえられたクロック・スキュー値を補正する補正手段を、さらに具備することを特徴とする請求項2に記載のクロック・スキュー測定装置。
  4. 前記タイミング推定手段は、前記基準信号および前記被測定クロック信号の立ち上がりエッジまたは立ち下がりエッジのタイミングをもとめることを特徴とする請求項に記載のクロック・スキュー測定装置。
  5. 前記タイミング推定手段は、
    前記瞬時位相から前記リニア瞬時位相を除去して瞬時位相雑音(instantaneous phase noise)をえるリニア位相除去手段(linear trend remover)と、
    前記瞬時位相雑音を受け取り、前記解析信号の実数部のゼロクロス・タイミングに近い前記瞬時位相雑音のデータのみをリサンプリングし、前記被測定クロック信号のタイミング・ジッタ系列を出力するゼロクロス・リサンプリング手段(zero-crossing resampler)と、
    をさらに具備することを特徴とする請求項1乃至4のいずれかに記載のクロック・スキュー測定装置。
  6. 前記解析信号変換手段は、
    前記被測定クロック信号を受け取り、受け取った前記被測定クロック信号から基本周波数付近の成分を取り出し、帯域制限信号を出力する帯域通過処理手段(band-pass filter)と、
    前記帯域制限信号をHilbert変換し入力信号のHilbert変換対を生成するHilbert変換手段(Hilbert transformer)と、
    を具備することを特徴とする請求項1乃至5のいずれかに記載のクロック・スキュー測定装置。
  7. 前記解析信号変換手段は、
    前記被測定クロック信号を受け取り、受け取った前記被測定クロック信号を周波数領域の両側スペクトル信号に変換する周波数領域変換手段(time domain to frequency domain transformer)と、
    前記両側スペクトル信号における正の基本周波数付近の成分を取り出す帯域制限処理手段(bandwidth limiter)と、
    前記帯域制限処理手段の出力を時間領域の信号に逆変換する時間領域変換手段(frequency domain to time domain transformer)と、
    を具備することを特徴とする請求項1乃至6のいずれかに記載のクロック・スキュー測定装置。
  8. 前記解析信号変換手段は、
    前記被測定クロック信号が供給され、前記被測定クロック信号を蓄積するバッファメモリ(buffer memory)と、
    バッファメモリより信号を前回取り出した分と一部重複させながら順次取り出す手段と、
    その取り出された各部分信号に窓関数(window function)を乗算する手段と、
    その乗算された各部分信号を周波数領域の両側スペクトル信号に変換する手段と、
    その周波数領域に変換された両側スペクトル信号から前記被測定クロック信号の正の基本周波数付近の成分のみを取り出す帯域制限処理手段と、
    前記帯域制限処理手段の出力を時間領域の信号に逆変換する手段と、
    その時間領域に変換された信号に前記窓関数の逆数を乗じて帯域制限された(band-limited)解析信号をえる手段と、
    を具備することを特徴とする請求項1乃至7のいずれかに記載のクロック・スキュー測定装置。
  9. 前記クロック・スキュー推定手段は、前記基準信号および前記被測定クロック信号を受け取り、前記基準信号および前記被測定クロック信号を離散化(デジタル化(digitize))する、AD変換手段(analog-to-digital converter)を具備することを特徴とする請求項1乃至8のいずれかに記載のクロック・スキュー測定装置。
  10. 前記クロック・スキュー推定手段は、前記基準信号および被測定クロック信号を受け取り、前記基準信号及び前記被測定クロック信号の振幅変調成分を除去し、前記基準信号及び前記被測定クロック信号の位相変調成分を取り出す、波形クリップ手段(waveform clipper)を具備することを特徴とする請求項1乃至9のいずれかに記載のクロック・スキュー測定装置。
  11. 前記解析信号変換手段は、前記被測定クロック信号の通過帯域が可変であることを特徴とする請求項1乃至10のいずれかに記載のクロック・スキュー測定装置。
  12. 前記タイミング推定手段は、前記瞬時位相雑音を受け取り、前記瞬時位相雑音の低周波成分を除去してゼロクロス・リサンプリング手段に出力する低周波位相雑音除去手段を、さらに具備することを特徴とする請求項記載のクロック・スキュー測定装置。
  13. 複数の被測定クロック信号を受け取り、前記複数の被測定クロック信号のいずれかを選択して出力するクロック信号選択素子を有する被試験回路における前記複数の被測定クロック信号間のクロック・スキューを測定するクロック・スキュー測定方法であって、
    前記クロック信号選択素子に、前記複数の被測定クロック信号のいずれを選択するべきかを示す選択信号を順次供給する選択信号供給ステップと、
    前記被試験回路に入力される基準信号と、前記選択信号に応じて前記クロック信号選択素子が順次選択した前記被測定クロック信号とのタイミング誤差を、前記クロック信号選択素子が選択した前記複数の被測定クロック信号のそれぞれについて順次測定し、前記クロック信号選択素子が選択した前記複数の被測定クロック信号間のクロック・スキューをもとめるステップと、
    を具備し、
    前記クロック・スキューをもとめるステップは、
    前記基準信号のエッジ・タイミングである基準タイミングをもとめるステップと、
    前記被測定クロック信号のエッジ・タイミングである被測定タイミングをもとめるステップと、
    前記被測定タイミングと前記基準タイミングの誤差をもとめるステップと、
    前記タイミング誤差に基づいて前記複数の被測定クロック信号間のクロック・スキューをもとめるステップと、
    を具備し、
    前記エッジ・タイミングをもとめるステップは、
    入力された前記被測定クロック信号を複素数の解析信号に変換するステップと、
    前記解析信号の瞬時位相をもとめるステップと、
    前記瞬時位相から前記被測定クロック信号のリニア瞬時位相をもとめるステップと、
    前記リニア瞬時位相の初期位相角をもとめることにより、前記被測定クロック信号の理想エッジ・タイミングをもとめるステップと、
    を具備することを特徴とするクロック・スキュー測定方法。
  14. 前記被試験回路は、前記複数の被測定クロック信号のそれぞれを前記クロック信号選択素子に供給する複数のバッファを更に備え、
    前記クロック・スキュー測定方法は、前記複数のバッファのそれぞれに、受け取った前記被測定クロック信号を、前記クロック信号選択素子に供給させるか否かを制御する制御信号を供給する制御ステップをさらに具備することを特徴とする請求項13に記載のクロック・スキュー測定方法。
  15. 前記基準信号は前記被試験回路に供給されるシステム・クロック信号であることを特徴とする請求項13または14に記載のクロック・スキュー測定方法。
  16. 前記クロック・スキューをもとめるステップは、前記タイミング誤差からえられたクロック・スキュー値を補正するステップを、さらに具備することを特徴とする請求項13乃至15のいずれかに記載のクロック・スキュー測定方法。
  17. 前記エッジ・タイミングをもとめるステップは、前記基準信号および前記被測定クロック信号の立ち上がりエッジまたは立ち下がりエッジのタイミングをもとめることを特徴とする請求項13乃至16のいずれかに記載のクロック・スキュー測定方法。
  18. 前記エッジ・タイミングをもとめるステップは、
    前記瞬時位相から前記リニア瞬時位相を除去して瞬時位相雑音をえるステップと、
    前記解析信号の実数部のゼロクロス・タイミングに近い前記瞬時位相雑音をリサンプリングし、前記被測定クロック信号のタイミング・ジッタ系列をもとめるステップと、
    をさらに具備することを特徴とする請求項17記載のクロック・スキュー測定方法。
  19. 前記被測定クロック信号を複素数の解析信号に変換するステップは、
    前記被測定クロック信号から基本周波数付近の成分を取り出し、帯域制限信号を出力するステップと、
    前記帯域制限信号をHilbert変換し、前記被測定クロック信号のHilbert変換対を生成するステップと、
    を具備することを特徴とする請求項13乃至18のいずれかに記載のクロック・スキュー測定方法。
  20. 前記被測定クロック信号を複素数の解析信号に変換するステップは、
    前記被測定クロック信号を周波数領域の両側スペクトル信号に変換するステップと、
    前記両側スペクトル信号における正の基本周波数付近の成分を取り出すステップと、
    帯域制限された前記両側スペクトル信号を時間領域の信号に逆変換するステップと、
    を具備することを特徴とする請求項13乃至19のいずれかに記載のクロック・スキュー測定方法。
  21. 前記被測定クロック信号を複素数の解析信号に変換するステップは、
    前記被測定クロック信号をバッファメモリに蓄積するステップと、
    前記バッファメモリより信号を前回取り出した分と一部重複させながら順次取り出すステップと、
    その取り出された各部分信号に窓関数を乗算するステップと、
    その窓関数を乗算された各部分信号を周波数領域の両側スペクトル信号に変換するステップと、
    その周波数領域に変換された両側スペクトル信号から被測定信号の正の基本周波数付近の成分のみを取り出すステップと、
    帯域制限されたスペクトル信号を時間領域の信号に逆変換するステップと、
    その時間領域に変換された信号に前記窓関数の逆数を乗じて帯域制限された解析信号をえるステップと、
    を具備することを特徴とする請求項13乃至20のいずれかに記載のクロック・スキュー測定方法。
  22. 前記被測定タイミングと基準タイミングの誤差をもとめるステップは、
    複数の前記被測定タイミングと複数の前記基準タイミングから複数の前記タイミング誤差を計算するステップと、
    前記複数のタイミング誤差の平均をもとめるステップと、
    をさらに具備し、
    前記クロック・スキューをもとめるステップは、前記複数のタイミング誤差の平均に基づいて、前記複数の被測定クロック信号間のクロック・スキューをもとめることを特徴とする請求項13乃至21のいずれかに記載のクロック・スキュー測定方法。
  23. 前記クロック・スキューをもとめるステップは、前記基準信号および被測定クロック信号から信号の振幅変調成分を除去し、信号の位相変調成分のみを取り出すステップを具備することを特徴とする請求項13乃至22のいずれかに記載のクロック・スキュー測定方法。
  24. 前記エッジ・タイミングをもとめるステップは、前記瞬時位相雑音が入力され、前記瞬時位相雑音の低周波成分を除去するステップを、さらに具備することを特徴とする請求項18に記載のクロック・スキュー測定方法。
  25. 第1の信号のエッジ・タイミングおよび第2の信号のエッジ・タイミングをもとめるタイミング推定手段と、
    前記第1の信号のエッジ・タイミングと前記第2の信号のエッジ・タイミングとの差を測定しクロック・スキューを求めるクロック・スキュー推定手段とを有するクロック・スキュー測定装置であって、
    前記タイミング推定手段は、
    前記第1の信号および第2の信号の少なくとも一方を、複素数の解析信号に変換する解析信号変換手段( analytic signal transformer )と、
    前記解析信号の瞬時位相をもとめる瞬時位相推定手段( instantaneous phase estimator )と、
    前記瞬時位相に基づいて前記第1の信号および第2の信号の少なくとも一方のリニア瞬時位相をもとめるリニア瞬時位相推定手段( linear instantaneous phase estimator )と、
    前記リニア瞬時位相の初期位相角をもとめることにより、前記第1の信号および第2の信号の少なくとも一方のエッジ・タイミングをえる初期位相角推定手段( initial phase estimator )と、を具備することを特徴とするクロック・スキュー測定装置。
JP2003538758A 2001-10-25 2002-10-21 クロック・スキュー測定装置、クロック・スキュー測定方法 Expired - Fee Related JP4171699B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/033,188 US6737852B2 (en) 2001-10-25 2001-10-25 Clock skew measuring apparatus and method
US10/033,188 2001-10-25
PCT/JP2002/010867 WO2003036313A1 (fr) 2001-10-25 2002-10-21 Appareil et procede de mesure de deplacement lateral d'horloge

Publications (2)

Publication Number Publication Date
JPWO2003036313A1 JPWO2003036313A1 (ja) 2005-02-17
JP4171699B2 true JP4171699B2 (ja) 2008-10-22

Family

ID=21868996

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003538758A Expired - Fee Related JP4171699B2 (ja) 2001-10-25 2002-10-21 クロック・スキュー測定装置、クロック・スキュー測定方法

Country Status (4)

Country Link
US (1) US6737852B2 (ja)
JP (1) JP4171699B2 (ja)
DE (1) DE10297381T5 (ja)
WO (1) WO2003036313A1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW555979B (en) * 2002-07-25 2003-10-01 Via Tech Inc Device and method for verifying clock signal frequency
US7219270B1 (en) * 2003-11-21 2007-05-15 Lsi Logic Corporation Device and method for using a lessened load to measure signal skew at the output of an integrated circuit
US7317309B2 (en) * 2004-06-07 2008-01-08 Advantest Corporation Wideband signal analyzing apparatus, wideband period jitter analyzing apparatus, and wideband skew analyzing apparatus
US7454647B1 (en) * 2005-07-28 2008-11-18 National Semiconductor Corporation Apparatus and method for skew measurement
US7620861B2 (en) * 2007-05-31 2009-11-17 Kingtiger Technology (Canada) Inc. Method and apparatus for testing integrated circuits by employing test vector patterns that satisfy passband requirements imposed by communication channels
US7638997B2 (en) * 2007-06-06 2009-12-29 Advantest Corporation Phase measurement apparatus
US7797121B2 (en) * 2007-06-07 2010-09-14 Advantest Corporation Test apparatus, and device for calibration
JP5347955B2 (ja) * 2009-12-28 2013-11-20 日本電気株式会社 多相クロック間の相間スキュー検出回路、相間スキュー調整回路、および半導体集積回路
US9632136B2 (en) * 2013-04-04 2017-04-25 International Business Machines Corporation Precise estimation of arrival time of switching events close in time and space
TWI528724B (zh) * 2014-01-08 2016-04-01 晨星半導體股份有限公司 信號發送方法與相關之信號發送器
US9797938B2 (en) * 2014-03-28 2017-10-24 International Business Machines Corporation Noise modulation for on-chip noise measurement
US9933477B2 (en) * 2014-03-28 2018-04-03 Intel Corporation Semiconductor chip having transistor degradation reversal mechanism
US11047898B2 (en) * 2019-02-12 2021-06-29 Bae Systems Information And Electronic Systems Integration Inc. Vector processing using amplitude or power detectors
CN111913038B (zh) * 2020-06-03 2023-12-19 大唐微电子技术有限公司 一种多路时钟信号频率检测装置和方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4412299A (en) * 1981-02-02 1983-10-25 Teltone Corporation Phase jitter detector
US4805195A (en) * 1984-06-08 1989-02-14 Amdahl Corporation Selectable timing delay circuit
US4833397A (en) * 1987-04-06 1989-05-23 Unisys Corporation Tester for verification of pulse widths in a digital system
US4896271A (en) * 1987-08-05 1990-01-23 Tektronix, Inc. Method and apparatus for measuring jitter in a periodic signal
JPH0367850U (ja) 1989-10-25 1991-07-03
JPH04340485A (ja) 1991-05-16 1992-11-26 Nec Corp クロック観測回路
JPH05158575A (ja) 1991-12-05 1993-06-25 Nec Corp クロックスキュー観測システム
JPH0812574B2 (ja) 1992-11-12 1996-02-07 日本電気株式会社 集積回路装置
JP2643089B2 (ja) 1993-06-01 1997-08-20 インターナショナル・ビジネス・マシーンズ・コーポレイション 並列/直列バスにおけるエラー検出および回復システム
JP2760284B2 (ja) * 1994-06-27 1998-05-28 日本電気株式会社 半導体集積回路装置
JPH11135920A (ja) 1997-10-28 1999-05-21 Nec Corp プリント配線板およびクロックスキュー調整方法
JP2000035831A (ja) 1998-07-21 2000-02-02 Nec Corp 可変閾値電圧トランジスタを用いた低スキュークロックツリー回路
US6150872A (en) 1998-08-28 2000-11-21 Lucent Technologies Inc. CMOS bandgap voltage reference
JP2000089849A (ja) * 1998-09-09 2000-03-31 Nec Corp クロックスキュー調整回路および該調整回路を備えた大規模集積回路
JP2000091506A (ja) 1998-09-16 2000-03-31 Matsushita Electric Ind Co Ltd 半導体集積回路
US6400129B1 (en) 1999-02-16 2002-06-04 Advantest Corporation Apparatus for and method of detecting a delay fault in a phase-locked loop circuit
JP2001127623A (ja) * 1999-10-27 2001-05-11 Matsushita Electric Ind Co Ltd ジッタ検出回路
JP4445114B2 (ja) * 2000-01-31 2010-04-07 株式会社アドバンテスト ジッタ測定装置及びその方法
JP3527161B2 (ja) 2000-02-18 2004-05-17 Necエレクトロニクス株式会社 半導体集積回路装置及びクロックスキューの検証方法
US6594595B2 (en) * 2001-04-03 2003-07-15 Advantest Corporation Apparatus for and method of measuring cross-correlation coefficient between signals

Also Published As

Publication number Publication date
DE10297381T5 (de) 2004-11-04
US20030094937A1 (en) 2003-05-22
WO2003036313A1 (fr) 2003-05-01
JPWO2003036313A1 (ja) 2005-02-17
US6737852B2 (en) 2004-05-18

Similar Documents

Publication Publication Date Title
JP3967682B2 (ja) 信号間の相互相関係数を測定する装置および方法
JP4934775B2 (ja) クロックスキューの測定装置および方法、ならびにクロックスキューの確率推定装置および方法
JP4774543B2 (ja) ジッタ推定装置及び推定方法
JP4948522B2 (ja) 測定装置、試験装置、及び電子デバイス
JP4171699B2 (ja) クロック・スキュー測定装置、クロック・スキュー測定方法
JP3974040B2 (ja) ジッタ測定装置およびジッタ測定方法
JP5008654B2 (ja) 測定装置、測定方法、試験装置、試験方法、及び電子デバイス
JP5066073B2 (ja) 測定装置、測定方法、試験装置、試験方法、及び電子デバイス
US20050031029A1 (en) Measuring apparatus and measuring method
JP5143341B2 (ja) ジッタ測定装置、ジッタ測定方法およびプログラム
JP3609740B2 (ja) 位相雑音波形の品質尺度測定装置及びその測定方法
US7263150B2 (en) Probability estimating apparatus and method for peak-to-peak clock skews
JPWO2002103377A1 (ja) ジッタ測定装置、及びジッタ測定方法
US7715512B2 (en) Jitter measurement apparatus, jitter measurement method, and recording medium
JP3650767B2 (ja) ジッタ測定装置、ジッタ測定方法、及び試験装置
US7783456B2 (en) Wave detection device, method, program, and recording medium
Lindenthaler et al. Evaluation of Uncertainty in AC Power Calculation with Asynchronously Sampled Data

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080311

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080508

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080527

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080715

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080805

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080811

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110815

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110815

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120815

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120815

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130815

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130815

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees