JPH04340485A - クロック観測回路 - Google Patents
クロック観測回路Info
- Publication number
- JPH04340485A JPH04340485A JP3141123A JP14112391A JPH04340485A JP H04340485 A JPH04340485 A JP H04340485A JP 3141123 A JP3141123 A JP 3141123A JP 14112391 A JP14112391 A JP 14112391A JP H04340485 A JPH04340485 A JP H04340485A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- observation
- integrated circuit
- printed wiring
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010363 phase shift Effects 0.000 claims abstract description 3
- 230000001902 propagating effect Effects 0.000 claims description 2
- 238000000034 method Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
- Pulse Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【技術分野】本発明はクロック観測回路に関し、特にク
ロック信号により動作する論理回路装置のクロックスキ
ュー観測回路に関するものである。
ロック信号により動作する論理回路装置のクロックスキ
ュー観測回路に関するものである。
【０００２】
【従来技術】複数の論理回路用集積回路チップと、これ
等チップに対してクロック信号を供給するためのクロッ
ク供給用集積回路チップとが、同一のプリント配線板上
に設けられ、このプリント配線板を多数組合せて回路装
置が構成される。
等チップに対してクロック信号を供給するためのクロッ
ク供給用集積回路チップとが、同一のプリント配線板上
に設けられ、このプリント配線板を多数組合せて回路装
置が構成される。
【０００３】これ等各プリント配線板のクロックスキュ
ー状態を夫々観測して、最大クロックスキューのものに
合せて全体回路装置のクロックサイクルを決定する必要
がある。
ー状態を夫々観測して、最大クロックスキューのものに
合せて全体回路装置のクロックサイクルを決定する必要
がある。
【０００４】従来のこの種のクロック観測回路は、クロ
ック調整用端子として、プリント配線板上のある代表的
なロケーションの集積回路チップから観測用外部端子を
出力し、この出力をもって観測端子とするか、あるいは
、クロック供給用集積回路チップよりある一定長の配線
パターンを出力し、この出力をプリント配線板周辺の観
測用外部端子に出力してクロック観測を行う構成となっ
ている。
ック調整用端子として、プリント配線板上のある代表的
なロケーションの集積回路チップから観測用外部端子を
出力し、この出力をもって観測端子とするか、あるいは
、クロック供給用集積回路チップよりある一定長の配線
パターンを出力し、この出力をプリント配線板周辺の観
測用外部端子に出力してクロック観測を行う構成となっ
ている。
【０００５】上述した従来のクロック観測回路において
は、調整を行うためのクロック観測点が、プリント配線
板上のクロックを受ける複数の集積回路チップの各クロ
ック位相の真の中心値となっている確率は低い。この結
果多くのプリント配線板で構成されている装置に関して
は、各プリント配線板上の集積回路のクロック位相のず
れであるクロックスキューを増大させ、よって多くのプ
リント配線板からなる装置全体のクロックサイクルを大
とする等の装置性能の劣化を招来するという欠点がある
。
は、調整を行うためのクロック観測点が、プリント配線
板上のクロックを受ける複数の集積回路チップの各クロ
ック位相の真の中心値となっている確率は低い。この結
果多くのプリント配線板で構成されている装置に関して
は、各プリント配線板上の集積回路のクロック位相のず
れであるクロックスキューを増大させ、よって多くのプ
リント配線板からなる装置全体のクロックサイクルを大
とする等の装置性能の劣化を招来するという欠点がある
。
【０００６】
【発明の目的】本発明の目的は、プリント配線板各々の
クロックスキューの観測が最良な状態で行うことができ
るようにして、装置全体の性能低下を抑止するようにし
たクロック観測回路を提供することである。
クロックスキューの観測が最良な状態で行うことができ
るようにして、装置全体の性能低下を抑止するようにし
たクロック観測回路を提供することである。
【０００７】
【発明の構成】本発明によれば、複数の論理回路用集積
回路チップと、これ等チップにクロック信号を供給する
ためのクロック供給用集積回路チップとが同一プリント
配線板上に設けられた装置のクロック観測回路であって
、前記クロック供給用集積回路チップから前記論理回路
用集積回路チップの各々へ前記クロック信号の供給をな
すめたの等長のクロック供給配線と、前記論理回路用集
積回路チップの各々に対応して設けられ対応チップのク
ロック信号を観測可能な観測端子と、前記プリント配線
板の周辺部に設けられたクロック観測用外部端子と、前
記クロック供給用集積回路チップから前記外部端子へ前
記クロック信号を伝搬する伝搬手段とを含み、前記伝搬
手段は伝搬遅延時間が調整自在に構成されていることを
特徴とするクロック観測回路が得られる。
回路チップと、これ等チップにクロック信号を供給する
ためのクロック供給用集積回路チップとが同一プリント
配線板上に設けられた装置のクロック観測回路であって
、前記クロック供給用集積回路チップから前記論理回路
用集積回路チップの各々へ前記クロック信号の供給をな
すめたの等長のクロック供給配線と、前記論理回路用集
積回路チップの各々に対応して設けられ対応チップのク
ロック信号を観測可能な観測端子と、前記プリント配線
板の周辺部に設けられたクロック観測用外部端子と、前
記クロック供給用集積回路チップから前記外部端子へ前
記クロック信号を伝搬する伝搬手段とを含み、前記伝搬
手段は伝搬遅延時間が調整自在に構成されていることを
特徴とするクロック観測回路が得られる。
【０００８】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【０００９】図１は本発明の実施例を示す図である。プ
リント配線板１の中心付近にクロック供給用集積回路チ
ップ３が配置され、プリトン配線板１周辺にクロックを
受ける複数の論理回路用集積回路チップ２ａ〜２ｅが配
置されている。
リント配線板１の中心付近にクロック供給用集積回路チ
ップ３が配置され、プリトン配線板１周辺にクロックを
受ける複数の論理回路用集積回路チップ２ａ〜２ｅが配
置されている。
【００１０】クロック供給用集積回路チップ３からクロ
ックを受ける集積回路チップ２ａ〜２ｅの各々へは等長
の配線６ａ〜６ｅが夫々接続されている。集積回路チッ
プ２ａ〜２ｅで夫々受けたクロックは、チップ対応の観
測用端子４ａ〜４ｅに配線５ａ〜５ｅを夫々介して出力
される。
ックを受ける集積回路チップ２ａ〜２ｅの各々へは等長
の配線６ａ〜６ｅが夫々接続されている。集積回路チッ
プ２ａ〜２ｅで夫々受けたクロックは、チップ対応の観
測用端子４ａ〜４ｅに配線５ａ〜５ｅを夫々介して出力
される。
【００１１】一方、クロック供給用集積回路チップ３か
らは可変ディレーライン８を介してプリント配線板１の
周辺に設けられた観測用同軸コネクタ（外部端子）９に
配線７で接続されている。
らは可変ディレーライン８を介してプリント配線板１の
周辺に設けられた観測用同軸コネクタ（外部端子）９に
配線７で接続されている。
【００１２】ここで、このディレーライン８の伝搬遅延
時間に関しては、クロック供給用集積回路チップ３を基
準として、クロックを受ける各集積回路チップ２ａ〜２
ｅの観測端子４ａ〜４ｅまでと、クロック観測用同軸コ
ネクタ９までとが略同一の伝搬遅延時間を持つように設
定されているものとする。
時間に関しては、クロック供給用集積回路チップ３を基
準として、クロックを受ける各集積回路チップ２ａ〜２
ｅの観測端子４ａ〜４ｅまでと、クロック観測用同軸コ
ネクタ９までとが略同一の伝搬遅延時間を持つように設
定されているものとする。
【００１３】この場合、プリント配線板１の電気検査を
行うときにプリント配線板１の上のすべての観測端子４
ａ〜４ｅでクロック位相を観測し、この測定により得ら
れた最大位相と最小位相との差の中心に観測用同軸コネ
クタ９のクロック位相がくるように、ディーライン８の
伝搬遅延時間を調整して設定を行う。
行うときにプリント配線板１の上のすべての観測端子４
ａ〜４ｅでクロック位相を観測し、この測定により得ら
れた最大位相と最小位相との差の中心に観測用同軸コネ
クタ９のクロック位相がくるように、ディーライン８の
伝搬遅延時間を調整して設定を行う。
【００１４】他のプリント配線板に対しても同様な調整
を行うことにより、どのプリント配線板に対してもクロ
ック調整用端子９での観測クロック位相は、そのプリン
ト配線板上の集積回路チップに供給されている複数のク
ロックの位相ずれの中心値を示していることになる。よ
って多数のプリント配線板で装置全体が構成されていて
も、全体のクロックスキューは最小限に抑えることがで
きる。
を行うことにより、どのプリント配線板に対してもクロ
ック調整用端子９での観測クロック位相は、そのプリン
ト配線板上の集積回路チップに供給されている複数のク
ロックの位相ずれの中心値を示していることになる。よ
って多数のプリント配線板で装置全体が構成されていて
も、全体のクロックスキューは最小限に抑えることがで
きる。
【００１５】
【発明の効果】以上説明したように本発明によれば、プ
リント配線板の周辺にクロック観測用外部端子を設け、
このクロック観測用外部端子における伝搬遅延時間をプ
リント配線板上の各集積回路のクロック観測端子の伝搬
遅延時間の中心値に調整することにより、装置全体を構
成する多数のプリント配線板相互の集積回路のクロック
スキューを最小限に抑えることができ、よって装置全体
の性能を向上させることができるという効果がある。
リント配線板の周辺にクロック観測用外部端子を設け、
このクロック観測用外部端子における伝搬遅延時間をプ
リント配線板上の各集積回路のクロック観測端子の伝搬
遅延時間の中心値に調整することにより、装置全体を構
成する多数のプリント配線板相互の集積回路のクロック
スキューを最小限に抑えることができ、よって装置全体
の性能を向上させることができるという効果がある。
【図１】本発明の実施例を示す図であり、プリント配線
板の上の実装状態を示す平面図である。
板の上の実装状態を示す平面図である。
１ プリント配線板
２ａ〜２ｅ 論理回路用集積回路
３ クロック供給用集積回路
４ａ〜４ｅ 観測端子
６ａ〜６ｅ クロック供給用配線パターン８ ディ
レーライン ９ 外部端子
レーライン ９ 外部端子
Claims (2)
- 【請求項１】 複数の論理回路用集積回路チップと、
これ等チップにクロック信号を供給するためのクロック
供給用集積回路チップとが同一プリント配線板上に設け
られた装置のクロック観測回路であって、前記クロック
供給用集積回路チップから前記論理回路用集積回路チッ
プの各々へ前記クロック信号の供給をなすめたの等長の
クロック供給配線と、前記論理回路用集積回路チップの
各々に対応して設けられ対応チップのクロック信号を観
測可能な観測端子と、前記プリント配線板の周辺部に設
けられたクロック観測用外部端子と、前記クロック供給
用集積回路チップから前記外部端子へ前記クロック信号
を伝搬する伝搬手段とを含み、前記伝搬手段は伝搬遅延
時間が調整自在に構成されていることを特徴とするクロ
ック観測回路。 - 【請求項２】 前記外部端子のクロック信号が、前記
観測端子により観測された各クロック信号の位相ずれの
最大値の中点と略一致する位相になるように前記伝搬手
段の伝搬遅延時間が調整されていることを特徴とする請
求項１記載のクロック観測回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3141123A JPH04340485A (ja) | 1991-05-16 | 1991-05-16 | クロック観測回路 |
| US07/883,383 US5264746A (en) | 1991-05-16 | 1992-05-15 | Logic circuit board with a clock observation circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3141123A JPH04340485A (ja) | 1991-05-16 | 1991-05-16 | クロック観測回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04340485A true JPH04340485A (ja) | 1992-11-26 |
Family
ID=15284699
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3141123A Pending JPH04340485A (ja) | 1991-05-16 | 1991-05-16 | クロック観測回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04340485A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003036313A1 (fr) * | 2001-10-25 | 2003-05-01 | Advantest Corporation | Appareil et procede de mesure de deplacement lateral d'horloge |
-
1991
- 1991-05-16 JP JP3141123A patent/JPH04340485A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003036313A1 (fr) * | 2001-10-25 | 2003-05-01 | Advantest Corporation | Appareil et procede de mesure de deplacement lateral d'horloge |
| US6737852B2 (en) | 2001-10-25 | 2004-05-18 | Advantest Corporation | Clock skew measuring apparatus and method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6724685B2 (en) | Configuration for data transmission in a semiconductor memory system, and relevant data transmission method | |
| JP3862240B2 (ja) | 同期論理回路用信号デスキュー・システム | |
| US6856158B2 (en) | Comparator circuit for semiconductor test system | |
| US6822474B2 (en) | On chip logic analyzer debug bus | |
| US5264746A (en) | Logic circuit board with a clock observation circuit | |
| JPH04340485A (ja) | クロック観測回路 | |
| JPH04340486A (ja) | クロック観測回路 | |
| JP2901657B2 (ja) | クロック信号供給装置 | |
| JP3457599B2 (ja) | 半導体装置 | |
| TW202046830A (zh) | 柔性印刷電路以及具有柔性印刷電路的顯示模組 | |
| US11439015B2 (en) | Surface mount device placement to control a signal path in a printed circuit board | |
| US20030006877A1 (en) | Providing variable delays through stacked resistor pads | |
| US20020000823A1 (en) | Tester for a semiconductor ic circuit having multiple pins | |
| JPH11135920A (ja) | プリント配線板およびクロックスキュー調整方法 | |
| KR19980067891A (ko) | Tft lcd 모듈용 인쇄회로기판의 라인 패터닝 방법 | |
| US20190265277A1 (en) | Circuit board for testing and method of operating the same | |
| JPH11248802A (ja) | 半導体装置 | |
| TWI396854B (zh) | 測試裝置以及配接板 | |
| US20070170971A1 (en) | Signal transmitting circuit | |
| KR20020010300A (ko) | 반도체 소자의 클럭 테스트 장치 | |
| JPH0668942A (ja) | カードエッジコネクタ | |
| KR19980013728A (ko) | 집적 회로의 입력 핀의 감소(reduction of the input pins of the integrated circuit) | |
| JPH05312920A (ja) | 半導体集積回路 | |
| JPH0998138A (ja) | 携帯用無線機 | |
| JP2003163585A (ja) | 電気信号伝達素子 |