KR19980067891A - Tft lcd 모듈용 인쇄회로기판의 라인 패터닝 방법 - Google Patents
Tft lcd 모듈용 인쇄회로기판의 라인 패터닝 방법 Download PDFInfo
- Publication number
- KR19980067891A KR19980067891A KR1019970004225A KR19970004225A KR19980067891A KR 19980067891 A KR19980067891 A KR 19980067891A KR 1019970004225 A KR1019970004225 A KR 1019970004225A KR 19970004225 A KR19970004225 A KR 19970004225A KR 19980067891 A KR19980067891 A KR 19980067891A
- Authority
- KR
- South Korea
- Prior art keywords
- circuit board
- printed circuit
- lcd module
- tft lcd
- line
- Prior art date
Links
Landscapes
- Structure Of Printed Boards (AREA)
Abstract
본 발명은 티.에프.티(TFT;thin film transister) LCD 모듈용 인쇄회로기판의 라인 패터닝(patterning) 방법에 관한 것으로서, 더욱 상세하게는 TFT LCD 모듈용 인쇄회로기판의 패턴 길이의 차이에 의해 발생하는 고주파 클록의 파형 왜곡과 지연(delay)을 방지하여 상기 인쇄회로기판상에서의 노이즈 발생이 감소되도록 한 TFT LCD 모듈용 인쇄회로기판의 라인 패터닝 방법에 관한 것이다. 이를 위한 본 발명은, TFT LCD 모듈용 인쇄회로기판에서 클록 신호를 위한 라인 패턴을 형성하는 라인 패터닝 방법에 있어서, 상기 클록 신호를 제공하는 소정의 클록 발생수단과, 상기 클록 발생수단에서 발생된 신호를 입력받는 클록 입력수단을 상기 인쇄회로기판상에서 연결접속하는 라인 패턴의 각 임피던스값이 상호간에 일치되도록 하는 것을 특징으로 한다. 이로써, 본 발명은 TFT LCD 모듈의 신뢰성을 향상시키는 이점을 제공하게 된다.
Description
본 발명은 티.에프.티(TFT;thin film transister) LCD 모듈용 인쇄회로기판의 라인 패터닝(patterning) 방법에 관한 것으로서, 더욱 상세하게는 TFT LCD 모듈용 인쇄회로기판의 패턴 길이의 차이에 의해 발생하는 고주파 클록의 파형 왜곡과 지연(delay)을 방지하여 상기 인쇄회로기판상에서의 노이즈 발생이 감소되도록 한 TFT LCD 모듈용 인쇄회로기판의 라인 패터닝 방법에 관한 것이다.
현재, TFT LCD 모듈은 고해상도, 대형 사이즈화 되어가고 있다. TFT LCD 모듈의 고해상도, 대형 사이즈화로 인해 클록(clock) 및 신호들은 고주파로 동작되게 되는데, 특히 상기 클록은 65MHz 정도까지 그 신호 주기가 짧아지고 있는 추세에 있다. 상기와 같은 고주파 클록은 인쇄회로기판(PCB; 이하, PCB라 약칭한다)상에서 파형 왜곡과 지연을 발생시키게 되는데, 이러한 파형 왜곡과 지연은 결국 TFT LCD 모듈의 화면구현에서 노이즈 형태로 나타나게 된다.
상기와 같이 인쇄회로기판상에서 클록의 파형 왜곡과 지연을 발생시키는 원인을 도 1 내지 도 3을 참조하여 설명하면 다음과 같다. 도 1은 종래 인쇄회로기판상에서의 클록의 왜곡 및 지연을 발생시키는 라인 패턴 구성을 도시한 것이고, 도 2는 도 1의 패턴 단면도이고, 도 3은 도 1의 패턴과 관련된 등가 회로도이다.
도 1을 참조하면, 클록을 출력하는 게이트 어레이부(1)와 상기 클록을 각각 입력받아 소정의 목적을 위해 구동되는 복수의 구동 IC소자(IC1..ICn)들이 일정한 형태로 배치되어 있으며, 이들은 클록을 위한 복수의 라인 패턴(L1..Ln)에 의해 연결 접속되어 있다. 여기서, 게이트 어레이부(1)와 복수의 구동 IC소자(IC1..ICn)들을 연결접속하는 라인 패턴(L1..Ln)들은 도 2의 단면도에 도시되어 있는 바와 같이 인쇄회로기판(10)상에서 동 배선(L)과 이 동 배선(L)을 덮어 보호하는 솔더마스크(soldermask;12)를 갖는 형태로 이루어진다.
그런데, 도 1 및 도 2에 도시되어 있는 바와 같은 인쇄회로기판(10)상의 고주파 클록을 위한 라인 패턴(L)들은 구동 IC소자(IC1..ICn)들의 위치와 무관하게 형성되어 있어 여러 가지 문제점을 발생시키고 있다. 즉, 종래의 고주파 클록을 위한 라인 패턴(L)들은 도 3의 등가 회로도에 도시되어 있는 바와 같이 구동 IC소자(IC1..ICn)의 위치에 따라 그 저항값(R,R1..Rk)이 상이하게 되어 클록 및 신호들 상호간에 불균일이 발생하여 클록 셋업(set up) 타이밍을 놓쳐, 이로 인해 TFT LCD 모듈의 화면구현에서 노이즈가 발생하는 문제점이 있었다. 이와 같은 문제점이 발생하는 이유는, 도 3에 있어서, R1 Rk이고, 이로 인해 IC(1)의 클록 신호보다 IC(k)의 클록 신호가 소정시간 만큼 지연되거나 신호 왜곡이 발생하기 때문이다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 창출된 것으로서, 클록 신호를 입력받는 구동 IC소자의 위치에 적합하게 라인 패턴을 형성함으로써 클록 신호의 지연과 왜곡 및 노이즈등을 감소시킬 수 있도록 한 TFT LCD 모듈용 인쇄회로기판의 라인 패터닝 방법을 제공함에 그 목적이 있다.
도 1은 종래 TFT LCD 모듈용 인쇄회로기판의 라인 패턴구조를 도시한 구성도,
도 2는 도 1의 라인 패턴의 단면도,
도 3은 도 1의 등가 회로도,
도 4는 본 발명에 따른 TFT LCD 모듈용 인쇄회로기판의 라인 패터닝 방법에 의해 형성된 라인 패턴구조를 도시한 구성도,
도 5a,b는 도 4의 라인 패턴의 단면도,
도 6은 도 4의 등가 회로도.
<도면의주요부분에사용된부호의설명>
10 : 인쇄회로기판12 : 솔더마스크(soldermask)
50 : 솔더(납)L : 동 배선
상기 목적을 달성하기 위하여 본 발명에 따른 TFT LCD 모듈용 인쇄회로기판의 라인 패터닝 방법은,
TFT LCD 모듈용 인쇄회로기판에서 클록 신호를 위한 라인 패턴을 형성하는 라인 패터닝 방법에 있어서,
상기 클록 신호를 제공하는 소정의 클록 발생수단과, 상기 클록 발생수단에서 발생된 신호를 입력받는 클록 입력수단을 상기 인쇄회로기판상에서 연결접속하는 라인 패턴의 각 임피던스값이 상호간에 일치되도록 한 점에 그 특징이 있다.
본 발명의 바람직한 실시예에 있어서, 상기 라인 패턴의 폭과 두께는 그 길이에 비례하여 넓게 되고 두껍게 형성된다.
이하, 첨부된 도면을 참조하면서 본 발명에 따른 TFT LCD 모듈용 인쇄회로기판의 라인 패터닝 방법의 바람직한 실시예를 상세하게 설명한다.
본 발명에 따른 TFT LCD 모듈용 인쇄회로기판의 라인 패터닝 방법은, 클록 신호를 입력받는 구동 IC소자의 위치에 적합하게, 예를 들면 라인 패턴의 길이에 비례하여 라인 패턴의 폭과 두께를 넓고 두껍게 형성함으로써 클록 신호의 지연과 왜곡 및 노이즈등을 감소시킬 수 있도록 한 것으로서, 본 발명에 의하면 도 4 내지 도 6에 도시되어 있는 바와 같이 클록 신호를 제공하는 소정의 클록 발생부로서 작용하는 게이트 어레이부(1)와, 상기 게이트 어레이부(1)에서 발생된 신호를 입력받는 클록 입력부로서 작용하는 구동 IC소자(IC1..ICn)들을 인쇄회로기판(10)상에서 연결접속하는 라인 패턴(L)의 각 임피던스값(R1,R2..Rk)이 상호간에 일치되도록 된다. 즉, 본 발명에 의하면, 각 라인 패턴(L)의 폭과 두께는 그 길이에 비례하여 넓게 되고 두껍게 되어, 결국 도 6에 도시되어 있는 바와 같은 등가 회로도에서와 같이 각각의 라인 패턴(L1..Ln)들이 갖는 임피던스값(R1,R2..Rk)들은 거의 유사하게 되어 라인 패턴(L1..Ln)들을 통해 인가되는 클록 및 신호들 상호간에 불균일이 발생하지 않게 되어 노이즈 마진(margin)을 확보할 수 있게 된다.
상기와 같이 클록 및 신호들 상호간에 불균일이 발생하지 않도록 라인을 패터닝하는 경우에는, 먼저 도 5a,b에 도시되어 있는 바와 같이 필요한 부분만큼 동 배선(L)상의 솔더 마스크(12)를 제거하고 그 제거된 부분에 솔더(납)(50)(60)를 부가적으로 추가함으로써 각 라인 패턴(L1..Ln)의 임피던스값(R1,R2..Rn)을 유사하게, 바람직하게는 동일하게 조정할 수 있다. 예를 들어, 라인 패턴이 짧은 경우에는 도 5a에 도시되어 있는 바와 같이 동 배선(L)상에 추가되는 납(50)의 폭과 높이를 좁고 낮게하고, 라인 패턴이 긴 경우에는 도 5b에 도시되어 있는 바와 같이 동 배선(L)상에 추가되는 납(60)의 폭과 높이를 넓고 높게 하면 된다. 이로써, 본 발명에 의하면, 라인 패턴의 길이에 기인한 클록 신호의 지연을 막을 수 있게 되고, 궁극적으로는 TFT LCD 모듈의 화면상의 노이즈 현상을 방지할 수 있게 된다.
상술한 바와 같은 본 발명 TFT LCD 모듈용 인쇄회로기판의 라인 패터닝 방법에 따르면, TFT LCD 모듈용 인쇄회로기판의 라인 패턴 거리의 차이에 의해 발생하는 고주파 클록의 파형 왜곡과 지연(delay)을 방지할 수 있어 상기 인쇄회로기판상에서의 노이즈 발생이 감소되도록 할 수 있는 효과가 있게 된다.
한편, 상술한 바와 같은 본 발명 TFT LCD 모듈용 인쇄회로기판의 라인 패터닝 방법은 상기 실시예에 한정되지 않고 본원 발명의 정신과 범위를 이탈하지 아니하고 많은 제조변형을 가하여 실시할 수 있음은 물론이다.
Claims (2)
- TFT LCD 모듈용 인쇄회로기판에서 클록 신호를 위한 라인 패턴을 형성하는 라인 패터닝 방법에 있어서,상기 클록 신호를 제공하는 소정의 클록 발생수단과, 상기 클록 발생수단에서 발생된 신호를 입력받는 클록 입력수단을 상기 인쇄회로기판상에서 연결접속하는 라인 패턴의 각 임피던스값이 상호간에 일치되도록 하는 것을 특징으로 하는 TFT LCD 모듈용 인쇄회로기판의 라인 패터닝 방법.
- 제 1 항에 있어서, 상기 라인 패턴의 폭과 두께는 그 길이에 비례하여 넓고두껍게 형성되는 것을 특징으로 하는 TFT LCD 모듈용 인쇄회로기판의 라인 패터닝 방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970004225A KR19980067891A (ko) | 1997-02-13 | 1997-02-13 | Tft lcd 모듈용 인쇄회로기판의 라인 패터닝 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970004225A KR19980067891A (ko) | 1997-02-13 | 1997-02-13 | Tft lcd 모듈용 인쇄회로기판의 라인 패터닝 방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR19980067891A true KR19980067891A (ko) | 1998-10-15 |
Family
ID=65986935
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970004225A KR19980067891A (ko) | 1997-02-13 | 1997-02-13 | Tft lcd 모듈용 인쇄회로기판의 라인 패터닝 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR19980067891A (ko) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100732776B1 (ko) * | 2004-04-20 | 2007-06-28 | 박진홍 | 인쇄회로기판 설계를 위한 실험장치 |
KR100871018B1 (ko) | 2007-03-29 | 2008-11-27 | 삼성전기주식회사 | 인쇄회로기판의 회로 모델링 방법 |
-
1997
- 1997-02-13 KR KR1019970004225A patent/KR19980067891A/ko not_active Application Discontinuation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100732776B1 (ko) * | 2004-04-20 | 2007-06-28 | 박진홍 | 인쇄회로기판 설계를 위한 실험장치 |
KR100871018B1 (ko) | 2007-03-29 | 2008-11-27 | 삼성전기주식회사 | 인쇄회로기판의 회로 모델링 방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3265669B2 (ja) | プリント基板 | |
KR950012109A (ko) | 리워킹이 용이한 소형경량 표시장치 및 그 실장방법 | |
US7349054B2 (en) | Method of mounting flexible circuit boards, and display device | |
KR100327782B1 (ko) | 액정표시용제어회로 | |
JP2991039B2 (ja) | 密着型イメージセンサ | |
GB1269592A (en) | Sub-element for electronic circuit board | |
JPH09223861A (ja) | 半導体集積回路及びプリント配線基板 | |
KR19980079460A (ko) | 반도체 장치 | |
KR19980067891A (ko) | Tft lcd 모듈용 인쇄회로기판의 라인 패터닝 방법 | |
US6587907B1 (en) | System and method for generating a clock delay within an interconnect cable assembly | |
US6864941B2 (en) | Display apparatus characterized by wiring structure | |
NO20011677D0 (no) | Elektronisk komponent for demping av höy frekvens og bondtråd for komponenten | |
JPH11145570A (ja) | プリント基板 | |
KR19980071445A (ko) | 집합기판 및 그 집합기판을 이용한 전자기기의 제조방법 | |
US7414321B2 (en) | Wiring configuration for semiconductor component | |
JPH0715106A (ja) | プリント基板 | |
KR100349379B1 (ko) | 전자기파차단기능을갖는인쇄회로기판구조 | |
JPH04192389A (ja) | 電子回路 | |
JPH0555719A (ja) | 回路基板装置 | |
JPH05188390A (ja) | ディスプレイ装置の配線構造 | |
KR20020054900A (ko) | 메모리모듈용 인쇄회로기판 | |
US20070170971A1 (en) | Signal transmitting circuit | |
KR19980026900A (ko) | 지연 조정 회로가 형성되어 있는 액정 표시 장치 | |
JPH04340485A (ja) | クロック観測回路 | |
JPH02214195A (ja) | 電子部品の実装方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |