TWI763411B - 晶片線性度測試方法與系統以及線性度訊號提供裝置 - Google Patents

晶片線性度測試方法與系統以及線性度訊號提供裝置 Download PDF

Info

Publication number
TWI763411B
TWI763411B TW110111831A TW110111831A TWI763411B TW I763411 B TWI763411 B TW I763411B TW 110111831 A TW110111831 A TW 110111831A TW 110111831 A TW110111831 A TW 110111831A TW I763411 B TWI763411 B TW I763411B
Authority
TW
Taiwan
Prior art keywords
circuit
signal
linearity
receiver input
input signal
Prior art date
Application number
TW110111831A
Other languages
English (en)
Other versions
TW202240188A (zh
Inventor
李孟哲
黃柏凱
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Priority to TW110111831A priority Critical patent/TWI763411B/zh
Priority to US17/479,115 priority patent/US20220321320A1/en
Application granted granted Critical
Publication of TWI763411B publication Critical patent/TWI763411B/zh
Publication of TW202240188A publication Critical patent/TW202240188A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31725—Timing aspects, e.g. clock distribution, skew, propagation delay
    • G01R31/31726—Synchronization, e.g. of test, clock or strobe signals; Signals in different clock domains; Generation of Vernier signals; Comparison and adjustment of the signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2882—Testing timing characteristics
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)

Abstract

本發明公開一種晶片線性度測試方法與系統以及線性度訊號提供裝置。晶片線性度測試方法，包括：提供一參考時脈訊號以及一接收器輸入訊號至一待測晶片，參考時脈訊號以及接收器輸入訊號之間包括一時間相位差；以及根據對應參考時脈訊號以及接收器輸入訊號在待測晶片中的多個相位訊號，判斷待測晶片的一內插電路線性度。

Description

晶片線性度測試方法與系統以及線性度訊號提供裝置
本發明涉及一種晶片線性度測試方法與系統以及線性度訊號提供裝置，特別是涉及一種低成本的晶片線性度測試方法與系統以及線性度訊號提供裝置。
過往，相位內插電路若要驗證線性度，必須由晶片內部拉出電路相位訊號的接腳，再輸入至示波器進行量測，需要大量的測試成本。
因此，如何提供一種低成本的晶片線性度測試系統、線性度訊號提供裝置以及晶片線性度測試方法，已成為該項事業所欲解決的重要課題之一。
本發明所要解決的技術問題在於，針對現有技術的不足提供一種晶片線性度測試方法，包括：提供一參考時脈訊號以及一接收器輸入訊號至一待測晶片，所述參考時脈訊號以及所述接收器輸入訊號之間包括一時間相位差；以及根據對應所述參考時脈訊號以及所述接收器輸入訊號在所述待測晶片中的多個相位訊號，判斷所述待測晶片的一內插電路線性度。
為了解決上述的技術問題，本發明所採用的其中一技術方案是 提供一種晶片線性度測試系統，包括：一線性度訊號提供裝置，提供一參考時脈訊號以及一接收器輸入訊號，所述參考時脈訊號以及所述接收器輸入訊號之間包括一時間相位差；以及一待測晶片，接收所述參考時脈訊號以及所述接收器輸入訊號，進行一線性度測試。
為了解決上述的技術問題，本發明所採用的另外一技術方案是提供一種線性度訊號提供裝置，包括：一控制器；一第一訊號產生電路，電性連接所述控制器，產生一參考時脈訊號；一第二訊號產生電路，電性連接所述控制器，產生一初始接收器輸入訊號；一資料延遲電路，電性連接所述第二訊號產生電路，所述初始接收器輸入訊號通過所述資料延遲電路之後，產生一接收器輸入訊號，所述接收器輸入訊號與所述參考時脈訊號之間包括一時間相位差；一第一輸出電路，電性連接所述第一訊號產生電路；一第二輸出電路，電性連接所述資料延遲電路，以輸出所述接收器輸入訊號；其中，當所述線性度訊號提供裝置連接一待測晶片以進行線性度測試時，所述線性度訊號提供裝置的所述控制器發送一第一控制訊號至第一訊號產生電路，以利用所述第一輸出電路輸出所述參考時脈訊號至所述待測晶片，而且，所述線性度訊號提供裝置的所述控制器同時發送一第二控制訊號至第二訊號產生電路，以利用所述第二輸出電路輸出所述接收器輸入訊號至所述待測晶片。
本發明的其中一有益效果在於，本發明所提供的晶片線性度測試系統、線性度訊號提供裝置以及晶片線性度測試方法，僅需要提供具有時間相位差的兩個訊號給待測晶片，即可利用抖動容錯測試進行線性度分析，可以大幅減少測試成本以及時間。
為使能更進一步瞭解本發明的特徵及技術內容，請參閱以下有關本發明的詳細說明與圖式，然而所提供的圖式僅用於提供參考與說明，並非用來對本發明加以限制。
SYS1:晶片線性度測試系統
1:線性度訊號提供裝置
2:待測晶片
CLS:參考時脈訊號
RXIS:接收器輸入訊號
11:控制器
12:第一訊號產生電路
13:第二訊號產生電路
14:資料延遲電路
15:第一輸出電路
16:第二輸出電路
PRXIS:初始接收器輸入訊號
S110-S120:步驟
21:數位時脈恢復電路
22:相位鎖定環電路
211:取樣鎖定電路
212:相位偵測電路
213:數位低通濾波電路
214:相位內插電路
clock:時脈訊號
L1,L2:曲線
圖1是本發明第一實施例的晶片線性度測試系統的示意圖。
圖2是圖1是本發明第一實施例的晶片線性度測試系統的另一示意圖。
圖3是本發明的晶片線性度測試系統進行抖動容錯測試的示意圖。
圖4是本發明第二實施例的線性度訊號提供裝置的示意圖。
圖5是本發明第三實施例的晶片線性度測試方法的流程圖。
以下是通過特定的具體實施例來說明本發明所公開有關“晶片線性度測試系統、線性度訊號提供裝置以及晶片線性度測試方法”的實施方式，本領域技術人員可由本說明書所公開的內容瞭解本發明的優點與效果。本發明可通過其他不同的具體實施例加以施行或應用，本說明書中的各項細節也可基於不同觀點與應用，在不背離本發明的構思下進行各種修改與變更。另外，本發明的附圖僅為簡單示意說明，並非依實際尺寸的描繪，事先聲明。以下的實施方式將進一步詳細說明本發明的相關技術內容，但所公開的內容並非用以限制本發明的保護範圍。另外，本文中所使用的術語“或”，應視實際情況可能包括相關聯的列出項目中的任一個或者多個的組合。
[第一實施例]
本發明是提出利用線性度訊號提供裝置，同時產生參考時脈訊號及接收器輸入訊號，並由線性度訊號提供裝置產生這兩個訊號的時間相位差以同時輸入晶片中。再利用抖動容錯測試機制進行測試可利用的內插相 位。若是內插相位線性度佳，則不同輸入時間相位差的兩個訊號的可用內插相位應該會相同。若是內插相位的線性度較差，則可利用的內插相位則會有不同。
請參閱圖1、圖2以及圖3，圖1是本發明第一實施例的晶片線性度測試系統的示意圖。圖2是圖1是本發明第一實施例的晶片線性度測試系統的另一示意圖。圖3是本發明的晶片線性度測試系統進行抖動容錯測試的示意圖。
晶片線性度測試系統SYS1包括一線性度訊號提供裝置1以及一待測晶片2。
線性度訊號提供裝置1提供一參考時脈訊號CLS以及一接收器輸入訊號RXIS。參考時脈訊號CLS以及接收器輸入訊號RXIS之間具有一時間相位差。
待測晶片2則是接收參考時脈訊號CLS以及接收器輸入訊號RXIS來進行一線性度測試。
請參閱圖2，待測晶片2至少包括一數位時脈恢復電路21以及一相位鎖定環電路(Phase-locked loop,PLL)22。數位時脈恢復電路21電性連接相位鎖定環電路22。相位鎖定環電路22接收接收器輸入訊號RXIS。數位時脈恢復電路21接收參考時脈訊號CLS。
數位時脈恢復電路(Clock Data Recovery)21包括一取樣鎖定電路(Sampler)211、一相位偵測電路(Phase Detector)212、一數位低通濾波電路(Digital Low pass filter)213以及一相位內插電路(Phase Interpolator)214。取樣鎖定電路211電性連接相位偵測電路212。相位偵測電路212電性連接數位低通濾波電路213。相位內插電路214電性連接數位低通濾波電路213以及取樣鎖定電路211。
此外，取樣鎖定電路211用以輸出已恢復的時脈訊號clock以及資料。
再者，線性度訊號提供裝置1可同時提供參考時脈訊號CLS以及接收器輸入訊號RXIS。
此外，如圖3所示，較多的可利用相位附近則表示內部內插相位較密集，較少可利用的相位附近則表示其內部內插相位較疏。也就是，當時間相位差在可利用相位較多的情況下，抖動容錯測試則會較佳，反之則抖動容錯測試則會較差。其中曲線L1是不同參考時脈訊號CLS與接收器輸入訊號RXIS的相位差下的抖動測試結果。曲線L2則是不同參考時脈訊號CLS與接收器輸入訊號RXIS的相位差下可利用相位數量的曲線。此外，橫軸則是相位差，相位差的單位則是125/64皮秒。
當參考時脈訊號CLS與接收器輸入訊號RXIS的時間相位差是19.5皮秒((10/64)*1UI(125ps))~29.3皮秒((15/64)*1UI(125ps))時，可利用相位會達45個以上。但當時間相位差為80皮秒((41/64)*1UI(125ps))~93.8皮秒((48/64)*1UI(125ps))時，可利用相位則僅有30個以下。從抖動容錯測試也可以發現當可用相位在45個以上時，數位時脈恢復電路可處理0.5UI以下的抖動，但當可用相位在30個以下時，數位時脈恢復電路可處理的抖動降低到0.35UI以下。
此外，在本實施例中，可利用一預定相位數量進行線性度的優劣比較，例如，當可利用相位數量大於等於預定相位數量時，則判斷待測晶片2的線性度為優良。當可利用相位數量小於預定相位數量時，則判斷待測晶片2的線性度為不佳。
[第二實施例]
請參閱圖4，圖4是本發明第二實施例的線性度訊號提供裝置的 示意圖。
線性度訊號提供裝置1包括一控制器11、一第一訊號產生電路12、一第二訊號產生電路13、一資料延遲電路(Data delay Module)14、一第一輸出電路15以及一第二輸出電路16。
一控制器11電性連接第一訊號產生電路12以及一第二訊號產生電路13。第一訊號產生電路12電性連接所述第一輸出電路15。第二訊號產生電路13電性連接資料延遲電路14。資料延遲電路14電性連接第二輸出電路116。
第一訊號產生電路12用於產生參考時脈訊號CLS。第二訊號產生電路13則是用於產生一接收器輸入訊號RXIS。接收器輸入訊號RXIS與參考時脈訊號CLS之間包括一時間相位差。也就是，第一訊號產生電路12以及第二訊號產生電路13產生訊號的時候，兩個訊號的相位是相同的，第二訊號產生電路13產生的初始接收器輸入訊號PRXIS需要經過資料延遲電路14的延遲之後，才會成為接收器輸入訊號RXS，並與第一訊號產生電路參考時脈訊號CLS之間具有時間相位差。
當線性度訊號提供裝置1連接一待測晶片2以進行線性度測試時，線性度訊號提供裝置1的控制器11發送一第一控制訊號至第一訊號產生電路，以利用第一輸出電路15輸出參考時脈訊號CLS至待測晶片2。線性度訊號提供裝置1的控制器11同時會發送一第二控制訊號至第二訊號產生電路13，以利用第二輸出電路16輸出接收器輸入訊號RXIS至待測晶片2。
[第三實施例]
請參閱圖5、圖5是本發明第三實施例的晶片線性度測試方法的流程圖。
本實施例中的晶片線性度測試方法適用於第一實施例以及第二 實施例中的晶片線性度測試系統SYS1以及線性度測試裝置1，然不限於前述實施例中的系統與裝置，其功能與結構於此不做贅述。
晶片線性度測試方法包括下列步驟：提供一參考時脈訊號以及一接收器輸入訊號至一待測晶片，所述參考時脈訊號以及所述接收器輸入訊號之間具有一時間相位差(步驟S110)；以及根據對應參考時脈訊號以及接收器輸入訊號在待測晶片中傳輸的多個相位訊號，判斷所述待測晶片的一內插電路線性度(步驟S120)。
在步驟S110中，晶片線性度測試系統SYS1包括一線性度訊號提供裝置1以及一待測晶片2。
線性度訊號提供裝置1提供一參考時脈訊號CLS以及一接收器輸入訊號RXIS。參考時脈訊號CLS以及接收器輸入訊號RXIS之間具有一時間相位差。
待測晶片2則是接收參考時脈訊號CLS以及接收器輸入訊號RXIS進行一線性度測試。
待測晶片2至少包括一數位時脈恢復電路21以及一相位鎖定環電路(PLL)22。數位時脈恢復電路21電性連接相位鎖定環電路22。相位鎖定環電路22接收接收器輸入訊號RXIS。數位時脈恢復電路21接收參考時脈訊號CLS。
承前所述，在一些實施例中，數位時脈恢復電路21包括取樣鎖定電路211、相位偵測電路212、數位低通濾波電路213以及相位內插電路214，連接關係請參照圖2。
取樣鎖定電路211可輸出已恢復的時脈訊號clock以及資料。
線性度訊號提供裝置1可同時提供參考時脈訊號CLS以及接收 器輸入訊號RXIS。
在步驟S120中，則是利用抖動容錯測試中的可利用相位的多寡來判斷線性度。較多的可利用相位附近則表示內部內插相位較密集，較少可利用的相位附近則表示其內部內插相位較疏。也就是，當時間相位差在可利用相位較多的情況下，抖動容錯測試則會較佳，反之則抖動容錯測試則會較差。
[實施例的有益效果]
本發明的其中一有益效果在於，本發明所提供的晶片線性度測試系統、線性度訊號提供裝置以及晶片線性度測試方法，僅需要提供具有時間相位差的兩個訊號給待測晶片，即可利用抖動容錯測試進行線性度分析，可以大幅減少測試成本以及時間。
以上所公開的內容僅為本發明的優選可行實施例，並非因此侷限本發明的申請專利範圍，所以凡是運用本發明說明書及圖式內容所做的等效技術變化，均包含於本發明的申請專利範圍內。
SYS1:晶片線性度測試系統
1:線性度訊號提供裝置
2:待測晶片
CLS:參考時脈訊號
RXIS:接收器輸入訊號

Claims (10)

  1. 一種晶片線性度測試方法，包括： 提供一參考時脈訊號以及一接收器輸入訊號至一待測晶片，所述參考時脈訊號以及所述接收器輸入訊號之間具有一時間相位差；以及 根據對應所述參考時脈訊號以及所述接收器輸入訊號在所述待測晶片中的多個相位訊號，以判斷所述待測晶片的一線性度。
  2. 如請求項1所述的晶片線性度測試方法，其中，所述待測晶片至少包括一數位時脈恢復電路以及一相位鎖定環電路，所述數位時脈恢復電路電性連接所述相位鎖定環電路，所述相位鎖定環電路接收所述參考時脈訊號，所述數位時脈恢復電路接收所述接收器輸入訊號。
  3. 如請求項2所述的晶片線性度測試方法，其中，所述數位時脈恢復電路包括一取樣鎖定電路、一相位偵測電路、一數位低通濾波電路以及一相位內插電路，所述取樣鎖定電路電性連接所述相位偵測電路，所述相位偵測電路電性連接所述數位低通濾波電路，所述相位內插電路電性連接所述數位低通濾波電路以及所述取樣鎖定電路。
  4. 如請求項3所述的晶片線性度測試方法，其中，所述線性度訊號提供裝置是同時提供所述參考時脈訊號以及所述接收器輸入訊號。
  5. 一種晶片線性度測試系統，包括： 一線性度訊號提供裝置，提供一參考時脈訊號以及一接收器輸入訊號，所述參考時脈訊號以及所述接收器輸入訊號之間具有一時間相位差；以及 一待測晶片，接收所述參考時脈訊號以及所述接收器輸入訊號，進行一線性度測試。
  6. 如請求項5所述的晶片線性度測試系統，其中，所述待測晶片至少包括一數位時脈恢復電路以及一相位鎖定環電路，所述數位時脈恢復電路電性連接所述相位鎖定環電路，所述相位鎖定環電路接收所述參考時脈訊號，所述數位時脈恢復電路接收所述接收器輸入訊號。
  7. 如請求項6所述的晶片線性度測試系統，其中，所述數位時脈恢復電路包括一取樣鎖定電路、一相位偵測電路、一數位低通濾波電路以及一相位內插電路，所述取樣鎖定電路電性連接所述相位偵測電路，所述相位偵測電路電性連接所述數位低通濾波電路，所述相位內插電路電性連接所述數位低通濾波電路以及所述取樣鎖定電路，所述線性度訊號提供裝置是同時提供所述參考時脈訊號以及所述接收器輸入訊號。
  8. 如請求項5所述的晶片線性度測試系統，其中，所述線性度訊號提供裝置，包括： 一控制器； 一第一訊號產生電路，電性連接所述控制器，產生一參考時脈訊號； 一第二訊號產生電路，電性連接所述控制器，產生一初始接收器輸入訊號； 一資料延遲電路，電性連接所述第二訊號產生電路，所述初始接收器輸入訊號通過所述資料延遲電路之後，產生一接收器輸入訊號，所述接收器輸入訊號與所述參考時脈訊號之間包括一時間相位差； 一第一輸出電路，電性連接所述第一訊號產生電路；以及 一第二輸出電路，電性連接所述資料延遲電路，以輸出所述接收器輸入訊號。
  9. 如請求項8所述的晶片線性度測試系統，其中，當所述線性度訊號提供裝置連接一待測晶片以進行線性度測試時，所述線性度訊號提供裝置的所述控制器發送一第一控制訊號至第一訊號產生電路，以利用所述第一輸出電路輸出所述參考時脈訊號至所述待測晶片，而且，所述線性度訊號提供裝置的所述控制器同時發送一第二控制訊號至第二訊號產生電路，以利用所述第二輸出電路同時輸出所述接收器輸入訊號至所述待測晶片。
  10. 一種線性度訊號提供裝置，包括： 一控制器； 一第一訊號產生電路，電性連接所述控制器，產生一參考時脈訊號； 一第二訊號產生電路，電性連接所述控制器，產生一初始接收器輸入訊號； 一資料延遲電路，電性連接所述第二訊號產生電路，所述初始接收器輸入訊號通過所述資料延遲電路之後，產生一接收器輸入訊號，所述接收器輸入訊號與所述參考時脈訊號之間具有一時間相位差； 一第一輸出電路，電性連接所述第一訊號產生電路；以及 一第二輸出電路，電性連接所述資料延遲電路，以輸出所述接收器輸入訊號； 其中，當所述線性度訊號提供裝置連接一待測晶片以進行線性度測試時，所述線性度訊號提供裝置的所述控制器發送一第一控制訊號至第一訊號產生電路，以利用所述第一輸出電路輸出所述參考時脈訊號至所述待測晶片，而且，所述線性度訊號提供裝置的所述控制器同時發送一第二控制訊號至第二訊號產生電路，以利用所述第二輸出電路輸出所述接收器輸入訊號至所述待測晶片。
TW110111831A 2021-03-31 2021-03-31 晶片線性度測試方法與系統以及線性度訊號提供裝置 TWI763411B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW110111831A TWI763411B (zh) 2021-03-31 2021-03-31 晶片線性度測試方法與系統以及線性度訊號提供裝置
US17/479,115 US20220321320A1 (en) 2021-03-31 2021-09-20 Linearity test system, linearity signal providing device, and linearity test method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110111831A TWI763411B (zh) 2021-03-31 2021-03-31 晶片線性度測試方法與系統以及線性度訊號提供裝置

Publications (2)

Publication Number Publication Date
TWI763411B true TWI763411B (zh) 2022-05-01
TW202240188A TW202240188A (zh) 2022-10-16

Family

ID=82594151

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110111831A TWI763411B (zh) 2021-03-31 2021-03-31 晶片線性度測試方法與系統以及線性度訊號提供裝置

Country Status (2)

Country Link
US (1) US20220321320A1 (zh)
TW (1) TWI763411B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014146869A (ja) * 2013-01-28 2014-08-14 Fujitsu Semiconductor Ltd 位相補間回路および受信回路
TW201631899A (zh) * 2014-12-15 2016-09-01 英特爾智財公司 基於數位至時間轉換器的注入鎖定環形振盪器及提供過濾內插相位訊號的方法
TW201635714A (zh) * 2015-03-30 2016-10-01 創意電子股份有限公司 相位內插器及時脈與資料回復電路
CN112165315A (zh) * 2020-09-25 2021-01-01 北京智芯微电子科技有限公司 线性相位插值器、线性相位插值芯片及数据时钟恢复电路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7307560B2 (en) * 2006-04-28 2007-12-11 Rambus Inc. Phase linearity test circuit
CN102124357A (zh) * 2008-08-19 2011-07-13 爱德万测试株式会社 测试装置及测试方法
WO2010023583A1 (en) * 2008-08-26 2010-03-04 Nxp B.V. Method of testing analog circuitry in an integrated circuit device
KR101214035B1 (ko) * 2008-09-04 2012-12-20 가부시키가이샤 어드밴티스트 시험 장치, 송신 장치, 수신 장치, 시험 방법, 송신 방법, 및 수신 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014146869A (ja) * 2013-01-28 2014-08-14 Fujitsu Semiconductor Ltd 位相補間回路および受信回路
TW201631899A (zh) * 2014-12-15 2016-09-01 英特爾智財公司 基於數位至時間轉換器的注入鎖定環形振盪器及提供過濾內插相位訊號的方法
TW201635714A (zh) * 2015-03-30 2016-10-01 創意電子股份有限公司 相位內插器及時脈與資料回復電路
CN112165315A (zh) * 2020-09-25 2021-01-01 北京智芯微电子科技有限公司 线性相位插值器、线性相位插值芯片及数据时钟恢复电路

Also Published As

Publication number Publication date
US20220321320A1 (en) 2022-10-06
TW202240188A (zh) 2022-10-16

Similar Documents

Publication Publication Date Title
US6397042B1 (en) Self test of an electronic device
US7478256B2 (en) Coordinating data synchronous triggers on multiple devices
Moreira et al. An engineer's guide to automated testing of high-speed interfaces
US6473476B1 (en) Method and apparatus for providing deterministic resets for clock divider systems
EP1890234B1 (en) Microcomputer and method for testing the same
US9325487B1 (en) Systems and methods for transferring a signal from a first clock domain to a second clock domain
US7912166B2 (en) Built-in jitter measurement circuit
KR100292896B1 (ko) Pll지터측정방법과pll을가진집적회로
US7349515B1 (en) Method and an apparatus to improve production yield of phase locked loops
US8730758B2 (en) Adjustment of write timing in a memory device
US20090240969A1 (en) System and Method to Facilitate Deterministic Testing of Data Transfers between Independent Clock Domains on a Chip
WO2021214562A1 (en) Die-to-die connectivity monitoring
JP2002232409A (ja) ディジタル・データ・パターン検出方法および装置
JPH0329438A (ja) デジタル・データ転送回路
US7945404B2 (en) Clock jitter measurement circuit and integrated circuit having the same
EP4139697A1 (en) Die-to-die connectivity monitoring
TW200816643A (en) Lock detecting circuit and method for phase lock loop systems
TWI763411B (zh) 晶片線性度測試方法與系統以及線性度訊號提供裝置
US6470483B1 (en) Method and apparatus for measuring internal clock skew
US7532995B1 (en) Interpolator testing circuit
JP2003179142A (ja) ジッタ検査回路を搭載した半導体装置およびそのジッタ検査方法
TWI333073B (en) Built-in jitter measurement circuit
CN115184765A (zh) 芯片线性度测试方法与系统以及线性度信号提供装置
US6182237B1 (en) System and method for detecting phase errors in asics with multiple clock frequencies
US6604203B1 (en) Arrangement and method for self-synchronization data to a local clock