CN203300631U - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN203300631U
CN203300631U CN2013202631343U CN201320263134U CN203300631U CN 203300631 U CN203300631 U CN 203300631U CN 2013202631343 U CN2013202631343 U CN 2013202631343U CN 201320263134 U CN201320263134 U CN 201320263134U CN 203300631 U CN203300631 U CN 203300631U
Authority
CN
China
Prior art keywords
lead
wire
rear surface
label
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2013202631343U
Other languages
English (en)
Inventor
成田博明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Application granted granted Critical
Publication of CN203300631U publication Critical patent/CN203300631U/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip

Abstract

本实用新型提供了一种半导体器件，通过其能够轻松地识别无标签封装中的1引脚的位置。多个引线(LE)的后表面暴露于密封了半导体芯片(5)等的树脂密封主体(MO)的后表面上，进一步提供邻近1引脚(带有标号1的引线(LE))的图像识别区域(PRA)，并且标识标志(PP)的后表面从图像识别区域(PRA)的密封主体(MO)的后表面露出。该标识标志(PP)由与多个引线(LE)相同的传导构件制成。

Description

半导体器件
技术领域
本实用新型涉及一种半导体器件，并且其能够适用于例如在封装的背部表面上具有引线的半导体器件的制造。
背景技术
针对树脂密封的半导体器件的属性选择，识别1引脚(一个引脚)的位置是必要的，该1引脚被从多个引线(外部连接端子，外部端子，以及端子)确定为的标号(标识号，序列号，以及标号)中的第一引线。
例如，公开号为2006-288304的日本专利公开了一种技术，该技术为从塑封树脂的下表面露出的外围设备的悬置引线的前端被配置为加强型端子部，并且一个加强型端子被确定为与其它的加强型端子具有不同的形状，其从塑封树脂中暴露出来，由此识别1引脚。
公开号为2011-091145的日本专利公开了一种技术，该技术为通过部分暴露在树脂封装的后表面上露处的岛状物的拐角部分将岛状物的露出的形状用作位置识别标志。
另外，公开号为2006-229263的日本专利公开了一种技术，该技术为多个悬置引线部分地从树脂密封的主体的后表面露出，并且其中之一用作用于识别树脂密封的主体的方向的标志。
公开号为2003-332513的日本专利公开了一种技术，该技术为在沿着密封主体的前表面侧的对角方向的两个拐角中形成切口，并且将悬置引线的提供有具有圆形平面形状的识别标志一部分从切口中露出。
公开号为2004-327903的日本专利公开了一种半导体器件，其中引线的一个表面被确定为半蚀刻表面并且另一表面作为非半蚀刻表面，将非半蚀刻表面与外表面从树脂露出，并且其它的表面被布置在树脂中以用树脂进行密封。
实用新型内容
在树脂密封的半导体器件(半导体封装)中，从其后表面露出的多个引线中的一个引线被确定为“1引脚”。该1引脚起到标识半导体器件的方向或者在检验时标识多个引线中的每个引线的作用。因此，能够从外表容易地识别1引脚是必要的。然而，在采用送料器系统的属性选择的情况下，无标签封装具有不能识别1引脚的位置的问题。
其它问题和新颖特征将通过本说明书的描述和附图而变得更加清楚。
为了解决上述问题，本实用新型提供了一种树脂密封的半导体器件，包括：
半导体芯片(5)；由布置在所述半导体芯片(5)外围上的传导构件构成的多个引线(LE)；与所述半导体芯片(5)的多个电极焊盘(2)以及所述多个引线(LE)电连接的多个传导线(12)；由布置为靠近所述多个引线(LE)中的一个引线的所述传导构件制成的标识标志(PP)；与所述标识标志(PP)耦合的悬置引线(LL)；以及密封主体，其用树脂密封所述半导体芯片(5)、所述多个引线(LE)的前表面和侧表面的一部分、所述多个传导线(12)、所述标识标志(PP)的前表面和侧表面、以及所述悬置引线(LL)的前表面、后表面和侧表面的一部分，其中：
在密封主体的后表面上暴露多个引线(LE)的后表面和标识标志(PP)的后表面。
优选地，其中所述悬置引线(LL)的所述侧表面的其它部分暴露于所述密封主体的侧表面上。
优选地，其中所述传导构件为铜，并且在从所述密封主体的后表面露处的所述多个引线(LE)的所述后表面以及所述标识标志(PP)的所述后表面上形成钯薄膜。
优选地，其中所述多个引线(LE)的标号根据所述标识标志(PP)来识别。
本实用新型的其它的目的、特征以及优势将通过下文配合附图对本实用新型的实施例的描述而变得显而易见。
通过本实用新型的半导体器件能够轻松地识别无标签封装中的1引脚的位置。
附图说明
图1为示出根据一个实施例的半导体器件的后表面的主要部分的平面图。
图2为示出根据一个实施例的半导体器件的外表面的主要部分的侧视图，附着有第一标号的引线(1引脚)被布置在该外表面上。
图3为示出根据一个实施例的半导体器件的外表面的主要部分的侧视图，附着有最终标号的引线被布置在该外表面上。
图4为根据一个实施例的晶片制备步骤中的半导体器件的主要部分的截面图。
图5为根据一个实施例的树脂薄片附着步骤中的半导体器件的主要部分的截面图。
图6为根据一个实施例的切割带步骤中的半导体器件的主要部分的截面图。
图7为根据一个实施例的晶片切割步骤中的半导体器件的主要部分的截面图。
图8为示出根据一个实施例的引线框架的前表面的主要部分的平面图。
图9为示出根据一个实施例的引线框架的后表面的主要部分的平面图。
图10为用于阐释根据一个实施例的引线框架的制造方法的步骤图。
图11A和图11B为分别示出在根据一个实施例的引线框架的制造步骤中的引线框架的前表面和后表面的主要部分的平面图。
图12为示出在根据一个实施例的引线框架的制造步骤中的引线框架的截面的主要部分的截面图。
图13A和图13B在图11A和图11B以及图12之后，并且为与图11A和图11B中相同的部分的主要部分的平面图。
图14在图11A和图11B以及图12之后，并且为与图12中相同的部分的主要部分的截面图。
图15A和图15B在图13A、图13B以及图14之后，并且为分别示出与图11A和图11B中相同的部分的主要部分的平面图。
图16在图13A、图13B以及图14之后，并且为与图12中相同的部分的主要部分的截面图。
图17A和图17B在图15A、图15B以及图16之后，并且为分别示出与图11A和图11B中相同的部分的主要部分的平面图。
图18在图15A、图15B以及图16之后，并且为示出与图12中相同的部分的主要部分的截面图。
图19A和图19B在图17A、图17B以及图18之后，并且为分别示出与图11A和图11B中相同的部分的主要部分的平面图。
图20在图17A、图17B以及图18之后，并且为与图12中相同的部分的主要部分的截面图。
图21A和图21B在图19A、图19B以及图20之后，并且为分别示出与图11A和图11B中相同的部分的主要部分的平面图。
图22在图19A、图19B以及图20之后，并且为与图12中相同的部分的主要部分的截面图。
图23为示出根据一个实施例的芯片键合步骤中的半导体器件的主要部分的截面图。
图24为示出根据一个实施例的导线键合步骤中的半导体器件的主要部分的截面图。
图25为示出根据一个实施例的塑封步骤中的半导体器件的主要部分的截面图。
图26为示出根据一个实施例的激光标刻步骤中的半导体器件的主要部分的截面图。
图27为示出根据一个实施例的封装切割步骤中的半导体器件的主要部分的截面图。
图28为示出了根据一个实施例的半导体器件的前表面的主要部分的平面图。
图29为示出了根据一个实施例的半导体器件的后表面的主要部分的平面图。
图30为示出了根据一个实施例的半导体器件的截面的主要部分的截面图。
图31为用于阐释根据一个实施例的自动送料器的示意图。
图32为用于阐释根据一个实施例的送料器系统的属性选择的步骤图。
图33为用于阐释根据一个实施例的半导体器件的制造方法的步骤图。
图34为示出根据一个实施例的第一修改示例的引线框架的前表面的主要部分的平面图。
图35为示出根据一个实施例的第一修改示例的引线框架的后表面的主要部分的平面图。
图36为示出根据一个实施例的第二修改示例的半导体器件的截面的主要部分的截面图。
图37为示出根据一个实施例的第二修改示例的半导体器件的后表面的主要部分的平面图。
图38为示出根据一个实施例的第三修改示例的半导体器件的后表面的主要部分的平面图。
图39为示出外表面的主要部分的侧视图，在该外表面上布置有与根据一个实施例的第三修改示例的半导体器件的第一标号附着的引线(1引脚)。
图40为示出外表面的主要部分的侧视图，在该外表面上布置有与根据一个实施例的第三修改示例的半导体器件的最终标号附着的引线。
图41为示出根据一个实施例的第三修改示例的处于放大样式下的一个引线中的引线主要部分的截面图。
图42为用于阐释根据一个实施例的第三修改示例的具有多个引线的基材的制造方法的步骤图。
图43为在用于阐释根据一个实施例的第三修改示例的具有多个引线的基材的制造方法的在制造步骤中的基材的主要部分的截面图。
图44在图43之后并且为与图43中相同的部分的主要部分的截面图。
图45在图44之后并且为与图43中相同的部分的主要部分的截面图。
图46在图45之后并且为与图43中相同的部分的主要部分的截面图。
图47在图46之后并且为与图43中相同的部分的主要部分的截面图。
图48在图47之后并且为与图43中相同的部分的主要部分的截面图。
图49在图48之后并且为与图43中相同的部分的主要部分的截面图。
图50为根据一个实施例的第三修改示例的在裸片键合步骤中的半导体器件的主要部分的截面图。
图51为根据一个实施例的第三修改示例的导线键合步骤中的半导体器件的主要部分的截面图。
图52为根据一个实施例的第三修改示例的塑封步骤中的半导体器件的主要部分的截面图。
图53为根据一个实施例的第三修改示例的激光标刻步骤中的半导体器件的主要部分的截面图。
图54为根据一个实施例的第三修改示例的封装切割步骤中的半导体器件的主要部分的截面图。
图55为示出根据一个实施例的第三修改示例的半导体器件的后表面的主要部分的平面图。
图56为示出根据一个实施例的第三修改示例的半导体器件的截面的主要部分的截面图。
图57为用于阐释根据一个实施例的第三修改示例的半导体器件的制造方法的步骤图。
图58为由本发明人想到的QFN的一个示例的无标签封装的后表面的主要部分的平面图。
图59为由本发明人想到的QFN的一个示例的无标签封装的第一修改示例的后表面的主要部分的平面图。
图60为由本发明人想到的QFN的一个示例的无标签封装的第二修改示例的后表面的主要部分的平面图。
图61为由本发明人想到的QFN的另一示例的带有标签封装的后表面的主要部分的平面图。
具体实施方式
在下述实施例中，如果为了方便而需要，将说明书分成多个部分或实施例，但是，除非另外特别指定，它们并非互不相关，并且其中的一个实施例与其它实施例的一部分或其全部的修改示例，细节，补充阐释等相关联。
在下述实施例中涉及元件的数目(包括数量，数值，总数，范围等)的实例中，除非另外指定以及除了原则上明显限定到特定数目之外，其并不限定到特定数目而可以大于或小于特定数目。此外，无需赘述，除非另外指定或除了原则上看起来明显必需之外，下述实施例中的组成元件(包括元件步骤等)并非是必需的。类似的，在下述实施例中描述组成元件等的形状、位置关系等的实例中，除非另外指定或除了原则上不被考虑为特别明显之外，其被确定为形状基本相近或类似。类似的情况同样适用于上述数值或范围。
下述实施例中的无标签封装为树脂封装，该树脂封装不具有在其上装配半导体芯片的基材(标签，岛状物)，并且不具有暴露在用于密封半导体芯片的树脂密封的主体的后表面(下表面和底面)上的基材。
在下述实施例中使用的附图中，存在如下情况，即使其为平面图也给出剖面线以使附图易于理解。在用于阐释下述实施例的附图中，对于原则上具有相同功能的部件给出相同的数字，并且将省略其重复描述。以下将参照附图具体描述本实用新型的实施例。
(具体主题)
采用由树脂制成的密封主体密封的、装配于引线框架上的具有半导体芯片的半导体封装的中的一个半导体封装包括QFN(四侧无引脚扁平封装)。
QFN具有如下结构，半导体芯片布置于密封主体的中部，多个引线布置于半导体芯片的外围上，形成于密封主体内的半导体芯片的前表面上以及多个引线的前表面上的多个电极焊盘通过多个键合导线电连接，并且多个引线的后表面从密封主体的后表面露出。并且，从密封主体的后表面露出的多个引线的相应后表面被焊接到接线板的电极(管脚)，由此装配半导体封装。QFN具有的优势在于，与在其中从密封主体的侧表面横向延伸多个引线的QFP(四侧扁平封装)相比，QFN的装配区域变小。
图58示出无标签封装的后表面的主要部分的平面图，其为QFN的一个示例。多个(24个)引线LE1的后表面分别暴露于密封主体MO1的外周界的后表面上。示出于图58中的数字为相应引线LE1的标号(标识号，序列号，标号)，并且对应于标号1的引线LE1被称作“1引脚”。
图59示出无标签封装的第一修改示例的后表面的主要部分的平面图。多个(20个)引线LE2的后表面分别暴露于密封主体MO2的外周界的后表面上。类似于上述图58，示出于图59中的数字为相应引线LE2的标号，并且对应于标号1的引线LE2被称作“1引脚”。
从密封主体MO2露出的1引脚的后表面在沿密封主体MO2的外周界方向上的宽度被形成为大于从密封主体MO2露出的另一引线LE2的后表面在沿密封主体MO2在后表面上的外周界方向上的宽度。也就是说，从密封主体MO2的后表面露出的这个1引脚的形状与从密封主体MO2的后表面露出的另一引线LE2的形状不同。因此，能够识别1引脚。
图60示出无标签封装的第二修改示例的后表面的主要部分的平面图，其为QFN的一个示例。多个(16个)引线LE3的后表面分别暴露于密封主体MO3的外周界的后表面上。类似于上述图58，示出于图60中的数字为相应引线LE3的标号，并且对应于标号1的引线LE3被称作“1引脚”。
从密封主体MO3露出的1引脚的后表面在密封主体MO3的后表面上与沿密封主体MO3的外周界方向成直角相交的方向上的长度被形成为短于从密封主体MO3的后表面露出的其它引线LE3在与沿密封主体MO3的外周界方向成直角相交的方向上的长度。也就是说，从密封主体MO3的后表面露出的这个1引脚的形状与从密封主体MO3的后表面露出的其它引线LE2的形状不同。因此，能够识别1引脚。
图61示出带有标签的封装的后表面的主要部分的平面图，其为QFN的另一个示例。多个(20个)引线LE4的后表面分别暴露于密封主体MO4的外周界的后表面上。此外，一个四边形的标签(岛状物)LE5暴露于密封主体MO4的后表面上的中部处。类似于上述图58，示出于图61中的数字为相应引线LE4的标号，并且对应于标号1的引线LE4被称作“1引脚”。切口部分形成于从密封主体MO4的后表面露出的标签LE5的一个拐角部分中，从而能够识别1引脚。
附带的，在具有如上所述的封装结构的半导体器件的属性选择中，常规采用托盘系统属性选择或探测器系统属性选择。
然而，托盘系统属性选择在工作中花费较长的时间是必要的，这是由于将相应半导体器件(半导体封装)放入托盘。并且，探测器系统属性选择在灵活性方向不尽如人意，这是由于需要花费时间来进行各种改变或其它类似情况。另外，对于托盘系统属性选择和探测器系统属性选择来说必要的是，具有在通过检验设备进行属性选择后用于封装半导体器件的相应封装器件。
因此，本发明人已经考虑采用送料器系统属性选择。该送料器系统属性选择的优势在于，可以使工作时间比托盘系统属性选择更短，并且也可以轻松地执行各种改变。此外，可以通过单一设备连续执行半导体器件检验以及封装。
然而，在送料器系统属性选择中，通过切割被分开的多个半导体器件一次被分离成片，从而在检验时识别1引脚以及对准半导体器件的方向是必要的。附带的，托盘系统属性选择不需要标识1引脚，这是由于通过切割被分开的多个半导体器件例如通过料夹被分别封装至托盘中。并且，根据探测器系统属性选择，通过切割被分离的多个半导体器件在它们被附着到固定环(C型环)的状态下被检验，并且因此不再需要识别1引脚。
然而，在上述图58中示出的无标签封装中不能识别1引脚。
尽管在在上述图59和图60中示出的无标签封装中能够识别1引脚，但是接线板的电极符合1引脚的形状必要的是，从而改变1引脚的形状需要由客户认可。此外，上述图59和图60中示出的无标签封装具有由改变1引脚的形状带来的大约百分之几的区域改变。因此，当半导体器件尺寸被减小到例如具有大约一侧2mm时，图像识别将变得困难，并且可能无法准确识别1引脚。
类似的，当半导体器件尺寸被减小到例如大约一侧2mm时，即使是上述图61中示出的带有标签的封装同样存在图像识别变得困难的可能性，并且无法准确识别1引脚，
本实施例公开一种技术，该技术为形成由悬置引线保持的标识标志，将该标识标志从密封主体的后表面露出，并且特别是在无标签封装中能够轻松地执行1引脚的位置识别。
实施例
《半导体器件》
将参照图1至图3阐释根据实施例1的半导体器件的结构。在下文中示例了具有12个引线(外部连接端子，外部端子，以及端子)的无标签封装。
图1为示出半导体器件的后表面的主要部分的平面图，图2为示出半导体器件的在其上布置1引脚(带有标号1的引线)的外表面的主要部分的侧视图，并且图3为示出半导体器件的在其上布置与最终标号附着的引线(带有标号12的引线)的外表面的主要部分的侧视图。
半导体器件(半导体封装)SD1在平面图上具有正方形的形状并且具有前表面(上表面)、后表面(下表面，底面)以及四个侧表面(第一侧表面S1、第二侧表面S2、第三侧表面S3以及第四侧表面S4)。
半导体器件SD1例如配置有半导体芯片、布置于半导体芯片的外围上的多个引线(外部连接端子，外部端子，以及端子)LE、以及分别电连接布置在半导体芯片的前表面上以及多个引线LE的前表面(上表面)上的多个电极焊盘(键合焊盘、前表面电极)的多个传导线。并且，半导体芯片、部分(多个引线LE的前表面(上表面)以及侧表面的一部分)以及多个传导线均用树脂密封主体(密封主体)MO进行密封。因此，树脂密封主体MO在平面图中也具有正方形的形状，并且具有前表面(上表面)，以及在具有规定厚度的前表面的相对侧上的后表面(下表面，底面)。
如图1所示，多个引线LE的后表面(下表面，装配表面)暴露于树脂密封主体MO的后表面上。这里，示例出具有十二个引线LE的半导体器件SD1，从而十二个引线LE的后表面暴露于树脂密封主体MO的后表面上。在树脂密封主体MO的四个拐角部分中，最靠近一个拐角部分的一个引线LE被确定为标号1，并且基于标号1，顺序地将标号(标识号，序列号，以及标号)提供给布置于树脂密封主体MO的外周界的后表面上的多个引线LE。对应于标号1的引线LE被称作“1引脚”。
在半导体器件SD1中，沿第一侧表面S1布置具有标号1，2和3的引线LE，沿第二侧表面S2布置具有标号4，5和6的引线LE，沿第三侧表面S3布置具有标号7，8和9的引线LE，沿第四侧表面S4布置具有标号10，11和12的引线LE。在图1中除了引线LE之外所给出的数字为标号。
此外，在树脂密封主体MO的最接近1引脚的拐角部分处，相邻于1引脚提供图像识别区域PRA，并且标识标志PP的后表面(下表面)暴露于树脂密封主体MO的后表面上的图像识别区域PRA处。由将在下文描述的悬置引线保持这一标识标志PP，并且形成有与十二个引线LE相同的传导构件。上述传导构件例如为铜(Cu)，以及例如为形成于从树脂密封主体MO的后表面以及标识标志PP的后表面露出的十二个引线LE的后表面上的钯(Pb)薄膜。
如图2和图3所示，十二个引线LE的侧表面的其它部分同样暴露于树脂密封主体MO的侧表面上。在图2和3中除了引线LE之外所给出的数字之外为标号。如图2所示，具有标号1，2和3的引线LE的侧表面的其它部分暴露于第一侧表面S1上，并且如图3所示，具有标号10，11和12的引线LE的侧表面的其它部分暴露于第四侧表面S4上。侧视图被省略，但与第一侧表面S1和第四侧表面S4类似，具有标号4，5和6的引线LE的侧表面的其它部分暴露于第二侧表面S2上，并且具有标号7，8和9的引线LE的侧表面的其它部分暴露于第三侧表面S3上。
此外，用于保持上述标识标志PP的悬置引线LL暴露于树脂密封主体MO的第一侧表面S1上，其中露出1引脚，并且悬置引线被定位为接近但与1引脚离开。类似的，用于保持上述标识标志PP的悬置引线LL也暴露于树脂密封主体MO的第四侧表面S4上，并且悬置引线被定位为接近但与附着有最终标号的引线LE(带有标号12的引线LE)离开。
能够通过图像识别来检测标识标志PP。图像识别通过二值化图像来判断标识标志PP是否存在。例如，选择在半导体器件SD1的后表面上未形成多个引线LE的四个拐角区域(图像识别区域PRA，以及具有与PRA区域相同区域的另外三个拐角区域)来执行图像识别，并且判断出像素差。如果像素差为15％或更多，判断反射部分(具有标识标志PP的部分)和非反射部分(不具有标识标志PP的部分)变成可能。因此，对于通过图像识别执行图像处理的区域(图像识别区域PRA)的标识标志PP的平面区域优选为15％或更多。
如上文所述，通过提供临近1引脚的标识标志PP，标识1引脚的位置变得容易。因此，能够通过识别1引脚而对准半导体器件SD1的方向，并且能够在半导体器件SD1的检验中采用送料器系统的属性选择。
《半导体器件制造方法》
将结合图4至图33逐步描述根据这一实施例的半导体器件制造方法。这里示例了具有十二个引线(外部连接端子，外部端子，以及端子)的无标签封装。
图4至图7为用于阐释半导体器件制造方法的制造步骤中的半导体器件的主要部分的截面图。图8为示出了引线框架的前表面的主要部分的平面图，以及图9为示出了引线框架的后表面的主要部分的平面图。图10至图22为用于阐释引线框架制造步骤的视图。图23至图27为用于阐释半导体器件制造方法的制造步骤中的半导体器件的主要部分的截面图。图28为示出了半导体器件的前表面的主要部分的平面图，图29为示出了半导体器件的后表面的主要部分的平面图，以及图30为示出了半导体器件的截面的主要部分的截面图。图31为用于阐释自动送料器的示例图。图32为用于阐释送料器系统的属性选择的步骤图。图33为用于阐释半导体器件制造方法的步骤图。
<晶片制备步骤P1>
如图4所示，制备半导体晶片1。半导体晶片1由单晶硅形成，并且其具有例如200mm或300mm的直径以及例如0.7mm或更大(当将其放入制造步骤中时的值)的厚度(第一厚度)。半导体晶片1具有第一主表面(前表面)1x；多个芯片区域1CA，其被形成至以矩阵状态布置于第一主表面1x上的的隔室中；切削区域(划片区域，切割区域，切割线)1SA，形成于多个芯片区域1CA中的相互临近的芯片区域1CA之间；以及第二主表面(后表面)1y，在第一主表面1x的相对侧。
包括多个半导体器件、具有绝缘层和层叠成多个层的布线层的多层布线层、以及被形成为覆盖多层布线层的前表面保护薄膜的集成电路形成于半导体晶片1的第一主表面1x的每个芯片区域CA上，并且其为非限制性的。绝缘层例如由二氧化硅(SiO2)薄膜形成。布线层由金属薄膜形成，例如为铝(Al)、钨(W)或者铜。上述的前表面保护薄膜例如由二氧化硅薄膜或多层薄膜形成，多层膜具有无机绝缘薄膜和有机绝缘薄膜，诸如层叠的氮化硅(Si3N4)膜。并且，在半导体晶片1的第一主表面1x的每个芯片区域1CA上，沿相应芯片区域1CA(在图4中部分地示出多个电极焊盘2)的相应侧布置多个电极焊盘(键合焊盘，前表面电极)2，多个电极焊盘2电连接至上述多个半导体器件。多个电极焊盘2由上述多层布线层中的最上层上的布线形成，并且经由形成在上述前表面保护薄膜中的与相应的电极焊盘2对应的开口露出。
<背面研磨步骤P2>
将覆盖集成电路的保护带(背面研磨带)施加到半导体晶片1的第一主表面1x侧，并且通过磨料(例如，粗糙度为#360)大致研磨半导体晶片1的第二主表面1y以将半导体晶片1的厚度减小至规定厚度。随后，通过磨料(例如，粗糙度为#1500或#2000)对半导体晶片1的第二主表面1y进行最后研磨，该磨料具有比前面使用的磨料更加精细的粗糙度以消除在大致研磨(背面研磨)时产生的半导体晶片1的第二主表面1y的失真。此外，去除在最终研磨时产生的半导体晶片1的第二主表面1y的抛光条纹，例如通过旋转蚀刻方法、CMP(化学机械抛光)方法或类似方法(应力消除)。当上述的背面研磨和上述的应力消除终止时，半导体晶片1具有例如0.13mm的厚度(第二厚度)。并不要求在所有半导体晶片1上执行上述应力消除而是取决于对于半导体芯片的强度要求来执行。
<树脂薄片附着步骤P3>
如图5所示，将薄膜型树脂薄片(粘附薄片，粘附薄膜或密封材料)3施加至半导体晶片1的第二主表面1y。在完成半导体器件SD1之后，树脂薄片3充当密封材料以保护半导体芯片的后表面。树脂薄片3例如为热固型并且由包含填充物(SiO2颗粒)的环氧型树脂制成。其厚度例如为20至30μm并且优选在中间值为25μm的外围范围内。并且，填充物含量例如为60wt％。之后，施加了树脂薄片的半导体晶片1经受热处理。
<切割带步骤P4>
如图6所示，制备切割带4。虽然未示出，但是将在平面图中具有环形的框架附着至切割带4的外围边界。切割带4例如具有作为基材的聚烯烃，并且其厚度例如为90μm。并且切割带4的上表面(固定半导体晶片1的表面)具有在其上的粘附层(未示出)。粘附层例如为丙烯酸UV(紫外线)固化粘附剂并且具有例如在UV照射前为200g/25mm而在UV照射后为10至20g/25mm的粘附力。
之后，切割带4的上表面以及半导体晶片1的第二主表面1y被对置并且与在其之间的树脂薄片3相互附着。因此，半导体晶片1通过树脂薄片3被固定至切割带4的上表面。
<晶片切割步骤P5>
如图7所示，使用例如其上附着有精细钻石颗粒的超薄圆刀片来沿着切削区域1SA纵向和横切地切削半导体晶片1。与此同时，树脂薄片3同样被沿着半导体晶片1的切削区域1SA纵向和横切地切削。半导体晶片1被分成半导体芯片5，半导体芯片5保持对准状态，这是由于即使在分开后半导体芯片5也通过切割带4固定于框架上。在制造步骤之前的树脂薄片附着步骤P3中，树脂薄片3被稳固地粘附至半导体晶片1的第二主表面1y，从而使得不会导致半导体芯片5从树脂薄片3剥离下来以及半导体芯片散开或其它类似的问题。
<引线框架制备步骤P6>
如图8和图9所示，制备引线框架LF1。引线框架LF1由诸如铜的传导构件制成并且具有前表面(上表面)和位于前表面的相对侧的后表面(下表面)。引线框架LF1对应于单一半导体产品并且具有如下结构，即在其中将具有十二个引线LE和悬置引线LL的单元框架复数地布置于围绕芯片装配区域的方形保持框架(保持部分)。图8和图9示出了引线框架LF1的对应于单元框架的部分。
围绕芯片装配区域的保持框架配置有第一保持部分LH1和第三保持部分LH3二者，其彼此分离并且被提供为在第一方向上延伸，以及第二保持部分LH2和第四保持部分LH4二者，其彼此分离并且被提供为在与第一方向成直角相交的第二方向上延伸。并且，十二个引线LE被布置为围绕单元框架的中央部分(芯片装配区域)。十二个引线被提供有标号(标识号、序列号以及标号)，选择单元框架的一个拐角部分，并且将最靠近拐角部分的一个引线LE确定为标号1。并且，以此为基础，将标号顺序地施加到连续地布置在单元框架的外围上的引线LE。如上文所述，与标号1对应引线LE为“1引脚”。除了引线LE之外在图8和图9中给出的数字为标号。
十二个引线LE被耦合至第一保持部分LH1、第二保持部分LH2、第三保持部分LH3或第四保持部分LH4并且被它们保持。例如，与标号1，2和3对应的引线LE被耦合至第一保持部分LH1并且被第一保持部分LH1保持，与标号4，5和6对应的引线LE被耦合至第二保持部分LH2并且被第二保持部分LH2保持，与标号7，8和9对应的引线LE被耦合至第三保持部分LH3并且被第三保持部分LH3保持，以及与标号10，11和12对应的引线LE被耦合至第四保持部分LH4并且被第四保持部分LH4保持。
此外，悬置引线LL包括被提供为沿着第一方向延伸的第一部分以及被提供为沿着第二方向延伸的第二部分。悬置引线LL的第二部分的一端被耦合到在拐角部分和带有标号1的引线LE(1引脚)之间的第一保持部分LH1，第一保持部分LH1和第四保持部分LH4在该拐角部分处彼此相交，并且悬置引线LL的第一部分的一端被耦合到在上述拐角部分和带有标号12的引线LE(带有最终标号的引线LE)之间的第四保持部分LH4。并且悬置引线LL的第一部分的另一端与悬置引线LL的第二部分另一端保持标识标志PP。
引线框架LF1的前表面为平坦的，而引线框架LF1的后表面的一部分(比如图9示出的阴影线部分)经受过半蚀刻以处理引线框架LF1而将其厚度减少至大约一半，并且引线框架LF1的后表面为不平坦的，引线框架LF1未经受半蚀刻的部分具有例如为0.125mm的厚度。
在之后的塑封步骤中，除了引线LE的从树脂密封主体的后表面露出的部分之外，从引线LE的后表面侧在十二个引线LE上执行半蚀刻。引线LE的被执行了半蚀刻的其它部分在之后的塑封步骤中以树脂密封主体进行密封。密封的厚度例如为0.065mm。
连接到第一保持部分LH1和第四保持部分LH4的悬置引线LL从悬置引线LL后表面侧经受半蚀刻。在随后的成形步骤中，由悬置引线LL保持的并且未经受半蚀刻的传导构件的后表面成为标识标志PP，其从树脂密封主体的后表面露出。经历半蚀刻的悬置引线LL在随后的塑封步骤中被以树脂密封主体密封。密封厚度例如为0.065mm。
在保持部分中，除了第一保持部分LH1与第二保持部分LH2彼此相交的拐角部分，第二保持部分LH2与第三保持部分LH3彼此相交的拐角部分，第三保持部分LH3与第四保持部分LH4彼此相交的拐角部分以及第四保持部分LH4与第一保持部分LH1彼此相交的拐角部分之外，从第一保持部分LH1，第二保持部分LH2，第三保持部分LH3以及第四保持部分LH4的后表面对它们执行半蚀刻。由于半蚀刻，第一保持部分LH1，第二保持部分LH2，第三保持部分LH3以及第四保持部分LH4具有例如为0.065mm的厚度。
引线框架LF1的制造步骤将结合图10至图22来阐释。图10为用于阐释引线框架LF1的制造方法步骤图。图11A，图13A，图15A，图17A，图19A以及图21A为示出了引线框架LF1的前表面的主要部分的平面图。以及图11B，图13B，图15B，图17B，图19B以及图21B为示出了引线框架LF1的后表面的主要部分的平面图。图12，图14，图16，图18，图20以及图22为示出了引线框架LF1的截面的主要部分的截面图。
P6-(1)铜基材制备步骤
如图11A，图11B和图12所示，制备例如铜基材6的传导构件。铜基材6具有前表面(上表面)6x以及在前表面6x的相对侧的后表面(下表面)6y，并且其厚度例如为0.125mm。
P6-(2)抗蚀剂涂覆步骤
如图13A，图13B和图14所示，在铜基材6的前表面6x以及后表面6y上涂覆抗蚀剂薄膜7。
P6-(3)曝光步骤
如图15A，图15B和图16所示，从铜基材6的前表面6x侧以及后表面6y侧将曝光光线(UV(紫外线))发射到抗蚀剂薄膜7被保留的区域(形成引线框架的区域)以对抗蚀剂薄膜7进行固化。在图16中，编码7A指示抗蚀剂薄膜7经固化的部分。
P6-(4)显影步骤
如图17A，图17B和图18所示，抗蚀剂薄膜7和7A经受了显影过程，并且经固化的抗蚀剂薄膜7A被保留在铜基材6的前表面6x以及后表面6y上。形成于铜基材6的前表面6x上的抗蚀剂薄膜7A与形成于铜基材6的后表面6y上的抗蚀剂薄膜7A具有彼此不同的形状。其不同的区域成为经受半蚀刻的区域。
也就是，当从铜基材6的前表面6x侧看去，形成于铜基材6的前表面6x上的以抗蚀剂薄膜7A覆盖的区域大于形成于铜基材6的后表面6y上的抗蚀剂薄膜7A覆盖的区域，但是由形成于铜基材6的后表面6y上的抗蚀剂薄膜7A覆盖的所有区域均与由形成于铜基材6的前表面6x上的的抗蚀剂薄膜7A覆盖的区域重叠。
P6-(5)蚀刻步骤
如图19A，图19B和图20所示，将溶解溶液8从铜基材6的前表面6x侧以及后表面6y侧喷射到铜基材6上以执行对未被抗蚀剂薄膜7A覆盖的铜基材6的蚀刻。在厚度方向上蚀刻在前表面6x以及后表面6y上都未形成抗蚀剂薄膜7A的区域的铜基材6。另一方面，在前表面6x上形成了抗蚀剂薄膜7A，而后表面未形成抗蚀剂薄膜7A的区域的铜基材6从后表面6y在厚度方向上被蚀刻(半蚀刻)至大约为一半。
换言之，当从从铜基材6的前表面6x侧看去，在形成于铜基材6的前表面6x上的抗蚀剂薄膜7A与形成于铜基材6的后表面6y上的抗蚀剂薄膜7A相互重叠的区域中，铜基材6未被蚀刻，然而，当从铜基材6的前表面6x侧看去，在抗蚀剂薄膜7A形成于铜基材6的前表面6x上但是抗蚀剂薄膜7A未形成于的铜基材6的后表面上的区域中，在厚度方向上从后表面6y侧蚀刻铜基材6，而在前表面6x侧上其被部分地保留。
因此，当从铜基材6的前表面6x侧看去，在形成标识标志PP的区域中，形成于铜基材6的前表面6x上的抗蚀剂薄膜7A与形成于铜基材6的后表面6y上的抗蚀剂薄膜7A相互重叠，并且铜基材6未被蚀刻。然而，当从铜基材6的前表面6x侧看去，在形成悬置引线LL的区域中，在铜基材6的前表面6x上形成有抗蚀剂薄膜7A，但在铜基材6的后表面6y上未形成抗蚀剂薄膜7A，并且在厚度方向上从后表面6y侧蚀刻铜基材6，而在前表面6x侧上其部分地地保留。
P6-(6)步骤
如图21和图22所示，抗蚀剂薄膜7A被去除以完成引线框架LF1。
在这个实施例中，标识标志PP在平面图上具有圆形的形状，但是其不是限制性的，其例如也可以是方形的。
之后，引线框架LF1经受电镀处理以通过电镀方法在引线框架LF1的前表面和后表面上例如形成钯薄膜(未示出)。
<裸片键合步骤P7>
从切割带4的下表面侧辐射紫外线以将形成于切割带4的上表面上的粘附层的粘附力降低到例如10-20g/25mm，并且粘附层被固化。因此，相应的半导体芯片5变得易于从切割带4上分离。
如图23所示，引线框架LF1的后表面和具有热源的热平台9的前表面(上表面)9x在之后被彼此对置以将引线框架LF1布置在热平台9的前表面9x上，它们之间带有框架带10。热平台9由为不锈钢(SUS430)的传导构件制成，并且被加热至40至80℃。
之后，半导体芯片5的前表面被圆柱形料夹11吸附并且保持，并且通过从切割带4移除来拾取半导体芯片5。因为形成于切割带4的上表面上的粘附层的粘附力被减弱，所以即使是很薄并且强度被减弱的半导体芯片5也能够被无失误的拾取。树脂薄片3被粘附到半导体芯片5的后表面上。
被拾取的半导体芯片5在之后被运送到框架带10的预定芯片装配区域。之后，半导体芯片5经由粘附到半导体芯片5的后表面上的树脂薄片3被布置在框架带10的芯片装配区域中，并且施加热量(例如40至80℃)以将半导体芯片5固定到框架带10的芯片装配区域。
<导线键合步骤P8>
如图24所示，使用多个传导线12电连接沿着半导体芯片5的前表面的边缘布置的多个电极焊盘2以及定位于芯片装配区域的外围上的多个引线LE的前表面，其例如通过同样使用用于热压键合的超声波振动的钉头键合方法(球形键合方法)。具体而言，传导线12的前端通过电弧放电而被熔化以通过表面张力形成球状，当施加例如为120kHz的超声波振动时，其通过毛细管(圆柱形连接夹具)被热压键合到电极焊盘2的前表面。
大体上，主要使用前向键合系统(在半导体芯片5上的电极焊盘2与传导线12的一部分被连接之后，通过该系统连接引线LE和传导线12的其它部分)，但是可以使用反向键合系统(在引线LE与传导线12的一部分被连接之后，通过该系统连接在半导体芯片5的电极焊盘2与传导线12的其它部分)。
<塑封步骤P9>
如图25所示，在其上装配多个半导体芯片5的引线框架LF1和框架带10被设置于裸片塑封设备上，提升温度来抽运液化密封树脂以使其流动至塑封设备中，并且框架带10的在其上装配半导体芯片等的表面侧由密封树脂密封以形成单一树脂密封主体(密封主体)MO。为了降低压力，树脂密封主体MO例如由环氧树脂基的热固性绝缘树脂制成，向其加入了酚类固化剂，硅橡胶以及大量的填充物(例如，二氧化硅)。
<烘干步骤P10>
例如，在175℃的温度下执行五个小时的热处理(后固化烘)。该热处理例如为风(空气)烘干。因此，多个半导体芯片5，多个引线LE的相应部分(前表面以及侧表面部分)，多个传导线12，以及标识标志PP的部分(前表面(上表面)以及侧表面)均由树脂密封主体MO密封。树脂密封主体MO具有例如为300μm的厚度。
<激光标刻步骤P11>
如图26所示，在框架带10被移除后，使用激光14来在树脂密封主体MO的上表面上标刻产品名称或类似标记。
<封装切割步骤P12>
如图27所示，制备切割带15。之后，密封了多个半导体芯片5，多个引线LE的部分(前表面部分以及侧表面)以及多个传导线12的树脂密封主体MO被固定至切割带15的上表面。
之后，使用例如其上附着有精细钻石颗粒的超薄圆刀片来沿着划线区域纵向和横切地从树脂密封主体MO的后表面切削树脂密封主体MO，多个引线LE以及悬置引线LL。树脂密封主体MO被分成半导体器件(半导体封装)SD1但是其保持对准状态，这是由于即使在分开后半导体器件SD1也通过切割带4固定于框架上。之后，清洗半导体器件SD1以去除碎片以及在树脂密封主体MO被切割时产生的其它类似物质。
<单独落片(Separate dropping)步骤P13>
如图28至图30所示，移除切割带15以分离成独立的半导体器件SD1。如图28所示，在半导体器件SD1的前表面中形成激光标志。如图29所示，引线LE的后表面和施加到半导体芯片5的后表面的树脂薄片3暴露于半导体器件SD1的后表面上。因此，半导体芯片5的后表面通过树脂薄片3被保护。并且十二个引线的侧表面部分地从在半导体器件SD1的侧表面上的树脂密封主体MO露出。因为难以从视觉上识别从树脂密封主体MO区分的树脂薄片3，所以树脂薄片3没有通过下文描述的1引脚的位置识别被识别出来。
在之后的步骤中检验独立分开的半导体器件SD1，并且只封装那些被判断为好的半导体器件SD1。在这个实施例中，在检验和封装时，使用图31中示出的自动送料器AF。因此，多个半导体器件SD1在不同的状态下被供给到自动送料器AF的送料器部分AFP中。在自动送料器AF中，顺序地检验(测试(属性选择)步骤P14)被供给到送料器部分AFP中的多个半导体器件SD1，并且封装(上带(taping)步骤P15)被判断为好的半导体器件SD1。
<测试(属性选择)步骤P14>
根据示出在图32中的送料器系统的属性选择步骤，将半导体器件SD1从送料器部分AFP运送到自动送料器AF的检验部分AFT并且根据产品标准进行分类。分别被供给到自动送料器AF的送料器部分AFP中的多个半导体器件SD1被一个接一个地运送至自动送料器AF的检验部分AFT。
在检验部分AFT中，判断半导体器件SD1形状和区域，十二个引线LE以及从树脂密封主体MO露出的标识标志PP被识别，并且根据标识标志PP的位置识别1引脚的位置。之后，基于1引脚的位置，半导体器件SD1被旋转90°，180°或-90°并且被对准。之后半导体器件SD1被测试(属性选择)。被判断为不好的半导体器件SD1通过测试被去除。
<测试(属性选择)步骤P15>
通过测试被判断为好的半导体器件SD1通过自动送料器AF的上带部分AFC被存放在运送带CT中，之后，检验被存放在运送带CT中的半导体器件SD1的外观是否存在激光标刻、瑕疵或类似状况。之后，例如运送带CT被缠绕在卷轴上，其在之后被存放在防潮包内，并且将包含卷轴的袋子发货。
因此，根据实施例1，因为能够轻松地凭借标识标志PP的功效来识别1引脚的位置，所以即使对于无标签封装，也能够采用送料器系统的属性选择。
(实施例的第一修改示例)
在上述实施例中，例如上述图8和图9中所示，标识标志PP被耦合至拐角部分与具有标号1的引线LE(1引脚)之间的第一保持部分LH1，该拐角部分在被提供为在第一方向上延伸的第一保持部分LH1和被提供为在第二方向上延伸的第四保持部分LH4相互交叉处，其由被耦合至上述拐角部分和带有12标号的引线LE之间的第四保持部分LH4的悬置引线LL保持。然而，标识标志PP可以由被耦合至被提供为在第一方向上延伸的第一保持部分LH1或被提供为在第二方向上延伸的第四保持部分LH4的一个悬置引线保持。
引线框架的第一修改示例将结合图34和图35被阐释。图34为示出了引线框架的前表面的主要部分的平面图，以及图35为示出了引线框架的后表面的主要部分的平面图。
如在图34和图35中示出的，与在图8和图9中示出的引线框架LF1类似，引线框架LF2具有第一保持部分LH1，第二保持部分LH2，第三保持部分LH3和第四保持部分LH4，并且具有被布置为围绕单元框架的中部的十二个引线LE。十二个引线被分配有标号(标识号、序列号以及标号)，并且对应于标号1的引线LE为1引脚。并且在之后的塑封步骤中，其后表面从树脂密封主体的后表面露出的标识标志PP被形成为接近1引脚但与1引脚间隔。在图34中除了对引线LE之外所给出的数字为标号。
然而在这个引线框架LF2中，这个标识标志PP由仅仅被连接至第一保持部分LH1和第四保持部分LH4相互交叉的拐角部分与标号1的引线(1引脚)之间的第一保持部分LH1的悬置引线LL来保持。换言之，悬置引线LL的一端被耦合至第一保持部分LH1，并且悬置引线LL的另一端保持标识标志PP。
(实施例的第二修改示例)
如例如在上文所述的图30示出的，上述实施例示例了具有以树脂来密封一个半导体芯片的结构的半导体器件SD1，但是这个实施例同样能够被应用到具有以树脂封装的2个或3个半导体芯片的结构的半导体器件。
半导体器件的第二修改示例的结构将结合图36和图37被阐释。图36为示出了半导体器件的截面的主要部分的截面图，以及图37为示出了半导体器件的后表面主要部分的平面图。
如图36所示，半导体器件(半导体封装)SD2配置有两个半导体芯片5A、5B，形成在半导体芯片5A、5B的后表面上的树脂薄片(粘附薄片，粘附薄膜，密封材料)3A、3B，布置在半导体芯片5A，5B的外围的多个引线LE，以及与布置在半导体芯片5A、5B的相应前表面上的多个电极焊盘(键合焊盘)和多个引线LE电连接的多个传导线12。半导体芯片5A、5B，树脂薄片3A、3B的侧表面，多个引线LE的相应部分(前表面(上表面)，和侧表面部分)，以及多个传导线均被树脂密封主体(密封主体)MO所密封。
如图37所示，半导体芯片5A、5B的相应后表面未从树脂密封主体MO的后表面露出，但是粘附至半导体芯片5A、5B的相应后表面的树脂薄片3A、3B，多个引线LE的其它部分(后表面(下表面，装配表面))以及标识标志PP的后表面被暴露。因为难以从视觉上识别从树脂密封主体MO区分的树脂薄片3，所以树脂薄片3未通过1引脚的位置识别被识别出来。
(实施例的第三修改示例)
在上述实施例中，半导体器件的引线(外部连接端子，外部端子，以及端子)由引线框架形成，但是可以使用通过电镀方法形成的引线。
《半导体器件》
半导体器件的第三修改示例的结构将结合图38至图40被阐释。具有通过电镀方法被形成的十二个引线(外部连接端子，外部端子，以及端子)的无标签封装被示例在下文中。
图38为示出了半导体器件的后表面的主要部分的平面图。图39为示出了外表面的主要部分的侧视图，在其上布置有半导体器件的1引脚(具有标号1的引线)。图40为示出了外表面的主要部分的侧视图，在其上布置有与半导体器件的最终标号附着的引线(带有标号12的引线)。
如图38所示，类似于在上文所述的图1中示出的半导体器件(半导体封装)SD1，使用由电镀方法形成的引线LEE的半导体器件(半导体封装)SD3的同样具有多个引线LEE的后表面(下表面，底面)，并且引线LEE暴露在其后表面(下表面，底面)上。这里，示例出具有十二个引线LEE的半导体器件SD3，并且十二个引线LEE的后表面暴露于树脂密封主体MO的后表面上。
并且，图像识别区域PRA被提供为临近1引脚，其处于树脂密封主体MO的最靠近1引脚的拐角部分，并且在图像识别区域PRA中，标识标志PP的后表面暴露于树脂密封主体MO的后表面上。这个标识标志PP通过与多个引线LEE的相同制造步骤被形成并且与由十二个引线LEE相同的传导构件形成。如图39和图40所示，仅十二个引线LEE的侧表面的部分被暴露在树脂密封主体MO的侧面上。
如上文所述，标识标志PP同样能够被提供为靠近具有采用电镀方法形成的引线的半导体器件SD3的1引脚。因此，半导体器件SD3方向能够通过识别1引脚而被对准，从而为了检验半导体器件SD3，可以采用送料器系统的属性选择。
《半导体器件制造方法》
接下来，半导体器件的第三修改示例的制造方法将结合图41至图57逐步被描述。这里示例了具有由电镀方法形成的十二个引线(外部连接端子，外部端子，以及端子)的无标签封装。
图41为示出了处于放大样式下的一个引线的引线主要部分的截面图。图42为用于阐释具有多个引线的基材的制造方法的步骤图。图43至图49为用于阐释具有多个引线的基材的制造方法的制造步骤中的基材的主要部分的截面图，以及图50至图54为示出了用于阐释半导体器件制造方法的制造步骤中的半导体器件的主要部分的截面图。图55为示出了半导体器件的后表面的主要部分的平面图，以及图56为示出了半导体器件的截面的主要部分的截面图。图57为用于阐释半导体器件制造方法的步骤图。
这里阐释了具有由电镀方法形成的十二个引线的半导体器件的制造方法，但其不仅限于下文描述，而是其同样能够应用到例如具有20或24个引线的半导体器件的制造方法。
从<晶片制备步骤P101>至<晶片切割步骤P105>与上文描述的半导体器件SD1的制造方法<晶片制备步骤P1>至<晶片切割步骤P5>相同，将省略其描述。因此在下文中将描述<基片制备步骤P106>和以下的步骤。
<基片制备步骤P106>
将描述引线LEE和标识标志PP的形状。
如图41所示，引线LEE和标识标志PP由复合薄膜制成，其例如通过电镀方法由以升序布置的金(Au)薄膜LEE1，镍(Ni)薄膜LEE2以及银(Ag)薄膜LEE3形成，并且镍薄膜LEE2类似溢出状(brim)突起以形成具有悬垂部分的蘑菇形状。引线LEE与标识标志PP的前表面处于高于母板21的上表面的位置，并且由电镀方法形成的引线LEE和标识标志PP能够被形成为具有由引线框架的一部分形成的引线的厚度的大约一半的厚度，引线框架通过构图传导基片(金属片)来形成。引线LEE和标识标志PP被确定为具有蘑菇状形状，并且在之后的为塑封步骤(P110)的制造步骤中，可以预见到引线LEE和标识标志PP的固着效果。形成引线LEE和标识标志PP的金薄膜LEE1具有例如为0.03μm的厚度，镍薄膜LEE2具有例如为60μm的厚度，以及银薄膜LEE3(或金薄膜)具有例如为3μm的厚度。
将结合图42至图49在下文中描述在其上形成多个引线LEE的基材的制造方法。图42为用于阐释具有多个引线的基材的制造方法的步骤图，以及图43至49为用于阐释具有多个引线的基材的制造方法的制造步骤中的基材的主要部分的截面图。
(P106-1：抗蚀剂附着步骤至曝光步骤)
如图43所示，抗蚀剂薄膜22被涂覆在母板21的上表面(前表面)上，并且紫外线射线穿过在其中形成预定图案的薄膜掩膜23被发射到抗蚀剂薄膜22上。类似的，抗蚀剂薄膜24被涂覆在与母板21的上表面(前表面)相对的下表面(后表面)上，并且紫外线射线穿过在其中形成预定图案的薄膜掩膜25被发射到抗蚀剂薄膜24上。
(P106-2：显影步骤)
如图44所示，薄膜掩膜23、25被去除，执行显影过程，并且分别构图涂覆在母板21的上表面上的抗蚀剂薄膜22和涂覆在母板21的下表面上的抗蚀剂薄膜24。因此，用于形成多个引线LEE和标识标志PP的多个引线的孔26形成与涂覆在母板21的上表面上的抗蚀剂薄膜22中，并且多个导孔27形成于涂覆在母板21的下表面上的抗蚀剂薄膜24中。
(P106-3：镀金步骤)
如图45所示，形成于母板21的下表面上的抗蚀剂薄膜24的前表面由保护层28覆盖，金薄膜LEE1通过电镀方法形成(沉积)于用于在母板21的上表面上形成多个引线的孔26的底面上。金薄膜LEE1具有例如为0.03μm的厚度。
(P106-4：镀镍步骤)
如图46所示，镍薄膜LEE2通过电镀方法被形成(沉积)为连接在用于在母板21的上表面上形成多个引线的孔26内的金薄膜LEE1。这个镍薄膜LEE2不仅被形成在用于多个引线的孔26内，而且沿着抗蚀剂薄膜22的前表面扩展，从而使得其形成具有悬垂的蘑菇状(像溢出一样的突出部分)。该镍薄膜LEE2具有例如为60μm的厚度。
(P106-5：镀银(或金)步骤)
如图47所示，银薄膜LEE3(或金薄膜)被进一步形成(沉积)在并且连接至通过电镀方法被形成在母板21的上表面上的多个镍薄膜LEE2的前表面。银薄膜LEE3(或金薄膜)具有例如为3μm的厚度。在本实施例中，描述了通过电镀方法形成金薄膜LEE1，镍薄膜LEE2以及银薄膜LEE3(或金薄膜)。但是，其同样可以由非电镀方法形成。然而，当考虑上述薄膜的形成速率(沉积速率)时，优选使用电镀方法。
(P106-6：框架蚀刻步骤)
如图48所示，去除覆盖形成于母板21的下表面上的抗蚀剂薄膜24的前表面的保护薄膜28，并且抗蚀剂薄膜24用作掩膜来蚀刻母板21。因此，母板21的外框架29被形成为与形成在抗蚀剂薄膜24中的导孔27一致。
(P106-7去除步骤)
如图49所示，去除抗蚀剂薄膜22，24，并且去除母板21的过多部分以几乎完成具有多个引线LEE和标识标志PP的母板21。
<裸片键合步骤P107>
从切割带4的下表面侧辐射紫外线以将形成于切割带4的上表面上的粘附层的粘附力降低到例如10-20g/25mm，并且粘附层被固化。因此，相应的半导体芯片5变得易于从切割带4上分离。
如图50所示，母板21的下表面与具有热源的热平台9的前表面(上表面)9x在之后被相互对置，并且具有多个引线LEE的母板21被布置在热平台9的前表面9x上。热平台9由诸如为不锈钢(SUS430)传导构件制成，并且被加热至40至80℃。热平台9的热被传导至布置在热平台9的前表面9x上的母板21，并且母板21被加热成与热平台9一样的温度。
半导体芯片5的前表面被圆柱形料夹11吸附并且保持，并且通过从切割带4移除来拾取半导体芯片5。树脂薄片3被粘附到半导体芯片5的后表面上。被拾取的半导体芯片5在之后被运送到框架带10的预定芯片装配区域。
之后，半导体芯片5经由粘附到半导体芯片5的后表面的树脂薄片3被布置在母板21的上表面的芯片装配区域中，并且施加热量(例如40至80℃)以将半导体芯片5固定到母板21的上表面的芯片装配区域。
<树脂薄片烘干步骤P108>
在不施加压力的情况下例如随后向母板21施加在150℃的温度下的热处理大约60分钟，，多个半导体芯片5被附着到该母板21。该热处理是使用例如焙烧炉(在存放附着有多个半导体芯片5的母板21的加热室中)的风烘干。因此，通过促进树脂薄片3的固化反应，增强了在半导体芯片5和母板21之间经由树脂薄片3的粘附力，并且树脂薄片3的硬度增加。
<导线键合步骤P109>
如图51所示，使用多个传导线12分别电连接沿着半导体芯片5的前表面的边缘布置的多个电极焊盘2以及定位于母板21的上表面上的芯片装配区域的外围上的多个引线LE的前表面，其例如通过同样使用用于热压键合的超声波振动的钉头键合方法(球形键合方法)。
大体上，主要使用前向键合系统(在半导体芯片5上的电极焊盘2与部分传导线12的一部分被连接之后，通过该系统连接引线LEE和传导线12的其他部分)，但是可以使用反向键合系统(在引线LEE与传导线12的一部分被连接之后，通过该系统连接在半导体芯片5的电极焊盘2与传导线12的其他部分)。
<塑封步骤P110>
如图52所示，在其上装配有多个半导体芯片5的母板21被设置于裸片塑封设备设备上，提升温度来抽运液化密封树脂以使其流动至塑封设备中，并且母板21的上表面侧由密封树脂密封以形成单一树脂密封主体(密封主体)MO。为了降低压力，树脂密封主体MO例如由环氧树脂基的热固性绝缘树脂制成，向其加入了酚类固化剂，硅橡胶以及大量的填充物(例如，二氧化硅)。
<烘干步骤P111>
例如，在175℃的温度下执行五个小时的热处理(后固化烘)。该热处理例如为风烘干。因此，多个半导体芯片5，多个引线LEE的相应部分(前表面部分以及侧表面)，多个传导线12，以及标识标志PP的部分(前表面(上表面)以及侧表面)均由树脂密封主体MO密封。树脂密封主体MO具有例如为300μm的厚度。
<SUS剥离步骤P112>
母板21被弯曲并且由树脂密封主体MO剥离。因此，树脂薄片3的其它部分(后表面(下表面，装配表面))以及多个引线LEE以及标识标志PP的后表面(下表面)从树脂密封主体MO的后表面(下表面)露出。在母板21被剥离后，树脂薄片3被粘附到半导体芯片5的后表面。
<激光标刻步骤P113>
如图53所示，使用激光14来在树脂密封主体MO的上表面上标刻产品名称或类似标记。
<封装切割步骤P114>
如图54所示，制备切割带15。之后，密封了多个半导体芯片5，多个引线LEE的每个部分(前表面部分以及侧表面)以及多个传导线12的树脂密封主体MO被固定至切割带15的上表面。
之后，使用例如其上附着有精细钻石颗粒的超薄圆刀片来沿着划线区域纵向和横切地开始从树脂密封主体MO的后表面切削树脂密封主体MO，多个引线LEE以及悬置引线LL。树脂密封主体MO被分成半导体器件(半导体封装)SD3但是其保持对准状态，这是由于即使在分开后半导体器件SD3也通过切割带15被固定。之后，清洗半导体器件SD3以去除碎片以及在树脂密封主体MO被切割时产生的其它类似物质。
<单独落片步骤P115>
如图55和图56所示，移除切割带15以分成独立的半导体器件SD3，在半导体器件SD3的前表面上形成激光标志。并且，引线LEE的后表面和施加到半导体芯片5的后表面的树脂薄片3暴露于半导体器件SD3的后表面上。因此，半导体芯片5的后表面通过树脂薄片3被保护。并且十二个引线LEE的侧表面部分地从在半导体器件SD3的侧表面上的树脂密封主体MO露出。因为难以从视觉上识别与树脂密封主体MO分离的树脂薄片3，所以树脂薄片3没有通过1引脚的位置识别被识别出来。
与上文描述的半导体器件SD1类似的，独立分开的多个半导体器件SD3通过示出在上述图31中的自动送料器AF被检验和封装。因此，多个半导体器件SD3在分离的状态下被供给到自动送料器AF的送料器部分AFP。
与上文描述的半导体器件SD1的制造方法类似的，通过<测试(属性选择)步骤P116>和<上带步骤P17>被判断为好的半导体器件SD3被发货。
因此，即使在采用电镀方法形成的引线的半导体器件SD3中，能够轻松地通过标识标志PP来识别1引脚的位置，即使对于无标签封装，也能够采用送料器系统的属性选择。
在上文中具体描述了由本发明人实现的本实用新型的实施例，但是无需赘言，本实用新型不限于这些实施例，在本实用新型的精神和范围内，能够做出不同的修改和变化。
本领域的技术人员应该进一步理解的是，尽管已经对本实用新型的实施例做出前面的描述，但本实用新型并不限于此，在不背离本实用新型的精神和所附的权利要求的范围的情况下，可以做出不同的改变和修改。

Claims (4)

1.一种树脂密封的半导体器件，其特征在于，包括：
半导体芯片(5)；由布置在所述半导体芯片(5)外围上的传导构件构成的多个引线(LE)；与所述半导体芯片(5)的多个电极焊盘(2)以及所述多个引线(LE)电连接的多个传导线(12)；由布置为靠近所述多个引线(LE)中的一个引线的所述传导构件制成的标识标志(PP)；与所述标识标志(PP)耦合的悬置引线(LL)；以及密封主体，其用树脂密封所述半导体芯片(5)、所述多个引线(LE)的前表面和侧表面的一部分、所述多个传导线(12)、所述标识标志(PP)的前表面和侧表面、以及所述悬置引线(LL)的前表面、后表面和侧表面的一部分，其中：
在密封主体的后表面上暴露多个引线(LE)的后表面和标识标志(PP)的后表面。
2.根据权利要求1所述的半导体器件，其特征在于，其中所述悬置引线(LL)的所述侧表面的其它部分暴露于所述密封主体的侧表面上。
3.根据权利要求1所述的半导体器件，其特征在于，其中所述传导构件为铜，并且在从所述密封主体的后表面露处的所述多个引线(LE)的所述后表面以及所述标识标志(PP)的所述后表面上形成钯薄膜。
4.根据权利要求1所述的半导体器件，其特征在于，其中所述多个引线(LE)的标号根据所述标识标志(PP)来识别。
CN2013202631343U 2012-05-10 2013-05-10 半导体器件 Expired - Fee Related CN203300631U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-108266 2012-05-10
JP2012108266A JP5919087B2 (ja) 2012-05-10 2012-05-10 半導体装置の製造方法および半導体装置

Publications (1)

Publication Number Publication Date
CN203300631U true CN203300631U (zh) 2013-11-20

Family

ID=49534830

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2013202631343U Expired - Fee Related CN203300631U (zh) 2012-05-10 2013-05-10 半导体器件
CN201310177627.XA Expired - Fee Related CN103390604B (zh) 2012-05-10 2013-05-10 半导体器件制造方法以及半导体器件

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201310177627.XA Expired - Fee Related CN103390604B (zh) 2012-05-10 2013-05-10 半导体器件制造方法以及半导体器件

Country Status (4)

Country Link
US (2) US9269671B2 (zh)
JP (1) JP5919087B2 (zh)
CN (2) CN203300631U (zh)
TW (1) TWI584422B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108183091A (zh) * 2017-12-28 2018-06-19 江苏长电科技股份有限公司 一种封装结构及其工艺方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6526463B2 (ja) * 2015-03-31 2019-06-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6149072B2 (ja) 2015-07-07 2017-06-14 アオイ電子株式会社 半導体装置およびその製造方法
JP2017045944A (ja) * 2015-08-28 2017-03-02 ルネサスエレクトロニクス株式会社 半導体装置
CN106653955B (zh) * 2015-11-02 2019-02-01 上海博恩世通光电股份有限公司 一种识别芯片及其制作方法
CN105489542B (zh) * 2015-11-27 2019-06-14 矽力杰半导体技术(杭州)有限公司 芯片封装方法及芯片封装结构
JP2018085487A (ja) * 2016-11-25 2018-05-31 マクセルホールディングス株式会社 半導体装置の製造方法および半導体装置
JP6961337B2 (ja) * 2016-11-25 2021-11-05 ルネサスエレクトロニクス株式会社 半導体装置
US10629519B2 (en) * 2016-11-29 2020-04-21 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
JP2018164056A (ja) * 2017-03-27 2018-10-18 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR20190014993A (ko) * 2017-08-04 2019-02-13 에스케이하이닉스 주식회사 지시 패턴을 포함하는 반도체 패키지
US10535812B2 (en) * 2017-09-04 2020-01-14 Rohm Co., Ltd. Semiconductor device
CN110473857A (zh) * 2018-05-10 2019-11-19 Oppo广东移动通信有限公司 半导体元件、贴片机及贴片系统
JP7243016B2 (ja) * 2019-01-30 2023-03-22 日清紡マイクロデバイス株式会社 半導体装置およびその製造方法
JP6846484B2 (ja) * 2019-08-26 2021-03-24 マクセルホールディングス株式会社 半導体装置用基板及びその製造方法、半導体装置
CN112768368A (zh) * 2021-02-26 2021-05-07 艾极倍特(上海)半导体设备有限公司 一种半导体大功率器件封装设备的制造方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2833965B2 (ja) * 1993-07-27 1998-12-09 日本電気株式会社 Ｉｃリード用パッド
JPH11103005A (ja) * 1997-09-29 1999-04-13 Hitachi Cable Ltd リードフレームの製造方法
KR100607926B1 (ko) * 1999-04-13 2006-08-03 삼성전자주식회사 휴대용단말기의 전력제어장치
MY133357A (en) * 1999-06-30 2007-11-30 Hitachi Ltd A semiconductor device and a method of manufacturing the same
US6700185B1 (en) * 1999-11-10 2004-03-02 Hitachi Chemical Co., Ltd. Adhesive film for semiconductor, lead frame and semiconductor device using the same, and method for manufacturing semiconductor device
JP2001358276A (ja) * 2000-06-12 2001-12-26 Mitsui High Tec Inc 半導体装置およびリードフレーム
JP2002076040A (ja) * 2000-08-30 2002-03-15 Hitachi Ltd 半導体装置及びその製造方法
JP2002226796A (ja) * 2001-01-29 2002-08-14 Hitachi Chem Co Ltd ウェハ貼着用粘着シート及び半導体装置
JP3879410B2 (ja) * 2001-02-06 2007-02-14 凸版印刷株式会社 リードフレームの製造方法
JP4095827B2 (ja) * 2002-05-10 2008-06-04 株式会社ルネサステクノロジ 半導体装置
TWI520269B (zh) * 2002-12-03 2016-02-01 Hamamatsu Photonics Kk Cutting method of semiconductor substrate
JP2004214233A (ja) * 2002-12-26 2004-07-29 Renesas Technology Corp 半導体装置およびその製造方法
JP4373122B2 (ja) 2003-04-28 2009-11-25 大日本印刷株式会社 樹脂封止型半導体装置とその製造方法
JP2005294443A (ja) * 2004-03-31 2005-10-20 Sony Corp 半導体装置及びその製造方法
JP2006287073A (ja) * 2005-04-04 2006-10-19 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP4624170B2 (ja) * 2005-04-25 2011-02-02 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2007165740A (ja) * 2005-12-16 2007-06-28 Hitachi Ulsi Systems Co Ltd 半導体装置の製造方法
JP2006229263A (ja) 2006-06-05 2006-08-31 Renesas Technology Corp 半導体装置
US8404564B2 (en) * 2007-04-06 2013-03-26 Hitachi Chemical Company, Ltd. Adhesive film for semiconductor, composite sheet, and method for producing semiconductor chip using them
JP5034670B2 (ja) 2007-05-16 2012-09-26 株式会社デンソー モールドパッケージ
JP4215814B2 (ja) * 2008-03-17 2009-01-28 三洋電機株式会社 半導体装置の製造方法
JP5634033B2 (ja) 2008-08-29 2014-12-03 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 樹脂封止型半導体装置とその製造方法
JP2009188423A (ja) * 2009-04-16 2009-08-20 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2011091145A (ja) 2009-10-21 2011-05-06 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP5798834B2 (ja) * 2011-08-08 2015-10-21 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108183091A (zh) * 2017-12-28 2018-06-19 江苏长电科技股份有限公司 一种封装结构及其工艺方法

Also Published As

Publication number Publication date
US9269671B2 (en) 2016-02-23
US20160079186A1 (en) 2016-03-17
JP5919087B2 (ja) 2016-05-18
US20130299956A1 (en) 2013-11-14
JP2013235999A (ja) 2013-11-21
CN103390604A (zh) 2013-11-13
CN103390604B (zh) 2018-12-21
TWI584422B (zh) 2017-05-21
TW201351580A (zh) 2013-12-16

Similar Documents

Publication Publication Date Title
CN203300631U (zh) 半导体器件
US7671451B2 (en) Semiconductor package having double layer leadframe
JP5378781B2 (ja) 半導体装置の製造方法および半導体装置
CN102386106B (zh) 部分图案化的引线框以及在半导体封装中制造和使用其的方法
US8685794B2 (en) Lead frame land grid array with routing connector trace under unit
EP0844665A2 (en) Wafer level packaging
JP5798834B2 (ja) 半導体装置の製造方法
US20090072391A1 (en) Structurally-enhanced integrated circuit package and method of manufacture
JP2005519471A (ja) 積層ダイ半導体装置
JP2007088453A (ja) スタックダイパッケージを製造する方法
JP2003234359A (ja) 半導体装置の製造方法
US20080251949A1 (en) Molding apparatus, molded semiconductor package using multi-layered film, fabricating and molding method for fabricating the same
US6548764B1 (en) Semiconductor packages and methods for making the same
US9953933B1 (en) Flow over wire die attach film and conductive molding compound to provide an electromagnetic interference shield for a semiconductor die
TWI578412B (zh) 重構的插入式半導體封裝件
US20070080435A1 (en) Semiconductor packaging process and carrier for semiconductor package
US11410913B2 (en) Multi-layer die attachment
US20010039078A1 (en) Wafer level packaging
JP2000040773A (ja) 樹脂封止型半導体装置とその製造方法
JP2000040711A (ja) 樹脂封止型半導体装置とその製造方法
US20050208707A1 (en) Method for fabricating window ball grid array semiconductor package
US6772510B1 (en) Mapable tape apply for LOC and BOC packages
CN101552215A (zh) 覆晶封装结构及其封装制程
CN111668114A (zh) 半导体封装方法
CN101494210A (zh) 导线架以及封装结构

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CP02 Change in the address of a patent holder
CP02 Change in the address of a patent holder

Address after: Tokyo, Japan, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa

Patentee before: Renesas Electronics Corporation

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20131120

Termination date: 20200510