CN1992200A - 半导体装置的制造方法 - Google Patents

半导体装置的制造方法 Download PDF

Info

Publication number
CN1992200A
CN1992200A CNA2007100040418A CN200710004041A CN1992200A CN 1992200 A CN1992200 A CN 1992200A CN A2007100040418 A CNA2007100040418 A CN A2007100040418A CN 200710004041 A CN200710004041 A CN 200710004041A CN 1992200 A CN1992200 A CN 1992200A
Authority
CN
China
Prior art keywords
film
copper
layer
wiring
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007100040418A
Other languages
English (en)
Inventor
田原贤治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Publication of CN1992200A publication Critical patent/CN1992200A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

在半导体衬底上形成第1层布线层之后，在该第1层布线层上形成氮化硅膜。接着在氮化硅膜上形成第2层间绝缘膜，刻蚀该第2层间绝缘膜并使氮化硅膜露出后，通过用含氟气体刻蚀已露出的氮化硅膜来形成通路孔。接下来对已露出的第1铜层进行等离子体处理，除去含有含氟聚合物的污染物。然后在通路孔的内面堆积第2阻挡金属膜和第2铜层，而形成通路插头。由此提供一种通过从已露出的铜表面除去含有含氟聚合物的污染物，使铜表面处于形成自然氧化膜的状态，从而能够抑制铜的腐蚀的半导体装置的制造方法。

Description

半导体装置的制造方法
本申请系母案(申请号：03124987.6)的分案。
技术领域
本发明涉及半导体装置的制造方法，更具体讲是涉及有铜布线的半导体装置的制造方法。
背景技术
作为半导体装置的布线材料，一直使用铜(Cu)。铜具有电阻比铝(Al)低、在可靠性方面，允许电流比铝大2个以上数量级的优点。因此，为得到相同布线电阻，铜和铝相比较，使用铜时，可使膜的厚度变小，并能降低布线间的电容。
另一方面，铜存在有在硅(Si)膜或氧化硅(SiO2)膜中扩散速度快等缺点。而为了解决这个问题，一直采用多层布线结构(例如，参照专利文献1)。
这里，对基于多层布线结构的铜布线工序进行说明。首先，在第1氧化硅膜上形成第1沟。在形成了为防止铜向第1沟的内壁扩散的阻挡金属膜之后，在第一沟内填埋铜，形成第1层布线层。接着，在第1氧化硅膜上，形成将第1层布线层覆盖起来的氮化硅(Si3N4)膜，之后，在氮化硅膜上形成第2氧化硅膜。接着，刻蚀第2氧化硅膜和氮化硅膜，形成通路孔和第2沟。然后，在该通路孔和第2沟的内面，形成阻挡金属膜，在通路孔和第2沟内填埋铜，形成通路插头和第2层布线层。通过以上工序，则能形成具有第1层布线层和第二层布线层通过通路插头电连接的多层布线结构的铜布线。
[专利文献1]
特开平10-261715号公报。
发明内容
在上述的铜布线工序中，在形成通路孔和第2沟时，首先将第2氧化硅膜刻蚀，直至达到氮化硅膜。接着用四氟甲烷(CF4)和氧(O2)的混合气体或三氟甲烷(CHF3)和氧的混合气体等作为刻蚀气体，进行氮化硅膜的刻蚀。这样，在通路孔底面上，则露出形成第1层布线层的铜。
然而，在刻蚀之后的铜表面上，存在来源于氮化硅膜的刻蚀气体的氟系堆积物，由于氟与铜反应，则存在有在铜的表面上形成含氟聚合物膜的问题。当这种聚合物膜形成时，铜表面的自然氧化膜，则处于被破坏的状态，因此，当将半导体衬底取出刻蚀室时，铜和大气中水分的反应，而引起铜的腐蚀。
本发明是鉴于这种问题点的发明。也就是说本发明的目的在于提供一种从已露出的铜表面除去含有含氟聚合物的污染物，使铜表面处于形成自然氧化膜的状态，从而能抑制铜的腐蚀的半导体装置的制造方法。
本发明的其他目的和优点从下列的叙述中可以了解到。
本发明是一种具有铜布线的半导体装置的制造方法，其特征在于具有：在铜布线上形成绝缘膜的工序；使用含氟气体刻蚀该绝缘膜，设置直至达到铜布线的开孔部的工序；在设置该开孔部工序后，不中断等离子体放电，而在同一室内，连续地对开孔部的底部已露出的铜表面进行等离子体处理的工序。
本发明还是一种具有铜布线的半导体装置的制造方法，其特征在于具有：在铜布线上形成绝缘膜的工序；使用含氟气体刻蚀该绝缘膜，设置直至达到铜布线的开孔部的工序；对在该开孔部底部已露出的铜表面进行等离子体处理的工序，设置开孔部工序和等离子体处理工序在同一室内进行，在设置开孔部工序后，一旦停止等离子体放电，将室内抽真空后，进行等离子体处理的工序。
本发明进一步是一种具有多层布线结构的半导体装置的制造方法，其特征在于具有：在半导体衬底上形成第1层间绝缘膜的工序；在第1层间绝缘膜上形成沟的工序；在沟的内面形成第1阻挡金属层的工序；在沟的内部，通过第1阻挡金属层，填埋第1铜层，形成第1层布线层的工序；在第1层间绝缘膜和第1层布线层上形成氮化硅膜的工序；在氮化硅膜上形成第2层间绝缘膜的工序；刻蚀第2层间绝缘膜，露出部分氮化硅膜的工序；通过使用含氟气体刻蚀已露出的氮化硅膜，来形成通路孔，使第1铜层露出的工序；等离子体处理已露出的第1铜层，除去含有含氟聚合物的污染物的工序；在通路孔的内面，形成第2阻挡金属膜的工序；在通路孔内部，通过第2阻挡金属膜，填埋第2铜层，形成通路插头的工序。
本发明还包括：
一种具有铜布线的半导体装置的制造方法，其特征在于，
具有：
在上述铜布线上形成绝缘膜的工序；
用含氟气体刻蚀上述绝缘膜，设置直至达到上述铜布线的开孔部的工序；
在设置上述开孔部的工序之后，不停止等离子体放电，在同一室内连续地对在上述开孔部的底部已露出的铜的表面在暴露到大气中之前进行等离子体处理的工序。
一种具有铜布线的半导体装置的制造方法，其特征在于，
具有：
在上述铜布线上形成绝缘膜的工序；
用含氟气体刻蚀上述绝缘膜，设置直至达到上述铜布线的开孔部的工序；
对在上述开孔部的底部已露出的铜的表面在暴露到大气中之前进行等离子体处理的工序，
设置上述开孔部工序和上述等离子体处理工序在同一室内进行，
在设置上述开孔部工序后，一旦停止等离子体放电后，进行上述等离子体处理工序。
一种具有多层布线结构的半导体装置的制造方法，其特征在于，
具有：
在半导体衬底上形成第1层间绝缘膜的工序；
在上述第1层间绝缘膜上形成沟的工序；
在上述沟的内面形成第1阻挡金属层的工序；
在上述沟的内部，通过上述第1阻挡金属层，填埋第1铜层，形成第1层的布线层的工序；
在上述第1层间绝缘膜和上述第1层的布线层上，形成氮化硅膜的工序；
在上述氮化硅膜上，形成第2层间绝缘膜的工序；
刻蚀上述第2层间绝缘膜，使上述氮化硅膜的一部分露出的工序；
通过用含氟气体刻蚀上述已露出的氮化硅膜，来形成通路孔，使上述第1铜层露出的工序；
对上述已露出的第1铜层在暴露到大气中之前进行等离子体处理，除去含有含氟聚合物的污染物的工序；
在上述通路孔的内面形成第2阻挡金属膜的工序；
在上述通路孔的内部，通过上述第2阻挡金属膜，填埋第2铜层，形成通路插头的工序。
一种具有多层布线结构的半导体装置的制造方法，其特征在于，
具有：
在上述半导体衬底上形成第1层间绝缘膜的工序；
在上述第1层间绝缘膜的表面上形成沟的工序；
在上述沟的内面形成阻挡金属膜的工序；
通过上述阻挡金属膜将第1铜层埋入上述沟内部，形成布线的工序；
在上述第1层间绝缘膜及上述布线上形成绝缘膜的工序；
上述绝缘膜上形成第2层间绝缘膜的工序；
刻蚀上述第2层间绝缘膜形成通路孔，露出上述绝缘膜的一部分的工序；
刻蚀上述露出的绝缘膜使露出上述布线的工序；
在暴露到大气之前对露出的布线表面进行等离子体处理，除去含有氟原子或含有氟聚合物的工序。
附图说明
图1是有关本发明的半导体装置的切面图。
图2(a)～(e)是表示有关本发明的半导体装置制造方法的各工序的切面图。
图3是表示有关本发明的半导体装置制造方法的切面图。
符号说明
1第1层间绝缘膜；2第1沟  3第1阻挡金属膜；4第1铜层；5第1布线层；6氮化硅膜；7第2层间绝缘膜；8通路孔；9第2沟；10第2阻挡金属膜；11第2铜层；12第2布线层；13离子；14聚合物膜；15通路插头
具体实施方式
以下，参照图，详细说明本发明的实施方式。
实施方式1
有关本实施方式的半导体装置的制造方法的特征在于具有：在铜布线上形成绝缘膜的工序；用含氟气体刻蚀该绝缘膜，设置直至达到铜布线的开孔部工序；在设置该开孔部工序后，不中断等离子体放电，在同一室内，连续地对在开孔部底部已露出的铜表面，进行等离子体处理的工序。
图1是为了说明有关本实施方式的半导体装置的布线结构的一部分切面图。
如图1所示，本实施方式的半导体装置具有多层布线结构。
即，在被形成在半导体衬底(图中未示出)上的氧化硅(SiO2)膜等第1层绝缘膜1上，形成填埋布线用的第1沟2。在第1沟2的内面(即内壁和底面，以下相同)，形成为防止铜(Cu)扩散的第1阻挡金属膜3。作为第1阻挡金属膜3，可使用，例如，氮化钛(TiN)膜或氮化钽(TaN)膜等。然后，在形成有第1阻挡金属膜3的第1沟2上，填埋第1铜层4，由此形成第1层布线层5。
另外，在第1层间绝缘膜1和第1层布线层5上，通过作为绝缘膜的氮化硅(Si3N4)膜6，形成第2层间绝缘膜7。作为第2层间绝缘膜7，可以使用，例如，氧化硅膜等。在第1层布线层5上部的第2层间绝缘膜7上，形成通路孔8和第2沟9。另外，在它们的内面上，形成为了防止铜扩散的第2阻挡金属膜10。作为第2阻挡金属膜10，可以使用，例如，氮化钛膜或氮化钽膜等。然后，在形成有第2阻挡金属膜10的通路孔8和第2沟9上，填埋第2铜层11，这样，形成通路插头15和第2层布线层12。
采用上述结构，第1布线层5和第2布线层12，通过通路插头15，相互电连接。
下面参照图2和图3，说明有关本实施方式的半导体装置的制造方法。在图2和图3中，记有与图1相同的符号部分，则表示相同的内容。
首先，刻蚀形成在半导体衬底上的(图中未示出)的第1层间绝缘膜1，形成第1沟2，在第1沟2内面形成第1阻挡金属膜3之后，在第1沟2中填埋第1铜层4，形成第1层布线层5(图2(a))。
即，形成第1层布线层的工序，是由在半导体衬底上形成第1层间绝缘膜工序、刻蚀该第1层间绝缘膜形成第1沟的工序、在该第1沟的内面，形成第1阻挡金属膜的工序和通过该第1阻挡金属膜，在第1沟的内部，形成第1铜层的工序组成。
第1沟的形成可使用，例如，以六氟丁二烯(C4F6)、氧(O2)、氩(Ar)的混合气体或八氟丁烯(C4F8)、氩的混合气体等作为刻蚀气体的各向异性等离子体刻蚀法进行。
另外，第1阻挡金属膜的形成和第1铜层的填埋，具体可如下进行。首先，用化学气相淀积法(Chemical Vapor Deposition，以下称CVD法)或者溅射法等形成氮化钛膜或氮化钽膜等金属阻挡膜之后，在其上再形成铜层。接着，用化学机械研磨法(Chemical MechanicalPolishing，以下称CMP法)，进行铜层和阻挡金属膜的研磨。这样以来，只能在第1沟的内部，保留铜层和阻挡金属膜。
第1阻挡金属膜的形成和第1铜层的填埋，也可以用其他方法进行。例如，也可在使用CVD法和CMP法，只在第1沟的内部，形成了阻挡金属膜之后，采用使用基于硫酸铜(CuSO4)的电解液的电镀法，在第1沟的内部，填埋铜层。
接着，如图2(b)所示，在第1层间绝缘膜1和第1层布线层5上，形成氮化硅膜6。氮化硅膜6的形成，可使用，例如，CVD法或溅射法等进行。
接着，如图2(c)所示，在氮化硅膜6上，形成第2层间绝缘膜7。例如，可使用CVD法或溅射法等形成氧化硅膜，作为第2层间绝缘膜。
再接着，形成通路孔和第2层布线层用的第2沟。
首先，采用照相平板印刷法，各向异性刻蚀第2层间绝缘膜7。具体就是，将形成在第2层间绝缘膜7上的抗蚀剂图案(图中未示出)作为掩膜，刻蚀第2层间绝缘膜7，直至达到氮化硅膜6。也就是，通过这种刻蚀，使氮化硅膜6的表面的一部分露出。作为刻蚀气体，可使用，例如，六氟丁二烯(C4F6)、氧(O2)、氩(Ar)的混合气体或八氟丁烯(C4F8)、氩的混合气体等。接着，刻蚀已露出的氮化硅膜6，使第1层布线层5的第1铜层4露出。
通过以上的刻蚀处理，如图2(d)所示，则能形成通路孔8和第2沟9。
氮化硅膜6的刻蚀，可采用使用含氟气体的各向异性等离子体刻蚀法进行，作为含氟气体，例如，可列举含有四氟甲烷或三氟甲烷的气体。具体讲，可使用四氟甲烷、氧的混合气体；四氟甲烷、氧、氩(Ar)的混合气体；三氟甲烷、氧的混合气体；或者三氟甲烷、氧、氩的混合气体等。
有关本发明的半导体装置的制造方法，在氮化硅膜的刻蚀工序完了之后，要进行除去形成在已露出的第1铜层表面上的污染物的清洗工序，这里所讲的污染物，主要是指由于氟和铜的反应所生成的含氟聚合物膜或者堆积在铜上的含氟聚合物膜。
在本发明的清洗工序之前，最好让半导体衬底，具体讲，就是已露出的第1铜层的表面，不要与大气接触。也就是最好将氮化硅膜的刻蚀工序和清洗工序，在同一室内进行。
作为在氮化硅膜的刻蚀工序和清洗工序中能够使用的刻蚀装置，可列举为，例如，平行平板型刻蚀装置、电子回旋加速刻蚀装置或感应耦合型刻蚀装置等。
具体讲，清洗工序，可通过等离子体处理第1铜层的表面来进行。
氮化硅膜的刻蚀工序完了之后，向室内导入等离子体处理用气体。可向室内导入，例如，氩、氧、氢(H2)、氮(N2)、氢和氮的混合气体、氧和氩的混合气体、氮和氩的混合气体或氢和氩的混合气体等。
在本实施方式中，上述气体的等离子体化，是继在氮化硅膜的刻蚀工序中，所进行的刻蚀气体的等离子体化之后进行的。也就是，不停止在刻蚀工序中所进行的等离子体放电，就移向清洗工序。等离子体化可用随意的方法进行，例如，可列举基于微波照射的方法、基于利用高频的感应耦合和电容耦合的方法等。
接着，向设置在刻蚀装置内的相向的电极间外加RF偏压功率。具体讲，就是向支撑半导体衬底的1电极和隔着半导体衬底，被设置在与1电极相对位置上的另1电极之间外加偏压。这样，在等离子体中所产生的氩离子、氧离子、氢离子或氮离子，因库仑力，而被吸引向一方电极。因此，通过将半导体衬底设置在电极间的适当位置上，则可像图3所示那样，能使离子1 3与第1铜层4的表面(具体就是铜原子和氟原子)碰撞。由于在等离子体中所产生的离子13，具有高能量，所以，因这样的离子13与存在于第1铜层4的表面上的铜原子和氟原子碰撞而发生的反应，则可除去聚合物膜14。
下面对清洗工序的一例进行阐述。
采用具有由上部电极和下部电极所组成的一对相向电极，并将下部电极兼做支撑半导体衬底的支架的刻蚀装置。刻蚀装置可以是平行平板型、电子回旋加速型和感应耦合型中的任意一种。已露出的第1铜层的表面，朝向上部电极，而将半导体衬底载放在下部电极上。接着，向室内导入氩和氧的混合气体，使压力保持在，例如，50mTorr。导入气体的流量，例如，氩可为400sccm、氧可为200sccm。通过向上部电极外加1400W的功率，向下部电极外加1000W的功率，则能使等离子体中所产生的氩离子和氧离子与第1铜层的表面碰撞。
在氮化硅膜的刻蚀工序和清洗工序的整个过程中，最好将兼做半导体衬底支架的电极的表面温度，设定为25℃以下。这样，则能抑制在向室内导入氧气时所引起的铜的积极氧化反应。上述例子的下部电极的表面温度可以设定为，例如，20℃。
这样，继氮化硅膜的刻蚀工序之后，通过使氩离子和氧离子等高能离子与已露出的第1铜层的表面碰撞，而能除去第1铜层表面的含氟聚合物膜。另外，由于也能除去附着在第1铜层表面上的氟原子，所以，能防止新聚合物膜的形成。从而，由于在第1铜层表面上，能均匀地形成自然氧化膜，因此，即使将半导体衬底取出到室外，也不会由于大气中的水分，而发生铜的腐蚀。
这里，由于自然氧化膜能起到防止铜腐蚀的作用，所以，最好在已露出的铜层的最上表面，形成薄的自然氧化膜。另一方面，在清洗工序中，当向室内导入氧气时，由于该氧气，将引起铜的氧化。这种情况下的氧化，与形成自然氧化膜时的氧化不同，为铜的积极氧化。因此，最好抑制反应，使铜的氧化不怎么进行。按本实施方式，通过将支撑半导体衬底的电极的表面的温度，设定为25℃以下，则能抑制铜的氧化反应。这时，电极表面温度的下限值，如果是对等离子体处理无妨碍的温度，则无特殊限定。
清洗工序结束后，在通路孔8和第2沟9的内部，形成第2阻挡金属膜10和填埋第2铜层11。具体可按下述进行。
首先，在采用CVD法或溅射法形成氮化钛膜或氮化钽膜等阻挡金属膜后，在其上再形成铜层。接着，采用CMP法，进行铜层和阻挡金属膜的研磨。这样，则可只在通路孔和第2沟的内部，留下铜层和阻挡金属膜。
第2阻挡金属膜的形成和第2铜层的填埋，也可以用其他方法。例如，也可以采用CVD法和CMP法，只在第2沟的内部形成阻挡金属膜，之后，采用使用基于硫酸铜(CuSO4)的电解液的电镀法，在第2沟的内部填埋铜。
通过上述工序，则能形成第1层布线层5、通路插头15、第2层布线层12(图2(e))。第2层布线层12，通过通路插头15与第1层布线层12电连接。
本实施方式中，在第1层间绝缘膜和第2层间绝缘膜之间形成了氮化硅膜，但本发明并非只限于如此，能作为绝缘膜使用的，也可以是能被含氟的刻蚀气体刻蚀的其他膜。
另外，在本实施方式中，对形成第1层布线层和第2层布线层的例子进行了说明，但本发明并非只限于如此。通过反复进行同样的工序，也可以在第2层的布线层上，形成第3层布线层、第4层布线层，……等。
按本实施方式，在继氮化硅膜的刻蚀工序之后，通过使氩离子和氧离子等与铜层表面碰撞、反应，则能除去铜层表面上的含氟聚合物膜等。这样，由于能在已露出的铜层表面上，形成自然氧化膜，所以，可防止由于大气中的水分和铜反应而导致的铜的腐蚀。
另外，按本实施方式，由于设定支撑半导体衬底的电极的表面温度为25℃以下，所以能抑制由于室内的氧气所导致的铜的氧化的进行。
实施方式2
有关本实施方式的半导体装置的制造方法的特征在于具有：在铜布线上形成绝缘膜工序；用含氟气体，等离子体刻蚀该绝缘膜，设置直至达到铜布线的开孔部的工序；和在设置该开孔部的工序之后，一旦停止等离子体放电，将室内抽真空后，在同一室内，对在开孔部底部已露出的铜表面，进行等离子体处理的工序。
本实施方式的半导体装置的布线结构，与在实施方式1中已说明的图1中所示的相同。
接着，用图2对本实施方式的半导体装置的制造方法进行说明。
首先，形成图2(a)所示的第1层布线层。其形成可用与实施方式1中已说明的方法一样来进行。
接着，如图2(b)所示，在第1层间绝缘膜1和第1层布线层5上，形成氮化硅膜6。氮化硅膜6的形成可用，例如，CVD法或者溅射法等进行。
接着，如图2(c)所示，在氮化硅膜6上，形成第2层间绝缘膜7。例如，可用CVD法或者溅射法等形成氧化硅膜作为第2层间绝缘膜。
接着，形成通路孔8和第2层布线层用的第2沟9。
首先，采用照相平板印刷法，各向异性刻蚀第2层间绝缘膜7。具体讲，就是将在第2层间绝缘膜7上所形成的抗蚀剂图案(图中未示出)作为掩膜，刻蚀第2层间绝缘膜7，直至达到氮化硅膜6。即，通过这种刻蚀，使氮化硅膜6的表面的一部分露出。作为刻蚀用气体可使用，例如，六氟丁二烯(C4F6)、氧(O2)、氩(Ar)的混合气体或者八氟丁烯(C4F8)、氩的混合气体等。接着，刻蚀已露出的氮化硅膜6，使第1层的布线层5的第1铜层4露出。
通过以上的刻蚀处理，如图2(d)所示，则可形成通路孔8和第2沟9。
氮化硅膜6的刻蚀，可采用使用含氟气体的各向异性等离子体刻蚀法进行。作为含氟气体，例如，可列举含四氟甲烷或者三氟甲烷的气体。具体讲，就是可使用四氟甲烷和氧的混合气体；四氟甲烷和氧、氩的混合气体；三氟甲烷和氧的混合气体或者三氟甲烷和氧、氩的混合气体等。
本实施方式的特征在于，在氮化硅膜的刻蚀工序之后，在停止等离子体放电的状态下，通过使室内抽真空，而大致除去室内的含氟气体和来源于含氟气体的氟成分。
即，本实施方式，是在预先尽可能除去室内和附着在半导体衬底上的氟分子等的刻蚀气体成分后，进行实施方式1中所说明的清洗工序。通过这样的处理，在清洗工序中，进行等离子体放电时，可以防止已附着在室内的氟分子等附着到半导体衬底上。另外，也可一定程度地除去已附着在半导体衬底表面上的氟分子等。从而，在下一次清洗工序中，可从第1铜层的表面更完全地除去污染物。
经过室内抽真空而大致除去刻蚀气体成分后，进行实施方式1已所说明的清洗工序。另外，在本实施方式中，氮化硅膜的刻蚀工序、通过抽真空来除去刻蚀气体的除去工序、和清洗工序，是在同一室内进行的。
另外，作为本实施方式可以使用的刻蚀装置可列举如下，例如，平行平板型刻蚀装置、电子回旋加速刻蚀装置或者感应耦合型刻蚀装置等。
清洗工序可如同实施方式1一样进行。
首先，向室内导入等离子体处理用气体。例如，可向室内导入氩、氧、氢(H2)、氮(N2)、氢和氮的混合气体、氧和氩的混合气体、氮和氩的混合气体或者氢和氩的混合气体等。
接着，进行等离子体放电，使上述气体等离子体化。等离子体化可以采用随意方法进行。例如，可列举基于微波照射的方法、基于使用高频的感应耦合和电容耦合的方法等。
接着，向被设置在刻蚀装置内的，相对的两电极间外加RF偏压功率。具体讲，就是向支撑半导体衬底的1电极和隔着半导体衬底，被设置在与1电极相对位置上的另1电极之间外加偏压。这样，在等离子体中所产生的氩离子、氧离子、氢离子或氮离子，因库仑力，而被吸引向一方电极。因此，通过将半导体衬底设置在电极间的适当位置上，则可像图3所示那样，能使离子13与第1铜层4的表面(具体就是铜原子和氟原子)碰撞。由于在等离子体中所产生的离子13，具有高能量，所以，因这样的离子13与存在于第1铜层4的表面上的铜原子和氟原子碰撞而发生的反应，则可除去聚合物膜14。
这样，继氮化硅膜的刻蚀工序，对室内进行抽真空后，通过使氩离子和氧离子等高能离子与铜层表面发生碰撞，而能有效地除去铜层表面上的含有含氟聚合物的污染物。从而，由于在已露出的铜层表面上，可形成均一的自然氧化膜，所以，即使将半导体衬底取出室外，也不会由于大气中的水分而使铜发生腐蚀。
由于自然氧化膜能起到防止铜腐蚀的作用，所以，最好在已露出的铜层的最上表面，形成薄的自然氧化膜。另一方面，在清洗工序中，当向室内导入氧气时，由于该氧气，将引起铜的氧化。这种情况下的氧化，与形成自然氧化膜时的氧化不同，为铜的积极氧化。因此，最好抑制反应，使铜的氧化不怎么进行。如同实施方式1所述，例如，通过设定使支撑半导体衬底的电极的表面温度为25℃以下，则可抑制铜的氧化反应。电极表面温度的下限值，如果是对等离子体处理无妨碍的温度，则无特殊限定。
在清洗工序完了，除去抗蚀剂膜之后，在通路孔8和第2沟9的内部，形成第2阻挡金属膜10和填埋第2铜层11。具体可如下述进行。首先，采用CVD法或溅射法等，在形成氮化钛膜或氮化钽膜等金属阻挡膜之后，在其上再形成铜层。接着，采用CMP法，研磨铜层和阻挡金属膜。这样，就只能在第2沟的内部留有铜层和阻挡金属膜。
第2阻挡金属膜的形成和第2铜层的填埋，也可采用其他方法进行。例如，采用CVD和CMP法，只在第2沟的内部形成阻挡金属后，采用使用基于硫酸铜的电解液的电镀法，在第2沟的内部填埋铜。
通过以上工序，则可形成第1层布线层5、通路插头15和第2层布线层12(图2(e))。第2层布线层12，通过通路插头15，与第1层布线层12电连接。
本实施方式中，在第1层间绝缘膜和第2层间绝缘膜之间，形成了氮化硅膜，但本发明并非只限于如此。能作为绝缘膜使用的，还可以是用含氟的刻蚀气体能够刻蚀的其他膜。
另外，在本实施方式中，对形成第1层布线层和第2层布线层的例子进行了阐述，但本发明并非只限于如此，通过反复进行同样的工序，在第2层布线层上，也可形成第3层布线层、第4层布线层……等。
按本实施方式，继氮化硅膜的刻蚀工序之后，通过使室内抽真空，则可除去附着在室内和半导体衬底表面上的刻蚀气体成分。即，在清洗工序之前，可一定程度地减少第1铜层表面的氟原子数。从而，在清洗工序中，由于氩离子、氧离子等与铜层表面发生碰撞、反应，可比较完全地除去形成在铜层表面上的含氟聚合物膜等的污染物。
在实施方式1和实施方式2中，对形成第2层布线层时，露出的第1层布线层的第1铜层的等离子体处理的例子进行了阐述，但本发明不只限于如此。若以从使用含氟气体刻蚀而被污染的铜表面上除去污染物为目的，则都可应用本发明。
例如，如果是具有铜布线的半导体装置的制造方法，则可应用本发明。即，本发明也可表现为以具有在铜布线上形成绝缘膜工序、用含氟气体，对该绝缘膜进行刻蚀，设置直至达到铜布线的开孔部的工序、和对在该开孔部的底部已露出的铜的表面进行等离子体处理的工序为特征的半导体装置的制造方法。设置开孔部工序和等离子体处理工序，可在同一室内进行。另外，在设置开孔部工序之后，也可通过室内抽真空，大致从室内除去含氟气体和来源于含氟气体的氟成分之后，进行等离子体处理。绝缘膜也可是氮化硅膜，也可是在氮化硅膜上堆积氧化硅膜的膜。
发明效果
采用本发明，由于从已露出的铜表面上，除去含氟聚合物膜等污染物，而能使铜层表面处于形成自然氧化膜的状态。从而，可防止由于大气中的水分所造成的铜的腐蚀。

Claims (10)

1.一种具有半导体衬底的半导体装置制造方法，其特征在于，
具有：
准备在第1层间绝缘膜内具有铜布线的半导体装置的工序；
在所述铜布线及所述第1层间膜上形成绝缘膜的工序；
使用含氟气体的等离子体刻蚀所述绝缘膜，设置达到所述铜布线的开孔部的工序；
在设置所述开孔部的工序之后，在暴露在大气中之前，对在所述开孔部底部上露出的所述铜布线表面进行等离子体处理，除去前期铜布线表面上的氟聚合物的工序。
2.根据权利要求1所述的制造方法，其特征在于，
所述绝缘膜是含氮绝缘膜。
3.根据权利要求1所述的制造方法，其特征在于，
所述含氟气体是含有四氟甲烷或者三氟甲烷的气体。
4.根据权利要求1所述的制造方法，其特征在于，
设置所述开孔部的工序和除去所述氟聚合物的工序在同一室内进行。
5.根据权利要求1所述的制造方法，其特征在于，
除去所述氟聚合物的工序是在支撑所述半导体衬底的第1电极和夹着所述半导体衬底与所述第1电极相对的位置上配置的第二电极之间施加偏压的工序，所述第1电极的表面温度在25℃以下。
6.根据权利要求1所述的制造方法，其特征在于，
所述等离子体处理在含氮气体环境中进行。
7.根据权利要求1所述的制造方法，其特征在于，
还具有：
在设置所述绝缘膜工序之后，在所述绝缘膜上设置第2层间绝缘膜的工序，和在所述绝缘膜上设置所述第2层间膜工序之后，在所述第2层间绝缘膜上形成通路孔的工序；
形成所述通路孔的工序是在设置所述开孔部的工序之前；
所述通路孔和所述开孔部形成连续的开孔。
8.一种具有多层布线结构的半导体装置制造方法，其特征在于，
具有：
在所述半导体衬底上形成第1层间绝缘膜的工序；
在所述第1层间绝缘膜的表面上形成沟的工序；
在所述沟的内面形成阻挡金属膜的工序；
通过所述阻挡金属膜将第1铜层埋入所述沟内部，形成布线的工序；
在所述第1层间绝缘膜及所述布线上形成绝缘膜的工序；
所述绝缘膜上形成第2层间绝缘膜的工序；
刻蚀所述第2层间绝缘膜形成通路孔，露出所述绝缘膜的一部分的工序；
刻蚀所述露出的绝缘膜，使露出所述布线的工序；
在暴露到大气中之前，对露出的布线表面进行等离子体处理，除去含有氟原子或含有氟聚合物的工序。
9.根据权利要求8所述的制造方法，其特征在于，
所述等离子体处理使用根据包括氮原子的气体产生的等离子体放电。
10.根据权利要求8所述的制造方法，其特征在于，
所述绝缘膜是氮化硅膜。
CNA2007100040418A 2003-02-17 2003-09-23 半导体装置的制造方法 Pending CN1992200A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP38320/2003 2003-02-17
JP2003038320A JP2004247675A (ja) 2003-02-17 2003-02-17 半導体装置の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CNB031249876A Division CN100343975C (zh) 2003-02-17 2003-09-23 半导体装置的制造方法

Publications (1)

Publication Number Publication Date
CN1992200A true CN1992200A (zh) 2007-07-04

Family

ID=32767682

Family Applications (3)

Application Number Title Priority Date Filing Date
CNA2007101427540A Pending CN101179048A (zh) 2003-02-17 2003-09-23 半导体装置的制造方法
CNA2007100040418A Pending CN1992200A (zh) 2003-02-17 2003-09-23 半导体装置的制造方法
CNB031249876A Expired - Fee Related CN100343975C (zh) 2003-02-17 2003-09-23 半导体装置的制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CNA2007101427540A Pending CN101179048A (zh) 2003-02-17 2003-09-23 半导体装置的制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CNB031249876A Expired - Fee Related CN100343975C (zh) 2003-02-17 2003-09-23 半导体装置的制造方法

Country Status (6)

Country Link
US (3) US7098139B2 (zh)
JP (1) JP2004247675A (zh)
KR (1) KR100597155B1 (zh)
CN (3) CN101179048A (zh)
DE (1) DE10340848A1 (zh)
TW (1) TWI240366B (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004247675A (ja) * 2003-02-17 2004-09-02 Renesas Technology Corp 半導体装置の製造方法
JP2005347511A (ja) * 2004-06-03 2005-12-15 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US7501350B2 (en) * 2004-11-05 2009-03-10 Tokyo Electron Limited Plasma processing method
JP4643975B2 (ja) * 2004-11-26 2011-03-02 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2006165189A (ja) * 2004-12-06 2006-06-22 Nec Electronics Corp 半導体装置の製造方法
US20060148243A1 (en) * 2004-12-30 2006-07-06 Jeng-Ho Wang Method for fabricating a dual damascene and polymer removal
DE102005004409B4 (de) * 2005-01-31 2011-01-20 Advanced Micro Devices, Inc., Sunnyvale Technik zur Erhöhung der Prozessflexibilität während der Herstellung von Kontaktdurchführungen und Gräben in Zwischenschichtdielektrika mit kleinem ε
JP2006286802A (ja) * 2005-03-31 2006-10-19 Fujitsu Ltd 埋込配線の形成方法
JP4159584B2 (ja) * 2006-06-20 2008-10-01 エルピーダメモリ株式会社 半導体装置の製造方法
JP4550786B2 (ja) * 2006-08-21 2010-09-22 株式会社東芝 半導体装置の製造方法
CN101286473B (zh) * 2007-04-13 2010-08-11 中芯国际集成电路制造(上海)有限公司 半导体器件的制造方法
JP5465897B2 (ja) * 2009-03-05 2014-04-09 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
JP2010056574A (ja) * 2009-12-07 2010-03-11 Nec Electronics Corp 半導体装置の製造方法
CN103377913B (zh) * 2012-04-18 2016-08-31 中芯国际集成电路制造(上海)有限公司 开口的形成方法
US20150340611A1 (en) * 2014-05-21 2015-11-26 Sony Corporation Method for a dry exhumation without oxidation of a cell and source line
JP2023503578A (ja) 2019-11-27 2023-01-31 アプライド マテリアルズ インコーポレイテッド 複数のプラズマユニットを有する処理チャンバ
KR20220108111A (ko) * 2019-11-27 2022-08-02 어플라이드 머티어리얼스, 인코포레이티드 선택적 갭 충전을 위한 듀얼 플라즈마 사전-세정
US20220336615A1 (en) * 2021-04-16 2022-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacturing the same

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4209356A (en) * 1978-10-18 1980-06-24 General Electric Company Selective etching of polymeric materials embodying silicones via reactor plasmas
US4588641A (en) * 1983-11-22 1986-05-13 Olin Corporation Three-step plasma treatment of copper foils to enhance their laminate adhesion
JP3185150B2 (ja) * 1991-03-15 2001-07-09 日本テキサス・インスツルメンツ株式会社 半導体装置の製造方法
JP3309717B2 (ja) 1996-06-26 2002-07-29 三菱電機株式会社 集積回路の配線の製造方法
JP3150095B2 (ja) * 1996-12-12 2001-03-26 日本電気株式会社 多層配線構造の製造方法
TW394989B (en) 1997-10-29 2000-06-21 Matsushita Electronics Corp Semiconductor device manufacturing and reaction room environment control method for dry etching device
JP3380846B2 (ja) 1997-11-05 2003-02-24 松下電器産業株式会社 半導体装置の製造方法
US6635185B2 (en) * 1997-12-31 2003-10-21 Alliedsignal Inc. Method of etching and cleaning using fluorinated carbonyl compounds
JP3501937B2 (ja) * 1998-01-30 2004-03-02 富士通株式会社 半導体装置の製造方法
US5968847A (en) * 1998-03-13 1999-10-19 Applied Materials, Inc. Process for copper etch back
US6380096B2 (en) 1998-07-09 2002-04-30 Applied Materials, Inc. In-situ integrated oxide etch process particularly useful for copper dual damascene
US6974766B1 (en) 1998-10-01 2005-12-13 Applied Materials, Inc. In situ deposition of a low κ dielectric layer, barrier layer, etch stop, and anti-reflective coating for damascene application
US6355571B1 (en) * 1998-11-17 2002-03-12 Applied Materials, Inc. Method and apparatus for reducing copper oxidation and contamination in a semiconductor device
US6162733A (en) * 1999-01-15 2000-12-19 Lucent Technologies Inc. Method for removing contaminants from integrated circuits
US6204192B1 (en) 1999-03-29 2001-03-20 Lsi Logic Corporation Plasma cleaning process for openings formed in at least one low dielectric constant insulation layer over copper metallization in integrated circuit structures
JP2001023985A (ja) * 1999-07-08 2001-01-26 Ebara Corp 配線構造及びその製造方法
JP3783488B2 (ja) 1999-10-18 2006-06-07 ソニー株式会社 半導体装置の製造方法
US6323121B1 (en) * 2000-05-12 2001-11-27 Taiwan Semiconductor Manufacturing Company Fully dry post-via-etch cleaning method for a damascene process
CN1330395A (zh) * 2000-06-27 2002-01-09 茂德科技股份有限公司 去除光致抗蚀剂后残留物质的清除方法
US6352921B1 (en) * 2000-07-19 2002-03-05 Chartered Semiconductor Manufacturing Ltd. Use of boron carbide as an etch-stop and barrier layer for copper dual damascene metallization
TW523792B (en) * 2000-09-07 2003-03-11 Toshiba Corp Semiconductor device and its manufacturing method
US6967173B2 (en) * 2000-11-15 2005-11-22 Texas Instruments Incorporated Hydrogen plasma photoresist strip and polymeric residue cleanup processs for low dielectric constant materials
KR100617076B1 (ko) 2000-12-29 2006-08-30 매그나칩 반도체 유한회사 듀얼 다마신 형성방법
US6554002B2 (en) 2001-02-21 2003-04-29 United Microelectronics Corp. Method for removing etching residues
US6787462B2 (en) * 2001-03-28 2004-09-07 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device having buried metal wiring
US6562416B2 (en) * 2001-05-02 2003-05-13 Advanced Micro Devices, Inc. Method of forming low resistance vias
KR100531419B1 (ko) 2001-06-12 2005-11-28 주식회사 하이닉스반도체 반도체소자 및 그의 제조방법
JP2003023072A (ja) * 2001-07-06 2003-01-24 Hitachi Ltd 半導体装置の製造方法および半導体装置の製造装置
JP2003109955A (ja) * 2001-10-01 2003-04-11 Toshiba Corp 半導体装置及び半導体装置の製造方法
US7067235B2 (en) * 2002-01-15 2006-06-27 Ming Huan Tsai Bi-layer photoresist dry development and reactive ion etch method
US20040018715A1 (en) * 2002-07-25 2004-01-29 Applied Materials, Inc. Method of cleaning a surface of a material layer
JP2004247675A (ja) * 2003-02-17 2004-09-02 Renesas Technology Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
US7098139B2 (en) 2006-08-29
KR20040074899A (ko) 2004-08-26
KR100597155B1 (ko) 2006-07-05
CN1523656A (zh) 2004-08-25
JP2004247675A (ja) 2004-09-02
US20060258160A1 (en) 2006-11-16
CN101179048A (zh) 2008-05-14
TW200416945A (en) 2004-09-01
CN100343975C (zh) 2007-10-17
US7462565B2 (en) 2008-12-09
US20090075479A1 (en) 2009-03-19
TWI240366B (en) 2005-09-21
DE10340848A1 (de) 2004-08-26
US20040161942A1 (en) 2004-08-19

Similar Documents

Publication Publication Date Title
CN100343975C (zh) 半导体装置的制造方法
CN1293622C (zh) 半导体器件及其制造方法
CN1260789C (zh) 电路板,半导体装置制造方法,及电镀系统
CN100346468C (zh) 半导体器件及其制造方法
CN1160773C (zh) 半导体器件的制造方法
CN1674251A (zh) 半导体器件的制造方法及由此制造的半导体器件
CN1601741A (zh) 半导体器件及其制造方法
CN1967800A (zh) 半导体集成电路器件的制造方法
CN1492504A (zh) 电子器件及其制造方法
CN1773690A (zh) 半导体结构及其制造方法
CN1860597A (zh) 配线结构的形成方法以及半导体装置
CN1614764A (zh) 半导体器件的制造方法
CN1449044A (zh) 半导体存储装置及其制造方法
CN1126156C (zh) 半导体器件及其制造方法
CN1512272A (zh) 利用氟化氩曝光光源制造半导体器件的方法
CN1698194A (zh) 电子装置及其制造方法
CN1836317A (zh) 成膜方法、半导体装置的制造方法、半导体装置、基板处理系统
CN1343006A (zh) 半导体装置及其制造方法
CN1945843A (zh) 半导体器件以及半导体器件的制造方法
CN1543668A (zh) 使用平面化方法和电解抛光相结合的方法形成半导体结构
CN1196575A (zh) 利用化学机械抛光工艺的半导体器件制造方法
CN1314102C (zh) 半导体装置及其制造方法
CN1612336A (zh) 半导体装置及其制造方法
CN1866477A (zh) 一种去除晶片表面上蚀刻残留物的方法
CN1838400A (zh) 用于制造半导体器件的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication