CN1989622A - 具有控制应力的氮化硅膜 - Google Patents

具有控制应力的氮化硅膜 Download PDF

Info

Publication number
CN1989622A
CN1989622A CNA2005800249916A CN200580024991A CN1989622A CN 1989622 A CN1989622 A CN 1989622A CN A2005800249916 A CNA2005800249916 A CN A2005800249916A CN 200580024991 A CN200580024991 A CN 200580024991A CN 1989622 A CN1989622 A CN 1989622A
Authority
CN
China
Prior art keywords
substrate
nitride
etch stop
layer
stop layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005800249916A
Other languages
English (en)
Other versions
CN100536161C (zh
Inventor
瑟亚纳拉亚南·R·伊耶
安德鲁·M·拉姆
前田佑二
汤姆斯·梅内
雅各布·W·史密斯
肖恩·M·索特
桑吉乌·坦登
兰德希尔·P·辛格·撒库
森德拉奇·西鲁帕普里尤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN1989622A publication Critical patent/CN1989622A/zh
Application granted granted Critical
Publication of CN100536161C publication Critical patent/CN100536161C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种包含一多层氮化物层叠的组件(assembly)，该多层氮化物层叠具有多层氮化物蚀刻终止层，且每一氮化物蚀刻终止层彼此层叠，并通过一薄膜形成工艺来形成每一层氮化物蚀刻终止层。一种制造该多层氮化物层叠的方法包括将一衬底置于一单一晶片沉积室中，以及在沉积的前一刻，先对该衬底作热冲击处理(thermal shock)。一第一氮化物蚀刻终止层沉积于该衬底上。一第二氮化物蚀刻终止层沉积于该第一氮化物蚀刻终止层上。

Description

具有控制应力的氮化硅膜
技术领域
本发明的实施例涉及形成一氮化物蚀刻终止层与一多层氮化物蚀刻停止层叠的方法，以在一半导体器件中机械性地产生一受控制的应力(拉伸或压缩应力(stress))。
背景技术
现今集成电路包括形成于一半导体上的众多晶体管、电容、电阻或其它半导体器件。较小尺寸的器件是改善器件性能与提升可靠度的关键。当器件尺寸缩减时，其技术也相对更为复杂，因此需要各种新方法以在器件更新换代过程中维持预期的性能改进，而这主要与微电子器件的主要半导体材料，即硅(silicon，Si)或硅衬底有关。器件性能的其中之一重要指针为载流子迁移率(carrier mobility)。在深亚微米代的器件中保持高载流子迁移率是极为困难的事情。一达成较佳载流子迁移率的可能方法为稍微改变在用于器件制造中作为原料的半导体材料。过去已知处于张力(strain)下的硅能激发载流子特性，且目前已对此特性作进一步地研究。在该沟道区域中的机械应力会明显影响MOS器件的性能与可靠度(例如请参考文献：Ito et al，“Mechanical stress effect ofetch-stop nitride and its impact on deep submicron transistor design，”NECCorporation，IEDM 2000，San Francisco，CA)。并已知一氮化物蚀刻终止层会造成该硅衬底中的拉伸应力。因此，该领域中的研究人员对于MOS器件制造中的高应力氮化物蚀刻终止层有着高度的兴趣。
可通过形成一氮化物蚀刻终止层以在一MOS器件的沟道中产生应力，而获得拉伸应力，其中产生应力可说明为在下层硅层中的应变(strain)。科学家已通过在该沟道中引入应变来广泛研究器件迁移率。其中一种技术利用接触氮化物蚀刻终止层来作为一应力提供来源。为了通过提高载流子迁移率与速度来获得增加驱动电流的目的，因此使用较薄的氮化物层来达到更高更特定的应力。
发明内容
本发明的一方面关于一包含一多层氮化物层叠的器件，该多层氮化物层叠具有多层氮化物蚀刻终止层，且这些氮化物蚀刻终止层相互形成于彼此顶面上，每一氮化物蚀刻终止层利用薄膜形成工序所形成。
本发明的另一方面关于一种制造一多层氮化物层叠的方法，该方法包括一放置衬底于一单晶片沉积室中，并在执行沉积步骤的前一刻，先热冲击该衬底。一第一氮化物蚀刻终止层沉积于该衬底上。一第二氮化物蚀刻终止层沉积于该第一氮化物蚀刻终止层上。
本发明的另一方面关于一种制造一氮化物蚀刻终止层的方法，该方法包括放置一衬底至一单晶片沉积室中，并在执行沉积步骤前一刻热冲击该衬底。该氮化物蚀刻终止层沉积于该衬底上。
本发明的另一方面有关于一种在一氮化物蚀刻终止层或一多层氮化物蚀刻层叠的形成步骤之前，在一衬底上制造一氮化物间隙壁(spacer)的方法。该氮化物间隙壁层形成或沉积于该下方膜层(该衬底)上。一方面，在形成或沉积该氮化物间隙壁之前，先热冲击该衬底。另一方面，一氮化物蚀刻终止层形成于该氮化物间隙壁与该衬底上。一方面，在形成该氮化物蚀刻终止层之前，先热冲击该衬底。在另一方面中，一包含至少两层氮化物蚀刻终止层的多层氮化物蚀刻停止层叠形成于该氮化物间隙壁与该衬底上。一方面，在形成该多层氮化物蚀刻停止层叠中的至少一层或所有层前，先热冲击该衬底。
附图说明
通过以下附图描述本发明的较佳实施例，但这些附图并非对其限制，且这些附图标记表示的同一符号对应相同器件。可通过参考上述说明与这些说明本发明较佳实施例的附图而对本发明有更好的了解。应当注意到，这里公开的所指本发明的“一”较佳实施例并非指同一个实施例，而是指至少一个(at leastonc)。附图中：
图1A示出了包含一氮化物蚀刻终止层的器件的示例性实施例；
图1B示出了包含一多层氮化物层叠的器件的示例性实施例；
图2示出了在一器件沟道区域中引发一拉伸应力时的内薄膜应力效应；
图3示出了在一器件沟道区域中引发一拉伸应力时的该氮化物蚀刻终止层的薄膜厚度效应；
图4示出了在一器件沟道区域中引发一拉伸应力时的间隙壁应力效应；
图5示出了形成一氮化物蚀刻终止层的示例性方法；
图6示出了在一衬底上形成一多层氮化物层叠的一示例性方法；
图7示出了在一衬底上形成一多层氮化物层叠的另一示例性方法；
图8示出了在一衬底上形成一氮化物间隙壁的一示例性方法；
图9-图11示出了一单一晶片沉积室的示例性实施例，该沉积室可用于本发明的多个实施例中；
图12示出了可用于本发明多个实施例中的一示例性集束装置；以及
图13示出了根据本发明实施例来形成一氮化物蚀刻终止层的示例性方法。
具体实施方式
这里参考特定配置与技术来描述示例性的多个实施例。本领域的普通技术人员将理解可在不超出后附权利要求书范围下作出的各种变化与修饰。此外，公知的元件、器件、成分、电路与工艺步骤等不详加说明。
本发明的示例性实施例有关于用来形成一多层氮化物蚀刻终止层的技术，以在诸如金氧半导体(MOS)晶体管结构等半导体器件中机械性地产生一控制应力(拉伸或压缩应力)。本发明的示例性实施例也有关于用来制造一氮化物蚀刻终止层的新技术，以在一类似的半导体器件中机械性地产生一控制应力(拉伸或压缩应力)。
图1A示出了一示例性性半导体器件9，例如一MOS晶体管。图1A中显示在该半导体器件9中包含一层作为拉伸应力引发层的氮化物蚀刻终止层，以在该器件9中产生拉伸应力。该器件9包含一衬底12，且该衬底中具有一源极15与一漏极16。该衬底12为如公知地经植入处理(implanted)以形成该源极区域15与该漏极区域。该器件9包含一栅极10，并且通过一层诸如氧化硅、氮氧化硅(nitrided silicon oxide)、氧化物-氮化物-氧化物或高K值介电质等材料所构成的薄栅极介电层18来隔离该栅极10与沟道区域13。该栅极10通常由诸如多晶硅等已掺杂的半导体材料所构成，以减小该栅极10的电阻。该栅极10的材料也可为金属。该栅极10与该介电层18大致形成于该源极区域15与漏极区域16之间。制造该栅极10与该介电层18的方法为该领域中的公知技术。根据下述实施例所形成的氮化物蚀刻终止层17沉积于该衬底12上，并覆盖住该源极区域15、该漏极区域16以及该栅极10。
该源极区域15与该漏极区域16形成于该栅极10与该栅极介电层18的相对两侧。并可在该栅极10、该源极区域15与该漏极区域16上形成硅化物(未出示)，通过降低电阻来改善与该栅极和该源/漏极区域的接触。可由诸如钴或镍等金属材料来形成该硅化物。在包含一硅化物层的这些实施例中，该氮化物蚀刻终止层17形成于该硅化物层与包含上述所有结构的该衬底12上。
在一实施例中，该器件9包含间隙壁14，该间隙壁14位于该栅极10的每一侧边上。在诸如一多晶硅化物(polycide)制造工艺等某些实施例中，该间隙壁14是用来保护该栅极层叠(该栅极介电层与该栅极)，以避免在制造过程中该栅极层叠与该源极及/或漏极金属接触垫(source/drain metal contacts)发生短路。然而，不具有该间隙壁的实施例也是可行的。当具有该间隙壁14时，位于该衬底12上的该氮化物蚀刻终止层17也覆盖住该间隙壁14。
在一些实施例中，在该氮化物蚀刻终止层17中形成通孔(vias)，以与该栅极10、该源极区域15与该漏极区域16接触。并可在该氮化物蚀刻终止层17的顶面上与这些通孔内形成诸如金属化的导线(未显示)，以连接至该源极、漏极与栅极区域。
一氮化物蚀刻终止层17依循该衬底12的形貌形成在该衬底12上，并覆盖住该源极区域15、该漏极区域16、该栅极介电层18、该栅极10与该间隙壁14。在一实施例中，该氮化物蚀刻终止层17作为一拉伸应力引发层，以将一拉伸应力或相等的应变引入该硅沟道12中。该拉伸应力提高了电子迁移率并进而提高驱动电流与电路性能。
在一实施例中，该氮化物蚀刻终止层17的厚度约200-1000埃()，且具有约1-2十亿帕斯卡(GPa)的薄膜内应力。该氮化物蚀刻终止层17在该衬底12中引发一拉伸应力，并在一实施例中，该氮化物蚀刻终止层17则在该沟道区域13中引发一拉伸应力(图1A-图1B)。一实施例中，该氮化物蚀刻终止层17在该沟道区域13或该衬底12中引发一大小约介于150-450百万帕斯卡(MPa)的拉伸应力。
在一实施例中，该衬底12为一半导体衬底，其通常用来制造诸如晶体管、电容与电阻等半导体器件。该衬底12还包括单晶硅、多晶硅、绝缘层上覆硅、硅锗层上覆硅或其它公知的适合半导体衬底。
在一实施例中，在一单晶片沉积室(如下所述)中形成该氮化物蚀刻终止层17，其中在执行该氮化物蚀刻终止层17的沉积步骤前，该衬底12经过一热冲击处理。热冲击该衬底指在即将执行该氮化物蚀刻终止层17的沉积步骤的前一刻或前一瞬间，才将该衬底快速地置于一工艺温度中。因此，在该沉积步骤前的一段时间(预热)中，该衬底并未与该工艺温度达成平衡或保持稳定。在一实施例中，该衬底12包含该栅极层叠(该栅极介电层18与该栅极10)、该源极与漏极区域15及16以及利用传统方法所形成的该间隙壁14。如图1A所示，该氮化物蚀刻终止层17如同一共形薄膜般地形成于该衬底12上。该衬底12安置于该单晶片沉积室中。可将该沉积室设定至预期的工艺温度与工艺压力。首先，例如通过不使该衬底12与该沉积室的加热器接触，而使该衬底12保持冷却状态。并仅在执行该氮化物蚀刻终止层17的沉积步骤的前一刻，才使该衬底12处于该工艺温度下。因此，在该氮化物蚀刻终止层17的沉积步骤前，不先预热或不使该衬底12达到该工艺温度。在一实施例中，热冲击该衬底会在该氮化物蚀刻终止层17本身与该沟道区域13或该衬底12中造成约5-15％的拉伸应力以及内应力增加量。因此，相比较于传统形成该氮化物蚀刻终止层的方法，在沉积该氮化物蚀刻终止层17之前先热冲击该衬底12的方法会在该薄膜中产生较佳的内应力，并在该沟道区域中产生拉伸应力。
根据一特定前驱物的最适温度范围来选择该工艺温度，例如适于一特定硅源气体与氮化反应源气体的温度。在一实施例中，该工艺温度范围约介于550℃至700℃之间。在另一实施例中，该工艺温度约为675℃。在又一实施例中，该工艺温度约介于400℃至700℃之间。
该工艺压力可为使该沉积室成为一低压沉积室的压力大小，例如低于760托(Torr)的压力。在一实施例中，该工艺压力约为50-500托。在另一实施例中，该工艺压力约140托。
使用一硅源气体与一氮化反应源气体作为前驱物来沉积该氮化物蚀刻终止层17。在一实施例中，该硅源气体为双(叔丁基氨基)硅烷(BTBAS)，且该氮化反应源气体为氨气(NH3)。
在另一实施例中，使用其它硅源气体来沉积该氮化物蚀刻终止层17，例如硅烷(SiH4)、乙硅烷(Si2H6)、二氯硅烷(DCS)、六氯二硅烷(HCD)、四碘化硅(SiI4)、四氯化硅(SiCl4)、四(二甲基氨基)硅烷(Si(NMe2)4)、双(二乙基氨基)乙基硅烷、三(异丙基氨基)硅烷、三(二甲基氨基)硅烷、单-甲基肼(CH3NHNH2)与诸如双(二甲基肼基)甲基硅烷、三(二甲基肼基)叔丁基硅烷、三(二甲基肼基)乙基硅烷、双(二甲基肼基)乙基硅烷与四(二甲基肼基)硅烷等肼基硅烷。该氮化反应源气体可为肼(N2H4)。在一实施例中，该前驱物包含双(叔丁基氨基)硅烷与氨气，且该氨气与该双(叔丁基氨基)硅烷的比例(NH3∶BTBAS)大于0且小于100。
在一实施例中，对于BTBAS工艺的工艺温度范围约介于550℃至700℃之间。在另一实施例中，对于硅烷工艺的工艺温度范围约介于550℃至675℃之间。在又一实施例中，对于乙硅烷工艺的工艺温度范围约介于400℃至700℃之间。
在一实施例中，在工艺温度约675℃、工艺压力约140托的条件下，使用比例(NH3∶BTBAS)大于1的氨气与双(叔丁基氨基)硅烷来形成该氮化物蚀刻终止层17。
在诸如互补性MOS工艺等某些情况下，在形成该拉伸应力引发层之前，与NMOS结构处于同一集成电路晶粒或同一半导体晶片内且将成为一p-沟道MOS晶体管(PMOS)的源极与/或漏极的半导体材料区域可能会被一适当薄膜所覆盖。该适当薄膜用来避免该拉伸应力引发层在该PMOS晶体管结构的沟道叶引发拉伸应力，因为该拉伸应力在该类晶体管结构中可能无法提高更高的载流子迁移率与速度。
图1B示出了在一个类似于器件9的器件的沟道区域引发拉伸应力的另一个实施例。图1B中的器件11包含一衬底12，该衬底内具有一源极区域15与一漏极区域16。该器件11包含一栅极10，该栅极10通过诸如氧化硅、氮氧化硅、氧化物-氮化物-氧化物或高K值介电质等材料所形成的薄栅极介电层18而与该衬底12中的沟道区域13隔离开来。该栅极10通常由诸如多晶硅等已掺杂的半导体材料所形成，以使该栅极10的电阻降至最低。该栅极10的材料也可为金属。该源极区域15与漏极区域16则分别形成于该栅极10的相反侧边。该栅极10与该栅极介电层18通常称为一栅极层叠。或可在该栅极10、源极区域15与漏极区域16上形成硅化物(未示出)，以藉由降低该栅极与该源/漏极区域的电阻来改善电性接触(contact)。可由诸如钴或镍等金属材料来形成硅化物。在一实施例中，该器件11包含形成于该栅极10的每个侧边上的多个间隙壁14。在诸如一多晶硅工艺等某些实施例中，该间隙壁14用来保护该栅极层叠，以避免在制造过程中该栅极层叠与该源极及/或漏极金属垫发生短路。然而，不具有这些间隙壁的实施例亦能运作。
该器件11与图1A中的器件9相似但有所不同，图1B中的器件11包含一多层氮化物蚀刻停止层叠19，其具有多层氮化物蚀刻终止层分别形成于彼此顶面上。在一实施例中，该多层氮化物蚀刻停止层叠19为具有两层氮化物蚀刻终止层分别形成于彼此顶面上的双层氮化物蚀刻停止层叠。并利用一独立薄膜形成或沉积工艺来形成该多层氮化物蚀刻终止层的每一层膜层。在一实施例中，将一具有多种结构形成于其上的衬底12安置于一沉积室中，并形成一第一氮化物蚀刻终止层。随后，将该衬底12移出该沉积室。或者，在沉积该第二氮化物蚀刻终止层之前，先冷却该衬底12。随后，在该第一氮化物蚀刻终止层的顶面上形成一第二氮化物蚀刻终止层，而形成该多层氮化物层叠19。可重复沉积每一膜层的沉积步骤，以形成该氮化物蚀刻停止层叠中的多层膜层。在一实施例中，在执行每一氮化物蚀刻终止层沉积步骤的前一刻热冲击该衬底12后，才形成每一膜层。在一实施例中，利用一独立薄膜形成工艺来形成每一层膜层，例如当每一层氮化物蚀刻终止层形成后，将该衬底12移出该沉积室，然后再将该衬底12放置回该沉积室中以进行下一个氮化物蚀刻终止层的形成步骤。
在一实施例中，该多层氮化物蚀刻停止层叠19中的每一膜层大致具有相同的厚度。在一实施例中，该多层氮化物蚀刻停止层叠19为一双层层叠，其具有两层氮化物蚀刻终止层彼此相互层叠。在该实施例中，每一氮化物蚀刻终止层的厚度约300，而使得该多层氮化物蚀刻停止层叠19的总厚度约600。当然，可依据具有该多层氮化物蚀刻停止层叠19的特定器件的用途、限制与/或设计配置，而使该多层氮化物蚀刻停止层叠19具有其它合适厚度。
在一实施例中，该多层氮化物蚀刻停止层叠19中的每一膜层在一单晶片沉积室中所形成(见下述说明)，其中，在执行该多层氮化物蚀刻停止层叠19的每一膜层的沉积步骤之前，会先热冲击该衬底12。在一实施例中，该多层氮化物蚀刻停止层叠19的每一膜层为一氮化物蚀刻终止层。在一实施例中，该衬底12包含该栅极层叠(栅极介电层18与栅极10)、该源极与漏极区域15及16以及该间隙壁14，这些结构在形成该多层氮化物蚀刻停止层叠19之前，利用传统方法所形成。该多层氮化物蚀刻停止层叠19会如图1B所示在该衬底12上形成一共形薄膜(conformal film)。
将衬底12置于该单晶片沉积室中，已形成该多层氮化物蚀刻停止层叠19。可将该沉积室设定至预期的工艺温度与压力。首先使该衬底保持冷却，例如不使该衬底12接触到该沉积室的加热器。并在执行该多层氮化物蚀刻停止层叠19的沉积步骤的前一刻，才将该衬底12置于该工艺温度中。因此，在执行该多层氮化物蚀刻停止层叠19的每一膜层的沉积步骤之前，并不预热该衬底或不使该衬底达到该工艺温度。形成该多层氮化物蚀刻停止层叠19的第一层后，冷却衬底12或将其移出该沉积室。随后再于该沉积室中形成第二膜层。并且在执行该多层氮化物蚀刻停止层叠19的第二膜层的沉积步骤之前，先热冲击该衬底12。
在一实施例中，形成该多层氮化物蚀刻停止层叠19会造成在沟道区域13中增加至少约20％的应力。此外，在沉积该多层氮化物蚀刻停止层叠19的每一膜层之前，先热冲击该衬底12，会在该多层氮化物蚀刻停止层叠19与该沟道区域13中造成约5-10％的拉伸应力以及内应力的增加。
可根据所使用的特定前驱物的适当温度范围来选择工艺温度，例如适用于一特定硅源气体及氮化反应源气体的温度范围来选择工艺气体。对于多层氮化物蚀刻停止层叠19中的每一膜层来说，该工艺温度范围约介于550℃至700℃之间。在一实施例中，该工艺温度约675℃。在另一实施例中，该工艺温度约介于400℃至700℃之间。该工艺压力可为能使该沉积室成为一低压沉积室的压力范围，例如低于760托。在一实施例中，该工艺压力约介于50-500托之间。在另一实施例中，该工艺压力约为140托。
该多层氮化物蚀刻停止层叠19中的每一膜层为使用一硅源气体与一氮化反应源气体作为前驱物所沉积而成。在一实施例中，该硅源气体为BTBAS以及该氮化反应源气体为氨气。在另一实施例中，该多层氮化物蚀刻停止层叠19的每一膜层为利用诸如硅烷、乙硅烷、二氯硅烷、六氯乙硅烷、四碘化硅、氯化硅、四(二甲基氨基)硅烷、双(二乙基氨基)乙基硅烷、三(异丙基氨基)硅烷、三(二甲基氨基)硅烷、单-甲基肼与肼基硅烷等其它硅源气体所沉积而成。该氮化反应源气体可为肼。在一实施例中，该前驱物包括BTBAS与氨气，且(氨气∶BTBAS)的比例大于0且小于100。
在一实施例中，使用BTBAS工艺以形成该多层氮化物蚀刻停止层叠19的每一膜层的工艺温度范围约介于550℃至700℃。在另一实施例中，使用硅烷工艺以形成该多层氮化物蚀刻停止层叠19的每一膜层的工艺温度范围约介于550℃至675℃。在又一实施例中，使用乙硅烷工艺以形成该多层氮化物蚀刻停止层叠19的每一膜层的工艺温度范围约介于400℃至700℃。
在一实施例中，该多层氮化物蚀刻停止层叠19的每一膜层使用(氨气∶BTBAS)比例大于1的氨气与BTBAS、约675℃的工艺温度以及约140托的工艺压力所形成。
图2示出了当该氮化物蚀刻终止层17中的内应力会增加诸如该沟道区域13等衬底内部所引发出的拉伸应力。例如，对于厚度约50纳米(nm)的氮化物蚀刻终止层17而言，当该氮化物蚀刻终止层17中所生成的内应力由约1GPa上升至1.8GPa时，该沟道区域13中所引发的平均应力则由约175MPa升高至约250MPa。在另一范例中，对于厚度约80纳米的氮化物蚀刻终止层17来说，当该氮化物蚀刻终止层17中所生成的内应力由约1GPa升高至1.8GPa时，该沟道区域13中所引发的平均应力则由约200MPa升高至约340MPa。因此，该氮化物蚀刻终止层17中内应力的提高会以稳定的速率来增加该沟道区域13中的拉伸应力。
图3示出了增加该氮化物蚀刻终止层17的厚度会提高该沟道区域13中的应力。如图3所示，当具有约1.2GPa内应力的该氮化物蚀刻终止层17的厚度由约20纳米增加至约100纳米时，在该沟道区域13中所形成的平均应力则由约125MPa提高至260MPa。或当具有1.5GPa内应力的该氮化物蚀刻终止层17的厚度由约20纳米增加至100纳米时，该沟道区域中所形成的平均应力则由约160MPa提高至325 MPa。或者，当具有1.8GPa内应力的该氮化物蚀刻终止层17的厚度由约20纳米增加至100纳米时，该沟道区域中所形成的平均应力则由约200MPa提高至380MPa。因此，调整该氮化物蚀刻终止层17的厚度可用来调整该沟道区域13中所引发的平均拉伸应力大小。
另外，图3也显示出，相比较于单层的氮化物蚀刻终止层17，形成一层如该多层氮化物蚀刻停止层叠19的多层氮化物蚀刻停止层叠可增加在该沟道区域13中所形成的拉伸应力。对于一特定厚度而言，当该氮化物蚀刻终止层17为一层诸如该多层氮化物蚀刻停止层叠19或双层氮化物层叠的多层膜层时，该多层膜层在该沟道区域13中所形成的拉伸应力，实质上高于诸如氮化物蚀刻终止层17等具有相同厚度的单一膜层在沟道区域13中所造成的拉伸应力(例如约高于20％)。因此，如同该多层氮化物蚀刻停止层叠19形成该氮化物蚀刻终止层，可在不需增加该膜层厚度的情况下，提高该沟道区域中的拉伸应力值。例如，如图3中所显示，包含两层氮化物蚀刻终止层且分别具有内应力1.2 GPa、1.5GPa或1.8GPa的该多层氮化物蚀刻停止层叠19，使该沟道区域13中引发较高的平均拉伸应力值。
在一实施例中，利用与制造该氮化物蚀刻终止层17或该多层氮化物蚀刻停止层叠19中所使用的相同方法来制造出由氮化物所构成的间隙壁14。制造由氮化物所构成的间隙壁也可在该沟道区域13中引发应力。图4示出了制造氮化物间隙壁14可提高作用于该衬底中的拉伸应力值。在一实施例中，该氮化物间隙壁14沉积覆盖住下方膜层，例如沉积在内部具有该源极区域15、漏极区域16以及上方具有栅极介电层18与该栅极10的衬底上。在一实施例中，如先前所叙述，在沉积或形成该氮化物间隙壁14之前，先热冲击该衬底12。在一实施例中，当该氮化物间隙壁14形成后，才在该衬底与该氮化物间隙壁14上方形成一氮化物蚀刻终止层(例如，类似于该氮化物蚀刻停止膜17)或一多层氮化物蚀刻停止层叠(如该多层氮化物蚀刻停止层叠19)。
如图4中所显示的，当仅在衬底12上形成该氮化物蚀刻停止膜17时，该沟道区域13中所形成的平均应力最低，例如约205MPa。当在衬底12上形成该多层氮化物蚀刻停止层叠19时，该沟道区域13中的平均应力被提高，例如约235MPa。当在衬底12上形成间隙壁14以及该氮化物蚀刻停止膜17时，该沟道区域13中的平均应力更进一步被提高，例如约250MPa。当在衬底12上形成由氮化物所构成的间隙壁14以及该多层氮化物蚀刻停止层叠时，该沟道区域13中所形成的平均应力最高，例如约270MPa。
同样如图4所示，当仅在衬底12上方形成一氮化物蚀刻停止膜17时，该沟道区域13中所形成的平均应力最低，例如对具有1.8GPa内应力且厚度为80纳米的氮化物蚀刻停止膜17而言约350MPa。当在衬底12上形成该多层氮化物蚀刻停止层叠19时，该沟道区域13中的平均应力得到改善，例如约400MPa。当在衬底12上形成由具有最低内应力(拉伸应力)的氮化物所构成的间隙壁14以及该氮化物蚀刻终止层17时，该沟道区域13中的平均应力更进一步得到提高，例如约410MPa。当在衬底12上形成由具有最低内应力(拉伸应力)的氮化物所构成的间隙壁14以及该氮化物蚀刻停止层叠时，该沟道区域13中所形成的平均应力最高，例如约450MPa。因此，不需要在该衬底12上制造出比必要氮化物蚀刻终止层厚度更薄的氮化物蚀刻终止层的情况下，形成由具有最低内应力(拉伸应力)氮化物所构成的间隙壁14来提高该沟道应力，以调整该沟道区域13中的拉伸应力。
此外，该沟道区域13中的拉伸应力也可加以调整。例如，可在该衬底12上方形成一上述氮化物蚀刻终止层17；在该衬底12上方形成一上述多层氮化物蚀刻停止层叠19；以及形成由氮化物所构成的间隙壁14。或是任意结合一种以上的上述方法来调整该沟道区域13中的应力。如果使用上述这些方法，则不需要在衬底上形成太厚的氮化物蚀刻终止层，便能提高沟道区域内的应力。
在某些实施例中，可将掺杂物加入任一层或多层的氮化物蚀刻终止层、该多层氮化物蚀刻停止层叠以及氮化物间隙壁中，以调整衬底中的沟道应力。也可通过将一或多种掺杂物加入一特定膜层、层叠或间隙壁的沉积步骤中，以改变每一层氮化物蚀刻终止层、多层氮化物蚀刻停止层叠与氮化物间隙壁。在某些实施例中，诸如氢(H2)、锗烷(GeH4)与一氧化二氮(或称氧化亚氮，N2O)等掺杂物加入沉积步骤中，以改变该氮化物蚀刻终止层、多层氮化物蚀刻停止层叠与/或氮化物间隙壁。这些掺杂物可通过改变氮化硅不定型薄膜的结构而增加(如，锗烷)或减少(如，一氧化二氮)衬底中的沟道应力。此外，将掺杂物添加至这些膜层、层叠或间隙壁的任意一者中，也可增加或降低其沉积速率。例如可在沉积步骤中添加氢气或锗烷，以提高这些膜层、层叠或间隙壁的沉积速率。
图5示出了沉积一上述氮化物蚀刻终止层的示例性方法500。在一实施例中，步骤502将一衬底置于一沉积室内。该衬底可能具有诸如晶体管、电容或电阻等至少一半导体器件或形成于该衬底表面上的其它上述结构。在一实施例中，该沉积室为一单晶片沉积室，并于后续加以描述。在步骤504中，将该沉积室设定至预期的工艺压力与温度。在一实施例中，该工艺温度范围约介于550℃至700℃。在另一实施例中，该工艺温度约675℃。在又一实施例中，该工艺温度范围约介于400℃至700℃之间。在一实施例中，该工艺压力可以是使该沉积室成为一低压沉积室的压力，例如低于760托的压力。在一实施例中，该工艺压力约50-500托。在另一实施例中，该工艺压力约140托。
步骤506为在该衬底上沉积一氮化物蚀刻停止膜前一刻或前一瞬间，以该工艺温度对该衬底作热冲击。在一实施例中，使该衬底维持在大致低于该工艺温度的温度下，直到沉积该氮化物蚀刻终止层的前一刻为止。例如，该沉积室可能具有一个用于沉积该氮化物停止膜的加热器，其上方安置着该衬底。在该实施例中，在执行该沉积步骤的前一刻，将该衬底降低至该沉积室的加热器的顶面上。或者，使该沉积室的多个加热器保持低温，直到欲进行沉积步骤的一刻为止。在另一实施例中，该沉积室可能具有多个加热灯或其它适当的加热元件，其可快速地加热该沉积室。在该实施例中，可能会在进行沉积步骤的前一刻才启动该加热灯或器件，以热冲击该衬底。
在步骤508中，使多种前驱物流入该沉积室中。这些前驱物包含一硅源气体与一氮化反应源气体。在一实施例中，该硅源气体为BTBAS以及该氮化反应源气体为氨气。在另一实施例中，该硅源气体可为硅烷、乙硅烷、二氯硅烷、六氯乙硅烷、四碘化硅、氯化硅、四(二甲基氨基)硅烷、双(二乙基氨基)乙基硅烷、三(异丙基氨基)硅烷、三(二甲基氨基)硅烷、单-甲基肼与肼基硅烷中的任意之一。在另一实施例中，该氮化反应源气体为联氨(N2H4)。在一实施例中，这些前驱物包含BTBAS与氨气，其(氨气∶BTBAS)的比例大于0且小于100。为了使这些前驱物的流速稳定，在沉积步骤与热冲击该衬底之前，可能先将这些前驱物从该沉积室中移除。当热冲击该衬底后(或是在热冲击该衬底后的那一刻)，引导这些前驱物以稳定的流速流入该沉积室中，以沉积该膜层。
在步骤510中，在该衬底上形成该氮化物蚀刻停止膜。并允许该沉积过程持续一段足够的时间，以形成厚度约200-1000的膜层。
图6示出了沉积一多层氮化物层叠的示例性方法600。在一实施例中，步骤602将一衬底放入一沉积室中。该衬底可能具有诸如晶体管、电容或电阻等至少一半导体器件或形成于该衬底表面上的其它上述结构。在一实施例中，该沉积室为一单晶片沉积室，并于后续进行描述。在步骤604中，将该沉积室设定至预期的工艺压力与温度。在一实施例中，该工艺温度范围约介于550℃至700℃。在另一实施例中，该工艺温度约675℃。在另一实施例中，该工艺温度范围约介于400℃至700℃之间。在一实施例中，该工艺压力可以是使该沉积室成为一低压沉积室的压力，例如低于760托的压力。在一实施例中，该工艺压力约50-500托。在另一实施例中，该工艺压力约140托。
步骤606为在该衬底上沉积一氮化物蚀刻停止膜前一刻或前一瞬间，以该工艺温度对该衬底进行热冲击。在一实施例中，使该衬底维持在大致低于该工艺温度的温度下，直到沉积该氮化物蚀刻终止层的前一刻为止。并可于执行该沉积步骤的前一刻，才将该衬底降落在该沉积室的加热器的顶面上，或可如前所述，使该沉积室的多个加热器保持低温，直到欲进行沉积步骤的一刻为止。
在步骤608中，使多种前驱物流入该沉积室中。这些前驱物包含一硅源气体与一氮化反应源气体。在一实施例中，该硅源气体为BTBAS以及该氮化反应源气体为氨气。在另一实施例中，该硅源气体可为硅烷、乙硅烷、二氯硅烷、六氯乙硅烷、四碘化硅、氯化硅、四(二甲基氨基)硅烷、双(二乙基氨基)乙基硅烷、三(异丙基氨基)硅烷、三(二甲基氨基)硅烷、单一甲基肼与肼基硅烷中的任意之一。在另一实施例中，该氮化反应源气体为联氨(N2H4)。在一实施例中，这些前驱物包含BTBAS与氨气，其(氨气∶BTBAS)的比例大于0且小于100。为了使这些前驱物的流速稳定，在沉积步骤与热冲击该衬底之前，可能先将这些前驱物从该沉积室中移除。当热冲击该衬底后(或是在热冲击该衬底后的那一刻)，引导这些前驱物以稳定的流速(与指定的流速)流入该沉积室中，以沉积该膜层。
在步骤610中，在该衬底上形成一第一氮化物蚀刻停止膜。在一实施例中，允许该沉积过程持续一段足够的时间，以形成厚度约100-800的膜层。随后，冷却该衬底。在一实施例中，在沉积该第二氮化物蚀刻停止膜之前，先将上方具有第一氮化物蚀刻停止膜的该衬底从该沉积室中移出。
在一实施例中，将冷却后的该衬底放回该沉积室中，以沉积该第二氮化物蚀刻停止膜。在步骤612中，在该第一氮化物蚀刻停止膜的顶面上形成一第二氮化物蚀刻停止膜，以形成该多层氮化物蚀刻停止层叠。可如以上所述(但非必要)，在沉积该第二氮化物蚀刻终止层之前，先热冲击该衬底。在另一实施例中，在沉积完第一氮化物蚀刻停止膜之后，并不将该衬底移出该沉积室。并可通过使衬底离开该加热器或加热元件或是关闭这些加热灯来达到此目的。而使该衬底降温，并重新将该沉积室设定至沉积该第二氮化物蚀刻停止膜的工艺温度；并将该衬底移回该加热器上或打开这些加热灯。在一实施例中，使该沉积过程持续一段足够的时间，以形成厚度约100-800的该第二膜层。
在一实施例中，该多层氮化物蚀刻停止层叠的厚度约200-1000，其中该多层氮化物蚀刻停止层叠中的每一膜层的厚度实质相等。但可视用途的不同，而使一膜层厚度与其它膜层厚度实质上不相等。
图7示出了沉积一层如以上所述的多层氮化物层叠的示例性方法700。在一实施例中，步骤702将一衬底放入一沉积室中。该衬底可能具有诸如晶体管、电容或电阻等至少一半导体器件或形成于该衬底表面上的其它上述结构。在一实施例中，该沉积室为一单晶片沉积室，并于后续进行描述。在步骤704中，将该沉积室设定至预期的工艺压力与温度。在一实施例中，该工艺温度范围约介于550℃至700℃。在另一实施例中，该工艺温度约675℃。在另一实施例中，该工艺温度范围约介于400℃至700℃之间。在一实施例中，该工艺压力可以是使该沉积室成为一低压沉积室的压力，例如低于760托的压力。在一实施例中，该工艺压力约50-500托。在另一实施例中，该工艺压力约140托。
在步骤706中，使多种前驱物流入该沉积室中。这些前驱物包含一硅源气体与一氮化反应源气体。在一实施例中，该硅源气体为BTBAS以及该氮化反应源气体为氨气。在另一实施例中，该硅源气体可为硅烷、乙硅烷、二氯硅烷、六氯乙硅烷、四碘化硅、氯化硅、四(二甲基氨基)硅烷、双(二乙基氨基)乙基硅烷、三(异丙基氨基)硅烷、三(二甲基氨基)硅烷、单-甲基肼与肼基硅烷中的任意之一。在另一实施例中，该氮化反应源气体为联氨(N2H4)。在一实施例中，这些前驱物包含BTBAS与氨气，其(氨气∶BTBAS)的比例大于0且小于100。可在执行沉积步骤与该衬底到达该工艺温度之前，先将这些前驱物从该沉积室中移除。待该衬底温度稳定后，引导这些前驱物以稳定的流速(与指定的流速)流入该沉积室中，以沉积该膜层。
在步骤708中，在该衬底上形成一第一氮化物蚀刻停止膜。在一实施例中，允许该沉积过程持续一段足够的时间，以形成厚度约100-800的一膜层。随后，冷却该衬底。在步骤710中，在该第一氮化物蚀刻停止膜的顶面上形成一第二氮化物蚀刻停止膜，以形成该多层氮化物蚀刻停止层叠。在一实施例中，允许该沉积过程持续一段足够的时间，以形成厚度约100-800的一膜层。在一实施例中，在沉积该第二氮化物蚀刻停止膜之前，将其上方具有该第一氮化物蚀刻停止膜的该衬底从该沉积室中移出。该方法700与该方法600的不同之处为在方法700中，在沉积该多层氮化物蚀刻停止层叠的任何膜层之前，均未对该衬底进行热冲击的步骤。
图8示出了沉积一上述氮化物间隙壁的示例性方法800。在一实施例中，步骤802将一衬底放入一沉积室中。在一实施例中，该沉积室为一单晶片沉积室，并于后续进行描述。该衬底可能具有诸如晶体管、电容或电阻等至少一半导体器件或形成于该衬底表面上的其它上述结构。在一实施例中，该衬底包含一源极区域、一漏极区域以及形成于该衬底上方的一栅极介电层与一栅极。随后，于该栅极介电层与该栅极(类似图1A-图1B中所示)的每一侧上形成一间隙壁。在一实施例中，首先在该衬底的整个表面以及该栅极介电层与该栅极上方沉积一氮化物膜层。随后，执行蚀刻步骤以形成这些间隙壁。
在步骤804中，将该沉积室设定至预期的工艺压力与温度。在一实施例中，该工艺温度范围约介于550℃至700℃。在另一实施例中，该工艺温度约675℃。在另一实施例中，该工艺温度范围约介于400℃至700℃之间。在一实施例中，该工艺压力可以是使该沉积室成为一低压沉积室的压力，例如低于760托的压力。在一实施例中，该工艺压力约50-500托。在另一实施例中，该工艺压力约140托。
步骤806为在该衬底上沉积一氮化物间隙壁的前一刻或前一瞬间，以该工艺温度对该衬底进行热冲击。在一实施例中，使该衬底维持在大致低于该工艺温度的温度下，直到沉积该氮化物蚀刻终止层的前一刻为止。例如，该沉积室可具有一加热器，且该衬底位于该加热器上方以沉积该氮化物蚀刻停止膜。在该示例中，可在执行该沉积步骤的前一刻，才将该衬底降低至该沉积室的加热器的顶面上，或者，可设定该沉积室的多个加热器保持低温，直到欲进行沉积步骤的一刻为止。在另一示例中，该沉积室可能具有多个加热灯或其它适当的加热元件，其可快速地加热该沉积室。在该示例中，在执行该沉积步骤的前一刻，才启动这些加热灯或加热元件，以热冲击该衬底。
步骤808为使多种前驱物流入该沉积室中。这些前驱物包含一硅源气体与一氮化反应源气体。在一实施例中，该硅源气体为BTBAS且该氮化反应源气体为氨气。在另一实施例中，该硅源气体可为硅烷、乙硅烷、二氯硅烷、六氯乙硅烷、四碘化硅、氯化硅、四(二甲基氨基)硅烷、双(二乙基氨基)乙基硅烷、三(异丙基氨基)硅烷、三(二甲基氨基)硅烷、单-甲基肼与肼基硅烷中的任意之一。在另一实施例中，该氮化反应源气体为联氨(N2H4)。在一实施例中，这些前驱物包含BTBAS与氨气，且(氨气∶BTBAS)的比例大于0并小于100。为了使这些前驱物的流速稳定，在执行该沉积步骤与热冲击该衬底之前，可先将这些前驱物从该沉积室中移除。待热冲击该衬底后(或是在热冲击该衬底后的那一刻)，引导这些前驱物以稳定的流速(与指定的流速)流入该沉积室中，以形成这些间隙壁。
在步骤810中，在该衬底上形成该氮化物蚀刻停止膜。并允许该沉积过程持续一段足够的时间，以形成厚度约200-1000的膜层。在步骤812中，蚀刻该氮化物蚀刻终止层以形成这些间隙壁。
图9示出了一单晶片化学气相沉积室的侧视剖面图，其可用来执行本发明的多个示例性实施例。作为示例性的目的，此处描述一容积约5-6公升的沉积室，并用来执行本发明的示例性实施例。
图9示出了一反应器100，其包含一室主体106以定义出一反应室108，多种工艺气体、前驱物气体或反应气体会被引入该反应室108中，以在一衬底(未显示)上形成诸如一含硅薄膜、一氮化物蚀刻停止膜或一介电层等膜层。该室主体106为由能使该沉积室承受小于760托的压力的材料所构成。在一示例性实施例中，该室主体106是由铝合金材质所构成。该室主体106包含多个通道110，可泵送温度控制流体流经这些通道以冷却室主体106。由于配备有这些温度控制流体沟道，因此该反应器100也可称为一”冷壁式(cold-wall)”反应器。冷却该室主体106可避免由于这些反应性物体与高温的存在腐蚀用于形成该室主体106的材料。
位于该室主体106内部为一反应室108、一室盖126、一或多个配送口(distribution port，例如出口123、124与125)、一盘状件(faceplate，或称喷头)130、一阻挡盘128与一电阻式加热元件104。该电阻式加热元件104包含多个沿着一镍构成的加热管114的长度方向延伸的加热元件(加热条)112或其它适当加热元件。位于该加热管114的末端处为一个由已烧结的氮化铝(AlN)所构成的加热盘116。位于该加热盘116内部为一钼构成的螺旋状加热元件(coil)118。并以焊接方式使这些加热条112与该螺旋状加热元件118相连接且内部为电性连通的。并利用氮化铝陶瓷套管120使这些加热条112热绝缘。该螺旋状加热元件118提供大部分的电阻，以及提供该反应室108大部分的热量。位于该加热盘116末端处为一凹槽，称为基座(susceptor)122，并且该基座122中可放置诸如衬底102的一晶片或一衬底(参考图10)。
图9示出了该室主体108还包括容纳有一升降组件136。该升降组件136便于将该晶片衬底移出或移入该反应室108。该升降组件136可为一步进式电机(stepper motor)。该升降组件136可沿着轴心105而向上与向下移动该加热元件104，以便于将该衬底移入与移出该反应室108。
在一实施例中，图11示出了通过如一机械传送装置(未显示)通过该出入口134而将一衬底132安置于该反应室108中，其中该衬底132可以是多个实施例中的衬底102。在一实施例中，该机械传送装置耦接至一传送叶片166，且该机械传送装置控制着该传送叶片166。该传送叶片166使该衬底132通过该开孔134，而装载在该反应室108内的基座122中。当该衬底132装载完毕，该升降组件136会沿着轴心105向下降低该加热元件104与该基座122，使得该基座122的表面低于该出入口134。当该基座122下降后，该衬底132安置于该反应室108中。一旦该衬底132装载完成，密闭该出入口134，且该升降组件136会将该加热元件104与该基座122往该盘状件130的方向移动或推进(例如向上移动)。在一示例性实施例中，当该衬底132与该盘状件130距离诸如约400-900密耳(mil)的短距离时，便停止推进。
该反应室108还包含一接触升降盘144，其具有一组升降杆142与之耦接。在执行沉积步骤前，这些升降杆142将该衬底132固定在加热元件104的上方，并使该衬底132安置于该基座122上方以进行沉积。
当需要或想要对该衬底132进行热冲击时，这些升降杆142特别有用。例如，该加热元件104可将该反应室108设定至该工艺温度。这些升降杆142可使该衬底132保持低温，直到欲进行沉积步骤以形成诸如氮化物蚀刻停止膜等膜层。一旦开始沉积步骤就绪时，可使该基座向上移动并使这些升降杆142将该衬底132降落于该基座122上方。在一实施例中，当上方置有衬底132的该传送叶片166伸入该开孔134时，使该升降组件136沿着轴心105向上移动。透过升降组件136的移动，这些升降杆142会保持平稳地从该加热盘116的顶面上延伸出(图10)。安置该衬底132使其与这些升降杆142接触，并保持在这些升降杆142上方直到开始进形沉积步骤为止。当开始沉积时，该升降组件136会向上移动该加热元件104直到其通过这些升降杆142，而使该衬底位于该基座122上。
当完成沉积时，首先如图10与图11中所示，通过使该衬底与该基座122的表面分离开来，以将该衬底132移出该反应室108。该传送叶片166会伸过该开孔134而位于支撑该衬底132的这些升降杆142头部的下方。这些升降杆142耦接至一接触升降盘144，该接触升降盘可使这些升降杆142向上或向下移动。随后，该升降组件136会移动(例如向下移动)该加热元件104。透过该升降组件136的作动使该加热元件104向下移动时，这些升降杆142保持平稳且完全地从该加热盘116的顶面延伸出，使该衬底132离开该基座122。因此，该衬底132与该传送叶片166相接触。随后，通过传送叶片166将衬底132由该出入口134移出。
可重复上述的机制以进行下一个衬底132或下一膜层的沉积步骤。在应用材料公司(Applied Materials，Inc.of Santa Clara，California)的美国专利案5,772,773号中对适用的升降组件136有详细描述。
在一示例性实施例中，当准备进形沉积步骤或工艺时，由一气体盘(gaspanel，未示出)所控制的工艺物(气体或液体)或前驱物会分别通过出口123、124与125而被导入该反应室108中。该阻挡盘128具有多个孔(未示出)，以让一气流流过。在一实施例中，从这些出口123、124与125的其中之一，例如出口124，将一气体送入该阻挡盘128中。
该反应室108还包含一温度指示器(未示出)，以监控该反应室108内部的工艺温度。在一实施例中，该温度指示器可为一热电偶，安装该温度指示器便于提供有关该基座122表面或是位于其上方的衬底132表面的温度数据。
图9-图11还示出了该反应室108具有一温度控制内衬或一绝缘内衬109。如上所述，该室主体106包含这些用以流通一温度控制流体的沟道110，以产生冷闭式反应室的效果。该反应室108内部的反应温度可达800℃或更高。当反应室108中有用来形成膜层的化学药品时，如此高的温度可能会轻易的腐蚀该反应室108的室主体106。因此，在某些实施例中，该室主体106会配备有用以流通诸如水或其它可以冷却室主体106的冷却液体等温度控制流体的沟道110，其将避免该室主体106因过热而被轻易地腐蚀掉。但这类冷壁式反应室所伴随的问题是，反应室108内部靠近这些反应室冷壁的区域，将会发生温度急速下降的情形。这些区域中温度急速下降的情形会促进这些对于该反应室108中某些薄膜沉积来说是不期望的或有害粒子的凝结。例如，在一形成一氮化硅膜层(Si3N4)的沉积步骤中HCD与氨气的反应通常会造成氯化铵(NH4Cl)的生成。氯化铵为一种不期望的盐类副产物，因而需清洗反应室以避免所生成的氯化氨的污染。当温度低于约150℃时将会发生诸如氯化氨等粒子的凝结。这些粒子可能从该反应室壁上掉落下来。而这些掉落的粒子可能会成为晶片衬底上粒子生成的成核位置(nucleation site)。在一实施例中，该反应室108衬有该温度控制内衬109，以避免不期望的粒子凝结。
该温度控制内衬109可有助于该反应室108中的温度维持在某一值下，以防止因室主体106的冷壁效果所导致的不期望的反应。在一示例性实施例中，该温度控制内衬109为一导管，其可供一温度控制流体通过。在一实施例中，根据形成该膜层的方法的不同，该温度控制流体需能将该温度控制流体保持在高于150℃，或高于200℃的温度下。在另一实施例中，该温度控制内衬109由一坚硬的阳极处理铝所制成，其可使该温度控制内衬109保持高于150℃，或高于200℃的温度。
在一实施例中，该温度控制内衬109耦接至该室主体106的室壁上，使得该温度控制内衬109与该室主体106的室壁间仅具有少数的物理接触点(例如请参考图10中所示的接触点159)。使温度控制内衬109与该室主体106的室壁间的物理接触最小化，可通过减少热传导点而将该室主体106的热损失降至最低。
在另一实施例中，该温度控制内衬109由一陶瓷材料所构成，该陶瓷材料为一种能使温度维持在高于150℃或200℃以上的陶瓷材料。该温度控制内衬109也可由其它适当的抗腐蚀材料所构成。用来制造温度控制内衬109的坚硬阳极化铝、陶瓷或其它适当材料必须能从该加热元件104处吸收辐射热，且不能具有太好的热传导性，以免因传导热至该室主体106而使该反应室过热。总之，该硬阳极化铝、陶瓷或其它适当材料必须为热绝缘，且能使热量避免传导至该室主体106的冷却壁上。
本发明的多个实施例可与其它在半导体衬底中产生拉伸应力与对应张力的方法并用。例如，通过在一硅材料中产生一拉伸应力或相对应张力以增进载流子迁移率的方法包括：在一硅锗衬底上形成一硅层。由于晶格中出现较大的锗原子，因此该硅锗晶格通常大于纯硅晶格。由于该硅晶格的原子需与较大的硅锗晶格对齐，因此在该硅层中会产生一拉伸应力。这些硅原子彼此之间需拉开距离。关于在一硅锗衬底上的硅成长方面，可根据某些实施例的热冲击技术来形成一氮化物蚀刻终止层，或根据部分实施例或结合上述方法来形成该多层氮化物蚀刻停止层叠，以覆盖在该衬底上。该氮化物蚀刻终止层或该多层氮化物蚀刻停止层叠的厚度可加以控制，以获得一特定的拉伸应力值。因此，可单独使用本发明的多个实施例或与现行方法并用，以在一半导体衬底中产生张力。
本发明实施例中所叙述的各种膜层均可在一反应室中形成(原位形成)或是在设置成一集束设备的不同反应室中形成。图12示出了一个包含了多个工艺反应室的示例性集束设备1100。例如该集束设备1100包含了一氧化硅沉积室1102、一退火室1104、一氮化硅沉积室1105与一多晶硅沉积室1106。该氧化硅沉积室1102、氮化硅沉积室1105与多晶硅沉积室1106中的每一个可为如上所述反应器100的反应室。
集束设备1100还包含一个具有一晶片握持装置1109(例如，一机械手臂)的传送室1108，该晶片握持装置具有一晶片夹1112，用以握持将放入上述这些反应室的其中之一内的一晶片或一衬底。晶片夹1112可如图11中所述的叶片166。该传送室1108还耦接至一装载锁定系统1110，该装载锁定系统1110可储存这些将进行处理的衬底。在一实施例中，该晶片握持装置1109会将一衬底(例如一晶片)从该装载锁定系统1110中移出，并根据工艺将该衬底放入适当的反应室中。一氮工艺结束后，该晶片握持装置1109也可将该衬底移出该反应室，并将该衬底移入下一个处理反应室中或移入该装载锁定系统1110。
通常将该传送室1108设定在低于大气环境压力的一减压压力下。也可将该传送室1108的压力设定在接近该反应室的工艺操作压力下。当晶片位于该装载锁定系统1110内时，该集束设备1100也可设定在一压力下，而在将其它晶片装载至其它反应室中不会影响每个反应室内部的操作条件。当涉及诸如沉积氧化硅层、沉积氮化硅层、沉积多晶硅层以及随后将该衬底退火等多重工艺时，可使用该晶片握持装置1109将该衬底由一反应室移动至下一个反应室，以进行各个工艺。
可利用上述集束设备1100或以原位形成方式于同一个反应室(例如反应室108)中形成该多层膜层中的所有膜层。不论是使用原位形成方法还是使用集束设备1100，在一膜层上沉积另一膜层之前，这些膜层均不会暴露于一具有氧化能力的环境中或污染物下，因而能在这些膜层之间得到干净的界面。
图13示出了根据本发明实施例形成一氮化物蚀刻终止层或一多层氮化物层叠的示例性方法1200。步骤1202为将一衬底放入一沉积室中。此时，该衬底位于该沉积室中的一组升降杆上，且不允许该衬底安置于该沉积室内的加热器上。在一实施例中，该沉积室为一单晶片沉积室(反应器)100。在步骤1204中，以一惰性气体清洗该沉积室。在一实施例中，该惰性气体为氮气、氦气或氩气。该清洗步骤提供一个洁净的沉积环境。在一实施例中，可通过将该惰性气体以2-8SLM的流速流入该沉积室来完成该清洗步骤。
步骤1206将该沉积室中的加热器设定至预期的工艺温度(例如约400-700℃)。步骤1208将该沉积室设定至预期的工艺压力(例如约50-300托)。在一实施例中，调整该惰性气体气流，以允许该沉积室达到预期的工艺压力。
在步骤1210中，一载体气流稳定地流入该沉积室中。在一实施例中，首先将该载体气体设定至预期的流速。该载体气体率先流入该沉积室中，使其迂回绕过该沉积室的沉积区域。例如，可使该载体气体流入该沉积室的空管线中直到其流速稳定为止。步骤1212使流入该沉积室中的一硅源(如BTBAS)达到稳定状态。在一实施例中，该硅源为一液体源。在一实施例中，先将该硅源气体设定为预期的流速。该硅源首先流入该沉积室中，使其迂回绕过该沉积室的沉积区域。例如，使该硅源流入该沉积室的空管线中，直到其流速稳定为止。
步骤1214中，热冲击该衬底。在一实施例中，该沉积室的加热器会被升高，以使该加热器接触或支撑该衬底。随后，在开始进行沉积步骤的前一刻，以该工艺温度或加热器的温度来热冲击该衬底。
在步骤1216中，一氮化反应源气体(如，氨气)流入该沉积室中。在执行沉积步骤之前，预先使该氮化反应源气体流入该沉积室中可预先将该衬底表面氮化，其可增进将沉积的氮化物蚀刻终止层的成核作用(nucleation)。该氮化反应源气体直接流入该沉积室中，且不需如同载体气体与硅源迂回绕过该沉积室。原因在于，该硅源与载体气体在混合与进行沉积之前，必须先达到稳定的流速，以增进所形成膜层的均匀性。
步骤1218中，使该硅源与该载体气体混合。当混合完毕后，该载体气体与该硅源可直接流入该沉积室中。步骤1220中，在该衬底顶面上形成该氮化物蚀刻终止层。步骤1222中，当所形成的该氮化物蚀刻终止层达到预期的厚度时，立刻关闭该硅源。在步骤1224中，使该氮化反应源气体的气流持续一段短时间，以继续氮化该氮化物蚀刻终止层。
欲形成互相层叠在彼此表面上的多层氮化物蚀刻停止膜层时，可先将该衬底移出该沉积室，并再移入该沉积室中以沉积下一膜层。或者可冷却该衬底，例如将该衬底从该加热器的表面提升并移除该硅源，直到该衬底准备进形下一个沉积步骤为止。可重复执行相同的氮化物蚀刻终止层的步骤，直到沉积完所有的膜层
在某些实施例中，该沉积室可耦接至一系统控制器(控制器1180)上，其可控制诸如集束设备1100与反应器100等衬底处理系统的所有动作。在本发明另一实施例中，该系统控制器1180包含一硬盘驱动器(存储器1182)、一软盘驱动器与一处理器1184。该处理器1184包含一单板计算机(single boardcomputer，SBC)、模拟与数字输入输出板、适配卡与步进式电机控制板(steppermotor controller board)。
在一实施例中，该系统控制器1180会执行系统控制软件，该软件为一储存于诸如存储器1182等计算机可读媒体中的计算机程序。优选地，存储器1182为一硬盘，但其也可为其它种类的存储器。该计算机程序包含数组指令，用以指示一特定工艺中的计时、气体混合、沉积室压力、沉积室温度、加热元件、基座位置与其它参数。当然，诸如储存于例如磁盘或其它合适驱动器等另一存储元件中的其他计算机程序也可用来操控该控制器1180。一诸如屏幕、键盘与/或鼠标等输入输出设备1186也可作为使用者与该控制器1180间的界面。因此，该系统控制器1180可执行这些指令，以实施本文中所描述的多个实施例。
在一实施例中，撰写这些指令组，以在该衬底上形成一氮化物蚀刻终止层或一多层氮化物蚀刻停止层叠。这些指令会指示将一衬底安置于一单晶片沉积室中，并于沉积该氮化物蚀刻终止层的前一刻，热冲击该衬底。这些指令会指示使该衬底维持在一实际低于预期的沉积温度的温度下，并在沉积该氮化物蚀刻终止层的前一刻，以预期的沉积温度热冲击该衬底。或者，这些指令会指示在执行沉积步骤之前，使该衬底位于该单晶片沉积室的加热器上方并维持一段距离，并允许在执行氮化物蚀刻终止层的沉积步骤的前一刻，允许该衬底与该加热器接触，以热冲击该衬底。这些指令还可指示于该衬底上沉积该氮化物蚀刻终止层。
在一替代实施例中，这些指令可指示在该衬底上沉积一第一氮化物蚀刻终止层，以及指示在该第一氮化物蚀刻停止膜上沉积一第二氮化物蚀刻终止层，以形成一多层氮化物蚀刻停止层叠。这些指令还可指示在沉积该第一氮化物蚀刻终止层前，先热冲击该衬底，或可指示在沉积该第二氮化物蚀刻终止层之前，先热冲击该衬底。这些指令还指示将其上方沉积有该第一氮化物蚀刻终止层的衬底移出该单晶片沉积室，并在该第一氮化物蚀刻终止层上沉积该第二氮化物蚀刻终上层之前，先热冲击该衬底。
此处已以上述实施例来解说本发明，该领域中本领域的普通技术人员将可明白本发明并不受限于所叙述的实施例。可在不偏离后附权利要求书的精神与范围下，对本发明方法与装置进行各种修饰与替换。因此，该描述的内容为示例性的，而非用于限制本发明。
已公开的示例性实施例、修饰与变化为后附权利要求书所定义的本发明精神与范围所涵盖。

Claims (33)

1.一种组件，其包括：
一多层氮化物层叠，其具有多层氮化物蚀刻终止层，且该多层氮化物蚀刻终止层相互形成于彼此的顶面上，每一氮化蚀刻终止层使用一薄膜形成工艺所形成。
2.根据权利要求1所述的组件，其特征在于，每一层该等氮化物蚀刻终止层的厚度实质相等。
3.根据权利要求1所述的组件，其特征在于，该多层氮化物层叠形成于一衬底上，且该多层氮化物层叠引发一拉伸应力于该衬底。
4.根据权利要求1所述的组件，其特征在于，该多层氮化物层叠一形成于一半导体器件上的共形薄膜。
5.根据权利要求1所述的组件，其特征在于，该多层氮化物层叠为一形成于一半导体器件上的共形薄膜与一半导体器件的一间隙壁的其中之一。
6.一种半导体器件，其特征在于，包括：
一衬底，其具有一源极区域与一漏极区域以及一形成于该源极区域与该漏极区域间的沟道区域；
一栅极层叠，形成于该衬底上；以及
一拉伸应力引发层，其形成于该衬底上，该拉伸应力引发层包含一氮化物层叠，该氮化物层叠具有多层氮化物层，且该多层氮化物层相互形成于彼此的顶面上。
7.根据权利要求6所述的组件，其特征在于，该多层氮化物膜层中的每一层的厚度实质相同。
8.根据权利要求6所述的组件，其特征在于，该氮化物层叠在该沟道区域引发一拉伸应力。
9.根据权利要求8所述的组件，其特征在于，该拉伸应力约150-450百万帕斯卡。
10.根据权利要求6所述的组件，其特征在于，还包括位于该栅极层叠的每一侧边的一间隙壁，其中每一间隙壁由氮化物所构成。
11.根据权利要求6所述的组件，其特征在于，每一间隙壁由具有控制的低内应力的氮化物所构成。
12.根据权利要求6所述的组件，其特征在于，还包括位于该栅极层叠的每一侧边的一间隙壁，其中每一间隙壁由另一氮化物层叠所构成，该另一氮化物层叠具有多层氮化物层且相互形成于彼此的顶面上。
13.根据权利要求6所述的组件，其特征在于，该氮化物层叠的总厚度约介于200至1000之间。
14.一种制造一半导体器件的方法，其特征在于，该方法包括：
提供一衬底；
在该衬底上形成一半导体器件；
在该衬底上形成一拉伸应力引发层，该拉伸应力引发层包含一氮化物层叠，该氮化物层叠具有多层氮化物层且相互形成于彼此的顶面上。
15.根据权利要求14所述的方法，其特征在于，该半导体器件具有一源极区域与一漏极区域以及一形成于该两者之间的栅极层叠，且其中该拉伸应力引发层形成于该源极区域、该漏极区域与该栅极层叠上。
16.根据权利要求15所述的方法，其特征在于，还包括：
在该衬底上形成该拉伸应力引发层前，先在该半导体器件上形成一硅化物层。
17.根据权利要求15所述的方法，其特征在于，还包括：
在该源极区域、该漏极区域与该栅极层叠产生接触。
18.根据权利要求15所述的方法，其特征在于，还包括：
该拉伸应力引发层引导拉伸应力至该衬底中的一沟道区域内。
19.根据权利要求15所述的方法，其特征在于，该衬底为一含硅衬底、一单晶硅衬底、一硅锗衬底与一绝缘层上覆硅衬底中的其中之一。
20.根据权利要求15所述的方法，其特征在于，该拉伸应力引发层将一范围约介于150至450百万帕斯卡的拉伸应力引入该衬底中。
21.根据权利要求15所述的方法，其特征在于，该拉伸应力引发层在一单晶片沉积室中所形成。
22.根据权利要求15所述的方法，其特征在于，在一沉积室内该衬底经热冲击后，立即在该沉积室中形成该拉伸应力引发层。
23.一种制造一半导体器件的方法，其特征在于，该方法包括：
放置一衬底于一单晶片沉积室中，并在执行沉积步骤前一刻热冲击该衬底；以及
在该衬底上沉积一第一氮化物蚀刻终止层，该第一氮化物蚀刻终止层会在该衬底中引发一拉伸应力。
24.根据权利要求23所述的方法，其特征在于，热冲击该衬底的步骤包括使该衬底的温度维持在实质上低于一预期的沉积温度，并且在执行该沉积步骤前一刻，以该预期的沉积温度来热冲击该衬底。
25.根据权利要求23所述的方法，其特征在于，热冲击该衬底的步骤包括：在该沉积步骤之前，使该衬底于该单晶片沉积室的一加热器上方保持一段距离，并在该沉积步骤前一刻，允许该衬底接触该加热器，该加热器经设定，以将该衬底加热至一预期的沉积温度。
26.根据权利要求23所述的方法，其特征在于，该衬底具有一源极区域与一漏极区域以及一形成于该两者间的栅极层叠，且其中该拉伸应力引发层形成于该源极区域、该漏极区域与该栅极层叠上。
27.根据权利要求23项所述的方法，其特征在于，还包括：
在沉积该第一氮化物蚀刻终止层之前，先形成一硅化物层于该源极区域、该漏极区域与该栅极层叠上。
28.根据权利要求23所述的方法，其特征在于，还包括：
在该第一氮化物蚀刻终止层上沉积一第二氮化物蚀刻终止层，该第二氮化物蚀刻终止层与该第一氮化物蚀刻终止层形成一氮化物层叠，且该氮化物层叠会在该衬底中引发该拉伸应力。
29.根据权利要求28项所述的方法，其特征在于，沉积一第二氮化物蚀刻终止层的步骤还包括：
将具有该第一氮化物蚀刻终止层沉积于其上的该衬底从该单晶片沉积室中移除；以及
在沉积该第二氮化物蚀刻终止层前一刻，热冲击该衬底。
30.根据权利要求29所述的方法，其特征在于，热冲击该衬底的步骤包括：使该衬底的温度维持在实质上低于一预期的沉积温度，并在执行该沉积步骤前一刻，以该预期的沉积温度来热冲击该衬底。
31.根据权利要求29所述的方法，其特征在于，热冲击该衬底的步骤包括：在该沉积步骤前，使该衬底在该单晶片沉积室的一加热器上方保持一段距离，并在该沉积步骤前一刻，允许该衬底接触该加热器，该加热器经设定，以将该衬底加热至一预期的沉积温度。
32.根据权利要求29所述的方法，其特征在于，该衬底具有一源极区域与一漏极区域以及一形成于该两者间的栅极层叠，且其中该拉伸应力引发层形成于该源极区域、该漏极区域与该栅极层叠上。
33.根据权利要求32所述的方法，其特征在于，还包括：
在沉积该第一氮化物蚀刻终止层之前，先形成一硅化物层于该源极区域、该漏极区域与该栅极层叠上。
CNB2005800249916A 2004-07-06 2005-07-05 具有控制应力的氮化硅膜 Expired - Fee Related CN100536161C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/885,969 US7488690B2 (en) 2004-07-06 2004-07-06 Silicon nitride film with stress control
US10/885,969 2004-07-06

Publications (2)

Publication Number Publication Date
CN1989622A true CN1989622A (zh) 2007-06-27
CN100536161C CN100536161C (zh) 2009-09-02

Family

ID=35124326

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005800249916A Expired - Fee Related CN100536161C (zh) 2004-07-06 2005-07-05 具有控制应力的氮化硅膜

Country Status (6)

Country Link
US (1) US7488690B2 (zh)
JP (1) JP2008506262A (zh)
KR (2) KR100903891B1 (zh)
CN (1) CN100536161C (zh)
TW (1) TWI345553B (zh)
WO (1) WO2006014471A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101399186B (zh) * 2007-09-24 2010-06-02 联华电子股份有限公司 氮化硅间隙填充层及其形成方法
CN102102223A (zh) * 2009-12-18 2011-06-22 日立电线株式会社 Iiia族氮化物半导体衬底及其制造方法
WO2011124128A1 (zh) * 2010-04-06 2011-10-13 北京京东方光电科技有限公司 阵列基板、液晶面板及其制造方法
CN102299101A (zh) * 2010-06-25 2011-12-28 中芯国际集成电路制造(上海)有限公司 刻蚀终止层的制作方法

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7122222B2 (en) * 2003-01-23 2006-10-17 Air Products And Chemicals, Inc. Precursors for depositing silicon containing films and processes thereof
JP4444027B2 (ja) * 2004-07-08 2010-03-31 富士通マイクロエレクトロニクス株式会社 ｎチャネルＭＯＳトランジスタおよびＣＭＯＳ集積回路装置
DE102004047631B4 (de) * 2004-09-30 2010-02-04 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum Ausbilden einer Halbleiterstruktur in Form eines Feldeffekttransistors mit einem verspannten Kanalgebiet und Halbleiterstruktur
US7429775B1 (en) 2005-03-31 2008-09-30 Xilinx, Inc. Method of fabricating strain-silicon CMOS
US7423283B1 (en) 2005-06-07 2008-09-09 Xilinx, Inc. Strain-silicon CMOS using etch-stop layer and method of manufacture
US7655991B1 (en) * 2005-09-08 2010-02-02 Xilinx, Inc. CMOS device with stressed sidewall spacers
US7456058B1 (en) * 2005-09-21 2008-11-25 Advanced Micro Devices, Inc. Stressed MOS device and methods for its fabrication
US7936006B1 (en) 2005-10-06 2011-05-03 Xilinx, Inc. Semiconductor device with backfilled isolation
US8729635B2 (en) * 2006-01-18 2014-05-20 Macronix International Co., Ltd. Semiconductor device having a high stress material layer
US9048180B2 (en) * 2006-05-16 2015-06-02 Texas Instruments Incorporated Low stress sacrificial cap layer
US7824968B2 (en) * 2006-07-17 2010-11-02 Chartered Semiconductor Manufacturing Ltd LDMOS using a combination of enhanced dielectric stress layer and dummy gates
US7790635B2 (en) * 2006-12-14 2010-09-07 Applied Materials, Inc. Method to increase the compressive stress of PECVD dielectric films
US7968949B2 (en) * 2007-01-30 2011-06-28 International Business Machines Corporation Contact forming method and related semiconductor device
US7678698B2 (en) * 2007-05-04 2010-03-16 Freescale Semiconductor, Inc. Method of forming a semiconductor device with multiple tensile stressor layers
US20090014807A1 (en) * 2007-07-13 2009-01-15 Chartered Semiconductor Manufacturing, Ltd. Dual stress liners for integrated circuits
DE102007052050B4 (de) * 2007-10-31 2010-04-08 Advanced Micro Devices, Inc., Sunnyvale Halbleiterbauelement und Verfahren zum Erhöhen der Ätzselektivität während der Strukturierung einer Kontaktstruktur des Halbleiterbauelements
US20090142891A1 (en) * 2007-11-30 2009-06-04 International Business Machines Corporation Maskless stress memorization technique for cmos devices
JP2009147199A (ja) * 2007-12-17 2009-07-02 Renesas Technology Corp 半導体装置および半導体装置の製造方法
JP5309619B2 (ja) 2008-03-07 2013-10-09 ソニー株式会社 半導体装置およびその製造方法
US7863201B2 (en) * 2008-03-24 2011-01-04 Samsung Electronics Co., Ltd. Methods of forming field effect transistors having silicided source/drain contacts with low contact resistance
JP2010141281A (ja) * 2008-11-11 2010-06-24 Renesas Technology Corp 半導体装置およびその製造方法
US8637411B2 (en) 2010-04-15 2014-01-28 Novellus Systems, Inc. Plasma activated conformal dielectric film deposition
US9997357B2 (en) 2010-04-15 2018-06-12 Lam Research Corporation Capped ALD films for doping fin-shaped channel regions of 3-D IC transistors
US9257274B2 (en) 2010-04-15 2016-02-09 Lam Research Corporation Gapfill of variable aspect ratio features with a composite PEALD and PECVD method
US9373500B2 (en) 2014-02-21 2016-06-21 Lam Research Corporation Plasma assisted atomic layer deposition titanium oxide for conformal encapsulation and gapfill applications
US9892917B2 (en) 2010-04-15 2018-02-13 Lam Research Corporation Plasma assisted atomic layer deposition of multi-layer films for patterning applications
US8647993B2 (en) * 2011-04-11 2014-02-11 Novellus Systems, Inc. Methods for UV-assisted conformal film deposition
EP3330404B1 (en) 2011-06-03 2021-09-29 Versum Materials US, LLC Compositions and processes for depositing carbon-doped siliconcontaining films
JP2013008828A (ja) * 2011-06-24 2013-01-10 Taiyo Nippon Sanso Corp シリコン絶縁膜の形成方法
US8809152B2 (en) 2011-11-18 2014-08-19 International Business Machines Corporation Germanium oxide free atomic layer deposition of silicon oxide and high-k gate dielectric on germanium containing channel for CMOS devices
KR101847629B1 (ko) 2012-02-10 2018-04-10 삼성전자주식회사 반도체 소자
JP2012142586A (ja) * 2012-02-20 2012-07-26 Gas-Phase Growth Ltd 膜形成材料および膜形成方法
JP6538300B2 (ja) 2012-11-08 2019-07-03 ノベラス・システムズ・インコーポレーテッドＮｏｖｅｌｌｕｓ Ｓｙｓｔｅｍｓ Ｉｎｃｏｒｐｏｒａｔｅｄ 感受性基材上にフィルムを蒸着するための方法
US9564312B2 (en) 2014-11-24 2017-02-07 Lam Research Corporation Selective inhibition in atomic layer deposition of silicon-containing films
US10566187B2 (en) 2015-03-20 2020-02-18 Lam Research Corporation Ultrathin atomic layer deposition film accuracy thickness control
CN106611701A (zh) * 2015-10-27 2017-05-03 中微半导体设备(上海)有限公司 一种半导体器件的制备方法
JP6385965B2 (ja) 2016-01-22 2018-09-05 株式会社東芝 高周波スイッチ
US9773643B1 (en) 2016-06-30 2017-09-26 Lam Research Corporation Apparatus and method for deposition and etch in gap fill
US10062563B2 (en) 2016-07-01 2018-08-28 Lam Research Corporation Selective atomic layer deposition with post-dose treatment
US10037884B2 (en) 2016-08-31 2018-07-31 Lam Research Corporation Selective atomic layer deposition for gapfill using sacrificial underlayer
US10269559B2 (en) 2017-09-13 2019-04-23 Lam Research Corporation Dielectric gapfill of high aspect ratio features utilizing a sacrificial etch cap layer
WO2019195428A1 (en) 2018-04-04 2019-10-10 Qorvo Us, Inc. Gallium-nitride-based module with enhanced electrical performance and process for making the same
US12046505B2 (en) 2018-04-20 2024-07-23 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same utilizing localized SOI formation
US10566446B2 (en) * 2018-05-30 2020-02-18 Globalfoundries Inc. Mitigation of hot carrier damage in field-effect transistors
US11222820B2 (en) 2018-06-27 2022-01-11 International Business Machines Corporation Self-aligned gate cap including an etch-stop layer
WO2020009759A1 (en) 2018-07-02 2020-01-09 Qorvo Us, Inc. Rf semiconductor device and manufacturing method thereof
US11646242B2 (en) 2018-11-29 2023-05-09 Qorvo Us, Inc. Thermally enhanced semiconductor package with at least one heat extractor and process for making the same
CN113632209A (zh) 2019-01-23 2021-11-09 Qorvo美国公司 Rf半导体装置和其制造方法
US12046570B2 (en) 2019-01-23 2024-07-23 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US12057374B2 (en) 2019-01-23 2024-08-06 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US12046483B2 (en) 2019-01-23 2024-07-23 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
KR20210150606A (ko) 2019-05-01 2021-12-10 램 리써치 코포레이션 변조된 원자 층 증착
US12074086B2 (en) * 2019-11-01 2024-08-27 Qorvo Us, Inc. RF devices with nanotube particles for enhanced performance and methods of forming the same
US11923238B2 (en) 2019-12-12 2024-03-05 Qorvo Us, Inc. Method of forming RF devices with enhanced performance including attaching a wafer to a support carrier by a bonding technique without any polymer adhesive
US12062571B2 (en) 2021-03-05 2024-08-13 Qorvo Us, Inc. Selective etching process for SiGe and doped epitaxial silicon

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4946710A (en) * 1987-06-02 1990-08-07 National Semiconductor Corporation Method for preparing PLZT, PZT and PLT sol-gels and fabricating ferroelectric thin films
JP3050193B2 (ja) * 1997-11-12 2000-06-12 日本電気株式会社 半導体装置及びその製造方法
US6323519B1 (en) * 1998-10-23 2001-11-27 Advanced Micro Devices, Inc. Ultrathin, nitrogen-containing MOSFET sidewall spacers using low-temperature semiconductor fabrication process
US6261891B1 (en) * 2000-01-28 2001-07-17 United Microelectronics Corp. Method of forming a passivation layer of a DRAM
US6518626B1 (en) * 2000-02-22 2003-02-11 Micron Technology, Inc. Method of forming low dielectric silicon oxynitride spacer films highly selective of etchants
US6515350B1 (en) * 2000-02-22 2003-02-04 Micron Technology, Inc. Protective conformal silicon nitride films and spacers
US6559007B1 (en) * 2000-04-06 2003-05-06 Micron Technology, Inc. Method for forming flash memory device having a tunnel dielectric comprising nitrided oxide
JP2001319972A (ja) * 2000-05-12 2001-11-16 Sony Corp 半導体装置の製造方法
US6850250B2 (en) * 2000-08-29 2005-02-01 Sony Corporation Method and apparatus for a declarative representation of distortion correction for add-on graphics in broadcast video
US20020081811A1 (en) * 2000-12-27 2002-06-27 Pietro Foglietti Low-temperature deposition of silicon nitride/oxide stack
JP2003086708A (ja) 2000-12-08 2003-03-20 Hitachi Ltd 半導体装置及びその製造方法
KR100385857B1 (ko) * 2000-12-27 2003-06-02 한국전자통신연구원 SiGe MODFET 소자 제조방법
US6500772B2 (en) * 2001-01-08 2002-12-31 International Business Machines Corporation Methods and materials for depositing films on semiconductor substrates
JP4771607B2 (ja) * 2001-03-30 2011-09-14 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP2003060201A (ja) * 2001-08-13 2003-02-28 Hitachi Ltd 半導体装置の製造方法
US6534807B2 (en) * 2001-08-13 2003-03-18 International Business Machines Corporation Local interconnect junction on insulator (JOI) structure
JP2003060076A (ja) * 2001-08-21 2003-02-28 Nec Corp 半導体装置及びその製造方法
US6660598B2 (en) * 2002-02-26 2003-12-09 International Business Machines Corporation Method of forming a fully-depleted SOI ( silicon-on-insulator) MOSFET having a thinned channel region
KR100953332B1 (ko) * 2002-12-31 2010-04-20 동부일렉트로닉스 주식회사 반도체 장치의 제조 방법
JP4653949B2 (ja) * 2003-12-10 2011-03-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
KR100652791B1 (ko) * 2003-12-18 2006-11-30 주식회사 하이닉스반도체 반도체소자 제조 방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101399186B (zh) * 2007-09-24 2010-06-02 联华电子股份有限公司 氮化硅间隙填充层及其形成方法
CN102102223A (zh) * 2009-12-18 2011-06-22 日立电线株式会社 Iiia族氮化物半导体衬底及其制造方法
CN102102223B (zh) * 2009-12-18 2015-03-04 日立金属株式会社 Iiia族氮化物半导体衬底
WO2011124128A1 (zh) * 2010-04-06 2011-10-13 北京京东方光电科技有限公司 阵列基板、液晶面板及其制造方法
CN102299101A (zh) * 2010-06-25 2011-12-28 中芯国际集成电路制造(上海)有限公司 刻蚀终止层的制作方法

Also Published As

Publication number Publication date
JP2008506262A (ja) 2008-02-28
TWI345553B (en) 2011-07-21
KR20070029829A (ko) 2007-03-14
KR100903891B1 (ko) 2009-06-19
KR20080112370A (ko) 2008-12-24
CN100536161C (zh) 2009-09-02
KR101022898B1 (ko) 2011-03-16
US7488690B2 (en) 2009-02-10
US20060009041A1 (en) 2006-01-12
WO2006014471A1 (en) 2006-02-09
TW200604093A (en) 2006-02-01

Similar Documents

Publication Publication Date Title
CN100536161C (zh) 具有控制应力的氮化硅膜
CN101597754B (zh) 形成高质量的低温氮化硅膜的方法和设备
TWI373824B (en) Method of fabricating a silicon nitride stack
JP5048602B2 (ja) 一連の堆積技術を用いる耐火性金属層を堆積する方法
US7294581B2 (en) Method for fabricating silicon nitride spacer structures
US7416995B2 (en) Method for fabricating controlled stress silicon nitride films
CN100590804C (zh) 原子层沉积方法以及形成的半导体器件
CN100567564C (zh) 形成高质量的低温氮化硅层的方法和设备
US7473655B2 (en) Method for silicon based dielectric chemical vapor deposition
US20140273529A1 (en) PEALD of Films Comprising Silicon Nitride
CN100590805C (zh) 原子层沉积方法以及形成的半导体器件
JP2008523640A (ja) 深トレンチのドープシリコン充填のプロセスシーケンス
JP2020517100A (ja) 反応性アニールを使用する間隙充填
CN109385613A (zh) 硅膜的形成方法、形成装置以及存储介质
US6726955B1 (en) Method of controlling the crystal structure of polycrystalline silicon
US20060216953A1 (en) Method of forming film and film forming apparatus
JP2020522877A (ja) ワードライン抵抗を低下させる方法
WO2013052145A1 (en) In-situ hydroxylation apparatus
US20100203243A1 (en) Method for forming a polysilicon film
US20040182309A1 (en) Low temperature deposition of silicon based thin films by single-wafer hot-wall rapid thermal chemical vapor deposition
TW202305161A (zh) 使用依序沉積-蝕刻-處理製程的氧化矽及氮化矽之由下而上的生長
Kamins et al. Deposition
WO2004036636A1 (en) A film stack having a silicon germanium layer and a thin amorphous seed layer

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee
CP01 Change in the name or title of a patent holder

Address after: American California

Patentee after: Applied Materials Inc.

Address before: American California

Patentee before: Applied Materials Inc.

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090902

Termination date: 20120705