JP2008506262A - 応力制御を伴う窒化シリコン膜 - Google Patents

応力制御を伴う窒化シリコン膜 Download PDF

Info

Publication number
JP2008506262A
JP2008506262A JP2007520460A JP2007520460A JP2008506262A JP 2008506262 A JP2008506262 A JP 2008506262A JP 2007520460 A JP2007520460 A JP 2007520460A JP 2007520460 A JP2007520460 A JP 2007520460A JP 2008506262 A JP2008506262 A JP 2008506262A
Authority
JP
Japan
Prior art keywords
substrate
etch stop
nitride
nitride etch
deposition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007520460A
Other languages
English (en)
Inventor
アール．， スリャナラヤナン イアー，
アンドリュー， エム． ラム，
祐二 前田
トーマス メレ，
ジェイコブ， ダブリュー． スミス，
ショーン， エム． スーター，
サンジーヴ タンドン，
ランディア， ピー．， シング タカー，
サンデアラジュ チルパプリユア，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2008506262A publication Critical patent/JP2008506262A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)

Abstract

アセンブリは、互いに重ねて形成された窒化物エッチストップ層を有する多層窒化物スタックを備え、これら窒化物エッチストップ層の各々は、膜形成プロセスを使用して形成される。多層窒化物スタックを形成する方法は、単一ウエハ堆積チャンバに基板を配置し、堆積の直前に基板に熱的ショックを与えることを含む。第１の窒化物エッチストップ層が基板上に堆積される。第２の窒化物エッチストップ層が第１の窒化物エッチストップ層上に堆積される。
【選択図】 図１Ｂ

Description

分野
[0001]本発明の実施形態は、半導体デバイスにおいて制御された応力（引張り又は圧縮）を機械的に生成するための窒化物エッチストップ膜及び多層窒化物エッチストップスタックを形成する方法に関する。
背景
[0002]今日の集積回路は、半導体に形成される非常に多くのトランジスタ、キャパシタ、レジスタ又はその他の半導体デバイスを含む。デバイスが小さくなるほど、それは、デバイスの性能を高めデバイスの信頼性を増すための鍵となってくる。しかしながら、デバイスを小さくするにつれて、そのための技術はより複雑となり、１つの世代のデバイスから次の世代のデバイスへと予想された性能の向上を維持するには新しい方法が必要とされてくる。これは、主として、ミクロ電子工学の主たる半導体材料、すなわち、シリコン（Ｓｉ）、又は、より広義では、Ｓｉベースの材料に関連してくる。デバイス性能の最も重要な尺度は、キャリア移動度である。深部サブミクロン生成のデバイスにおいてキャリア移動度を高く保つのは非常に難しい。キャリア移動度をより良くするのに期待できる方法は、デバイス製造のための原材料として使用される半導体をわずかに変性させることである。張力で歪まされたＳｉがキャリア特性に影響を及ぼすことは知られており、そのことは、最近において更に研究されてきている。チャネル領域における機械的応力は、ＭＯＳデバイスの性能及び信頼性に著しく影響する。（例えば、カリフォルニア州サンフランシスコ、ＩＥＤＭ２０００、ＮＥＣコーポレーションのイトー氏等による「エッチストップ窒化物の機械的応力効果及び深部サブミクロントランジスタ構造に対するその影響(Mechanicalstress effect of etch-stop nitride and its impact on deep submicron transistordesign)」参照）。窒化物エッチストップ膜によりＳｉ基板に引張り応力が生ぜしめられることは知られている。従って、ＭＯＳデバイスの製造において高応力窒化物エッチストップ膜について多くの関心が寄せられている。
[0003]引張り応力は、ＭＯＳデバイスのチャネルにおいて応力（その下のシリコンにおける歪へ変換される）を生成するための窒化物エッチストップを形成することによって得られる。デバイス移動度は、チャネルに歪を導入することによって広く検討されてきている。この種の１つの技術は、コンタクトエッチストップ窒化物層をストレッサーとして使用することである。増大されたキャリア移動度及び速度を介して増大されたデバイス電流を達成するため、より高い特定の応力レベルを満足するのにより厚い窒化物層が使用される。
概要
[0004]本発明の１つの態様は、膜形成プロセスを使用して互いに重ねて形成された窒化物エッチストップ層を有する多層窒化物スタックを備えるアセンブリに関する。
[0005]本発明の別の態様は、単一ウエハ堆積チャンバに基板を配置するステップと、堆積の直前に基板に熱的にショックを与えるステップとを含む多層窒化物スタックを形成する方法に関する。第１の窒化物エッチストップ層が基板上に堆積される。第２の窒化物エッチストップ層がその第１の窒化物エッチストップ層上に堆積される。
[0006]本発明の他の態様は、単一ウエハ堆積チャンバに基板を配置するステップと、堆積の直前に基板に熱的にショックを与えるステップとを含む窒化物エッチストップ層を形成する方法に関する。その窒化物エッチストップ層は、基板上に堆積される。
[0007]本発明の別の態様は、基板上に窒化物スペーサーを形成し、次いで、窒化物エッチストップ層又は多層窒化物エッチストップスタックを形成する方法に関する。その窒化物スペーサーは、下の膜上（基板上）に形成又は堆積される。１つの態様では、基板は、その窒化物スペーサーの形成又は堆積前に熱的にショックを与えられる。他の態様では、窒化物エッチストップ層が窒化物スペーサー上及び基板上に形成される。別の態様では、基板は、窒化物エッチストップ層の形成前に熱的にショックを与えられる。他の態様では、少なくとも２つの窒化物エッチストップの層を備える多層窒化物エッチストップスタックが窒化物スペーサー上及び基板上に形成される。別の態様では、基板は、多層窒化物エッチストップスタックのうちの少なくとも１つの層又は多層窒化物エッチストップスタックの層のすべての形成前に、熱的にショックを与えられる。
[0008]本発明の実施形態は、同様の要素には同様の参照符号を付して示す添付図面に、これに限定する意味ではなく、一例として例示されている。本発明は、本発明の実施形態を例示するのに使用されている添付図面及び以下の説明を参照することによって最も良く理解されよう。ここで注意すべきことは、以下の説明において、本発明の“１つの”実施形態へ参照するとは、必ずしも同じ実施形態を参照するということではなく、それらのうちの少なくとも１つの実施形態を参照するという意味であるということである。
詳細な説明
[0021]典型的な実施態様について、その特定の構成及び技法に関して説明する。特許請求の範囲の記載の範囲内で種々な変形及び変更がなされうることは、当業者には理解されよう。更に又、よく知られた要素、デバイス、コンポーネント、回路、処理ステップ等については詳述しない。
[0022]本発明の典型的な実施形態は、金属酸化物半導体（ＭＯＳ）トランジスタ構造のチャネルの如き半導体デバイスにおいて制御された応力（引張り又は圧縮）を機械的に生成するための多層窒化物エッチストップ膜を形成する技術に関する。又、本発明の典型的な実施形態は、同様の半導体デバイスにおいて制御された応力（引張り又は圧縮）を機械的に生成するための窒化物エッチストップ膜を形成する新規な技術にも関する。
[0023]図１Ａは、典型的な半導体デバイス９（例えば、ＭＯＳトランジスタ）を例示している。図１Ａは、半導体デバイス９において引張り応力を生成するためデバイス９に組み入れられた引張り応力誘導層として作用する窒化物エッチストップ層を例示している。デバイス９は、ソース１５及びドレイン１６の領域を生成した基板１２を含む。基板１２は、当業分野にて知られるように、ソース領域１５及びドレイン領域１６を生成するため注入されている。デバイス９は、酸化シリコン、窒化された酸化シリコン、酸化物-窒化物-酸化物、又は高-Ｋ誘電体の如き薄いゲート誘電体層１８によって基板１２のチャネル領域１３から分離されているゲート電極１０を含む。ゲート電極１０は、典型的には、そのゲート電極１０の抵抗を最小とするため、ポリシリコンの如きドープされた半導体材料で形成される。このゲート電極１０の材料は、又、金属でもよい。ゲート電極１０及び誘電体層１８は、ほぼ、ソース領域１５とドレイン領域１６との間に形成される。ゲート電極１０及び誘電体層１８を生成する方法は、当業分野において知られている。以下に説明する実施形態を使用して形成される窒化物エッチストップ層１７は、ソース領域１５及びドレイン領域１６並びにゲート電極１０を覆うようにして基板１２上に堆積される。
[0024]ソース領域１５及びドレイン領域１６は、ゲート電極１０及びゲート誘電体層１８の両側に形成される。ゲート電極及びソース/ドレイン領域に対する抵抗を減ずることによりコンタクトを改善するためゲート電極１０、ソース領域１５及びドレイン領域１６上にケイ化物が形成される（図示せず）。ケイ化物は、コバルト又はニッケルの如き金属材料で形成される。ケイ化物膜が含まれる実施形態では、窒化物エッチストップ層１７は、そのケイ化物上及び前述した構造のすべてを含む基板１２上に形成される。
[0025]１つの実施形態では、デバイス９は、ゲート電極１０の各側に形成されたスペーサー１４を含む。ポリサイド製造プロセスの如きある特定の実施形態では、スペーサー１４は、ゲートスタック（ゲート誘電体及びゲート電極）が製造中にソース及び／又はドレイン金属コンタクトに対して短絡させられないようにするために使用される。しかしながら、スペーサーのない実施形態も可能である。スペーサー１４が含まれるときには、基板１２上に形成される窒化物エッチストップ層１７は、スペーサー１４をも覆う。
[0026]ある実施形態では、ゲート電極１０、ソース領域１５及びドレイン領域１６へのコンタクトのため、窒化物エッチストップ層１７に経路が生成される。導電性トレース（例えば、メタリゼーション）（図示していない）が、窒化物エッチストップ層１７の上部に、ソース領域、ドレイン領域及びゲート領域に達するようにそれら経路を通して形成される。
[0027]窒化物エッチストップ層１７は、ソース領域１５、ドレイン領域１６、ゲート誘電体層１８、ゲート電極１０及びスペーサー１４を覆うようにして基板１２の上に形状が一致するように形成される。１つの実施形態では、窒化物エッチストップ層１７は、引張り応力又は等価な歪をシリコンチャネル１２へ導入するための引張り応力誘導層として作用する。この引張り応力は、電子移動度を高め、そして、駆動電流及び回路性能を増大させる。
[0028]１つの実施形態では、窒化物エッチストップ層１７は、約２０００−１０００オングストロームの厚さを有し、且つ約１−２ギガパスカル（ＧＰa）の真性膜応力を有する。窒化物エッチストップ層１７は、引張り応力を基板１２内に、１つの実施形態では、チャネル領域１３に誘導する（図１Ａ−図１Ｂ）。１つの実施形態では、窒化物エッチストップ層１７は、チャネル領域１３又は基板１２に約１５０−４５０メガパスカル（ＭＰa）の範囲の引張り応力を誘導する。
[0029]１つの実施形態では、基板１２は、トランジスタ、キャパシタ及びレジスタの如き半導体デバイスを形成するのに典型的に使用される半導体基板である。基板１２は、又、当業分野において知られる単結晶シリコン、多結晶シリコン、シリコン・オン・インシュレータ、シリコン・オン・シリコンゲルマニウム又は他の適当な半導体基板を含む。
[0030]１つの実施形態では、窒化物エッチストップ層１７は、基板１２が窒化物エッチストップ層１７の堆積前に熱的ショックを受ける単一ウエハ堆積チャンバ（以下参照）にて形成される。基板への熱的ショックを与えるのは、窒化物エッチストップ層の堆積の直前又は直前に素早く（quicklyjust immediately or momentarily）対象物を処理温度に至らせることにより行われる。基板は、堆積前のある期間（予熱）の間はその処理温度に対して平衡状態又は安定化状態とはされていない。１つの実施形態では、基板１２は、通常の方法を使用して形成されたゲートスタック（ゲート誘電体層１８及びゲート電極１０）、ソース及びドレイン領域１５及び１６、及びスペーサー１４を備える。窒化物エッチストップ層１７は、図１Ａに示されるように、基板１２上にコンフォーマル膜として形成される。基板１２は、単一ウエハ堆積チャンバ内に配置される。このチャンバは、所望の処理温度及び処理圧力に設定される。基板１２は、最初に、例えば、堆積チャンバのヒータに接触させないことにより、低温に保たれる。基板１２は、窒化物エッチストップ層１７の堆積の直前に処理温度に曝される。従って、基板１２は、窒化物エッチストップ層１７の堆積前ではその処理温度に対して平衡状態又は安定化状態とはされていない。１つの実施形態では、基板１２に熱的ショックを与えると、引張り応力が約５−１５％増大し、窒化物エッチストップ層１７自体においても、チャネル領域１３又は基板１２においても、その真性応力が約５−１５％増大する。窒化物エッチストップ層１７を堆積する前に基板１２に熱的ショックを与えると、窒化物エッチストップ層を形成する通常の方法に比べて、膜の真性応力がより良くなり、又、チャンネル領域の引張り応力がより良くなる。
[0031]処理温度は、特定の前駆物質に対して最適な（例えば、特定のシリコンソースガス及び窒化ソースガスに対して最適な）範囲に従って選択される。１つの実施形態では、処理温度は、約５５０℃から約７００℃の範囲である。別の実施形態では、処理温度は、約６７５℃である。更に別の実施形態では、処理温度は、約４００℃から約７００℃である。
[0032]処理圧力は、堆積チャンバを低圧力堆積チャンバとする圧力、例えば、７６０トルより低い圧力である。１つの実施形態では、処理圧力は、約５０−５００トルである。別の実施形態では、処理圧力は、約１４０トルである。
[0033]窒化物エッチストップ層１７は、シリコンソースガス及び窒化ソースガスを前駆物質として使用して堆積される。１つの実施形態では、シリコンソースガスは、ビス第三ブチルアミノシラン（ＢＴＢＡＳ）であり、窒化ソースガスは、アンモニア（ＮＨ３）である。他の実施形態では、窒化物エッチストップ層１７は、シラン（ＳiＨ４）、ジシラン（Ｓi２Ｈ６）、ジクロロシラン（ＤＣＳ）、ヘキサクロロジシラン（ＨＣＤ）、テトラヨウ化シリコン（ＳiＩ４）、塩化シリコン（ＳiＣＬ４）、テトラキス（ジメチルアミノ）シラン（Ｓi（ＮＭe２）４）、ビス（ジエチルアミノ）エチルシラン、トリス（イソプロピルアミノ）シラン、トリス（ジメチルアミノ）シラン、モノメチルヒドラジン（ＣＨ３ＮＨＮＨ２）及びヒドラジノシラン（例えば、ビス（ジメチルヒドラジノ）メチルシラン、トリス（ジメチルヒドラジノ）ｔ−ブチルシラン、トリス（ジメチルヒドラジノ）エチルシラン、ビス（ジメチルヒドラジノ）エチルシラン及びテトラキス（ジメチルヒドラジノ）シランの如き他のシリコンソース物質を使用して堆積される。窒化物ソースガスは、又、ヒドラジン（Ｎ２Ｈ４）でもよい。１つの実施形態では、前駆物質は、０（ＮＨ３：ＢＴＢＡＳ）より大きく１００より小さい比率でＢＴＢＡＳ及びＮＨ３を含む。
[0034]１つの実施形態では、ＢＴＢＡＳ処理のための処理温度は、約５５０℃から約７００℃の範囲である。別の実施形態では、シラン処理のための処理温度は、約５５０℃から約６７５℃の範囲である。更に別の実施形態では、ジシラン処理のための処理温度は、約４００℃から約７００℃の範囲である。
[0035]１つの実施形態では、窒化物エッチストップ層１７は、１（ＮＨ３：ＢＴＢＡＳ）より大きい比率でＮＨ３及びＢＴＢＡＳを使用し、約６７５℃の処理温度及び約１４０トルの処理圧力を使用して、形成される。
[0036]相補的ＭＯＳ処理フローにおける如きある場合には、同じ集積回路ダイ又はＮＭＯＳ構造のための同じ半導体ウエハにおいてＰ型チャネルＭＯＳ（ＰＭＯＳ）トランジスタのソース及び／又はドレインとなる半導体材料の領域は、引張り応力誘導層を形成する前に適当な層によって覆われる。この層は、その引張り応力誘導層を介してＰＭＯＳトランジスタ構造のチャネルに引張り応力が誘導されないように設計される。何故ならば、引張り応力は、このようなトランジスタ構造においてより高いキャリア移動度及び速度を与えないからである。
[0037]図１Ｂは、デバイス９と類似のデバイスのチャネル領域に引張り応力を誘導する別の実施形態を例示している。図１Ｂに示すデバイス１１は、ソース領域１５及びドレイン領域１６がそこに生成された基板１２を含む。このデバイス１１は、酸化シリコン、窒化された酸化シリコン、酸化物-窒化物-酸化物又は高Ｋ誘電体の如き薄いゲート誘電体層１８によって基板１２のチャネル１３から分離されたゲート電極１０を含む。ゲート電極１０は、典型的には、このゲート電極１０の抵抗を最小とするためポリシリコンの如きドープされた半導体材料で形成される。ゲート電極１０の材料は、金属であってもよい。ソース領域１５及びドレイン領域１６は、ゲート電極１０の両側に形成される。ゲート電極１０及びゲート誘電体層１８は、典型的には、ゲートスタックと称される。ゲート電極及びソース/ドレイン領域に対する抵抗を減ずることによりコンタクトを改善するため、ゲート電極１０、ソース領域１５及びドレイン領域１６上にケイ化物が形成される（図示していない）。ケイ化物は、コバルト又はニッケルの如き金属材料で形成される。１つの実施形態では、デバイス１１は、ゲート電極１０の各側に形成されたスペーサー１４を含む。ポリサイド製造プロセスの如きある特定の実施形態では、スペーサー１４は、製造中にソース及び／又はドレイン金属コンタクトに対してゲートスタックが短絡させられないようにするために使用される。しかしながら、これらスペーサーなしの実施形態も可能である。
[0038]デバイス１１は、デバイス９と類似しているが、図１Ａのデバイス９と違って、図１Ｂのデバイス１１は、互いに重ねて形成された複数の窒化物エッチストップ層を有する多層窒化物エッチストップスタック１９を含む。１つの実施形態では、多層窒化物エッチストップスタック１９は、互いに重ねられた２つの窒化物エッチストップ層を有する二重窒化物エッチストップスタックである。複数の窒化物エッチストップ層の各々は、別個の膜形成又は堆積プロセスを使用して形成される。１つの実施形態では、構造要素がそこに形成された基板１２は、堆積チャンバに配置される。第１の窒化物エッチストップ層が形成される。それから、基板１２は、その堆積チャンバから外される。別の仕方として、基板１２は、第２の窒化物エッチストップ層の堆積前に低温とされる。それから、第２の窒化物エッチストップ層が、第１の窒化物エッチストップ層の上部に形成され、多層窒化物エッチストップスタック１９が形成される。窒化物エッチストップ層の複数の層は、各層を堆積するプロセスを繰り返すことにより形成される。１つの実施形態では、各層は、基板１２が各窒化物エッチストップ層の堆積の直前に熱的ショックを受けた後に形成される。１つの実施形態では、各層は、別々の膜形成プロセスによって形成され、例えば、基板１２は、各窒化物エッチストップ層が形成された後堆積チャンバから出され、次の窒化物エッチストップ層を形成するためその堆積チャンバへ戻される。
[0039]１つの実施形態では、多層窒化物エッチストップスタックの各層は、互いに実質的に等しい厚さを有する。１つの実施形態では、多層窒化物エッチストップスタック１９は、互いに重ねて形成された２つの窒化物エッチストップ層を有する二重スタック膜である。この実施例では、各窒化物エッチストップ層は、約３００オングストロームの厚さで、多層窒化物エッチストップスタック１９の全体の厚さは、約６００オングストロームとなる。勿論、多層窒化物エッチストップスタック１９の厚さは、この多層窒化物エッチストップスタック１９を組み入れる特定のデバイスのアプリケーション、リミテーション及び／又は構成に従って他の適当な厚さでよく、層数も適当な数でよい。
[0040]１つの実施形態では、多層窒化物エッチストップスタック１９の各層は、基板１２が、その多層窒化物エッチストップスタック１９の各層の堆積前に熱的ショックを受ける単一ウエハ堆積チャンバ（以下参照）にて形成される。１つの実施形態では、多層窒化物エッチストップスタック１９の各層は、窒化物エッチストップ層である。１つの実施形態では、基板１２は、多層窒化物エッチストップスタック１９の形成前に通常の方法を使用して形成されるゲートスタック（ゲート誘電体層１８及びゲート電極１０）、ソース領域１５，ドレイン領域１６及びスペーサー１４を備える。多層窒化物エッチストップスタック１９は、図１Ｂに示されるように、基板１２上のコンフォーマル膜を構成する。
[0041]多層窒化物エッチストップスタック１９を形成するため、基板１２は、単一ウエハ堆積チャンバに配置される。そのチャンバは、所望の処理温度及び処理圧力に設定される。基板１２は、最初に、例えば、堆積チャンバのヒータに接触させないことにより、低温に保たれる。基板１２は、多層窒化物エッチストップスタック１９の層を堆積する直前に処理温度に曝される。従って、基板１２は、多層窒化物スタック１９の各層の堆積前に処理温度まで予熱されないし、又、その処理温度の安定化状態とされていない。窒化物エッチストップの第１の層が形成される。それから、基板１２は、冷却されるか、又は、そのチャンバから出される。それから、窒化物エッチストップの第２の層がそのチャンバにて形成される。基板１２は、窒化物エッチストップ層の第２の層の堆積前に熱的ショックを受ける。
[0042]１つの実施形態では、多層窒化物スタック１９を形成することにより、チャネル領域における応力が約２０％増大させられる。別の仕方として、多層窒化物スタック１９における各層の堆積前に基板１２に熱的ショックを与えることにより、引張り応力が約５−１０％増大させられ、多層窒化物エッチストップスタック１９及びチャネル領域１３における両者の真性応力が約５−１０％増大させられる。
[0043]処理温度は、特定の前駆物質に対して最適な（例えば、特定のシリコンガス及び窒化ソースガスに対して最適な）範囲に従って選択される。多層窒化物エッチストップスタック１９における層の各々に対して、処理温度は、約５５０℃から約７００℃の範囲である。１つの実施形態では、処理温度は、約６７５℃である。更に別の実施形態では、処理温度は、約４００℃から約７００℃の範囲である。処理圧力は、その堆積チャンバを低圧堆積チャンバとする圧力、例えば、７６０トルより低い圧力である。１つの実施形態では、処理圧力は、約５０−５００トルである。別の実施形態では、処理圧力は、約１４０トルである。
[0044]多層窒化物スタック１９における各層は、シリコンソースガス及び窒化ソースガスを前駆物質として使用して堆積される。１つの実施形態では、シリコンソースガスは、ＢＴＢＡＳであり、窒化ソースガスは、ＮＨ３である。別の実施形態では、窒化物エッチストップ層１９の各層は、シラン、ジシラン、ジクロロシラン、ヘキサクロロジシラン、テトラヨウ化シリコン、塩化シリコン、テトラキス（ジメチルアミノ）シラン、ビス（ジエチルアミノ）エチルシラン、トリス（イソプロピルアミノ）シラン、トリス（ジメチルアミノ）シラン、モノメチルヒドラジン及びヒドラジノシランの如き他のシリコンソース物質を使用して堆積される。窒化ソースガスは、ヒドラジン（Ｎ２Ｈ４）でもよい。１つの実施形態では、前駆物質は、０（ＮＨ３：ＢＴＢＡＳ）より大きいが１００より小さい比率でＢＴＢＡＳ及びＮＨ３を含む。
[0045]１つの実施形態では、ＢＴＢＡＳプロセスを使用する多層窒化物エッチストップスタック１９の各層のための処理温度は、約５５０℃から約７００℃の範囲である。別の実施形態では、シランプロセスを使用する窒化物エッチストップスタック１９の各層のための処理温度は、約５５０℃から約６７５℃の範囲である。更に別の実施形態では、ジシランプロセスを使用する窒化物エッチストップ層１９の各層のための処理温度は、約４００℃から約７００℃の範囲である。
[0046]１つの実施形態では、多層窒化物エッチストップスタック１９の各層は、１（ＮＨ３：ＢＴＢＡＳ）より大きい比率でＮＨ３及びＢＴＢＡＳを使用し、約６７５℃の処理温度及び約１４０トルの処理圧力を使用して形成される。
[0047]図２は、窒化物エッチストップ層１７の真性応力が増大するにつれて、基板、例えば、チャネル領域１３に誘導される引張り応力が増大することを例示している。例えば、約５０ｎｍの厚さの窒化物エッチストップ層１７の場合には、その層に形成される真性応力が約１から１．８ＧＰａまで増大するにつれて、チャネル領域１３に誘導される平均応力は、約１７５ＭＰａから約２５０ＭＰａまで増大する。別の例として、約８０ｎｍの厚さの窒化物エッチストップ層１７の場合には、その膜に形成される真性応力が約１から１．８ＧＰａまで増大するにつれて、チャネル領域１３に誘導される平均応力は、約２００ＭＰａから約３４０ＭＰａまで増大する。従って、窒化物エッチストップ層１７の真性応力を増大させると、チャネル領域１３の引張り応力が一定の割合で増大する。
[0048]図３は、窒化物エッチストップ層１７の厚さを増大させると、チャネル領域１３の応力が増大することを例示している。図３に示されるように、約１．２ＧＰａの真性応力値を有する窒化物エッチストップ層１７の場合には、窒化物エッチストップ層１７の厚さが約２０ｎｍから約１００ｎｍまで増大するにつれて、チャネル領域に形成される平均応力は、約１２５ＭＰａから２６０ＭＰａまで増大する。又、約１．５ＧＰａの真性応力値を有する窒化物エッチストップ層１７の場合には、窒化物エッチストップ層１７の厚さが約２０ｎｍから約１００ｎｍまで増大するにつれて、チャネル領域に形成される平均応力は、約１６０ＭＰａから３２５ＭＰａまで増大する。又、約１．８ＧＰａの真性応力値を有する窒化物エッチストップ層１７の場合には、窒化物エッチストップ層１７の厚さが約２０ｎｍから約１００ｎｍまで増大するにつれて、チャネル領域に形成される平均応力は、約２００ＭＰａから３８０ＭＰａまで増大する。従って、窒化物エッチストップ層１７の厚さを調整することにより、チャネル領域１３に誘導される平均引張り応力を調整することができる。
[0049]更に又、図３は、多層窒化物エッチストップスタック１９の如き多層窒化物エッチストップスタックを形成することにより、チャネル領域１３に形成される引張り応力を増大させる（単一窒化物エッチストップ層１７に比べて）ことができることをも例示している。ある特定の厚さでは、窒化物エッチストップ層が、同じ特定の厚さの単一層（例えば、窒化物エッチストップ層１７）と違って多層（例えば、多層窒化物スタック１９又は二重窒化物スタック）であるときには、チャネル領域１３に形成される引張り応力は、多層窒化物層の場合の方が実質的により高くなる（例えば、約２０％より高い）。従って、膜の厚さを不必要に増大させることなしにチャネル領域の引張り応力の値を増大するためには、窒化物エッチストップ層を、多層窒化物エッチストップスタック１９として形成する。例えば、図３に示されるように、１．２ＧＰａ、１．５ＧＰａ又は１．８ＧＰａの真性値を有する互いに重ね合わせて形成した２つの窒化物エッチストップ層を有する多層窒化物エッチストップスタック１９では、チャネル領域に誘導される平均引張り応力は多層窒化物層の場合により高い。
[0050]１つの実施形態では、スペーサー１４は、窒化物エッチストップ層１７又は多層窒化物エッチストップスタック１９を作るのに使用されたのと同じ堆積プロセスを使用して窒化物で形成される。スペーサー１４を窒化物で形成すると、チャネル領域１３に応力が誘導される。図４は、スペーサー１４を窒化物で形成すると、基板に誘導される引張り応力の量が改善されることを例示している。１つの実施形態では、窒化物スペーサー１４は、下側膜、例えば、ソース領域１５及びドレイン領域１６が形成され、その上にゲート誘電体層１８及びゲート電極１０が形成された基板１２の上に堆積される。１つの実施形態では、基板１２は、前述したように、窒化物スペーサー１４の堆積又は形成前に熱的ショックを与えられる。１つの実施形態では、窒化物スペーサー１４が形成された後、窒化物エッチストップ層（例えば、窒化物エッチストップ層１７に類似の）又は多層窒化物エッチストップスタック（例えば、多層窒化物エッチストップスタック１９に類似の）が基板及び窒化物スペーサー１４上に形成される。
[0051]図４に例示されるように、チャネル領域１３に形成される平均応力は、基板１２の上に窒化物エッチストップ層１７のみが形成されている場合に最も低い（例えば、約２０５ＭＰａ）。チャネル領域１３に形成される平均応力は、多層窒化物エッチストップスタック１９が基板１２上に形成されるときに改善される（例えば、約２３５ＭＰａ）。チャネル領域１３に形成される平均応力は、窒化物エッチストップ層１７が基板１２上に形成されることに加えてスペーサー１４が窒化物で形成されるときにより改善される（例えば、約２５０ＭＰａ）。チャネル領域１３に形成される平均応力は、多層窒化物エッチストップスタックが基板１２上に形成されることに加えてスペーサー１４が窒化物で形成される場合が最も高いものとして改善される（例えば、約２７０ＭＰａ）。
[0052]同様に、図４に例示されるように、チャネル領域１３に形成される平均応力は、窒化物エッチストップ層１７のみが基板１２上に形成されているときに最も低い（例えば、１．８ＧＰａの真性応力及び８０ｎｍの厚さを有する窒化物エッチストップ層１７の場合に約３５０ＭＰａ）。チャネル領域１３に形成される平均応力は、多層窒化物エッチストップスタック１９が基板１２上に形成されるときに改善される（例えば、約４００ＭＰａ）。チャネル領域１３に形成される平均応力は、窒化物エッチストップ層１７が基板１２上に形成されることに加えてスペーサー１４が最も低い真性応力（引張り）の窒化物で形成される場合により改善される（例えば、約４１０ＭＰａ）。チャネル領域１３に形成される平均応力は、多層窒化物エッチストップスタックが基板１２上に形成されることに加えてスペーサー１４が最も低い真性応力（引張り）の窒化物で形成される場合に最も高いものとして改善される（例えば、約４５０ＭＰａ）。従って、チャネル領域１３の引張り応力を調整するためには、基板１２上の窒化物エッチストップ層を必要以上に厚くする必要なしにチャネル応力を増大させるようにスペーサー１４は、最も低い真性応力（引張り）の窒化物で形成される。
[0053]更に又、チャネル領域１３の引張り応力は調整可能である。例えば、前述した窒化物エッチストップ層１７が基板１２上に形成されたり、前述した多層窒化物エッチストップスタック１９が基板１２上に形成されたり、スペーサー１４が窒化物で形成されたりする。チャネル領域１３の応力を調整するため、これらの１つ以上の任意の組み合わせがなされる。これらの方法を使用すると、基板上に形成される窒化物エッチストップ層を厚くし過ぎることなく、チャネル領域１３の応力を増大させることができる。
[0054]ある実施形態では、基板のチャネル応力を調整するため、窒化物エッチストップ層、多層窒化物エッチストップスタック及び窒化物スペーサーのうちの任意の１つ又はそれ以上のものにドーパントを加える。窒化物エッチストップ層、多層窒化物エッチストップスタック及び窒化物スペーサーの各々は、特定の膜、スタック又はスペーサーの堆積プロセスにドーパントを加えることにより調整される。ある実施形態では、水素（Ｈ２）、ゲルマン（ＧｅＨ４）及び亜酸化窒素笑気（Ｎ２Ｏ）の如きドーパントが、窒化物エッチストップ層、多層窒化物エッチストップスタック及び／又は窒化物スペーサーを調整するためその堆積プロセスに加えられる。これらのドーパントは、窒化シリコンアモルファス膜構造を調整することにより、基板のチャネル応力を増大（例えば、ＧｅＨ４）させたり、減少（例えば、Ｎ２Ｏ）させたりする。更に又、これらの膜、スタック又はスペーサーのいずれかにドーパントを加えることにより、それらの堆積割合を増大させたり減少させたりすることもできる。例えば、これらの膜、スタック又はスペーサーのうちのいずれかの堆積割合を増大するため、Ｈ２又はＧｅＨ４がその堆積プロセスに加えられる。
[0055]図５は、前述した窒化物エッチストップ層を堆積する典型的な方法５００を例示している。１つの実施形態では、ボックス５０２にて、基板が堆積チャンバに配置される。この基板は、少なくとも１つの半導体デバイス（例えば、トランジスタ、キャパシタ又はレジスタ）又は前述したように基板の上部に形成された他の構造部分を有する。１つの実施形態では、堆積チャンバは、以下の実施形態にて説明される単一ウエハ堆積チャンバである。ボックス５０４にて、堆積チャンバは、所望の処理圧力及び温度に設定される。１つの実施形態では、処理温度は、約５５０℃から約７００℃の範囲である。別の実施形態では、処理温度は、約６７５℃である。更に別の実施形態では、処理温度は、約４００℃から約７００℃の範囲である。１つの実施形態では、処理圧力は、堆積チャンバを、例えば、７６０トルより低い圧力の低圧堆積チャンバとするような圧力である。１つの実施形態では、処理圧力は、約５０−５００トルである。更に別の実施形態では、処理圧力は、約１４０トルである。
[0056]ボックス５０６にて、基板は、基板上に窒化物エッチストップ膜を堆積する直前又は直前に処理温度にて熱的ショックを受ける。１つの実施形態では、基板は、窒化物エッチストップ層を堆積する直前までは処理温度より実質的に低い温度に保たれる。例えば、堆積チャンバは、窒化物エッチストップ膜の堆積のために基板を載せるヒータを有する。この実施例では、基板は、堆積の直前に堆積チャンバのヒータの上に降ろされる。別の仕方として、堆積チャンバのヒータは、堆積時間まではより低い温度に設定される。別の場合には、堆積チャンバは、堆積チャンバを急速に加熱できるようにする加熱ランプ又は他の適当な加熱装置を有する。この実施例では、加熱ランプ又は装置は、堆積の直前に基板に熱的ショックを与えるため付勢される。
[0057]ボックス５０８にて、前駆物質が堆積チャンバ内へ導入される。これら前駆物質は、シリコンソースガス及び窒化ソースガスを含む。１つの実施形態では、シリコンソースガスは、ＢＴＢＡＳであり、窒化ソースガスは、ＮＨ３である。別の実施形態では、シリコンソースガスは、シラン、ジシラン、ジクロロシラン、ヘキサクロロジシラン、テトラヨウ化シリコン、塩化シリコン、テトラキス（ジメチルアミノ）シラン、ビス（ジエチルアミノ）エチルシラン、トリス（イソプロピルアミノ）シラン、トリス（ジメチルアミノ）シラン、モノメチルヒドラジン及びヒドラジノシランのうちの任意のものである。別の実施形態では、窒化ソースガスは、Ｎ２Ｈ４である。もう１つ別の実施形態では、前駆物質は、０（ＮＨ３：ＢＴＢＡＳ）より大きいが１００より小さい比率でＢＴＢＡＳ及ＮＨ３を含む。前駆物質は、堆積の前及び基板に熱的ショックを与える前には、前駆物質の流量を安定化するために堆積チャンバからそらされている。基板に熱的ショックが与えられた後（又は基板に熱的ショックが与えられたすぐ直後）、前駆物質は、膜の堆積のためそれらの安定化された流量（及び所望の流量）にて堆積チャンバ内へ向けられる。
[0058]ボックス５１０にて、窒化物エッチストップ膜が基板上に形成される。この堆積は、約２００−１０００オングストロームの膜が形成されるに十分な時間中続けられる。
[0059]図６は、前述したような多層窒化物スタックを堆積する典型的な方法６００を例示している。１つの実施形態では、ボックス６０２にて、基板が堆積チャンバに配置される。この基板は、少なくとも１つの半導体デバイス（例えば、トランジスタ、キャパシタ又はレジスタ）又は前述したように基板の上部に形成される他の構造部分を有する。１つの実施形態では、この堆積チャンバは、以下の実施形態において説明される単一ウエハ堆積チャンバである。ボックス６０４にて、堆積チャンバは、所望の処理圧力及び温度に設定される。１つの実施形態では、処理温度は、約５５０℃から約７００℃の範囲である。別の実施形態では、処理温度は、約６７５℃である。更に別の実施形態では、処理温度は、約４００℃から約７００℃の範囲である。１つの実施形態では、処理圧力は、堆積チャンバを、低圧堆積チャンバとする圧力、例えば、７６０トルより低い圧力である。１つの実施形態では、処理圧力は、約５０−５００トルである。更に別の実施形態では、処理圧力は、約１４０トルである。
[0060]ボックス６０６にて、基板は、基板上に窒化物エッチストップ膜を堆積する直前又は直前に処理温度で熱的ショックを与えられる。１つの実施形態では、基板は、窒化物エッチストップ層の堆積の直前まで処理温度より実質的に低い温度に維持される。基板は、堆積の直前に堆積チャンバのヒータの上に降ろされるか、又は別の仕方として、堆積チャンバのヒータは、前述したのと同様に堆積時間までより低い温度に設定される。
[0061]ボックス６０８にて、前駆物質が堆積チャンバ内へ導入される。その前駆物質は、シリコンソースガス及び窒化ソースガスを含む。１つの実施形態では、シリコンソースガスは、ＢＴＢＡＳであり、窒化ソースガスは、ＮＨ３である。別の実施形態では、シリコンソースガスは、シラン、ジシラン、ジクロロシラン、ヘキサクロロジシラン、テトラヨウ化シリコン、塩化シリコン、テトラキス（ジメチルアミノ）シラン、ビス（ジエチルアミノ）エチルシラン、トリス（イソプロピルアミノ）シラン、トリス（ジメチルアミノ）シラン、モノメチルヒドラジン及びヒドラジノシランのうちの任意のものである。１つの実施形態では、窒化ソースガスは、Ｎ２Ｈ４である。１つの実施形態では、前駆物質は、０（ＮＨ３：ＢＴＢＡＳ）より大きいが１００より小さい比率でＢＴＢＡＳ及びＮＨ３を含む。前駆物質は、堆積前及び基板に熱的ショックを与える前に、前駆物質の流量を安定化するため、堆積チャンバからそらされている。基板に熱的ショックが与えられた後（又は基板に熱的ショックが与えられた直後）、前駆物質は、膜の堆積のため安定化された流量（及び所望の流量）で堆積チャンバ内へ向けられる。
[0062]ボックス６１０にて、第１の窒化物エッチストップ膜が基板上に形成される。１つの実施形態では、約１００−８００オングストロームの膜を形成するに十分な時間中堆積が続けられる。それから、基板は低い温度とされる。１つの実施形態では、第１の窒化物エッチストップ膜が形成された基板は、第２の窒化物エッチストップ膜の堆積前に堆積チャンバから外される。
[0063]１つの実施形態では、基板は、低い温度とされた後、第２の窒化物エッチストップ膜の堆積のため堆積チャンバへ戻される。ボックス６１２にて、第２の窒化物エッチストップ膜が、多層窒化物エッチストップスタックを形成するため、第１の窒化物エッチストップ膜の上部に形成される。基板は、第２の窒化物エッチストップ層の堆積前に前述したのと同様に熱的ショックを与えられても良い（必ずしも必要でないが）。別の実施形態では、基板は、第１の窒化物エッチストップ膜の堆積の後に堆積チャンバから外されない。この場合には、基板をヒータ又は加熱装置から離すか、又は加熱ランプを消勢させる。基板は低い温度とされ、堆積チャンバは、第２の窒化物エッチストップ膜を堆積するため再び処理温度に設定され、基板がヒータへ戻されるか、又はランプが付勢される。１つの実施形態では、堆積は、約１００−８００オングストロームの第２の膜を形成するのに十分な時間の間続けられる。
[0064]１つの実施形態では、多層窒化物エッチストップスタックの合計の厚さは、約２００−１０００オングストロームであり、この多層窒化物エッチストップスタックの各層は、互いに厚さが等しい。しかしながら、アプリケーションによっては、層の厚さを互いに実質的に異ならせても良い。
[0065]図７は、前述したような多層窒化物スタックを堆積する典型的な方法７００を例示している。１つの実施形態では、ボックス７０２にて、基板が堆積チャンバに配置される。この基板は、少なくとも１つの半導体デバイス（例えば、トランジスタ、キャパシタ又レジスタ）又は前述したような基板の上部に形成された他の構造部分を含む。１つの実施形態では、堆積チャンバは、以下の実施形態にて説明される単一ウエハ堆積チャンバである。ボックス７０４にて、堆積チャンバは、所望の処理圧力及び温度に設定される。１つの実施形態では、処理温度は、約５５０℃から約７００℃の範囲である。別の実施形態では、処理温度は、約６７５℃である。更に別の実施形態では、処理温度は、約４００℃から約７００℃の範囲である。１つの実施形態では、処理圧力は、堆積チャンバを低圧堆積チャンバとする圧力、例えば、７６０トルより低い圧力である。１つの実施形態では、処理圧力は、約５０−５００トルである。更に別の実施形態では、処理圧力は、約１４０トルである。
[0066]ボックス７０６にて、前駆物質が堆積チャンバ内へ導入される。これら前駆物質は、シリコンソースガス及び窒化ソースガスを含む。１つの実施形態では、シリコンソースガスは、ＢＴＢＡＳであり、窒化ソースガスは、ＮＨ３である。別の実施形態では、シリコンソースガスは、シラン、ジシラン、ジクロロシラン、ヘキサクロロジシラン、テトラヨウ化シリコン、塩化シリコン、テトラキス（ジメチルアミノ）シラン、ビス（ジエチルアミノ）エチルシラン、トリス（イソプロピルアミノ）シラン、トリス（ジメチルアミノ）シラン、モノメチルヒドラジン及びヒドラジノシランのうちのいずれかである。別の実施形態では、窒化ソースガスは、Ｎ２Ｈ４である。１つの実施形態では、前駆物質は、０（ＮＨ３：ＢＴＢＡＳ）より大きいが１００より小さい比率でＢＴＢＡＳ及びＮＨ３を含む。前駆物質は、堆積前及び基板が処理温度に安定化される前には、堆積チャンバからそらされている。基板が安定化された後、前駆物質は、膜の堆積のためそれらの安定化された流量（及び所望の流量）で堆積チャンバ内へ向けられる。
[0067]ボックス７０８にて、第１の窒化物エッチストップ膜が基板上に形成される。１つの実施形態では、約１００−８００オングストロームの膜を形成するに十分な時間の間堆積が続けられる。それから、基板は低い温度にされる。ボックス７１０にて、多層窒化物スタックを形成するため、第２の窒化物エッチストップ膜が第１の窒化物エッチストップ膜の上部に形成される。１つの実施形態では、約１００−８００オングストロームの膜を形成するに十分な時間の間堆積が続けられる。１つの実施形態では、第１の窒化物エッチストップ膜が形成された基板は、第２の窒化物エッチストップ膜の堆積前に堆積チャンバから外される。方法７００と方法６００との１つの違いは、多層窒化物エッチストップスタックのいずれの層の堆積前にも基板に熱的ショックが与えられないことである。
[0068]図８は、前述したような窒化物スペーサーを堆積する典型的な方法８００を例示している。１つの実施形態では、ボックス８０２にて、基板が堆積チャンバに配置される。１つの実施形態では、堆積チャンバは、以下の実施形態にて説明される単一ウエハ堆積チャンバである。この基板は、少なくとも１つの半導体デバイス（例えば、トランジスタ、キャパシタ又はレジスタ）又は前述したように基板の上部に形成される他の構造部分を有する。１つの実施形態では、基板は、ソース領域、ドレイン領域及びゲート誘電体、及びその上に形成されたゲート電極を含む。それから、ゲート誘電体及びゲート電極の各側に１つのスペーサーが形成される（図１Ａ−図１Ｂに示されるのと同様に）。１つの実施形態では、最初に、窒化物膜が基板の全面及びゲート誘電体及びゲート電極上に堆積される。それから、スペーサーを形成するためエッチングが使用される。
[0069]ボックス８０４にて、堆積チャンバは、所望の処理圧力及び温度に設定される。１つの実施形態では、処理温度は、約５５０℃から約７００℃の範囲である。別の実施形態では、処理温度は、約６７５℃である。更に別の実施形態では、処理温度は、約４００℃から約７００℃の範囲である。１つの実施形態では、処理圧力は、堆積チャンバを低圧堆積チャンバとする圧力、例えば、７６０トルより低い圧力である。１つの実施形態では、処理圧力は、約５０−５００トルである。更に別の実施形態では、処理圧力は、約１４０トルである。
[0070]ボックス８０６にて、基板上に窒化物スペーサーを堆積する直前又は直前に処理温度でもって基板に熱的ショックが与えられる。１つの実施形態では、基板は、窒化物エッチストップ層を堆積する直前まで処理温度より実質的に低い温度に保たれる。例えば、堆積チャンバは、窒化物エッチストップ膜の堆積のために基板が載せられるヒータを有する。この実施例では、基板は、堆積の直前に堆積チャンバのヒータの上部に降ろされる。更に別の仕方として、堆積チャンバのヒータは、堆積時間まで低い温度に設定される。別の例では、堆積チャンバは、堆積チャンバを急速に加熱できる加熱ランプ又は他の適当な加熱装置を有する。この実施例では、加熱ランプ又は装置は、基板に熱的ショックを与えるため堆積の直前に付勢される。
[0071]ボックス８０８にて、前駆物質が堆積チャンバ内へ導入される。これら前駆物質は、シリコンソースガス及び窒化物ソースガスを含む。１つの実施形態では、シリコンソースガスは、ＢＴＢＡＳであり、窒化ソースガスは、ＮＨ３である。別の実施形態では、シリコンソースガスは、シラン、ジシラン、ジクロロシラン、ヘキサクロロジシラン、テトラヨウ化シリコン、塩化シリコン、テトラキス（ジメチルアミノ）シラン、ビス（ジエチルアミノ）エチルシラン、トリス（イソプロピルアミノ）シラン、トリス（ジメチルアミノ）シラン、モノメチルヒドラジン及びヒドラジノシランのうちのいずれかである。別の実施形態では、窒化ソースガスは、Ｎ２Ｈ４である。１つの実施形態では、前駆物質は、０（ＮＨ３：ＢＴＢＡＳ）より大きいが１００より小さい比率でＢＴＢＡＳ及びＮＨ３を含む。前駆物質は、堆積前及び基板に熱的ショックを与える前には、前駆物質の流量を安定化するため堆積チャンバからそらされている。基板に熱的ショックが与えられた後（基板に熱的ショックが与えられた直後）、前駆物質は、スペーサーを形成するのに使用される膜の堆積のため、それらの安定化された流量（及び所望の流量）で堆積チャンバ内へ向けられる。
[0072]ボックス８１０にて、窒化物エッチストップ膜が基板上に形成される。約２００−１０００オングストロームの膜を形成するに十分な時間中堆積が続けられる。ボックス８１２にて、その窒化物エッチストップ膜は、スペーサーを形成するためエッチングされる。
[0073]図９は、本発明の典型的な実施形態を実施するのに使用される単一ウエハ化学気相堆積チャンバの側断面を例示している。例示のため、本発明の典型的な実施形態を実施するのに使用できるほぼ５−６リットルのチャンバについて説明する。
[0074]図９は、リアクタ１００が、基板（図示していない）上に膜（例えば、シリコン構成膜、窒化物エッチストップ膜、又は誘電体膜）を形成するため処理ガス、前駆体ガス又は反応ガスが導入される反応チャンバ１０８を定めるチャンバ本体１０６を備えるところを例示している。チャンバ本体１０６は、チャンバが約７６０トルより低い圧力を維持できるようにする材料で構成されている。１つの典型的な実施形態では、チャンバ本体１０６は、アルミニウム合金材料で構成される。チャンバ本体１０６は、このチャンバ本体１０６を冷却するのに温度制御された流体を送り込むための通路１１０を含む。リアクタ１００は、温度制御された流体通路を備えており、“低温壁”リアクタと称される。チャンバ本体１０６を冷却することにより、反応性種の存在及び高温度によるチャンバ本体１０６を構成するのに使用されている材料の腐食を防ぐことができる。
[0075]チャンバ本体１０６には、反応チャンバ１０８、チャンバ蓋１２６、１つ又はそれ以上の分配ポート（例えば、ポート１２３、１２４及び１２５）、フェイスプレート（又はシャワーヘッド）１３０、ブロッカープレート１２８及び抵抗加熱アセンブリ１０４がある。抵抗加熱アセンブリ１０４は、ニッケル又は他の適当な加熱素子で形成されるヒータチューブ１１４の長さに亘って設けられるいくつかの加熱素子（ロッド）１１２を含む。ヒータチューブ１１４の端部には、焼結窒化アルミニウム（ＡＩＮ）で形成された加熱ディスク１１６が設けられている。この加熱ディスク１１６内には、モリブデンで形成された螺旋状加熱素子（コイル）１１８がある。それらロッド１１２及びコイル１１８は、ろう付けによって接合されている。ロッド１１２は、ＡＩＮセラミックスリーブ１２０で熱的に絶縁されている。コイル１１８は、電気的抵抗の大部分を与えており、従って、反応チャンバ加熱の大部分を与える。加熱ディスク１１６の端部には、サセプタと称する凹所が設けられており、このサセプタ１２２内に、基板１０２の如きウエハ又は基板が配置される（図１０）。
[0076]図９は、チャンバ本体１０８が、更に、リフターアセンブリ１３６を収容しているところを例示している。このリフターアセンブリ１３６は、ウエハ基板を反応チャンバへ入れたり出したりするのを助ける。このリフターアセンブリ１３６は、ステッパモータで良い。リフターアセンブリ１３６は、ウエハ基板を反応チャンバ１０８へ入れたり出したりするのを助けるため軸１０５にそってヒータアセンブリを上げたり下げたりする。
[0077]１つの実施形態において、図１１は、基板１３２（この基板１３２は多くの実施形態における基板１０２である）が、例えば、自動移送機構（図示していない）によって入口ポート１３４を通して反応チャンバ１０８内に配置されるところを例示している。１つの実施形態では、自動移送機構は、移送ブレード１６６に結合し、その移送ブレード１６６を制御する。その移送ブレード１６６は、開口１３４を通して基板１３２を挿入して基板１３２を反応チャンバ１０８内のサセプタ１２２内へ装填させる。基板１３２が装填されるときに、リフターアセンブリ１３６は、サセプタ１２２の表面が入口ポート１３４より下となるように、軸１０５にそって下位の方向にヒータアセンブリ１０４及びサセプタ１２２を下降させる。サセプタ１２２が下降されるとき、基板１３２は、反応チャンバ１０８に配置される。基板１３２が装填されるとき、入口ポート１３４は閉じられ、リフターアセンブリ１３６が、ヒータアセンブリ１０４及びサセプタ１２２を、フェイスプレート１３０に向かう上位の方向（例えば、上方）へと移動又は進める。１つの典型的な実施形態では、基板のこのような進行は、基板１３２がフェイスプレート１３０から短い距離（例えば、４００−９００ミル）のところにきたときに停止される。
[0078]チャンバ１０８は、又、コンタクトリフトプレート１４４をも含む。このコンタクトリフトプレート１４４は、一組のリフトピン１４２を結合して有している。これらリフトピン１４２は、堆積前には加熱アセンブリ１０４の上方に基板１３２を保持しており、堆積のためにサセプタ１２２上に基板１３２をセットする。
[0079]リフトピン１４２は、基板１３２の熱的ショックが必要とされるか又は所望されるときに特に有用である。例えば、加熱アセンブリ１０４は、反応チャンバ１０８を処理温度に設定する。リフトピン１４２は、膜（例えば、窒化物エッチストップ膜）の堆積の用意ができるまで、基板１３２を低い温度に保つ。堆積を開始する用意ができるとき、基板１３２は、サセプタを上昇させ、リフトピン１４２が基板１３２をサセプタ１２２上に下降セットさせることにより、熱的ショックを与えられる。１つの実施形態では、移送ブレード１６６が基板１３２をその上にした状態で開口１３４を通して挿入されるとき、リフターアセンブリ１０４が軸１０５にそって下位の方向に移動させられる。リフターアセンブリ１３６の動作により、リフトピン１４２は、加熱ディスク１１６の上面の上方に延びて静止していることになる（図１０）。基板１３２は、リフトピン１４２に接触し、堆積プロセスが始まるまでリフトピン上に保持される。堆積が始められるとき、リフトアセンブリ１３６は、基板１３２がサセプタ１２２上に置かれるようにリフトピン１４２を通過するまで加熱アセンブリ１０４を上位の方向に（上方に）移動させる。
[0080]堆積が完了したとき、基板１３２は、先ず図１０及び図１１に例示されるようにサセプタ１２２の表面から分離させられて、チャンバ１０８から外される（例えば、堆積の完了時）。移送ブレード１６６が開口１３４を通して基板１３２を支持するリフトピン１４２のヘッドの下に挿入される。リフトピン１４２は、リフトピン１４２を上下に移動させるコンタクトリフトピン１４４に結合される。次に、リフターアセンブリ１３６がヒータアセンブリ１０４を下位の方向に移動させる（例えば、下降させる）。加熱アセンブリ１０４がリフターアセンブリ１３６の動作により下位の方向に移動するとき、リフトピン１４２は、静止したままとされ、最終的には、加熱ディスク１１６の上面の上方に延びており、基板１３２をサセプタ１２２から分離させる。従って、基板１３２は、移送ブレード１６６と接触させられる。それから、基板１３２は、移送ブレード１６６により入口ポート１３４を通して外される。
[0081]前述した機構は、次の基板又は次の膜堆積のために繰り返される。１つの適当なリフターアセンブリ１３６の詳細な説明は、カリフォルニア州サンタクララのアプライドマテリアル社に譲渡されている米国特許第５７７２７７３号明細書になされている。
[0082]１つの典型的な実施形態では、堆積又は処理の用意ができたとき、ガスパネル（図示していない）によって制御される処理材（ガス又は液体）又は前駆物質が、ポート１２３、１２４及び１２５を通して反応チャンバ１０８内へ別々に導入される。ブロッカープレート１２８は、ガス流を通す複数の孔(図示していない)を有している。１つの実施形態では、ポート１２３、１２４及び１２５のうちの１つ、例えば。ポート１２４からガスがブロッカープレートへ供給される。
[0083]反応チャンバ１０８は、又、この反応チャンバ１０８内の処理温度を監視するため温度指示器をも含む。１つの実施例では、温度指示器は、サセプタ１２２の表面（又はサセプタ１２２によって支持された基板１３２の表面）での温度についてのデータを都合良く与えるように配置される熱電温度計である。
[0084]図９から図１１は、更に、反応チャンバ１０８が温度制御ライナー又は絶縁ライナー１０９で裏打ちされているところを例示している。前述したように、チャンバ本体１０６は、低温壁チャンバ効果を生成するよう温度制御された流体のための通路１１０を含む。反応チャンバ１０８内の反応温度は、８００℃又はそれ以上もの高い温度である。反応チャンバ１０８にて膜を形成するのに使用される化学物質の場合には、高温度であると反応チャンバ１０８のチャンバ本体１０６が容易に腐食されてしまう。従って、ある実施形態では、チャンバ本体１０６には、このチャンバ本体１０６を冷却する水又は他の冷却流体の如き温度制御された流体のための通路１１０が設けられる。こうすることにより、チャンバ本体１０６が容易に腐食させられてしまうような高温過ぎるような温度とチャンバ本体１０６がなってしまうことが防止される。低温壁チャンバに関連する１つの問題は、チャンバの低温壁に近接している反応チャンバ１０８内の領域が急峻な温度低下を受けがちであるということである。これらの領域における急峻な温度低下は、反応チャンバ１０８にて形成される特定の膜の堆積のために望ましくない又は不利な粒子の凝結の形成を促進させてしまう。例えば、窒化シリコン（Ｓi３Ｎ４）を形成するための堆積プロセスにおけるＨＣＤ及びＮＨ３の反応は、ＮＨ４Ｃlを形成させてしまう。ＮＨ４Ｃlは、形成されるＳi３Ｎ４の汚染を防止するために清掃する必要のある望ましくない副産塩である。温度が約１５０℃より低い温度へ低下するとき、ＮＨ４Ｃlの如き凝結が起こる。これらの粒子は、チャンバ壁から分離するようになる。これら分離した粒子は、ウエハ基板上の粒子形成の核生成座を形成する。１つの実施形態では、反応チャンバ１０８は、粒子の望ましくない凝結を防止するため温度制御ライナーで裏打ちされる。
[0085]温度制御ライナー１０９は、チャンバ本体１０６の低温壁効果による望ましくない反応を防止する特定のレベルに反応チャンバ１０８の温度を維持するように作用する。１つの典型的な実施形態では、温度制御ライナー１０９は、温度制御流体が通されるコンジットである。１つの実施形態では、温度制御流体は、膜形成のアプリケーションに応じて、温度制御ライナー１０９を１５０℃より高い温度に、又は別の仕方では、２００℃より高い温度に維持することができなければならない。別の実施形態では、温度制御ライナー１０９は、温度制御ライナー１０９が１５０℃より高い温度、又は別の仕方では、２００℃より高い温度を維持できるようにする硬質アルマイトで形成される。
[0086]１つの実施形態では、温度制御ライナー１０９は、この温度制御ライナー１０９
がチャンバ本体１０６の壁に沿って幾つかの物理的接触点を有するようにして、チャンバ本体１０６の壁に結合される。（例えば、図１０に例示される接触点１５９参照）。温度制御ライナー１０９とチャンバ本体１０６の壁との間の物理的接触を最小とすることにより、伝導点が最小とされ、チャンバ本体１０６への熱損失が最小とされる。
[0087]更に別の実施形態では、温度制御ライナー１０９は、１５０℃より高い温度又は２００℃より高い温度を維持できる型のセラミック材料で形成される。温度制御ライナー１０９は、他の適当な耐腐食性材料で形成される。温度制御ライナー１０９のために使用される硬質アルマイト、セラミック又は他の適当な材料は、加熱アセンブリ１０４からの放射熱を吸収することができるものでなければならず、且つ、熱をチャンバ本体１０６へ伝達してチャンバ本体１０６を熱くしてしまう程に伝導性が良過ぎてはならない。実際には、硬質アルマイト、セラミック又は他の適当な材料は、熱を絶縁して、熱がチャンバ本体１０６の低温壁へ伝達されないようにするものでなければならない。
[0088]本発明の実施形態は、半導体基板において引張り応力及び対応する歪を生成する他の方法に関連して使用される。例えば、シリコン材料において引張り応力及び対応する歪を生成することによりキャリア移動度を高める方法は、シリコンゲルマニウム基板上にシリコンの層を形成することを含む。シリコンゲルマニウム格子は、その格子により大きなゲルマニウム原子が存在するため純粋なシリコン格子よりも一般的にはより広い空間とされている。シリコン格子の原子は、より広く拡散されたシリコンゲルマニウム格子と整列するので、引張り歪がそのシリコン層に生成される。それらのシリコン原子は、本質的に互いに引っ張り合っている。シリコンゲルマニウム基板上に成長したシリコンに関連して、その基板は、前述したようなある実施形態による熱的ショックを与える技法で形成された窒化物エッチストップ層や、前述したようなある実施形態又はそれらの組み合わせによる多層窒化物エッチストップスタックで覆われる。窒化物エッチストップ層又は多層窒化物エッチストップスタック層の厚さは、特定の引張り応力値が得られるように制御される。従って、本発明の実施形態は、単独で、又は既存の方法と組み合わせて、半導体基板において歪を生成する方法として使用される。
[0089]本発明の実施形態にて説明した種々な膜は、１つのチャンバ（その同じ場所で）又はクラスターツールとして配列される種々のチャンバにて形成される。図１２は、いくつかの処理チャンバを含む典型的なクラスターツール１１００を例示している。例えば、このクラスターツール１１００は、酸化シリコン堆積チャンバ１１０２、アニーリングチャンバ１１０４、窒化シリコン堆積チャンバ１１０５及びポリシリコン堆積チャンバ１１０６を含む。酸化シリコン堆積チャンバ１１０２、窒化シリコン堆積チャンバ１１０５及びポリシリコン堆積チャンバ１１０６の各々は、前述したリアクタ１００のような反応チャンバでよい。
[0090]クラスターツール１１００は、又、前述したチャンバの１つへ堆積されるべきウエハ（又は基板）を取り扱うウエハクリップ１１１２を含むウエハハンドラ１１０９を有する移送チャンバ１１０８をも含む。ウエハクリップ１１１２は、図１１において前述した移送ブレード１６６でよい。移送チャンバ１１０８は、更に、処理すべき基板を貯蔵するロードロックシステム１１１０に結合される。１つの実施例では、ウエハハンドラ１１０９は、処理プロトコルに従って、ロードロックシステム１１１０から基板（例えば、ウエハ）を取り出してその基板を適当なチャンバ内に配置する。ウエハハンドラ１１０９は、又、その処理が完了するとき、その基板をそのチャンバから取り出してその基板を次の処理チャンバ又はロードロックシステム１１１０内へと移動させる。
[0091]移送チャンバ１１０８は、典型的には、大気状態に比べて減少させられた圧力に設定される。移送チャンバ１１０８は、又、チャンバが作動する処理圧力に近い圧力に設定されもする。クラスターツール１１００は、ウエハがロードロックシステム１１１０にあるとき、他のチャンバ内への他の基板の装填により各チャンバ内の動作状態に衝撃が与えられないようにする圧力に設定される。例えば、酸化シリコン層を堆積し、窒化シリコン層を堆積し、ポリシリコン層を堆積し、それから基板をアニーリングするというような複数の処理が含まれるとき、ウエハハンドラ１１０９が、各処理のため基板を１つのチャンバから次のチャンバへと移動させるのに使用される。
[0092]複数の膜のすべては、前述したクラスターツール１１００を使用して形成されるか、又は、その同じ場所で又は同じチャンバ（すなわち、反応チャンバ１０８）で形成される。その同じ場所で形成するか又はクラスターツール１１００を使用して形成するか、いずれの方法でも、１つの膜の上に別の膜を重ねて堆積する前に膜が酸化雰囲気に対して露出されないようにすることにより、それら膜の間の界面を清浄なものとすることができる。
[0093]図１３は、本発明の実施形態による窒化物エッチストップ層又は多層窒化物層を形成する典型的な方法１２００を例示している。ボックス１２０２にて、基板が堆積チャンバに配置される。この点で、基板は、チャンバにおいて一組のリフトピンの上に置かれており、堆積チャンバのヒータ上には載せられない。１つの実施形態では、堆積チャンバは、単一ウエハ堆積チャンバであるリアクタ１００である。ボックス１２０４にて、堆積チャンバは、不活性ガスでパージされる。１つの実施形態では、その不活性ガスは、窒素、ヘリウム又はアルゴンである。このパージングにより、堆積のための清浄な環境が与えられる。１つの実施形態では、パージングは、約２−８ＳＬＭにて堆積チャンバ内へ不活性ガスを流すことによって行われる。
[0094]ボックス１２０６にて、堆積チャンバのヒータは、所望の処理温度（例えば、４００−７００℃）に設定される。ボックス１２０８にて、堆積チャンバは、所望の処理圧力（例えば、５０−３００トル）に設定される。１つの実施形態では、不活性ガスは、堆積チャンバが所望の処理圧力に達するように調整される。
[0095]ボックス１２１０にて、堆積チャンバにおけるキャリアガス流が安定化される。１つの実施形態では、キャリアガスの流量は、先ず所望の流量に設定される。キャリアガスは、最初は、堆積チャンバの堆積領域をバイパスするようにして流される。例えば、キャリアガスは、その流量が安定化されるまでは、堆積チャンバの排出ラインへ流される。ボックス１２１２にて、堆積チャンバ内のシリコンソース（例えば、ＢＴＢＡＳ）流が安定化される。１つの実施形態では、シリコンソースは、液体ソースである。１つの実施形態では、先ず、シリコンソースガスの流量は、所望の流量に設定される。シリコンソースは、最初は、堆積チャンバの堆積領域をバイパスするようにして流される。例えば、シリコンソースは、その流量が安定化されるまでは、堆積チャンバの排出ラインへ流される。
[0096]ボックス１２１４にて、基板に熱的ショックが与えられる。１つの実施形態では、堆積チャンバのヒータは、基板に接触又は基板を支持するように上昇させられる。それから、基板は、堆積の開始の用意ができるとすぐに、処理温度又はヒータの温度でショックを与えられる。
[0097]ボックス１２１６にて、窒化ソースガス（例えば、ＮＨ３）が堆積チャンバ内へ導入される。堆積の前に窒化ソースガスを予め流すことにより、基板の表面が予め窒化され、それにより、堆積すべき窒化物エッチストップ層の核生成を高めることができる。窒化ソースガスは、堆積チャンバ内へ直接的に導入され、キャリアガス及びシリコンソースの場合のようにチャンバをバイパスさせる必要はない。その１つの理由は、シリコンソース及びキャリアガスの流量が、形成される膜の均一性を高めるのに混合される前及び堆積前に安定化される必要があるということである。
[0098]ボックス１２１８にて、シリコンソースは、キャリアソースガスと混合される。混合の用意ができたとき、キャリアガス及びシリコンソースは、混合された後、チャンバ内へ直接的に流される。ボックス１２２０にて、窒化物エッチストップが基板の上部に形成される。ボックス１２２２にて、窒化物エッチストップ層が所望の厚さに形成されるとき、シリコンソースが閉じられる。ボックス１２２４にて、窒化ソースガスの流入は、窒化物エッチストップ層の後窒化のためある短い時間の間続けられる。
[0099]複数の窒化物エッチストップ層を互いに重ねて形成するとき、基板は、堆積チャンバから出され、次の層のために戻される。別の仕方として、基板は、例えば、ヒータから引き上げられて低い温度とされ、基板が次の堆積の用意ができるまで、シリコンソースはそらされる。すべての層が堆積されるまで、窒化物エッチストップ層を堆積する同じプロセスが繰り返される。
[0100]１つの実施形態では、堆積チャンバは、基板処理システム、例えば、クラスターツール１１００及びリアクタ１００の動作のすべてを制御するシステムコントローラ（コントローラ１１８０）に結合される。本発明の１つの実施形態では、システムコントローラ１１８０は、ハードディスクドライブ（メモリ１１８２）、フロッピーディスクドライブ及びプロセッサ１１８４を含む。プロセッサ１１８４は、シングルボードコンピュータ（ＳＢＣ）、アナログ及びデジタル入力/出力ボード、インターフェイスボード及びステッパモータコントローラボードを含む。
[0101]１つの実施形態では、システムコントローラ１１８０は、メモリ１１８２の如きコンピュータ読取り可能な媒体に記憶されたコンピュータプログラムであるシステム制御ソフトウエアを実行する。好ましくは、メモリ１１８２は、ハードディスクドライブであるが、このメモリ１１８２は、他の種類のメモリでもよい。コンピュータプログラムは、特定のプロセスの、タイミング、ガスの混合、チャンバの圧力、チャンバの温度、加熱アセンブリ、サセプタ位置及び他のパラメータを指令する命令のセットを含む。勿論、例えば、フロッピーディスクを含む別のメモリドライブ又は他の適当なドライブに記憶されているような他のコンピュータプログラムもコントローラ１１８０を制御するのに使用できる。ユーザとコントローラ１１８０との間のインターフェイスとして、モニター、キーボード及び／又はマウスの如き入力/出力デバイス１１８６を使用できる。こうして、システムコントローラ１１８０は、ここで説明した実施形態を実施する命令を実行することができる。
[0102]１つの実施形態では、窒化物エッチストップ層又は多層窒化物エッチストップ層が基板上に形成されるように命令のセットが書き込まれる。これら命令は、基板を単一ウエハ堆積チャンバに配置し、窒化物エッチストップ層の堆積の直前に基板に熱的ショックを与えるように命令する。それら命令は、基板を所望の堆積温度より実質的に低い温度に維持し、窒化物エッチストップ堆積の直前に所望の堆積温度で基板にショックを与えるように命令する。別の仕方として、それら命令は、堆積前に単一ウエハ堆積チャンバのヒータの上方で一定距離のところに基板を維持し、窒化物エッチストップ堆積の直前に基板をヒータに接触させ基板に熱的ショックが与えられるように命令する。これら命令は、更に、基板上に窒化物エッチストップ層を堆積するように命令する。
[0103]別の実施形態では、命令は、第１の窒化物エッチストップ層を基板上に堆積し、第２の窒化物エッチストップ層を第１の窒化物エッチストップ層上に堆積させて、多層窒化物エッチストップスタックを形成するように命令する。これら命令は、第１の窒化物エッチストップ層を堆積する前に基板に熱的ショックを与えるように命令し、更に別の仕方として、第２の窒化物エッチストップ層を堆積する前に基板に熱的ショックを与えるように命令する。これら命令は、更に、第１の窒化物エッチストップ層がそこに堆積された基板を単一ウエハ堆積チャンバから移動させ、第１の窒化物エッチストップ層の上に第２の窒化物エッチストップ層を堆積する直前に基板に熱的ショックを与えるように命令する。
[0104]本発明を幾つかの実施形態について説明してきたが、本発明は、これら説明した実施形態に限定されるものではないことは当業者には認識できるであろう。本発明の方法及び装置は、特許請求の範囲の記載の精神及び範囲内で種々変更及び変形して実施することのできるものである。従って、本明細書の記載は、それに限定するものでなく、単なる例示としてみなされるべきものである。
[0105]典型的な実施形態について開示したが、それら開示した実施形態に対して、特許請求の範囲の記載により限定される本発明の精神及び範囲内に入る種々の変更及び変形をなすことができるものである。
窒化物エッチストップ層を組み込んだデバイスの典型的な実施形態を例示する図である。 多層窒化物スタックを組み込んだデバイスの典型的な実施形態を例示する図である。 デバイスチャネル領域において引張り応力を誘導せしめる真性膜応力の効果を例示する図である。 デバイスチャネル領域において引張り応力を誘導せしめるための窒化物エッチストップ層の膜厚さの効果を例示する図である。 デバイスチャネル領域において引張り応力の誘導に対するスペーサー応力の効果を例示する図である。 窒化物エッチストップ層を形成する典型的な方法を例示する図である。 基板上に多層窒化物スタックを形成する典型的な方法を例示する図である。 基板上に多層窒化物スタックを形成する別の典型的な方法を例示する図である。 基板上に窒化物スペーサーを形成する典型的な方法を例示する図である。 本発明の多くの実施形態のために使用される単一ウエハ堆積チャンバの典型的な実施形態を例示する図である。 本発明の多くの実施形態のために使用される単一ウエハ堆積チャンバの典型的な実施形態を例示する図である。 本発明の多くの実施形態のために使用される単一ウエハ堆積チャンバの典型的な実施形態を例示する図である。 本発明の多くの実施形態のために使用される典型的なクラスターツールを例示する図である。 本発明の実施形態による窒化物エッチストップ層を形成するための典型的な方法を例示する図である。
符号の説明
９…半導体デバイス、１０…ゲート電極、１１…半導体デバイス、１２…基板、１３…チャネル領域、１４…スペーサー、１５…ソース領域、１６…ドレイン領域、１７…窒化物エッチストップ層（引張り応力誘導層）、１８…ゲート誘電体層、１９…多層窒化物エッチストップスタック、１００…リアクタ、１０２…基板、１０４…ヒータアセンブリ、１０６…チャンバ本体、１０８…反応チャンバ、１０９…温度制御ライナー、１１０…通路、１１６…加熱ディスク、１１８…螺旋状加熱素子、１２２…サセプタ、１３２…基板、１３４…入口ポート、１３６…リフターアセンブリ、１４２…リフトピン、１４４…コンタクトリフトプレート、１６６…移送ブレード、１１００…クラスターツール、１１０２…堆積チャンバ、１１０４…アニーリングチャンバ、１１０５…窒化シリコン堆積チャンバ、１１０６…ポリシリコン堆積チャンバ、１１０８…移送チャンバ、１１０９…ウエハハンドラ、１１１０…ロードロックシステム、１１１２…ウエハクリップ

Claims (33)

  1. 互いに重ねて形成された窒化物エッチストップ層を有する多層窒化物スタックを備え、上記窒化物エッチストップ層の各々は、膜形成処理を使用して形成されるアセンブリ。
  2. 上記窒化物エッチストップ層の各々は、互いに実質的に等しい厚さを有する、請求項１に記載のアセンブリ。
  3. 上記多層窒化物スタックは、該多層窒化物スタックが上に形成される基板に対して引張り応力を誘導する、請求項１に記載のアセンブリ。
  4. 上記多層窒化物スタックは、半導体デバイス上に形成されるコンフォーマル（conformal）膜である、請求項１に記載のアセンブリ。
  5. 上記多層窒化物スタックは、半導体デバイス上に形成されるコンフォーマル膜及び半導体デバイスのスペーサー壁のうちの少なくとも１つである、請求項１に記載のアセンブリ。
  6. ソース領域及びドレイン領域と、上記ソース領域と上記ドレイン領域との間に形成されたチャネル領域とを有する基板と、
    上記基板上に形成されたゲートスタックと、
    上記基板上に形成され、互いに重ねて形成された複数の窒化物層を有する窒化物スタックを含む引張り応力誘導層と、
    を備える半導体デバイス。
  7. 上記複数の窒化物層の各層は、互いに実質的に等しい厚さを有する、請求項６に記載の半導体デバイス。
  8. 上記窒化物スタックは、上記チャネル領域に対して引張り応力を誘導する、請求項６に記載の半導体デバイス。
  9. 上記引張り応力は、約１５０−４５０メガパスカルの値である、請求項８に記載の半導体デバイス。
  10. 上記ゲートスタックの各側に堆積されたスペーサーを更に備え、各スペーサーは、窒化物で形成されている、請求項６に記載の半導体デバイス。
  11. 各スペーサーは、制御される低い引張り応力窒化物で形成される、請求項６に記載の半導体デバイス。
  12. 上記ゲートスタックの各側に堆積されたスペーサーを更に備え、各スペーサーは、互いに重ねて形成された複数の窒化物層を有する別の窒化物スタックで形成される、請求項６に記載の半導体デバイス。
  13. 上記窒化物スタックは、２００オングストロームから１０００オングストロームまでの範囲の合計の厚さを有する、請求項６に記載の半導体デバイス。
  14. 半導体デバイスを形成する方法において、
    基板を与えるステップと、
    上記基板上に半導体デバイスを形成するステップと、
    上記基板上に引張り応力誘導層を形成するステップと、
    を備え、上記引張り応力誘導層は、互いに重ねて形成される複数の窒化物層を含むような方法。
  15. 上記半導体デバイスは、ソース領域及びドレイン領域と、そこに形成されるゲートスタックとを有し、上記引張り応力誘導層は、上記ソース領域及びドレイン領域と上記ゲートスタックとの上に形成される、請求項１４に記載の方法。
  16. 上記基板上に上記引張り応力誘導層を形成する前に半導体デバイス上にケイ化物層を形成するステップを更に備える、請求項１５に記載の方法。
  17. 上記ソース領域、ドレイン領域及びゲートスタックに対するコンタクトを生成するステップを更に備える、請求項１５に記載の方法。
  18. 上記引張り応力誘導層は、上記基板におけるチャネル領域へ引張り応力を誘導する、請求項１５に記載の方法。
  19. 上記基板は、シリコン構成基板、単結晶シリコン基板、ゲルマニウムシリコン基板及びシリコン・オン・インシュレータ基板のうちの１つである、請求項１５に記載の方法。
  20. 上記引張り応力誘導層は、約１５０メガパスカルと約４５０メガパスカルとの間の範囲の引張り応力を上記基板に誘導する、請求項１５に記載の方法。
  21. 上記引張り応力誘導層は、単一ウエハ堆積チャンバにて形成される、請求項１５に記載の方法。
  22. 上記引張り応力誘導層は、上記基板が堆積チャンバにて熱的ショックを与えられた直後に形成される、請求項１５に記載の方法。
  23. 半導体デバイスを形成する方法において、
    単一ウエハ堆積チャンバに基板を配置し、堆積の直前に上記基板に熱的ショックを与えるステップと、
    上記基板上に該基板に引張り応力を誘導する第１の窒化物エッチストップ層を堆積するステップと、
    を備える方法。
  24. 上記基板に熱的ショックを与えるステップは、上記基板を所望の堆積温度より実質的に低い温度に維持し、上記堆積の直前に上記所望の堆積温度で上記基板にショックを与えることを含む、請求項２３に記載の方法。
  25. 上記基板に熱的ショックを与えるステップは、上記堆積前に上記単一ウエハ堆積チャンバのヒータの上方で一定距離離れたところに上記基板を維持し、上記堆積の直前に上記基板を上記ヒータに接触させることを含み、上記ヒータは、上記基板を所望の堆積温度へと加熱するように設定される、請求項２３に記載の方法。
  26. 上記基板は、ソース領域及びドレイン領域と、そこに形成されたゲートスタックとを有し、上記引張り応力誘導層は、上記ソース領域及びドレイン領域と上記ゲートスタックとの上に形成される、請求項２３に記載の方法。
  27. 上記第１の窒化物エッチストップ層を堆積する前に上記ソース領域及びドレイン領域と上記ゲートスタックとの上にケイ化物層を形成するステップを更に備える、請求項２３に記載の方法。
  28. 上記第１の窒化物エッチストップ上に第２の窒化物エッチストップ層を堆積するステップを更に備え、上記第２の窒化物エッチストップ層及び第１の窒化物エッチストップは、上記基板に上記引張り応力を誘導する窒化物スタックを形成する、請求項２３に記載の方法。
  29. 上記第２の窒化物エッチストップ層を堆積するステップは、
    上記第１の窒化物エッチストップ層がそこに堆積された上記基板を、上記単一ウエハ堆積チャンバから取り出す段階と、
    上記第２の窒化物エッチストップ層を堆積する直前に上記基板に熱的ショックを与える段階と、
    を含む請求項２８に記載の方法。
  30. 上記基板に熱的ショックを与える段階は、所望の堆積温度より実質的に低い温度に上記基板を維持し、上記堆積の直前に上記基板に上記所望の堆積温度でショックを与えることを含む、請求項２９に記載の方法。
  31. 上記基板に熱的ショックを与える段階は、上記堆積の前に上記単一ウエハ堆積チャンバのヒータの上方で一定距離離れたところに上記基板を維持し、上記堆積の直前に上記基板を上記ヒータに接触させるようにすることを含む、請求項２９に記載の方法。
  32. 上記基板は、ソース領域及びドレイン領域と、そこに形成されたゲートスタックとを有し、上記引張り応力誘導層は、上記ソース領域及びドレイン領域と上記ゲートスタックとの上に形成される、請求項２９に記載の方法。
  33. 上記第１の窒化物エッチストップ層を堆積する前に上記ソース領域及びドレイン領域と上記ゲートスタックとの上にケイ化物層を形成するステップを更に含む、請求項３２に記載の方法。
JP2007520460A 2004-07-06 2005-07-05 応力制御を伴う窒化シリコン膜 Pending JP2008506262A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/885,969 US7488690B2 (en) 2004-07-06 2004-07-06 Silicon nitride film with stress control
PCT/US2005/023933 WO2006014471A1 (en) 2004-07-06 2005-07-05 Silicon nitride film with stress control

Publications (1)

Publication Number Publication Date
JP2008506262A true JP2008506262A (ja) 2008-02-28

Family

ID=35124326

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007520460A Pending JP2008506262A (ja) 2004-07-06 2005-07-05 応力制御を伴う窒化シリコン膜

Country Status (6)

Country Link
US (1) US7488690B2 (ja)
JP (1) JP2008506262A (ja)
KR (2) KR100903891B1 (ja)
CN (1) CN100536161C (ja)
TW (1) TWI345553B (ja)
WO (1) WO2006014471A1 (ja)

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009147199A (ja) * 2007-12-17 2009-07-02 Renesas Technology Corp 半導体装置および半導体装置の製造方法
US7977183B2 (en) * 2008-11-11 2011-07-12 Renesas Electronics Corporation Semiconductor device and method of manufacturing same
JP2012142586A (ja) * 2012-02-20 2012-07-26 Gas-Phase Growth Ltd 膜形成材料および膜形成方法
JP2013008828A (ja) * 2011-06-24 2013-01-10 Taiyo Nippon Sanso Corp シリコン絶縁膜の形成方法
JP2015510263A (ja) * 2012-01-26 2015-04-02 ノベラス・システムズ・インコーポレーテッドＮｏｖｅｌｌｕｓ Ｓｙｓｔｅｍｓ Ｉｎｃｏｒｐｏｒａｔｅｄ 紫外線を用いたコンフォーマルな膜蒸着の方法
JP2015233153A (ja) * 2011-06-03 2015-12-24 エア プロダクツ アンド ケミカルズ インコーポレイテッドＡｉｒ Ｐｒｏｄｕｃｔｓ Ａｎｄ Ｃｈｅｍｉｃａｌｓ Ｉｎｃｏｒｐｏｒａｔｅｄ ケイ素含有膜を堆積するための方法
US9673041B2 (en) 2010-04-15 2017-06-06 Lam Research Corporation Plasma assisted atomic layer deposition titanium oxide for patterning applications
JP2017130625A (ja) * 2016-01-22 2017-07-27 株式会社東芝 高周波スイッチ
US9786570B2 (en) 2012-11-08 2017-10-10 Novellus Systems, Inc. Methods for depositing films on sensitive substrates
US9793110B2 (en) 2010-04-15 2017-10-17 Lam Research Corporation Gapfill of variable aspect ratio features with a composite PEALD and PECVD method
US9875891B2 (en) 2014-11-24 2018-01-23 Lam Research Corporation Selective inhibition in atomic layer deposition of silicon-containing films
US9892917B2 (en) 2010-04-15 2018-02-13 Lam Research Corporation Plasma assisted atomic layer deposition of multi-layer films for patterning applications
US9997357B2 (en) 2010-04-15 2018-06-12 Lam Research Corporation Capped ALD films for doping fin-shaped channel regions of 3-D IC transistors
US10037884B2 (en) 2016-08-31 2018-07-31 Lam Research Corporation Selective atomic layer deposition for gapfill using sacrificial underlayer
US10043655B2 (en) 2010-04-15 2018-08-07 Novellus Systems, Inc. Plasma activated conformal dielectric film deposition
US10062563B2 (en) 2016-07-01 2018-08-28 Lam Research Corporation Selective atomic layer deposition with post-dose treatment
US10269559B2 (en) 2017-09-13 2019-04-23 Lam Research Corporation Dielectric gapfill of high aspect ratio features utilizing a sacrificial etch cap layer
US10373806B2 (en) 2016-06-30 2019-08-06 Lam Research Corporation Apparatus and method for deposition and etch in gap fill
US11646198B2 (en) 2015-03-20 2023-05-09 Lam Research Corporation Ultrathin atomic layer deposition film accuracy thickness control

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7122222B2 (en) * 2003-01-23 2006-10-17 Air Products And Chemicals, Inc. Precursors for depositing silicon containing films and processes thereof
JP4444027B2 (ja) * 2004-07-08 2010-03-31 富士通マイクロエレクトロニクス株式会社 ｎチャネルＭＯＳトランジスタおよびＣＭＯＳ集積回路装置
DE102004047631B4 (de) * 2004-09-30 2010-02-04 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum Ausbilden einer Halbleiterstruktur in Form eines Feldeffekttransistors mit einem verspannten Kanalgebiet und Halbleiterstruktur
US7429775B1 (en) 2005-03-31 2008-09-30 Xilinx, Inc. Method of fabricating strain-silicon CMOS
US7423283B1 (en) 2005-06-07 2008-09-09 Xilinx, Inc. Strain-silicon CMOS using etch-stop layer and method of manufacture
US7655991B1 (en) * 2005-09-08 2010-02-02 Xilinx, Inc. CMOS device with stressed sidewall spacers
US7456058B1 (en) * 2005-09-21 2008-11-25 Advanced Micro Devices, Inc. Stressed MOS device and methods for its fabrication
US7936006B1 (en) 2005-10-06 2011-05-03 Xilinx, Inc. Semiconductor device with backfilled isolation
US8729635B2 (en) * 2006-01-18 2014-05-20 Macronix International Co., Ltd. Semiconductor device having a high stress material layer
US9048180B2 (en) * 2006-05-16 2015-06-02 Texas Instruments Incorporated Low stress sacrificial cap layer
US7824968B2 (en) * 2006-07-17 2010-11-02 Chartered Semiconductor Manufacturing Ltd LDMOS using a combination of enhanced dielectric stress layer and dummy gates
US7790635B2 (en) * 2006-12-14 2010-09-07 Applied Materials, Inc. Method to increase the compressive stress of PECVD dielectric films
US7968949B2 (en) * 2007-01-30 2011-06-28 International Business Machines Corporation Contact forming method and related semiconductor device
US7678698B2 (en) * 2007-05-04 2010-03-16 Freescale Semiconductor, Inc. Method of forming a semiconductor device with multiple tensile stressor layers
US20090014807A1 (en) * 2007-07-13 2009-01-15 Chartered Semiconductor Manufacturing, Ltd. Dual stress liners for integrated circuits
CN101399186B (zh) * 2007-09-24 2010-06-02 联华电子股份有限公司 氮化硅间隙填充层及其形成方法
DE102007052050B4 (de) * 2007-10-31 2010-04-08 Advanced Micro Devices, Inc., Sunnyvale Halbleiterbauelement und Verfahren zum Erhöhen der Ätzselektivität während der Strukturierung einer Kontaktstruktur des Halbleiterbauelements
US20090142891A1 (en) * 2007-11-30 2009-06-04 International Business Machines Corporation Maskless stress memorization technique for cmos devices
JP5309619B2 (ja) 2008-03-07 2013-10-09 ソニー株式会社 半導体装置およびその製造方法
US7863201B2 (en) * 2008-03-24 2011-01-04 Samsung Electronics Co., Ltd. Methods of forming field effect transistors having silicided source/drain contacts with low contact resistance
JP5282978B2 (ja) * 2009-12-18 2013-09-04 日立電線株式会社 Ｉｉｉ族窒化物半導体基板
CN102213877B (zh) * 2010-04-06 2013-10-02 北京京东方光电科技有限公司 阵列基板、液晶面板及其制造方法
CN102299101B (zh) * 2010-06-25 2014-10-01 中芯国际集成电路制造(上海)有限公司 刻蚀终止层的制作方法
US8809152B2 (en) 2011-11-18 2014-08-19 International Business Machines Corporation Germanium oxide free atomic layer deposition of silicon oxide and high-k gate dielectric on germanium containing channel for CMOS devices
KR101847629B1 (ko) 2012-02-10 2018-04-10 삼성전자주식회사 반도체 소자
CN106611701A (zh) * 2015-10-27 2017-05-03 中微半导体设备(上海)有限公司 一种半导体器件的制备方法
US10566446B2 (en) * 2018-05-30 2020-02-18 Globalfoundries Inc. Mitigation of hot carrier damage in field-effect transistors
US11222820B2 (en) 2018-06-27 2022-01-11 International Business Machines Corporation Self-aligned gate cap including an etch-stop layer
US11646242B2 (en) 2018-11-29 2023-05-09 Qorvo Us, Inc. Thermally enhanced semiconductor package with at least one heat extractor and process for making the same
US20200235066A1 (en) 2019-01-23 2020-07-23 Qorvo Us, Inc. Rf devices with enhanced performance and methods of forming the same
KR20210129656A (ko) 2019-01-23 2021-10-28 코르보 유에스, 인크. Rf 반도체 디바이스 및 이를 형성하는 방법
US20210134699A1 (en) * 2019-11-01 2021-05-06 Qorvo Us, Inc. Rf devices with nanotube particles for enhanced performance and methods of forming the same
US11923238B2 (en) 2019-12-12 2024-03-05 Qorvo Us, Inc. Method of forming RF devices with enhanced performance including attaching a wafer to a support carrier by a bonding technique without any polymer adhesive

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001319972A (ja) * 2000-05-12 2001-11-16 Sony Corp 半導体装置の製造方法
JP2003060201A (ja) * 2001-08-13 2003-02-28 Hitachi Ltd 半導体装置の製造方法
JP2003060076A (ja) * 2001-08-21 2003-02-28 Nec Corp 半導体装置及びその製造方法
JP2003086708A (ja) * 2000-12-08 2003-03-20 Hitachi Ltd 半導体装置及びその製造方法
JP2005175121A (ja) * 2003-12-10 2005-06-30 Renesas Technology Corp 半導体装置の製造方法および半導体装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4946710A (en) * 1987-06-02 1990-08-07 National Semiconductor Corporation Method for preparing PLZT, PZT and PLT sol-gels and fabricating ferroelectric thin films
JP3050193B2 (ja) * 1997-11-12 2000-06-12 日本電気株式会社 半導体装置及びその製造方法
US6323519B1 (en) * 1998-10-23 2001-11-27 Advanced Micro Devices, Inc. Ultrathin, nitrogen-containing MOSFET sidewall spacers using low-temperature semiconductor fabrication process
US6261891B1 (en) * 2000-01-28 2001-07-17 United Microelectronics Corp. Method of forming a passivation layer of a DRAM
US6515350B1 (en) * 2000-02-22 2003-02-04 Micron Technology, Inc. Protective conformal silicon nitride films and spacers
US6518626B1 (en) * 2000-02-22 2003-02-11 Micron Technology, Inc. Method of forming low dielectric silicon oxynitride spacer films highly selective of etchants
US6559007B1 (en) * 2000-04-06 2003-05-06 Micron Technology, Inc. Method for forming flash memory device having a tunnel dielectric comprising nitrided oxide
US6850250B2 (en) * 2000-08-29 2005-02-01 Sony Corporation Method and apparatus for a declarative representation of distortion correction for add-on graphics in broadcast video
US20020081811A1 (en) * 2000-12-27 2002-06-27 Pietro Foglietti Low-temperature deposition of silicon nitride/oxide stack
KR100385857B1 (ko) * 2000-12-27 2003-06-02 한국전자통신연구원 SiGe MODFET 소자 제조방법
US6500772B2 (en) * 2001-01-08 2002-12-31 International Business Machines Corporation Methods and materials for depositing films on semiconductor substrates
JP4771607B2 (ja) * 2001-03-30 2011-09-14 富士通セミコンダクター株式会社 半導体装置及びその製造方法
US6534807B2 (en) * 2001-08-13 2003-03-18 International Business Machines Corporation Local interconnect junction on insulator (JOI) structure
US6660598B2 (en) * 2002-02-26 2003-12-09 International Business Machines Corporation Method of forming a fully-depleted SOI ( silicon-on-insulator) MOSFET having a thinned channel region
KR100953332B1 (ko) * 2002-12-31 2010-04-20 동부일렉트로닉스 주식회사 반도체 장치의 제조 방법
KR100652791B1 (ko) * 2003-12-18 2006-11-30 주식회사 하이닉스반도체 반도체소자 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001319972A (ja) * 2000-05-12 2001-11-16 Sony Corp 半導体装置の製造方法
JP2003086708A (ja) * 2000-12-08 2003-03-20 Hitachi Ltd 半導体装置及びその製造方法
JP2003060201A (ja) * 2001-08-13 2003-02-28 Hitachi Ltd 半導体装置の製造方法
JP2003060076A (ja) * 2001-08-21 2003-02-28 Nec Corp 半導体装置及びその製造方法
JP2005175121A (ja) * 2003-12-10 2005-06-30 Renesas Technology Corp 半導体装置の製造方法および半導体装置

Cited By (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009147199A (ja) * 2007-12-17 2009-07-02 Renesas Technology Corp 半導体装置および半導体装置の製造方法
US8779522B2 (en) 2008-11-11 2014-07-15 Renesas Electronics Corporation Semiconductor device and method of manufacturing same
US7977183B2 (en) * 2008-11-11 2011-07-12 Renesas Electronics Corporation Semiconductor device and method of manufacturing same
US10559468B2 (en) 2010-04-15 2020-02-11 Lam Research Corporation Capped ALD films for doping fin-shaped channel regions of 3-D IC transistors
US9892917B2 (en) 2010-04-15 2018-02-13 Lam Research Corporation Plasma assisted atomic layer deposition of multi-layer films for patterning applications
US10043657B2 (en) 2010-04-15 2018-08-07 Lam Research Corporation Plasma assisted atomic layer deposition metal oxide for patterning applications
US9673041B2 (en) 2010-04-15 2017-06-06 Lam Research Corporation Plasma assisted atomic layer deposition titanium oxide for patterning applications
US11133180B2 (en) 2010-04-15 2021-09-28 Lam Research Corporation Gapfill of variable aspect ratio features with a composite PEALD and PECVD method
US11011379B2 (en) 2010-04-15 2021-05-18 Lam Research Corporation Capped ALD films for doping fin-shaped channel regions of 3-D IC transistors
US10043655B2 (en) 2010-04-15 2018-08-07 Novellus Systems, Inc. Plasma activated conformal dielectric film deposition
US9793110B2 (en) 2010-04-15 2017-10-17 Lam Research Corporation Gapfill of variable aspect ratio features with a composite PEALD and PECVD method
US9997357B2 (en) 2010-04-15 2018-06-12 Lam Research Corporation Capped ALD films for doping fin-shaped channel regions of 3-D IC transistors
US10361076B2 (en) 2010-04-15 2019-07-23 Lam Research Corporation Gapfill of variable aspect ratio features with a composite PEALD and PECVD method
JP2015233153A (ja) * 2011-06-03 2015-12-24 エア プロダクツ アンド ケミカルズ インコーポレイテッドＡｉｒ Ｐｒｏｄｕｃｔｓ Ａｎｄ Ｃｈｅｍｉｃａｌｓ Ｉｎｃｏｒｐｏｒａｔｅｄ ケイ素含有膜を堆積するための方法
US10319584B2 (en) 2011-06-03 2019-06-11 Versum Materials Us, Llc Compositions and processes for depositing carbon-doped silicon-containing films
JP2013008828A (ja) * 2011-06-24 2013-01-10 Taiyo Nippon Sanso Corp シリコン絶縁膜の形成方法
JP2015510263A (ja) * 2012-01-26 2015-04-02 ノベラス・システムズ・インコーポレーテッドＮｏｖｅｌｌｕｓ Ｓｙｓｔｅｍｓ Ｉｎｃｏｒｐｏｒａｔｅｄ 紫外線を用いたコンフォーマルな膜蒸着の方法
JP2012142586A (ja) * 2012-02-20 2012-07-26 Gas-Phase Growth Ltd 膜形成材料および膜形成方法
US10741458B2 (en) 2012-11-08 2020-08-11 Novellus Systems, Inc. Methods for depositing films on sensitive substrates
US9786570B2 (en) 2012-11-08 2017-10-10 Novellus Systems, Inc. Methods for depositing films on sensitive substrates
US10008428B2 (en) 2012-11-08 2018-06-26 Novellus Systems, Inc. Methods for depositing films on sensitive substrates
US9875891B2 (en) 2014-11-24 2018-01-23 Lam Research Corporation Selective inhibition in atomic layer deposition of silicon-containing films
US10804099B2 (en) 2014-11-24 2020-10-13 Lam Research Corporation Selective inhibition in atomic layer deposition of silicon-containing films
US11646198B2 (en) 2015-03-20 2023-05-09 Lam Research Corporation Ultrathin atomic layer deposition film accuracy thickness control
US10347655B2 (en) 2016-01-22 2019-07-09 Kabushiki Kaisha Toshiba Semiconductor switch
JP2017130625A (ja) * 2016-01-22 2017-07-27 株式会社東芝 高周波スイッチ
US10373806B2 (en) 2016-06-30 2019-08-06 Lam Research Corporation Apparatus and method for deposition and etch in gap fill
US10957514B2 (en) 2016-06-30 2021-03-23 Lam Research Corporation Apparatus and method for deposition and etch in gap fill
US10679848B2 (en) 2016-07-01 2020-06-09 Lam Research Corporation Selective atomic layer deposition with post-dose treatment
US10062563B2 (en) 2016-07-01 2018-08-28 Lam Research Corporation Selective atomic layer deposition with post-dose treatment
US10037884B2 (en) 2016-08-31 2018-07-31 Lam Research Corporation Selective atomic layer deposition for gapfill using sacrificial underlayer
US10269559B2 (en) 2017-09-13 2019-04-23 Lam Research Corporation Dielectric gapfill of high aspect ratio features utilizing a sacrificial etch cap layer

Also Published As

Publication number Publication date
US20060009041A1 (en) 2006-01-12
KR20080112370A (ko) 2008-12-24
KR101022898B1 (ko) 2011-03-16
TWI345553B (en) 2011-07-21
WO2006014471A1 (en) 2006-02-09
US7488690B2 (en) 2009-02-10
CN1989622A (zh) 2007-06-27
TW200604093A (en) 2006-02-01
CN100536161C (zh) 2009-09-02
KR20070029829A (ko) 2007-03-14
KR100903891B1 (ko) 2009-06-19

Similar Documents

Publication Publication Date Title
JP2008506262A (ja) 応力制御を伴う窒化シリコン膜
KR101037451B1 (ko) 실리콘 게르마늄 재료 및 응력이 가해진 실리콘 질화물층을 포함하는 기판
US7473655B2 (en) Method for silicon based dielectric chemical vapor deposition
US7365029B2 (en) Method for silicon nitride chemical vapor deposition
US7939455B2 (en) Method for forming strained silicon nitride films and a device containing such films
JP7118512B2 (ja) 反応性アニールを使用する間隙充填
KR101552005B1 (ko) Ｆｉｎｆｅｔ를 위한 ｎ 금속
JP4658963B2 (ja) 高品質低温窒化シリコン層を形成する方法及び装置
US7651961B2 (en) Method for forming strained silicon nitride films and a device containing such films
TW201441408A (zh) 包含氮化矽之膜的電漿輔助原子層沉積
US6991999B2 (en) Bi-layer silicon film and method of fabrication
TW200919553A (en) Modulating the stress of poly-crystaline silicon films and surrounding layers through the use of dopants and multi-layer silicon films with controlled crystal structure
JP5018473B2 (ja) 半導体装置の製造方法
KR20050085779A (ko) 고품질 저온 실리콘질화물층 형성 방법 및 장치
US6726955B1 (en) Method of controlling the crystal structure of polycrystalline silicon
US20150179743A1 (en) Graphene as a Ge Surface Passivation Layer to Control Metal-Semiconductor Junction Resistivity
US7303990B2 (en) Nickel-silicon compound forming method, semiconductor device manufacturing method, and semiconductor device
US20100203243A1 (en) Method for forming a polysilicon film
US6660621B1 (en) Method of forming ultra-shallow junctions in a semiconductor wafer with silicon layer deposited from a gas precursor to reduce silicon consumption during salicidation
US20230299175A1 (en) Gate spacer and formation method thereof
WO2004036636A1 (en) A film stack having a silicon germanium layer and a thin amorphous seed layer
JPH05102080A (ja) 半導体装置の製造方法
KR20090037262A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080707

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20101130

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120403

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120413

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120529