CN1953170A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN1953170A
CN1953170A CNA2006101320271A CN200610132027A CN1953170A CN 1953170 A CN1953170 A CN 1953170A CN A2006101320271 A CNA2006101320271 A CN A2006101320271A CN 200610132027 A CN200610132027 A CN 200610132027A CN 1953170 A CN1953170 A CN 1953170A
Authority
CN
China
Prior art keywords
electrode
hole
wiring layer
electric capacity
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006101320271A
Other languages
English (en)
Other versions
CN100499106C (zh
Inventor
富留宫正之
大窪宏明
中柴康隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1953170A publication Critical patent/CN1953170A/zh
Application granted granted Critical
Publication of CN100499106C publication Critical patent/CN100499106C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805—Capacitors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种半导体器件，在多个布线层的每一层中与常规布线一起形成四片条状电极，条状电极纵向方向相同，多个布线层按照彼此相同的设计规则提供。在每个布线层中，第一和第二电极中每一个的两片彼此平行形成，另外，并且彼此远离。然后，在每一层中形成的第一电极通过第一通孔彼此连接，在每一层中形成的第二电极通过第二通孔彼此连接，通过连接第一电极和第一通孔形成的第一结构主体与地线连接，并且通过连接第二电极和第二通孔形成的第二结构主体与电源线连接。

Description

半导体器件
本申请是国家申请号为200410001852.9、申请日为2004年1月14、发明名称为“半导体器件”之申请的分案申请。
技术领域
本发明涉及一种具有MIM(金属-绝缘体-金属)电容的半导体器件，具体地是一种半导体器件，其制造过程已经被简化。
背景技术
例如，如‘M.Armacost等所著的文献“A High Reliability MetalInsulator Metal Capacitor for 0.18μm Copper Technology”IEDM 2000PP.157-160’所揭示的，当在半导体器件中传统地形成电容时，在衬底上按照顺序把下电极、电容绝缘膜和上电极以形成MIM电容。
图1示出了具有传统MIM电容的半导体器件的截面图。如图1所示，在传统半导体器件中，在衬底101上提供氧化物膜102，并且在其上提供金属制成的下电极103。然后，在下电极103上提供电容绝缘膜104，在电容绝缘膜104上提供上电极105以及在上电极上提供帽盖膜106。上电极105通过下面层107和通孔108与布线109连接，并且下电极103通过下面层107和通孔110与布线111连接。因此，下电极103、电容绝缘膜104和上电极105形成MIM电容112。而且，下电极103、电容绝缘膜104和上电极105以及类似物掩埋在中间层绝缘膜113中。
而且，例如，日本专利公开号2002-222934的公开物揭示了一种技术，其中电容绝缘膜和上电极被形成来覆盖下电极，并且通过不仅使用下电极的上表面而且使用下电极的侧面来形成MIM电容。
图2A示出了具有传统MIM电容的半导体器件的平视图。图2B是图2A中所示的从线D-D看的截面图。如图2A和2B所示，提供硅衬底121来用于传统半导体器件，并且在硅衬底121表面上的一部分形成扩散层122。而且，在硅衬底121上提供中间层绝缘膜123，并且在中间层绝缘膜123上形成与扩散层122连接的栓塞124。而且，在中间层绝缘膜123上提供下电极125使得与栓塞124相连，并且提供势垒绝缘层126和高介电常数膜127来覆盖下电极125。然后，势垒绝缘层126和高介电常数膜127形成电容绝缘膜128。而且，提供上电极129来覆盖电容绝缘膜128。因此，下电极125、电容绝缘膜128和上电极129形成电容130。根据现有技术，电容不仅在下电极125的上表面形成而且在其侧面上也形成。
可是，上面描述的现有技术有以下问题。如上所述，在通过按顺序层压下电极、电容绝缘膜和上电极来形成电容时，下电极与其它布线在半导体器件的布线层上同时形成。可是，当使用常见的中间层绝缘膜作为电容绝缘膜时，由于中间层绝缘膜的厚度约为0.3到1.0μm，电容绝缘膜就变得很厚，并且减小了电容的电容值。由此，其厚度约为50nm的绝缘膜专门形成来作为电容绝缘膜，并且在电容绝缘膜上形成上电极。结果是，需要用来形成电容绝缘膜和上电极的专门处理，与没有形成电容的情形相比较，掩膜数目的增加约为1到2片并且还需要有另外的蚀刻处理。因此，半导体器件的制造过程就变得复杂，其导致制造费用的增加。
发明内容
本发明的一个目的是提供一种半导体器件，其在具有MIM电容的半导体器件中形成电容时不需要专门处理。
根据本发明的半导体器件包括多个布线层，它们被彼此层压，其中每个布线层包括中间层绝缘膜；第一和第二电极，其掩埋在中间层绝缘膜中，并且彼此远离；第一通孔，其将所述第一电极和本布线层的上层或下层中的所述第一电极彼此连接；以及第二通孔，其将所述第二电极和本布线层的上层或下层中的所述第二电极彼此连接，并且所述第一电极和所述第一通孔连接到第一端子，所述第二电极和所述第二通孔连接到第二端子，以及在所述第一电极和所述第一通孔以及所述第二电极和所述第二通孔之间形成一电容。
在本发明中，在半导体器件的布线层中，第一和第二电极可以和常规布线层同时形成，并且第一和第二通孔与常规通孔同时形成。由此，不需要提供用于形成电容的专门处理。而且，在多个布线层中形成第一和第二电极，第一通孔连接第一电极，第二通孔连接第二电极，第一电极和第一通孔都连接到第一端子上，并且第二电极和第二通孔都连接到第二端子上，使得在在第一端子和第一通孔与第二电极和第二通孔之间形成电容。如上所述，通过在垂直堆叠结构中形成电容结构，可以增加单位面积上的电容值。
而且，优选地是按照彼此间相同的设计规则来提供多个布线层。因此，可以在每个布线层中形成带有相同外形的第一和第二电极，其方便电容的设计，而且还提高了单位面积上的电容值。
而且，优选地是在三个或更多的层上提供布线层。因此，在垂直堆叠结构上形成电容结构的影响变得明显，其还提高了单位面积上的电容值。
而且，优选地，从布线层的层压方向看，多个第一通孔安放在彼此交叠的位置上；并且多个第二通孔安放在彼此交叠的位置。因此，在一个布线层中提供的第一通孔和另一个布线层中提供的第一通孔之间的距离变小，并且由第一电极和第一通孔组成的结构主体的内部阻抗可以减小。同样，由第二电极和第二通孔组成的结构主体的内部阻抗可以同样减小。另外，由于在同一布线层的第一通孔和第二通孔之间的距离小，就增加了第一通孔和第二通孔之间的电容值。
而且，优选地，从布线层的层压方向看，多个第一电极安放在彼此交叠的位置；并且多个第二电极安放彼此交叠的位置。因此，从布线层的层压方向看，可以减小电容的面积，并且作为结果，增加了单位面积上的电容值。
而且，优选地，在同一布线层上的第一和第二电极之间的距离是0.3μm或更少，更加优选地是为0.2μm或更少。因此电极之间的距离就变成与约为传统电容绝缘膜的厚度(比如，50nm)约4至6倍一样小，并且增加了电容值。
而且，优选地，在同一布线层，第一电极和第二电极之间的距离为根据布线层设计规则所允许的最小值，并且优选地第一通孔和在最靠近第一通孔位置形成的第二通孔之间的距离为根据布线层设计规则所允许的最小值。而且，优选地，每个电极中的通孔沿着电极纵向安放在一条直线上，并且所有第一通孔被安放来使其分别面对第二通孔。因此，在同一布线层，第一电极和第二电极之间的距离以及第一通孔和第二通孔之间的距离可以小，从而增加了电容的电容值。
而且，优选地，第一和第二电极成彼此平行的条状。因此，可以增加在第一和第二电极中对电容的电容值有贡献的侧的面积，并且增加单位面积上电容的电容值。
在这点上，优选地，对于第一和第二电极，提供多个第一和第二通孔，并且安放在多个第一和第二电极的纵向上。因此，所有第一通孔面对第二通孔，并且增加了整个电容的电容值。
而且，在这点上，优选地，在第一电极的纵向方向上的第一通孔之间的距离要大于在每个布线层中邻近的第一和第二电极的第一通孔和第二通孔之间的距离，并且在第二电极的纵向方向上的第二通孔之间的距离要大于在每个布线层中邻近的第一和第二电极的第一通孔和第二通孔之间的距离。因此，当形成第一和第二通孔时，不需要增加第一和第二通孔之间的距离就可以保证光刻法的准确性，并且可以防止第一通孔和第二通孔接触。
另外，第一和第二通孔中至少一个是在第一和第二电极的纵向上延伸的狭缝形通孔。
而且，根据本发明的半导体器件包括集成电路，并且第一和第二通孔的直径可以大于在集成电路部分提供的孔的直径。因此，增加了第一和第二通孔的侧面积，第一和第二通孔之间的间距变小，第一和第二通孔之间的电容值增加。
而且，第一端子与地线相连，第二端子与电源线相连，电容可以是一个与电源并联的去耦电容。因此，可以吸收电源噪声，并且半导体器件工作稳定。
而且，根据本发明的半导体器件包括上电极，位于包括在所述第一和第二电极紧下方区域的区域，且与所述第一和第二端子中的一个连接；绝缘膜，位于上电极下方；下电极，位于绝缘膜下方且与所述第一和第二端子中的另一个连接，其中在所述上电极和所述下电极之间形成另一个电容。因此，可以获得电容和另一个电容的总电容值，它还提高了单位面积上的电容值。
而且，半导体器件包括N型半导体层，位于包括在所述的第一和第二电极紧下方区域的区域，并且与所述的第一和第二端子中施加稍高电压的一个端子连接；以及P型半导体层，位于包括在所述电极紧下方区域的区域来与所述N型半导体层接触，并且与所述的第一和第二端子中施加稍低电压的一个端子连接，其中在所述N型半导体层和所述P型半导体层之间形成再一个电容。因此可以获得电容和另一个电容的总电容值，它还提高了单位面积上的电容值。
而且，半导体器件包括安放在布线层下方的半导体衬底，并且半导体衬底包括N型半导体区，位于包括在所述第一和第二电极紧下方区域的区域，并且与所述第一和第二端子中施加稍高电压的一个端子连接；以及P型半导体区，位于包括在所述电极紧下方区域的区域来与所述N型半导体区接触，并且与所述第一和第二端子中施加稍低电压的一个端子连接，其中在所述N型半导体区和所述P型半导体区之间形成再一个电容。因此可以获得电容和另一个电容的总电容值，它还提高了单位面积上的电容值。
根据本发明，第一和第二电极可以与常规布线同时形成，并且第一通孔和第二通孔可以在半导体器件的每一布线层中与常规通孔同时形成。由此，不需要形成电容的专门处理就可以制造具有MIM电容的半导体器件。
附图说明
图1示出了具有传统MIM电容的半导体器件的截面图；
图2A示出了具有另一种传统MIM电容的半导体器件的平视图，以及图2B是图2A中沿着线D-D取的截面图；
图3示出了根据本发明的实施例在半导体器件中提供的MIM电容的全景图；
图4示出了MIM电容的平视图
图5A是图4中所示沿线A-A取的截面图，以及图5B是沿线B-B取的截面图。
具体实施方式
在下面将会参照附图对本发明的优选实施例进行专门描述。图3示出了根据本实施例在半导体器件中提供的MIM电容的全景图，图4示出了MIM电容的平视图，图5A是图4中所示沿线A-A取的截面图，以及图5B是沿线B-B取的截面图。
如图3所示，根据本实施例的半导体器件提供有半导体衬底(没有示出)，以及在衬底上层压的多个布线层，比如9层。在9个布线层中，从底层数，也就是从半导体衬底开始，第二到第五布线层(下文中，称为布线层M2到M5)是中间布线层，其彼此之间使用相同的设计规则来提供。从底层开始第六到第九布线层(下文中，称为布线层M6到M9)是全局布线层，其布线规则不同于布线层M2到M5的布线规则，并且最小尺寸要大于布线层M2到M5的最小尺寸。而且，底层布线层(布线层M1)的布线规则不同于布线层M2到M5的布线规则，并且最小尺寸要小于布线层M2到M5的最小尺寸。
而且，如图5A和5B所示，在每个布线层上提供中间层绝缘膜1，在中间层绝缘膜1的表面提供布线，并且在中间层绝缘膜1中的布线下方提供通孔，通孔将布线和在布线下方的布线层中提供的另一布线彼此连接。
具体地，在半导体器件的电容形成区，在中间层绝缘膜1的表面上与布线相同的层上掩埋纵向方向相同的四片条状电极。具体地，在布线层M2中，在布线层M2的表面上提供电极2A和2B中每个两片，其彼此交替平行排放，另外在正交于布线层M2到M5的层压方向上彼此远离。同样，在布线层M3、布线层M4和布线层M5中，电极3A和3B、电极4A和4B和电极5A和5B中每个电极两片彼此分别交替平行排放，另外彼此远离。在半导体器件的常规布线形成过程中，电极2A到5B已经与布线在一个区同时形成，但不是在电容形成区。
另一方面，全局布线层，也就是，在布线层M6到M9中的任一个布线层，提供有地线GND和电源线VDD。然后，例如通过通孔(没有示出)将布线层M5中提供的电极5A与地线GND相连，并且例如通过通孔(没有示出)将布线层M5中提供的电极5B与电源线VDD相连。电极2A到5B在纵向上的长度例如为10到100μm。宽度可以是设计规则允许的尺寸，其比如为0.3μm或更小，并且比如是0.14μm，即设计规则允许的最小尺寸。而且，电极2A和电极2B之间的距离是设计规则允许的最小尺寸，其比如为0.3μm或更小(例如为0.14μm)。相同的情况也适用于电极3A和3B之间的距离、电极4A和电极4B之间的距离以及电极5A和5B之间的距离，其比如为0.3μm或更小(例如为0.14μm)。假如布线层之间的间隔宽于0.14μm，其比如为0.28μm，当布线层的厚度形成得大于0.3μm，其比如为0.45到0.6μm时，可以得到一个电容值，其值基本等同于当布线层间隔设置为0.14μm时值的2/3。
而且，如图4、5A和5B所示，在布线层M3中提供多个通孔VA3，通孔VA3将电极2A与电极3A连接。通孔VA3沿着电极2A和3A的纵向方向在一条直线上安放。从布线层的层压方向看，通孔VA3的形状被设计成例如方形，并且方形的边长为例如0.13μm。
而且，在布线层M3中提供多个通孔VB3，通孔VB3将电极2B与电极3B连接。通孔VB3的排列、形状和尺寸与通孔VA3的一样。同样，在布线层M4中提供多个通孔VA4，其将电极3A与电极4A连接。在布线层M4中提供多个通孔VB4，其将电极3B与电极4B连接。在布线层M5中提供多个通孔VA5，其将电极4A与电极5A连接。在布线层M5中提供多个通孔VB5，其将电极4B与电极5B连接。在半导体器件的常规布线形成过程中，通孔VA3到VB5已经不是在电容形成区的区中的布线一起同时形成。
在上述的结构中，如图3所示，电极2A到5A和通孔VA3到VA5彼此连接来形成结构主体10A，并且结构主体10A通过端子(没有示出)与地线GND连接。另外，电极2B到5B和通孔VB3到VB5彼此连接来形成结构主体10B，并且结构主体10B通过另一端子(没有示出)与电源线VDD连接。结构主体10A和结构主体10B彼此绝缘。
通孔VA3和其邻近通孔VB3之间的距离a(参见图4)是例如0.15μm。通孔VA4和其邻近通孔VB4之间的距离以及通孔VA5和其邻近通孔VB5之间的距离也是一样。而且，在电极纵向方向上，通孔VA3之间的距离b(参见图4)要大于上述距离，其为例如0.17μm到0.19μm。同样的情形适用于通孔VA4到VB5。当布线之间的间隔宽为例如0.28μm时，通孔的尺寸增加到约为例如0.28μm，或者通孔的高度增加，使得通过通孔侧面积的总量来补偿因布线的稍宽间隔引起的电容减小。
注意到图4、5A和5B示出的一个例子，其中将三个通孔与一个电极连接来简化图形，但是此实施例并不局限在这上，例如可以用4个或更多个通孔与一个电极连接。
接下来，描述根据本实施例的描述半导体器件的工作。当地电势施加在地线GND上时，地电势施加到由电极5A、通孔VA5、电极4A、通孔VA4、电极3A、通孔VA3以及电极2A组成的结构主体10A上。而且，当电源电势施加到电源线VDD上时，电源电势施加到由电极5B、通孔VB5、电极4B、通孔VB4、电极3B、通孔VB3以及电极2B组成的结构主体10B上。由于结构主体10A和结构主体10B彼此绝缘，在结构主体10A和结构主体10B之间形成电容C。具体地，彼此邻近的电极2A和2B、电极3A和3B、电极4A和4B和电极5A和5B之间的间隔，以及彼此邻近的通孔VA3和VB3、通孔VA4和VB4和通孔VA5和VB5之间的间隔主要成为电容。电容C是与电源线并联的去耦电容，其能吸收电源噪声。
在本实施例中，电极2A和2B可以与常规布线在布线层M2中同时形成。按照同样方式，电极3A到5B可以与常规布线在每个布线层中同时形成。另外，通孔VA3和VB3可以在布线层M3中与常规通孔同时形成。同样，通孔VA4到VB5可以在每一个布线层中与常规通孔同时形成。因此，不需要形成电容C的专门处理。
而且，在本实施例中的布线层M2到M5中形成带有4层垂直堆叠结构的电容C。因此，单位面积上的电容C的电容值大。
而且，因此在布线层M2到M5中形成电极2A到5B，其设计规则彼此相同，所以电极2A到5A都形成相同的条形形状，并且从布线层的层压方向看，形成的电极2A到5A以及电极2B到5B彼此交叠。而且，通孔VA3到VB5形成的形状相同，并且从布线层的层压方向看，形成的通孔VA3到VA5以及通孔VB3到VB5形成彼此交叠。因此，减小了结构主体10A和结构主体10B之间的内部阻抗，并且结构主体10A中的通孔和结构主体10B中的通孔之间的距离小。结果是，还可以增加单位面积上电容C的电容值。
而且，从布线层的层压方向看，每个电极的形状形成为条形形状，并且电极彼此平行排列。因此，可以增加在每个电极中对电容C的电容值有贡献的侧的面积，并且增加单位面积上的电容C的电容值。而且，由于电极之间的通孔沿着电极的纵向方向在一条直线上排列，并且其上施加地电势的所有通孔被安放来使其面对其上施加电源电势的通孔，因此增加了整个电容C的电容值。
另外，在电极纵向上的通孔之间的距离b被设置要大于电极宽度方向中的距离a，不需要增加结构主体10A和结构主体10B之间的距离就可以保证在形成通孔中的光刻法的准确性。因此，其上施加地极电压地电势的通孔不与其上施加电源电压电源电势的通孔接触。注意到当距离b被设置成在设计规则上最小尺寸时，例如为0.14μm，就降低了形成通孔中的光刻法的准确性，其可以引起通孔尺寸的增加和通孔中的短路。
虽然本实施例被作为一个其中在4个布线层M2到M5中形成电容C的例子示出，但本发明并不局限于此，并且可以在三层或更少层或五层或更多层中形成电容。可是，优选地，通过彼此相同的设计规则来形成在其中形成电容的布线层。而且，优选地，在三层或更多层的布线层中形成电容来保证单位面积上的电容量。
而且，通孔VA3和VB5的尺寸可以大于在半导体器件的不是电容形成区的区域中的通孔尺寸。这增加了在电容C中通孔之间产生的电容值。
而且，通孔的形状并不局限于方形，但是例如它可以是在电极的纵向方向上延伸的狭缝形状通孔。这还增加了在通孔中产生的电容值。
而且，本实施例示出了一种例子，其中结构主体10A与地线GND连接，并且结构主体10B与电源线VDD连接来形成电容C，其作为与电源并联的去耦电容。可是，本发明并不局限于此，并且电容C可以作为构建电路的电容使用。
而且，包含电容C的半导体器件在半导体芯片上形成，并且在此点上，地线GND和电源线VDD安放在半导体芯片的周边上。
可以在电容C下方的层上形成常见的MIM电容。具体地，与地线连接的圆盘状上电极形成在电容C的紧下方的布线层M1的区域，例如，厚度为50nm的电容绝缘膜在上电极的紧下方区域形成，与电源线VDD连接的圆盘状下电极在电容绝缘膜的紧下方区域形成，并且可以由上电极和下电极形成电容。因此，在布线层M1中形成的圆盘状电容和在布线层M2到M5形成的电容C并联，其还增加了单位面积上的电容值。
而且，在电容C的下方层中可以形成PN结电容。例如，在半导体衬底的表面上或在电容C的下方区域中的布线层M1中形成与电源线VDD连接的N型半导体层，然后，在半导体衬底的表面上或在电容C的紧下方区域中的布线层M1中形成与地线GND连接的P型半导体层来连接到N型半导体层。因此，在N型半导体层和P型半导体层之间形成反向偏置的PN结，并且因此形成电容。结果是，PN结电容和在布线层M2到M5中形成的电容C可以并联，其还增加了单位面积上的电容值。
而且，在半导体衬底中电容C紧下方区域形成与电源线VDD连接的N型半导体区，以及形成与地线GND连接的P型半导体区来连接到N型半导体区。因此，在N型半导体区和P型半导体区之间形成反向偏置的PN结，并且因此形成电容。结果是，PN结电容和在布线层M2到M5中形成的电容C可以并联，其还增加了单位面积上的电容值。
而且，本实施例示出了一种例子，其中电极以条状形状形成，并且电极相互平行排列，但是本发明并不局限于此。例如，电极的形状可以是弯曲的线状，或者与地线连接的电极和与电源电势连接的电极可以在同一布线层上以矩阵形状交替排列。

Claims (1)

1.一种半导体器件，包括：
多个布线层，其彼此之间互相层压；
每个所述布线层包括：
中间层绝缘膜；
第一和第二电极，其掩埋在中间层绝缘膜中，并且彼此远离；
第一通孔，其将所述第一电极和本布线层的上层或下层中的所述第一电极彼此连接；以及
第二通孔，其将所述第二电极和本布线层的上层或下层中的所述第二电极彼此连接，并且所述第一电极和所述第一通孔连接到第一端子，所述第二电极和所述第二通孔连接到第二端子，以及在所述第一电极和所述第一通孔以及所述第二电极和所述第二通孔之间形成一电容，
其中所述第一和第二电极都是彼此平行的条状形状，
其中对于每个所述第一和第二电极，通过在所述第一和第二电极的纵向方向上排放来提供多个所述第一和第二通孔，并且
其中在所述第一电极的纵向方向上的所述第一通孔间的距离大于每个所述布线层中邻近的所述第一和第二电极的第一和第二通孔间的距离，并且所述第二电极的纵向方向上的所述第二通孔间的距离大于每个所述布线层中邻近的所述第一和第二电极的第一和第二通孔间的距离。
CNB2006101320271A 2003-01-16 2004-01-14 半导体器件 Expired - Fee Related CN100499106C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003008286 2003-01-16
JP008286/2003 2003-01-16

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100018529A Division CN1291495C (zh) 2003-01-16 2004-01-14 半导体器件

Publications (2)

Publication Number Publication Date
CN1953170A true CN1953170A (zh) 2007-04-25
CN100499106C CN100499106C (zh) 2009-06-10

Family

ID=32709152

Family Applications (2)

Application Number Title Priority Date Filing Date
CNB2006101320271A Expired - Fee Related CN100499106C (zh) 2003-01-16 2004-01-14 半导体器件
CNB2004100018529A Expired - Fee Related CN1291495C (zh) 2003-01-16 2004-01-14 半导体器件

Family Applications After (1)

Application Number Title Priority Date Filing Date
CNB2004100018529A Expired - Fee Related CN1291495C (zh) 2003-01-16 2004-01-14 半导体器件

Country Status (2)

Country Link
US (1) US7095072B2 (zh)
CN (2) CN100499106C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024082363A1 (zh) * 2022-10-17 2024-04-25 长鑫存储技术有限公司 半导体结构及其制造方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4615962B2 (ja) 2004-10-22 2011-01-19 ルネサスエレクトロニクス株式会社 半導体装置
KR20060072412A (ko) * 2004-12-23 2006-06-28 동부일렉트로닉스 주식회사 고효율의 수평 커패시턴스를 갖는 금속간 커패시터
KR100685877B1 (ko) * 2004-12-29 2007-02-23 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조방법
US7502218B2 (en) 2005-11-09 2009-03-10 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-terminal capacitor
US20070152332A1 (en) * 2006-01-04 2007-07-05 International Business Machines Corporation Single or dual damascene via level wirings and/or devices, and methods of fabricating same
US8330251B2 (en) * 2006-06-26 2012-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device structure for reducing mismatch effects
JP5141069B2 (ja) * 2007-03-28 2013-02-13 株式会社リコー 半導体装置
US8207569B2 (en) * 2007-06-06 2012-06-26 Qualcomm, Incorporated Intertwined finger capacitors
US8022458B2 (en) 2007-10-08 2011-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Capacitors integrated with metal gate formation
US7626802B2 (en) * 2007-10-19 2009-12-01 Oh Young Joo Metal capacitor and manufacturing method thereof
US8120086B2 (en) * 2008-09-30 2012-02-21 Taiwan Semiconductor Manufacturing Co., Ltd Low leakage capacitors including portions in inter-layer dielectrics
US8378450B2 (en) * 2009-08-27 2013-02-19 International Business Machines Corporation Interdigitated vertical parallel capacitor
JP5493166B2 (ja) * 2009-12-03 2014-05-14 富士通セミコンダクター株式会社 半導体装置及びその製造方法
CN106449605B (zh) * 2015-08-12 2018-12-21 中芯国际集成电路制造(上海)有限公司 Mim电容结构
JP6449760B2 (ja) * 2015-12-18 2019-01-09 ルネサスエレクトロニクス株式会社 半導体装置
US10403440B2 (en) * 2016-12-02 2019-09-03 Carver Scientific, Inc. Capacitive energy storage device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000216343A (ja) * 1999-01-27 2000-08-04 Nec Corp 半導体集積回路
US6822312B2 (en) 2000-04-07 2004-11-23 Koninklijke Philips Electronics N.V. Interdigitated multilayer capacitor structure for deep sub-micron CMOS
JP2001358295A (ja) 2000-06-14 2001-12-26 Matsushita Electric Ind Co Ltd 可変容量素子および可変容量素子内蔵集積回路
US6635916B2 (en) 2000-08-31 2003-10-21 Texas Instruments Incorporated On-chip capacitor
US6690570B2 (en) 2000-09-14 2004-02-10 California Institute Of Technology Highly efficient capacitor structures with enhanced matching properties
JP2002222934A (ja) 2001-01-29 2002-08-09 Nec Corp 半導体装置およびその製造方法
JP4231212B2 (ja) 2001-04-26 2009-02-25 株式会社ルネサステクノロジ 半導体集積回路装置およびその製造方法
JP4947849B2 (ja) 2001-05-30 2012-06-06 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024082363A1 (zh) * 2022-10-17 2024-04-25 长鑫存储技术有限公司 半导体结构及其制造方法

Also Published As

Publication number Publication date
CN100499106C (zh) 2009-06-10
US7095072B2 (en) 2006-08-22
CN1291495C (zh) 2006-12-20
CN1518106A (zh) 2004-08-04
US20040140487A1 (en) 2004-07-22

Similar Documents

Publication Publication Date Title
CN100499106C (zh) 半导体器件
KR920004179B1 (ko) 반도체집적회로
JP3987847B2 (ja) Ｍｉｍ構造抵抗体を搭載した半導体装置
US7663207B2 (en) Semiconductor device
US10199375B2 (en) Storage device and capacitor
KR100624906B1 (ko) 반도체 소자의 병렬 커패시터
KR100384745B1 (ko) 반도체집적회로장치
KR100663001B1 (ko) 반도체 소자의 캐패시터 구조 및 그 제조 방법
JP2004241762A (ja) 半導体装置
US8159045B2 (en) Semiconductor device with shield line disposed between capacitors
US20030157811A1 (en) Semiconductor device
KR20070115092A (ko) 커패시터가 구비된 반도체 장치 및 그 제조 방법
US7872293B2 (en) Capacitance cell, semiconductor device, and capacitance cell arranging method
JP2001177056A (ja) 半導体集積回路装置
JP2007013211A (ja) 半導体装置
CN115335994A (zh) 电容器和电容器的制造方法
TWI828444B (zh) 電容器結構
KR20210102537A (ko) 반도체 소자
JPS58225662A (ja) 半導体装置
JP2743389B2 (ja) メモリ装置
KR101100755B1 (ko) 아날로그 회로의 캐패시터 및 그의 제조 방법
KR100198635B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR101035594B1 (ko) 콘택홀 간을 연결하는 연결부와 비아홀 간을 연결하는연결부가 서로 수직하게 배치된 반도체 집적 소자
CN115223998A (zh) 存储器及其制作方法
JP2021077799A (ja) 電子部品

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: RENESAS ELECTRONICS CO., LTD.

Free format text: FORMER NAME: NEC CORP.

CP01 Change in the name or title of a patent holder

Address after: Kanagawa, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Patentee before: NEC Corp.

CP02 Change in the address of a patent holder

Address after: Tokyo, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Patentee before: Renesas Electronics Corporation

CP02 Change in the address of a patent holder
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090610

Termination date: 20200114

CF01 Termination of patent right due to non-payment of annual fee