CN1938799A - 使用导体填充过孔的嵌入式电容 - Google Patents

使用导体填充过孔的嵌入式电容 Download PDF

Info

Publication number
CN1938799A
CN1938799A CNA2005800101533A CN200580010153A CN1938799A CN 1938799 A CN1938799 A CN 1938799A CN A2005800101533 A CNA2005800101533 A CN A2005800101533A CN 200580010153 A CN200580010153 A CN 200580010153A CN 1938799 A CN1938799 A CN 1938799A
Authority
CN
China
Prior art keywords
electrode
hole
conductor
substrate
conducting material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005800101533A
Other languages
English (en)
Other versions
CN1938799B (zh
Inventor
特里·普洛沃
安德鲁·J·汤普森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Harris Corp
Harrier Inc
Original Assignee
Harrier Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Harrier Inc filed Critical Harrier Inc
Publication of CN1938799A publication Critical patent/CN1938799A/zh
Application granted granted Critical
Publication of CN1938799B publication Critical patent/CN1938799B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/26—Folded capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0239—Signal transmission by AC coupling
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09672—Superposed layout, i.e. in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

嵌入式电容和一种用于制造嵌入式电容的方法。此方法包括在介电质基底(100)中形成至少一个孔(115)的步骤。介电质基底可以通过机械冲孔或者激光切割来形成孔。该孔可以用导电材料(250)来填充，以形成第一电极(470)。导体(360)可以被形成在介电质基底上，该导体与第一电极不电连接。可以对孔的深度和/或截面积进行选择，以在电极和导体之间提供所需的电容耦合量。在介电质基底上至少形成第二孔，并且用导电材料填充该孔，以形成第二电极。第二电极可以电连接到第一电极。

Description

使用导体填充过孔的嵌入式电容
背景技术
嵌入式电容目前适用在印刷线路板和低温共烧陶瓷(LTCC)技术中。典型地，印刷导体被放置在基底上，并且用作电容的电极。在某些例子中，基底本身可以用作电容器的介电质。在其他的布置中，基底中的过孔可以用介电材料填充。
使用LTCC，印刷导体典型地使用印刷厚膜工艺来形成。蚀刻工艺一般用于PWB。在任一种情况下，形成高容限(tolerance)的电容是困难的。特别地，经常难以精确控制电极的面积。电极面积的微小误差可能大大改变元件的电容值。
这个问题当试图在基底上同时生成高值和低值电容时变得更加复杂。在这些场合，一般使用高介电常数的介电质，使得高值电容能够以有效利用体积的方式形成。但是，使用高介电常数的介电质需要非常小的电极被用于实现一个小值电容。在这样的电极上保持高容限可能是极为困难的。例如，当在低温共烧陶瓷上印刷电极时，诸如渗出率、网眼密度和印刷工艺中的不精确等变量都将导致电极的尺寸不精确。因此，需要制造嵌入式电容的解决方法，其中，可以在大的电容值范围内保持高容限。
发明摘要
本发明涉及用于制造嵌入式电容的方法。本方法可以包括在介电质基底中形成至少一个孔的步骤。介电质基底可以通过机械冲孔或者激光切割来形成孔。所述孔可以用导电材料来填充，以形成第一电极。此外，可以在介电质基底上形成导体，该导体与第一电极不电连接。可以对孔的深度和/或截面积进行选择，以在电极和导体之间提供所需的电容耦合量。此外，可以在介电质基底上沉积第二导体，使得第一导体与第一电极电接触。至少一个第二孔可以被形成在介电质基底中，并且用导电材料填充，以形成第二电极。第二电极可以电连接到到第一电极。
第一孔可以被形成在介电质基底的第一层中。第二孔可以被形成在第二介电质层中。第二孔可以用导电材料来填充。此外，第一和第二介电质层可以结合在一起，使得第一孔中的导电材料与第二孔中的导电材料电连接。第一和第二孔中的导电材料可以形成一个延长电极。
用于制造嵌入式电容的方法还包括在第一介电质层中形成至少一个孔并用导电材料填充该孔的步骤。第一导体可以被设置在第一介电质层上，第一导体与第一电极电接触。第二导体可以被设置在第二介电质层上。第一和第二介电质层可以被结合起来，使得第一和第二导体不电连接。可以对第一导体和/或第二导体的尺寸进行选择，以在第一导体和第二导体之间提供所需的电容耦合量。
本发明还涉及一种可以包括具有电极的基底的嵌入式电容。所述电极可以包括被填充到基底内的孔中的导电材料。第一导体可以被设置在介电质基底上。第一导体可以与第一电极电接触。
嵌入式电容还可以包括与第一电极不电连接的基底上的导体。可以对孔的深度和/或截面积进行选择，以在电极和导体之间提供所需的电容耦合量。还可以提供第二电极。第二电极可以包括已被填充到基底内的第二孔中的导电材料。第一和第二孔可以电连通。
基底可以包含多个介电质层。第一电极可以被设在第一介电质层内。第二电极可以被提供，其包含已被填充到基底的第二层内的第二孔中的导电材料。第一与第二孔电连通。
本发明还涉及一种包括具有多个介电质层的基底的嵌入式电容。电极可以被放置在第一介电质层内，电极包含已被填充到基底内的孔中的导电材料。第一导体可以被放置在所述介电质层，第一导体与电极电接触。此外，第二导体可以被放置在第二介电质层上，第二导体不与电极电连接。可以对第一和第二导体的尺寸进行选择，以在第一个和第二导体之间提供所需的电容耦合量。
附图的简介
图1是具有用于形成嵌入式电容的过孔的多个基底层的透视图，以利于理解本发明。
图2-4是沿着图1的剖线2-2的一系列横截面图，这些横截面图示出在基底中形成嵌入式电容的方法，以利于理解本发明。
图5是包括嵌入式电容的其他实施例的基底的横截面图，以利于理解本发明。
图6是制造基底中的嵌入式电容的方法的流程图，以利于理解本发明。
优选实施例的详细描述
本发明提供在其中形成嵌入式电容的基底。特别地，由于电容被形成在在基底内，所以有更大的基底表面积可用于放置其他元件。而且，由于基底已经不再需要安装电容通常所需的面积，所以基底的尺寸可以减小。
基底可以包括一个或者多个介电质层。过孔或者孔可以被提供在介电质层中。过孔可以用导电材料填充而形成电极。电容可以由电极、不电短路到该电极的另一个导体以及位于电极和其他导体之间的介电材料构成。在电极和其他导体之间放置的介电材料的多少可以通过选择电极在基底内的深度来控制。例如，电极可以穿透单个介电质层或者多个介电质层。
在过孔中形成的电极可以制造得比其他类型的电极具有高得多的容限。因为过孔的横截面积和深度能够被精确地控制，所以可保持较高的制造容限。例如，使用高精度的机械冲孔系统或者激光切割系统，可以精确地控制过孔的横截面积。此外，可以使用具有精确厚度的介电质层来精确地控制过孔的深度。因此，可以避免昂贵的工艺，例如激光修整。这些工艺有时被用来调整电极的大小，以便调节电容值。因此，使用导体填充的过孔来形成电极导致可以比其他类型的低容限电容更经济、更高质量地制造电容。
而且，严格控制电极容限的能力有利于使用具有非常高的相对介电常数的介电质层。结果，可以在单个基底上提供具有宽电容值范围的嵌入式电容。例如，介电质层可以具有小于6到大于2400的相对介电常数(εr)，并且在基底内提供的电容可以具有小于20pF到大于200nF的电容值。
参考图1，示出基底100的一个横截面视图，利于对本发明的理解。基底100可以包括一个或多个层，例如层110、120、130、140。典型的层厚可以从0.5mil(密耳)到10mil。基底层110、120、130、140可以用在其中可形成过孔的任何介电材料来形成。例如，基底层可以由陶瓷材料形成，例如低温共烧陶瓷(LTCC)或者高温共烧陶瓷(HTCC)。基底层还可以用纤维玻璃或者用纤维强化的环氧绝缘体，例如FR4来形成。而且，聚合物例如聚亚酰胺、聚酯、聚丙烯或者其他聚合物膜可以被用作介电质。而且，本发明不限于此，可以使用很多其他类型的介电材料。
一个可以使用的LTCC材料的例子是可以从Research TrianglePark，NC 27709的Dupont公司获得的951 Green TapeTM。951 GreenTapeTM的相对介电常数(εr)大约为7.8。另一种可以使用的LTCC材料是可以从Cleveland，Ohio 44114的Ferro公司获得的产品号K2400。K2400被提供为可用于配制LTCC带的粉末。K2400具有大约为2400的相对介电常数(εr)。但是，也可以获得具有其他介电常数值的粉末。在一种布置中，基底100可以包括具有不同介电常数的多个基底层。因此，在基底100的不同部分，电场强度可以是不同的。这样的一种布置可以对嵌入式电容的电容值提供进一步的控制。
一个或者多个过孔115可以形成在第一基底层110内。过孔也可以被同样形成在其他基底层内。例如，过孔125可以被形成在第二基底层120内，过孔135可以被形成在第三基底层130内，而过孔145可以被形成在第四基底层140内，依此类推。许多技术可用于在基底中形成过孔。例如，在某些基底比如陶瓷基底内，过孔可以通过基底穿过基底激光切孔，穿过基底钻孔，或者机械冲压成孔来形成。在一个优选的布置中，过孔可以机械冲孔来形成，因为它允许对每一个过孔的横截面积的容限进行精确地控制。例如，可以保持±0.1mil的容限。此外，如果使用的基底易于收缩，优选地在加工工艺前对基底进行预处理，以便使形成过孔后的收缩最小。这样的收缩可以导致过孔容限的变化。一个典型的预处理工艺在下文中进行讨论。
过孔115、125、135、145可以被形成，使得每一个过孔具有相同的横截面轮廓，或者每一个过孔115的大小可以被优化，以在用导电材料填充过孔后获得所需的电容值。过孔还可以被重叠或者递进，例如形成横截面积增大的更大过孔116。此外，过孔115，125，135，145可以被形成为任意所要的形状。
在过孔115、125、135、145被形成在基底层110、120、130、140中之后，过孔可以被导电材料250填充，如图2中所示。导电材料可以是任何合适的导电材料。例如，传统的厚膜丝网印刷材料，例如用于标准乳剂厚膜工艺中的材料，可以被用于填充过孔。例如，导电材料可以是导电胶。一种这样的导电胶是产品号CN 33-343的掺银过孔胶，可以从Cleveland，Ohio 44114的Ferro公司获得。但是，本发明不限于此，可以使用任何合适的、可以被填充到过孔中的导电材料。一旦过孔被填充了合适的导电材料，基底层便可以被烘焙来烘干过孔中的导电材料。例如，如果基底层是LTCC，则基底层可以在120摄氏度下烘干5分钟。
参考图3，如果需要的话，随后可以将导电层沉积在基底层上。导电层可以提供与电极的电连接。例如，导电层355可以被沉积在基底层110上，导电层360可以被沉积在基底层140上。此外，传统的厚膜丝网印刷工艺可以被用来在基底层上沉积导电层，并且基底层可以被烘焙来烘干导电层。
一旦导电层被烘干，基底层110、120、130、140可以如图4中所示结合在一起形成基底400。特别地，附加的基底层(未示出)也可以被结合到基底层110、120、130、140。附加的基底层也可以包含过孔和导电层。在一种优选布置中，在相对放置的基底层110、120、130、140中的导体填充过孔可以被对齐来形成电极465、电极467和电极475，每一个电极可以穿过多个基底层。此外，在其他基底层中没有关联过孔的导体填充过孔可以形成电极470。
多种不同方法可以用来连接基底层。例如，可以用多种碾压方法将各层碾压在一起。在一种使用陶瓷基底层的方法中，基底层可以叠放起来，并且用加热的滚筒进行液压压成。例如，单轴碾压法可以使用加热到70摄氏度的滚筒在3000psi下碾压陶瓷基底层10分钟。陶瓷基底层可以在最初5分钟之后旋转180度。
在静压工艺中，陶瓷衬底层可以被真空密封在一个塑料袋内，并且随后使用加热的水施压。时间、温度和压强可以与单轴碾压工艺中相同；但是，在5分钟后不需要反面。一旦碾压后，该结构体可以在干燥炉内的平砖上被烧结。例如，陶瓷基底层可以在200到500摄氏度之间被烘焙1个小时，并且在850到900摄氏度之间的峰值温度可以持续超过15分钟。在烧结工艺之后，可以在陶瓷基底层上进行烧结后的操作。
降温带可以用来利于在碾压过程中对基底层的堆放，所述降温带例如是可以从香港的Nitto Denko有限公司获得的P/N 3195M。例如，降温带可以应用到每一个基底堆(或者基底子堆，如果使用了多于一堆)，以提供一个可以安装薄带的坚实基础。例如，堆内的第一条薄带可以被安装到降温带以开始该堆。每一个后继的层随后可以被层压到该堆上。降温带在烘焙工艺期间可以从基底层上除去。使用此工艺，在相邻的基底层和子堆中的相关导电过孔可以电气连接。
在操作中，电极465、467、470可以被容性耦合到电极475和导电层360。例如，导电层360可以被接地，使得导电层360和电极475是接地导体。当电压被加到导电层355时，可以在电极465、467、470和接地导体之间形成电场。电极465、467、470和接地导体之间形成的电容量主要是基底层110、120、130、140的相对介电常数，电极465、470的表面积和电极表面接近接地导体的程度的函数。因此，可以对电极的表面积，基底层110、120、130、140的相对介电常数和基底与接地导体之间的距离进行选择，以实现所需的电容值。例如，使用具有特定介电常数的基底层，可以为所需的电容值精确地选择电极465的尺寸。
由于电极465与电极475相互平行表面的面积和电极465与电极475的接近，使得电极465与电极475之间存在一定的电容耦合。但是，这个电容耦合在典型的尺寸和过孔朝向情况下，相对不明显。此外，各个基底层110、120、130的介电常数可以被选择来视需要减少或者增加电极465与电极475之间的电容耦合。
由于电极467与导电层360的接近，与电极467相关联的电容耦合的一个有影响的部分可以通过电极467与导电层360之间的电容耦合来确定。基底层140的厚度可以被选择来获得电极467和导电层360之间所需的距离。在电极467与电极475之间还将存在电容耦合。这里应当注意，在图4中示出的实施例仅用于示例说明的目的，本发明不限于此。重要地，可以提供任意数目的电极。此外，接地导体不必既包括电极475又包括导电层360。例如，一种布置可以包含导电层360作为唯一的接地导体。
参考图5，示出一个包含电极580的典型的基底。可以在电极580和接地导体595之间提供低电容值，例如电容值低于50pF。电容值取决于电极的表面积、基底的介电常数和电极与接地导体之间的距离。此外，可以提供电耦合到导电层590的电极585。这个构造可以用于提供在导电层590和接地导体595之间的高电容值，例如超过10nF。在所示的布置中，导电层590可以被放置在接地导体597、598之间。这样的布置与只提供单个接地导体层的情况相比，可以产生更大的电容值。具体地说，使用多个导电层597、598增大了接地导体的表面积，从而增大了电容耦合。导电层的表面积可以被选择来在给定的基底层介电常数和厚度下提供所需的电容值。
图6中示出在基底中制造嵌入式电容的方法600。参考步骤605，基底层在用于加工工艺前可以被预处理。例如，如果使用陶瓷基底材料，基底可以被在合适的温度下烘焙指定的时间段，或者在氮气干燥箱中停留指定的时间段。陶瓷材料通常的预处理周期为120摄氏度下20到30分钟，或者在氮气干燥箱中24小时。这两种预处理工艺在陶瓷基底领域都是公知的。
参考步骤610，一个或者多个过孔或者孔可以被形成在将要加入过孔的每一基底层内。如前所述，许多技术可用来在基底层中形成孔，例如在基底层中机械冲孔或者激光切孔。在优选的布置中，在基底层进行预处理之后形成过孔。但是，如果特殊的介电质不因下述烘焙步骤而呈现很大收缩，则预处理步骤可不需要。
如步骤615中所示，过孔随后可以被导电材料填充。例如，如前所述，传统的厚膜丝网印刷材料可以被用于在过孔内沉积导电材料。导电材料随后可以如步骤620中所示来烘干。例如，如果基底层为LTCC，那么LTCC可以在120摄氏度下烘焙5分钟。
前进到步骤625，导电层此时可以被沉积在基底层上。例如，传统的厚膜丝网印刷工艺(例如标准厚膜工艺)可以被使用来在所需的基底层上沉积导电层。基底层然后可以被烘焙来烘干导电迹线，如步骤630中所示。
参考步骤635，基底层在合适的预处理和电路迹线烘干之后，可以被碾压到一起。如前所述，多种碾压基底的技术对于基底制造领域的技术人员是已知的。一旦基底层被碾压在一起，碾压后的基底结构随后可以被烧结，如步骤640中所示。例如，在基底是LTCC的情况下，第一和第二基底层合并体可以在大约850到900摄氏度下15分钟被烧结。

Claims (5)

1.一种用于制造嵌入式电容的方法，包括：
在介电质基底中形成至少一个孔；
用导电材料填充所述孔来形成第一电极；以及
在所述介电质基底上沉积导体，所述导体与所述第一电极不电连接；
其中，对所述孔的深度和横截面积中的至少一项进行选择，以在所述电极和所述导体之间提供所需的电容耦合量。
2.如权利要求1所述的方法，还包括：在所述介电质基底上沉积第二导体，该第二导体与所述第一电极电接触。
3.如权利要求1所述的方法，还包括：
在所述介电质基底中形成至少一个第二孔；
用导电材料填充所述第二孔，以形成第二电极；以及
电连接所述第一电极和所述第二电极。
4.如权利要求1所述的方法，还包括：
在所述介电质基底中形成至少一个第二孔；
用导电材料填充所述第二孔，以形成第二电极；以及
将所述第二电极电连接到所述导体。
5.如权利要求1所述的方法，所述第一孔被形成在所述介电质基底的第一层中，所述方法还包括：
在第二介电质层中形成第二孔；
用导电材料填充所述第二孔；以及
结合所述第一和第二介电质层，使得所述第一孔中的所述导电材料与所述第二孔中的所述导电材料电连接，所述第一和第二孔中的所述导电材料形成一延长电极。
CN2005800101533A 2004-04-02 2005-03-28 使用导体填充过孔的嵌入式电容 Expired - Fee Related CN1938799B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/816,637 2004-04-02
US10/816,637 US6908809B1 (en) 2004-04-02 2004-04-02 Embedded capacitors using conductor filled vias
PCT/US2005/010300 WO2005099028A2 (en) 2004-04-02 2005-03-28 Embedded capacitors using conductor filled vias

Publications (2)

Publication Number Publication Date
CN1938799A true CN1938799A (zh) 2007-03-28
CN1938799B CN1938799B (zh) 2010-12-08

Family

ID=34654428

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005800101533A Expired - Fee Related CN1938799B (zh) 2004-04-02 2005-03-28 使用导体填充过孔的嵌入式电容

Country Status (8)

Country Link
US (2) US6908809B1 (zh)
EP (1) EP1738431A4 (zh)
JP (2) JP2007531326A (zh)
KR (1) KR100859894B1 (zh)
CN (1) CN1938799B (zh)
CA (1) CA2561955C (zh)
TW (1) TWI258203B (zh)
WO (1) WO2005099028A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107591256A (zh) * 2017-07-14 2018-01-16 电子科技大学 一种大容量梯度板式阵列电容芯片及其制备方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7456459B2 (en) * 2005-10-21 2008-11-25 Georgia Tech Research Corporation Design of low inductance embedded capacitor layer connections
US7619872B2 (en) * 2006-05-31 2009-11-17 Intel Corporation Embedded electrolytic capacitor
US8506826B2 (en) 2011-08-02 2013-08-13 Harris Corporation Method of manufacturing a switch system
US20230070377A1 (en) * 2021-09-09 2023-03-09 Onano Industrial Corp. Integrated structure of circuit mold unit of ltcc electronic device

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0625031Y2 (ja) * 1987-07-21 1994-06-29 株式会社村田製作所 コンデンサ内蔵積層基板
JP2646091B2 (ja) * 1987-08-12 1997-08-25 新光電気工業株式会社 電子部品用基体
JPH02303091A (ja) * 1989-05-17 1990-12-17 Nippon Oil & Fats Co Ltd コンデンサ内蔵基板
US5055966A (en) * 1990-12-17 1991-10-08 Hughes Aircraft Company Via capacitors within multi-layer, 3 dimensional structures/substrates
US5396397A (en) * 1992-09-24 1995-03-07 Hughes Aircraft Company Field control and stability enhancement in multi-layer, 3-dimensional structures
US5339212A (en) * 1992-12-03 1994-08-16 International Business Machines Corporation Sidewall decoupling capacitor
JP3368664B2 (ja) * 1994-04-14 2003-01-20 株式会社村田製作所 積層セラミック部品
JP3363651B2 (ja) * 1994-04-21 2003-01-08 キヤノン株式会社 プリント配線板およびその設計方法
JPH08181453A (ja) * 1994-12-22 1996-07-12 Fujitsu Ltd コンデンサ内蔵配線板
US5618185A (en) * 1995-03-15 1997-04-08 Hubbell Incorporated Crosstalk noise reduction connector for telecommunication system
JPH098427A (ja) * 1995-06-19 1997-01-10 Canon Inc コンデンサ内蔵プリント基板
JPH11312855A (ja) * 1998-04-28 1999-11-09 Kyocera Corp コンデンサ内蔵基板
US6061228A (en) 1998-04-28 2000-05-09 Harris Corporation Multi-chip module having an integral capacitor element
KR20000034924A (ko) * 1998-11-17 2000-06-26 제닌 엠. 데이비스 저온 동시소성 다층세라믹내 수동 전자소자들
US6205032B1 (en) * 1999-03-16 2001-03-20 Cts Corporation Low temperature co-fired ceramic with improved registration
JP2001217519A (ja) * 2000-02-03 2001-08-10 Ibiden Co Ltd 配線板のキャパシタ構造及びキャパシタシート
JP2004072034A (ja) * 2002-08-09 2004-03-04 Toppan Printing Co Ltd コンデンサ及びそれを内蔵したインターポーザーもしくはプリント配線板
US20040099999A1 (en) * 2002-10-11 2004-05-27 Borland William J. Co-fired capacitor and method for forming ceramic capacitors for use in printed wiring boards
KR100543239B1 (ko) * 2005-07-25 2006-01-20 한국과학기술원 내장형 커패시터용 폴리머/세라믹 복합 페이스트를 이용한커패시터 제조방법
JP2007207948A (ja) * 2006-01-31 2007-08-16 Ngk Spark Plug Co Ltd キャパシタ構造体並びにこれを用いた配線基板及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107591256A (zh) * 2017-07-14 2018-01-16 电子科技大学 一种大容量梯度板式阵列电容芯片及其制备方法

Also Published As

Publication number Publication date
JP5156048B2 (ja) 2013-03-06
CA2561955A1 (en) 2005-10-20
CN1938799B (zh) 2010-12-08
WO2005099028A2 (en) 2005-10-20
KR20060135859A (ko) 2006-12-29
TW200611374A (en) 2006-04-01
EP1738431A2 (en) 2007-01-03
US7154139B2 (en) 2006-12-26
JP2010199599A (ja) 2010-09-09
US6908809B1 (en) 2005-06-21
US20050221555A1 (en) 2005-10-06
WO2005099028A3 (en) 2005-12-22
KR100859894B1 (ko) 2008-09-23
JP2007531326A (ja) 2007-11-01
TWI258203B (en) 2006-07-11
EP1738431A4 (en) 2010-04-07
CA2561955C (en) 2011-01-04

Similar Documents

Publication Publication Date Title
CN1105484C (zh) 电子电路组件中埋置的电容器的制造方法及电子电路组件
CN1938799B (zh) 使用导体填充过孔的嵌入式电容
EP0362404A1 (en) Method of producing laminated ceramic electronic parts
CN103854852A (zh) 嵌入式多层陶瓷电子元件及其制造方法，以及具有嵌入式多层陶瓷电子元件的印刷电路板
EP0531317A4 (zh)
CN102045964B (zh) 线路板的制作方法
US5735027A (en) Method of manufacturing a multilayer ceramic electronic component
KR100896609B1 (ko) 다층 세라믹 기판의 제조 방법
US6245185B1 (en) Method of making a multilayer ceramic product with thin layers
JPH06283375A (ja) 積層電子部品の製造方法
JP3464109B2 (ja) セラミック平面アンテナの製造方法
JP2002270459A (ja) 積層セラミック電子部品の製造方法
SU917677A1 (ru) Способ изготовлени многослойных печатных плат
JPH0380596A (ja) 多層セラミック回路基板の製造方法
JP3245607B2 (ja) 積層セラミックグリーンシートの製造方法及び装置
KR100900687B1 (ko) 그린시트, 그린시트 제조방법, 및 적층 유전체 부품제조방법
JPH0423808B2 (zh)
CN107278061A (zh) 一种2.2≤Dk＜6.5的HDI板制作方法
JPH02270396A (ja) コンデンサ内蔵多層セラミック基板の製造方法
JP2000106316A (ja) 積層セラミック電子部品の製造方法
JPH06168840A (ja) セラミックスの製造方法
JPS6190448A (ja) 多層セラミツク基板の製造方法
JPH03273696A (ja) 多層セラミック回路基板の製法
JPH10135636A (ja) セラミック多層基板およびその製造方法
JPS62102596A (ja) 多層配線セラミツク基板の製造法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101208

Termination date: 20130328