CN107591256A - 一种大容量梯度板式阵列电容芯片及其制备方法 - Google Patents

一种大容量梯度板式阵列电容芯片及其制备方法 Download PDF

Info

Publication number
CN107591256A
CN107591256A CN201710572948.8A CN201710572948A CN107591256A CN 107591256 A CN107591256 A CN 107591256A CN 201710572948 A CN201710572948 A CN 201710572948A CN 107591256 A CN107591256 A CN 107591256A
Authority
CN
China
Prior art keywords
chip
diaphragm
hole
gradient
electric capacity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710572948.8A
Other languages
English (en)
Other versions
CN107591256B (zh
Inventor
徐自强
王晓薇
孙洋涛
廖家轩
吴孟强
李元勋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dongguan Huaxinlian Technology Co ltd
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN201710572948.8A priority Critical patent/CN107591256B/zh
Publication of CN107591256A publication Critical patent/CN107591256A/zh
Application granted granted Critical
Publication of CN107591256B publication Critical patent/CN107591256B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

一种大容量梯度板式阵列电容芯片及其制备方法，属于多层陶瓷器件领域。所述板式阵列电容芯片包括第一芯片、以及镶嵌于第一芯片中的第二芯片，所述第一芯片采用介电常数为1000～10000的第一介电陶瓷粉料制得，第二芯片采用介电常数为4～20的第二介电陶瓷粉料制得。本发明板式阵列电容芯片是由两个不同介电常数的介质材料制作的芯片焊接形成的，充分利用不同材料之间介电常数的显著差异，实现了孔位的大容量梯度，其最大容量梯度可以实现10000:1以上；本发明板式阵列电容芯片的制备方法简单，无需对现有设备改造，且得到的板式阵列电容芯片兼具传统板式电容可靠性高和易于装配的优点，可以广泛应用于航空航天滤波连接器中。

Description

一种大容量梯度板式阵列电容芯片及其制备方法
技术领域
本发明属于多层陶瓷器件领域，具体涉及一种大容量梯度板式阵列电容芯片及其制备方法。
背景技术
在电子系统中，滤波连接器是连接器件与组件、组件与整机、整机与系统的基础元件，起着传输能量与信号的同时滤除电磁干扰的重要作用。滤波电容芯片是滤波连接器的核心部分，常用的滤波电容芯片主要有陶瓷管式滤波电容和陶瓷板式阵列电容。陶瓷管式滤波电容虽然成本低，但其管壁薄、机械强度低，在装配过程中易损坏，降低了使用可靠性，同时，管式电容的长度尺寸为其装配方向尺寸，导致组装的滤波连接器体积较大，不便于实现电连接器向滤波连接器的更新转换。而采用板式阵列电容芯片装配的滤波连接器，其装配成本低，结构紧凑，体积小，重量轻，机械强度高，屏蔽性强，且耐冲击、振动能力强，电性能指标优于采用陶瓷管式滤波电容装配的滤波连接器，具有接地电感小、接地电阻低等优越的抗EMI性能，有效提高了滤波连接器的质量可靠性。
目前，越来越多的连接器厂商采用板式阵列电容芯片取代陶瓷管式滤波电容进行装配，特别是在对性能和可靠性要求极高的航天航空领域，这也进一步推动了板式阵列电容的研制与开发。板式阵列电容为多层陶瓷结构，实质为多个孔位的低通滤波电容组成，孔位数目最多可以达到155孔，每一个孔位都有一定的容值，可以分别实现对一定频率下能量和信号的传输作用。随着整机和系统的集成度越来越高，对滤波连接器的集成度也提出了更高的要求，往往需要在一个滤波连接器中传输多路不同频率的能量和信号，而且频率的差异越来越大。板式阵列电容的每一孔位的容值大小决定了能够通过该孔位的信号频率，为了满足传输多路频率差异较大的信号，就要求板式电容孔位之间具有较大的容量梯度。而多层陶瓷电容的容量与其介电材料的介电常数、电极层数和电极重合面积密切相关，目前，常规的板式阵列电容都是基于一种介电材料，采用多层电极的方式来实现的，由于板式阵列电容体积小，再加上孔位密集，使得板式阵列电容中各个孔位之间无法实现较大的容量梯度。目前，板式阵列电容最大的生产企业英国Syfer公司能实现的最大容量梯度为400:1，也就是在同一板式阵列电容中，其中一个孔位的容量为10pF，其它孔位的容量最大只能为4000pF，无法实现更大的容量梯度。如果需要实现滤波连接器大于400:1的容量梯度，只能通过串联多个板式阵列电容的方式，但是，这既增加了器件的体积，又提高了成本。
发明内容
本发明针对背景技术存在的缺陷，提出了一种大容量梯度板式阵列电容芯片及其制备方法。本发明将两种不同介质材料制成的芯片无缝集成于板式阵列电容芯片中，充分利用不同材料之间介电常数的显著差异，在板式阵列电容芯片中实现了孔位的大容量梯度。
本发明的技术方案如下：
一种大容量梯度板式阵列电容芯片，其特征在于，所述板式阵列电容芯片包括第一芯片、以及镶嵌于第一芯片中的第二芯片，所述第一芯片采用介电常数为1000～10000的第一介电陶瓷粉料制得，第二芯片采用介电常数为4～20的第二介电陶瓷粉料制得。
上述大容量梯度板式阵列电容芯片的制备方法，具体包括以下步骤：
步骤1：将第一介电陶瓷粉料通过干法流延制成生瓷带，作为膜片A1；采用丝网印刷的方式在膜片A1上印刷外电极，得到膜片B1；采用丝网印刷的方式在膜片A1上印刷内电极，得到膜片C1；
步骤2：将步骤1得到的膜片A1、B1、C1按照A1a/(B1/C1)m/A1a的方式层叠，并压制成致密的巴块，其中，a≤20，40＜m＜200；
步骤3：采用模具冲孔的方式在步骤2得到的巴块上形成n个通孔，经排胶、烧结后，得到第一芯片；其中，第1至n-1个通孔的内径为R1，孔内壁引出端为内电极，第n个通孔的内径为R2，孔内壁引出端为外电极，n＜150；
步骤4：将第二介电陶瓷粉料通过干法流延制成生瓷带，作为膜片A2；采用丝网印刷的方式在膜片A2上印刷外电极，得到膜片B2；采用丝网印刷的方式在膜片A2上印刷内电极，得到膜片C2；
步骤5：将步骤4得到的膜片A2、B2、C2按照A2b/(B2/C2)k/A2b的方式层叠，并压制成致密的巴块，其中，50＜b＜200，k＜10，m+a＝k+b；
步骤6：采用模具冲孔的方式在步骤5得到的巴块上形成p个通孔，经排胶、烧结后，得到第二芯片；其中，所述p个通孔的内径为R1，孔内壁引出端为内电极，所述步骤5得到的巴块直径为R2，其外壁引出端为外电极，p＜n；
步骤7：将第二芯片焊接于第一芯片的第n个通孔内，使第二芯片的外壁与第一芯片的第n个通孔的内壁连在一起，即可得到具有n+p-1个孔的板式阵列电容芯片。
进一步地，步骤1所述第一介电陶瓷粉料的介电常数为1000～10000；步骤4所述第二介电陶瓷粉料的介电常数为4～20。
进一步地，步骤7中第一芯片和第二芯片排胶和烧结后，两者的厚度相同，为2mm～4mm。
进一步地，步骤3所述R1的范围一般是0.8mm～2mm，也可根据需求进行调节。
进一步地，步骤7中焊接时采用金浆料或银浆料实现。
本发明的有益效果为：
本发明提供的大容量梯度板式阵列电容芯片是由两个不同介电常数的介质材料制作的芯片焊接形成的，该板式阵列电容芯片充分利用不同材料之间介电常数的显著差异，实现了孔位的大容量梯度，其最大容量梯度可以实现10000:1以上；同时，该板式阵列电容芯片可通过调整第二芯片的容量，实现对容量梯度的灵活控制；本发明提供的大容量梯度板式阵列电容芯片的制备方法简单，无需对现有设备改造，且得到的板式阵列电容芯片兼具传统板式电容可靠性高和易于装配的优点，可以广泛应用于航空航天滤波连接器中。
附图说明
图1为本发明实施例1的大容量梯度板式阵列电容芯片的形成过程；(a)为第一芯片，(b)为第二芯片，(c)为最后得到的板式阵列电容芯片；
图2为本发明实施例2的大容量梯度板式阵列电容芯片的形成过程；(a)为第一芯片，(b)为第二芯片，(c)为最后得到的板式阵列电容芯片。
具体实施方式
下面结合附图和实施例，详述本发明的技术方案。
实施例1
一种大容量梯度板式阵列电容芯片的制备方法，具体包括以下步骤：
步骤1：将介电常数为5000的第一介电陶瓷粉料通过干法流延制成生瓷带，作为膜片A1；采用丝网印刷的方式在膜片A1上印刷外电极，得到膜片B1；采用丝网印刷的方式在膜片A1上印刷内电极，得到膜片C1；
步骤2：将步骤1得到的膜片A1、B1、C1按照A110/(B1/C1)50/A110的方式层叠，并压制成致密的巴块；
步骤3：采用模具冲孔的方式在步骤2得到的巴块上形成24个圆形通孔，经排胶、烧结后，得到第一芯片，如图1(a)所示；其中，第1至23个圆形通孔的内径为1.0mm，孔内壁引出端为内电极，第24个圆形通孔(圆心位置)的内径为3.0mm，孔内壁引出端为外电极；
步骤4：将介电常数为5的第二介电陶瓷粉料通过干法流延制成生瓷带，作为膜片A2；采用丝网印刷的方式在膜片A2上印刷外电极，得到膜片B2；采用丝网印刷的方式在膜片A2上印刷内电极，得到膜片C2；
步骤5：将步骤4得到的膜片A2、B2、C2按照A259/(B2/C2)1/A259的方式层叠，并压制成致密的巴块；
步骤6：采用模具冲孔的方式在步骤5得到的巴块上形成带1个圆形通孔的单孔芯片，经排胶、烧结后，得到第二芯片，如图1(b)所示；其中，所述通孔的内径为1.0mm，孔内壁引出端为内电极，所述步骤5得到的巴块直径为3.0mm，其外壁引出端为外电极；
步骤7：将第二芯片(单孔芯片)通过银浆焊接于第一芯片的第24个圆形通孔内，使第二芯片的外壁与第一芯片的第24个圆形通孔的内壁连在一起，即可得到具有24个孔的板式阵列电容芯片，如图1(c)所示。
实施例1得到的板式阵列电容芯片中，第24个通孔的孔位容量为6.8pF，其余通孔的孔位容量为68nF±10％，实现了第24个孔位与其余孔位约为1:10000的大容量梯度。其中，第24个通孔的位置可以任意设置，以灵活实现不同孔位的大容量梯度。
实施例2
一种大容量梯度板式阵列电容芯片的制备方法，具体包括以下步骤：
步骤1：将介电常数为5000的第一介电陶瓷粉料通过干法流延制成生瓷带，作为膜片A1；采用丝网印刷的方式在膜片A1上印刷外电极，得到膜片B1；采用丝网印刷的方式在膜片A1上印刷内电极，得到膜片C1；
步骤2：将步骤1得到的膜片A1、B1、C1按照A110/(B1/C1)50/A110的方式层叠，并压制成致密的巴块；
步骤3：采用模具冲孔的方式在步骤2得到的巴块上形成22个圆形通孔和1个长形椭圆通孔，经排胶、烧结后，得到第一芯片，如图2(a)所示；其中，22个圆形通孔的内径为1.0mm，孔内壁引出端为内电极，1个长形椭圆通孔的两侧半圆直径R4为3.0mm，中间长边R3为6mm，孔内壁引出端为外电极；
步骤4：将介电常数为5的第二介电陶瓷粉料通过干法流延制成生瓷带，作为膜片A2；采用丝网印刷的方式在膜片A2上印刷外电极，得到膜片B2；采用丝网印刷的方式在膜片A2上印刷内电极，得到膜片C2；
步骤5：将步骤4得到的膜片A2、B2、C2按照A259/(B2/C2)1/A259的方式层叠，并压制成致密的巴块；
步骤6：采用模具冲孔的方式在步骤5得到的巴块上形成带2个圆形通孔的1个长形椭圆芯片，经排胶、烧结后，得到第二芯片，如图2(b)所示；其中，2个圆形通孔的内径为1.0mm，孔内壁引出端为内电极，长形椭圆芯片的两侧半圆直径为3.0mm，中间长边为6mm，其外壁引出端为外电极；
步骤7：将第二芯片(长形椭圆芯片)通过银浆焊接于第一芯片的1个长形椭圆通孔内，使第二芯片的外壁与第一芯片的长形椭圆通孔的内壁连在一起，即可得到具有24个孔的板式阵列电容芯片，如图2(c)所示。
实施例2得到的板式阵列电容芯片中，位于长形椭圆芯片中的2个圆形通孔(第23、24个圆形通孔)的孔位容量为6.8pF，其余圆形通孔的孔位容量为68nF±10％，实现了第23、24个孔位与其余孔位约为1:10000的大容量梯度。其中，第一芯片中的长形椭圆通孔的位置以及其中圆形通孔的数量可以任意设置，以灵活实现不同孔位的大容量梯度。

Claims (5)

1.一种大容量梯度板式阵列电容芯片，其特征在于，所述板式阵列电容芯片包括第一芯片、以及镶嵌于第一芯片中的第二芯片，所述第一芯片采用介电常数为1000～10000的第一介电陶瓷粉料制得，第二芯片采用介电常数为4～20的第二介电陶瓷粉料制得。
2.一种大容量梯度板式阵列电容芯片的制备方法，包括以下步骤：
步骤1：将第一介电陶瓷粉料通过干法流延制成生瓷带，作为膜片A1；采用丝网印刷的方式在膜片A1上印刷外电极，得到膜片B1；采用丝网印刷的方式在膜片A1上印刷内电极，得到膜片C1；
步骤2：将步骤1得到的膜片A1、B1、C1按照A1a/(B1/C1)m/A1a的方式层叠，并压制成致密的巴块，其中，a≤20，40＜m＜200；
步骤3：采用模具冲孔的方式在步骤2得到的巴块上形成n个通孔，经排胶、烧结后，得到第一芯片；其中，第1至n-1个通孔的内径为R1，孔内壁引出端为内电极，第n个通孔的内径为R2，孔内壁引出端为外电极，n＜150；
步骤4：将第二介电陶瓷粉料通过干法流延制成生瓷带，作为膜片A2；采用丝网印刷的方式在膜片A2上印刷外电极，得到膜片B2；采用丝网印刷的方式在膜片A2上印刷内电极，得到膜片C2；
步骤5：将步骤4得到的膜片A2、B2、C2按照A2b/(B2/C2)k/A2b的方式层叠，并压制成致密的巴块，其中，50＜b＜200，k＜10，m+a＝k+b；
步骤6：采用模具冲孔的方式在步骤5得到的巴块上形成p个通孔，经排胶、烧结后，得到第二芯片；其中，所述p个通孔的内径为R1，孔内壁引出端为内电极，所述步骤5得到的巴块直径为R2，其外壁引出端为外电极，p＜n；
步骤7：将第二芯片焊接于第一芯片的第n个通孔内，使第二芯片的外壁与第一芯片的第n个通孔的内壁连在一起，即可得到具有n+p-1个孔的板式阵列电容芯片。
3.根据权利要求2所述的大容量梯度板式阵列电容芯片的制备方法，其特征在于，步骤1所述第一介电陶瓷粉料的介电常数为1000～10000；步骤4所述第二介电陶瓷粉料的介电常数为4～20。
4.根据权利要求2所述的大容量梯度板式阵列电容芯片的制备方法，其特征在于，步骤7中第一芯片和第二芯片的厚度相同，为2mm～4mm。
5.根据权利要求2所述的大容量梯度板式阵列电容芯片的制备方法，其特征在于，步骤7中焊接时采用金浆料或银浆料实现。
CN201710572948.8A 2017-07-14 2017-07-14 一种大容量梯度板式阵列电容芯片及其制备方法 Active CN107591256B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710572948.8A CN107591256B (zh) 2017-07-14 2017-07-14 一种大容量梯度板式阵列电容芯片及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710572948.8A CN107591256B (zh) 2017-07-14 2017-07-14 一种大容量梯度板式阵列电容芯片及其制备方法

Publications (2)

Publication Number Publication Date
CN107591256A true CN107591256A (zh) 2018-01-16
CN107591256B CN107591256B (zh) 2019-07-19

Family

ID=61042554

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710572948.8A Active CN107591256B (zh) 2017-07-14 2017-07-14 一种大容量梯度板式阵列电容芯片及其制备方法

Country Status (1)

Country Link
CN (1) CN107591256B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111807827A (zh) * 2020-06-08 2020-10-23 北京七星飞行电子有限公司 一种电连接器用板式阵列磁芯及其制备方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1476618A (zh) * 2001-09-05 2004-02-18 ά 多联电容器
CN1484840A (zh) * 2000-12-29 2004-03-24 ض� 多层阵列电容及其制作方法
CN1938799A (zh) * 2004-04-02 2007-03-28 哈里公司 使用导体填充过孔的嵌入式电容
CN1937123A (zh) * 2005-09-21 2007-03-28 Tdk株式会社 层叠电容器及其制造方法
CN101471181A (zh) * 2007-12-28 2009-07-01 财团法人工业技术研究院 复合型电容
CN101844428A (zh) * 2009-03-25 2010-09-29 Tdk株式会社 陶瓷电子部件
CN101951237A (zh) * 2010-07-23 2011-01-19 电子科技大学 一种叠层片式滤波器及其制备方法
CN104299780A (zh) * 2013-07-15 2015-01-21 三星电机株式会社 阵列型多层陶瓷电子组件及用于其的安装板

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1484840A (zh) * 2000-12-29 2004-03-24 ض� 多层阵列电容及其制作方法
CN1476618A (zh) * 2001-09-05 2004-02-18 ά 多联电容器
CN1938799A (zh) * 2004-04-02 2007-03-28 哈里公司 使用导体填充过孔的嵌入式电容
CN1937123A (zh) * 2005-09-21 2007-03-28 Tdk株式会社 层叠电容器及其制造方法
CN101471181A (zh) * 2007-12-28 2009-07-01 财团法人工业技术研究院 复合型电容
CN101844428A (zh) * 2009-03-25 2010-09-29 Tdk株式会社 陶瓷电子部件
CN101951237A (zh) * 2010-07-23 2011-01-19 电子科技大学 一种叠层片式滤波器及其制备方法
CN104299780A (zh) * 2013-07-15 2015-01-21 三星电机株式会社 阵列型多层陶瓷电子组件及用于其的安装板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111807827A (zh) * 2020-06-08 2020-10-23 北京七星飞行电子有限公司 一种电连接器用板式阵列磁芯及其制备方法

Also Published As

Publication number Publication date
CN107591256B (zh) 2019-07-19

Similar Documents

Publication Publication Date Title
EP0956643B1 (en) Multilayer lowpass filter with single point ground plane configuration
JP2000286634A (ja) アンテナ装置及びアンテナ装置の製造方法
CN201113933Y (zh) 一种多层陶瓷介质低通滤波器
CN108962599A (zh) 多层陶瓷电容器
JP2013140929A (ja) 共通モードフィルタ及びその製造方法
CN106716634A (zh) 高频元器件
CN102610883A (zh) 90兆赫兹低插损微型低通滤波器
CN102122942B (zh) 高频模块
KR20010015440A (ko) 하이브리드 적층체 및 이의 제조방법
CN105141273B (zh) 一种折叠链式穿心电容结构的emi滤波器
CN107591256A (zh) 一种大容量梯度板式阵列电容芯片及其制备方法
US6335663B1 (en) Multiplexer/branching filter
JP2007324251A (ja) 積層コンデンサ
JP2003069360A (ja) バラントランス
CN206340652U (zh) 包含陶瓷微带的射频垂直过渡结构
CN201063590Y (zh) 片式emi滤波器
CN101521087A (zh) 一种电感器及其制造方法
CN110211780B (zh) 一种基于柔性电路板的电容型网络变压器及其测量方法
TW201342703A (zh) 雙工器
JP3419187B2 (ja) 積層型ｌｃ共振部品
CN216312022U (zh) 一种巴伦结构
CN2850005Y (zh) 一种多层陶瓷频分器
JP2004120291A (ja) バラントランス
JPH1197962A (ja) 高周波部品
CN217387485U (zh) 双腔形成零点的滤波器结构及滤波器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20210527

Address after: 523000 Room 501, unit 1, building 1, No.17, headquarters 2nd Road, Songshanhu Park, Dongguan City, Guangdong Province

Patentee after: Dongguan huaxinlian Technology Co.,Ltd.

Address before: 611731, No. 2006, West Avenue, Chengdu hi tech Zone (West District, Sichuan)

Patentee before: University of Electronic Science and Technology of China

PE01 Entry into force of the registration of the contract for pledge of patent right
PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of invention: A high-capacity gradient plate array capacitor chip and its preparation method

Effective date of registration: 20230628

Granted publication date: 20190719

Pledgee: Dongguan Kechuang Financing Guarantee Co.,Ltd.

Pledgor: Dongguan huaxinlian Technology Co.,Ltd.

Registration number: Y2023980046171