SU917677A1 - Способ изготовлени многослойных печатных плат - Google Patents
Способ изготовлени многослойных печатных плат Download PDFInfo
- Publication number
- SU917677A1 SU917677A1 SU792748641A SU2748641A SU917677A1 SU 917677 A1 SU917677 A1 SU 917677A1 SU 792748641 A SU792748641 A SU 792748641A SU 2748641 A SU2748641 A SU 2748641A SU 917677 A1 SU917677 A1 SU 917677A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- holes
- dielectric layers
- conductors
- punching
- dielectric
- Prior art date
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
1. СПОСОБ ИЗГОТОВЛЕНИЯ МНОГОСЛОЙНЫХ ПЕЧАТНЫХ ПЛАТ, включающий последовательное нанесение на Изобретение относитс к области микроэлектроники и может быть использовано в радиотехнической и радиоэлектронной промышленности. Известен способ изготовлени многослойных печатных плат, заключающийс в последовательном нанесении на керамическую положку методом трафаретной печати и обжига провод щих и диэлектрических композиций, обеспе.чивающих получение системы изолированных проводников, электоические соединени между которыми осуществл ютс через окна в диэлектрических сло х, сформированные при печати. Основным недостатком данного способа вл етс послойное наращивание рельефа , а также размытость краев элементов печатного рисунка, что ограничивает реальную разрешающую способность трафаретной печати уровнем в 2-3 линии на миллиметр, а размеры контактных окон удвоенной толщиной сло диэлектрика. керамическую подложку провод щих и диэлектрических слоев, их обжиг, пробивку лучом с высокой плотностью энергии отверстий в диэлектрических сло х и заполнение их электропровод щей партой, о т ли ч а ю щ и и с тем, что, с целью повышени плотности рисунка проводников и надежности электрических соединений проводников различных слоев при сохранении низкого импеданса цепей, пробивку отверстий в диэлектрических сло х провод т перед обжигом. 2. Способ по п. 1. от л ич а ю щийс тем, что пробивку отверсти провод т электронно-лучевым нагревом. ч. Наиболее близким техническим решением к изобретению вл етс способ изготовлени многослойных печатных плат. включающий последовательное нанесение ю на керамическую подложку провод щих и диэлектрических слоев, их обжиг, пробивку о лучом с высокой плотностью энергии (лазером ) отверстий в диэлектрических сло х и заполнение их электропровод щей па.стой. vi причем рисунок проводников получают фоVJ толитографией слоев толщиной 20 мкм. на несенных шелкографией и вожженных. либо осажденных в вакууме. Однако данный способ не позвол ет получать отверсти в слое диэлектрика, дйаметр которых существенно меньше толщины сло . В данном случае этот диаметр в три раза больше минимальной ширины провод ника, т, е. плотность разводки в три раза ниже возможной, что следует признать основным недостатком данного способа. Поскольку процесс формировани отверстий носит термический характер, т. е.
Description
удаление материала происходит в результате нагрева, плавлени и испарени , а примен емые материалы отличаютс низкой упругостью паров, обработка диэлектрика в обожженном состо нии требует подвода энергии, обеспечивающей высокотемпературный нагрев. Диаметр лазерного луча, имеющего необходимые энергетические характеристики, не может быть меньше too мкм, что с учетом конусности луча м вли ни теплопроводности не позвол ет получить отношение толщины сло к диаметру больше чем 1. Ввиду того, что обработка отверстий Г1РОИСХОДИТ при высокой температуре, невозможно так организовать процесс обработки, чтобы она прекращалась , как только диэлектрик полностью удален, т. е. чгобы дном отверсти служил проводник нижележащего сло , что определ ет надежность электрического соединени и величину сопротивлени контакта.
Целью изобретени вл етс повышение плотности рисунка проводников и надежности электрических соединени11 проводников различных слоев при сохранении низкого импеданса цепей.
Поставленна цель достигаетс тем. что в известном способе, включающем последовательное нанесение на керамическую подложку провод щих и диэлектрических слоев, их обжиг, пробивку лучом с высокой плотностью энергии отверстий в диэлектрических сло х и заполнение их электропровод щей пастой, пробивку отверстий и диэлектрических сло х провод т перед обжигом ,«а также тем, что пробивку отверстий провод т электронно-лучевым нагревом.
Под воздействием электронно-лучевого нагрева в прогреваемом обьеме развиваетс повышенное давление, обусловленное кипением и испарением органической св зки , усиливаемое действием вакуума, в среде KOTOpoFo происходит обработка, в результате чего частицы тугоплавкого материала с большой Скоростью вырабатываютс из зоны обработки, унос с собой всю накопленную энергию. Поэтому вли ние теплопроводности на размеры и форму отверсти минимальны: они целиком определ ютс характеристиками электронного луча. Подбором материала и количества св зи можно добитьс , чтобы энергии электронного луча хватало дл удалени сырого диэлектрика, но было недостаточно дл плавлени металла проводника, расположенного под контактным отверстием, чем обеспечиваетс посто нство площади контактировани . Таким методом удаетс получать отверсти с отношением толщины
сло к диаметру до 3-5, т. е. при толщине сло 150 мкм диаметр на, уровне 30-50 мкм. что позвол ет увеличить плотность разводки по сравнению с прототипом в 2-3 раза.
После того, как OToepcrviJ о диэлектрическом слое пробиты, провод т его обжиг, заполнение отверстий провод щим составом , например, примен трсЭфаретную печать , либо .после заполмсни отверстий
0 пройод щим составом занос т cnnoiunoCi провод щий сл.ой, например, накатыванием предварительно отлитой пленки и обжигом ее. после чего пропод т вытравливание рисунка проподников,
5 Возможны и другие комбиийции, например пробивка отверстий, заполнение отверстий , обжиг, oaKyyfviHoe иапыл зние, фотолитографи . При этом слой проводников , расположенный непосредственно на
0 подложке, может быть сформирован одмим из известных cnoco6of3: трафаретной печатью и обжигом или фотолитографией.
П р м м о р. Комкретным примером использовани данного,способа вл етс тех5 нопогйческий процесс изготовлени двухуроемеоой платы нз керамической подложке из спеченного глинозема, например, марки 22ХС. Ммнимальпс5 ширина и зазор проводников первого уровн 50 мкм, второ0 го уровн - 150 мкм. Толщина сло диэлек-, трика - 150 мкм. Диаметр отверстий а слое диэлектрика - 50 мкм. Материал проводников: серебро с 10% стекловлзки. Материал диэлектрика: 80% стекла fvfe 279., остальное
5 глинозем. Проводники первого сло формируют фотол,итографией сплошного пожженного сло толщиной 15 мкм, нанесенного сеткографией. Слой диэлектрика нанесен накаткой предварительно отлитой пленки, в
О состав которой в качестве св зи введен поливинилбутираль . Отверсти в слое диэлектрика пробиты злектронным лучом при следующих параметрах:
Ускор ющее напр жение105 кВ
5 Ток луча2 мА
Длительность импульса2.50 мкс
Число импульсов1
Проводники второго уровн получают трафаретной печатью при одновременном
0 заполнении отверстий пастой того же состава . Обжиг сло диэлектрика и проводников второго уровн прогзод т одновременно,
По сравнению с прототипо.м данный
5 способ дает технико-.экоиомический эффект , выражающийс :
в возмох носп1 увеличени плотности разводки в 2-3 раза о каждом слое;
п сокращении затрат на изготовление интегральной ,гибридной схемы эквива- 39176776
лен т и ой фу н к цио 11 л ь и ой ел ожн ости за разводки и количества технологических oneсчет сокращени количества уровнейраций.
Claims (2)
1. СПОСОБ ИЗГОТОВЛЕНИЯ МНОГОСЛОЙНЫХ ПЕЧАТНЫХ ПЛАТ, включающий последовательное нанесение на керамическую подложку проводящих и диэлектрических слоев, их обжиг, пробивку лучом с высокой плотностью энергии отверстий в диэлектрических слоях и заполнение их электропроводящей пастой, о т личающийся тем. что, с целью повышения плотности рисунка проводников и надежности электрических соединений проводников различных слоев при сохранении низкого импеданса цепей, пробивку отверстий в диэлектрических слоях проводят перед обжигом.
2. Способ по п. 1, о т л и ч а ю щ и й с я тем, что пробивку отверстия проводят электронно-лучевым нагревом.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792748641A SU917677A1 (ru) | 1979-04-09 | 1979-04-09 | Способ изготовлени многослойных печатных плат |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792748641A SU917677A1 (ru) | 1979-04-09 | 1979-04-09 | Способ изготовлени многослойных печатных плат |
Publications (1)
Publication Number | Publication Date |
---|---|
SU917677A1 true SU917677A1 (ru) | 1992-09-30 |
Family
ID=20820339
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU792748641A SU917677A1 (ru) | 1979-04-09 | 1979-04-09 | Способ изготовлени многослойных печатных плат |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU917677A1 (ru) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EA008748B1 (ru) * | 2003-03-05 | 2007-08-31 | Интьюн Сёркуитс Ой | Способ изготовления электропроводящего рисунка |
RU2706105C2 (ru) * | 2015-08-06 | 2019-11-13 | Фраунхофер-Гезельшафт Цур Фёрдерунг Дер Ангевандтен Форшунг Э.Ф. | Способ производства компонента из керамических материалов |
-
1979
- 1979-04-09 SU SU792748641A patent/SU917677A1/ru active
Non-Patent Citations (1)
Title |
---|
Д.Хамер, Дж. Баггерс. Технологи толстопленочных гибридных интегральных схем. М.: 1975. с. 27-85. Патент DE Ms 2548258. кл. Н 05 К 3/36. 1977. * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EA008748B1 (ru) * | 2003-03-05 | 2007-08-31 | Интьюн Сёркуитс Ой | Способ изготовления электропроводящего рисунка |
RU2706105C2 (ru) * | 2015-08-06 | 2019-11-13 | Фраунхофер-Гезельшафт Цур Фёрдерунг Дер Ангевандтен Форшунг Э.Ф. | Способ производства компонента из керамических материалов |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR970004759B1 (ko) | 다층회로를 제작하는 방법 | |
US5370759A (en) | Method for producing multilayered ceramic substrate | |
KR100553635B1 (ko) | 동시 가열되는 세라믹 커패시터 및 인쇄 회로 기판용세라믹 커패시터를 형성하는 방법 | |
US4806188A (en) | Method for fabricating multilayer circuits | |
KR960020643A (ko) | 스택 가능형 회로 기판층의 제조 방법 | |
JPH08307052A (ja) | 高度に伝導性のビアを製造するための方法 | |
US4487993A (en) | High density electronic circuits having very narrow conductors | |
EP0035536A1 (en) | Method of manufacturing adjustable thick film capacitors. | |
JP2006080248A (ja) | セラミック電子部品及びその製造方法 | |
US4914260A (en) | Ceramic multi-layer printed circuit boards | |
SU917677A1 (ru) | Способ изготовлени многослойных печатных плат | |
DE4103294C2 (de) | Verfahren zum Herstellen von keramischen Leiterplatten mit Durchkontaktierungen | |
JPH10149947A (ja) | キャパシタ誘電体厚膜組成物 | |
JPH03280412A (ja) | コンデンサネットワーク構造体及びその製造方法 | |
US6846375B2 (en) | Method of manufacturing multilayer ceramic wiring board and conductive paste for use | |
US5948192A (en) | Glass-ceramic substrate and method of producing the same | |
JPH0645758A (ja) | 多層セラミック基板およびその製造方法 | |
JP2794879B2 (ja) | 多層基板 | |
JPH0217957B2 (ru) | ||
JP3136682B2 (ja) | 多層配線基板の製造方法 | |
JP3176258B2 (ja) | 多層配線基板 | |
JPH0637454A (ja) | 多層配線セラミック基板およびその製造方法 | |
JP2569716B2 (ja) | 多層厚膜ic基板の製造法 | |
JPH0380358B2 (ru) | ||
JPH01185913A (ja) | コンデンサアレイ |