JPH0878277A - セラミックグリーンシートへの電極形成方法及び積層セラミック電子部品の製造方法 - Google Patents
セラミックグリーンシートへの電極形成方法及び積層セラミック電子部品の製造方法Info
- Publication number
- JPH0878277A JPH0878277A JP6207653A JP20765394A JPH0878277A JP H0878277 A JPH0878277 A JP H0878277A JP 6207653 A JP6207653 A JP 6207653A JP 20765394 A JP20765394 A JP 20765394A JP H0878277 A JPH0878277 A JP H0878277A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- green sheet
- ceramic green
- ceramic
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000919 ceramic Substances 0.000 title claims abstract description 130
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 238000000034 method Methods 0.000 title claims description 23
- 239000000463 material Substances 0.000 claims abstract description 30
- 239000002002 slurry Substances 0.000 claims abstract description 24
- 238000010304 firing Methods 0.000 claims description 8
- 230000000149 penetrating effect Effects 0.000 claims description 7
- 239000007772 electrode material Substances 0.000 claims description 5
- 238000010030 laminating Methods 0.000 claims description 4
- 239000010409 thin film Substances 0.000 claims description 4
- 239000010408 film Substances 0.000 abstract description 17
- 238000000427 thin-film deposition Methods 0.000 abstract 1
- 239000004020 conductor Substances 0.000 description 3
- 238000007606 doctor blade method Methods 0.000 description 3
- 230000003449 preventive effect Effects 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 229920003002 synthetic resin Polymers 0.000 description 3
- 239000000057 synthetic resin Substances 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000007733 ion plating Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- -1 polyethylene terephthalate Polymers 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- 229920002545 silicone oil Polymers 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000005456 alcohol based solvent Substances 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 229940057995 liquid paraffin Drugs 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000012188 paraffin wax Substances 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
- H05K3/207—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a prefabricated paste pattern, ink pattern or powder pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49163—Manufacturing circuit on or in base with sintering of base
Landscapes
- Engineering & Computer Science (AREA)
- Ceramic Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
(57)【要約】
【目的】 比較的少ない工程により、ビアホール電極を
形成するための貫通電極付きセラミックグリーンシート
を得ることを可能とする方法を提供する。 【構成】 支持フィルム２１上に薄膜形成法により電極
２２を形成し、電極２２上にセラミックスラリーの付着
を防止する付着防止材２３を形成しておき、しかる後支
持フィルム２１上にセラミックスラリーを付与し、セラ
ミックグリーンシート２４を成形して貫通電極付きセラ
ミックグリーンシート２７を得る、セラミックグリーン
シートへの電極形成方法。
形成するための貫通電極付きセラミックグリーンシート
を得ることを可能とする方法を提供する。 【構成】 支持フィルム２１上に薄膜形成法により電極
２２を形成し、電極２２上にセラミックスラリーの付着
を防止する付着防止材２３を形成しておき、しかる後支
持フィルム２１上にセラミックスラリーを付与し、セラ
ミックグリーンシート２４を成形して貫通電極付きセラ
ミックグリーンシート２７を得る、セラミックグリーン
シートへの電極形成方法。
Description
【０００１】
【産業上の利用分野】本発明は、セラミックグリーンシ
ートに電極を形成する方法及び積層セラミック電子部品
の製造方法に関し、特に、ビアホール電極やスルホール
電極などのセラミック層を貫通する電極の形成方法及び
上記貫通電極を有する積層セラミック電子部品の製造方
法に関する。
ートに電極を形成する方法及び積層セラミック電子部品
の製造方法に関し、特に、ビアホール電極やスルホール
電極などのセラミック層を貫通する電極の形成方法及び
上記貫通電極を有する積層セラミック電子部品の製造方
法に関する。
【０００２】
【従来の技術】内部に電子部品素子を形成してなる積層
セラミック電子部品やセラミック多層基板では、セラミ
ック焼結体内において異なる高さ位置にある電極を接続
するためにセラミック層を貫くビアホール電極やスルホ
ール電極が形成されている。上記のような貫通電極を有
する積層セラミック電子部品の一例を図１に示す。
セラミック電子部品やセラミック多層基板では、セラミ
ック焼結体内において異なる高さ位置にある電極を接続
するためにセラミック層を貫くビアホール電極やスルホ
ール電極が形成されている。上記のような貫通電極を有
する積層セラミック電子部品の一例を図１に示す。
【０００３】図１に示す積層セラミック電子部品１は、
複数枚のセラミックグリーンシートを積層し、得られた
積層体を焼成することにより得られた焼結体２を有す
る。焼結体２内には、内部電極３〜６が異なる高さ位置
に形成されている。また、内部電極３と、内部電極４と
が、ビアホール電極７により電気的に接続されており、
内部電極５と内部電極６とがビアホール電極８により相
互に電気的に接続されている。なお、焼結体２の両端面
には、外部電極９，１０が形成されている。
複数枚のセラミックグリーンシートを積層し、得られた
積層体を焼成することにより得られた焼結体２を有す
る。焼結体２内には、内部電極３〜６が異なる高さ位置
に形成されている。また、内部電極３と、内部電極４と
が、ビアホール電極７により電気的に接続されており、
内部電極５と内部電極６とがビアホール電極８により相
互に電気的に接続されている。なお、焼結体２の両端面
には、外部電極９，１０が形成されている。
【０００４】ところで、セラミック焼結体２を得るにあ
たっては、通常、内部電極３〜６が一方主面に形成され
たセラミックグリーンシート及び無地のセラミックグリ
ーンシートを積層して積層体を得る。また、内部電極３
が上面に形成されているセラミックグリーンシートに
は、貫通孔を形成しておき、該貫通孔に導電性材料を充
填することにより上記ビアホール電極７を形成する。同
様に、上面に内部電極５が印刷されたセラミックグリー
ンシートに貫通孔を形成しておき、該貫通孔に導電性材
料を充填することによりビアホール電極８を形成してお
く。
たっては、通常、内部電極３〜６が一方主面に形成され
たセラミックグリーンシート及び無地のセラミックグリ
ーンシートを積層して積層体を得る。また、内部電極３
が上面に形成されているセラミックグリーンシートに
は、貫通孔を形成しておき、該貫通孔に導電性材料を充
填することにより上記ビアホール電極７を形成する。同
様に、上面に内部電極５が印刷されたセラミックグリー
ンシートに貫通孔を形成しておき、該貫通孔に導電性材
料を充填することによりビアホール電極８を形成してお
く。
【０００５】焼結体２を得るにあたっては、上記のよう
にして得られた積層体を厚み方向に加圧した後所定の温
度で焼成する。ところで、上記ビアホール電極７を形成
するためのセラミックグリーンシートの形成にあたって
は、下記の方法が採用されていた。すなわち、図２に示
すように、ポリエチレンテレフタレートなどの合成樹脂
フィルムよりなる支持フィルム１１上に、セラミックグ
リーンシート１２を例えばドクターブレード法により成
形する。次に、セラミックグリーンシート１２を支持フ
ィルム１１ごとパンチングし、貫通孔１１ａ，１２ａを
形成する。しかる後、貫通孔１１ａ，１２ａ内に導電ペ
ースト１３を充填するとともに、内部電極３となる導電
ペースト１４を印刷する。積層体を得るにあたっては、
上記支持フィルム１１からセラミックグリーンシート１
２を剥離し、積層に供する。
にして得られた積層体を厚み方向に加圧した後所定の温
度で焼成する。ところで、上記ビアホール電極７を形成
するためのセラミックグリーンシートの形成にあたって
は、下記の方法が採用されていた。すなわち、図２に示
すように、ポリエチレンテレフタレートなどの合成樹脂
フィルムよりなる支持フィルム１１上に、セラミックグ
リーンシート１２を例えばドクターブレード法により成
形する。次に、セラミックグリーンシート１２を支持フ
ィルム１１ごとパンチングし、貫通孔１１ａ，１２ａを
形成する。しかる後、貫通孔１１ａ，１２ａ内に導電ペ
ースト１３を充填するとともに、内部電極３となる導電
ペースト１４を印刷する。積層体を得るにあたっては、
上記支持フィルム１１からセラミックグリーンシート１
２を剥離し、積層に供する。
【０００６】
【発明が解決しようとする課題】上記のように、従来の
製造方法では、ビアホール電極７やビアホール電極８を
形成するにあたり、図２を参照して説明した複雑な工程
を経なければならなかった。すなわち、キャリアフィル
ム上にセラミックグリーンシートを成形した後、ビアホ
ール電極を形成すべき位置に正確にパンチングにより貫
通孔を形成し、しかる後、該貫通孔に導電性材料を充填
するという煩雑な作業が強いられていた。
製造方法では、ビアホール電極７やビアホール電極８を
形成するにあたり、図２を参照して説明した複雑な工程
を経なければならなかった。すなわち、キャリアフィル
ム上にセラミックグリーンシートを成形した後、ビアホ
ール電極を形成すべき位置に正確にパンチングにより貫
通孔を形成し、しかる後、該貫通孔に導電性材料を充填
するという煩雑な作業が強いられていた。
【０００７】本発明の目的は、ビアホール電極やスルホ
ール電極などの貫通電極を有するセラミックグリーンシ
ートを容易に得ることを可能とするセラミックグリーン
シートへの電極形成方法及びそのような貫通電極を有す
る積層セラミック電子部品の製造方法を提供することに
ある。
ール電極などの貫通電極を有するセラミックグリーンシ
ートを容易に得ることを可能とするセラミックグリーン
シートへの電極形成方法及びそのような貫通電極を有す
る積層セラミック電子部品の製造方法を提供することに
ある。
【０００８】
【課題を解決するための手段】本願の第１発明は、支持
体上に電極材料を付与し電極を形成する工程と、前記電
極上にセラミックスラリーの付着を防止する付着防止材
を形成する工程と、前記支持体上にセラミックスラリー
を付与し、前記電極の周囲の領域にセラミックグリーン
シートを形成し、セラミックグリーンシートを貫通する
電極が形成されている貫通電極付きセラミックグリーン
シートを得る工程とを備えることを特徴とする、セラミ
ックグリーンシートへの電極形成方法である。
体上に電極材料を付与し電極を形成する工程と、前記電
極上にセラミックスラリーの付着を防止する付着防止材
を形成する工程と、前記支持体上にセラミックスラリー
を付与し、前記電極の周囲の領域にセラミックグリーン
シートを形成し、セラミックグリーンシートを貫通する
電極が形成されている貫通電極付きセラミックグリーン
シートを得る工程とを備えることを特徴とする、セラミ
ックグリーンシートへの電極形成方法である。
【０００９】すなわち、第１発明では、支持体上に電極
を形成した後、電極上に上記付着防止材を形成し、しか
る後セラミックスラリーを付与することによりセラミッ
クグリーンシートを成形する。この場合、電極上に上記
付着防止材が形成されているため、セラミックスラリー
は電極上に付着しない。従って、上記のように貫通電極
を有するセラミックグリーンシートが支持体上に形成さ
れる。
を形成した後、電極上に上記付着防止材を形成し、しか
る後セラミックスラリーを付与することによりセラミッ
クグリーンシートを成形する。この場合、電極上に上記
付着防止材が形成されているため、セラミックスラリー
は電極上に付着しない。従って、上記のように貫通電極
を有するセラミックグリーンシートが支持体上に形成さ
れる。
【００１０】なお、上記セラミックスラリーの付着を防
止する付着防止材としては、例えばドクターブレード法
やカーテンコーター法などのセラミックグリーンシート
の成形方法を実施するに際し、供給されたセラミックス
ラリーを弾いたり容易に除去できるような適宜の材料が
選ばれる。このような材料の例としては、例えばセラミ
ックスラリーが水を溶剤とする場合には、パラフィン、
シリコンオイルなどが、セラミックスラリーがアルコー
ル系溶剤を含有する場合には、シリコンオイル、フッ素
樹脂などが用いられる。何れにしても、セラミックスラ
リーに対して全く相溶性を有せず、かつセラミックスの
焼成に際し飛散する適宜の材料が選ばれ、この材料の種
類は、上記のようなセラミックスラリーの種類に応じて
異なるため、一義的には定められない。
止する付着防止材としては、例えばドクターブレード法
やカーテンコーター法などのセラミックグリーンシート
の成形方法を実施するに際し、供給されたセラミックス
ラリーを弾いたり容易に除去できるような適宜の材料が
選ばれる。このような材料の例としては、例えばセラミ
ックスラリーが水を溶剤とする場合には、パラフィン、
シリコンオイルなどが、セラミックスラリーがアルコー
ル系溶剤を含有する場合には、シリコンオイル、フッ素
樹脂などが用いられる。何れにしても、セラミックスラ
リーに対して全く相溶性を有せず、かつセラミックスの
焼成に際し飛散する適宜の材料が選ばれ、この材料の種
類は、上記のようなセラミックスラリーの種類に応じて
異なるため、一義的には定められない。
【００１１】なお、上記支持体上に予め形成される電極
は、蒸着、イオンプレーティング、スパッタリングもし
くはメッキなどの薄膜形成法や、導電ペーストの印刷等
の適宜の方法により形成され得るが、導電ペーストを用
いた場合には、上記付着防止材に導電ペーストが溶解す
るおそれがあるため、好ましくは、薄膜形成法により電
極が形成される。
は、蒸着、イオンプレーティング、スパッタリングもし
くはメッキなどの薄膜形成法や、導電ペーストの印刷等
の適宜の方法により形成され得るが、導電ペーストを用
いた場合には、上記付着防止材に導電ペーストが溶解す
るおそれがあるため、好ましくは、薄膜形成法により電
極が形成される。
【００１２】なお、本発明は、上記のように電極上にセ
ラミックスラリーの付着を防止する付着防止材を形成す
ることを特徴とするものであるが、この場合、電極の全
面に上記付着防止材を形成する必要は必ずしもない。す
なわち、後述の実施例から明らかなように、厚みの異な
る電極を形成しておき、厚みの薄い側の電極上には付着
防止材を形成しないでおけば、貫通電極とともに、セラ
ミックグリーンシート内に配置される電極を形成するこ
とも可能である。
ラミックスラリーの付着を防止する付着防止材を形成す
ることを特徴とするものであるが、この場合、電極の全
面に上記付着防止材を形成する必要は必ずしもない。す
なわち、後述の実施例から明らかなように、厚みの異な
る電極を形成しておき、厚みの薄い側の電極上には付着
防止材を形成しないでおけば、貫通電極とともに、セラ
ミックグリーンシート内に配置される電極を形成するこ
とも可能である。
【００１３】また、本願の第２の発明は、支持体上に電
極材料を付与し電極を形成する工程と、前記電極上にセ
ラミックスラリーの付着を防止する付着防止材を形成す
る工程と、前記支持体上にセラミックグリーンシートを
付与し、前記電極の周囲の領域にセラミックグリーンシ
ートを形成し、セラミックグリーンシートを貫通する電
極が形成されている貫通電極付きセラミックグリーンシ
ートを得る工程と、少なくとも１枚の前記貫通電極付き
セラミックグリーンシート及び他のセラミックグリーン
シートを積層し、セラミック積層体を得る工程と、前記
セラミック積層体を焼成する工程とを備えることを特徴
とする、積層セラミック電子部品の製造方法である。
極材料を付与し電極を形成する工程と、前記電極上にセ
ラミックスラリーの付着を防止する付着防止材を形成す
る工程と、前記支持体上にセラミックグリーンシートを
付与し、前記電極の周囲の領域にセラミックグリーンシ
ートを形成し、セラミックグリーンシートを貫通する電
極が形成されている貫通電極付きセラミックグリーンシ
ートを得る工程と、少なくとも１枚の前記貫通電極付き
セラミックグリーンシート及び他のセラミックグリーン
シートを積層し、セラミック積層体を得る工程と、前記
セラミック積層体を焼成する工程とを備えることを特徴
とする、積層セラミック電子部品の製造方法である。
【００１４】すなわち、第２発明は、上述した第１発明
の貫通電極付きセラミックグリーンシートの形成方法の
後に、該貫通電極付きセラミックグリーンシートを用い
て積層体を得、さらに積層体を焼成することにより焼結
体を得る工程を備える、積層セラミック電子部品の製造
方法である。この積層体を得る工程及び積層体を焼成す
る工程については、従来より公知の積層セラミック電子
部品の製造方法に従って行ない得る。
の貫通電極付きセラミックグリーンシートの形成方法の
後に、該貫通電極付きセラミックグリーンシートを用い
て積層体を得、さらに積層体を焼成することにより焼結
体を得る工程を備える、積層セラミック電子部品の製造
方法である。この積層体を得る工程及び積層体を焼成す
る工程については、従来より公知の積層セラミック電子
部品の製造方法に従って行ない得る。
【００１５】
【発明の作用及び効果】第１発明では、支持体上に形成
された電極上に付着防止材が形成され、セラミックグリ
ーンシートの成形に際し、セラミックスラリーが上記付
着防止材により弾かれたり上記付着防止材から除去され
るため、セラミックスラリーは、上記電極を除いた周囲
の領域に付与される。従って、上記電極の上にセラミッ
クスラリーが付着しないため、貫通電極付きのセラミッ
クグリーンシートを容易に得ることができる。
された電極上に付着防止材が形成され、セラミックグリ
ーンシートの成形に際し、セラミックスラリーが上記付
着防止材により弾かれたり上記付着防止材から除去され
るため、セラミックスラリーは、上記電極を除いた周囲
の領域に付与される。従って、上記電極の上にセラミッ
クスラリーが付着しないため、貫通電極付きのセラミッ
クグリーンシートを容易に得ることができる。
【００１６】また、第２の発明では、上記のようにして
比較的少ない工程で作製された貫通電極付きセラミック
グリーンシートを用い、積層セラミック電子部品を提供
することが可能となる。
比較的少ない工程で作製された貫通電極付きセラミック
グリーンシートを用い、積層セラミック電子部品を提供
することが可能となる。
【００１７】よって、本発明によれば、スルホール電極
やビアホール電極などの貫通電極を有する積層セラミッ
ク電子部品を比較的少ない工程によりかつ安価に供給す
ることが可能となる。
やビアホール電極などの貫通電極を有する積層セラミッ
ク電子部品を比較的少ない工程によりかつ安価に供給す
ることが可能となる。
【００１８】本発明は、セラミック多層基板、コンデン
サ及びインダクタなどの一義上に素子が一体化されたセ
ラミック積層電子部品などのビアホール電極やスルホー
ル電極を有する積層セラミック電子部品の製造方法に広
く用いることができる。
サ及びインダクタなどの一義上に素子が一体化されたセ
ラミック積層電子部品などのビアホール電極やスルホー
ル電極を有する積層セラミック電子部品の製造方法に広
く用いることができる。
【００１９】
【実施例の説明】以下、図面を参照しつつ実施例を説明
することにより、本発明を明らかにする。まず、図３
（ａ）に示すように、支持体としてのポリエチレンテレ
フタレートなどからなる合成樹脂フィルム２１を用意す
る。合成樹脂フィルム２１上に、電極材料を付与するこ
とにより電極２２を形成する。電極２２は、例えば、蒸
着、スパッタリング、イオンプレーティングもしくはメ
ッキなどの薄膜形成法により、あるいは導電ペーストを
印刷することにより形成することができるが、本実施例
では、電極２２は、銅を蒸着し、さらにニッケルを電気
メッキすることにより膜厚を高めることにより形成され
ている。
することにより、本発明を明らかにする。まず、図３
（ａ）に示すように、支持体としてのポリエチレンテレ
フタレートなどからなる合成樹脂フィルム２１を用意す
る。合成樹脂フィルム２１上に、電極材料を付与するこ
とにより電極２２を形成する。電極２２は、例えば、蒸
着、スパッタリング、イオンプレーティングもしくはメ
ッキなどの薄膜形成法により、あるいは導電ペーストを
印刷することにより形成することができるが、本実施例
では、電極２２は、銅を蒸着し、さらにニッケルを電気
メッキすることにより膜厚を高めることにより形成され
ている。
【００２０】次に、図３（ｂ）に示すように、電極２２
上に、セラミックスラリーの付着を防止するための付着
防止材２３をグラビアコータを用いて塗布する。本実施
例では、付着防止材２３として、流動性パラフィンが用
いられている。
上に、セラミックスラリーの付着を防止するための付着
防止材２３をグラビアコータを用いて塗布する。本実施
例では、付着防止材２３として、流動性パラフィンが用
いられている。
【００２１】次に、支持体２１上において、セラミック
スラリーをドクターブレード法により付与し、セラミッ
クグリーンシート２４を成形する。この場合、電極２２
上には付着防止材２３が付与されているため、セラミッ
クスラリーが付着防止材２３により弾かれる。そのた
め、図４に示されているように、電極２２の周囲にセラ
ミックグリーンシート２４が成形される。なお、この場
合、セラミックグリーンシート２４の膜厚は、電極２２
と同等もしくは電極２２よりも薄くしておくことが好ま
しい。セラミックグリーンシート２４の膜厚が、電極２
２よりも厚い場合には、最終的に得られた貫通電極が、
セラミックグリーンシート２４が焼成されて構成される
セラミック層に埋没するおそれがあるからである。
スラリーをドクターブレード法により付与し、セラミッ
クグリーンシート２４を成形する。この場合、電極２２
上には付着防止材２３が付与されているため、セラミッ
クスラリーが付着防止材２３により弾かれる。そのた
め、図４に示されているように、電極２２の周囲にセラ
ミックグリーンシート２４が成形される。なお、この場
合、セラミックグリーンシート２４の膜厚は、電極２２
と同等もしくは電極２２よりも薄くしておくことが好ま
しい。セラミックグリーンシート２４の膜厚が、電極２
２よりも厚い場合には、最終的に得られた貫通電極が、
セラミックグリーンシート２４が焼成されて構成される
セラミック層に埋没するおそれがあるからである。
【００２２】また、上記付着防止材２３は、セラミック
スラリーを付着させないだけでなく、最終的にセラミッ
ク焼結体内において残存しないような材料で構成される
ことが必要である。
スラリーを付着させないだけでなく、最終的にセラミッ
ク焼結体内において残存しないような材料で構成される
ことが必要である。
【００２３】次に、図５に示すように、積層ステージ２
５上において、無地のセラミックグリーンシート２６を
積層した後、セラミックグリーンシート２６上に、支持
フィルム２１に支持された貫通電極付きセラミックグリ
ーンシート２７をセラミックグリーンシート２４側から
積層する。しかる後、厚み方向に加圧し、セラミックグ
リーンシート２４をセラミックグリーンシート２６に圧
着した後、支持フィルム２１を剥離する。
５上において、無地のセラミックグリーンシート２６を
積層した後、セラミックグリーンシート２６上に、支持
フィルム２１に支持された貫通電極付きセラミックグリ
ーンシート２７をセラミックグリーンシート２４側から
積層する。しかる後、厚み方向に加圧し、セラミックグ
リーンシート２４をセラミックグリーンシート２６に圧
着した後、支持フィルム２１を剥離する。
【００２４】上記のようにして、貫通電極付きセラミッ
クグリーンシート２７並びに単に内部電極が形成された
セラミックグリーンシート（図示せず）及び無地のセラ
ミックグリーンシート（図示せず）などを積層ステージ
２５上で積層し、積層体を得る。得られた積層体を、厚
み方向に加圧した後、焼成することにより、例えば図６
に示す焼結体２８が得られる。焼結体２８内において
は、内部電極２９ａ〜２９ｅが異なる高さ位置に形成さ
れている。また、上述した電極２２よりなるビアホール
電極３０，３１が、焼結体２８内に形成されている。な
お、３２は、焼結体２８の上面に形成された配線電極を
示す。また、３３，３４は、外部電極を示し、適宜の内
部電極に電気的に接続されている。
クグリーンシート２７並びに単に内部電極が形成された
セラミックグリーンシート（図示せず）及び無地のセラ
ミックグリーンシート（図示せず）などを積層ステージ
２５上で積層し、積層体を得る。得られた積層体を、厚
み方向に加圧した後、焼成することにより、例えば図６
に示す焼結体２８が得られる。焼結体２８内において
は、内部電極２９ａ〜２９ｅが異なる高さ位置に形成さ
れている。また、上述した電極２２よりなるビアホール
電極３０，３１が、焼結体２８内に形成されている。な
お、３２は、焼結体２８の上面に形成された配線電極を
示す。また、３３，３４は、外部電極を示し、適宜の内
部電極に電気的に接続されている。
【００２５】上記積層工程、加圧工程及び焼成工程並び
に外部電極形成工程については、従来より周知の積層セ
ラミック電子部品の製造方法に従って行ない得る。本実
施例では、上記のようにビアホール電極３０，３１を形
成するにあたり、支持フィルム２１上に電極２２を形成
した後、付着防止材２３を形成し、かつセラミックグリ
ーンシートをその上で成形するだけで、貫通電極付きの
セラミックグリーンシートが容易に得られる。従って、
従来のビアホール電極を有する積層セラミック電子部品
の製造方法に比べて、製造工程を大幅に簡略化すること
ができる。
に外部電極形成工程については、従来より周知の積層セ
ラミック電子部品の製造方法に従って行ない得る。本実
施例では、上記のようにビアホール電極３０，３１を形
成するにあたり、支持フィルム２１上に電極２２を形成
した後、付着防止材２３を形成し、かつセラミックグリ
ーンシートをその上で成形するだけで、貫通電極付きの
セラミックグリーンシートが容易に得られる。従って、
従来のビアホール電極を有する積層セラミック電子部品
の製造方法に比べて、製造工程を大幅に簡略化すること
ができる。
【００２６】なお、上記実施例では、セラミックグリー
ンシート２４内に貫通電極を構成するための電極２２の
みを形成していたが、図７に示すように、セラミックグ
リーンシート２４内に他の電極３５を形成してもよい。
電極３５は、貫通電極を形成するための電極２２よりも
厚みが薄く形成されており、すなわちセラミックグリー
ンシート２４よりも厚みが薄く形成されている。この電
極３５の上面には、上記付着防止材２３を塗布しておか
ない。従って、セラミックグリーンシート２４を成形し
た段階では、電極３５の上面はセラミックグリーンシー
ト２４で覆われている。
ンシート２４内に貫通電極を構成するための電極２２の
みを形成していたが、図７に示すように、セラミックグ
リーンシート２４内に他の電極３５を形成してもよい。
電極３５は、貫通電極を形成するための電極２２よりも
厚みが薄く形成されており、すなわちセラミックグリー
ンシート２４よりも厚みが薄く形成されている。この電
極３５の上面には、上記付着防止材２３を塗布しておか
ない。従って、セラミックグリーンシート２４を成形し
た段階では、電極３５の上面はセラミックグリーンシー
ト２４で覆われている。
【００２７】上記のように、セラミックグリーンシート
２４よりも薄い厚みの電極３５を合わせて形成してもよ
く、その場合には、電極３５を用いて、配線部分や、電
子部品素子の機能性電極として電極３５を構成すること
ができる。
２４よりも薄い厚みの電極３５を合わせて形成してもよ
く、その場合には、電極３５を用いて、配線部分や、電
子部品素子の機能性電極として電極３５を構成すること
ができる。
【００２８】なお、図７では、貫通電極２２と電極３５
とが接触されて形成されているが、両者は分離されて形
成されていてもよい。
とが接触されて形成されているが、両者は分離されて形
成されていてもよい。
【図１】従来の積層セラミック電子部品の一例を示す断
面図。
面図。
【図２】従来法におけるビアホール電極の形成工程を説
明するための断面図。
明するための断面図。
【図３】（ａ）及び（ｂ）は、それぞれ、支持フィルム
上に電極を形成した状態及び電極上に付着防止材を形成
した状態を示す断面図。
上に電極を形成した状態及び電極上に付着防止材を形成
した状態を示す断面図。
【図４】支持フィルム上において形成された貫通電極付
きセラミックグリーンシートを示す断面図。
きセラミックグリーンシートを示す断面図。
【図５】貫通電極付きセラミックグリーンシートを積層
する工程を説明するための断面図。
する工程を説明するための断面図。
【図６】本発明の一実施例の製造方法により得られたセ
ラミック多層基板を示す断面図。
ラミック多層基板を示す断面図。
【図７】貫通電極付きセラミックグリーンシートの他の
例を説明するための断面図。
例を説明するための断面図。
２１…支持体としての支持フィルム ２２…電極 ２３…付着防止材 ２４…セラミックグリーンシート ２７…貫通電極付きセラミックグリーンシート ２８…焼結体 ３５…電極
Claims (3)
- 【請求項１】 支持体上に電極材料を付与し電極を形成
する工程と、 前記電極上にセラミックスラリーの付着を防止する付着
防止材を形成する工程と、 前記支持体上にセラミックスラリーを付与し、前記電極
の周囲の領域にセラミックグリーンシートを形成し、セ
ラミックグリーンシートを貫通する電極が形成されてい
る貫通電極付きセラミックグリーンシートを得る工程と
を備えることを特徴とする、セラミックグリーンシート
への電極形成方法。 - 【請求項２】 前記電極が、薄膜形成法により形成され
る、請求項１に記載のセラミックグリーンシートへの電
極形成方法。 - 【請求項３】 支持体上に電極材料を付与し電極を形成
する工程と、 前記電極上にセラミックスラリーの付着を防止する付着
防止材を形成する工程と、 前記支持体上にセラミックグリーンシートを付与し、前
記電極の周囲の領域にセラミックグリーンシートを形成
し、セラミックグリーンシートを貫通する電極が形成さ
れている貫通電極付きセラミックグリーンシートを得る
工程と、 少なくとも１枚の前記貫通電極付きセラミックグリーン
シート及び他のセラミックグリーンシートを積層し、セ
ラミック積層体を得る工程と、 前記セラミック積層体を焼成する工程とを備えることを
特徴とする、積層セラミック電子部品の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20765394A JP3146872B2 (ja) | 1994-08-31 | 1994-08-31 | セラミックグリーンシートへの電極形成方法及び積層セラミック電子部品の製造方法 |
| US08/921,745 US5865920A (en) | 1994-08-31 | 1997-08-11 | Method of forming electrode on ceramic green sheet and method of manufacturing multilayer ceramic electronic component |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20765394A JP3146872B2 (ja) | 1994-08-31 | 1994-08-31 | セラミックグリーンシートへの電極形成方法及び積層セラミック電子部品の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0878277A true JPH0878277A (ja) | 1996-03-22 |
| JP3146872B2 JP3146872B2 (ja) | 2001-03-19 |
Family
ID=16543344
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20765394A Expired - Fee Related JP3146872B2 (ja) | 1994-08-31 | 1994-08-31 | セラミックグリーンシートへの電極形成方法及び積層セラミック電子部品の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5865920A (ja) |
| JP (1) | JP3146872B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20220068660A (ko) * | 2020-11-19 | 2022-05-26 | 이정훈 | 세라믹보드 제조방법 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3336913B2 (ja) * | 1997-06-30 | 2002-10-21 | 株式会社村田製作所 | 電子部品のパッケージ構造 |
| US6542352B1 (en) * | 1997-12-09 | 2003-04-01 | Daniel Devoe | Ceramic chip capacitor of conventional volume and external form having increased capacitance from use of closely spaced interior conductive planes reliably connecting to positionally tolerant exterior pads through multiple redundant vias |
| JP3635631B2 (ja) * | 1999-12-20 | 2005-04-06 | 株式会社村田製作所 | 積層セラミック電子部品の製造方法 |
| JP3551876B2 (ja) * | 2000-01-12 | 2004-08-11 | 株式会社村田製作所 | 積層セラミック電子部品の製造方法 |
| JP3933844B2 (ja) * | 2000-05-09 | 2007-06-20 | 株式会社村田製作所 | 積層セラミック電子部品の製造方法 |
| JP3449351B2 (ja) * | 2000-11-09 | 2003-09-22 | 株式会社村田製作所 | 積層セラミック電子部品の製造方法及び積層セラミック電子部品 |
| US7089659B2 (en) * | 2001-05-25 | 2006-08-15 | Kyocera Corporation | Method of producing ceramic laminates |
| US20030111158A1 (en) * | 2001-12-14 | 2003-06-19 | Murata Manufacturing Co., Ltd. | Method for manufacturing multilayer ceramic electronic element |
| JP5910533B2 (ja) * | 2012-05-08 | 2016-04-27 | 株式会社村田製作所 | 電子部品、電子部品内蔵基板及び電子部品の製造方法 |
| KR101480508B1 (ko) * | 2013-03-11 | 2015-01-08 | 삼성에스디에스 주식회사 | 도어락 모티스 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4301580A (en) * | 1977-04-16 | 1981-11-24 | Wallace Clarence L | Manufacture of multi-layered electrical assemblies |
| JPH065656B2 (ja) * | 1988-02-19 | 1994-01-19 | 株式会社村田製作所 | セラミック積層体の製造方法 |
| US5101319A (en) * | 1990-04-03 | 1992-03-31 | Vistatech Corporation | Pre-engineered electrode/dielectric composite film and related manufacturing process for multilayer ceramic chip capacitors |
| US5292548A (en) * | 1990-04-03 | 1994-03-08 | Vistatech Corporation | Substrates used in multilayered integrated circuits and multichips |
| US5534290A (en) * | 1990-04-03 | 1996-07-09 | Visatech Corporation | Surround print process for the manufacture of electrode embedded dielectric green sheets |
| US5480503A (en) * | 1993-12-30 | 1996-01-02 | International Business Machines Corporation | Process for producing circuitized layers and multilayer ceramic sub-laminates and composites thereof |
-
1994
- 1994-08-31 JP JP20765394A patent/JP3146872B2/ja not_active Expired - Fee Related
-
1997
- 1997-08-11 US US08/921,745 patent/US5865920A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20220068660A (ko) * | 2020-11-19 | 2022-05-26 | 이정훈 | 세라믹보드 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3146872B2 (ja) | 2001-03-19 |
| US5865920A (en) | 1999-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7301751B2 (en) | Embedded capacitor | |
| KR900011360A (ko) | 다층 프린트 기판의 제조방법 | |
| JP3146872B2 (ja) | セラミックグリーンシートへの電極形成方法及び積層セラミック電子部品の製造方法 | |
| JP3282147B2 (ja) | 高密度の半導体基板の作製方法および高密度焼結基板 | |
| US20080308304A1 (en) | Multilayer Wiring Board and Its Manufacturing Method | |
| US6607780B1 (en) | Process of forming a ceramic structure using a support sheet | |
| EP1289355B1 (en) | Method for producing ceramic substrate | |
| KR100310569B1 (ko) | 다중밀도의세라믹구조물및그의제조방법 | |
| KR101805074B1 (ko) | 세라믹 다층회로 기판의 제조방법 | |
| JP2007053206A (ja) | 電子部品及びその製造方法 | |
| JP2009132153A (ja) | 誘電体シート及び多層セラミック基板の製造方法 | |
| JPH0714745A (ja) | セラミック積層電子部品の製造方法 | |
| JPH0265194A (ja) | 厚膜素子を有するプリント配線板の製造方法 | |
| JP3218886B2 (ja) | 転写用金属膜及びセラミック積層電子部品の製造方法 | |
| KR100835660B1 (ko) | 커패시터, 그 제조방법 및 커패시터가 내장된 인쇄회로기판 | |
| JP4663706B2 (ja) | 電子部品の製造方法 | |
| US20220225511A1 (en) | Rigid-flexible circuit board with easy and simple manufacture and method for manufacturing the same | |
| JP2006100498A (ja) | セラミック電子部品の製造方法 | |
| JP3186355B2 (ja) | セラミック多層基板の製造方法 | |
| JP4551040B2 (ja) | 積層電子部品の製造方法 | |
| JP4084785B2 (ja) | 電子部品の製造方法 | |
| JPH02239697A (ja) | 回路基板の製造方法 | |
| CN112087888A (zh) | 多层线路板制备方法及多层线路板 | |
| JP4638184B2 (ja) | 積層電子部品の製造方法 | |
| JP2007207972A (ja) | コンデンサ内蔵基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090112 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090112 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100112 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110112 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |