CN1925149A - Tab用带载体及其制造方法 - Google Patents

Tab用带载体及其制造方法 Download PDF

Info

Publication number
CN1925149A
CN1925149A CNA2006101289160A CN200610128916A CN1925149A CN 1925149 A CN1925149 A CN 1925149A CN A2006101289160 A CNA2006101289160 A CN A2006101289160A CN 200610128916 A CN200610128916 A CN 200610128916A CN 1925149 A CN1925149 A CN 1925149A
Authority
CN
China
Prior art keywords
tab
identification mark
zone
carrier
zones
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006101289160A
Other languages
English (en)
Other versions
CN100530626C (zh
Inventor
石坂整
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Publication of CN1925149A publication Critical patent/CN1925149A/zh
Application granted granted Critical
Publication of CN100530626C publication Critical patent/CN100530626C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/7076—Mark details, e.g. phase grating mark, temporary mark
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/7084—Position of mark on substrate, i.e. position in (x, y, z) of mark, e.g. buried or resist covered mark, mark on rearside, at the substrate edge, in the circuit area, latent image mark, marks in plural levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0269—Marks, test patterns or identification means for visual or optical inspection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09063—Holes or slots in insulating substrate not used for electrical connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09918—Optically detected marks used for aligning tool relative to the PCB, e.g. for mounting of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09927—Machine readable code, e.g. bar code
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09936—Marks, inscriptions, etc. for information
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0152—Temporary metallic carrier, e.g. for transferring material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1545—Continuous processing, i.e. involving rolls moving a band-like or solid carrier along a continuous production path
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/166—Alignment or registration; Control of registration
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0008—Apparatus or processes for manufacturing printed circuits for aligning or positioning of tools relative to the circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0073—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces
    • H05K3/0082—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces characterised by the exposure method of radiation-sensitive masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

本发明涉及一种长条状的TAB用带载体，其具有多个安装部。在各安装部上形成用于焊接电子部件等的电极的布线图案。各曝光区域包括规定数目的安装部。在各曝光区域的两侧上形成对准标记和识别标记。对准标记用于曝光时的定位。识别标记用于确定各曝光区域在带载体上的位置。

Description

TAB用带载体及其制造方法
技术领域
本发明涉及TAB用带载体及其制造方法。
背景技术
作为布线电路基板的制造方法，已知有TAB(Tape AutomatedBonding)技术。在该TAB技术中，在带载体(长条状的带基板)上形成导电性的规定的布线图案。并且，将电子部件的电极焊接到形成在带载体上的布线图案上。由此，在带载体上安装电子部件。
图11是表示现有的TAB用带载体的一例的顶视图。如图11所示，在长条状的带载体200上，按矩阵状形成安装电子部件用的多个安装部210。在安装部210上形成布线图案220。布线图案220通过以规定图案曝光和显影光致抗蚀剂来形成。
但是，在曝光处理或显影处理时，有时因处理条件不合适，或混入了异物，布线图案220产生缺陷。这种布线图案220的缺陷可在检查工序中检测出来，但是在工序管理上，需要确定布线图案220的缺陷发生在带载体200上的哪个位置。
这里，一般在曝光装置中，同时进行多个布线图案220的曝光(例如，参照特开2003-68805号)。例如，在图11的例子中，同时进行由虚线所示的区域(下面称作曝光区域)230a中包含的6个位置的安装部210的曝光。接着，同时进行邻接于区域230a的区域230b的6个位置的安装部210的曝光，然后，同时进行区域230c的6个位置的安装部210(图11中仅表示3个位置)的曝光。这样，在曝光装置中，在每个规定的曝光区域上顺序进行曝光。
带载体200上的各曝光区域的位置例如可以通过使用滚动计数器测定带载体200的长向方向上的距离来进行确定。由此，可以确定布线220的缺陷发生位置。
但是，在制造工序中因一些状况切断了带载体200时，上述方法中，曝光区域的位置的确定变得困难。因此，不能确定布线图案220的阿缺陷发生位置。
发明内容
本发明的目的是提供一种能够容易地确定布线图案的缺陷发生位置的TAB用带载体及其制造方法。
(1)
本发明一个方面的TAB用带载体，其特征在于，包括：具有第一面和第二面，并具有在长度方向上配置的多个区域的长条状绝缘层；分别形成在绝缘层的第一面上的多个区域上的多个布线图案；和以使绝缘层的第二面上的多个区域分别露出的方式，配置在绝缘层的第二面上的长条状基板，其中，长条状基板具有用于分别识别多个区域的不同的多个识别标记，识别标记形成在每个区域上。
在该TAB用带载体中，布线图案形成在长条状基板上的绝缘层的多个区域上。另外，在长条状基板上，在每个区域上，形成用于分别识别多个区域的识别标记。
这时，由于可以通过识别标记分别识别多个区域，所以可以容易地确定TAB用带载体上的各区域的位置。因此，在产生布线图案的缺陷时，通过对应于形成有该布线图案的区域的识别标记，可以容易地确定布线图案的缺陷产生在TAB用带载体上的哪个位置上。
另外，由于在每个区域上形成识别标记，所以在截断了TAB用带载体的情况下，通过读取识别标记，可以容易且可靠确定TAB用带载体上的各区域的位置。由此，可以容易且可靠地确定布线图案的缺陷产生位置。
(2)
识别标记可以表示自然数。这时，由于在每个区域上形成表示自然数的识别标记，所以可以进一步容易地确定TAB用带载体上的各区域的位置。
(3)
识别标记可通过一个或多个贯通孔形成，根据一个或多个贯通孔的有无，用二进制数表示自然数。这时，可以容易地形成识别标记。
(4)
识别标记可以具有用于认识该识别标记的位置的基准标记。这时，由于可以可靠地认识识别标记，所以可以进一步容易地确定TAB用带载体上的各区域的位置。
(5)
布线图案通过包括曝光处理的规定处理形成，曝光处理在每个区域上进行。这时，由于在每个区域上进行曝光处理，所以在曝光处理时产生缺陷的情况下，可以容易地确定何时进行该曝光处理。
(6)
长条状基板可以在每个区域上进一步具有进行曝光处理时用于定位的对准标记，对应于各区域的识别标记和对准标记以相邻的方式形成。
这时，由于识别标记和对准标记相邻，所以可以利用同一模具同时形成识别标记和对准标记。由此，可以简化制造工序，同时降低制造成本。
(7)
本发明的另一方面的TAB用带载体的制造方法，包括：在具有配置在长度方向上的多个区域的长条状基板上形成绝缘层的工序；在长条状基板上形成用于分别识别多个区域的不同的多个识别标记的工序；在长条状基板上的多个区域上，通过绝缘层形成布线图案，其中，识别标记在每个区域上形成。
在该TAB用带载体的制造方法中，形成用于分别识别长条状基板上的多个区域的识别标记，同时在多个区域上形成布线图案。
在利用该制造方法制造出的TAB用带载体中，由于可以通过识别标记分别识别多个区域，所以可以容易地确定在TAB用带载体上的各区域的位置。因此，在发生有布线图案的缺陷时，通过对应于形成有该布线图案的区域的识别标记，可以容易地确定布线图案的缺陷发生在TAB用带载体上的哪个位置。
另外，由于识别标记在每个区域上形成，所以在截断了TAB用带载体时，通过读取识别标记，可以容易且可靠地确定TAB用带载体上的各区域的位置。由此，可以容易且可靠地确定布线图案的缺陷发生位置。
(8)
本发明的另一方面的TAB用带载体的制造方法，包括：在具有配置在长度方向上的多个区域的长条状基板上形成绝缘层的工序；在绝缘层上形成金属薄膜的工序；沿长条状基板的长度方向的至少一侧部，形成用于分别识别多个区域的不同的多个识别标记的工序；在金属薄膜上形成抗蚀剂膜的工序；在每个区域上曝光抗蚀剂膜的工序；通过显影曝光后的抗蚀剂膜形成规定的图案的镀层抗蚀剂的工序；除去镀层抗蚀剂的部分，在金属薄膜上通过电解电镀形成导体层的工序；和通过除去镀层抗蚀剂和镀层抗蚀剂下的金属薄膜的部分，在各区域上形成由金属薄膜和导体层构成的布线图案的工序，其中，识别标记在每个区域上形成。
在该TAB用带载体的制造方法中，在长条状基板上形成用于分别识别多个区域的识别标记。另外，通过在每个区域上曝光和显影抗蚀剂膜，形成镀层抗蚀剂，使用该镀层抗蚀剂形成布线图案。
在利用该制造方法制造出的TAB用带载体中，由于可以通过识别标记分别识别多个区域，所以可以容易地确定TAB用带载体上的各区域的位置。因此，在发生布线图案的缺陷时，通过对应于形成该布线图案的区域的识别标记，可以容易地确定布线图案的缺陷发生在TAB用带载体上的哪个位置。
另外，由于在每个区域上形成识别标记，所以在截断了TAB用带载体时，通过读取识别标记，也可以容易且可靠地确定TAB用带载体上的各区域的位置。由此，可以容易且可靠地确定布线图案的缺陷发生位置。
(9)
TAB用带载体的制造方法还包括沿长条状基板的至少一侧部，在每个区域上形成进行曝光时用于定位的对准标记的工序，同时形成对应于各区域的识别标记和对准标记。
这时，由于同时形成识别标记和对准标记，所以可以简化制造工序，同时可降低制造成本。
附图说明
图1是本实施方式的TAB用带载体的顶视图。
图2是表示安装部的平面图。
图3是用于说明使用半加法(semiadditive method)时的TAB用带载体的制造方法的制造工序图。
图4是用于说明使用半加法时的TAB用带载体的制造方法的制造工序图。
图5是用于说明使用半加法时的TAB用带载体的制造方法的制造工序图。
图6是用于说明使用减去法(subtractive method)时的TAB用带载体的制造方法的制造工序图。
图7是用于说明使用减去法时的TAB用带载体的制造方法的制造工序图。
图8是表示识别标记的顶视图。
图9是表示识别标记的顶视图。
图10是表示识别标记的顶视图。
图11是表示现有的TAB用带载体的一例的顶视图。
具体实施方式
下面，说明本发明的实施方式的TAB用带载体及其制造方法。
(1)TAB用带载体的基本构成
图1是本实施方式的TAB用带载体的顶视图。如图1所示，长条状的TAB用带载体1具有用于安装半导体芯片等的电子部件的多个安装部11。各安装部11设置成在带载体1的宽度方向和长度方向上分别相隔规定间隔，以在长度方向上延伸的方式形成4个列11a～11d。
在各列11a～11d的两侧上，按规定间隔，以在带载体1的长度方向上延伸的方式形成正方形的多个输送孔(sprocket hole)1S。在各安装部11上形成用于焊接电子部件等的电极的布线图案12。
布线图案12通过曝光和显影抗蚀剂膜，并实施规定的处理而形成(后面详细描述)。在本实施方式中，在每个规定的区域进行抗蚀剂膜的曝光。图1的例子中，在每个由虚线所示的区域(下面称作曝光区域)13上进行抗蚀剂膜的曝光。
在带载体1上的各个曝光区域13的两侧上形成对准(alignment)标记M1和识别标记M2。对准标记M1用于在曝光时进行定位。识别标记M2用于确定各曝光区域13在带载体1上的位置。后面详细描述识别标记M2。
在本实施方式中，TAB用带载体1沿图1的单点划线所示的窄线(slit line)SL，分割为4个带载体而被使用。并且，通过在将电子部件焊接到分割后的带载体的各安装部11上后，在每个安装部11上截断带载体，从而完成电子装置。
(2)安装部的构成
下面，进一步详细说明安装部11。
图2是表示安装部11的平面图。如图2所示，在基底(base)绝缘层BIL上形成多个布线图案12。在多个布线图案12上存在形成为从基底绝缘层BIL的中央部向一个侧部的图案，和形成为从基底绝缘层BIL的中央部向另一个侧部的图案。
以覆盖除基底绝缘层BIL的一个侧部的区域和另一个侧部的区域以外的区域的方式，设置覆盖绝缘层CIL。将各布线图案12的端部没有通过该覆盖绝缘层CIL覆盖的区域称作外部引线部20。
另外，在基底绝缘层BIL的中央部的各布线图案12的端部上，安装半导体芯片等的电子部件(图中未示出)。将该电子部件的安装区域表示为安装区域21。将位于该安装区域21内的各布线图案12的配置区域称作内部引线部22。另外，内部引线部22不被覆盖绝缘层CIL所覆盖。
(3)TAB用带载体的制造方法
下面，将TAB用带载体1的制造方法分为使用半加法的情况和使用减去法的情况来进行说明。
(a)使用半加法的情况
图3～图5是用于说明使用半加法时的TAB用带载体1的制造方法的制造工序图。另外，在图3～图5中，表示图1的A-A线截面的成膜过程。
首先，如图3(a)所示，准备长条状基板30。作为长条状基板30例如可以使用不锈钢板、铜板或镍板等的金属。
接着，如图3(b)所示，在长条状基板30上形成基底绝缘层BIL。基底绝缘层BIL由例如聚酰亚胺或聚酯等的树脂构成。
接着，如图3(c)所示，在基底绝缘膜BIL上通过溅射形成金属薄膜31。作为金属薄膜31，如果具有导电性就没有特别限定，优选使用铜。
接着，如图3(d)所示，在长条状基板30的两侧部的附近，以贯通长条状基板30、基底绝缘层BIL和金属薄膜31的方式，形成对准标记M1和识别标记M2。对准标记M1和识别标记M2例如通过使用模具进行冲孔加工而形成。另外，如图1中所说明，在每个曝光区域13上形成对准标记M1和识别标记M2。
接着，如图4(e)所示，在金属薄膜31上形成具有规定图案的沟部R的镀层抗蚀剂32。镀层抗蚀剂32例如通过干膜抗蚀剂等在金属薄膜31上形成抗蚀剂膜，并使用上述的对准标记M1将该抗蚀剂膜在每个曝光区域13(参考图1)上，以规定图案曝光，然后，通过显影形成。
接着，如图4(f)所示，在金属薄膜31上的沟部R上，通过电解电镀形成导电层33。作为导电层33，例如可以使用铜。
接着，如图4(g)所示，通过化学蚀刻(湿蚀)或剥离除去镀层抗蚀剂32。接着，如图4(h)所示，通过蚀刻除去金属薄膜31露出的区域。由此，形成由金属薄膜31和导电层33构成的布线图案12(参考图1和图2)。
接着，如图5(i)所示，以覆盖布线图案12的方式，形成无电解锡镀层34。然后，如图5(j)所示，在安装部11(参考图1和图2)的规定区域上，以覆盖布线图案12和无电解锡镀层34的方式，形成覆盖绝缘层CIL。
接着，如图5(k)所示，在安装部11的两侧(参考图1和图2)上形成输送孔1S。接着，如图5(l)所示，通过蚀刻除去安装部11下的区域的长条状基板30。由此，完成图1和图2所示的TAB用带载体1。
最后，沿图5(l)所示的窄线SL(参考图1)，将TAB用带载体1分割为4条带载体。
(b)使用减去法的情况
接着，说明使用减去法时的TAB用带载体1的制造方法。
首先，与图3(a)～(c)相同，在长条状基板30上形成基底绝缘膜BIL和金属薄膜31。
接着，如图6(a)所示，在金属薄膜31上形成导体层41。作为导体层41例如可以使用铜。接着，如图6(b)所示，在长条状基板30的两侧部的附近，以贯通长条状基板30、基底绝缘层BIL、金属薄膜31和导电层41的方式，形成对准标记M1和识别标记M2。对准标记M1和识别标记M2例如通过使用模具进行冲孔加工而形成。另外，如图1所说明，在每个曝光区域13上形成对准标记M1和识别标记M2。
接着，如图6(c)所示，在导体层41上形成具有规定图案的蚀刻抗蚀剂42。蚀刻抗蚀剂42例如通过干膜抗蚀剂等在导体层41上形成抗蚀剂膜，并使用上述的对准标记M1在每个曝光区域(参考图1)13上，以规定图案曝光该抗蚀剂膜，然后，通过显影形成。
接着，如图7(d)所示，通过蚀刻，除去除了蚀刻抗蚀剂42的下部区域之外的金属薄膜31和导电层41的区域。接着，如图7(e)所示，通过剥离液除去蚀刻抗蚀剂42。由此，形成由金属薄膜31和导体层41构成的布线图案12(参考图1和图2)。
之后，经过图5(i)～(l)所说明的工序，完成TAB用带载体1。
(4)识别标记
接着，详细说明识别标记M2。
图8是表示图1的识别标记M2的顶视图。如图8所示，识别标记M2具有穿孔部P1～P10。识别标记M2由通过对穿孔部P1～P10的任一个进行冲孔而形成的多个贯通孔构成。另外，穿孔部P1～P10可以利用同一模具，与对准标记M1同时进行冲孔。
在本实施方式中，识别标记M2可通过冲孔的穿孔部P2～P10的组合表示自然数。下面，说明各穿孔部P1～P10发挥的作用，同时说明基于穿孔部P2～P10的自然数的表示方法。
穿孔部P1为用于光学传感器认识识别标记M2的位置的基准孔。在本实施方式中，光学传感器首先通过检测对穿孔部P1进行穿孔而形成的贯通孔，认识识别标记M2的位置。然后，光学传感器检测出穿孔部P2～P10的贯通孔，并通过后述的方法读取曝光区域13的位置。因此，穿孔部P1通常被冲孔。
另外，即便不使用光学传感器，也可以通过目测确认穿孔部的冲孔位置。
穿孔部P2～P10分别相当于1、2、4、8、16、32、64、128和256。因此，可以通过组合穿孔部P2～P10的冲孔位置，表示1～511的自然数。
例如，如图9所示，在穿孔部P1、P2和P8被冲孔时，由于识别标记M2是1(P2)+64(P8)，所以表示65。另外，如图10所示，在穿孔部P1、P3、P7和P10被冲孔时，由于识别标记M2是2(P3)+32(P7)+256(P10)，所以表示290。即，在本实施方式中，根据穿孔部P2～P10的贯通孔的有无，用二进制数表示1～511的自然数。
在本实施方式中，由该识别标记M2表示的自然数表示曝光区域13在带载体1上的位置。即，在带载体1上的开始处应进行曝光的曝光区域13的两侧，形成表示1的识别标记M2(穿孔部P1和P2被冲孔)，在第64处应进行曝光的曝光区域13的两侧面上，形成表示64的识别标记M2(图9)，在第290处应进行曝光的曝光区域13的两侧上，形成表示290的识别标记M2(图10)。
另外，图1中，在曝光区域13的两侧上形成识别标记M2，但是也可以仅在曝光区域13的一侧上形成识别标记M2。
另外，图8的例子中，设置有作为用于光学传感器认识识别标记M2的位置的基准孔的穿孔部P1，但是在使用不需要认识识别标记M2用的基准孔的装置，检测识别标记M2时，也可以不设置识别标记M2。
另外，图8的例子中，说明表示1～511的自然数的情况，但是在想表示512以上的自然数的情况下，也可以进一步增加穿孔部。例如，在想表示1～1023的自然数的情况下，也可以进一步形成相当于512的穿孔部P11(图中未示出)。
另外，穿孔部的直径优选为0.05～2mm，更优选为0.1～1mm。当小于0.05mm时冲孔加工很困难，当大于2mm时，识别标记的尺寸变大，所以存在限制产品区域的问题。
(5)本实施方式的效果
如上所述，在本实施方式中，在TAB用带载体1的宽度方向的侧面上，形成表示各曝光区域13在带载体1上的位置的识别标记M2。因此，在检查工序中检测出布线图案12的缺陷时，通过读取在其附近形成的识别标记M2，可以容易地确定产生布线图案12的缺陷的位置。
另外，在本实施方式中，由于在每个曝光区域13中形成识别标记M2，所以在切断带载体1的情况下，通过读取识别标记M2，可以容易地确定产生缺陷的布线图案12位于带载体1上的哪个位置。
另外，图1的例子中，曝光区域13包含12个位置的安装部11，但是曝光区域13包含的安装部11的数目并不限于12。例如，可以通过一个位置的安装部11构成各曝光区域13，也可以通过20个位置的安装部11构成各曝光区域13。
另外，在图1的例子中，向着TAB用带载体1的宽度方向，安装部11平均设置4个位置，但是在宽度方向上设置的安装部11的数目并不限于4个。例如，可以在TAB用带载体1的宽度方向上仅在一个位置上设置安装部11，也可以设置3个位置的安装部11。
(6)权利要求的各构成要素和实施方式的各部分的对应
在本实施方式中，基底绝缘层BIL相当于绝缘层，曝光区域13相当于区域，穿孔部P1相当于基准标记。

Claims (9)

1.一种TAB用带载体，其特征在于，包括：
具有第一面和第二面，并具有配置在长度方向的多个区域的长条状的绝缘层；
分别形成在所述绝缘层的所述第一面上的所述多个区域上的多个布线图案；和
以使所述绝缘层的所述第二面上的所述多个区域分别露出的方式，配置在所述绝缘层的第二面上的长条状基板，其中，
所述长条状基板具有用于分别识别所述多个区域的不同的多个识别标记，
所述识别标记形成在每个所述区域上。
2.如权利要求1所述的TAB用带载体，其特征在于：
所述识别标记表示自然数。
3.如权利要求2所述的TAB用带载体，其特征在于：
所述识别标记利用一个或多个贯通孔形成，根据所述一个或者多个贯通孔的有无，用二进制数表示自然数。
4.如权利要求1所述的TAB用带载体，其特征在于：
所述识别标记具有用于认识该识别标记的位置的基准标记。
5.如权利要求1所述的TAB用带载体，其特征在于：
所述布线图案通过包括曝光处理的规定处理形成，所述曝光处理在每个所述区域上进行。
6.如权利要求5所述的TAB用带载体，其特征在于：
所述长条状基板在每个所述区域上还具有进行所述曝光处理时用于定位的对准标记，
对应于各区域的所述识别标记和所述对准标记以相邻的方式形成。
7.一种TAB用带载体的制造方法，其特征在于，包括：
在具有配置在长度方向的多个区域的长条状基板上形成绝缘层的工序；
在所述长条状基板上形成用于分别识别所述多个区域的不同的多个识别标记的工序；和
在所述长条状基板上的所述多个区域上，通过所述绝缘层形成布线图案的工序，其中，
所述识别标记在每个所述区域上形成。
8.一种TAB用带载体的制造方法，其特征在于，包括：
在具有配置在长度方向的多个区域的长条状基板上形成绝缘层的工序；
在所述绝缘层上形成金属薄膜的工序；
沿所述长条状基板的长度方向的至少一侧部，形成用于分别识别所述多个区域的不同的多个识别标记的工序；
在所述金属薄膜上形成抗蚀剂膜的工序；
在每个所述区域上曝光所述抗蚀剂膜的工序；
通过对所述曝光后的抗蚀剂膜进行显影，形成规定图案的镀层抗蚀剂的工序；
除去所述镀层抗蚀剂的部分，在所述金属薄膜上通过电解电镀形成导体层的工序；和
通过除去所述镀层抗蚀剂和所述镀层抗蚀剂下的所述金属薄膜的部分，在各区域上形成由所述金属薄膜和所述导体层构成的布线图案的工序，其中，
所述识别标记在每个所述区域上形成。
9.如权利要求8所述的TAB用带载体的制造方法，其特征在于：
还包括沿所述长条状基板的至少一侧部，在每个所述区域上形成进行所述曝光时用于定位的对准标记的工序，
同时形成对应于各区域的所述识别标记和所述对准标记。
CNB2006101289160A 2005-09-01 2006-09-01 Tab用带载体及其制造方法 Expired - Fee Related CN100530626C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005253447 2005-09-01
JP2005253447A JP2007067272A (ja) 2005-09-01 2005-09-01 Ｔａｂ用テープキャリアおよびその製造方法

Publications (2)

Publication Number Publication Date
CN1925149A true CN1925149A (zh) 2007-03-07
CN100530626C CN100530626C (zh) 2009-08-19

Family

ID=37802904

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006101289160A Expired - Fee Related CN100530626C (zh) 2005-09-01 2006-09-01 Tab用带载体及其制造方法

Country Status (5)

Country Link
US (1) US7358619B2 (zh)
JP (1) JP2007067272A (zh)
KR (1) KR20070026194A (zh)
CN (1) CN100530626C (zh)
TW (1) TW200717763A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101286458B (zh) * 2007-04-09 2011-06-08 日东电工株式会社 Tab用带状载体的制造方法
CN110797323A (zh) * 2019-11-08 2020-02-14 江苏上达电子有限公司 一种cof卷带及其制造方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101002346B1 (ko) * 2003-12-30 2010-12-20 엘지디스플레이 주식회사 칩 실장형 필름 패키지
KR100818328B1 (ko) * 2007-06-22 2008-04-02 스템코 주식회사 필름 캐리어 테이프의 제조 방법
JP5421893B2 (ja) * 2010-12-20 2014-02-19 日東電工株式会社 配線回路基板の製造方法、配線回路基板集合体シートの製造方法、配線回路基板および配線回路基板集合体シート
CN104062783B (zh) * 2014-06-18 2017-10-17 深圳市华星光电技术有限公司 基板检测用定位图形及其制造方法
US9423247B2 (en) 2014-06-18 2016-08-23 Shenzhen China Star Optoelectronics Technology Co., Ltd. Positioning graphic component for substrate detection and method of manufacturing the same
BE1023850B1 (nl) * 2016-06-29 2017-08-14 C-Mac Electromag Bvba Verbeterde elektronische schakeling en substraat met identificatiepatroon voor afzonderlijke elektronische schakelingen en werkwijze voor het produceren daarvan
TWI717886B (zh) * 2019-11-01 2021-02-01 頎邦科技股份有限公司 軟性線路板
TWI692278B (zh) * 2019-11-01 2020-04-21 頎邦科技股份有限公司 軟性線路板
JP2021101448A (ja) * 2019-12-24 2021-07-08 日東電工株式会社 配線回路基板の製造方法、および、配線回路基板シート

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5036380A (en) * 1988-03-28 1991-07-30 Digital Equipment Corp. Burn-in pads for tab interconnects
JPH06112603A (ja) 1992-09-28 1994-04-22 Sharp Corp プリント基板及び基板識別データ付与装置
JP2581017B2 (ja) * 1994-09-30 1997-02-12 日本電気株式会社 半導体装置及びその製造方法
JPH08186341A (ja) 1994-12-28 1996-07-16 Matsushita Electric Works Ltd プリント基板装置
WO1997020347A1 (en) * 1995-11-28 1997-06-05 Hitachi, Ltd. Semiconductor device, process for producing the same, and packaged substrate
JP2822987B2 (ja) * 1996-07-22 1998-11-11 日本電気株式会社 電子回路パッケージ組立体およびその製造方法
JPH10173003A (ja) * 1996-12-13 1998-06-26 Sharp Corp 半導体装置とその製造方法およびフィルムキャリアテープとその製造方法
JP3487173B2 (ja) * 1997-05-26 2004-01-13 セイコーエプソン株式会社 Ｔａｂ用テープキャリア、集積回路装置及び電子機器
JP2000077563A (ja) * 1998-08-31 2000-03-14 Sharp Corp 半導体装置およびその製造方法
CN1190837C (zh) * 1999-02-15 2005-02-23 株式会社日立制作所 半导体装置
US6441476B1 (en) * 2000-10-18 2002-08-27 Seiko Epson Corporation Flexible tape carrier with external terminals formed on interposers
JP2001223457A (ja) 2000-02-08 2001-08-17 Sumitomo Wiring Syst Ltd 実装基板における品種判別方法
JP4171864B2 (ja) * 2000-11-30 2008-10-29 国際技術開発株式会社 パターン印刷テープの不良検出方法
JP2002217503A (ja) 2001-01-19 2002-08-02 Olympus Optical Co Ltd プリント基板
JP3651413B2 (ja) * 2001-05-21 2005-05-25 日立電線株式会社 半導体装置用テープキャリア及びそれを用いた半導体装置、半導体装置用テープキャリアの製造方法及び半導体装置の製造方法
JP2003051650A (ja) 2001-08-06 2003-02-21 Ibiden Co Ltd プリント配線板、多層プリント配線板およびその製造方法
JP3621059B2 (ja) 2001-08-28 2005-02-16 三井金属鉱業株式会社 多条電子部品実装用フィルムキャリアテープの製造方法およびそのための露光処理装置
TW516201B (en) * 2001-08-29 2003-01-01 Integrated Technology Express Tape carrier package
JP3991818B2 (ja) * 2001-10-05 2007-10-17 凸版印刷株式会社 多層配線付きテープキャリア
JP3758610B2 (ja) * 2002-06-20 2006-03-22 三井金属鉱業株式会社 電子部品実装用フィルムキャリアテープ
JP3694286B2 (ja) 2002-10-08 2005-09-14 日東電工株式会社 Ｔａｂ用テープキャリア
JP4254447B2 (ja) * 2003-09-24 2009-04-15 凸版印刷株式会社 両面配線付きテープキャリアおよび多層配線付きテープキャリア
KR100598032B1 (ko) * 2003-12-03 2006-07-07 삼성전자주식회사 테이프 배선 기판, 그를 이용한 반도체 칩 패키지 및 그를이용한 디스플레이패널 어셈블리
KR100621550B1 (ko) * 2004-03-17 2006-09-14 삼성전자주식회사 테이프 배선 기판의 제조방법
JP2005333028A (ja) * 2004-05-20 2005-12-02 Nitto Denko Corp 配線回路基板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101286458B (zh) * 2007-04-09 2011-06-08 日东电工株式会社 Tab用带状载体的制造方法
CN110797323A (zh) * 2019-11-08 2020-02-14 江苏上达电子有限公司 一种cof卷带及其制造方法

Also Published As

Publication number Publication date
TW200717763A (en) 2007-05-01
KR20070026194A (ko) 2007-03-08
US20070045790A1 (en) 2007-03-01
CN100530626C (zh) 2009-08-19
US7358619B2 (en) 2008-04-15
JP2007067272A (ja) 2007-03-15

Similar Documents

Publication Publication Date Title
CN1925149A (zh) Tab用带载体及其制造方法
TWI413461B (zh) 佈線板之製造方法
CN1700436A (zh) 配线电路基板
CN1601611A (zh) 带电路的悬浮支架基板及其制造方法
CN1499595A (zh) 半导体装置及其制造方法
CN1967831A (zh) 布线电路板和制造布线电路板并安装电子部件的方法
US9684237B2 (en) Circuit board formation using organic substrates
JP2006222218A (ja) 配線回路基板およびその製造方法
US10412835B2 (en) Package substrate
CN1604293A (zh) 半导体装置的制造方法及半导体装置
CN1913749A (zh) 印刷电路板制造方法、印刷电路板用光掩模及光掩模生成程序
CN1225785C (zh) 布线基板及带状布线基板的制造方法
CN101056498A (zh) 布线电路基板集合体片
CN1747630A (zh) 基板制造方法和电路板
CN1694605A (zh) 双面印刷电路板的制造方法
JP2007103586A (ja) 配線回路基板の製造方法
CN1722426A (zh) 半导体元件
CN1822357A (zh) 半导体器件封装及其制造方法和半导体器件
CN1447423A (zh) 用于在其上安装电子器件的膜片承载带及其制造方法
CN1497693A (zh) 用于载带自动焊的载带
CN1168128C (zh) 关键尺寸测试条的结构
CN1601743A (zh) 半导体装置及半导体装置的制造方法
CN1809270A (zh) 电子元件安装用的薄膜载体带及柔性基板
TWI531293B (zh) 電路板及其製作方法
JP4326014B2 (ja) 回路基板とその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090819

Termination date: 20110901