CN1892791A - 集成电路装置及电子设备 - Google Patents

Abstract

本发明提供能够实现电路面积缩小化的集成电路装置及电子设备。集成电路装置包括用于驱动数据线的数据驱动块，数据驱动块包括多个子像素驱动单元，各个子像素驱动单元输出与一个子像素的图像数据对应的数据信号。在将沿着子像素驱动单元长边的方向设为D1方向、将与D1方向正交的方向设为D2方向的时候，在数据驱动块中，沿着D1方向配置多个子像素驱动单元，同时，沿着D2方向配置多个子像素驱动单元。在数据驱动块的D2方向一侧配置有焊盘。而且，排列替换配线区用于排列替换子像素驱动单元的引出线的排列顺序，设置在子像素驱动单元的配置区上。

Description

集成电路装置及电子设备

技术领域

本发明涉及集成电路装置及电子设备。

背景技术

作为用于驱动液晶面板等的显示面板的集成电路装置包括有显示驱动器(LCD驱动器)。在这种显示驱动器中，为了实现低成本化要求缩小芯片尺寸。

不过，安装在便携式电话等上的显示面板的大小几乎是固定的。所以，当想采用微细工艺简单地压缩显示驱动器的集成电路以缩小芯片尺寸时，会导致安装困难等的问题出现。

专利文献1：日本特开2001-222249号公报

发明内容

本发明克服了以上技术问题，其目的在于提供能够实现电路面积缩小化的集成电路装置及电子设备。

本发明涉及的集成电路装置包括用于驱动数据线的至少一个数据驱动块，所述数据驱动块包括多个子像素驱动单元，各个子像素驱动单元输出与一个子像素单元的图像数据对应的数据信号，在将沿着所述子像素驱动单元长边的方向设为第一方向、将与所述第一方向正交的方向设为第二方向的时候，在所述数据驱动块中，沿着所述第一方向配置多个所述子像素驱动单元，同时，沿着所述第二方向配置多个所述子像素驱动单元，用于电连接所述数据驱动块的输出线和所述数据线的焊盘配置在所述数据驱动块的所述第二方向侧，排列替换配线区用于排列替换所述子像素驱动单元的输出信号的引出线的排列顺序，设置在所述子像素驱动单元的配置区上。

在本发明中，多个子像素驱动单元沿着作为其长边方向的第一方向配置，同时沿着与第一方向正交的第二方向配置。此外，这样一来，在矩阵配置的子像素驱动单元的第二方向一侧配置焊盘，所述焊盘用于电连接数据驱动块(子像素驱动单元)的输出线和数据线。而且，子像素驱动单元的输出信号的引出线的排列顺序在排列替换配线区中被排列替换。这种情况下，在本发明中，该排列替换配线区设置在子像素驱动单元的配置区上。因此，能够将焊盘和数据驱动块之间的配线区中的配线层的切换等抑制在最小限度内，能够缩小配线区在第二方向上的宽度。其结果，能够实现集成电路装置的小面积化。

此外，在本发明中，优选在所述排列替换配线区上，以满足所述焊盘的排列顺序的顺序，排列替换所述引出线的排列顺序。

这样的话，能够以按照焊盘的排列顺序的顺序排列引出线，所以能够使焊盘和数据驱动块之间的配线区中的连接线的配线简单化。

在本发明中，优选第一组的引出线在第一排列替换配线区上排列替换排列顺序，其中，所述第一组的引出线是所述多个子像素驱动单元中的属于第一组的子像素驱动单元的输出信号的引出线；第二组的引出线在第二排列替换配线区上排列替换排列顺序，其中，所述第二组的引出线是所述多个子像素驱动单元中的属于第二组的子像素驱动单元的输出信号的引出线。

这样的话，第一组的引出线的排列顺序在第一排列替换配线区上被排列替换，第二组的引出线的排列顺序在第二排列替换配线区上被排列替换。因此，因为可以在多个排列替换配线区上进行排列顺序的排列替换，所以能够进一步缩小焊盘和数据驱动块之间的配线区在第二方向上的宽度。

此外，在本发明中，优选在所述焊盘的配置区和所述数据驱动块之间的配线区上，用于连接所述第一组的引出线和所述焊盘的连接线以给定层的线进行配线，用于连接所述第二组的引出线和所述焊盘的连接线以与所述给定的层不同的层的线进行配线。

这样的话，可以重叠用于连接第一组的引出线和焊盘的连接线和用于连接第二组的引出线和焊盘的连接线进行配线，从而能够进一步缩窄焊盘和数据驱动块之间的配线区在第二方向上的宽度。

此外，在本发明中，优选所述排列替换配线区上配线有用于变更所述引出线的引出位置的引出位置变更线。

这样一来，可以任意变更子像素驱动单元的输出线的引出线的引出位置，实现引出线的排列顺序的排列替换。

此外，在本发明中，优选所述引出位置变更线横跨沿着所述第一方向配置的多个子像素驱动单元，沿着所述第一方向配线。

这样的话，将子像素驱动单元的输出线的引出线从排列替换配线区的沿着第一方向的任意位置中引出成为可能。

在本发明中，优选横跨沿着所述第一方向配置的两个子像素驱动单元而配线两个所述引出位置变更线。

这样一来，将沿着第一方向排列的两个子像素驱动单元的输出线的引出线从排列替换配线区的沿着第一方向的任意位置中引出成为可能。

此外，在本发明中，优选用于向所述子像素驱动单元供给图像数据的图像数据供给线以与所述引出位置变更线相同层的线，沿着所述第一方向在所述子像素驱动单元上进行配线。

这样的话，能够在一个配线层上对图像数据供给线和引出位置变更线进行配线，从而能够提高配线效率。

此外，在本发明中，优选所述引出线以与所述引出位置变更线不同层的线，沿着所述第二方向配线。

这样的话，能够将引出线和引出位置变更线进行交叉配线，从而能够提高配线效率。

此外，在本发明中，优选所述子像素驱动单元包括D/A转换器，所述D/A转换器使用灰阶电压进行图像数据的D/A变换，其中，在所述数据驱动块中，用于向所述D/A转换器供给所述灰阶电压的灰阶电压供给线以与所述引出线相同层的线，横跨多个所述子像素驱动单元，沿着所述第二方向配线。

这样一来，能够通过沿着第二方向配线的灰阶电压供给线将灰阶电压有效地提供给沿着第二方向配置的多个子像素驱动单元的D/A转换器。

此外，在本发明中，优选所述灰阶电压供给线在所述D/A转换器的配置区上配线。

此外，优选D/A转换器在具有诸如灰阶电压选择器等的时候，在该灰阶电压选择器的配置区上配线灰阶电压供给线。

此外，在本发明中，优选在所述子像素驱动单元的所述D/A转换器的配置区上，沿着所述第二方向配置N型晶体管区域、P型晶体管区域，在所述子像素驱动单元的所述D/A转换器以外的电路的配置区上，沿着所述第一方向配置N型晶体管区域、P型晶体管区域。

这样的话，能够在沿着第二方向配置的N型晶体管区域的N型晶体管和P型晶体管区域的P型晶体管上共同连接灰阶电压供给线，从而提高布局效率。另一方面，如果沿着第一方向排列配置除D/A转换器以外的电路的N型晶体管、P型晶体管的话，能够沿着信号的流向有效地进行布局。

此外，在本发明中，优选所述多个子像素驱动单元的各个子像素驱动单元包括第一电路区域域和第二电路区域，所述第一电路区域域用于配置以第一电压电平的电源动作的电路；所述第二电路区域用于配置以比所述第一电压电平高的第二电压电平的电源动作的电路，在所述多个子像素驱动单元中，各个子像素驱动单元的所述第二电路区域沿着所述第一方向彼此邻接，或者各个子像素驱动单元的所述第一电路区域域沿着所述第一方向彼此邻接。

这样的话，以与使第一电路区域域和第二电路区域邻接的方法相比较，能够缩窄数据驱动块在第一方向上的宽度，从而实现集成电路装置的小面积化。

此外，在本发明中，优选包括用于存储图像数据的至少一个存储块，其中，所述存储块与所述子像素驱动单元的所述第一电路区域邻接配置。

这样的话，能够邻接配置在第一电压电平的电源下动作的存储块和子像素驱动单元的第一电路区域，所以能够提高布局效率。

此外，本发明涉及一种电子设备，包括上述任一所述的集成电路装置，以及通过所述集成电路装置驱动的显示面板。

附图说明

图1(A)、(B)、(C)是本实施例的比较例的说明图。

图2(A)、(B)是集成电路装置的安装说明图。

图3是本实施例的集成电路装置的构成例的示意图。

图4是各种类型的显示驱动器和其所内置的电路块的示例。

图5(A)、(B)是本实施例的集成电路装置的平面布局示例。

图6(A)、(B)是集成电路装置的截面图示例。

图7是集成电路装置的电路构成示例。

图8(A)、(B)、(C)是数据驱动器、扫描驱动器的构成例。

图9(A)、(B)是电源电路、灰阶电压生成电路的构成例的示意图。

图10(A)、(B)、(C)是D/A变换电路、输出电路的构成例的示意图。

图11(A)、(B)存储器或数据驱动器的块分割方法的说明图。

图12是在一水平扫描期间中多次读取图像数据的方法的说明图。

图13是数据驱动器、驱动单元的配置例示意图。

图14是子像素驱动单元的配置例的示意图。

图15是读取放大器、存储单元的配置例的示意图。

图16是比较例的焊盘布线方法的构成例的示意图。

图17是本实施例的焊盘布线方法的说明图。

图18(A)、(B)是铝布线层的使用状态等的说明图。

图19是灰阶电压供给线的布线方法的说明图。

图20是子像素驱动单元的构成例的示意图。

图21是D/A转换器的构成例的示意图。

图22(A)、(B)、(C)是D/A转换器的子译码器的真值表和D/A转换器的布局的说明图。

图23(A)、(B)是电子设备的构成例的示意图。

具体实施方式

以下，详细说明本发明优选的实施例。而且，以下说明的本实施例并不限定于要求保护范围所述的载的本发明的内容，而且，也不限定本实施例所说明的构成全部都是本发明的必须的解决方法。

1.比较例

图1(A)表示作为本实施例的比较例的集成电路装置500。图1(A)的集成电路装置500包括存储块MB(显示数据RAM)和数据驱动块DB。而且，存储块MB和数据驱动块DB沿D2方向配置。另外，存储块MB、数据驱动块DB的沿D1方向的长度与在D2方向的宽度相比为较长的超扁平的块。

来自主机侧的图像数据被写入存储块MB。然后，数据驱动块DB把写进存储块MB的数字图像数据变换为模拟的数据电压，然后驱动显示面板的数据线。这样，在图1(A)中图像信号流是D2方向。因此，在图1(A)比较例中，根据该信号流，存储块MB和数据驱动块DB沿D2方向配置。这样一来，输入和输出之间为短路径，可以优化信号的延迟，可以传输效率好的信号。

然而，对于图1(A)的比较例，存在如下技术缺陷。

第一，就驱动器等集成电路装置而言，为了低成本化，要求缩小芯片的尺寸。可是，如果采用微细加工，并通过单纯缩小集成电路装置500以缩小芯片尺寸的话，不仅是短边方向，而且连长边方向也被缩小。所以，导致如图2(A)所示的安装困难的技术缺陷。也就是说，即使优选输出间距例如大于等于22μm，可是，由于如图2(A)所示的单纯缩小后的间距例如只有17μm，间距太窄，所以安装变得困难。再者，显示面板的玻璃框变宽，玻璃的取数减少，造成成本增加。

第二，在显示驱动器中，根据显示面板的种类(非晶形TFT、低温多晶硅TFT)、像素数(QCIF、QVGA、VGA)和产品的技术规格等，存储器和数据驱动器的构成有所变化。所以，就图1(A)的比较例而言，即使有的产品如图1(B)所示，其焊盘间距、存储器的单元间距和数据驱动器的单元间距是一致的，只要存储器和数据驱动器的构成发生变化，如图1(C)所示，它们的间距也就不一致了。而且，如图1(C)所示，如果间距不一致，在电路块之间，为了吸收间距的不一致，不得不形成多余的布线区域。特别是，对于在D1方向块是扁平的图1(A)的比较例，用于吸收间距不一致的多余布线区域更大。其结果是，集成电路装置500的D2方向的宽度W增大，芯片面积增加，并导致成本的增加。

另一方面，为了避免这类事态，为使焊盘间距和单元间距取齐而改变存储器和数据驱动器的布局，这又导致开发周期延长，结果，导致成本增加。也就是说，对于图1(A)的比较例，各电路块的电路构成和布局都进行单独设计，再进行调整间距的作业，因而生成不必要的空区域，并且导致设计低效化等问题。

2.集成电路装置的构成

图3示出能够解决上述技术缺陷的本实施例的集成电路装置10的构成。就本实施例而言，从集成电路装置10的短边即第一边SD1朝着对面的第三边SD3的方向作为第一方向D1，把D1的反方向作为第三方向D3。从集成电路装置10的长边即第二边SD2朝着对面的第四边SD4的方向作为第二方向D2，把D2的反方向作为第四方向D4。此外，在图3中，虽然集成电路装置10的左边为第一边SD1，右边为第三边SD3，但是，也可以是左边为第三边SD3、右边为第一边SD1。

如图3所示，本实施例的集成电路装置10包括沿D1方向配置的第一～第N个电路块CB1～CBN(N是大于等于2的整数)。亦即，在图1(A)的比较例中，电路块沿D2方向排列，而在本实施例中，电路块CB1～CBN沿D1方向排列。而且，各电路块不像图1(A)的比较例那样呈超扁平的块，而是比较接近方形的块。

另外，集成电路装置10包括在第一～第N的电路块CB1～CBN的D2方向侧沿边SD4设置的输出侧I/F区12(广义为第一接口区)。而在第一～第N电路块CB1～CBN的D4方向侧包括沿边SD2设置的输入侧I/F区14(广义为第二接口区)。更具体地说，输出侧I/F区12(第一个I/O区)配置在电路块CB1～CBN的D2方向一侧，而不通过例如其它电路块。而输入侧I/F区14(第二个I/O区)也不通过例如其它电路块而直接配置在电路块CB1～CBN的D4方向一侧。亦即，至少在数据驱动块存在的部分，在D2方向只存在一个电路块(数据驱动块)。此外，在把集成电路装置10作为IP(Intellectual Property：知识产权)核心来使用，并组装于其他集成电路装置时，也可以形成不设有I/F区12、14中至少一个的构成。

输出侧(显示面板侧)I/F区12是与显示面板形成接口的区域，包括焊盘、连接于焊盘的输出用晶体管和保护元件等各种元件。具体地说，包括向数据线输出数据信号、向扫描线输出扫描信号的输出用晶体管等。此外，在显示面板是触摸面板等时，也可以包括输入用晶体管。

输入侧(主机侧)I/F区14是与主机(MPU、图像处理控制器、基带引擎)形成接口的区域，可以包括焊盘、连接于焊盘的输入(输入/输出用)晶体管、输出用晶体管和保护元件等各种元件。具体地说，包括用于输入来自主机的信号(数字信号)的输入用晶体管、用于向主机输出信号的输出用晶体管等。

此外，也可以设置沿短边即边SD1、SD3的输出侧或者输入侧I/F区。另外，作为外部连接端子的凸起等也可以设置在I/F(接口)区12、14，也可以设置在其以外的区域(第一～第N电路块CB1～CBN)。当设在I/F区12、14以外的区域时，可以采用金属凸起以外的小型凸起技术(以树脂为核心的凸起技术)来实现。

第一～第N电路块CB1～CBN可以至少包括两个(或者三个)不同的电路块(具备不同功能的电路块)。以集成电路装置10是显示驱动器的情况为例，电路块CB1～CBN可以包括如数据驱动器、存储器、扫描驱动器、逻辑电路、灰阶电压发生电路和电源电路中的至少两个电路块。更具体地讲，电路块CB1～CBN至少可以包括数据驱动块和逻辑电路块，而且，可以包括灰阶电压发生电路块。另外，在内置存储器的情况下，还可以包括存储块。

例如，图4表示各种类型的显示驱动器和内置显示驱动器的电路块的例子。就内置存储器(RAM)的非晶形TFT(Thin FilmTransistor：薄膜晶体管)面板用显示驱动器而言，电路块CB1～CBN包括存储器、数据驱动器(源极驱动器)、扫描驱动器(栅极驱动器)、逻辑电路(门阵列电路)、灰阶电压发生电路(γ校正电路)以及电源电路这些电路块。另一方面，就存储器内置的低温多晶硅(LTPS)TFT面板用显示驱动器而言，因为可以在玻璃基板上形成扫描驱动器，所以可以省略扫描驱动电路块。而对于存储器非内置的非晶形TFT面板，可以省略存储块，对于存储器非内置的低温多晶硅TFT面板，可以省略存储器和扫描驱动器的电路块。另外，就CSTN(Color Super Twisted Nematic)面板、TFD(Thin Film Diode：薄膜二极管)面板而言，则可以省略灰阶电压发生电路块。

图5(A)、图5(B)表示本实施例的显示驱动器集成电路装置10的平面布局的例子。图5(A)、图5(B)是存储器内置的非晶形TFT面板用的例子，例如图5(A)以QCIF、32阶用显示驱动器为目标，而图5(B)则以QVGA、64阶用显示驱动器为目标。

就图5(A)、(B)而言，其第一～第N电路块CB1～CBN包括第一～第四存储块MB1～MB4(广义为第一第I个存储块，I是大于等于2的整数)。与各第一～第四存储块MB1～MB4对应，包括沿D1方向其各自邻接配置的第一～第四数据驱动块DB1～DB4(广义为第一～第I的数据驱动块)。具体地说，存储块MB1和数据驱动块DB1沿D1方向相邻配置，存储块MB2则和数据驱动块DB2沿D1方向相邻配置。而且，数据驱动块DB1用于驱动数据线的图像数据(显示数据)由邻接的存储块MB1存储，数据驱动块DB2用于驱动数据线的图像数据则由邻接的存储块MB2存储。

在图5(A)中，在存储块MB1～MB4中的MB1(广义为第J存储块，1≤J＜I)的D3方向一侧邻接配置数据驱动块DB1～DB4中的DB1(广义为第J数据驱动块)。另外，在存储块MB1的D1方向一侧邻接配置存储块MB2(广义地是第J+1的存储块)。然后，在存储块MB2的D1方向一侧邻接配置数据驱动块DB2(广义地是第J+1的数据驱动块)。存储块MB3、MB4、数据驱动块DB3、DB4的配置也是一样。这样，在图5(A)中，相对于MB1、MB2的边界线，MB1、DB1和MB2、DB2镜像配置，而相对于MB3、MB4的边界线，MB3、DB3和MB4、DB4镜像配置。此外，在图5(A)中，虽然DB2和DB3邻接配置，但是，不邻接而在其间配置其它的电路块也可以。

另一方面，图5(B)中，对于在存储块MB1～MB4之中的MB1(广义地为第J存储块)的D3方向一侧邻接配置数据驱动块DB1～DB4中的DB1(第J数据驱动块)。另外，在存储块MB1的D1方向一侧邻接配置DB2(第J+1的数据驱动块)。在DB2的D1方向一侧邻接配置MB2(第J+1的存储块)。DB3、MB3、DB4、MB4也同样配置。此外，虽然在图5(B)中MB1和DB2、MB2和DB3、MB3和DB4都分别为邻接配置，但是，不邻接而在其间配置其它的电路块也可以。

根据图5(A)的配置，具有在存储块MB1和MB2以及MB3和MB4之间(在第J、第J+1的存储块之间)共用列地址译码器的优点。另一方面，根据图5(B)的配置，能够使从数据驱动块DB1～DB4到输出侧I/F区12的数据信号输出线的布线间距均匀化，具有可以提高布线效率的优点。

本实施例的集成电路装置10的布局并非限定于图5(A)、(B)。例如，存储块和数据驱动块的块数量也可以是2、3或大于等于5，也可以对存储块和数据驱动块不进行块的分割而构成。而且，也可以实施存储块和数据驱动块不相邻的实施方式。而且，即使不设存储块、扫描驱动器块、电源电路块或灰阶电压发生电路块等这样的构成也是可以的。在电路块CB1～CBN和输出侧I/F区12、或者输入侧I/F区14之间，也可以设置在D2方向上的宽度极窄的电路块(小于等于WB的细长电路块)。另外，电路块CB1～CBN还可以包括不同的电路块在D2方向多级排列的电路块。例如，也可以把扫描驱动电路和电源电路作为一个电路块。

图6(A)表示本实施例的集成电路装置10沿D2方向的截面图的例子。图中W1、WB、W2分别为输出侧I/F区12、电路块CB1～CBN、输入侧I/F区14在D2方向的宽度。另外，W是集成电路装置10在D2方向的宽度。

对于本实施例，如图6(A)所示，在D2方向上，可以不在电路块CB1～CBN(数据驱动块DB)和输出侧、输入侧I/F区12、14之间夹入其它电路块来构成。所以，就可以使W1+WB+W2≤W＜W1+2×WB+W2，能够实现细长的集成电路装置。具体地说，可以使D2方向的宽度W＜2mm，更具体的，可以使W＜1.5mm。而考虑到芯片的检查和装配，优选W＞0.9mm。此外，长边方向的长度LD则可以做到15mm＜LD＜27mm。芯片的形状比SP＝LD/W可以做到SP＞10，更具体地说，SP＞12。

图6(A)的宽度W1、WB、W2分别为输出侧I/F区12、电路块CB1～CBN、输入侧I/F区14的晶体管形成区(主体区域、激活区域)的宽度。亦即，在I/F区12、14形成输出用晶体管、输入用晶体管、输入/输出用晶体管和静电保护元件的晶体管等。另外，在电路块CB1～CBN区域形成构成电路的晶体管。而且，以形成这类晶体管的阱区和扩散区作为基准决定W1、WB、W2。例如，为了实现更细长的集成电路装置，希望是在电路块CB1～CBN的晶体管上也形成凸起(能动面凸起)。具体的，在晶体管上面(有源区域)形成以树脂形成其芯、在树脂的表面形成金属层的树脂芯凸起等。而且，该凸起(外部连接端子)通过金属布线被连接到配置在I/F区12、14的焊盘上。本实施例的W1、WB、W2不是这样的突起的形成区域的宽度，而是在凸起下面形成的晶体管形成区域的宽度。

电路块CB1～CBN各自在D2方向的宽度例如可以统一为同宽。此时，只要各电路块的宽度实质上相同就可以，例如有数μm～20μm(数十μm)程度的差异是在容许范围以内的。而且，在电路块CB1～CBN中存在宽度不同的电路块时，宽度WB可以是电路块CB1～CBN的宽度中最大的宽度。此时的最大宽度可以是例如数据驱动块的在D2方向的宽度。或者，在存储器内置的集成电路装置的情况下，可以是存储块的在D2方向的宽度。此外，在电路块CB1～CBN和I/F区12、14之间可以设置例如宽20～30μm程度的空区域。

就本实施例而言，在输出侧I/F区12上可以配置在D2方向的级数为一级或多级的焊盘。所以，如果考虑焊盘宽度(例如0.1μm)和焊盘间距，输出侧I/F区12的在D2方向的宽度W1可以做到0.13mm≤W1≤0.4mm。另外，因为在输入侧I/F区14可以配置在D2方向的级数为一级或多级的焊盘，所以输入侧I/F区14的宽度W2就可以做到0.1mm≤W2≤0.2mm。为了实现细长的集成电路装置，在电路块CB1～CBN上需要通过全局线形成来自逻辑电路块的逻辑信号、来自灰阶电压发生电路块的灰阶电压信号和电源的布线，这类布线的合计宽度例如在0.8～0.9mm的程度。因而，考虑到这些情况，电路块CB1～CBN的宽度WB可以做到0.65≤WB≤1.2mm。

而且，即使W1＝0.4mm，W2＝0.2mm，可是因为0.65≤WB≤1.2mm，所以WB＞W1+W2成立。另外，在W1、WB、W2都为最小值的情况下，即W1＝0.13mm、WB＝0.65mm、W2＝0.1mm，集成电路装置的宽度为W＝0.88mm。所以，W＝0.88mm＜2×WB＝1.3mm成立。在W1、WB、W2都为最大值的情况下，W1＝0.4mm、WB＝1.2mm、W2＝0.2mm，则集成电路装置的宽度为W＝1.8mm的程度。所以，W＝1.8mm＜2×WB＝2.4mm成立。因此，关系式W＜2×WB成立，能够实现细长的集成电路装置。

对于图1(A)的比较例，如图6(B)所示，沿D2方向配置两个以上的多个电路块。另外，在D2方向，在电路块之间、以及在电路块和I/F区之间形成有布线区域。所以，集成电路装置500在D2方向(短边方向)的宽度W就变宽，不能实现瘦长的细长芯片。因而，即使利用微细加工使芯片收缩，但是，如图2(A)所示，由于D1方向(长边方向)的长度LD缩短，输出间距变成窄间距，所以，导致安装困难。

针对这一技术缺陷，如图3、图5(A)、图5(B)所示，在本实施例中，沿D1方向配置多个电路块CB1～CBN。另外，如图6(A)所示，可以把晶体管(电路元件)配置在焊盘(凸起)的下面(能动面凸起)。通过在电路块内部布线的局部线的上层(焊盘的下层)形成的全局线，也可以形成电路块之间或者电路块和I/F区域之间等的信号线。所以，如图2(B)所示，可以在集成电路装置10在D1方向的长度LD维持不变的情况下使D2方向的宽度W变窄，实现超瘦长的细长芯片。结果是，能够使输出间距维持在例如大于等于22μm，可以容易地进行安装。。

而且，在本实施例中，由于沿D1方向配置多个电路块CB1～CBN，故可以容易地应对产品规格的变更。亦即，由于可以用公共的平台设计各种规格的产品，所以能够提高设计效率。例如在图5(A)、(B)中，在显示面板的像素数或灰阶数有增有减的情况下，只需增减存储块和数据驱动块的块数、在一个水平扫描期间中图像数据的读取次数等就可以对应。另外，虽然图5(A)、(B)是存储器内置的非晶形TFT面板用例子，但是，在开发存储器内置的低温多晶硅TFT面板用产品的情况下，只要从电路块CB1～CBN中去掉扫描驱动器块即可。又如，在开发存储器非内置的产品的情况下，只要去掉存储块即可。而且，如上所述，即使根据规格去掉电路块，在本实施例中，因为可以将对其它电路块产生的影响抑制到最小，故而能够提高设计效率。

在本实施例中，可以把各个电路块CB1～CBN在D2方向的宽度(高度)统一于例如数据驱动块和存储块的宽度(高度)。而且，在各个电路块的晶体管有增减的情况下，由于可以通过增减各个电路块在D1方向的长度来进行调整，故能够使设计进一步高效化。例如，在图5(A)、(B)中，在灰阶电压发生电路块和电源电路块的构成变更、晶体管数量增减的情况下，也可以通过增减灰阶电压发生电路块和电源电路块在D1方向的长度来对应。

此外，作为第二比较例，还可以考虑如下配置方法：例如，在D1方向上，将数据驱动块细长地配置，在数据驱动块的D4方向一侧，沿D1方向配置存储块等其他多个电路块。但是，对于该第二比较例，由于幅度较宽的数据驱动块夹入存储块等其它电路块与输出侧I/F区域之间，所以，集成电路装置在D2方向的宽度W变宽，难以实现瘦长的细长芯片。而且，在数据驱动块和存储器驱动器块之间产生了多余的布线区域，就更加扩大了宽度W。在数据驱动块或存储块的构成发生变化的情况下，出现在图1(B)、(C)中说明的间距不一致的问题，无法提高设计效率。

作为本实施例的第三比较例，还可以考虑只对同一功能的电路块(例如数据驱动块)进行块的分割、并沿D1方向排列配置的方法。但是，对于该第三比较例，由于只能使集成电路装置具有同一的功能(例如数据驱动器功能)，故不可能实现多种产品的扩展。针对该问题，在本实施例中，电路块CB1～CBN包括至少具有两个不同功能的电路块。所以，如图4、图5(A)、图5(B)所示，具有能够提供对应于各种类型显示面板的多机种集成电路装置的优点。

3.电路构成

图7表示集成电路装置10的电路构成。而且，集成电路装置10的电路构成并不限定于图7的示例，可以实施各种变形。存储器20(显示数据RAM)用于存储图像数据。存储单元阵列22包括多个存储单元，至少存储一帧(一幅画面)的图像数据。此时，一个像素由例如R、G、B等三个子像素(三点)构成，各子像素例如存储着六位(k位)的图像数据。行地址译码器24(MPU/LCD行地址译码器)进行有关行地址的译码处理，并进行存储单元阵列22的字线的选择处理。列地址译码器26(MPU列地址译码器)则进行有关列地址的译码处理，并进行存储单元阵列22的位线的选择处理。写/读电路28(MPU写/读电路)进行把图像数据写入存储单元阵列22的处理和从存储单元阵列22读出图像数据的处理。用例如以起始地址和结束地址为对顶点的矩形来定义存储单元阵列22的存取区域。亦即，用起始地址的列地址及行地址和结束地址的列地址及行地址来定义存取区域，并进行存储器的存取。

逻辑电路40(例如自动配置布线电路)生成用于控制显示时刻的控制信号和用于控制数据处理时刻的控制信号等。该逻辑电路40可以由例如门阵列(G/A)等自动配置布线形成。控制电路42生成各种控制信号，进行装置整体的控制。具体地说，向灰阶电压发生电路110输出灰阶特性(γ特性)的调整数据(γ校正数据)，并控制电源电路90的电压生成。另外，对使用了行地址译码器24、列地址译码器26、写/读电路28的存储器进行写/读处理的控制。显示时刻控制电路44生成用于控制显示时刻的各种控制信号，控制从存储器到显示面板侧的图像数据的读取。主机(MPU)接口电路46对从主机的每次访问生成内部脉冲，实现对存储器进行访问的主接口。RGB接口电路48通过点时钟实现将动画的RGB数据写入存储器的RGB接口。而且，也可以是只设置主机接口电路46、RGB接口电路48中的任一者的构成。

在图7中，从主机接口电路46、RGB接口电路48以一个像素单位向存储器20进行访问。另一方面，根据与主机接口电路46、RGB接口电路48独立的内部显示时刻，每一个行周期以行地址所指定的行单位向数据驱动器50输送图像数据。

数据驱动器50是用于驱动显示面板的数据线的电路，其构成示于图8(A)。数据锁存电路52锁存来自存储器20的数字图像数据。D/A转换电路54(电压选择电路)进行锁存于数据锁存电路52的数字图像数据的D/A转换，并生成模拟的数据电压。具体地说，接受来自灰阶发生电路110的多个(例如64阶)灰阶电压(基准电压)，从这些多个灰阶电压中选择与数字图像数据对应的电压，并作为数据电压输出。输出电路56(驱动电路、缓冲电路)缓冲来自D/A转换电路54的数据电压，而后输出至显示面板的数据线，并驱动数据线。而且，也可以是将输出电路56的一部分(例如运算放大器的输出级)不包括在数据驱动器50中、而配置在其他区域的构成。

扫描驱动器70是用于驱动显示面板的扫描线的电路，其构成例示于图8(B)。移位寄存器72包括依次连接的多个触发器，与移位时钟信号SCK同步，对许可输入输出信号EIO进行依次移位。电平移位器76将来自移位寄存器72的信号的电压电平转换成用于扫描线选择的高电压电平。输出电路78缓冲由电平移位器76转换并输出的扫描电压，然后输出到显示面板的扫描线，对扫描线进行选择驱动。扫描驱动器70也可以是如图8(C)所示的构成。图8(C)中，扫描地址生成电路73生成扫描地址并输出，地址译码器74进行扫描地址的译码处理。而且，对于通过该译码处理而特定的扫描线，通过电平移位器器76、输出电路78输出扫描电压。

电源电路90是用于生成各种电源电压的电路，其构成示于图9(A)。升压电路92是使用升压用电容、升压用晶体管以电荷泵的方式使输入电源电压和内部电源电压升压、并生成升压电压的电路，可以包括1次～4次升压电路等。通过该升压电路92能够生成扫描驱动器70和灰阶电压发生电路110使用的高电压。调整电路94进行由升压电路92生成的升压电压的电平调整。VCOM生成电路96生成供给显示面板的对向电极的VCOM电压并输出。控制电路98用于进行电源电路90的控制，它包括各种控制寄存器等。

灰阶电压发生电路(γ校正电路)110是用于生成灰阶电压的电路，其构成示于图9(B)。选择用电压生成电路112(分压电路)根据由电源电路90生成的高电压的电源电压VDDH、VSSH输出选择用电压VS0～VS255(广义为R个选择用电压)。具体地说，选择用电压生成电路112包括具有串联的多个电阻元件的梯形电阻电路。而且，将通过该梯形电阻电路将VDDH、VSSH分压后的电压作为选择用电压VS0～VS255输出。灰阶电压选择电路114根据通过逻辑电路40设定于调整寄存器116的灰阶特性的调整数据，从选择用电压VS0～VS255中，例如在64阶的情况下，选择64个(广义地是S个，R＞S)电压，作为灰阶电压V0～V63输出。这样，可以生成适应于显示面板的优选灰阶特性(γ校正特性)的灰阶电压。而且，在极性反转驱动的情况下，也可以把正极性用的梯形电阻电路和负极性用的梯形电阻电路设置在选择用电压生成电路112中。另外，梯形电阻电路的各电阻元件的阻值也可以根据在调整寄存器116设定的调整数据变更。也可以是在选择用电压生成电路112或灰阶电压选择电路114中设置阻抗变换电路(连接电压输出器的运算放大器)的构成。

图10(A)表示包括图8(A)的D/A转换电路54的各DAC(Digital Analog Converter，数模转换器)的构成例。图10(A)的各DAC可以按每个子像素(或者每个像素)设置，并由ROM译码器等构成。而且，根据来自存储器20的六位数字图像数据D0～D5及其反转数据XD0～XD5，选择来自灰阶电压发生电路110的灰阶电压V0～V63中任一个，由此，将图像数据D0～D5转换成模拟电压。而且，把所得的模拟电压信号DAQ(DAQR、DAQG、DAQB)输出到输出电路56。

对于低温多晶硅TFT用的显示驱动器等，将R用、G用、B用数据信号进行多路转换后输送至显示驱动器的情况下(图10(C)的情况下)，可以用一个公共的DAC对R用、G用、B用的图象数据进行D/A转换。在这种情况下，图10(A)的各个DAC按每个像素来设置。

图10(B)示出图8(A)的输出电路56所含的各输出部分SQ的构成。图10(B)的各输出部分SQ可以按每个像素来设置。各输出部分SQ包括R(红)用、G(绿)用、B(蓝)用阻抗变换电路OPR、0PG、OPB(连接电压跟随器的运算放大器)，进行来自DAC的信号DAQR、DAQG、DAQB的阻抗变换，并将数据信号DATAR、DATAG、DATAB输出到R、G、B用数据信号输出线。例如在低温多晶硅TFT面板的情况下，也可以设置如图10(C)所示的开关元件(开关用晶体管)SWR、SWG、SWB，复用R用、G用、B用的数据信号后的数据信号DATA由阻抗变换电路OP输出。另外，也可以在多个像素中复用数据信号。而且，还可以是不在输出部分SQ设置图10(B)、(C)所示的阻抗变换电路、而只设开关元件等的构成。

4.数据驱动块、存储块的详细说明

4.1块分割

如图11(A)所示，显示面板是垂直扫描方向(数据线方向)的像素数VPN＝320、水平扫描方向(扫描线方向)的像素数HPN＝240的QVGA面板。另外，一个像素份的图像(显示)数据的位数PDB的R、G、B各为6位，且PDB＝18位。在此情况下，显示面板的一帧显示所需要的图像数据的位数VPN×HPN×PDB＝320×240×18位。所以，集成电路装置的存储器至少需要存储320×240×18位的图像数据。而且，数据驱动器向显示面板输出每一个水平扫描期间(一根扫描线扫描的时间)HPN＝240根数据信号(对应于240×18位的图像数据的数据信号)。

而且，在图11(B)中，数据驱动器被分割成DBN＝4个数据驱动块DB1～DB4。而存储器也被分割成MBN＝DBN＝4个存储块MB1～MB4。亦即，例如把数据驱动块、存储块、焊盘块进行宏单元化的四个驱动器宏单元DMC1、DMC2、DMC3、DMC4沿D1方向配置。所以，各驱动器块DB1～DB4在每一个水平扫描期间向显示面板输出HPN/DBN＝240/4＝60根数据信号。另外，各存储块MB1～MB4存储(VPN×HPN×PDB)/MBN＝(320×240×18)/4位的图像数据。

4.2一水平扫描期间的多次读取

在图11(B)中，各数据驱动块DB1～DB4在一个水平扫描期间输出60根(如果R、G、B个为3根，则60×3＝180根)的数据信号。所以，每一个水平扫描期间，必须从对应于DB1～DB4的存储块MB1～MB4读取240根对应于数据信号的图像数据。

然而，如果每一个水平扫描期间读取的图像数据的位数增加，就会发生需要增加D2方向上排列的存储单元(读出放大器)个数。其结果是，集成电路装置D2方向的宽度W增大，防碍使芯片瘦长。另外，带来字线WL变长、WL的信号延迟的问题。

于是，在本实施例中，采用如下方法：在一个水平扫描期间，从各存储块MB1～MB4多次(RN次)将存储在各存储块MB1～MB4中的图像数据读取到数据驱动块DB1～DB4。

例如，在图12中，如A1、A2所示，在一个水平扫描期间，只在RN＝2，存储器存取信号MACS(字选择信号)为激活(高电平)。由此，在一个水平扫描期间，RN＝2次从各存储块向各数据驱动块读取图像数据。这样，设置于数据驱动块内的图13的第一、第二数据驱动器DRa、DRb所含的数据锁存电路根据A3、A4所示的锁存信号LATa、LATb锁存读取的图像数据。而且，第一、第二数据驱动器DRa、DRb所含的D/A转换电路则进行被锁存的图像数据的D/A转换，DRa、DRb所含的输出电路把通过D/A转换所得的数据信号DATAa、DATAb如A5、A6所示输出至数据信号输出线。之后，如A7所示，输入到显示面板的各像素的TFT的栅极的扫描信号SCSEL为激活，数据信号被输入至各像素，并予以保持。

而且，在图12中，在第一个水平扫描期间，两次读取图像数据，在同一个第一水平扫描期间，把数据信号DATAa、DATAb输出至数据信号输出线。但是，也可以是，在第一水平期间两次读取图像数据DATAa、DATAb并进行锁存，在接下来的第二水平期间，把对应被锁存的图像数据的数据信号DATAa、DATAb输出至数据信号输出线。另外，图12中表示读取次数RN＝2的情况，但是，也可以是RN≥3。

根据图12的方法，如图13所示，从各存储块读取对应于30根的数据信号的图像数据，各数据驱动器DRa、DRb则输出30根的数据信号。由此，从各数据驱动块输出60根的数据信号。如此，在图13中，如果通过一次读取而从各存储器读取对应于30根的数据信号的图像数据即可。所以，相比在一个水平扫描期间只读取一次的方法，可以减少图13的D2方向的存储单元、读出放大器的个数。其结果是，可以减小集成电路装置D2方向的宽度，可以实现超瘦长的细长芯片。特别是，一个水平扫描期间的长度在QVGA的情况下是52μsec的水平。另一方面，存储器的读出时间例如是40nsec的水平，与52μsec相比非常短。所以，即使在一个水平扫描期间的读取次数从一次增加到多次，对于显示特性并无多大的影响。

而且，图11(A)是QVGA(320×240)的显示面板，如果使一个水平扫描期间的读取次数RN＝4，也可以适应于VGA(640×480)显示面板，从而可以增加设计的自由度。

而且，也可以用第一方法实现一个水平扫描期间多次读取，即：通过行地址译码器(字线选择电路)在一个水平扫描期间对各存储块内的不同的多根字线进行选择；也可以用第二方法实现一个水平扫描期间多次读取，即：通过行地址译码器在一个水平扫描期间对各存储块内的相同的字线进行多次选择；或者，也可以通过第一、第二方法的组合来实现。

4.3数据驱动器、驱动单元的配置

数据驱动器和数据驱动器所含驱动单元的配置举例示于图13。如图13所示，数据驱动块包括在D1方向堆积的多个数据驱动器DRa、DRb(第一～第m个数据驱动器)。另外，各个数据驱动器DRa、DRb又包括多个30(广义地为Q个)个驱动单元DRC1～DRC30。

在存储块字线WL1a被选出、且如图12的A1所示从存储块读取第一次图像数据时，第一数据驱动器DRa根据A3所示的锁存信号LATa，锁存读出的图像数据。而且，进行被锁存图像数据的D/A转换，并把对应于第一次读取的图像数据的数据信号DATAa如A5所示的那样输出至数据信号输出线。

另一方面，在存储块字线WL1b被选出、且如图12的A2所示从存储块读取第二次的图像数据时，第二数据驱动器DRb根据A4所示的锁存信号LATa，锁存读出的图像数据。而且，进行被锁存图像数据的D/A转换，并把对应于第二次读取的图像数据的数据信号DATAb如A6所示的那样输出至数据信号输出线。

如上所述，各数据驱动器DRa、DRb输出对应30个像素的30根的数据信号，总共输出对应于60个像素的60根的数据信号。

如图13那样，如果沿D1方向配置(堆积)多个数据驱动器DRa、DRb，则可以防止由于数据驱动器规模的大小而导致使集成电路装置D2方向的宽度W扩大的情况。另外，数据驱动器根据显示面板的类型采用各种构成。在这样的情况下，只要根据把多个数据驱动器沿D1方向配置的方法，就可以高效率地布置各种构成的数据驱动器。此外，图13示出了在D1方向上数据驱动器的配置数目为两个时的情况，但是配置数也可以大于等于3个。

而且，图13中各个数据驱动器DRa、DRb包括沿D2方向排列配置的30个(Q个)驱动单元DRC1～DRC30。这里，驱动单元DRC1～DRC30分别接收一个像素的图像数据。而且，进行一个像素的图像数据的D/A转换，输出对应一个像素图像数据的数据信号。这种驱动单元DRC1～DRC30的各单元可以包括数据的锁存电路、图10(A)的DAC(一个像素的DAC)、图10(B)和图10(C)的输出部分SQ。

而且，在图13中，显示面板水平扫描方向的像素数(在由多个集成电路装置分担并驱动显示面板的数据线的情况下，各集成电路装置所承担的水平扫描方向的像素数)为HPN，数据驱动块的块数(块分割数)为DBN，在一个水平扫描期间对驱动单元输入图像数据的输入次数为IN。而且，IN等于图12所说明的一个水平扫描期间的图像数据读取次数RN。在这情况下，沿D2方向排列的驱动单元DRC1～DRC30的个数可以表示为Q＝HPN/(DBN×IN)。图13的情况下，因为HPN＝240、DBN＝4、IN＝2，所以Q＝240/(4×2)＝30个。

而且，在驱动单元DRC1～DRC30的D2方向的宽度(间距)为WD、数据驱动块所含外围电路部分(缓冲电路、布线区域等)的D2方向的宽度为WPCB的情况下，第一～第N电路块CB1～CBN的D2方向的宽度WB(最大宽度)可以表示为Q×WD≤WB＜(Q+1)×WD+WPCB。另外，在存储块所含外围电路部分(行地址译码器RD、布线区域)的D2方向的宽度为WPC的情况下，可以表示为Q×WD≤WB＜(Q+1)×WD+WPC。

而且，显示面板水平扫描方向的像素数为HPN、一个像素的图像数据的位数为PDB、存储块的块数为MBN(＝DBN)、在一个水平扫描期间从存储块读取图像数据的读取次数为RN。此时，在读出放大器块SAB中沿D2方向排列的读出放大器(输出一位图像数据的读出放大器)的个数P可以表示为P＝(HPN×PDP)/(MBN×RN)。在图13的情况下，由于HPN＝240、PDP＝18、MBN＝4、RN＝2，所以，P＝(240×18)/(4×2)＝54个。而且，个数P是与有效存储单元数对应的有效读出放大器数，不包括伪存储单元用读出放大器等非有效读出放大器的个数。

而且，读出放大器块SAB所含的各读出放大器的D2方向的宽度(间距)为WS时，读出放大器块SAB(存储块)的D2方向的宽度WSAB可以表示为WSAB＝P×WS。而且，在存储块所含外围电路部分的D2方向的宽度为WPC时，电路块CB1～CBN的D2方向的宽度WB(最大宽度)可以表示为P×WS≤WB＜(P+PDB)×WS+WPC。

4.4数据驱动块的布局

数据驱动块更为详细的布局举例示于图14。在图14中，数据驱动块包括其各自输出对应一个子像素的图像数据的数据信号的多个子像素驱动单元SDC1～SDC180。而且，就该数据驱动块而言，沿D1方向(沿子像素驱动单元长边的方向)配置多个子像素驱动单元的同时，沿垂直于D1的D2方向也配置多个子像素驱动单元。亦即，子像素驱动单元SDC1～SDC180呈矩阵式配置。而且，用来实现数据驱动块输出线与显示面板的数据线电连接的焊盘则配置在数据驱动块的D2方向侧。

例如，图13的数据驱动器DRa的驱动单元DRC1由图14的子像素驱动单元SDC1、SDC2、SDC3构成。这里，SDC1、SDC2、SDC3分别是R(红)用、G(绿)用、B(兰)用的子像素驱动单元，从存储块输入对应第一根数据信号的R、G、B图像数据(R1、G1、B1)。而且，子像素驱动单元SDC1、SDC2、SDC3对这些图像数据(R1、G1、B1)进行D/A转换，把第一根R、G、B数据信号(数据电压)输出至对应第一根数据线的R、G、B用焊盘。

同样，驱动单元DRC2由R用、G用、B用的子像素驱动单元SDC4、SDC5、SDC6构成。从存储块输入对应第二根数据信号的R、G、B图像数据(R2、G2、B2)。而且，子像素驱动单元SDC4、SDC5、SDC6对这些图像数据(R2、G2、B2)进行D/A转换，把第二根R、G、B数据信号(数据电压)输出至对应第二根数据线的R、G、B用焊盘。其它子像素驱动单元也是一样。

而且，子像素的数目并不限定于三个，也可以大于等于四个。另外，子像素驱动单元的配置也不限于图14，也可以是例如把R用、G用、B用子像素驱动单元沿D2方向堆积配置。

4.5存储块的布局

存储块的布局举例示于图15。图15详细表示存储块中对应于一个像素(R、G、B各为6位，合计18位)的部分。

对应于读出放大器块中一个像素的部分包括R用读出放大器SAR0～SAR5、G用读出放大器SAG0～SAG5、B用读出放大器SAB0～SAB5。另外，在图15中沿D1方向堆积配置两个(广义为多个)读出放大器(及缓冲器)。而且，在堆积配置的读出放大器SAR0～SAR1的D1方向侧沿D1方向排列的2行存储单元列中上侧行的存储单元列的位线例如连接于SAR0，下侧行的存储单元列的位线例如连接于SAR1。而且，SAR0、SAR1对从存储单元读取的图像数据的信号进行放大，由此，从SAR0、SAR1输出两位图像数据。其它读出放大器和存储单元的关系也是一样。

在图15的构成的情况下，如图12所示的一个水平扫描期间图像数据的多次读取可以如下述来实现。亦即，在第一水平扫描期间(第一扫描线选择期间)先选择字线WL1a，进行图像数据的第一次读取，如图12的A5所示，输出第一次数据信号DATAa。在此情况下，来自读出放大器SAR0～SAR5、SAG0～SAG5、SAB0～SAB5的R、G、B图像数据被分别输入至子像素驱动单元SDC1、SDC2、SDC3。接着，在同一个第一水平扫描期间选择字线WL1b，进行图像数据的第二次读取，如图12的A6所示，输出第二次数据信号DATAb。在此情况下，来自读出放大器SAR0～SAR5、SAG0～SAG5、SAB0～SAB5的R、G、B图像数据被分别输入至图14的子像素驱动单元SDC91、SDC92、SDC93。另外，在接下来的第二水平扫描期间(第二个扫描线选择期间)，先选择字线WL2a，进行图像数据的第一次读取，并输出第一次的数据信号DATAa。接着，在同一个第二水平扫描期间，选择字线WL2b，进行图像数据的第二次读取，并输出第二次的数据信号DATAb。

而且，也可以实施不在D1方向堆积配置读出放大器的变形。而且，也可以用列选择信号切换连接于各读出放大器的存储单元列。在这情况下，通过在存储块内、在一个水平扫描期间多次选择相同字线，可以实现一个水平扫描期间的多次读取。

5.焊盘上的布线方法

5.1排列替换布线区

如图14所示，在本实施例中，可以采用通过将多个子像素驱动单元(驱动单元)SDC1～SDC180沿D1、D2方向矩阵配置的方法，从而缩小集成电路装置的D2方向上的宽度，以实现细的细长芯片。

但是，当如图14所示地配置子像素驱动单元SDC1～SDC180时，存在以怎样的布线方法在焊盘上布线这些子像素驱动单元SDC1～SDC180的输出信号线的问题。

例如，图16示出了比较例的焊盘布线方法。在该比较例中，首先，利用第四层的铝布线层ALD在焊盘P1、P2、P3上布线子像素驱动单元SDC1、SDC2、SDC3的输出信号线。而且，关于接下来的子像素驱动单元SDC4的输出信号线，其为了越过SDC2、SDC3的铝布线层ALD的连接线，通过H1所示的孔替换布线层，由铝布线层ALD替换为第三层的铝布线层ALC，在焊盘P4上进行布线。关于接下来的子像素驱动单元SDC5、SDC6，通过H2、H3所示的孔替换布线层ALC，并与焊盘P5、P6连接。而且，关于接下来的子像素驱动单元SDC7，如H4、H5、H6所示，需要进行三次的布线层的替换。

通过这样的比较例的方法，在数据驱动块和焊盘之间的布线区中，孔会导致布线层的替换区的占有面积增大。因此，由于该替换区的尺寸等原因，布线区的D2方向上的宽度增大。其结果是，集成电路装置的D2方向上的宽度也增大，从而导致无法实现细的细长芯片的问题。

为了解决这样的问题，在本实施例中采用了如下的方法：将排列替换布线区设置于子像素驱动单元(驱动单元)的配置区域内，该排列替换布线区用于排列替换子像素驱动单元(驱动单元)的输出信号的读取线的排列顺序。这样，如果将排列替换布线区设置于子像素驱动单元的配置区域内，则可以将如图16的H1～H6所示的布线层的替换控制到最小限度，因此，可以减小数据驱动块和焊盘之间的布线区的D2方向上的宽度WIT。其结果是，可以减小集成电路装置的D2方向上的宽度，实现如图2(B)所示的细的细长芯片。

接着，参照图17对本实施例的焊盘布线方法进行详细说明。如图17的E1、E2所示，子像素驱动单元的输出信号(数据信号)的读取线例如沿D2方向(纵方向)布线。这些读取线用于从数据驱动块中读取子像素驱动单元的输出信号，由例如第四层的铝布线层ALD形成。此外，D1方向是子像素驱动单元的长边方向，D2是短边方向。此外，如图17所示，焊盘P1、P2、P3...配置于数据驱动块的D2方向侧，该焊盘P1、P2、P3...用于连接子像素驱动单元的输出线和显示面板的数据线。

此外，在图17中，排列替换布线区(第一、第二排列替换布线区)设置于子像素驱动单元的配置区域内，该排列替换布线区用于排列替换这些读取线的排列顺序。具体地说，排列替换布线区形成于比第一、第二层的铝布线层ALA、ALB更上层的区域内，该铝布线层ALA、ALB是子像素驱动单元的局部线。此外，在该排列替换布线区域内，以对应于焊盘的排列顺序的顺序，排列替换读取线的排列顺序。这里，所谓对应于焊盘的排列顺序的顺序可以是完全按照焊盘的排列顺序的顺序，也可以是按照规定规则变更焊盘的排列顺序后的顺序。此外，排列替换布线区是通过图17E1、E2所示的读取线或后述的E6～E9的读取位置变更线而形成的布线区。

在图17中，例如，其单元号不是3的倍数(广义上的J的倍数。J是大于等于2的整数)的子像素驱动单元SDC1、SDC2、SDC4、SDC5、SDC7、SDC8...属于第一组，其单元号是3的倍数的子像素驱动单元SDC3、SDC6、SDC9...属于第二组。

此外，图17的E1表示的第一组的读取线是属于第一组的子像素驱动单元SDC1、SDC2、SDC4、SDC5、SDC7、SDC8...的输出信号的读取线。在第一排列替换布线区中，排列替换该E 1表示的第一组的读取线的排列顺序。具体地说，在第一排列替换布线区中，将读取线的排列顺序排列替换为焊盘P1、P2、P4、P5、P7、P8...的顺序。即、按照其焊盘号是3的倍数的焊盘之外的焊盘的排列顺序，排列替换读取线的排列顺序。这样，在数据驱动块的D2方向侧的边界(读取通路)上，按照SDC1、SDC2、SDC4、SDC5、SDC7、SDC8...的顺序，排列替换子像素驱动单元的输出线的读取线，并进行排列。

另一方面，图17的E2表示的第二组的读取线是属于第二组的子像素驱动单元SDC3、SDC6、SDC9...的输出信号的读取线。在第二排列替换布线区中，排列替换该E2表示的第二组的读取线的排列顺序。具体地说，在第二排列替换布线区中，将读取线的排列顺序排列替换为焊盘P3、P6、P9...的顺序。即、按照其焊盘号是3的倍数的焊盘的排列顺序，排列替换读取线的排列顺序。这样，在数据驱动块的D2方向侧的边界(读取通路)上，按照SDC3、SDC6、SDC9...的顺序，排列替换子像素驱动单元的输出线的读取线，并进行排列。

这样，如果在子像素驱动器内设置排列替换布线区、排列替换读取线的排列顺序，则可以将E3所表示区中的布线层的转换控制在最小限度，该E3所表示区是焊盘和数据驱动块之间的布线区。其结果是，与图16的比较例相比可以显著地减小E3所表示的布线区的D2方向上的宽度WIT，从而可以实现细的细长芯片。

此外，在本实施例中，在E3所表示的布线区中，将用于连接E1所表示的第一组的读取线和焊盘P1、P2、P4、P5、P7、P8...的连接线，布线于E4表示的第三层的铝布线层ALC(广义上的给定的层的线)上。另一方面，将用于连接E2所表示的第二组的读取线和焊盘P3、P6、P9...的连接线，布线于E5表示的第四层的铝布线层ALD(广义上的与给定的层不同的层的线)上。

例如，E4表示的连接线是用于连接来自于子像素驱动单元SDC10的读取线和焊盘P10的线。另一方面，E5表示的连接线是用于连接来自于子像素驱动单元SDC9的读取线和焊盘P9的线。在这种情况下，E4的连接线形成在铝布线层ALC上，E5的连接线形成在不同于ALC的层，即铝布线层ALD上。因此，不需要进行图16的比较例中H1～H6表示的布线层的替换，可以在图17的E3的布线区中重叠E4的连接线和E5的连接线进行布线。其结果是，可以使E3的布线区的D2方向的宽度WIT更小，实现细的细长芯片。

5.2读取位置变更线

在本实施例中，在排列替换布线区布线读取位置变更线，该读取位置变更线用于变更图17的E1、E2表示的读取线的读取位置。例如，图17的E6表示的QCL1和QCL2是用于变更子像素驱动单元SDC1、SDC2的输出信号(输出线)的读取位置的读取位置变更线。同样，E7表示的QCL4、QCL5是SDC4、SDC5的读取位置变更线，E8表示的QCL7、QCL8是SDC7、SDC8的读取位置变更线，E9表示的QCL10、QCL11是SDC10、SDC11的读取位置变更线。

这里，例如、如E6所示，读取位置变更线QCL1、QCL2横跨沿D1方向配置的多个的子像素驱动单元SDC1、SDC2，并布线在D1方向(横方向)上。即、横跨沿D1方向配置的两个的子像素驱动单元SDC1、SDC2，布线两根读取位置变更线QCL1、QCL2。这样，可以使用读取线从沿第一排列替换布线区的D1方向的任意位置读取子像素驱动单元SDC1、SDC2的输出信号。

即、读取位置变更线QCL1、QCL2布线于第三层的铝布线层ALC上。因此，如果在沿D1方向布线的读取位置变更线QCL1、QCL2的任意位置上形成ALC和ALD的孔，则可以将形成于ALD上的读取线从该孔的形成位置开始沿D2方向布线。这样，可以将读取线从D1方向的任意的读取位置开始沿D2方向布线，并且容易地进行读取线的排列位置的排列替换。

图18(A)示出各铝布线层的使用形态的例子。例如、将布线于纵或横方向上的第一铝布线层ALA作为电路块的晶体管的源极/漏极/栅极的连接线等进行使用。此外，将主要布线于纵方向上的第二铝布线层ALB作为电源线、信号线、灰阶电压供给线等进行使用。此外，将主要布线于横方向上的第三铝布线层ALC作为数据驱动器的读取位置变更线或存储器的图像数据供给线等进行使用。此外，将主要布线于纵方向上的第四的铝布线层ALD作为数据驱动器的读取线或灰阶电压供给线等进行使用。此外，将主要布线于横方向上的顶层金属膜、即第五铝布线层ALE作为布线于非邻接电路块之间的全局线等进行使用。

图18(B)示出布线于子像素驱动单元内的铝布线层ALC的布局例子。在图18(B)中，读取位置变更线和DAC驱动用的线在宽度宽的铝布线层ALC上沿D1方向(横方向)布线。此外，例如一个素的18根图像数据供给线在铝布线层ALC上沿D1方向布线。这样，在子像素驱动单元内，多条图像数据供给线和图17的E6等表示的读取位置变更线布线于同一层的铝布线层ALC上。

此外，如图19的F1、F2、F3所示，在本实施例中，灰阶电压供给线横跨多个子像素驱动单元沿D2方向布线，该灰阶电压供给线用于向子像素驱动单元的D/A转换器DAC供给灰阶电压。具体地说，F1、F2、F3表示的灰阶电压供给线和F4、F5表示的读取线布线于同一层的铝布线层ALD上。即、有效活用未配置F4、F5表示的读取线的空白区，布线F1、F2、F3表示的灰阶电压供给线。

这样，在本实施例中，沿D1(横)方向的读取位置变更线和图像数据供给线布线于铝布线层ALC上。另一方面，沿D2(纵)方向的读取线和灰阶电压供给线布线于不同于ALC的层的布线层ALD上。这样，利用两层的铝布线层ALC、ALD，可以高效率地对读取位置变更线、图像数据供给线、读取线、灰阶电压供给线进行布线。这样，不用使用ALE等其他层的铝布线层也可以，而可以使用ALE作为全局线等，因此，可以提高布线效率。其结果是，可以将数据驱动块的D1、D2方向上的宽度增加控制在最小限度，实现细的细长芯片，同时可以实现集成电路装置的小面积化。

此外，在本实施例中，在子像素驱动单元的输出部SSQ的区域中设置有排列替换布线区。例如、如图19所示，第一排列替换布线区设置于第一组的子像素驱动单元SDC1、SDC2、SDC4、SDC5、SDC7、SDC8...的输出部SSQ的区域内。此外，第二排列替换布线区设置于第二组的子像素驱动单元SDC3、SDC6、SDC9...的输出部SSQ的区域内。这样，可以有效活用子像素驱动单元的输出部SSQ的区域。即、如图19的F4、F5所示，在输出部SSQ的区域内布线读取线，如果将SSQ的区域设定为排列替换布线区，则可以如F1、F2、F3所示，可以在SSQ的两侧的DAC的区域内布线灰阶电压供给线。因此，可以在同一层的铝布线层ALD上布线读取线和灰阶电压供给线，从而提高布线效率。

5.3子像素驱动单元的布局

图20示出了子像素驱动单元的详细的布局例子。如图20所示，各子像素驱动单元SDC1～SDC180包括锁存电路LAT、电平移位器L/S、D/A转换器DAC、输出部SSQ。此外，在锁存电路LAT和电平移位器L/S之间，可以设置用于灰阶控制的FRC(Frame RateControl：帧速率控制)电路等的其他逻辑电路。

各子像素驱动单元所包括的锁存电路LAT锁存来自存储块MB1的一个子像素的六位的图像数据。电平移位器L/S变换来自锁存电路LAT的六位的图像数据信号的电压电平。D/A转换器DAC使用灰阶电压进行六位的图像数据的D/A变换。输出部SSQ具有运算放大器OP(以电压输出器形式连接)，驱动一个子像素所对应的一条数据线，该运算放大器OP进行来自D/A转换器DAC的输出信号的接口变换。此外，输出部SSQ除了运算放大器OP以外，还可以包括放电用、八色显示用、DAC驱动用的晶体管(开关元件)。

此外，如图20所示，各子像素驱动单元包括：LV区，配置有以LV(Low Voltage：低电压)的电压电平(广义上的第一电压电平)的电源进行动作的电路；MV区，配置有以高于LV的MV(MiddleVoltage：中电压)的电压电平(广义上的第二电路区域)的电源进行动作的电路。这里，LV是逻辑电路块LB、存储块MB等的动作电压。此外，MV是D/A转换器、运算放大器、电源电路等的动作电压。此外，对扫描驱动器的输出晶体管提供HV(High Voltage：高电压)的电压电平(广义上的第三电压电平)的电源，以驱动扫描线。

例如在子像素驱动单元的LV区(第一电路区域)配置有锁存电路LAT(或其他逻辑电路)。此外，在MV区(第二电路区域)配置有D/A转换器DAC或包括运算放大器OP的输出部SSQ。此外，电平移位器L/S将LV的电压电平的信号变换为MV的电压电平的信号。

此外，在图20中，在子像素驱动单元SDC1～SDC180的D4方向侧设置有缓冲电路BF1。该缓冲电路BF1对来自逻辑电路块LB中的驱动控制信号进行缓存，并输出到子像素驱动单元SDC1～SDC180。换言之，其作为驱动控制信号的重复块发挥作用。

具体地说，缓冲电路BF1包括配置于LV区的LV缓冲器和配置于MV区的MV缓冲器。此外，LV缓冲器接收来自逻辑电路块LB的LV的电压电平的驱动控制信号(锁存信号等)，并进行缓存之后，向配置于其D2方向侧的子像素驱动单元的LV区的电路(LAT)输出。此外，MV缓冲器接收来自逻辑电路块LB的LV的电压电平的驱动控制信号(DAC控制信号、输出控制信号等)，利用电平移位器变换为MV的电压电平，并进行缓存之后，向配置于其D2方向侧的子像素驱动单元的MV区的电路(DAC、SSQ)输出。

此外，如图20所示，在本实施例中，以各子像素驱动单元的各MV区(或各LV区)沿D1方向彼此邻接的方式，配置子像素驱动单元SDC1～SDC180。即、隔着沿D2方向的邻接边界镜像配置邻接的子像素驱动单元。例如，子像素驱动单元SDC1和SDC2配置为与MV区邻接。此外，子像素驱动单元SDC3和SDC91也配置为与MV区邻接。此外，子像素驱动单元SDC2和SDC3配置为都与LV区邻接。

如图20所示，如果配置为与MV区邻接，则不需要在子像素驱动单元之间设置护圈等。因此，与使MV区和LV区邻接的方法相比，可以缩小数据驱动块的D1方向上的宽度，实现集成电路装置的小面积化。

此外，根据图20的配置方法，可以将邻接的子像素驱动单元的MV区作为子像素驱动单元的输出信号的读取线的布线区进行有效利用，可以提高布局效率。

而且，根据图20的配置方法，可以将存储块与子像素驱动单元的LV区(第一电路区域)邻接配置。例如，在图20中，存储块MB1与子像素驱动单元SDC1或SDC88的LV区邻接配置。此外，存储块MB2与子像素驱动单元SDC93或SDC108的LV区邻接配置。从而存储块MB1、MB2以LV的电压电平的电源进行动作。因此，如果这样地将子像素驱动单元的LV区与存储块邻接配置，则可以缩小由数据驱动块和存储块构成的驱动器宏单元的D1方向的宽度，实现集成电路装置的小面积化。

5.4 D/A转换器

图21示出子像素驱动单元所包括的D/A转换器(DAC)的详细的构成例子。该D/A转换器是进行所谓的竞争(tournament)式的D/A变换的电路，包括灰阶电压选择器SLN1～SLN11、SLP1～SLP11和预译码器120。

这里，灰阶电压选择器SLN1～SLN11是由N型(广义上的第一导电型)的晶体管构成的选择器，灰阶电压选择器SLP1～SLP11是由P型(广义上的第二导电型)的晶体管构成的选择器，这些N型、P型的晶体管成对地构成传输门。例如，构成SLN1的N型晶体管和构成SLP1的P型晶体管构成一对，并构成传输门。

灰阶电压选择器SLN1～SLN8、SLP1～SLP8的输入终端分别连接V0～V3、V4～V7、V8～V11、V12～V15、V16～V19、V20～V23、V24～V27、V28～V31的灰阶电压供给线。此外，预译码器120输入图像数据D0～D5，进行如图22(A)的真值表所示的译码处理。然后，向灰阶电压选择器SLN1～SLN8、SLP1～SLP8分别输出选择信号S1～S4、XS1～XS4。此外，向SLN9和SLN10、SLP9和SLP10分别输出选择信号S5～S8、XS5～XS8，向SLN11、SLP11分别输出S9～S12、XS9～XS12。

例如图像数据D0～D5是(100000)时，如图22(A)的真值表所示，选择信号S2、S5、S9(XS2、XS5、XS9)激活。由此灰阶电压选择器SLN1、SLP1选择灰阶电压V1，SLN9、SLP9选择SLN1、SLP1的输出，SLN11、SLP11选择SLN9、SLP9的输出。因此，向输出部SSQ输出灰阶电压V1。同样，图像数据D0～D5是(010000)时，选择信号S3(XS3)激活，由此灰阶电压选择器SLN1、SLP1选择灰阶电压V2，向输出部SSQ输出灰阶电压V2。此外，图像数据D0～D5是(001000)时，选择信号S1、S6、S9(XS1、XS6、XS9)激活。由此灰阶电压选择器SLN2、SLP2选择灰阶电压V4，SLN9、SLP9选择SLN2、SLP2的输出，SLN11、SLP11选择SLN9、SLP9的输出。因此，向输出部SSQ输出灰阶电压V4。

此外，如图22(B)、(C)所示，在本实施例中，横跨多个子像素驱动单元沿D2(D4)方向布线灰阶电压供给线，该灰阶电压供给线用于向图21的D/A转换器供给灰阶电压V0～V31。例如在图22(B)中，灰阶电压供给线横跨沿D2方向排列的子像素驱动单元SDC1、SDC4、SDC7，布线于D2方向上。此外，如图22(B)、(C)所示，这些灰阶电压供给线布线于D/A转换器(灰阶电压选择器)的配置区上。

更具体地说，如图22(B)所示，在子像素驱动单元的D/A转换器的配置区中，沿D2方向配置N型晶体管区域(P型势阱)、P型晶体管区域(N型势阱)。另一方面，在子像素驱动单元的D/A转换器以外的电路(输出部、电平移位器、锁存电路)的配置区中，沿与D2方向正交的D1方向配置N型晶体管区域(P型势阱)、P型晶体管区域(N型势阱)。换言之，隔着沿D1方向的邻接边界镜像配置沿D2方向邻接的子像素驱动单元。例如，驱动单元SDC1和SDC4隔着其邻接边界进行镜像配置，SDC4和SDC7隔着其邻接边界进行镜像配置。

例如，N型晶体管形成于图22(B)所示的子像素驱动单元的N型晶体管区域NTR1中，P型晶体管形成于P型晶体管区域PTR1中，其中，该N型晶体管构成子像素驱动单元SDC1的D/A转换器的灰阶电压选择器SLN1～SLN11，该P型晶体管构成灰阶电压选择器SLP1～SLP11。具体地说，如图22(C)所示，构成灰阶电压选择器SLN11的N型晶体管TRF1、TRF2，或构成灰阶电压选择器SLN9、SLN10的N型晶体管TRF3、TRF4形成于N型晶体管区域NTR1中。另一方面，构成灰阶电压选择器SLP11的P型晶体管TRF5、TRF6，或构成灰阶电压选择器SLP9、SLP10的P型晶体管TRF7、TRF8形成于P型晶体管区域PTR1中。此外，子像素驱动单元的其他电路的N型晶体管区域、P型晶体管区域沿D1方向配置，与之相对，N型晶体管区域NTR1、P型晶体管区域PTR1沿D2方向配置。

在图21的D/A转换器中，例如构成灰阶电压选择器SLN1的N型晶体管和构成灰阶电压选择器SLP1的P型晶体管成为一对，并构成传输门。因此，如果沿D2方向布线灰阶电压供给线，则可以将灰阶电压供给线共同连接于这些P型、N型晶体管，从而可以容易地构成传输门，提高布局效率。

另一方面，需要将存储块中的图像数据输入D/A转换器之外的电路，例如锁存电路。此外，如图22(B)所示，由沿D1方向布线的图像数据供给线供给该图像数据，此外，从图20的布局中可以知道，子像素驱动单元内的信号流动方向是D1方向。这样，如果D/A转换器之外的电路的N型晶体管区域、P型晶体管区域如图22(B)所示地沿D1方向配置，则可以实现沿着信号流动的高效率的布局。这样，图22(B)所示的晶体管区域的排列是最适合于图20所示配置的子像素驱动单元的布局。

6.电子设备

包括本实施例的集成电路装置10的电子设备(电气光学装置)的例子示于图23(A)、(B)。而且，电子设备还可以包括图23(A)、(B)所示以外的构成部件(比如照相机、操作部或电源等)。而且，本实施例的电子设备并不限定在便携式电话机，数码相机、PDA、电子备忘录、电子词典、投影仪、背投电视机或者便携式信息终端等等均可。

在图23(A)、图23(B)中，主机设备410比如是MPU(MicroProcessor Unit，微处理单元)、基带引擎(基带处理器)等。该主机设备410进行显示驱动器即集成电路装置10的控制。或者，也可以进行作为应用引擎和基带引擎的处理、以及压缩、伸长、校准等的作为图像引擎的处理。另外，图23(B)的图像处理控制器420则代替主机设备410，进行压缩、伸长、校准等作为图像引擎的处理。

显示面板400包括多根数据线(源极线)、多根扫描线(栅极线)、以及由数据线及扫描线确定的多个像素。而且，通过改变各个像素区域的电气光学元件(狭义的是液晶元件)的光学特性来实现显示动作。该显示面板400可以由采用TFT、TFD等开关元件的有源矩阵方式的面板构成。而且，显示面板400也可以是有源矩阵方式以外的面板，也可以是液晶面板以外的面板。

在图23(A)的情况下，作为集成电路装置10，可以用存储器内置型的。亦即，在此情况下，集成电路装置10把来自主机410的图像数据暂时写入内置存储器，并且从内置存储器读出被写入的图像数据，用于驱动显示面板。另一方面，在图23(B)的情况下，作为集成电路装置10可以用存储器非内置的存储器。亦即，在此情况下，来自主机410的图像数据被写入图像处理控制器420的内置存储器中。而且，集成电路装置10在图像处理控制器420的控制下驱动显示面板400。

如上所述，有关本实施例作了详细地说明。可以实施实质上不脱离本发明的新内容及效果的多种变形，对于本领域技术人员来说，想必容易理解这一点。因此，这类变形应全部包括在本发明的范围内。例如，在说明书或者附图中，至少一次与更为广义或者同义的不同用语(第一接口区域、第二接口区域、K个等)一起记载的用语(输出侧I/F区、输入侧I/F区、两个等)在说明书和附图的任何地方都可以置换为不同的用语。另外，在焊盘配置区域配置控制晶体管的本实施例的方法也可以适用于与图3不同的配置、构成的集成电路装置。

附图标记说明

CB1-CBN  第一-第N电路块

DB  数据驱动块                                      MB  存储块

SDC1-SDC180  子像素驱动单元

DMC1-DMC4  驱动器宏单元

DRC1-DRC30  驱动单元

10  集成电路装置                                    12  输出侧I/F区

14  输入侧I/F区                                     20  存储器

22  存储单元阵列                                    24  行地址译码器

26  列地址译码器                                    28  写/读电路

40  逻辑电路                                        42  控制电路

44  显示时刻控制电路                                46  主机接口电路

48  RGB接口电路                                     50  数据驱动器

52  数据锁存电路                                    54  D/A变换电路

56  输出电路                                        70  扫描驱动器

72  移位寄存器                                      73  扫描地址生成电路

74  地址译码器                                      76  水平移位器

78  输出电路                                        90  电源电路

92  升压电路                                        94  调节电路

96  VCOM生成电路                                    98  控制电路

110  灰阶电压生成电路                               112  选择用电压生成电路

114  灰阶电压选择电路                               116  调整寄存器

Claims (15)

1.一种集成电路装置，其特征在于包括：

用于驱动数据线的至少一个数据驱动块，

其中，所述数据驱动块包括多个子像素驱动单元，各个子像素驱动单元输出与一个子像素单元的图像数据对应的数据信号，

在将沿着所述子像素驱动单元长边的方向设为第一方向、将与所述第一方向正交的方向设为第二方向的时候，在所述数据驱动块中，沿着所述第一方向配置多个所述子像素驱动单元，同时，沿着所述第二方向配置多个所述子像素驱动单元，

用于电连接所述数据驱动块的输出线和所述数据线的焊盘配置在所述数据驱动块的所述第二方向侧，

排列替换配线区设置在所述子像素驱动单元的配置区上，用于排列替换所述子像素驱动单元的输出信号的引出线的排列顺序。

2.根据权利要求1所述的集成电路装置，其特征在于：

在所述排列替换配线区上，以按照所述焊盘的排列顺序的顺序，排列替换所述引出线的排列顺序。

3.根据权利要求1或2所述的集成电路装置，其特征在于：

第一组的引出线在第一排列替换配线区上排列替换排列顺序，其中，所述第一组的引出线是所述多个子像素驱动单元中的属于第一组的子像素驱动单元的输出信号的引出线；

第二组的引出线在第二排列替换配线区上排列替换排列顺序，其中，所述第二组的引出线是所述多个子像素驱动单元中的属于第二组的子像素驱动单元的输出信号的引出线。

4.根据权利要求3所述的集成电路装置，其特征在于：

在所述焊盘的配置区和所述数据驱动块之间的配线区上，用于连接所述第一组的引出线和所述焊盘的连接线以给定层的线进行配线，用于连接所述第二组的引出线和所述焊盘的连接线以与所述给定的层不同的层的线进行配线。

5.根据权利要求1至4中任一项所述的集成电路装置，其特征在于：

所述排列替换配线区上配线有用于变更所述引出线的引出位置的引出位置变更线。

6.根据权利要求5所述的集成电路装置，其特征在于：

所述引出位置变更线横跨沿着所述第一方向配置的多个子像素驱动单元，沿着所述第一方向配线。

7.根据权利要求6所述的集成电路装置，其特征在于：

横跨沿着所述第一方向配置的两个子像素驱动单元而配线两条所述引出位置变更线。

8.根据权利要求5至7中任一项所述的集成电路装置，其特征在于：

用于向所述子像素驱动单元供给图像数据的图像数据供给线以与所述引出位置变更线相同层的线，沿着所述第一方向在所述子像素驱动单元上进行配线。

9.根据权利要求5至8中任一项所述的集成电路装置，其特征在于：

所述引出线以与所述引出位置变更线不同层的线，沿着所述第二方向配线。

10.根据权利要求1至9中任一项所述的集成电路装置，其特征在于：

所述子像素驱动单元包括D/A转换器，所述D/A转换器使用灰阶电压进行图像数据的D/A变换，

其中，在所述数据驱动块中，用于向所述D/A转换器供给所述灰阶电压的灰阶电压供给线以与所述引出线相同层的线，横跨多个所述子像素驱动单元，沿着所述第二方向配线。

11.根据权利要求10所述的集成电路装置，其特征在于：

所述灰阶电压供给线在所述D/A转换器的配置区上配线。

12.根据权利要求10或11所述的集成电路装置，其特征在于：

在所述子像素驱动单元的所述D/A转换器的配置区上，沿着所述第二方向配置N型晶体管区域、P型晶体管区域，

在所述子像素驱动单元的所述D/A转换器以外的电路的配置区上，沿着所述第一方向配置N型晶体管区域、P型晶体管区域。

13.根据权利要求1至12中任一项所述的集成电路装置，其特征在于：

所述多个子像素驱动单元的各个子像素驱动单元包括第一电路区域域和第二电路区域，所述第一电路区域域用于配置在第一电压电平的电源下动作的电路；所述第二电路区域用于配置在比所述第一电压电平高的第二电压电平的电源下动作的电路，

在所述多个子像素驱动单元中，各个子像素驱动单元的所述第二电路区域沿着所述第一方向彼此邻接，或者各个子像素驱动单元的所述第一电路区域域沿着所述第一方向彼此邻接。

14.根据权利要求13所述的集成电路装置，其特征在于包括：

用于存储图像数据的至少一个存储块，

其中，所述存储块与所述子像素驱动单元的所述第一电路区域域邻接配置。

15.一种电子设备，其特征在于包括：

根据权利要求1至14中任一项所述的集成电路装置；以及

通过所述集成电路装置进行驱动的显示面板。

Images