CN103268747B - 一种非晶硅栅极驱动电路 - Google Patents

一种非晶硅栅极驱动电路 Download PDF

Info

Publication number
CN103268747B
CN103268747B CN201210576745.3A CN201210576745A CN103268747B CN 103268747 B CN103268747 B CN 103268747B CN 201210576745 A CN201210576745 A CN 201210576745A CN 103268747 B CN103268747 B CN 103268747B
Authority
CN
China
Prior art keywords
amorphous silicon
film transistor
silicon film
circuit
protection unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210576745.3A
Other languages
English (en)
Other versions
CN103268747A (zh
Inventor
梁艳峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai AVIC Optoelectronics Co Ltd
Original Assignee
Shanghai AVIC Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai AVIC Optoelectronics Co Ltd filed Critical Shanghai AVIC Optoelectronics Co Ltd
Priority to CN201210576745.3A priority Critical patent/CN103268747B/zh
Publication of CN103268747A publication Critical patent/CN103268747A/zh
Application granted granted Critical
Publication of CN103268747B publication Critical patent/CN103268747B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明公开了一种非晶硅栅极驱动ASG电路，所述ASG电路包括M个非晶硅薄膜晶体管以及P个电容，其中，所述M个非晶硅薄膜晶体管与所述P个电容形成多条线路，所述M、P为正整数，还包括：多个分别设置于存在线路电交叉的非晶硅薄膜晶体管或电容位置处的用于将所述非晶硅薄膜晶体管或电容位置处的静电导入参考电压线的静电保护单元，其中，若多个非晶硅薄膜晶体管和/或多个电容存在相同的电连接节点，则所述多个非晶硅薄膜晶体管和/或所述多个电容共用同一静电保护单元。在本发明所述方案中，由于ASG电路中的各线路均存在静电保护单元，因此解决了现有技术中存在的无静电释放途径导致器件失效的问题，提高了ASG电路的可靠性。

Description

一种非晶硅栅极驱动电路
技术领域
本发明涉及ASG(AmorphousSiliconGateDriver，非晶硅栅极驱动)技术领域，尤其涉及一种ASG电路。
背景技术
ASG技术是指利用A-SiTFT(AmorphousSiliconThinFilmTransistor，非晶硅薄膜晶体管)构成移位寄存器电路，输出Gate(栅极)信号从而驱动TFT-LCD(薄膜晶体管液晶显示器)显示面板的技术，其中，所述移位寄存器电路包括N+1个移位寄存器单元(ShiftRegister，可简称SR)，每一移位寄存器单元即为一ASG电路，所述N为正整数。由于各ASG电路均可由显示面板中的A-SiTFT所形成，因此，可减少原驱动芯片的使用需求及外接零组件的接点数，从而能够提高产品的可靠度、降低生产成本。
目前，常见的ASG电路可如图1所示，包括多个非晶硅薄膜晶体管(如图1所示的第一～第七非晶硅薄膜晶体管T1～T7)以及多个电容(如图1所示的C1和C2)，其中：
所述第一非晶硅薄膜晶体管T1的栅极、漏极耦接至该ASG电路(或称为移位寄存器SRN)的输入端(具体地，当该移位寄存器为SR1时，所述第一非晶硅薄膜晶体管T1的漏极耦接至高电压电平信号Vgh，栅极耦接至起始电压STP，具体可如图1所示；当该移位寄存器为非SR1时，所述第一非晶硅薄膜晶体管T1的栅极、漏极耦接至与该移位寄存器相连的上一个移位寄存器的输出端)，源极耦接至第二非晶硅薄膜晶体管T2的栅极，并且，所述第一非晶硅薄膜晶体管T1的源极还分别耦接至第三非晶硅薄膜晶体管T3和第四非晶硅薄膜晶体管T4的漏极以及第五非晶硅薄膜晶体管T5的栅极；所述第二非晶硅薄膜晶体管T2的漏极耦接至第一时钟脉冲信号CK1，源极耦接至该ASG电路(或称为移位寄存器SRN)的输出端GoutN(简称GN)，并且，所述第二非晶硅薄膜晶体管T2的源极还分别耦接至第六非晶硅薄膜晶体管T6、第七非晶硅薄膜晶体管T7的漏极，以及，所述第二非晶硅薄膜晶体管T2的栅极和源极之间还耦接一第一电容C1；所述第三非晶硅薄膜晶体管T3的栅极耦接至第N+1个移位寄存器单元SRN+1的输出端GoutN+1(简称GN+1)，所述第四、第六非晶硅薄膜晶体管(T4、T6)的栅极以及第五非晶硅薄膜晶体管T5的漏极分别通过第二电容C2耦接至第一时钟脉冲信号CK1，所述第七非晶硅薄膜晶体管T7的栅极耦接至第二时钟脉冲信号CK2，且所述第三、第四、第五、第六、第七非晶硅薄膜晶体管(T3、T4、T5、T6、T7)的源极分别耦接至低电压电平信号Vgl。
申请人发现，在现有的ASG电路中，所有线路均无ESD(Electro-StaticDischarge，静电释放)释放途径，在瞬间高电压高电流发生时，不受保护线路由于静电释放，很容易造成线路中的器件上下电极导通而产生器件失效等现象，极大地降低ASG电路的可靠性。
发明内容
本发明实施例提供了一种非晶硅栅极驱动电路，用以解决现有技术中存在的ASG电路中各线路无ESD释放途径，导致存在由静电引发的器件失效、降低电路可靠性的问题。
一种非晶硅栅极驱动电路，包括M个非晶硅薄膜晶体管以及P个电容，其中，所述M个非晶硅薄膜晶体管与所述P个电容形成多条线路，所述M、P为正整数，还包括：
多个分别设置于存在线路电交叉的非晶硅薄膜晶体管或电容位置处的用于将所述非晶硅薄膜晶体管或电容位置处的静电导入参考电压线的静电保护单元；
其中，若多个非晶硅薄膜晶体管和/或多个电容存在相同的电连接节点，则所述多个非晶硅薄膜晶体管和/或所述多个电容共用同一静电保护单元。
本发明有益效果如下：
本发明实施例提供了一种ASG电路，所述ASG电路包括M个非晶硅薄膜晶体管以及P个电容，其中，所述M个非晶硅薄膜晶体管与所述P个电容形成多条线路，所述M、P为正整数，还包括：多个分别设置于存在线路电交叉的非晶硅薄膜晶体管或电容位置处的用于将所述非晶硅薄膜晶体管或电容位置处的静电导入参考电压线的静电保护单元，其中，若多个非晶硅薄膜晶体管和/或多个电容存在相同的电连接节点，则所述多个非晶硅薄膜晶体管和/或所述多个电容共用同一静电保护单元。由于在本发明所述技术方案中，所述ASG电路中的各线路均存在静电保护单元，因此解决了现有技术中存在的ASG电路中的各线路无静电释放途径导致器件失效的问题，提高了ASG电路的可靠性。
附图说明
图1所示为现有技术中ASG电路的结构示意图；
图2所示为本发明实施例一中所述ASG电路的结构示意图一；
图3所示为本发明实施例一中所述ASG电路的结构示意图二；
图4所示为本发明实施例一中所述ASG电路的结构示意图三；
图5所示为本发明实施例一中所述ASG电路的结构示意图四；
图6所示为当所述N为奇数时，各ASG电路中的GN信号示意图。
具体实施方式
本发明实施例提供了一种ASG电路，所述ASG电路包括M个非晶硅薄膜晶体管以及P个电容，其中，所述M个非晶硅薄膜晶体管与所述P个电容形成多条线路，所述M、P为正整数，还包括：多个分别设置于存在线路电交叉的非晶硅薄膜晶体管或电容位置处的用于将所述非晶硅薄膜晶体管或电容位置处的静电导入参考电压线的静电保护单元，其中，若多个非晶硅薄膜晶体管和/或多个电容存在相同的电连接节点，则所述多个非晶硅薄膜晶体管和/或所述多个电容共用同一静电保护单元。在本发明所述方案中，由于ASG电路中的各线路均存在静电保护单元，因此解决了现有技术中存在的无静电释放途径导致器件失效的问题，提高了ASG电路的可靠性。
下面结合说明书附图对本发明实施例作进一步说明，但本发明不局限于下面的实施例。
实施例一：
如图2所示，其为本发明实施例一中所述ASG电路的结构示意图，其中，本发明实施例一中所述的ASG电路是以现有技术中的ASG电路为基础形成的，除了包括现有技术中的ASG电路中的各电子元器件(如多个非晶硅薄膜晶体管和/或多个电容)之外，还包括：
多个分别设置于存在线路电交叉的非晶硅薄膜晶体管或电容位置处的用于将所述非晶硅薄膜晶体管或电容位置处的静电导入参考电压线的静电保护单元，其中，若多个非晶硅薄膜晶体管和/或多个电容存在相同的电连接节点，则所述多个非晶硅薄膜晶体管和/或所述多个电容共用同一静电保护单元。
具体地，以图1所示的现有技术中的无静电保护单元的ASG电路为例，本发明实施例一中的ASG电路具体可以包括第一～第七非晶硅薄膜晶体管T1～T7以及第一、第二电容(C1、C2)，其中：
所述第一非晶硅薄膜晶体管T1的栅极、漏极耦接至该ASG电路(或称为移位寄存器单元SRN)的输入端(具体地，当该移位寄存器单元为SR1时，所述第一非晶硅薄膜晶体管T1的漏极耦接至高电压电平信号Vgh，栅极耦接至起始电压STP，具体可如图2所示；当该移位寄存器单元为非SR1时，所述第一非晶硅薄膜晶体管T1的栅极、漏极耦接至与该移位寄存器单元相连的上一个移位寄存器单元的输出端)，源极耦接至第二非晶硅薄膜晶体管T2的栅极，并且，所述第一非晶硅薄膜晶体管T1的源极还分别耦接至第三非晶硅薄膜晶体管T3、第四非晶硅薄膜晶体管T4的漏极以及第五非晶硅薄膜晶体管T5的栅极；
所述第二非晶硅薄膜晶体管T2的漏极耦接至第一时钟信号端CK1，源极耦接至该ASG电路(或称为移位寄存器单元SRN)的输出端GoutN(简称GN)，并且，所述第二非晶硅薄膜晶体管T2的源极还分别耦接至第六非晶硅薄膜晶体管T6、第七非晶硅薄膜晶体管T7的漏极，以及，所述第二非晶硅薄膜晶体管T2的栅极和源极之间还耦接一第一电容C1；
所述第三非晶硅薄膜晶体管T3的栅极耦接至第N+1个移位寄存器单元SRN+1的输出端GoutN+1(简称GN+1)，所述第四非晶硅薄膜晶体管T4、第六非晶硅薄膜晶体管T6的栅极以及第五非晶硅薄膜晶体管T5的漏极分别通过第二电容C2耦接至第一时钟信号端CK1，所述第七非晶硅薄膜晶体管T7的栅极耦接至第二时钟信号端CK2，且所述第三、第四、第五、第六、第七非晶硅薄膜晶体管(T3、T4、T5、T6、T7)的源极分别耦接至低电压电平信号Vgl；
进一步地，以图1所示的现有技术中的无静电保护单元的ASG电路为例，本发明实施例一中所述的ASG电路(移位寄存器单元SRN)还包括：
位于第一非晶硅薄膜晶体管T1的栅极与该ASG电路(或称为移位寄存器单元SRN)的输入端之间，可用于将第一非晶硅薄膜晶体管T1的栅极位置处的静电导入参考电压线(VCOM线)的第一静电保护单元；
位于第一非晶硅薄膜晶体管T1的漏极与该ASG电路(或称为移位寄存器单元SRN)的输入端之间，可用于将第一非晶硅薄膜晶体管T1的漏极位置处的静电导入参考电压线的第二静电保护单元；
位于第二非晶硅薄膜晶体管T2的漏极与第一时钟信号端CK1之间，可用于将第二非晶硅薄膜晶体管T2的漏极位置处的静电导入参考电压线的第三静电保护单元；
位于第五非晶硅薄膜晶体管T5的漏极与第四、第六非晶硅薄膜晶体管(T4、T6)的栅极的电连接节点与第二电容C2之间，可用于将第五非晶硅薄膜晶体管T5的漏极、第四非晶硅薄膜晶体管T4的栅极以及第六非晶硅薄膜晶体管T6的栅极位置处的静电导入参考电压线的第四静电保护单元；
位于第一非晶硅薄膜晶体管T1的源极与第二、第五非晶硅薄膜晶体管(T2、T5)的栅极的电连接节点与第五非晶硅薄膜晶体管T5的栅极之间，可用于将第五非晶硅薄膜晶体管T5的栅极位置处的静电导入参考电压线的第五静电保护单元；以及
位于第三非晶硅薄膜晶体管T3的源极与第四非晶硅薄膜晶体管T4的源极的电连接节点与低电压电平信号Vgl之间，可用于将第三非晶硅薄膜晶体管T3、第四非晶硅薄膜晶体管T4的源极位置处的静电导入参考电压线的第六静电保护单元。
进一步地，以图1所示的现有技术中的无静电保护单元的ASG电路为例，本发明实施例一中所述的ASG电路还可以包括：
位于第五非晶硅薄膜晶体管T5的漏极、第六非晶硅薄膜晶体管T6的漏极、第一电容、第二非晶硅薄膜晶体管T2的源极的电连接节点与第二非晶硅薄膜晶体管T2之间，可用于将第五非晶硅薄膜晶体管T5的漏极、第六非晶硅薄膜晶体管T6的漏极以及第二非晶硅薄膜晶体管T2的源极位置处的静电导入参考电压线的第七静电保护单元；以及，
位于第六非晶硅薄膜晶体管T6的源极与第七非晶硅薄膜晶体管T7的源极的电连接节点与低电压电平信号Vgl之间，可用于将第六非晶硅薄膜晶体管T6、第七非晶硅薄膜晶体管T7的源极位置处的静电导入参考电压线的第八静电保护单元等。
需要说明的是，在本发明实施例中，所述第一时钟信号端CK1和所述第二时钟信号端CK2以交替的方式分别接收来自系统中的控制总线的时钟信号Vck以及Vckb(其中，所述Vck和Vckb为一对反相时钟信号)，以使得在每一奇数编号移位寄存器单元(ASG电路)中的Vck施加于CK1且Vckb施加于CK2，以及，在每一偶数编号移位寄存器单元中的Vck施加于CK2且Vckb施加于CK1。
进一步地，如图3所示，在本发明实施例中，所述静电保护单元可以为一端接地的电阻，其中，所述电阻的阻值可以根据实际情况进行设定，通常来说，所述电阻的阻值可以为4～10欧姆左右；此时，本发明实施例中所述ASG电路的工作原理为，当所述ASG电路中的某一线路出现瞬间高电压高电流时，可以通过设置在该线路中的接地电阻来将该瞬间高电压高电流导入参考电压线中，从而避免了该线路中的各器件因高电压或高电流击穿而导致失效的问题；进一步地，当所述静电保护单元为一端接地的电阻时，本发明实施例中所述ASG电路中的GN(所述N为奇数时)的信号示意图可以如图6所示，由图6可知，增加静电保护单元(一端接地的电阻)后的ASG电路中的GN的信号波形与现有技术中无静电保护单元的ASG电路中GN的信号波形并无明显差异。
进一步地，如图4所示，在本发明实施例中，所述静电保护单元还可以为栅极接地的晶体管，其中，所述晶体管可以为非晶硅薄膜晶体管，进一步地，所述晶体管可以为NMOS(N型金属氧化物半导体场效应晶体管)，本发明实施例对此不作任何限定；此时，本发明实施例中所述ASG电路的工作原理为，当所述ASG电路中的某一线路出现瞬间高电压高电流(大于栅极接地的晶体管的静电释放触发电压)时，通过设置在该线路中的栅极接地的晶体管来将该瞬间高电压高电流导入参考电压线中，从而避免了该线路中的各器件因高电压或高电流击穿而导致失效的问题(即在利用栅极接地的晶体管来进行静电释放时，通常利用的是该晶体管的骤回特性)；进一步地，此时，本发明实施例中所述ASG电路中的GN(所述N为奇数时)的信号示意图可以如图6所示，由图6可知，增加静电保护单元(栅极接地的晶体管)后的ASG电路中的GN的信号波形与现有技术中无静电保护单元的ASG电路中GN的信号波形并无明显差异。
进一步地，如图5所示，在本发明实施例中，所述静电保护单元还可以为栅极悬空、源极或者漏极二者之一接地的晶体管，其中，所述晶体管可以为非晶硅薄膜晶体管，本发明实施例对此不作任何限定；此时，本发明实施例中所述ASG电路的工作原理为，当所述ASG电路中的某一线路出现瞬间高电压高电流时，通过设置在该线路中的栅极悬空、源极或者漏极二者之一接地的晶体管来将该瞬间高电压高电流导入参考电压线中，从而避免了该线路中的各器件因高电压或高电流击穿而导致失效的问题；进一步地，此时，本发明实施例中所述ASG电路中的GN(所述N为奇数时)的信号示意图可以如图6所示，由图6可知，增加静电保护单元(栅极悬空、源极或者漏极二者之一接地的晶体管)后的ASG电路中的GN的信号波形与现有技术中无静电保护单元的ASG电路中GN的信号波形并无明显差异。
另外需要说明的是，由于现有技术中的无静电保护单元的ASG电路有多种电路形式，且本发明实施例中所述的具备静电保护单元的ASG电路是以现有技术中各无静电保护单元的ASG电路为基础的，因此，相应地，本发明实施例中所述的具备静电保护单元的ASG电路也具备多种电路形式，本发明实施例对此不作任何限定。
本发明实施例提供了一种ASG电路，所述ASG电路包括M个非晶硅薄膜晶体管以及P个电容，其中，所述M个非晶硅薄膜晶体管与所述P个电容形成多条线路，所述M、P为正整数，还包括：多个分别设置于存在线路电交叉的非晶硅薄膜晶体管或电容位置处的用于将所述非晶硅薄膜晶体管或电容位置处的静电导入参考电压线的静电保护单元，其中，若多个非晶硅薄膜晶体管和/或多个电容存在相同的电连接节点，则所述多个非晶硅薄膜晶体管和/或所述多个电容共用同一静电保护单元。由于本发明所述技术方案中的ASG电路中的各线路均存在静电保护单元，在瞬间高电压高电流发生时，可以通过设置的各线路中的静电保护单元实现各线路中的静电释放，因此解决了现有技术中存在的ASG电路中的各线路无静电释放途径导致器件失效的问题，提高了ASG电路的可靠性。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (6)

1.一种非晶硅栅极驱动电路，包括M个非晶硅薄膜晶体管以及P个电容，其中，所述M个非晶硅薄膜晶体管与所述P个电容形成多条线路，所述M、P为正整数，其特征在于，所述非晶硅栅极驱动电路还包括：
多个分别设置于存在线路电交叉的非晶硅薄膜晶体管或电容位置处的用于将所述非晶硅薄膜晶体管或电容位置处的静电导入参考电压线的静电保护单元；
其中，若多个非晶硅薄膜晶体管和/或多个电容存在相同的电连接节点，则所述多个非晶硅薄膜晶体管和/或所述多个电容共用同一静电保护单元。
2.如权利要求1所述的非晶硅栅极驱动电路，其特征在于，
所述静电保护单元为一端接地的电阻。
3.如权利要求1所述的非晶硅栅极驱动电路，其特征在于，
所述静电保护单元为栅极接地的晶体管。
4.如权利要求3所述的非晶硅栅极驱动电路，其特征在于，
所述栅极接地的晶体管为非晶硅薄膜晶体管。
5.如权利要求1所述的非晶硅栅极驱动电路，其特征在于，
所述静电保护单元为栅极悬空、源极或者漏极接地的晶体管。
6.如权利要求5所述的非晶硅栅极驱动电路，其特征在于，
所述栅极悬空、源极或者漏极接地的晶体管为非晶硅薄膜晶体管。
CN201210576745.3A 2012-12-26 2012-12-26 一种非晶硅栅极驱动电路 Active CN103268747B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210576745.3A CN103268747B (zh) 2012-12-26 2012-12-26 一种非晶硅栅极驱动电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210576745.3A CN103268747B (zh) 2012-12-26 2012-12-26 一种非晶硅栅极驱动电路

Publications (2)

Publication Number Publication Date
CN103268747A CN103268747A (zh) 2013-08-28
CN103268747B true CN103268747B (zh) 2016-01-06

Family

ID=49012374

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210576745.3A Active CN103268747B (zh) 2012-12-26 2012-12-26 一种非晶硅栅极驱动电路

Country Status (1)

Country Link
CN (1) CN103268747B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020105512A1 (en) * 2000-12-06 2002-08-08 Samsung Electronics Co., Ltd. Liquid crystal device driver circuit for electrostatic discharge protection
CN1722197A (zh) * 2004-07-05 2006-01-18 精工爱普生株式会社 半导体器件、显示装置以及电子设备
CN1928640A (zh) * 2006-09-28 2007-03-14 友达光电股份有限公司 具有静电防护的控制电路与液晶显示器
CN101483032A (zh) * 2008-01-10 2009-07-15 瑞鼎科技股份有限公司 控制芯片

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100446080C (zh) * 2005-06-30 2008-12-24 精工爱普生株式会社 集成电路装置及电子设备
TWI384756B (zh) * 2009-12-22 2013-02-01 Au Optronics Corp 移位暫存器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020105512A1 (en) * 2000-12-06 2002-08-08 Samsung Electronics Co., Ltd. Liquid crystal device driver circuit for electrostatic discharge protection
CN1722197A (zh) * 2004-07-05 2006-01-18 精工爱普生株式会社 半导体器件、显示装置以及电子设备
CN1928640A (zh) * 2006-09-28 2007-03-14 友达光电股份有限公司 具有静电防护的控制电路与液晶显示器
CN101483032A (zh) * 2008-01-10 2009-07-15 瑞鼎科技股份有限公司 控制芯片

Also Published As

Publication number Publication date
CN103268747A (zh) 2013-08-28

Similar Documents

Publication Publication Date Title
US11749158B2 (en) Shift register unit, gate driving circuit, display device, and driving method
US11296125B2 (en) Array substrate and display panel
CN103366704B (zh) 一种移位寄存器单元及栅极驱动电路、显示装置
CN103971628B (zh) 移位寄存器单元、栅极驱动电路和显示装置
CN103226981B (zh) 一种移位寄存器单元及栅极驱动电路
CN103151011B (zh) 一种移位寄存器单元及栅极驱动电路
CN103247275B (zh) 一种移位寄存器单元、栅极驱动电路及阵列基板
CN102222480B (zh) 移位寄存器
CN102473385B (zh) 扫描信号线驱动电路和具备它的显示装置
CN104934011B (zh) 移位寄存器单元、栅极驱动电路和显示装置
CN105185332A (zh) 液晶显示面板及其驱动电路、制造方法
CN103646636B (zh) 移位寄存器、栅极驱动电路及显示装置
CN203085140U (zh) 一种栅线集成驱动电路、阵列基板及显示装置
CN103996367A (zh) 移位寄存器、栅极驱动电路和显示装置
CN111754923B (zh) Goa电路以及显示面板
CN204577057U (zh) 显示装置
CN105118414A (zh) 移位寄存器及其驱动方法、栅极驱动电路、显示装置
CN103208262A (zh) 栅极驱动电路以及具有栅极驱动电路的显示装置
CN103500551A (zh) 移位寄存器单元、goa电路、阵列基板以及显示装置
CN103262148A (zh) 扫描信号线驱动电路及具备其的显示装置
CN202838909U (zh) 移位寄存器、栅极驱动电路和显示装置
CN105336300A (zh) 移位寄存器、栅极驱动电路及显示装置
CN108428468A (zh) 移位寄存器及其驱动方法、栅极驱动电路和显示装置
CN105489190B (zh) 移位寄存单元及其驱动方法、栅极驱动电路、阵列基板
CN105244000A (zh) 一种goa单元、goa电路及显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant