CN1734548A - 阻抗变换电路、驱动电路及控制方法 - Google Patents

阻抗变换电路、驱动电路及控制方法 Download PDF

Info

Publication number
CN1734548A
CN1734548A CNA2005100900082A CN200510090008A CN1734548A CN 1734548 A CN1734548 A CN 1734548A CN A2005100900082 A CNA2005100900082 A CN A2005100900082A CN 200510090008 A CN200510090008 A CN 200510090008A CN 1734548 A CN1734548 A CN 1734548A
Authority
CN
China
Prior art keywords
voltage
transistor
data
operational amplifier
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005100900082A
Other languages
English (en)
Other versions
CN100409304C (zh
Inventor
牧克彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1734548A publication Critical patent/CN1734548A/zh
Application granted granted Critical
Publication of CN100409304C publication Critical patent/CN100409304C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Amplifiers (AREA)
  • Liquid Crystal (AREA)
  • Networks Using Active Elements (AREA)
  • Logic Circuits (AREA)

Abstract

本发明提供一种可以在维持灰阶数的同时削减灰阶电压信号线数的阻抗变换电路。该阻抗变换电路用于输出对应于(j+k)(j、k是正整数)位的灰阶数据的电压，其将从2j种电压中根据灰阶数据的高j位的数据选择的电压作为输入电压接受；将改变该输入电压的电位的2k种电压中对应于灰阶数据的低k位的数据的电压作为输出电压输出。

Description

阻抗变换电路、驱动电路及控制方法
技术领域
本发明涉及一种阻抗变换电路、驱动电路及阻抗变换电路的控制方法。
背景技术
众所周知，作为在手机等电子设备中使用的液晶面板(广义上为电光学装置)，有简单矩阵方式的液晶面板、薄膜晶体管(ThinFilm Transistor：下面，简称为TFT)等使用开关元件的有源矩阵液晶面板。
简单矩阵方式与有源矩阵方式相比，容易实现低耗电化，但是，难以多色化和动画显示。另一方面，有源矩阵方式易于多色化和动画显示，但是，难以实现低耗电化。
近年来，在手机等便携电子设备中，为了提供高品质的图像，多色化、动画显示的需求增加。因此，代替至今使用的简单矩阵方式的液晶面板，使用有源矩阵方式的液晶面板。
并且，在有源矩阵方式的液晶面板中，在驱动该液晶面板的数据线的数据驱动器(广义上为驱动电路)中，优选设置作为输出缓冲器的阻抗变换电路。阻抗变换电路包括运算放大器，通过高的驱动能力，可以向数据线稳定供应电压。
该阻抗变换电路将对应于灰阶数据(广义上为数据)的灰阶电压提供给数据线。此时，从预先生成的多个灰阶电压中选择对应于灰阶数据的灰阶电压，输入该灰阶电压的阻抗变换电路驱动数据线。
这样，在每条数据线上设置驱动数据线的阻抗变换电路。因此，如图22所示，在数据线的排列方向设置多个阻抗变换电路。
在图22中，基准电压生成电路800生成对应于6位的灰阶数据的多个灰阶电压V0～V63。基准电压生成电路800，将系统电源电压VDD和系统接地电源电压VSS之间的电压通过电阻元件进行分压，生成多个灰阶电压V0～V63。
将这样生成的多个灰阶电压V0～V63提供给各个阻抗变换电路，因此，被提供多个灰阶电压的灰阶电压信号线组延伸配置在数据线的排列方向。各个阻抗变换电路的输入与灰阶数据对应地电连接在灰阶电压信号线组的任一个。
但是，为了使液晶面板的显示图像高品质化，需要多灰阶化。该多灰阶化表示增加灰阶电压的种类。即，表示图22的灰阶电压信号线组的信号线数增加。因此，如果进行多灰阶化，那么图22的灰阶电压信号线组的布线区域宽度WD逐渐变大。
例如，当每1位的灰阶数据为6位的时候(64灰阶的情况)，考察布线区域宽度WD。例如，在图23(B)示出的情况下，各个灰阶电压信号线被交替地设置在一层布线层、两层布线层上，以便邻接的灰阶电压信号线的布线间电容最小。此时，如图23(A)所示，各条信号线的宽度为1.25μm，设计标准上的布线间距为0.3μm。此时，布线区域宽度WD约为100μm(1.25μm×64+0.3μm×63)。因此，增加每1点的灰阶数据的位数，例如增加至256灰阶的时候，布线区域宽度WD约达到400μm。
这样，灰阶电压信号线组的布线区域随着按数据线的排列方向延伸，其宽度伴随多灰阶化变大。灰阶电压信号线组的布线区域在数据驱动器的全部面积中所占的比例高。因此，伴随多灰阶化，灰阶电压信号线组的布线区域所占的比例越来越高，设计面积的增加导致高成本化。
专利文献1：特开2003-233354号公报
发明内容
鉴于上述的技术问题，本发明的目的是提供一种维持灰阶数的同时减少灰阶电压信号线数的阻抗变换电路、驱动电路及阻抗变换电路的控制方法。
为了解决上述问题，本发明涉及一种阻抗变换电路，其用于输出对应于(j+k)(j、k是正整数)位的灰阶数据的电压，将从2j种电压中根据所述灰阶数据的高j位的数据选择的电压作为输入电压接受；将改变该输入电压的电位的2k种电压中对应于所述灰阶数据的低k位的数据的电压作为输出电压输出。
在本发明中，将对应于(j+k)位的灰阶数据的高位j位的数据的2j种电压中的任一个作为输入电压接受，阻抗变换电路以该输入电压为基准，从2k种电压中将对应于灰阶数据的低位k位的电压作为输出电压输出。因此，可以从2j种灰阶电压中选择输入电压。这样，可以维持灰阶数的同时减少灰阶电压信号线数，因此，可以减少应该生成的灰阶电压的种类。并且，可以减少生成的灰阶电压被提供的灰阶电压信号线数，缩小布线区域宽度。其结果，可以降低灰阶电压信号线组的布线区域所占的比例。也就是说，即使灰阶数变大，也可以使适用阻抗变换电路的数据驱动器的基片面积小，实现低成本化。
另外，根据本发明的阻抗变换电路，包括：运算放大器，所述运算放大器的输入被提供所述输入电压，所述运算放大器与电压输出器连接；以及输出电压设定电路，其根据所述灰阶数据的最低位的数据预充电或放电所述运算放大器的输出；其中，在所述输出电压设定电路预充电或放电所述运算放大器的输出之后，所述运算放大器将以所述输入电压为基准所述运算放大器的死区宽度不同的电压作为所述输出电压输出。
另外，根据本发明的阻抗变换电路，所述运算放大器包括：第一导电型差动放大电路，其具有：第一导电型的第一差动晶体管对，各个晶体管的源极被提供来自第一电流源的电流的同时，所述输入电压和所述输出电压被提供给各个晶体管的栅极；以及第一电流反射镜电路，其生成所述第一差动晶体管对的各个晶体管的漏极电流；第二导电型差动放大电路，其具有：第二导电型的第二差动晶体管对，各个晶体管的源极被提供来自第二电流源的电流的同时，所述输入电压和所述输出电压被提供给各个晶体管的栅极；以及第二电流反射镜电路，其生成所述第二差动晶体管对的各个晶体管的漏极电流；以及输出电路，其具有：第二导电型的第一驱动晶体管，其栅极电压根据输入侧晶体管的漏极电压被控制，所述输入侧晶体管是在构成所述第一差动晶体管对的晶体管中栅极被提供所述输入电压的晶体管；以及第一导电型的第二驱动晶体管，其栅极电压根据输入侧晶体管的漏极电压被控制，所述输入侧晶体管是在构成所述第二差动晶体管对的晶体管中栅极被提供所述输入电压的晶体管；其中，所述第一驱动晶体管和第二驱动晶体管的漏极之间互相连接，并将该连接节点的电压作为所述输出电压输出；所述第一差动晶体管对的所述输入侧晶体管的电流驱动能力被设定为比构成所述第一差动晶体管对的另一个晶体管的输出侧晶体管的电流驱动能力小；所述第二差动晶体管对的所述输入侧晶体管的电流驱动能力被设定为比构成所述第二差动晶体管对的另一个晶体管的输出侧晶体管的电流驱动能力小。
本发明所涉及的运算放大器，本来将运算放大器设计为没有输出死区。但是，在本发明中，故意采用存在死区的构成，通过积极利用该死区，用简单的结构，对于一个输入电压可以输出2种输出电压。因此，通过将这种阻抗变换电路适用于数据驱动器的阻抗变换装置，可以将应该生成的灰阶电压的种类削减至二分之一。
另外，根据本发明的阻抗变换电路，包括：运算放大器，所述运算放大器的输入被提供所述输入电压，并规定对应于所述灰阶数据的所述低k位中的低(k-1)位的数据的死区宽度，所述运算放大器与电压输出器连接；以及输出电压设定电路，其根据所述灰阶数据的所述低k位中的最高位的数据预充电或放电所述运算放大器的输出；在所述输出电压设定电路预充电或放电所述运算放大器的输出之后，所述运算放大器将对于所述输入电压所述运算放大器的死区宽度不同的电压作为所述输出电压输出。
另外，根据本发明的阻抗变换电路，所述运算放大器包括：第一导电型差动放大电路，其具有：第一导电型的第一差动晶体管对，各个晶体管的源极被提供来自第一电流源的电流的同时，所述输入电压和所述输出电压被提供给各个晶体管的栅极；以及第一电流反射镜电路，其生成所述第一差动晶体管对的各个晶体管的漏极电流；第二导电型差动放大电路，其具有：第二导电型的第二差动晶体管对，各个晶体管的源极被提供来自第二电流源的电流的同时，所述输入电压和所述输出电压被提供给各个晶体管的栅极；以及第二电流反射镜电路，其生成所述第二差动晶体管对的各个晶体管的漏极电流；以及输出电路，其具有：第二导电型的第一驱动晶体管，其栅极电压根据输入侧晶体管的漏极电压被控制，所述输入侧晶体管是在构成所述第一差动晶体管对的晶体管中栅极被提供所述输入电压的晶体管；以及第一导电型的第二驱动晶体管，其栅极电压根据输入侧晶体管的漏极电压被控制，所述输入侧晶体管是在构成所述第二差动晶体管对的晶体管中栅极被提供所述输入电压的晶体管；其中，所述第一驱动晶体管和第二驱动晶体管的漏极之间互相连接，并将该连接节点的电压作为所述输出电压输出；所述第一差动晶体管对的所述输入侧晶体管的第一输入侧电流驱动能力被设定为比构成所述第一差动晶体管对的另一个晶体管的输出侧晶体管的第一输出侧电流驱动能力小的同时，通过根据所述灰阶数据的所述低k位中的低(k-1)位的数据改变所述第一输入侧和输出侧电流驱动能力的差，改变所述死区宽度；所述第二差动晶体管对的所述输入侧晶体管的第二输入侧电流驱动能力被设定为比构成所述第二差动晶体管对的另一个晶体管的输出侧晶体管的第二输出侧电流驱动能力小的同时，通过根据所述灰阶数据的所述低k位中的低(k-1)位的数据改变所述第二输入侧和输出侧电流驱动能力的差，改变所述死区宽度。
根据本发明的阻抗变换电路，通过基于灰阶数据改变构成差动晶体管对的电流驱动能力的差，可以改变死区宽度，用简单的结构，对于一个输入电压可以输出4种以上电压。这样，可以使适用该阻抗变换电路的数据驱动器的基片面积更小，进一步实现低成本化。
另外，根据本发明的阻抗变换电路，所述第一导电型差动放大电路，包括第一辅助晶体管，所述第一辅助晶体管的栅极被提供所述输入电压；根据所述灰阶数据的所述低k位中的低(k-1)位的数据，在所述第一差动晶体管对的输入侧晶体管的源极和漏极之间电连接或电切断所述第一辅助晶体管的源极或漏极。
另外，根据本发明的阻抗变换电路，所述第二导电型差动放大电路包括第二辅助晶体管，所述第二辅助晶体管的栅极被提供所述输入电压；根据所述灰阶数据的所述低k位中的低(k-1)位的数据，在所述第二差动晶体管对的输入侧晶体管的源极和漏极之间电连接或电切断所述第二辅助晶体管的源极或漏极。
另外，根据本发明的阻抗变换电路，所述第一导电型差动放大电路包括第三辅助晶体管，所述第三辅助晶体管的栅极被提供所述输出电压；根据所述灰阶数据的所述低k位中的低(k-1)位的数据，在所述第一差动晶体管对的输出侧晶体管的源极和漏极之间电连接或电切断所述第三辅助晶体管的源极或漏极。
另外，根据本发明的阻抗变换电路，所述第二导电型差动放大电路包括第四辅助晶体管，所述第四辅助晶体管的栅极被提供所述输出电压；根据所述灰阶数据的所述低k位中的低(k-1)位的数据，在所述第二差动晶体管对的输出侧晶体管的源极和漏极之间电连接或电切断所述第四辅助晶体管的源极或漏极。
在本发明中，设置有辅助晶体管，其基于灰阶数据的低(k-1)位的数据，与构成差动晶体管对的晶体管中的任一个并列连接或切断，输入电压或输出电压成为栅极电压。这样，容易改变构成差动晶体管对的两个晶体管的电流驱动能力的差。因此，用简单的结构，可以提供对于一个输入电压可以输出4种以上电压的阻抗变换电路。
另外，根据本发明的阻抗变换电路，所述输出电压设定电路，当处于预充电状态时，将所述运算放大器的输出设定为电位比所述输入电压高的预充电电压；当处于放电状态时，将所述运算放大器的输出设定为电位比所述输入电压低的放电电压。
另外，本发明涉及一种驱动电路，用于驱动具有多条扫描线和多条数据线以及由扫描线和数据线规定的多个像素电极的电光学装置，其特征在于，包括：电压选择电路，其将从2j种电压中根据所述灰阶数据的高j位的数据选择的电压作为所述输入电压输出；上述任一个阻抗变换电路；将所述输出电压提供给所述多条数据线中的任一个。
另外，本发明还涉及一种驱动电路，用于驱动电光学装置，所述电光学装置具有多条扫描线、多条数据线、以及由所述多条扫描线和所述多条数据线规定的多个像素电极，其特征在于，包括：电压选择电路，其将从2j种电压中根据所述灰阶数据的高j位的数据选择的电压作为所述输入电压输出；上述任一个阻抗变换电路；在驱动期间的起始的第一期间中，所述输出电压设定电路预充电或放电所述运算放大器的输出；在所述驱动期间的所述第一期间后的第二期间中，所述运算放大器将所述输出电压提供给所述多条数据线中的任一个。
另外，本发明所涉及的驱动电路，还包括基准电压发生电路，其生成将第一电源电压和第二电源电压之间的电压进行分压的2j种电压。
根据本发明，可以提供维持灰阶数的同时减少灰阶电压信号线数的阻抗变换电路。因此，可以减小驱动电路的基片面积，实现该驱动电路的低成本化。
本发明涉及一种阻抗变换电路的控制方法，用于输出对应于p位的灰阶数据的电压，其中p为大于等于2的正整数，根据所述灰阶数据的最低位的数据预充电或放电运算放大器的输出，其中，将从2p种电压中根据所述灰阶数据的高(p-1)位的数据选择的电压作为输入电压提供给所述运算放大器的输入，所述运算放大器与电压输出器连接；之后，所述运算放大器输出对于所述输入电压所述运算放大器的死区宽度不同的电压。
本发明还涉及一种阻抗变换电路的控制方法，用于输出对应于(j+k)位的灰阶数据的电压，其中j、k为正整数，根据所述灰阶数据的低k位中的最高位的数据预充电或放电运算放大器的输出，其中，将从2j种电压中根据所述灰阶数据的高j位的数据选择的电压作为输入电压提供给所述运算放大器的输入，所述运算放大器与电压输出器连接；之后，所述运算放大器将以所述输入电压为基准死区宽度不同的电压作为输出电压输出，所述死区宽度对应于所述灰阶数据的所述低k位中的低(k-1)位的数据。
附图说明
图1示出了适用本实施例的阻抗变换电路的液晶装置的框图。
图2示出了图1的数据驱动器的构成例的框图。
图3示出了图1的扫描驱动器的构成例的框图。
图4示出了根据本实施例的数据驱动器的要部的构成例的构成图。
图5示出了每1点的灰阶数据的构成例的说明图。
图6示出了根据本实施例的阻抗变换电路的动作的一例的示意图。
图7示出了根据本实施例的阻抗变换电路的动作的其他例的示意图。
图8示出了根据本实施例的数据驱动器的灰阶特性的一例的示意图。
图9示出了根据本发明的第一构成例的阻抗变换电路的构成概要框图。
图10示出了图9的阻抗变换电路的动作例的时序图。
图11示出了根据本实施形式的第一构成例的运算放大器的构成例的电路图。
图12示出了被放电时的第一构成例的运算放大器以及输出电压设定电路的构成的示意图。
图13示出了图12的运算放大器的输出电压的动作波形的一例的示意图。
图14示出了被预充电时的第一构成例的运算放大器以及输出电压设定电路的构成的示意图。
图15示出了图14的运算放大器的输出电压的动作波形的一例的示意图。
图16示出了根据本发明的第二构成例的阻抗变换电路的构成概要框图。
图17示出了图16的阻抗变换电路的动作例的时序图。
图18示出了根据本实施形式的第二构成例的运算放大器的构成例的电路图。
图19示出了k为2时的开关元件的控制例的说明图。
图20示出了第二构成例的变形例的运算放大器的构成例的电路图。
图21示出了k为2时的开关元件的控制例的说明图。
图22示出了各个阻抗变换电路的配置方向和数据线的排列方向之间的关系的说明图。
图23(A)、(B)示出了灰阶电压信号线组的配线区域的说明图。
具体实施方式
以下，参照附图对本发明的优选实施例进行说明。以下说明的实施例并不是对权利要求范围内所述的本发明内容的不当限定。还有，以下说明的结构的全部未必是本发明必需的结构要件。
1.液晶装置
图1示出了适用本实施例的阻抗变换电路的液晶装置的框图。
该液晶装置(广义上为显示装置)510包括液晶面板(广义上为显示面板)512、数据驱动器(数据线驱动电路)520、扫描驱动器(扫描线驱动电路)530、控制器540、以及电源电路542。液晶装置510没有必要包括所有这些电路框，而可以省略其中一部分电路框。
在此，液晶面板(广义上为显示面板，电光学装置)512包括：多条扫描线(狭义上为栅极线)；多条数据线(狭义上为源极线)；以及多个像素电极，其由多条扫描线及多条数据线所特定。此时，在数据线上连接薄膜晶体管TFT(Thin Film Transistor，广义上为开关元件)，并在该TFT上连接像素电极，这样可以构成有源矩阵型的液晶装置。
更具体地，液晶面板512形成在有源矩阵衬底(例如，玻璃衬底)上。在该有源矩阵衬底上设置有：多个排列在图1的Y方向上并分别向X方向延伸的扫描线G1～GM(M为大于等于2的自然数)；以及多个排列在X方向上并分别向Y方向延伸的数据线S1～SN(N为大于等于2的自然数)。另外，在对应于扫描线GK(1≤K≤M，K为自然数)和数据线SL(1≤L≤N，L为自然数)的交叉点的位置，设置有薄膜晶体管TFTKL(广义上为开关元件)。
TFTKL的栅极电极与扫描线GK连接，TFTKL的源极电极与数据线SL连接，TFTKL的漏极电极与像素电极PEKL连接。该像素电极PEKL和对置电极(公共电极)VCOM之间，形成有液晶电容CLKL(液晶元件)以及辅助电容CSKL，该对置电极夹着液晶元件(广义上为电光学物质)与像素电极PEKL对置。并且，在形成TFTKL、像素电极PEKL等的有源矩阵衬底和形成对置电极VCOM的对置衬底之间封入液晶，根据像素电极PEKL与对置电极VCOM之间的施加电压，改变像素的透过率。
并且，提供给对置电极VCOM的公共电压，由电源电路542生成。另外，对置电极VCOM不需要形成在整个对置衬底上，而可以形成带状，以对应于各条扫描线。
数据驱动器520，基于灰阶数据驱动液晶面板512的数据线S1～SN。另一方面，扫描驱动器530依次扫描液晶面板512的扫描线G1～GM。
控制器540根据由未图示的中央处理器(Central ProcessingUnit)等主机设定的内容，控制数据驱动器520、扫描驱动器530、以及电源电路542。
更具体地，控制器540向数据驱动器520和扫描驱动器530提供例如由动作模式的设定或在内部生成的垂直同步信号或水平同步信号，而对于电源电路542进行对置电极VCOM的公共电压的极性反转时序的控制。
电源电路542基于从外部提供的基准电压，生成液晶面板512的驱动所需的各种电压、以及对置电极VCOM的公共电压。
并且，在图1中，液晶装置510包含控制器540，但也可以将控制器540设置在液晶装置510的外部。或者，可以在液晶装置510中同时包含控制器540和主机。另外，可以在液晶面板512上形成数据驱动器520、扫描驱动器530、控制器540、以及电源电路542中的一部分或全部。
1.1数据线驱动电路
图2示出了图1的数据驱动器520的构成例。
数据驱动器520包括移位寄存器522、数据锁存器524、线锁存器526、基准电压生成电路527、DAC 528(数字一模拟变换电路，广义上为电压选择电路)、输出缓冲器529。
移位寄存器522与各条数据线对应地设置，包含依次连接的多个触发器。该移位寄存器522与时钟信号CLK同步保持允许输入输出信号EIO，依次与时钟信号CLK同步向邻接的触发器移位允许输入输出信号EIO。
从控制器540例如以18位(6位(灰阶数据)×3(RGB各色))单位，向数据锁存器524输入灰阶数据(DIO)(广义上为数字数据)。数据锁存器524与在移位寄存器522的各个触发器依次被移位的允许输入输出信号EIO同步，锁存该灰阶数据(DIO)。
线锁存器526与控制器540提供的水平同步信号LP同步，将在数据锁存器524被锁存的一个水平扫描单位的灰阶数据锁存。
基准电压生成电路527生成各个基准电压(灰阶电压)对应于各个灰阶数据的多个基准电压(灰阶电压)。基准电压生成电路527包含伽马校正电阻，并将伽马校正电阻两端的电压通过电阻元件分压的电压作为灰阶电压输出。因此，可以通过改变电阻元件的电阻比，实现调整对应于灰阶数据的灰阶电压的所谓的伽马校正。
DAC 528生成应该提供给各条数据线的模拟灰阶电压。具体地，DAC 528从在基准电压生成电路527生成的多个灰阶电压中，基于来自线锁存器526的数字灰阶数据(数字数据)，选择任一个灰阶电压，作为对应于数字灰阶数据的(数字数据)的模拟灰阶电压输出。
输出缓冲器529将来自DAC 528的灰阶电压进行缓冲输出至数据线，驱动数据线。具体地，输出缓冲器529包含设置在每个数据线的阻抗变换电路IPC1～IPCN，各个阻抗变换电路对来自DAC 528的灰阶电压进行阻抗变换，输出至各个数据线。各个阻抗变换电路由连接电压输出器的运算放大器(op amp)构成。
1.2扫描驱动器
图3示出了图1的扫描驱动器530的构成例。
扫描驱动器530包含移位寄存器532、电平移位器534、以及输出缓冲器536。
对应于各个扫描线设置移位寄存器532，该移位寄存器532包括依次连接的多个触发器。该移位寄存器532与时钟信号CLK同步保持允许输入输出信号EIO，依次与时钟信号CLK同步，向邻接的触发器移位允许输入输出信号EIO。在此，被输入的允许输入输出信号EIO是从控制器540提供的垂直同步信号。
电平移位器534，将来自移位寄存器532的电压的电平移位至根据液晶面板512的液晶元件和TFT的晶体管的能力(capacity)的电压的电平。作为该电平，例如需要20V～50V的高的电平。
输出缓冲器536将通过电平移位器534移位的扫描电压进行缓冲输出至扫描线，驱动扫描线。
2.阻抗变换电路
通过使用根据本实施例的阻抗变换电路，可以在维持灰阶数的同时削减灰阶电压信号线数。
图4示出了根据本实施例的数据驱动器的要部的构成例。但是，与图2所示的数据驱动器520相同的部分注上相同符号，适当地省略了说明。
基准电压生成电路527包含伽马校正电阻。伽马校正电阻，将系统电源电压VDD(第一电源电压)和系统接地电源电压VSS(第二电源电压)之间的电压电阻分割的电压作为灰阶电压VOS、VwS、...、VxS、...、VyS、VzS输出。
向灰阶电压信号线GVL0、GVLw、...、GVLx、...、GVLy、GVLz，分别提供灰阶电压VOS、VwS、...、VxS、...、VyS、VzS。
DAC 528包含在每个数据线设置的第一～第N译码器DEC1～DECN。各个译码器将对应于数据线的(j+k)(j、k是正整数)位的灰阶数据中的对应于高位j位的数据的灰阶电压，从灰阶电压VOS、VwS、...、VxS、...、VyS、VzS中选择。例如，各个译码器由所谓的ROM构成，基于灰阶数据的高位j位的数据以及其反转数据，选择任一个来自基准电压生成电路527的灰阶电压VOS、VwS、...、VxS、...、VyS、VzS。
输出缓冲器529包含在每个数据线设置的阻抗变换电路IPC1～IPCN。向阻抗变换电路IPCh(1≤h≤N，h是整数)，作为输入电压提供第h译码器DECh选择的灰阶电压。即，向阻抗变换电路IPCh，作为输入电压提供从2j种类的电压中基于灰阶数据的高位j位的数据选择的电压。并且，该阻抗变换电路IPCh，将在改变该输入电压的电位的2k种类的电压中对应于灰阶数据的低位k位的数据的电压，作为输出电压输出至数据线Sh。
这样，连接在DAC 528的各个译码器的灰阶电压信号线组的信号线数，在图22中例如为2(j+k)，而在本实施例中可以是2j。
在图5中示出了每1点的灰阶数据的构成例。
在每个数据线生成图5所示的灰阶数据。并且，该灰阶数据由6位构成，将最高位作为D5，将最低位作为D0。通过具有这种构成的灰阶数据，每1点可以表示64灰阶。
在图6中示出了根据本实施例的阻抗变换电路的动作的一例。
在图6中，示出图4所示的阻抗变换电路例如在6位的灰阶数据中将对应于最低位1位的数据的电压作为输出电压输出时的动作例。即，示出k为1的情况。此时，图4的阻抗变换电路，将21种类的电压中的任一个作为输出电压输出。
表示64灰阶的时候，阻抗变换电路需要输出灰阶电压V0～V63。此时阻抗变换电路的输入电压可以是灰阶电压VOS、V2S、V4S、...、V60S、V62S中的任一个。因此，在选择阻抗变换电路的输入电压的译码器上，可以连接被提供灰阶电压VOS～V62S的灰阶电压信号线组。即，基准电压生成电路527生成的灰阶电压数可以是32。
在图7中示出了根据本实施例的阻抗变换电路的动作的其他例。
在图7中，示出图4所示的阻抗变换电路例如在6位的灰阶数据中将对应于低位2位的数据的电压作为输出电压输出时的动作例。即，示出k为2的情况。此时，图4的阻抗变换电路，将22种类的电压中的任一个作为输出电压输出。
表示64灰阶的时候，阻抗变换电路的输入电压可以是灰阶电压VOS、V4S、V8S、...、V56S、V60S中的任一个。因此，在选择阻抗变换电路的输入电压的译码器，可以连接被提供灰阶电压VOS～V60S的灰阶电压信号线组。即，基准电压生成电路527生成的灰阶电压数可以是16。
在图8中示出了根据本实施例的数据驱动器的灰阶特性的一例。
在图8中，示出了在根据本实施例的数据驱动器520中适用进行图7所示的动作的阻抗变换电路时的情况。此时，维持作为横轴的灰阶数(＝64)的同时，削减作为纵轴的被提供给灰阶电压信号线组的灰阶电压数。
因此，阻抗变换电路，对应于(j+k)位的灰阶数据，将2(j+k)种类的灰阶电压中的任一个提供给数据线。并且，阻抗变换电路输出对应于该灰阶数据的低位k位的灰阶电压，因此，译码器只要从2j种类的灰阶电压中选择灰阶电压就可以。因此，由于可以降低基准电压生成电路527生成的灰阶电压数，可以削减灰阶电压信号线的数，从而可以缩小图4所示的布线区域宽度WD1。由于可以降低灰阶电压信号线组的布线区域所占的比例，因此，即使灰阶数变大，也可以提供基片面积小的数据驱动器。
2.1第一构成例
根据本发明的第一构成例的阻抗变换电路实现k为1时的动作。
在图9中示出了根据本发明的第一构成例的阻抗变换电路的构成概要框图。在图9中，示出阻抗变换电路IPC1的构成例，其他阻抗变换电路IPC2～IPCN的构成也相同。
通过第一译码器DEC1选择提供给阻抗变换电路IPC1的输入电压。第一译码器DEC1，基于灰阶数据的高位5位的数据以及反转数据从如上所述的基准电压生成电路527生成的32种类的灰阶电压VOS、V2S、...、V60S、V62S中选择任一个，作为阻抗变换电路IPC1的输入电压Vin输出。
阻抗变换电路IPC1包含连接电压输出器的运算放大器OP1和输出电压设定电路OVS1。向连接电压输出器的运算放大器OP1的输入，提供输入电压Vin。该运算放大器OP1驱动数据线S1。该连接电压输出器的运算放大器OP1，以输入电压Vin为基准，将被称为死区的预定电压不同的电压作为输出电压。并且，运算放大器OP1基于节能(装置)信号，停止或开始其输出的驱动。
输出电压设定电路OVS1，将运算放大器OP1的输出，基于灰阶数据的最低位的数据D0，预充电或放电。在图9中，当被预充电的时候，将运算放大器OP1的输出作为预充电电压设定为系统电源电压VDD，当被放电的时候，将运算放大器OP1的输出作为放电电压设定为系统接地电源电压VSS。在此，预充电电压是比输入电压Vin高的电压就可以。另外，放电电压是比输入电压Vin低的电压就可以。
输出电压设定电路OVS1包含预充电晶体管preTr和放电晶体管disTr。预充电晶体管preTr由p型金属氧化膜半导体(Metal OxideSemiconductor：MOS)晶体管构成。向预充电晶体管preTr的源极提供预充电电压，其漏极连接在运算放大器OP1的输出。向放电晶体管disTr的源极提供放电电压，其漏极连接在运算放大器OP1的输出。
在图9中，当通过节能信号PS(或其反转信号XPS)进行运算放大器OP1的输出驱动的停止控制的时候，作为节能信号PS和灰阶数据的最低位的数据D0的逻辑运算结果的预充电控制信号PS被提供给预充电晶体管preTr的栅极。另外，作为节能信号PS和灰阶数据的最低位的数据D0的逻辑运算结果的放电控制信号DS被提供给放电晶体管disTr的栅极。控制预充电晶体管preTr和放电晶体管disTr，使其源极·漏极之间不能同时成为导通状态。
在图10中示出了图9的阻抗变换电路IPC 1的动作例的时序图。
在图10中，将图1的液晶面板512的一个水平扫描期间(广义上为驱动期间)作为1H。并且，在驱动期间的开始的输出设定期间(第一期间)中，运算放大器OP1停止其输出的驱动，输出电压设定电路OVS1预充电或放电运算放大器OP1的输出。更具体地，节能信号PS成为高电平，灰阶数据的最低位的数据D0为“0”的时候，输出电压设定电路OVS1放电运算放大器OP1的输出。或者，节能信号PS成为高电平，灰阶数据的最低位的数据D0为“1”的时候，输出电压设定电路OVS1预充电运算放大器OP1的输出。
并且，在该驱动期间中的输出设定期间后的运算放大器驱动期间(第二期间)，运算放大器OP1开始其输出的驱动，将与输入电压Vin相比运算放大器OP1的死区宽度ΔVa(ΔVb)不同的电压作为输出电压输出。更具体地，节能信号PS成为低电平，从放电电压改变，以输入电压Vin为基准低死区宽度ΔVa的电压作为输出电压输出。
在图11中示出了根据本实施形式的第一构成例的运算放大器OP1的构成例的电路图。在图11中，除了运算放大器OP1，还示出了输出电压设定电路OVS1的构成。
例如，当将输入电压Vin作为灰阶电压V4S的时候，被放电时将比灰阶电压V4S低死区宽度ΔVa的电压作为灰阶电压V4输出。另外，被预充电时将比灰阶电压V4S高死区宽度ΔVb的电压作为灰阶电压V5输出。
运算放大器OP1包括p型(广义上为第一导电型)差动放大电路100、n型(广义上为第二导电型)差动放大电路110、以及输出电路120。
p型差动放大电路100包括p型第一差动晶体管对DT1和第一电流反射镜电路CM1。第一差动晶体管对DT1具有p型MOS晶体管PT1、PT2。从第一电流源CS 1向晶体管PT1、PT2的源极提供恒流。第一电流源CS1由漏极连接在晶体管PT1、PT2的源极的p型MOS晶体管构成，向该p型MOS晶体管的栅极提供预定的恒流生成用的参考电压Vrefp。构成第一电流源CS1的p型MOS晶体管的源极连接在第一电流源控制用的p型MOS晶体管CC1的漏极。向该晶体管CC1的源极提供系统电源电压VDD，向栅极提供节能信号PS。通过使该晶体管CC1导通，可以生成第一电流源CS1的恒流，通过使该晶体管CC1断开，可以停止生成第一电流源CS1的恒流。向晶体管PT1的栅极提供输入电压Vin。向晶体管PT2的栅极提供输出电压Vout1。
第一电流反射镜电路CM1生成晶体管PT1、PT2的漏极电流更具体地，第一电流反射镜电路CM1具有栅极共同连接的n型MOS晶体管NT1、NT2，向晶体管NT1、NT2的源极提供系统接地电源电压VSS。晶体管NT1的漏极连接在晶体管PT1的漏极。晶体管NT2的漏极连接在晶体管PT2的漏极以及晶体管NT2的栅极。
n型差动放大电路110包括n型第二差动晶体管对DT2和第二电流反射镜电路CM2。第二差动晶体管对DT2具有n型MOS晶体管NT3、NT4。从第二电流源CS2向晶体管NT3、NT4的源极提供恒流。第二电流源CS2由漏极连接在晶体管NT3、NT4的源极的n型MOS晶体管构成，向该n型MOS晶体管的栅极提供预定的恒流生成用的参考电压Vrefn。构成第二电流源CS2的n型MOS晶体管的源极连接在第二电流源控制用的n型MOS晶体管CC2的漏极。向该晶体管CC2的源极提供系统接地电源电压VSS，向栅极提供节能信号PS的反转信号XPS。通过使该晶体管CC2导通，可以生成第二电流源CS2的恒流，通过使该晶体管CC2断开，可以停止生成第二电流源CS2的恒流。向晶体管NT3的栅极提供输入电压Vin。向晶体管NT4的栅极提供输出电压Vout1。
第二电流反射镜电路CM2生成晶体管NT3、NT4的漏极电流更具体地，第二电流反射镜电路CM2具有栅极共同连接的p型MOS晶体管PT3、PT4，向晶体管PT3、PT4的源极提供系统电源电压VDD。晶体管PT3的漏极连接在晶体管NT3的漏极。晶体管PT4的漏极连接在晶体管NT4的漏极以及晶体管PT4的栅极。
输出电路120包括第一驱动晶体管Dtr1和第二驱动晶体管Dtr2。并且，输出电路120，第一和第二驱动晶体管Dtr1、Dtr2的漏极之间连接在一起，将该连接节点的电压作为输出电压Vout1输出。
第一驱动晶体管Dtr1由n型MOS晶体管构成。向该n型MOS晶体管的源极提供系统接地电源电压VSS。另外，该n型MOS晶体管的栅极电压，基于构成第一差动晶体管对DT1的晶体管PT1(在构成第一差动晶体管对的晶体管中输入电压Vin被提供给栅极的输入侧晶体管)的漏极电压被控制。在第一驱动晶体管Dtr1的栅极上连接下拉n型MOS晶体管PD 1的漏极。向该晶体管PD1的源极提供系统接地电源电压VSS，向栅极提供节能信号PS。因此，当节能信号PS成为高电平的时候，固定第一驱动晶体管Dtr1的栅极电压，稳定第一驱动晶体管Dtr1的动作。
第二驱动晶体管Dtr2由p型MOS晶体管构成。向该p型MOS晶体管的源极提供系统电源电压VDD。另外，该p型MOS晶体管的栅极电压，基于构成第二差动晶体管对DT2的晶体管NT3(在构成第二差动晶体管对的晶体管中输入电压Vin被提供给栅极的输入侧晶体管)的漏极电压被控制。在第二驱动晶体管Dtr2的栅极上连接上拉p型MOS晶体管PU1的漏极。向该晶体管PU1的源极提供系统电源电压VDD，向栅极提供节能信号PS的反转信号XPS。因此，当节能信号PS的反转信号XPS成为低电平的时候，固定第二驱动晶体管Dtr2的栅极电压，稳定第二驱动晶体管Dtr2的动作。
并且，在第一差动晶体管对DT1中，将作为输入侧晶体管的晶体管PT1的电流驱动能力设置为比晶体管PT2(在构成第一差动晶体管对DT1的晶体管中的另一个晶体管即输出侧晶体管)的电流驱动能力小。因此，当晶体管PT1、PT2的栅极电压相同的时候，晶体管PT2比晶体管PT1驱动能力大。这种第一差动晶体管对DT1，当将晶体管的沟道宽度作为W、将晶体管的沟道长度作为L的时候，例如可以使晶体管PT1的W/L比晶体管PT2的W/L小。
同样，在第二差动晶体管对DT2中，作为输入侧晶体管的晶体管NT3的电流驱动能力设置为比晶体管NT4(在构成第二差动晶体管对DT2的晶体管中的另一个晶体管即输出侧晶体管)的电流驱动能力小。因此，当晶体管NT3、NT4的栅极电压相同的时候，晶体管NT4比晶体管NT3驱动能力大。这种第二差动晶体管对DT2，例如可以使晶体管NT3的W/L比晶体管NT4的W/L小。
这样，可以使运算放大器OP1的输出电压Vout1成为对于输入电压Vin只有死区不同的电压。该死区的宽度对应于构成各个差动晶体管对的晶体管之间的电流驱动能力的差。
如上所述，连接电压输出器的运算放大器包括差动晶体管对。设计这种运算放大器的时候，通常将构成差动晶体管对的两个晶体管的电流驱动能力设定为相同水平。这是由于需要通过消除运算放大器的输出的死区而在阻抗变换装置中使输入电压和输出电压相同。
以图11的p型差动放大电路100的构成为例，说明通常的设计例的动作。在图11的p型差动放大电路100的通常的设计例中，晶体管PT1、PT2的电流驱动能力相同。在图11的n型差动放大电路110的通常的设计例中，晶体管NT3、NT4的电流驱动能力相同。
并且，如果输入电压Vin下降，输出电压Vout1也下降，如果输入电压Vin上升，输出电压Vout1也上升。并且，通过使晶体管PT1、PT2的电流驱动能力相同，控制两个晶体管的栅极电压相同，输入电压Vin和输出电压Vout1变为相同。另外，通过使晶体管NT3、NT4的电流驱动能力相同，控制两个晶体管的栅极电压相同，输入电压Vin和输出电压Vout1变为相同。
与此相对，在第一构成例中，使构成第一差动晶体管对DT1的两个晶体管的电流驱动能力不同的同时，使构成第二差动晶体管对DT2的两个晶体管的电流驱动能力不同。
首先，参照图12和图13，对被放电时的运算放大器OP1的动作进行说明。
图12示出了被放电时的第一构成例的运算放大器OP1以及输出电压设定电路OVS1的构成的示意图。但是，与图11的相同部分标上相同符号，适当地省略说明。
图13示出了被放电时的第一构成例的运算放大器OP1的输出电压Vout1的动作波形的一例。
在第一构成例的p型差动放大电路100中，晶体管PT1的电流驱动能力比晶体管PT2的电流驱动能力小。稳定这些电流的是第一电流源CS1。将第一电流源CS1的电流值假设为20I，在平衡状态下，晶体管PT1的漏极电流为8I、晶体管PT2的漏极电流为12I。
另一方面，在第一构成例的n型差动放大电路110中，晶体管NT3的电流驱动能力比晶体管NT4的电流驱动能力小。稳定这些电流的是第二电流源CS2。将第二电流源CS2的电流值假设为20I，在平衡状态下，晶体管NT3的漏极电流为8I、晶体管NT4的漏极电流为12I。
在此，假定根据放电控制信号DC，输出电压Vout1被设定为系统接地电源电压VSS。此时，在p型差动放大电路100中，晶体管PT2的漏极电流例如增加为15I，晶体管PT1的漏极电流成为5I。但是，在第一电流镜电路CM1中，由于晶体管NT1、NT2的漏极电流相同(15I)，因此，从第一驱动晶体管Dtr1的栅极引入电流10I而保持平衡。因此，第一驱动晶体管Dtr1的栅极电压下降，第一驱动晶体管Dtr1被控制为断开方向(控制为减少漏极电流)。
另一方面，在n型差动放大电路110中，晶体管NT4的漏极电流例如减少为5I，晶体管NT3的漏极电流成为15I。但是，在第二电流镜电路CM2中，由于晶体管PT3、PT4的漏极电流相同(5I)，因此，从第二驱动晶体管Dtr2的栅极引入电流10I而保持平衡。因此，第二驱动晶体管Dtr2的栅极电压下降，第二驱动晶体管Dtr2被控制为导通方向(控制为增加漏极电流)。
此时，通过第二电流镜电路CM2，在晶体管NT3、NT4的漏极电流相同的状态下稳定。在此，晶体管NT3、NT4为n型MOS晶体管，晶体管NT3的电流驱动能力比晶体管NT4的电流驱动能力小。因此，在作为晶体管NT3的栅极电压的输入电压Vin比作为晶体管NT4的栅极电压的输出电压Vout高的状态下稳定。该输入电压Vin和输出电压Vout的差成为死区ΔVa。因此，如图6所示，将输入电压Vin例如作为灰阶电压VOS的时候，将输出电压Vout1作为灰阶电压V1输出。
下面，参照图14和图15，对被预充电时的运算放大器OP1的动作进行说明。
图14示出了被预充电时的第一构成例的运算放大器OP1以及输出电压设定电路OVS1的构成的示意图。但是，与图11的相同部分标上相同符号，适当地省略说明。
图15示出了被预充电时的第一构成例的运算放大器OP1的输出电压Vout1的动作波形的一例。
在此，根据预充电控制信号PC，输出电压Vout1被设定为系统电源电压VDD。此时，在n型差动放大电路110中，晶体管NT4的漏极电流例如增加为15I，晶体管NT3的漏极电流成为5I。但是，在第二电流镜电路CM2中，由于晶体管PT3、PT4的漏极电流相同(15I)，因此，从第二驱动晶体管Dtr2的栅极引入电流10I而保持平衡。因此，第二驱动晶体管Dtr2的栅极电压上升，第二驱动晶体管Dtr2被控制为断开方向。
另一方面，在p型差动放大电路100中，晶体管PT2的漏极电流例如减少为5I，晶体管PT1的漏极电流成为15I。但是，在第一电流镜电路CM1中，由于晶体管NT1、NT2的漏极电流相同(5I)，因此，从第一驱动晶体管Dtr1的栅极引入电流10I而保持平衡。因此，第一驱动晶体管Dtr1的栅极电压上升，第一驱动晶体管Dtr1被控制为导通方向。
此时，通过第一电流镜电路CM1，在晶体管PT1、PT2的漏极电流相同的状态下稳定。在此，晶体管PT1、PT2为p型MOS晶体管，晶体管PT1的电流驱动能力比晶体管PT2的电流驱动能力小。因此，在作为晶体管PT1的栅极电压的输入电压Vin比作为晶体管PT2的栅极电压的输出电压Vout低的状态下稳定。该输入电压Vin和输出电压Vout的差成为死区ΔVb。因此，如图6所示，将输入电压Vin例如作为灰阶电压VOS的时候，将输出电压Vout1作为灰阶电压V0输出。
如上所述，本来将运算放大器设计为没有输出死区。但是，在第一构成例的阻抗变换电路中，基于灰阶数据的最低位的数据预充电或放电连接电压输出器的运算放大器的输出，将从2p(p为大于等于2的正整数)种的电压中基于灰阶数据的高位(p-1)位的数据被选择的电压作为输入电压提供给该运算放大器的输入。之后，运算放大器输出与于输入电压相比死区不同的电压。这样，在第一构成例的阻抗变换电路中，通过积极利用该死区，对于一个输入电压可以输出2种输出电压。通过将这种阻抗变换电路适用于数据驱动器的阻抗变换装置，可以将基准电压生成电路527生成的灰阶电压数削减至二分之一。
上述的“死区”与运算放大器的一般的“输入输出偏移”相比具有如下所述的不同点。“输入输出偏移”是由于晶体管的阈值的不均匀或构成输出电路的驱动晶体管和构成电流反射镜电路的晶体管之间的不合适的尺寸而生成的。因此，即使存在“输入输出偏移”，以预充电电压为基准到达(achieve)的电压和以放电电压为基准到达的电压相同。与此相对，上述的“死区”是由于构成差动晶体管对的晶体管的电流驱动能力的差而引起的，因此，以预充电电压为基准到达的电压和以放电电压为基准到达的电压不同。
2.2第二构成例
在图16中示出了根据本发明的第二构成例的阻抗变换电路的构成概要框图。在图16中，示出阻抗变换电路IPC1的构成例，其他阻抗变换电路IPC2～IPCN的构成也相同。
第二构成例的阻抗变换电路IPC1包含连接电压输出器的运算放大器OP1和输出电压设定电路OVS1。向该运算放大器OP1的输入，提供输入电压Vin。并且，运算放大器OP1的输出基于灰阶电压的低位k位中低位(k-1)位的数据决定死区宽度。
输出电压设定电路OVS1，基于灰阶数据的低位k位中最高位的数据，预充电或放电运算放大器OP1的输出。例如假设k为2，基于灰阶数据的低位2位中最高位的数据D1，预充电或放电。
并且，运算放大器OP1停止其输出的驱动，输出电压设定电路OVS1预充电或放电运算放大器OP1的输出。之后，运算放大器OP1开始其输出的驱动，将与输入电压Vin相比运算放大器OP1的死区宽度不同的电压作为输出电压输出。
例如，假设j为4、k为2。此时，在第一构成例中，第一译码器DEC1从32种类的灰阶电压VOS、V2S、...、V60S、V62S中基于灰阶数据的高位5位的数据选择任一个，作为阻抗变换电路IPC1的输入电压Vin输出。而在第二构成例中，第一译码器DEC1从16种类的灰阶电压VOS、V4S、...、V56S、V60S中基于灰阶数据的高位4位的数据选择任一个，作为阻抗变换电路IPC1的输入电压Vin输出。因此，在第二构成例中，阻抗变换电路IPC1，在改变该输入电压Vin的电位的22种类的电压中，将对应于前灰阶数据的低位2位的数据D1～D0的电压作为输出电压Vout1输出。
在图16中，当通过节能信号PS(或其反转信号XPS)进行运算放大器OP1的输出驱动的停止控制的时候，作为节能信号PS和灰阶数据的低位的数据D1的逻辑运算结果的预充电控制信号PC被提供给预充电晶体管preTr的栅极。另外，作为节能信号PS和灰阶数据的低位的数据D1的逻辑运算结果的放电控制信号DC被提供给放电晶体管disTr的栅极。控制预充电晶体管preTr和放电晶体管disTr，使其源极·漏极之间不能同时成为导通状态。
此时，在运算放大器OP1中，基于灰阶数据的最低位的数据D0决定死区的宽度。
并且，输出电压设定电路OVS1与图9的相同，因此省略说明。
在这种第二构成例中，与图10示出的第一构成例相同的时序动作。
在图17中示出了图16的阻抗变换电路IPC1的动作例的时序图。
即，将图1的液晶面板512的一个水平扫描期间(广义上为驱动期间)作为1H。并且，在驱动期间的开始的输出设定期间中，运算放大器OP1停止其输出的驱动，输出电压设定电路OVS1预充电或放电运算放大器OP1的输出。更具体地，节能信号PS成为高电平，灰阶数据的低位的数据D1为“0”的时候，输出电压设定电路OVS1放电运算放大器OP1的输出。或者，节能信号PS成为高电平，灰阶数据的最低位的数据D1为“1”的时候，输出电压设定电路OVS1预充电运算放大器OP1的输出。
并且，在该驱动期间中的输出设定期间后的运算放大器驱动期间，运算放大器OP1开始其输出的驱动，将与输入电压Vin相比运算放大器OP1的死区宽度ΔVa1(ΔVb1)不同的电压作为输出电压输出。该死区宽度由灰阶数据的最低位的数据D0决定。
例如，当将输入电压Vin作为灰阶电压V4S的时候，被放电时将比灰阶电压V4S低死区宽度ΔVa1的电压作为灰阶电压V4输出。另外，被预充电时将比灰阶电压V4S高死区宽度ΔVb1的电压作为灰阶电压V5输出。由于可以改变各个死区宽度，因此，可以将以预充电电压为基准在运算放大器驱动期间到达的输出电压Vout1成为2种，将以放电电压为基准在运算放大器驱动期间到达的输出电压Vout1成为2种。因此，以输入电压Vin为基准，可以输出4种输出电压Vout1。
在图18中示出了根据本实施形式的第二构成例的运算放大器OP1的构成例的电路图。在图18中，除了运算放大器OP1，还示出了输出电压设定电路OVS1的构成。在图18中，示出了k为2的情况。
运算放大器OP1包括p型(第一导电型)差动放大电路200、n型(第二导电型)差动放大电路210、以及输出电路120。输出电路120与第一构成例相同，因此省略说明。并且，在图18中，与图11的相同部分标上相同符号，适当地省略说明。
p型差动放大电路200包括p型第一差动晶体管对DT1和第一电流反射镜电路CM1。第一差动晶体管对DT1和第一电流反射镜电路CM1与图11相同，因此省略说明。
n型差动放大电路210包括n型第二差动晶体管对DT2和第二电流反射镜电路CM2。第二差动晶体管对DT2和第二电流反射镜电路CM2与图11相同，因此省略说明。
并且，设置第一差动晶体管对DT1的晶体管PT1的电流驱动能力(输入侧晶体管的第一输入侧电流驱动能力)比晶体管PT2的电流驱动能力(在构成第一差动晶体管对DT1的晶体管的另一个晶体管即输出侧晶体管的第一输出侧电流驱动能力)小。另外，基于灰阶数据的低位2(＝k)位中低位1(＝k-1)位的数据，通过改变晶体管PT1、PT2的电流驱动能力的差(第一输入侧以及输出侧电流驱动能力的差)，改变死区宽度。
同样，设置第二差动晶体管对DT2的晶体管NT3的电流驱动能力(输入侧晶体管的第二输入侧电流驱动能力)比晶体管NT4的电流驱动能力(在构成第二差动晶体管对DT2的晶体管的另一个晶体管即输出侧晶体管的第二输出侧电流驱动能力)小。另外，基于灰阶数据的低位2(＝k)位中低位1(＝k-1)位的数据，通过改变晶体管NT3、NT4的电流驱动能力的差(第二输入侧以及输出侧电流驱动能力的差)，改变死区宽度。
因此，p型差动放大电路200可以包括其栅极被输入电压Vin提供的p型MOS晶体管PT10(第一辅助晶体管)。晶体管PT10的源极或漏极，基于灰阶数据的低位2(＝k)位中低位1(＝k-1)位的数据，在晶体管PT1(第一差动晶体管对DT1的输入侧晶体管)的源极·漏极之间电连接或电切断。例如，可以通过开关元件SW1连接晶体管PT10的源极和晶体管PT1的源极。
在此，晶体管PT1的电流驱动能力比晶体管PT2的电流驱动能力小。因此，不管是导通或断开开关元件SW1，输入侧的晶体管PT1、PT10的电流驱动能力仍然比输出侧的晶体管PT2的电流驱动能力小，但是，导通开关元件SW1的时候与断开时相比，两者的电流驱动能力的差小。
另外，n型差动放大电路210可以包括其栅极被输入电压Vin提供的n型MOS晶体管NT10(第二辅助晶体管)。晶体管NT10的源极或漏极，基于灰阶数据的低位2(＝k)位中低位1(＝k-1)位的数据，在晶体管NT3(第二差动晶体管对DT2的输入侧晶体管)的源极·漏极之间电连接或电切断。例如，可以通过开关元件SW2连接晶体管NT10的源极和晶体管NT3的源极。
在此，晶体管NT3的电流驱动能力比晶体管NT4的电流驱动能力小。因此，不管是导通或断开开关元件SW2，输入侧的晶体管NT3、NT10的电流驱动能力仍然比输出侧的晶体管NT4的电流驱动能力小，但是，导通开关元件SW2的时候与断开时相比，两者的电流驱动能力的差小。
并且，也可以在晶体管PT10和晶体管NT10中至少设置一个。
p型差动放大电路200和n型差动放大电路210的动作分别在开关元件被导通或断开的状态下，与图12～图16中说明的第一构成例相同，因此省略说明。
图19示出了k为2时的开关元件SW1、SW2的控制例的说明图。
此时，开关元件SW1、SW2基于灰阶数据的最低位的数据D0被导通或断开控制。通过如图19所示的控制，可以改变构成差动晶体管对的两个晶体管的电流驱动能力的差。
并且，各个差动放大电路可以对于输入电压Vin具有2种死区。因此，对于输入电压Vin的输出电压Vout1一共增加至4种，即从预充电电压到达的输出电压Vout12种、从放电电压到达的输出电压Vout12种。
并且，在图18中，改变构成差动晶体管对的输入侧晶体管的电流驱动能力，但并不限定于此。
图20示出了第二构成例的变形例的运算放大器OP1的构成例的电路图。在图20中，除了运算放大器OP1还示出了输出电压设定电路OVS1的构成。但是，在图20中，与图18的相同部分标上相同符号，适当地省略说明。在图20中，示出了k为2的情况。
本变形例的运算放大器OP1与第二变形例同样，包括p型差动放大电路300、n型差动放大电路310、以及输出电路120。输出电路120与图18示出的第二构成例相同。
p型差动放大电路300与图18示出的p型差动放大电路200的不同点是，省略作为第一辅助晶体管的晶体管PT10(以及开关元件SW3)，而设置其栅极被输出电压Vout1提供的作为第三辅助晶体管的p型MOS晶体管PT20。晶体管PT20的源极或漏极，基于灰阶数据的低位2(＝k)位中低位1(＝k-1)位的数据，在晶体管PT2(第一差动晶体管对DT1的输出侧晶体管)的源极·漏极之间电连接或电切断。例如，可以通过开关元件SW3连接晶体管PT20的源极和晶体管PT2的源极。
在此，晶体管PT1的电流驱动能力比晶体管PT2的电流驱动能力小。因此，不管是导通或断开开关元件SW3，输入侧的晶体管PT1的电流驱动能力仍然比输出侧的晶体管PT2、PT20的电流驱动能力小，但是，导通开关元件SW3的时候与断开时相比，两者的电流驱动能力的差大。
n型差动放大电路310与图18示出的n型差动放大电路210的不同点是，省略作为第二辅助晶体管的晶体管NT10(以及开关元件SW2)，而设置其栅极被输出电压Vout1提供的作为第四辅助晶体管的n型MOS晶体管NT20。晶体管NT20的源极或漏极，基于灰阶数据的低位2(＝k)位中低位1(＝k-1)位的数据，在晶体管NT4(第二差动晶体管对DT2的输出侧晶体管)的源极·漏极之间电连接或电切断。例如，可以通过开关元件SW4连接晶体管NT20的源极和晶体管NT4的源极。
在此，晶体管NT3的电流驱动能力比晶体管NT4的电流驱动能力小。因此，不管是导通或断开开关元件SW4，输入侧的晶体管NT3的电流驱动能力仍然比输出侧的晶体管NT4、NT20的电流驱动能力小，但是，导通开关元件SW4的时候与断开时相比，两者的电流驱动能力的差大。
并且，在第二构成例中通过第一和第二辅助晶体管、在第二构成例的变形例中通过第三和第四辅助晶体管，使构成各个差动晶体管对的两个晶体管的电流驱动能力的差不同，但本发明并不限定于此。使用第一～第四辅助晶体管中的至少一个，只要输入侧的晶体管的电流驱动能力比输出侧的晶体管的电流驱动能力小、并且使构成各个差动晶体管对的两个晶体管的电流驱动能力的差不同就可以。
图21示出了k为2时的开关元件SW3、SW4的控制例的说明图。
此时，开关元件SW3、SW4，基于灰阶数据的最低位的数据D0被导通、断开控制。通过如图21所示的控制，可以改变构成差动晶体管对的两个晶体管的电流驱动能力的差。
并且，各个差动放大电路可以对于输入电压Vin具有2种死区。因此，对于输入电压Vin的输出电压Vout1一共增加至4种，即从预充电电压到达的2种、从放电电压到达的输出电压Vout12种。
如上所述，在第二构成例以及其变形例的阻抗变换电路中，通过积极利用该死区，对于一个输入电压可以输出2种输出电压。通过将这种阻抗变换电路适用于数据驱动器的阻抗变换装置，可以将基准电压生成电路527生成的灰阶电压数削减至四分之一。
并且，在第二构成例以及其变形例中，例如，k为3的时候，第一～第四辅助晶体管基于灰阶数据的低位3位中低位2位的数据D1、D0被导通、断开控制。并且，基于灰阶数据的数据D2进行预充电或放电。k为其他值的时候，同样可以实现。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的权利要求范围之内。例如，本发明并不限定于适用于上述的液晶面板的驱动，也可以适用于电致彩色显示器、等离子显示装置的驱动。
另外，在本发明的从属权利要求所涉及的发明中，可以省略从属权利要求所属的独立权利要求的构成要件的一部分。另外，可以将本发明的一个独立权利要求所涉及的发明的要部从属于其他独立权利要求。
符号说明
100、200、300：p型差动放大电路；110、210、310：n型差动放大电路；120：输出电路；510：液晶装置；512：液晶面板；520：数据驱动器；522：移位寄存器；524：数据锁存器；526：线锁存器；527：基准电压生成电路；528：DAC；529：输出缓冲器；530：扫描驱动器；540：控制器；542：电源电路；CM1：第一电流反射镜电路；CM2：第二电流反射镜电路；CS1：第一电流源；CS2：第二电流源；DC：放电控制信号；DEC1～DECN：第1～第N译码器；DT1：第一差动晶体管对；DT2：第二差动晶体管对；Dtr1：第一驱动晶体管；Dtr2：第二驱动晶体管；DEC1～DECN：第1～第N译码器；OP1：运算放大器；OVS1：输出电压设定电路；PC：预充电控制信号；PS：节能信号；Vin：输入电压；Vout1：输出电压；VSS：系统接地电源电压；VDD：系统电源电压；XPS节能信号的反转信号；preTr：预充电晶体管；disTr：放电晶体管。

Claims (15)

1.一种阻抗变换电路，用于输出对应于(j+k)(j、k是正整数)位的灰阶数据的电压，其特征在于：
将从2j种电压中根据所述灰阶数据的高j位的数据选择的电压作为输入电压接受；
将改变该输入电压的电位的2k种电压中对应于所述灰阶数据的低k位的数据的电压作为输出电压输出。
2.根据权利要求1所述的阻抗变换电路，其特征在于，包括：
运算放大器，所述运算放大器的输入被提供所述输入电压，所述运算放大器与电压输出器连接；以及
输出电压设定电路，其根据所述灰阶数据的最低位的数据预充电或放电所述运算放大器的输出；
其中，在所述输出电压设定电路预充电或放电所述运算放大器的输出之后，所述运算放大器将以所述输入电压为基准所述运算放大器的死区宽度不同的电压作为所述输出电压输出。
3.根据权利要求2所述的阻抗变换电路，其特征在于：
所述运算放大器包括：
第一导电型差动放大电路，其具有：第一导电型的第一差动晶体管对，各个晶体管的源极被提供来自第一电流源的电流的同时，所述输入电压和所述输出电压被提供给各个晶体管的栅极；以及第一电流反射镜电路，其生成所述第一差动晶体管对的各个晶体管的漏极电流；
第二导电型差动放大电路，其具有：第二导电型的第二差动晶体管对，各个晶体管的源极被提供来自第二电流源的电流的同时，所述输入电压和所述输出电压被提供给各个晶体管的栅极；以及第二电流反射镜电路，其生成所述第二差动晶体管对的各个晶体管的漏极电流；以及
输出电路，其具有：第二导电型的第一驱动晶体管，其栅极电压根据输入侧晶体管的漏极电压被控制，所述输入侧晶体管是在构成所述第一差动晶体管对的晶体管中栅极被提供所述输入电压的晶体管；以及第一导电型的第二驱动晶体管，其栅极电压根据输入侧晶体管的漏极电压被控制，所述输入侧晶体管是在构成所述第二差动晶体管对的晶体管中栅极被提供所述输入电压的晶体管；其中，所述第一驱动晶体管和第二驱动晶体管的漏极之间互相连接，并将该连接节点的电压作为所述输出电压输出；
所述第一差动晶体管对的所述输入侧晶体管的电流驱动能力被设定为比构成所述第一差动晶体管对的另一个晶体管的输出侧晶体管的电流驱动能力小；
所述第二差动晶体管对的所述输入侧晶体管的电流驱动能力被设定为比构成所述第二差动晶体管对的另一个晶体管的输出侧晶体管的电流驱动能力小。
4.根据权利要求1所述的阻抗变换电路，其特征在于，包括：
运算放大器，所述运算放大器的输入被提供所述输入电压，并规定对应于所述灰阶数据的所述低k位中的低(k-1)位的数据的死区宽度，所述运算放大器与电压输出器连接；以及
输出电压设定电路，其根据所述灰阶数据的所述低k位中的最高位的数据预充电或放电所述运算放大器的输出；
在所述输出电压设定电路预充电或放电所述运算放大器的输出之后，所述运算放大器将对于所述输入电压所述运算放大器的死区宽度不同的电压作为所述输出电压输出。
5.根据权利要求4所述的阻抗变换电路，其特征在于：
所述运算放大器包括：
第一导电型差动放大电路，其具有：第一导电型的第一差动晶体管对，各个晶体管的源极被提供来自第一电流源的电流的同时，所述输入电压和所述输出电压被提供给各个晶体管的栅极；以及第一电流反射镜电路，其生成所述第一差动晶体管对的各个晶体管的漏极电流；
第二导电型差动放大电路，其具有：第二导电型的第二差动晶体管对，各个晶体管的源极被提供来自第二电流源的电流的同时，所述输入电压和所述输出电压被提供给各个晶体管的栅极；以及第二电流反射镜电路，其生成所述第二差动晶体管对的各个晶体管的漏极电流；以及
输出电路，其具有：第二导电型的第一驱动晶体管，其栅极电压根据输入侧晶体管的漏极电压被控制，所述输入侧晶体管是在构成所述第一差动晶体管对的晶体管中栅极被提供所述输入电压的晶体管；以及第一导电型的第二驱动晶体管，其栅极电压根据输入侧晶体管的漏极电压被控制，所述输入侧晶体管是在构成所述第二差动晶体管对的晶体管中栅极被提供所述输入电压的晶体管；其中，所述第一驱动晶体管和第二驱动晶体管的漏极之间互相连接，并将该连接节点的电压作为所述输出电压输出；
所述第一差动晶体管对的所述输入侧晶体管的第一输入侧电流驱动能力被设定为比构成所述第一差动晶体管对的另一个晶体管的输出侧晶体管的第一输出侧电流驱动能力小的同时，通过根据所述灰阶数据的所述低k位中的低(k-1)位的数据改变所述第一输入侧和输出侧电流驱动能力的差，改变所述死区宽度；
所述第二差动晶体管对的所述输入侧晶体管的第二输入侧电流驱动能力被设定为比构成所述第二差动晶体管对的另一个晶体管的输出侧晶体管的第二输出侧电流驱动能力小的同时，通过根据所述灰阶数据的所述低k位中的低(k-1)位的数据改变所述第二输入侧和输出侧电流驱动能力的差，改变所述死区宽度。
6.根据权利要求5所述的阻抗变换电路，其特征在于：
所述第一导电型差动放大电路，包括第一辅助晶体管，
所述第一辅助晶体管的栅极被提供所述输入电压；
根据所述灰阶数据的所述低k位中的低(k-1)位的数据，在所述第一差动晶体管对的输入侧晶体管的源极和漏极之间电连接或电切断所述第一辅助晶体管的源极或漏极。
7.根据权利要求5或6所述的阻抗变换电路，其特征在于：
所述第二导电型差动放大电路包括第二辅助晶体管，所述第二辅助晶体管的栅极被提供所述输入电压；
根据所述灰阶数据的所述低k位中的低(k-1)位的数据，在所述第二差动晶体管对的输入侧晶体管的源极和漏极之间电连接或电切断所述第二辅助晶体管的源极或漏极。
8.根据权利要求5所述的阻抗变换电路，其特征在于：
所述第一导电型差动放大电路包括第三辅助晶体管，所述第三辅助晶体管的栅极被提供所述输出电压；
根据所述灰阶数据的所述低k位中的低(k-1)位的数据，在所述第一差动晶体管对的输出侧晶体管的源极和漏极之间电连接或电切断所述第三辅助晶体管的源极或漏极。
9.根据权利要求5或8所述的阻抗变换电路，其特征在于：
所述第二导电型差动放大电路包括第四辅助晶体管，所述第四辅助晶体管的栅极被提供所述输出电压；
根据所述灰阶数据的所述低k位中的低(k-1)位的数据，在所述第二差动晶体管对的输出侧晶体管的源极和漏极之间电连接或电切断所述第四辅助晶体管的源极或漏极。
10.根据权利要求1至9中任一项所述的阻抗变换电路，其特征在于：
所述输出电压设定电路，
当处于预充电状态时，将所述运算放大器的输出设定为电位比所述输入电压高的预充电电压；
当处于放电状态时，将所述运算放大器的输出设定为电位比所述输入电压低的放电电压。
11.一种驱动电路，用于驱动具有多条扫描线和多条数据线以及由扫描线和数据线规定的多个像素电极的电光学装置，其特征在于，包括：
电压选择电路，其将从2j种电压中根据所述灰阶数据的高j位的数据选择的电压作为所述输入电压输出；
权利要求1至10中任一项所述的阻抗变换电路；
将所述输出电压提供给所述多条数据线中的任一个。
12.一种驱动电路，用于驱动电光学装置，所述电光学装置具有多条扫描线、多条数据线、以及由所述多条扫描线和所述多条数据线规定的多个像素电极，其特征在于，包括：
电压选择电路，其将从2j种电压中根据所述灰阶数据的高j位的数据选择的电压作为所述输入电压输出；
权利要求2至10中任一项所述的阻抗变换电路；
在驱动期间的起始的第一期间中，所述输出电压设定电路预充电或放电所述运算放大器的输出；
在所述驱动期间的所述第一期间后的第二期间中，所述运算放大器将所述输出电压提供给所述多条数据线中的任一个。
13.根据权利要求11或12所述的驱动电路，其特征在于：还包括基准电压发生电路，其生成将第一电源电压和第二电源电压之间的电压进行分压的2j种电压。
14.一种阻抗变换电路的控制方法，用于输出对应于p位的灰阶数据的电压，其中p为大于等于2的正整数，其特征在于：
根据所述灰阶数据的最低位的数据预充电或放电运算放大器的输出，其中，将从2p种电压中根据所述灰阶数据的高(p-1)位的数据选择的电压作为输入电压提供给所述运算放大器的输入，所述运算放大器与电压输出器连接；
之后，所述运算放大器输出对于所述输入电压所述运算放大器的死区宽度不同的电压。
15.一种阻抗变换电路的控制方法，用于输出对应于(j+k)位的灰阶数据的电压，其中j、k为正整数，其特征在于：
根据所述灰阶数据的低k位中的最高位的数据预充电或放电运算放大器的输出，其中，将从2j种电压中根据所述灰阶数据的高j位的数据选择的电压作为输入电压提供给所述运算放大器的输入，所述运算放大器与电压输出器连接；
之后，所述运算放大器将以所述输入电压为基准死区宽度不同的电压作为输出电压输出，所述死区宽度对应于所述灰阶数据的所述低k位中的低(k-1)位的数据。
CNB2005100900082A 2004-08-10 2005-08-09 阻抗变换电路、驱动电路及控制方法 Expired - Fee Related CN100409304C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004233674 2004-08-10
JP2004233674A JP4207865B2 (ja) 2004-08-10 2004-08-10 インピーダンス変換回路、駆動回路及び制御方法

Publications (2)

Publication Number Publication Date
CN1734548A true CN1734548A (zh) 2006-02-15
CN100409304C CN100409304C (zh) 2008-08-06

Family

ID=35799508

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100900082A Expired - Fee Related CN100409304C (zh) 2004-08-10 2005-08-09 阻抗变换电路、驱动电路及控制方法

Country Status (5)

Country Link
US (1) US20060033694A1 (zh)
JP (1) JP4207865B2 (zh)
KR (1) KR100699373B1 (zh)
CN (1) CN100409304C (zh)
TW (1) TW200606806A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101783109A (zh) * 2009-01-20 2010-07-21 恩益禧电子股份有限公司 显示装置的驱动器电路
US20220302910A1 (en) * 2021-03-22 2022-09-22 Magnachip Semiconductor, Ltd. Slew rate acceleration circuit and buffer circuit including the same

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4494050B2 (ja) * 2004-03-17 2010-06-30 シャープ株式会社 表示装置の駆動装置、表示装置
KR101219044B1 (ko) * 2006-01-20 2013-01-09 삼성디스플레이 주식회사 구동 장치, 표시 장치 및 그의 구동 방법
US8378942B2 (en) 2007-01-10 2013-02-19 Seiko Epson Corporation Source driver, electro-optical device, projection-type display device, and electronic instrument
JP5119901B2 (ja) * 2007-01-10 2013-01-16 セイコーエプソン株式会社 ソースドライバ、電気光学装置、投写型表示装置及び電子機器
KR20080107855A (ko) 2007-06-08 2008-12-11 삼성전자주식회사 표시 장치 및 이의 구동 방법
CN101471048B (zh) * 2007-12-27 2011-04-20 比亚迪股份有限公司 一种tft-lcd驱动电路及液晶显示装置
JP5864179B2 (ja) * 2011-09-21 2016-02-17 ラピスセミコンダクタ株式会社 画像表示パネルドライバ
JP6010913B2 (ja) * 2012-02-03 2016-10-19 セイコーエプソン株式会社 駆動回路、電気光学装置及び電子機器
KR101603304B1 (ko) * 2014-09-02 2016-03-15 엘지디스플레이 주식회사 데이터 구동부 및 이를 이용한 표시장치

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0760301B2 (ja) 1992-12-02 1995-06-28 日本電気株式会社 液晶駆動回路
US5703588A (en) 1996-10-15 1997-12-30 Atmel Corporation Digital to analog converter with dual resistor string
US6157360A (en) * 1997-03-11 2000-12-05 Silicon Image, Inc. System and method for driving columns of an active matrix display
JP3418676B2 (ja) 1998-04-13 2003-06-23 シャープ株式会社 液晶駆動回路
EP0967719A1 (en) * 1998-06-26 1999-12-29 STMicroelectronics S.r.l. Circuit device for cancelling glitches in a switched capacitor low-pass filter and corresponding filter
JP3317263B2 (ja) * 1999-02-16 2002-08-26 日本電気株式会社 表示装置の駆動回路
JP3718607B2 (ja) * 1999-07-21 2005-11-24 株式会社日立製作所 液晶表示装置及び映像信号線駆動装置
US6246351B1 (en) * 1999-10-07 2001-06-12 Burr-Brown Corporation LSB interpolation circuit and method for segmented digital-to-analog converter
GB2362277A (en) 2000-05-09 2001-11-14 Sharp Kk Digital-to-analog converter and active matrix liquid crystal display
JP4579377B2 (ja) * 2000-06-28 2010-11-10 ルネサスエレクトロニクス株式会社 多階調デジタル映像データを表示するための駆動回路及びその方法
JP3730886B2 (ja) * 2001-07-06 2006-01-05 日本電気株式会社 駆動回路及び液晶表示装置
US6750839B1 (en) * 2002-05-02 2004-06-15 Analog Devices, Inc. Grayscale reference generator
JP2004126525A (ja) * 2002-07-31 2004-04-22 Seiko Epson Corp 電子回路、電気光学装置及び電子機器
JP2004126523A (ja) * 2002-07-31 2004-04-22 Seiko Epson Corp 電子回路、電気光学装置及び電子機器
JP4299596B2 (ja) * 2003-06-30 2009-07-22 エルピーダメモリ株式会社 プレート電圧発生回路
JP2005156621A (ja) * 2003-11-20 2005-06-16 Hitachi Displays Ltd 表示装置
JP4049140B2 (ja) * 2004-09-03 2008-02-20 セイコーエプソン株式会社 インピーダンス変換回路、駆動回路及び制御方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101783109A (zh) * 2009-01-20 2010-07-21 恩益禧电子股份有限公司 显示装置的驱动器电路
US20220302910A1 (en) * 2021-03-22 2022-09-22 Magnachip Semiconductor, Ltd. Slew rate acceleration circuit and buffer circuit including the same

Also Published As

Publication number Publication date
CN100409304C (zh) 2008-08-06
JP4207865B2 (ja) 2009-01-14
JP2006053252A (ja) 2006-02-23
KR20060050340A (ko) 2006-05-19
US20060033694A1 (en) 2006-02-16
KR100699373B1 (ko) 2007-03-27
TW200606806A (en) 2006-02-16

Similar Documents

Publication Publication Date Title
CN1734548A (zh) 阻抗变换电路、驱动电路及控制方法
CN1744188A (zh) 阻抗变换电路、驱动电路及控制方法
CN1254783C (zh) 基准电压发生电路和方法、显示驱动电路、显示装置
CN1187638C (zh) 液晶显示器件驱动电路、液晶显示器件及其电子装置
CN1228755C (zh) 模拟缓冲器和液晶显示器件
CN1728227A (zh) 灰阶电压发生电路、驱动电路及光电装置
CN1197050C (zh) 信号驱动电路、显示装置、电光装置及信号驱动方法
CN1254780C (zh) 基准电压发生电路和方法、显示驱动电路、显示装置
CN1197049C (zh) 信号驱动电路、显示装置、电光装置及信号驱动方法
CN1285961C (zh) 驱动电路、光电装置及其驱动方法
CN1120466C (zh) 一种有源矩阵型显示装置以及驱动该装置的方法
CN1758318A (zh) 源极驱动器、光电装置及电子设备
CN1213395C (zh) 信号线驱动电路、图像显示装置以及移动设备
CN1664739A (zh) 公共电压生成电路、电源电路、显示驱动器和公共电压生成方法
CN1438622A (zh) 显示驱动电路，显示面板，显示装置和显示驱动方法
CN1467693A (zh) 驱动电路、光电装置及其驱动方法
CN1504990A (zh) 电源供给方法及电源电路
CN1648971A (zh) 显示设备及其驱动电路
CN1992511A (zh) 差动放大器和数据驱动器及显示装置
CN1758319A (zh) 伽马校正电路、显示驱动器、光电装置及电子设备
CN1790900A (zh) 差动放大器和使用它的显示装置的数据驱动器
CN1404028A (zh) 液晶显示装置及其驱动方法
CN1604472A (zh) 斜坡电压产生装置和有源矩阵驱动型显示装置
CN1758305A (zh) 电源电路、显示驱动器、光电装置及电子设备
CN1073242C (zh) 液晶显示装置的取代方法,液晶显示装置,电子器械及驱动电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080806

Termination date: 20140809

EXPY Termination of patent right or utility model