JP2004126525A - 電子回路、電気光学装置及び電子機器 - Google Patents
電子回路、電気光学装置及び電子機器 Download PDFInfo
- Publication number
- JP2004126525A JP2004126525A JP2003198138A JP2003198138A JP2004126525A JP 2004126525 A JP2004126525 A JP 2004126525A JP 2003198138 A JP2003198138 A JP 2003198138A JP 2003198138 A JP2003198138 A JP 2003198138A JP 2004126525 A JP2004126525 A JP 2004126525A
- Authority
- JP
- Japan
- Prior art keywords
- bit
- circuit
- electro
- digital data
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
Abstract
【課題】デジタルデータに対応して所定の大きさの出力値を有するデジタル信号を生成させることができる電子回路、電気光学装置、及び電子機器を提供する。
【解決手段】コントローラから出力される６ビットの画像データに対して、デジタル・アナログ変換回路３０から出力されるデータ線駆動信号の電流Ｉｍを高次関数的に変化させる８ビットのデジタルデータを生成させるビット拡張回路４０を構成した。そして、前記ビット拡張回路４０をデジタル・アナログ変換回路３０の入力側に接続することで単一ラインドライバ２０を構成した。
【選択図】 図３
【解決手段】コントローラから出力される６ビットの画像データに対して、デジタル・アナログ変換回路３０から出力されるデータ線駆動信号の電流Ｉｍを高次関数的に変化させる８ビットのデジタルデータを生成させるビット拡張回路４０を構成した。そして、前記ビット拡張回路４０をデジタル・アナログ変換回路３０の入力側に接続することで単一ラインドライバ２０を構成した。
【選択図】 図３
Description
【０００１】
【発明の属する技術分野】
本発明は、電子回路、電気光学装置及び電子機器に関するものである。
【０００２】
【従来の技術】
液晶素子、有機ＥＬ素子といった電気光学素子を備えた電気光学装置の駆動方式の一つに、アクティブマトリクス駆動方式がある （例えば、特許文献１を参照）。
【０００３】
【特許文献１】国際公開番号ＷＯ９８／３６４０７号のパンフレット
【０００４】
【発明が解決しようとする課題】
ところで、人の視覚は、輝度階調に対して高次関数的となることが知られている。詳しくは、人の視覚は輝度階調が高くなるのに従って急激に低下する。従って、有機ＥＬ素子の輝度階調を前記画像データに対して線形に変化させても、輝度階調が高くなるのに従って、人に有機ＥＬ素子の輝度階調の変化を適確に知覚させることができない。このために、輝度階調を線形とした場合には、実際に出力されている階調数よりも人が感じる階調数は少なく認識される場合があり、結果として表示品質が低下することがある。
【０００５】
本発明は上記問題点を解消するためになされたものであって、その目的の一つは、デジタルデータに対応して所定の大きさの出力値を有するデジタル信号を生成させることができる電子回路、電気光学装置、及び電子機器を提供することにある。
【０００６】
【課題を解決するための手段】
本発明における電子回路は、ｊビット（ｊは自然数）のデジタルデータをシフトすることでｋビット（ｋは自然数）のデジタルデータに変換するシフト回路と、前記シフト回路と電気的に接続し、同シフト回路にて得られた前記ｋビットのデジタルデータを前記ｊビットのデジタルデータの変化に伴って連続して変化させるための補正回路とを備えた。
【０００７】
これによれば、ｊビットのデジタルデータに基づいて生成されるｋビットのデジタルデータを任意に変化させることができる。
この電子回路において、前記ｋビットのデジタルデータは、前記ｊビットのデジタルデータより大きい拡張デジタルデータであって、前記シフト回路は、前記ｊビットのデジタルデータの範囲を複数のグループに区分し、各グループ毎にそのデジタルデータをそのグループに応じて予め定められたビット数だけシフトして前記ｋビットのデジタルデータに変換させるようにした。
【０００８】
これによれば、ｊビットのデジタルデータを、高次関数的に変化するｋビットのデジタルデータにすることができる。
この電子回路において、前記補正回路は電気光学素子と電気的に接続され、前記ｊビットのデジタルデータは、前記電気光学素子の輝度を制御するための輝度階調データであり、前記ｋビットのデジタルデータは、前記電気光学素子に供給されるアナログ電流の電流量を与える拡張輝度階調データである。
【０００９】
これによれば、電気光学素子の輝度階調をｊビットの輝度階調データを任意に変化させることができる。
この電子回路において、前記補正回路は加算回路である。
【００１０】
これによれば、補正回路を容易に形成することができる。
この電子回路において、前記シフト回路は、前記ｊビットのデジタルデータの大きさに応じて、同ｊビットのデジタルデータをシフトさせるビット数を決定するようにした。
【００１１】
これによれば、ｊビットのデジタルデータに基づいて生成されるｋビットのデジタルデータを任意に変化させることができる。
この電子回路において、前記ｋビットのデジタルデータは、前記ｊビットの輝度階調データより大きい拡張デジタルデータであって、前記シフト回路は、前記ｊビットのデジタルデータの範囲を複数のグループに区分し、各グループ毎にそのデジタルデータをそのグループに応じて予め定められたビット数だけシフトして前記ｋビットのデジタルデータに変換させるようにした。
【００１２】
これによれば、ｊビットのデジタルデータを、高次関数的に変化するｋビットのデジタルデータにすることができる。
この電子回路において、前記シフト回路は、上位にシフトするものであり、値が大きいグループほど前記シフトするビット数を大きくするようにした。
【００１３】
これによれば、ｊビットの輝度階調データの大きさに対して急峻に増加するｋビットの拡張輝度階調データにすることができる。
本発明における電気光学装置は、ｊビット（ｊは自然数）の輝度階調データを出力する制御回路と、前記ｊビットの輝度階調データに基づいてアナログ駆動信号を生成する駆動回路と、前記アナログ駆動信号に基づいて電流駆動素子を駆動させる画素回路とを備え、前記駆動回路に、前記ｊビットの輝度階調データをシフトすることでｋビット（ｋは自然数）のデジタルデータに変換するシフト回路と、前記シフト回路と電気的に接続し、同シフト回路にて得られた前記ｋビットのデジタルデータを前記ｊビットの輝度階調データの変化に伴って連続して変化させるための補正回路とを備えた。
【００１４】
これによれば、ｊビットの輝度階調データに基づいて生成されるｋビットのデジタルデータを任意に変化させることができる。
この電気光学装置において、前記ｋビットのデジタルデータは、前記ｊビットの輝度階調データより大きい拡張デジタルデータであり、前記シフト回路は、前記ｊビットのデジタルデータの範囲を複数のグループに区分し、各グループ毎にそのデジタルデータをそのグループに応じて予め定められたビット数だけシフトして前記ｋビットのデジタルデータに変換させるようにした。
【００１５】
これによれば、電流駆動素子に供給される電流の電流量を高次関数的に変化させることができる。
この電気光学装置において、前記補正回路は加算回路である。
【００１６】
これによれば、電気光学装置の補正回路を容易に形成することができる。
この電気光学装置において、前記シフト回路は、前記ｊビットの輝度階調データの大きさに応じて、同ｊビットの輝度階調データをビットシフトさせるビット数を決定するようにした。
【００１７】
これによれば、ｊビットの輝度階調データに基づいて電流駆動素子の輝度階調を制御することができる電気光学装置を実現することができる。
この電気光学装置において、前記シフト回路は、上位にシフトするものであり、値が大きいグループほど前記シフトするビット数を大きくするようにした。
【００１８】
これによれば、ｊビットの輝度階調データの大きさに対して急峻に増加するｋビットの拡張輝度階調データにすることができる。その結果、電気光学装置は、特に高い輝度階調の領域においても、人に対してその電流駆動素子の輝度階調を適確に知覚させることができる。従って、電気光学装置の表示品質を向上させることができる。
【００１９】
この電気光学装置において、前記電流駆動素子は、ＥＬ素子である。
これによれば、ＥＬ素子の輝度階調を人に対して適確に知覚させることができる。
【００２０】
この電気光学装置において、前記ＥＬ素子は、発光層は有機材料で構成されている。
これによれば、有機ＥＬ素子の輝度階調を人に対して適確に知覚させることができる。
【００２１】
本発明における第１の電子機器は、上記の電子回路が実装されてなる。
これによれば、輝度階調が優れた表示ユニットを有した電子機器を提供することができる。
【００２２】
本発明の第１の電子機器は、上記の電気光学装置が実装されてなる。
これによれば、表示品質が優れた表示ユニットを有した電子機器を提供することができる。
【００２３】
【発明の実施の形態】
（第１実施形態）
以下、本発明を具体化した第１実施形態を図１〜９に従って説明する。図１は、電気光学装置として有機ＥＬディスプレイ１０の回路構成を示すブロック回路図を示す。図２は、表示パネル部の内部回路構成を示すブロック回路図を示す。有機ＥＬディスプレイ１０は、制御回路としてのコントローラ１１、表示パネル部１２、走査線駆動回路１３、及びドライバ回路としてのデータ線駆動回路１４を備えている。尚、本実施形態における有機ＥＬディスプレイ１０は、アクティブマトリクス駆動方式の有機ＥＬディスプレイである。
【００２４】
有機ＥＬディスプレイ１０のコントローラ１１、走査線駆動回路１３、及びデータ線駆動回路１４は、それぞれが独立した電子部品によって構成されていてもよい。例えば、コントローラ１１、走査線駆動回路１３、及びデータ線駆動回路１４が、各々１チップの半導体集積回路装置によって構成されていてもよい。又、コントローラ１１、走査線駆動回路１３、及びデータ線駆動回路１４の全部若しくは一部がプログラマブルなＩＣチップで構成され、その機能がＩＣチップに書き込まれたプログラムによりソフトウェア的に実現されてもよい。
【００２５】
コントローラ１１は、表示パネル部１２に表示を実行させるための制御信号及びｊビット（本実施形態では６ビット）のデジタルデータ（輝度階調データとしての画像データ）を走査線駆動回路１３及びデータ線駆動回路１４にそれぞれ出力する。尚、本実施形態では、説明の便宜上、画像データは６ビットのデジタル信号である。
【００２６】
表示パネル部１２は、図２に示すように、複数の画素回路１５がマトリクス状に配置された構造を成している。各画素回路１５は、その行方向に伸びる複数の走査線Ｙｎ（ｎ＝１〜Ｎ；ｎは整数）を介して走査線駆動回路１３に接続されている。又、各画素回路１５は、その列方向に伸びる複数のデータ線Ｘｍ（ｍ＝１〜Ｍ；ｍは整数）を介してデータ線駆動回路１４に接続されている。各画素回路１５は、その発光部が有機材料で構成された電気光学素子としての有機ＥＬ素子１６を有する。
【００２７】
画素回路１５は、前記データ線駆動回路１４から出力される駆動信号としてのデータ線駆動信号の電流Ｉｍに応じて有機ＥＬ素子１６の輝度階調を制御する電流プログラミング方式の画素回路である。詳しくは、画素回路１５は、その内部にデータ線駆動回路１４から出力されるデータ線駆動信号の電流値に対応した電流値を有する電流を有機ＥＬ素子１６に供給する電子回路が設けられている。そして、画素回路１５は、有機ＥＬ素子１６に前記データ線駆動信号の電流値に対応した電流が流れることにより有機ＥＬ素子１６の輝度階調が制御されるようになっている。
【００２８】
走査線駆動回路１３は、コントローラ１１から出力された画像データに基づいて、表示パネル部１２に設けられた複数の走査線Ｙｎのうち、１本の走査線を選択し、その選択された走査線に走査線駆動信号を出力する。そして、その走査線駆動信号によって、前記画素回路１５の有機ＥＬ素子１６が発光するタイミングを制御する。
【００２９】
データ線駆動回路１４は、コントローラ１１から出力される６ビットの画像データに基づいてデータ線駆動信号を生成する。詳しくは、データ線駆動回路１４は、各データ線Ｘｍとそれぞれ接続した複数の単一ラインドライバ２０が備えられている。単一ラインドライバ２０は、コントローラ１１から出力される画像データに基づいてデータ線駆動信号を生成し、その生成されたデータ線駆動信号をデータ線Ｘｍを介して各画素回路１５に出力する。そして、各画素回路１５にて、そのデータ線駆動信号の電流Ｉｍに対応した電流が有機ＥＬ素子１６に供給されることで有機ＥＬ素子１６の輝度階調が制御されるようになっている。尚、本実施形態では、コントローラ１１から出力される６ビットの画像データに基づいて、有機ＥＬ素子１６の輝度階調を６４階調制御させるようになっている。
【００３０】
単一ラインドライバ２０は、図３に示すように、駆動回路としてのデジタル・アナログ変換回路３０と、そのデジタル・アナログ変換回路３０の入力側に設けられた電子回路としてのビット拡張回路４０とを備えている。
【００３１】
デジタル・アナログ変換回路３０は、８ビットの電流出力型デジタル・アナログ変換回路である。デジタル・アナログ変換回路３０は、アナログ信号線３１ａ〜３１ｈと、８個の第１〜８スイッチングトランジスタ３２ａ〜３２ｈと、８個の第１〜８電流供給用トランジスタ３３ａ〜３３ｈと、デジタル入力信号線３４ａ〜３４ｈとを備えている。
【００３２】
アナログ信号線３１ａ〜３１ｈは互いに並列に配列され、アナログ出力端子Ｐｏに接続されている。アナログ信号線３１ａ〜３１ｈは、それぞれ、第１〜８スイッチングトランジスタ３２ａ〜３２ｈの各ドレインに接続されている。
【００３３】
第１〜８スイッチングトランジスタ３２ａ〜３２ｈは、その各ソースが、第１〜８電流供給用トランジスタ３３ａ〜３３ｈの各ドレインに接続されている。又、第１〜８スイッチングトランジスタ３２ａ〜３２ｈは、その各ゲートが、第１〜８デジタル信号線３４ａ〜３４ｈを介してビット拡張回路４０に接続されている。
【００３４】
第１〜８電流供給用トランジスタ３３ａ〜３３ｈは、その各ゲートが、それぞれ、電圧供給線３５を介して入力端子３６に接続されている。そして、各電流供給用トランジスタ３３ａ〜３３ｈは、その入力端子３６に基準電圧Ｖｏが印加されることによって、それぞれ、所定の電流値を有する電流を出力するようになっている。つまり、第１〜８電流供給用トランジスタ３３ａ〜３３ｈは、それぞれ所定の電流を出力する定電流源として機能するトランジスタである。
【００３５】
詳しくは、第１〜８電流供給用トランジスタ３３ａ〜３３ｈは、その利得係数βの相対比が、それぞれ、１：２：４：８：１６：３２：６４：１２８となるように設定されている。トランジスタの利得係数βは、β＝（μＣＷ／Ｌ）で定義される。ここで、μはキャリアの移動度、Ｃはゲート容量、Ｗはチャネル幅、Ｌはチャネル長である。従って、各第１〜８電流供給用トランジスタ３３ａ〜３３ｈの電流駆動能力比は、１：２：４：８：１６：３２：６４：１２８となり、第１〜８電流供給用トランジスタ３３ａ〜３３ｈからそれぞれ出力される電流の大きさＩａ〜Ｉｈは、以下の関係になる。
【００３６】
Ｉａ＝Ｉｂ／２＝Ｉｃ／４＝Ｉｄ／８＝Ｉｅ／１６＝Ｉｆ／３２＝Ｉｇ／６４＝Ｉｈ／１２８
又、第１〜８スイッチングトランジスタ３２ａ〜３２ｈのオン・オフ制御は、ビット拡張回路４０から出力されるｋビットの拡張デジタルデータとしての８ビットのデジタルデータによって行われる。８ビットのデジタルデータの最下位ビットは、利得係数が最も小さな（即ちβの相対値が１の）第１スイッチングトランジスタ３２ａに供給され、最上位ビットは、利得係数が最も大きな（即ちβの相対値が１２８の）第８スイッチングトランジスタ３２ｈに出力されるようになっている。
【００３７】
デジタル・アナログ変換回路３０のアナログ出力端子Ｐｏは、前記データ線Ｘｍ（ｍ＝１〜Ｍ）を介して各画素回路１５に接続されている。そして、デジタル・アナログ変換回路３０は、ビット拡張回路４０から出力されるデジタルデータに比例したデータ線駆動信号の電流Ｉｍをアナログ出力端子Ｐｏから出力する。
【００３８】
ビット拡張回路４０は、図４に示すように、入力ポート４１、第１〜８出力ポート４２ａ〜４２ｈ、ビットシフト回路としてのシフトレジスタ４３、及び、加算回路４４を備えている。
【００３９】
入力ポート４１は、データ線Ｌ１〜Ｌ６を介してコントローラ１１と接続されている。入力ポート４１ａ〜４１ｆは、コントローラ１１から出力された６ビットの画像データをデータ線Ｌ１〜Ｌ６を介してビット拡張回路４０にそれぞれ入力させる。
【００４０】
第１〜８出力ポート４２ａ〜４２ｈは、第１出力ポート４２ａ、第２出力ポート４２ｂ、・・・、第８出力ポート４２ｈの順に、第１デジタル信号線３４ａ、第２デジタル信号線３４ｂ、・・・、第８デジタル信号線３４ｈにそれぞれ接続されている。そして、各第１〜８出力ポート４２ａ〜４２ｈは、それぞれ、第１〜８デジタル信号線３４ａ〜３４ｈを介して、第１〜８スイッチングトランジスタ３２ａ〜３２ｈの各ゲートにそれぞれ接続されている。又、第１〜８出力ポート４２ａ〜４２ｈは、第１出力ポート４２ａ、第２出力ポート４２ｂ・・・、第８入力ポート４２ｈの順に、後記するシフトレジスタ４３及び加算回路４４にて演算処理された８ビットのデジタルデータの最下位ビットから最上位ビットの順に対応するように設定されている。尚、本実施形態では、前記デジタルデータは、拡張デジタルデータ及び拡張輝度階調データとしてのデジタルデータである。
【００４１】
シフトレジスタ４３は、複数の論理回路から構成されたものであって、コントローラ１１から出力される６ビットの画像データを８ビットのデジタルデータに拡張するとともにその拡張された８ビットのデジタルデータの各ビットをシフトさせる回路である。
【００４２】
加算回路４４は、シフトレジスタ４３にてシフトされた画像データに所定の８ビットのデータ値を加算させる回路である。
次に、ビット拡張回路４０にて行われる演算処理方法を図５〜７に従って説明する。尚、便宜上、コントローラ１１から出力される画像データの各ビットの値をｈｉ（ｉ＝１〜６）で示すこととする。
【００４３】
ビット拡張回路４０は、本実施形態では、コントローラ１１から出力される６ビットの画像データ（ｈ６，ｈ５，ｈ４，ｈ３，ｈ２，ｈ１）を、以下に示す４つのグループに分けて演算処理を行う。以下、それぞれのグループについて説明する。
【００４４】
１．第１グループ
第１グループは、画像データが（０，０，０，０，０，０）〜（０，０，１，１，１，１）である場合（階調１〜１６）のグループである。
【００４５】
ビット拡張回路４０は、そのシフトレジスタ４３が６ビットの画像データ（０，０，ｈ４，ｈ３，ｈ２，ｈ１）のうちの下位４ビットを抽出し、その４ビットの上位側にさらに４ビット（０，０，０，０）を付け加え、８ビットの画像データ（０，０，０，０，ｈ４，ｈ３，ｈ２，ｈ１）を生成する（図５参照）。そして、その８ビットの画像データ（０，０，０，０，ｈ４，ｈ３，ｈ２，ｈ１）が、そのまま拡張した８ビットの画像データ（０，０，０，０，ｂ４，ｂ３，ｂ２，ｂ１）として各出力ポート４２ａ〜４２ｈからそれぞれ出力される。
【００４６】
２．第２グループ
第２グループは、画像データが（０，１，０，０，０，０）〜（０，１，１，１，１，１）である場合（階調１７〜３２）のグループである。
【００４７】
ビット拡張回路４０は、そのシフトレジスタ４３が６ビットの画像データ（０，ｈ５，ｈ４，ｈ３，ｈ２，ｈ１）のうちの下位４ビットを抽出し、その４ビットの上位側にさらに４ビット（０，０，０，０）を付け加え、８ビットの画像データ（０，０，０，０，ｈ４，ｈ３，ｈ２，ｈ１）を生成する。そして、シフトレジスタ４３は、その８ビットの画像データ（０，０，０，０，ｈ４，ｈ３，ｈ２，ｈ１）の下位４ビットの値「ｈ１」〜「ｈ４」を１ビット左にシフトさせ、その最下位ビットを「０」にする（図６参照）。続いて、加算回路４４にて、シフトレジスタ４３にてシフト処理された８ビットの画像データ（０，０，０，ｈ４，ｈ３，ｈ２，ｈ１，０）に、予め記憶された８ビットのデータ（０，０，０，１，０，０，０，１）を加算させる。前記８ビットのデータ（０，０，０，１，０，０，０，１）はオフセットデータであって、シフトレジスタ４３にてシフト処理された８ビットの画像データ（０，０，０，ｈ４，ｈ３，ｈ２，ｈ１，０）の初期値を与えるオフセット値に対応する。つまり、第１グループと第２グループとの連続性を補償するためのデータである。そして，その加算された８ビットのデジタルデータが拡張した８ビットの画像データ［ｂ８（＝０），ｂ７（＝０），ｂ６，ｂ５，ｂ４，ｂ３，ｂ２，ｂ１（＝１）］として各出力ポート４２ａ〜４２ｈからそれぞれ出力される。
【００４８】
３．第３グループ
第３グループは、画像データが（１，０，０，０，０，０）〜（１，０，１，１，１，１）である場合（階調３３〜４８）のグループである。
【００４９】
ビット拡張回路４０は、そのシフトレジスタ４３が６ビットの画像データ（ｈ６，ｈ５，ｈ４，ｈ３，ｈ２，ｈ１）のうちの下位４ビットを抽出し、その４ビットの上位側にさらに４ビット（０，０，０，０）を付け加え、８ビットの画像データ（０，０，０，０，ｈ４，ｈ３，ｈ２，ｈ１）を生成する。そして、シフトレジスタ４３にて、その８ビットの画像データ（０，０，０，０，ｈ４，ｈ３，ｈ２，ｈ１）の下位４ビットの値「ｈ１」〜「ｈ４」を２ビット左にシフトさせ、下位２ビットを（０，０）にする（図７参照）。続いて、加算回路４４にて、前記シフトレジスタ４３にてシフト処理された８ビットの画像データ（０，０，ｈ４，ｈ３，ｈ２，ｈ１，０，０）に、予め記憶された８ビットのデータ（０，０，１，１，０，０，１，１）を加算させる。前記８ビットのデータ（０，０，１，１，０，０，１，１）は、オフセットデータであって、シフトレジスタ４３にてシフト処理された８ビットの画像データ（０，０，ｈ４，ｈ３，ｈ２，ｈ１，０，０）の初期値を与えるオフセット値に対応する。つまり、第２グループと第３グループとの連続性を補償するためのデータである。そして，その加算された８ビットのデジタルデータが拡張した８ビットの画像データ［ｂ８（＝０），ｂ７，ｂ６，ｂ５，ｂ４，ｂ３，ｂ２（＝１），ｂ１（＝１）］として各出力ポート４２ａ〜４２ｈからそれぞれ出力される。
【００５０】
４．第４グループ
第４グループは、画像データが（１，１，０，０，０，０）〜（１，１，１，１，１，１）である場合（階調４９〜６４）のグループである。
【００５１】
ビット拡張回路４０は、そのシフトレジスタ４３が６ビットの画像データ（ｈ６，ｈ５，ｈ４，ｈ３，ｈ２，ｈ１）のうちの下位４ビットを抽出し、その４ビットの上位側にさらに４ビット（０，０，０，０）を付け加え、８ビットの画像データ（０，０，０，０，ｈ４，ｈ３，ｈ２，ｈ１）を生成する。そして、シフトレジスタ４３にて、その８ビットの画像データ（０，０，０，０，ｈ４，ｈ３，ｈ２，ｈ１）の下位４ビットの値「ｈ１」〜「ｈ４」を３ビット左にシフトさせ、下位３ビットを（０，０，０）にする（図８参照）。続いて、加算回路４４にて、前記シフトレジスタ４３にてシフト処理された８ビットの画像データ（０，ｈ４，ｈ３，ｈ２，ｈ１，０，０，０）に、予め記憶された８ビットのデータ（０，１，１，１，０，１，１，１）を加算させる。前記８ビットのデータ（０，１，１，１，０，１，１，１）はオフセットデータであって、シフトレジスタ４３にてシフト処理された８ビットの画像データ（０，ｈ４，ｈ３，ｈ２，ｈ１，０，０，０）の初期値を与えるオフセット値に対応する。つまり、第３グループと第４グループとの連続性を補償するためのデータである。そして，その加算された８ビットのデジタルデータが拡張した８ビットの画像データ［ｂ８，ｂ７，ｂ６，ｂ５，ｂ４，ｂ３（＝１），ｂ２（＝１），ｂ１（＝１）］として各出力ポート４２ａ〜４２ｈからそれぞれ出力される。ここで、ビット拡張回路４０に入力される６ビットの画像データの上位２ビットは、当該６ビットの画像データが第１〜第４のどのグループに属するデータなのかを判別するためのビットとして使用する。
【００５２】
尚、前記したようにシフトレジスタ４３にて各ビットがシフトされる大きさは、第４のグループへ行くほど大きくなるようにした。このようにすることによって、ビット拡張回路４０から出力されるデジタルデータをその値が大きくなるのに従って、高次関数的に急峻に増加させることができる。
【００５３】
図９は、コントローラ１１から出力される６ビットの画像データに対する、アナログ出力端子Ｐｏから出力されるデータ線駆動信号の電流Ｉｍを示す。同図より、データ線駆動信号の電流Ｉｍを、コントローラ１１から出力される画像データが大きくなるのに従って、高次関数的に急峻に増加させることができた。その結果、有機ＥＬ素子１６の輝度を、その輝度階調が高くなるに従って高次関数的に急峻に増加させることができる。従って、輝度が高い領域においても、人は輝度階調の変化を適確に知覚することができるため、有機ＥＬディスプレイ１０の表示品質を向上させることができる。
【００５４】
次に、上記のように構成した有機ＥＬディスプレイ１０の特徴を以下に記載する。
（１）本実施形態では、コントローラ１１から出力される６ビットの画像データに対して、デジタル・アナログ変換回路３０から出力されるデータ線駆動信号の電流Ｉｍを高次関数的に変化させる８ビットのデジタルデータを生成するビット拡張回路４０を構成した。そして、前記ビット拡張回路４０をデジタル・アナログ変換回路３０の入力側に接続することで単一ラインドライバ２０を構成した。その結果、有機ＥＬ素子１６の輝度を、その輝度階調が高くなるに従って高次関数的に急峻に増加させることができる。このため、輝度が高い領域においても、人は輝度階調の変化を適確に知覚することができるため、有機ＥＬディスプレイ１０の表示品質を向上させることができる。
【００５５】
（２）本実施形態では、ビット拡張回路４０におけるシフト回路をシフトレジスタ４３で構成した。従って、複雑な回路を用いなくても、容易にビット拡張回路４０を構成することができる。又、シフトレジスタ４３を使用することによって、ビット拡張回路４０の規模が大きくなることを抑制することができる。
【００５６】
（３）本実施形態では、シフトレジスタ４３でのビットをシフトさせる大きさは第４グループへ行くほど大きくなるようにした。従って、コントローラ１１から出力される画像データが大きくなるのに従って、ビット拡張回路４０から出力されるデジタルデータを高次関数的に急峻に増加させることができる。従って、有機ＥＬディスプレイ１０の表示品質を向上させることができる。
【００５７】
（比較例）
上述の実施形態と比較するために、ビット拡張回路を備えていない単一ラインドライバについて、図１３を参照しながら説明する。
【００５８】
図１３は、前記データ線駆動回路に設けられた６ビット（６４階調）の画像データに応じたアナログ電流（駆動電流）を出力する電流出力型デジタル・アナログ変換回路の回路図である。
【００５９】
デジタル・アナログ変換回路７０は、アナログ出力信号線７１ａ〜７１ｆ、スイッチングトランジスタ７２ａ〜７２ｆ、電流供給用トランジスタ７３ａ〜７３ｆ、及び、デジタル入力信号線７４ａ〜７４ｆを備えている。
【００６０】
アナログ出力信号線７１ａ〜７１ｆは、互いに並列に接続され、出力端子７６に接続されている。アナログ出力信号線７１ａ〜７１ｆは、対応するスイッチングトランジスタ７２ａ〜７２ｆにそれぞれ接続されている。又、スイッチングトランジスタ７２ａ〜７２ｆは、対応する電流供給用トランジスタ７３ａ〜７３ｆにそれぞれ接続されている。
【００６１】
スイッチングトランジスタ７２ａ〜７２ｆの各ゲートは、デジタル入力信号線７４ａ〜７４ｆとそれぞれ接続され、該デジタル入力信号線７４ａ〜７４ｆは図示しないコントローラと接続されている。
【００６２】
電流供給用トランジスタ７３ａ〜７３ｆは、それぞれ所定の電流を出力する定電流源として機能するトランジスタである。電流供給用トランジスタ７３ａ〜７３ｆは、その利得係数βの相対比がそれぞれ、１：２：４：８：１６：３２となるように設定されている。つまり、前記電流供給用トランジスタ７３ａ〜７３ｆから出力される電流値の相対比はそれぞれ、１：２：４：８：１６：３２となる。
【００６３】
第１〜６電流供給用トランジスタ７３ａ〜７３ｆのオン・オフ制御は、前記コントローラから出力される６ビットの画像データによって行われる。６ビットの画像データの最下位ビットは、利得係数βが最も小さな（即ちβの相対値が１の）第１の電流供給用トランジスタ７３ａに供給され、最上位ビットは、利得係数βが最も大きな（即ちβの相対値が３２の）第６電流供給用トランジスタ７３ｆに供給される。そして、コントローラから出力される画像データに応じてスイッチングトランジスタ７２ａ〜７２ｆがオン・オフ制御され、その結果、出力ポート７６から前記画像データに応じたアナログ出力電流が出力される。
【００６４】
その結果、出力端子７６から出力されるアナログ出力電流は、図１４に示すように、画像データに対して線形に変化する。従って、前記画素回路では、前記データ線駆動回路から出力されたアナログ出力電流に対応した電流を有機ＥＬ素子に供給するので、有機ＥＬ素子の輝度階調は、前記画像データに対して線形に変化することとなる。
【００６５】
（第２実施形態）
次に、第１実施形態で説明した電気光学装置としての有機ＥＬディスプレイ１０の電子機器の適用について図１０及び図１１に従って説明する。有機ＥＬディスプレイ１０は、モバイル型のパーソナルコンピュータ、携帯電話、デジタルカメラ等種々の電子機器に適用できる。
【００６６】
図１０は、モバイル型パーソナルコンピュータの構成を示す斜視図を示す。図１０において、パーソナルコンピュータ５０は、キーボード５１を備え本体部５２と、前記有機ＥＬディスプレイ１０を用いた表示ユニット５３を備えている。この場合でも、有機ＥＬディスプレイ１０を用いた表示ユニット５３は前記実施形態と同様な効果を発揮する。この結果、輝度階調が優れた表示ユニット５３を有したモバイル型パーソナルコンピュータ５０を提供することができる。
【００６７】
図１１は、携帯電話の構成を示す斜視図を示す。図１１において、携帯電話６０は、複数の操作ボタン６１、受話口６２、送話口６３、前記有機ＥＬディスプレイ１０を用いた表示ユニット６４を備えている。この場合でも、有機ＥＬディスプレイ１０を用いた表示ユニット６４は前記実施形態と同様な効果を発揮する。この結果、輝度階調が優れた表示ユニット６４を有した携帯電話６０を提供することができる。
【００６８】
尚、発明の実施形態は、上記実施形態に限定されるものではなく、以下のように実施してもよい。
○上記実施形態では、ビット拡張回路４０により拡張されたデジタルデータは電流出力型デジタル・アナログ変換回路に入力されているが、もちろん、電圧出力型デジタル・アナログ変換回路に入力しても同様な効果を奏する。電圧出力型デジタル・アナログ変換回路を用いれば、液晶素子、電気泳動素子、無機ＥＬ素子等の電圧駆動型の電気光学素子への適用が可能となる。
【００６９】
○上記実施形態では、発光素子として有機ＥＬ素子１６を用いたが、例えば、ＬＥＤやＦＥＤ、ＳＥＤ（Ｓｕｒｆａｃｅ−Ｃｏｎｄｕｃｔｉｏｎ Ｅｌｅｃｔｒｏｎ−Ｅｍｉｔｔｅｒ Ｄｅｖｉｃｅ）等のその他の発光素子に適応してもよい。
【００７０】
○上記実施形態では、画像データは６ビットあって、デジタル・アナログ変換回路３０は８ビットであるとしたが、これに限定されることはなく、任意のビット数を有する画像データ及びデジタル・アナログ変換回路３０であってもよい。
【００７１】
○上記実施形態では、デジタル・アナログ変換回路３０から出力される電流Ｉｍが画像データに対して高次関数的に急峻に増加するように、ビット拡張回路４０のシフトレジスタ４３及び加算回路４４でのデータ処理を設定した。このビット拡張回路４０のシフトレジスタ４３及び加算回路４４でのデータ処理を前記データ処理とは異なる他のデータ処理を行うように設定してもよい。たとえば、画像データが（０，０，０，０，０，０）〜（０，０，１，１，１，１）である第１グループでは、前記シフトレジスタ記第１グループの前記画像データのうち、下位４ビットを抽出し、その４ビットの上位側にさらに４ビット（０，０，０，０）を付け加え、８ビットの画像データ（０，０，０，０，ｈ４，ｈ３，ｈ２，ｈ１）を生成する。そして、シフトレジスタ４３は、その８ビットの画像データ（０，０，０，０，ｈ４，ｈ３，ｈ２，ｈ１）の下位４ビットの値「ｈ１」〜「ｈ４」を１ビット左にシフトさせ、その最下位ビットを「０」にする。
【００７２】
次に、画像データが（０，１，０，０，０，０）〜（０，１，１，１，１，１）である第２グループでは、前記シフトレジスタ４３は前記第２グループの前記画像データのうち、下位４ビットを抽出し、その４ビットの上位側にさらに４ビット（０，０，０，０）を付け加え、８ビットの画像データ（０，０，０，０，ｈ４，ｈ３，ｈ２，ｈ１）を生成する。続いて、加算回路４４にて、シフトレジスタ４３にてシフト処理された８ビットの画像データ（０，０，０，０，ｈ４，ｈ３，ｈ２，ｈ１）に、第１グループと第２グループとの連続性を確保するためのオフセットデータ（０，０，０，１，１，１，１，１）を加算させる。
【００７３】
次に、画像データが（１，０，０，０，０，０）〜（１，０，１，１，１，１）である第３グループでは、前記シフトレジスタ４３は前記第３グループの前記画像データのうち、下位４ビットを抽出し、その４ビットの上位側にさらに４ビット（０，０，０，０）を付け加え、８ビットの画像データ（０，０，０，０，ｈ４，ｈ３，ｈ２，ｈ１）を生成する。そして、シフトレジスタ４３は、その８ビットの画像データ（０，０，０，０，ｈ４，ｈ３，ｈ２，ｈ１）の下位４ビットの値「ｈ１」〜「ｈ４」を１ビット左にシフトさせ、その最下位ビットを「０」にする。続いて、加算回路４４にて、シフトレジスタ４３にてシフト処理された８ビットの画像データ（０，０，０，ｈ４，ｈ３，ｈ２，ｈ１，０）に、第２グループと第３グループとの連続性を確保するためのオフセットデータ（０，０，１，１，０，０，０，０）を加算させる。
【００７４】
次に、画像データが（１，１，０，０，０，０）〜（１，１，１，１，１，１）である第４グループでは、前記シフトレジスタ４３は前記第４グループの前記画像データのうち、下位４ビットを抽出し、その４ビットの上位側にさらに４ビット（０，０，０，０）を付け加え、８ビットの画像データ（０，０，０，０，ｈ４，ｈ３，ｈ２，ｈ１）を生成する。続いて、加算回路４４にて、シフトレジスタ４３にてシフト処理された８ビットの画像データ（０，０，０，０，ｈ４，ｈ３，ｈ２，ｈ１）に、第３グループと第４グループとの連続性を確保するためのオフセットデータ（０，１，０，０，１，１，１，１）を加算させる。
【００７５】
このようにすることによって、図１２に示すように、画像データの関数としての出力電流が変曲点を有するものとすることができる。
【図面の簡単な説明】
【図１】本実施形態の有機ＥＬディスプレイの回路構成を示すブロック回路図である。
【図２】表示パネル部の内部回路構成を示すブロック回路図である。
【図３】単一ラインドライバを構成するデジタル・アナログ回路及びビット拡張回路の回路図である。
【図４】ビット拡張回路の構成図である。
【図５】ビット拡張回路にて行われる演算処理方法を説明するための図である。
【図６】ビット拡張回路にて行われる演算処理方法を説明するための図である。
【図７】ビット拡張回路にて行われる演算処理方法を説明するための図である。
【図８】ビット拡張回路にて行われる演算処理方法を説明するための図である。
【図９】本実施形態での画像データとデータ線駆動信号の電流値との関係を示す図である。
【図１０】第２実施形態を説明するためのモバイル型パーソナルコンピュータの構成を示す斜視図である。
【図１１】第２実施形態を説明するための携帯電話の構成を示す斜視図である。
【図１２】別例での画像データとデータ線駆動信号の電流値との関係を示す図である。
【図１３】電気光学装置で使用されていたデジタル・アナログ変換回路の回路図である。
【図１４】画像データとデータ線駆動信号の電流値との関係を示す図である。
【符号の説明】
１０ 電気光学装置
１１ 制御回路としてのコントローラ
１２ 表示パネル部
１４ ドライバ回路としてのデータ線駆動回路
１５ 画素回路
１６ 電流駆動素子としての有機ＥＬ素子
３０ 駆動回路としてのデジタル・アナログ変換回路
４０ 電子回路としてのビット拡張回路
４３ シフト回路としてのシフトレジスタ
４４ 補正回路としての加算回路
５０，６０ 電子機器
【発明の属する技術分野】
本発明は、電子回路、電気光学装置及び電子機器に関するものである。
【０００２】
【従来の技術】
液晶素子、有機ＥＬ素子といった電気光学素子を備えた電気光学装置の駆動方式の一つに、アクティブマトリクス駆動方式がある （例えば、特許文献１を参照）。
【０００３】
【特許文献１】国際公開番号ＷＯ９８／３６４０７号のパンフレット
【０００４】
【発明が解決しようとする課題】
ところで、人の視覚は、輝度階調に対して高次関数的となることが知られている。詳しくは、人の視覚は輝度階調が高くなるのに従って急激に低下する。従って、有機ＥＬ素子の輝度階調を前記画像データに対して線形に変化させても、輝度階調が高くなるのに従って、人に有機ＥＬ素子の輝度階調の変化を適確に知覚させることができない。このために、輝度階調を線形とした場合には、実際に出力されている階調数よりも人が感じる階調数は少なく認識される場合があり、結果として表示品質が低下することがある。
【０００５】
本発明は上記問題点を解消するためになされたものであって、その目的の一つは、デジタルデータに対応して所定の大きさの出力値を有するデジタル信号を生成させることができる電子回路、電気光学装置、及び電子機器を提供することにある。
【０００６】
【課題を解決するための手段】
本発明における電子回路は、ｊビット（ｊは自然数）のデジタルデータをシフトすることでｋビット（ｋは自然数）のデジタルデータに変換するシフト回路と、前記シフト回路と電気的に接続し、同シフト回路にて得られた前記ｋビットのデジタルデータを前記ｊビットのデジタルデータの変化に伴って連続して変化させるための補正回路とを備えた。
【０００７】
これによれば、ｊビットのデジタルデータに基づいて生成されるｋビットのデジタルデータを任意に変化させることができる。
この電子回路において、前記ｋビットのデジタルデータは、前記ｊビットのデジタルデータより大きい拡張デジタルデータであって、前記シフト回路は、前記ｊビットのデジタルデータの範囲を複数のグループに区分し、各グループ毎にそのデジタルデータをそのグループに応じて予め定められたビット数だけシフトして前記ｋビットのデジタルデータに変換させるようにした。
【０００８】
これによれば、ｊビットのデジタルデータを、高次関数的に変化するｋビットのデジタルデータにすることができる。
この電子回路において、前記補正回路は電気光学素子と電気的に接続され、前記ｊビットのデジタルデータは、前記電気光学素子の輝度を制御するための輝度階調データであり、前記ｋビットのデジタルデータは、前記電気光学素子に供給されるアナログ電流の電流量を与える拡張輝度階調データである。
【０００９】
これによれば、電気光学素子の輝度階調をｊビットの輝度階調データを任意に変化させることができる。
この電子回路において、前記補正回路は加算回路である。
【００１０】
これによれば、補正回路を容易に形成することができる。
この電子回路において、前記シフト回路は、前記ｊビットのデジタルデータの大きさに応じて、同ｊビットのデジタルデータをシフトさせるビット数を決定するようにした。
【００１１】
これによれば、ｊビットのデジタルデータに基づいて生成されるｋビットのデジタルデータを任意に変化させることができる。
この電子回路において、前記ｋビットのデジタルデータは、前記ｊビットの輝度階調データより大きい拡張デジタルデータであって、前記シフト回路は、前記ｊビットのデジタルデータの範囲を複数のグループに区分し、各グループ毎にそのデジタルデータをそのグループに応じて予め定められたビット数だけシフトして前記ｋビットのデジタルデータに変換させるようにした。
【００１２】
これによれば、ｊビットのデジタルデータを、高次関数的に変化するｋビットのデジタルデータにすることができる。
この電子回路において、前記シフト回路は、上位にシフトするものであり、値が大きいグループほど前記シフトするビット数を大きくするようにした。
【００１３】
これによれば、ｊビットの輝度階調データの大きさに対して急峻に増加するｋビットの拡張輝度階調データにすることができる。
本発明における電気光学装置は、ｊビット（ｊは自然数）の輝度階調データを出力する制御回路と、前記ｊビットの輝度階調データに基づいてアナログ駆動信号を生成する駆動回路と、前記アナログ駆動信号に基づいて電流駆動素子を駆動させる画素回路とを備え、前記駆動回路に、前記ｊビットの輝度階調データをシフトすることでｋビット（ｋは自然数）のデジタルデータに変換するシフト回路と、前記シフト回路と電気的に接続し、同シフト回路にて得られた前記ｋビットのデジタルデータを前記ｊビットの輝度階調データの変化に伴って連続して変化させるための補正回路とを備えた。
【００１４】
これによれば、ｊビットの輝度階調データに基づいて生成されるｋビットのデジタルデータを任意に変化させることができる。
この電気光学装置において、前記ｋビットのデジタルデータは、前記ｊビットの輝度階調データより大きい拡張デジタルデータであり、前記シフト回路は、前記ｊビットのデジタルデータの範囲を複数のグループに区分し、各グループ毎にそのデジタルデータをそのグループに応じて予め定められたビット数だけシフトして前記ｋビットのデジタルデータに変換させるようにした。
【００１５】
これによれば、電流駆動素子に供給される電流の電流量を高次関数的に変化させることができる。
この電気光学装置において、前記補正回路は加算回路である。
【００１６】
これによれば、電気光学装置の補正回路を容易に形成することができる。
この電気光学装置において、前記シフト回路は、前記ｊビットの輝度階調データの大きさに応じて、同ｊビットの輝度階調データをビットシフトさせるビット数を決定するようにした。
【００１７】
これによれば、ｊビットの輝度階調データに基づいて電流駆動素子の輝度階調を制御することができる電気光学装置を実現することができる。
この電気光学装置において、前記シフト回路は、上位にシフトするものであり、値が大きいグループほど前記シフトするビット数を大きくするようにした。
【００１８】
これによれば、ｊビットの輝度階調データの大きさに対して急峻に増加するｋビットの拡張輝度階調データにすることができる。その結果、電気光学装置は、特に高い輝度階調の領域においても、人に対してその電流駆動素子の輝度階調を適確に知覚させることができる。従って、電気光学装置の表示品質を向上させることができる。
【００１９】
この電気光学装置において、前記電流駆動素子は、ＥＬ素子である。
これによれば、ＥＬ素子の輝度階調を人に対して適確に知覚させることができる。
【００２０】
この電気光学装置において、前記ＥＬ素子は、発光層は有機材料で構成されている。
これによれば、有機ＥＬ素子の輝度階調を人に対して適確に知覚させることができる。
【００２１】
本発明における第１の電子機器は、上記の電子回路が実装されてなる。
これによれば、輝度階調が優れた表示ユニットを有した電子機器を提供することができる。
【００２２】
本発明の第１の電子機器は、上記の電気光学装置が実装されてなる。
これによれば、表示品質が優れた表示ユニットを有した電子機器を提供することができる。
【００２３】
【発明の実施の形態】
（第１実施形態）
以下、本発明を具体化した第１実施形態を図１〜９に従って説明する。図１は、電気光学装置として有機ＥＬディスプレイ１０の回路構成を示すブロック回路図を示す。図２は、表示パネル部の内部回路構成を示すブロック回路図を示す。有機ＥＬディスプレイ１０は、制御回路としてのコントローラ１１、表示パネル部１２、走査線駆動回路１３、及びドライバ回路としてのデータ線駆動回路１４を備えている。尚、本実施形態における有機ＥＬディスプレイ１０は、アクティブマトリクス駆動方式の有機ＥＬディスプレイである。
【００２４】
有機ＥＬディスプレイ１０のコントローラ１１、走査線駆動回路１３、及びデータ線駆動回路１４は、それぞれが独立した電子部品によって構成されていてもよい。例えば、コントローラ１１、走査線駆動回路１３、及びデータ線駆動回路１４が、各々１チップの半導体集積回路装置によって構成されていてもよい。又、コントローラ１１、走査線駆動回路１３、及びデータ線駆動回路１４の全部若しくは一部がプログラマブルなＩＣチップで構成され、その機能がＩＣチップに書き込まれたプログラムによりソフトウェア的に実現されてもよい。
【００２５】
コントローラ１１は、表示パネル部１２に表示を実行させるための制御信号及びｊビット（本実施形態では６ビット）のデジタルデータ（輝度階調データとしての画像データ）を走査線駆動回路１３及びデータ線駆動回路１４にそれぞれ出力する。尚、本実施形態では、説明の便宜上、画像データは６ビットのデジタル信号である。
【００２６】
表示パネル部１２は、図２に示すように、複数の画素回路１５がマトリクス状に配置された構造を成している。各画素回路１５は、その行方向に伸びる複数の走査線Ｙｎ（ｎ＝１〜Ｎ；ｎは整数）を介して走査線駆動回路１３に接続されている。又、各画素回路１５は、その列方向に伸びる複数のデータ線Ｘｍ（ｍ＝１〜Ｍ；ｍは整数）を介してデータ線駆動回路１４に接続されている。各画素回路１５は、その発光部が有機材料で構成された電気光学素子としての有機ＥＬ素子１６を有する。
【００２７】
画素回路１５は、前記データ線駆動回路１４から出力される駆動信号としてのデータ線駆動信号の電流Ｉｍに応じて有機ＥＬ素子１６の輝度階調を制御する電流プログラミング方式の画素回路である。詳しくは、画素回路１５は、その内部にデータ線駆動回路１４から出力されるデータ線駆動信号の電流値に対応した電流値を有する電流を有機ＥＬ素子１６に供給する電子回路が設けられている。そして、画素回路１５は、有機ＥＬ素子１６に前記データ線駆動信号の電流値に対応した電流が流れることにより有機ＥＬ素子１６の輝度階調が制御されるようになっている。
【００２８】
走査線駆動回路１３は、コントローラ１１から出力された画像データに基づいて、表示パネル部１２に設けられた複数の走査線Ｙｎのうち、１本の走査線を選択し、その選択された走査線に走査線駆動信号を出力する。そして、その走査線駆動信号によって、前記画素回路１５の有機ＥＬ素子１６が発光するタイミングを制御する。
【００２９】
データ線駆動回路１４は、コントローラ１１から出力される６ビットの画像データに基づいてデータ線駆動信号を生成する。詳しくは、データ線駆動回路１４は、各データ線Ｘｍとそれぞれ接続した複数の単一ラインドライバ２０が備えられている。単一ラインドライバ２０は、コントローラ１１から出力される画像データに基づいてデータ線駆動信号を生成し、その生成されたデータ線駆動信号をデータ線Ｘｍを介して各画素回路１５に出力する。そして、各画素回路１５にて、そのデータ線駆動信号の電流Ｉｍに対応した電流が有機ＥＬ素子１６に供給されることで有機ＥＬ素子１６の輝度階調が制御されるようになっている。尚、本実施形態では、コントローラ１１から出力される６ビットの画像データに基づいて、有機ＥＬ素子１６の輝度階調を６４階調制御させるようになっている。
【００３０】
単一ラインドライバ２０は、図３に示すように、駆動回路としてのデジタル・アナログ変換回路３０と、そのデジタル・アナログ変換回路３０の入力側に設けられた電子回路としてのビット拡張回路４０とを備えている。
【００３１】
デジタル・アナログ変換回路３０は、８ビットの電流出力型デジタル・アナログ変換回路である。デジタル・アナログ変換回路３０は、アナログ信号線３１ａ〜３１ｈと、８個の第１〜８スイッチングトランジスタ３２ａ〜３２ｈと、８個の第１〜８電流供給用トランジスタ３３ａ〜３３ｈと、デジタル入力信号線３４ａ〜３４ｈとを備えている。
【００３２】
アナログ信号線３１ａ〜３１ｈは互いに並列に配列され、アナログ出力端子Ｐｏに接続されている。アナログ信号線３１ａ〜３１ｈは、それぞれ、第１〜８スイッチングトランジスタ３２ａ〜３２ｈの各ドレインに接続されている。
【００３３】
第１〜８スイッチングトランジスタ３２ａ〜３２ｈは、その各ソースが、第１〜８電流供給用トランジスタ３３ａ〜３３ｈの各ドレインに接続されている。又、第１〜８スイッチングトランジスタ３２ａ〜３２ｈは、その各ゲートが、第１〜８デジタル信号線３４ａ〜３４ｈを介してビット拡張回路４０に接続されている。
【００３４】
第１〜８電流供給用トランジスタ３３ａ〜３３ｈは、その各ゲートが、それぞれ、電圧供給線３５を介して入力端子３６に接続されている。そして、各電流供給用トランジスタ３３ａ〜３３ｈは、その入力端子３６に基準電圧Ｖｏが印加されることによって、それぞれ、所定の電流値を有する電流を出力するようになっている。つまり、第１〜８電流供給用トランジスタ３３ａ〜３３ｈは、それぞれ所定の電流を出力する定電流源として機能するトランジスタである。
【００３５】
詳しくは、第１〜８電流供給用トランジスタ３３ａ〜３３ｈは、その利得係数βの相対比が、それぞれ、１：２：４：８：１６：３２：６４：１２８となるように設定されている。トランジスタの利得係数βは、β＝（μＣＷ／Ｌ）で定義される。ここで、μはキャリアの移動度、Ｃはゲート容量、Ｗはチャネル幅、Ｌはチャネル長である。従って、各第１〜８電流供給用トランジスタ３３ａ〜３３ｈの電流駆動能力比は、１：２：４：８：１６：３２：６４：１２８となり、第１〜８電流供給用トランジスタ３３ａ〜３３ｈからそれぞれ出力される電流の大きさＩａ〜Ｉｈは、以下の関係になる。
【００３６】
Ｉａ＝Ｉｂ／２＝Ｉｃ／４＝Ｉｄ／８＝Ｉｅ／１６＝Ｉｆ／３２＝Ｉｇ／６４＝Ｉｈ／１２８
又、第１〜８スイッチングトランジスタ３２ａ〜３２ｈのオン・オフ制御は、ビット拡張回路４０から出力されるｋビットの拡張デジタルデータとしての８ビットのデジタルデータによって行われる。８ビットのデジタルデータの最下位ビットは、利得係数が最も小さな（即ちβの相対値が１の）第１スイッチングトランジスタ３２ａに供給され、最上位ビットは、利得係数が最も大きな（即ちβの相対値が１２８の）第８スイッチングトランジスタ３２ｈに出力されるようになっている。
【００３７】
デジタル・アナログ変換回路３０のアナログ出力端子Ｐｏは、前記データ線Ｘｍ（ｍ＝１〜Ｍ）を介して各画素回路１５に接続されている。そして、デジタル・アナログ変換回路３０は、ビット拡張回路４０から出力されるデジタルデータに比例したデータ線駆動信号の電流Ｉｍをアナログ出力端子Ｐｏから出力する。
【００３８】
ビット拡張回路４０は、図４に示すように、入力ポート４１、第１〜８出力ポート４２ａ〜４２ｈ、ビットシフト回路としてのシフトレジスタ４３、及び、加算回路４４を備えている。
【００３９】
入力ポート４１は、データ線Ｌ１〜Ｌ６を介してコントローラ１１と接続されている。入力ポート４１ａ〜４１ｆは、コントローラ１１から出力された６ビットの画像データをデータ線Ｌ１〜Ｌ６を介してビット拡張回路４０にそれぞれ入力させる。
【００４０】
第１〜８出力ポート４２ａ〜４２ｈは、第１出力ポート４２ａ、第２出力ポート４２ｂ、・・・、第８出力ポート４２ｈの順に、第１デジタル信号線３４ａ、第２デジタル信号線３４ｂ、・・・、第８デジタル信号線３４ｈにそれぞれ接続されている。そして、各第１〜８出力ポート４２ａ〜４２ｈは、それぞれ、第１〜８デジタル信号線３４ａ〜３４ｈを介して、第１〜８スイッチングトランジスタ３２ａ〜３２ｈの各ゲートにそれぞれ接続されている。又、第１〜８出力ポート４２ａ〜４２ｈは、第１出力ポート４２ａ、第２出力ポート４２ｂ・・・、第８入力ポート４２ｈの順に、後記するシフトレジスタ４３及び加算回路４４にて演算処理された８ビットのデジタルデータの最下位ビットから最上位ビットの順に対応するように設定されている。尚、本実施形態では、前記デジタルデータは、拡張デジタルデータ及び拡張輝度階調データとしてのデジタルデータである。
【００４１】
シフトレジスタ４３は、複数の論理回路から構成されたものであって、コントローラ１１から出力される６ビットの画像データを８ビットのデジタルデータに拡張するとともにその拡張された８ビットのデジタルデータの各ビットをシフトさせる回路である。
【００４２】
加算回路４４は、シフトレジスタ４３にてシフトされた画像データに所定の８ビットのデータ値を加算させる回路である。
次に、ビット拡張回路４０にて行われる演算処理方法を図５〜７に従って説明する。尚、便宜上、コントローラ１１から出力される画像データの各ビットの値をｈｉ（ｉ＝１〜６）で示すこととする。
【００４３】
ビット拡張回路４０は、本実施形態では、コントローラ１１から出力される６ビットの画像データ（ｈ６，ｈ５，ｈ４，ｈ３，ｈ２，ｈ１）を、以下に示す４つのグループに分けて演算処理を行う。以下、それぞれのグループについて説明する。
【００４４】
１．第１グループ
第１グループは、画像データが（０，０，０，０，０，０）〜（０，０，１，１，１，１）である場合（階調１〜１６）のグループである。
【００４５】
ビット拡張回路４０は、そのシフトレジスタ４３が６ビットの画像データ（０，０，ｈ４，ｈ３，ｈ２，ｈ１）のうちの下位４ビットを抽出し、その４ビットの上位側にさらに４ビット（０，０，０，０）を付け加え、８ビットの画像データ（０，０，０，０，ｈ４，ｈ３，ｈ２，ｈ１）を生成する（図５参照）。そして、その８ビットの画像データ（０，０，０，０，ｈ４，ｈ３，ｈ２，ｈ１）が、そのまま拡張した８ビットの画像データ（０，０，０，０，ｂ４，ｂ３，ｂ２，ｂ１）として各出力ポート４２ａ〜４２ｈからそれぞれ出力される。
【００４６】
２．第２グループ
第２グループは、画像データが（０，１，０，０，０，０）〜（０，１，１，１，１，１）である場合（階調１７〜３２）のグループである。
【００４７】
ビット拡張回路４０は、そのシフトレジスタ４３が６ビットの画像データ（０，ｈ５，ｈ４，ｈ３，ｈ２，ｈ１）のうちの下位４ビットを抽出し、その４ビットの上位側にさらに４ビット（０，０，０，０）を付け加え、８ビットの画像データ（０，０，０，０，ｈ４，ｈ３，ｈ２，ｈ１）を生成する。そして、シフトレジスタ４３は、その８ビットの画像データ（０，０，０，０，ｈ４，ｈ３，ｈ２，ｈ１）の下位４ビットの値「ｈ１」〜「ｈ４」を１ビット左にシフトさせ、その最下位ビットを「０」にする（図６参照）。続いて、加算回路４４にて、シフトレジスタ４３にてシフト処理された８ビットの画像データ（０，０，０，ｈ４，ｈ３，ｈ２，ｈ１，０）に、予め記憶された８ビットのデータ（０，０，０，１，０，０，０，１）を加算させる。前記８ビットのデータ（０，０，０，１，０，０，０，１）はオフセットデータであって、シフトレジスタ４３にてシフト処理された８ビットの画像データ（０，０，０，ｈ４，ｈ３，ｈ２，ｈ１，０）の初期値を与えるオフセット値に対応する。つまり、第１グループと第２グループとの連続性を補償するためのデータである。そして，その加算された８ビットのデジタルデータが拡張した８ビットの画像データ［ｂ８（＝０），ｂ７（＝０），ｂ６，ｂ５，ｂ４，ｂ３，ｂ２，ｂ１（＝１）］として各出力ポート４２ａ〜４２ｈからそれぞれ出力される。
【００４８】
３．第３グループ
第３グループは、画像データが（１，０，０，０，０，０）〜（１，０，１，１，１，１）である場合（階調３３〜４８）のグループである。
【００４９】
ビット拡張回路４０は、そのシフトレジスタ４３が６ビットの画像データ（ｈ６，ｈ５，ｈ４，ｈ３，ｈ２，ｈ１）のうちの下位４ビットを抽出し、その４ビットの上位側にさらに４ビット（０，０，０，０）を付け加え、８ビットの画像データ（０，０，０，０，ｈ４，ｈ３，ｈ２，ｈ１）を生成する。そして、シフトレジスタ４３にて、その８ビットの画像データ（０，０，０，０，ｈ４，ｈ３，ｈ２，ｈ１）の下位４ビットの値「ｈ１」〜「ｈ４」を２ビット左にシフトさせ、下位２ビットを（０，０）にする（図７参照）。続いて、加算回路４４にて、前記シフトレジスタ４３にてシフト処理された８ビットの画像データ（０，０，ｈ４，ｈ３，ｈ２，ｈ１，０，０）に、予め記憶された８ビットのデータ（０，０，１，１，０，０，１，１）を加算させる。前記８ビットのデータ（０，０，１，１，０，０，１，１）は、オフセットデータであって、シフトレジスタ４３にてシフト処理された８ビットの画像データ（０，０，ｈ４，ｈ３，ｈ２，ｈ１，０，０）の初期値を与えるオフセット値に対応する。つまり、第２グループと第３グループとの連続性を補償するためのデータである。そして，その加算された８ビットのデジタルデータが拡張した８ビットの画像データ［ｂ８（＝０），ｂ７，ｂ６，ｂ５，ｂ４，ｂ３，ｂ２（＝１），ｂ１（＝１）］として各出力ポート４２ａ〜４２ｈからそれぞれ出力される。
【００５０】
４．第４グループ
第４グループは、画像データが（１，１，０，０，０，０）〜（１，１，１，１，１，１）である場合（階調４９〜６４）のグループである。
【００５１】
ビット拡張回路４０は、そのシフトレジスタ４３が６ビットの画像データ（ｈ６，ｈ５，ｈ４，ｈ３，ｈ２，ｈ１）のうちの下位４ビットを抽出し、その４ビットの上位側にさらに４ビット（０，０，０，０）を付け加え、８ビットの画像データ（０，０，０，０，ｈ４，ｈ３，ｈ２，ｈ１）を生成する。そして、シフトレジスタ４３にて、その８ビットの画像データ（０，０，０，０，ｈ４，ｈ３，ｈ２，ｈ１）の下位４ビットの値「ｈ１」〜「ｈ４」を３ビット左にシフトさせ、下位３ビットを（０，０，０）にする（図８参照）。続いて、加算回路４４にて、前記シフトレジスタ４３にてシフト処理された８ビットの画像データ（０，ｈ４，ｈ３，ｈ２，ｈ１，０，０，０）に、予め記憶された８ビットのデータ（０，１，１，１，０，１，１，１）を加算させる。前記８ビットのデータ（０，１，１，１，０，１，１，１）はオフセットデータであって、シフトレジスタ４３にてシフト処理された８ビットの画像データ（０，ｈ４，ｈ３，ｈ２，ｈ１，０，０，０）の初期値を与えるオフセット値に対応する。つまり、第３グループと第４グループとの連続性を補償するためのデータである。そして，その加算された８ビットのデジタルデータが拡張した８ビットの画像データ［ｂ８，ｂ７，ｂ６，ｂ５，ｂ４，ｂ３（＝１），ｂ２（＝１），ｂ１（＝１）］として各出力ポート４２ａ〜４２ｈからそれぞれ出力される。ここで、ビット拡張回路４０に入力される６ビットの画像データの上位２ビットは、当該６ビットの画像データが第１〜第４のどのグループに属するデータなのかを判別するためのビットとして使用する。
【００５２】
尚、前記したようにシフトレジスタ４３にて各ビットがシフトされる大きさは、第４のグループへ行くほど大きくなるようにした。このようにすることによって、ビット拡張回路４０から出力されるデジタルデータをその値が大きくなるのに従って、高次関数的に急峻に増加させることができる。
【００５３】
図９は、コントローラ１１から出力される６ビットの画像データに対する、アナログ出力端子Ｐｏから出力されるデータ線駆動信号の電流Ｉｍを示す。同図より、データ線駆動信号の電流Ｉｍを、コントローラ１１から出力される画像データが大きくなるのに従って、高次関数的に急峻に増加させることができた。その結果、有機ＥＬ素子１６の輝度を、その輝度階調が高くなるに従って高次関数的に急峻に増加させることができる。従って、輝度が高い領域においても、人は輝度階調の変化を適確に知覚することができるため、有機ＥＬディスプレイ１０の表示品質を向上させることができる。
【００５４】
次に、上記のように構成した有機ＥＬディスプレイ１０の特徴を以下に記載する。
（１）本実施形態では、コントローラ１１から出力される６ビットの画像データに対して、デジタル・アナログ変換回路３０から出力されるデータ線駆動信号の電流Ｉｍを高次関数的に変化させる８ビットのデジタルデータを生成するビット拡張回路４０を構成した。そして、前記ビット拡張回路４０をデジタル・アナログ変換回路３０の入力側に接続することで単一ラインドライバ２０を構成した。その結果、有機ＥＬ素子１６の輝度を、その輝度階調が高くなるに従って高次関数的に急峻に増加させることができる。このため、輝度が高い領域においても、人は輝度階調の変化を適確に知覚することができるため、有機ＥＬディスプレイ１０の表示品質を向上させることができる。
【００５５】
（２）本実施形態では、ビット拡張回路４０におけるシフト回路をシフトレジスタ４３で構成した。従って、複雑な回路を用いなくても、容易にビット拡張回路４０を構成することができる。又、シフトレジスタ４３を使用することによって、ビット拡張回路４０の規模が大きくなることを抑制することができる。
【００５６】
（３）本実施形態では、シフトレジスタ４３でのビットをシフトさせる大きさは第４グループへ行くほど大きくなるようにした。従って、コントローラ１１から出力される画像データが大きくなるのに従って、ビット拡張回路４０から出力されるデジタルデータを高次関数的に急峻に増加させることができる。従って、有機ＥＬディスプレイ１０の表示品質を向上させることができる。
【００５７】
（比較例）
上述の実施形態と比較するために、ビット拡張回路を備えていない単一ラインドライバについて、図１３を参照しながら説明する。
【００５８】
図１３は、前記データ線駆動回路に設けられた６ビット（６４階調）の画像データに応じたアナログ電流（駆動電流）を出力する電流出力型デジタル・アナログ変換回路の回路図である。
【００５９】
デジタル・アナログ変換回路７０は、アナログ出力信号線７１ａ〜７１ｆ、スイッチングトランジスタ７２ａ〜７２ｆ、電流供給用トランジスタ７３ａ〜７３ｆ、及び、デジタル入力信号線７４ａ〜７４ｆを備えている。
【００６０】
アナログ出力信号線７１ａ〜７１ｆは、互いに並列に接続され、出力端子７６に接続されている。アナログ出力信号線７１ａ〜７１ｆは、対応するスイッチングトランジスタ７２ａ〜７２ｆにそれぞれ接続されている。又、スイッチングトランジスタ７２ａ〜７２ｆは、対応する電流供給用トランジスタ７３ａ〜７３ｆにそれぞれ接続されている。
【００６１】
スイッチングトランジスタ７２ａ〜７２ｆの各ゲートは、デジタル入力信号線７４ａ〜７４ｆとそれぞれ接続され、該デジタル入力信号線７４ａ〜７４ｆは図示しないコントローラと接続されている。
【００６２】
電流供給用トランジスタ７３ａ〜７３ｆは、それぞれ所定の電流を出力する定電流源として機能するトランジスタである。電流供給用トランジスタ７３ａ〜７３ｆは、その利得係数βの相対比がそれぞれ、１：２：４：８：１６：３２となるように設定されている。つまり、前記電流供給用トランジスタ７３ａ〜７３ｆから出力される電流値の相対比はそれぞれ、１：２：４：８：１６：３２となる。
【００６３】
第１〜６電流供給用トランジスタ７３ａ〜７３ｆのオン・オフ制御は、前記コントローラから出力される６ビットの画像データによって行われる。６ビットの画像データの最下位ビットは、利得係数βが最も小さな（即ちβの相対値が１の）第１の電流供給用トランジスタ７３ａに供給され、最上位ビットは、利得係数βが最も大きな（即ちβの相対値が３２の）第６電流供給用トランジスタ７３ｆに供給される。そして、コントローラから出力される画像データに応じてスイッチングトランジスタ７２ａ〜７２ｆがオン・オフ制御され、その結果、出力ポート７６から前記画像データに応じたアナログ出力電流が出力される。
【００６４】
その結果、出力端子７６から出力されるアナログ出力電流は、図１４に示すように、画像データに対して線形に変化する。従って、前記画素回路では、前記データ線駆動回路から出力されたアナログ出力電流に対応した電流を有機ＥＬ素子に供給するので、有機ＥＬ素子の輝度階調は、前記画像データに対して線形に変化することとなる。
【００６５】
（第２実施形態）
次に、第１実施形態で説明した電気光学装置としての有機ＥＬディスプレイ１０の電子機器の適用について図１０及び図１１に従って説明する。有機ＥＬディスプレイ１０は、モバイル型のパーソナルコンピュータ、携帯電話、デジタルカメラ等種々の電子機器に適用できる。
【００６６】
図１０は、モバイル型パーソナルコンピュータの構成を示す斜視図を示す。図１０において、パーソナルコンピュータ５０は、キーボード５１を備え本体部５２と、前記有機ＥＬディスプレイ１０を用いた表示ユニット５３を備えている。この場合でも、有機ＥＬディスプレイ１０を用いた表示ユニット５３は前記実施形態と同様な効果を発揮する。この結果、輝度階調が優れた表示ユニット５３を有したモバイル型パーソナルコンピュータ５０を提供することができる。
【００６７】
図１１は、携帯電話の構成を示す斜視図を示す。図１１において、携帯電話６０は、複数の操作ボタン６１、受話口６２、送話口６３、前記有機ＥＬディスプレイ１０を用いた表示ユニット６４を備えている。この場合でも、有機ＥＬディスプレイ１０を用いた表示ユニット６４は前記実施形態と同様な効果を発揮する。この結果、輝度階調が優れた表示ユニット６４を有した携帯電話６０を提供することができる。
【００６８】
尚、発明の実施形態は、上記実施形態に限定されるものではなく、以下のように実施してもよい。
○上記実施形態では、ビット拡張回路４０により拡張されたデジタルデータは電流出力型デジタル・アナログ変換回路に入力されているが、もちろん、電圧出力型デジタル・アナログ変換回路に入力しても同様な効果を奏する。電圧出力型デジタル・アナログ変換回路を用いれば、液晶素子、電気泳動素子、無機ＥＬ素子等の電圧駆動型の電気光学素子への適用が可能となる。
【００６９】
○上記実施形態では、発光素子として有機ＥＬ素子１６を用いたが、例えば、ＬＥＤやＦＥＤ、ＳＥＤ（Ｓｕｒｆａｃｅ−Ｃｏｎｄｕｃｔｉｏｎ Ｅｌｅｃｔｒｏｎ−Ｅｍｉｔｔｅｒ Ｄｅｖｉｃｅ）等のその他の発光素子に適応してもよい。
【００７０】
○上記実施形態では、画像データは６ビットあって、デジタル・アナログ変換回路３０は８ビットであるとしたが、これに限定されることはなく、任意のビット数を有する画像データ及びデジタル・アナログ変換回路３０であってもよい。
【００７１】
○上記実施形態では、デジタル・アナログ変換回路３０から出力される電流Ｉｍが画像データに対して高次関数的に急峻に増加するように、ビット拡張回路４０のシフトレジスタ４３及び加算回路４４でのデータ処理を設定した。このビット拡張回路４０のシフトレジスタ４３及び加算回路４４でのデータ処理を前記データ処理とは異なる他のデータ処理を行うように設定してもよい。たとえば、画像データが（０，０，０，０，０，０）〜（０，０，１，１，１，１）である第１グループでは、前記シフトレジスタ記第１グループの前記画像データのうち、下位４ビットを抽出し、その４ビットの上位側にさらに４ビット（０，０，０，０）を付け加え、８ビットの画像データ（０，０，０，０，ｈ４，ｈ３，ｈ２，ｈ１）を生成する。そして、シフトレジスタ４３は、その８ビットの画像データ（０，０，０，０，ｈ４，ｈ３，ｈ２，ｈ１）の下位４ビットの値「ｈ１」〜「ｈ４」を１ビット左にシフトさせ、その最下位ビットを「０」にする。
【００７２】
次に、画像データが（０，１，０，０，０，０）〜（０，１，１，１，１，１）である第２グループでは、前記シフトレジスタ４３は前記第２グループの前記画像データのうち、下位４ビットを抽出し、その４ビットの上位側にさらに４ビット（０，０，０，０）を付け加え、８ビットの画像データ（０，０，０，０，ｈ４，ｈ３，ｈ２，ｈ１）を生成する。続いて、加算回路４４にて、シフトレジスタ４３にてシフト処理された８ビットの画像データ（０，０，０，０，ｈ４，ｈ３，ｈ２，ｈ１）に、第１グループと第２グループとの連続性を確保するためのオフセットデータ（０，０，０，１，１，１，１，１）を加算させる。
【００７３】
次に、画像データが（１，０，０，０，０，０）〜（１，０，１，１，１，１）である第３グループでは、前記シフトレジスタ４３は前記第３グループの前記画像データのうち、下位４ビットを抽出し、その４ビットの上位側にさらに４ビット（０，０，０，０）を付け加え、８ビットの画像データ（０，０，０，０，ｈ４，ｈ３，ｈ２，ｈ１）を生成する。そして、シフトレジスタ４３は、その８ビットの画像データ（０，０，０，０，ｈ４，ｈ３，ｈ２，ｈ１）の下位４ビットの値「ｈ１」〜「ｈ４」を１ビット左にシフトさせ、その最下位ビットを「０」にする。続いて、加算回路４４にて、シフトレジスタ４３にてシフト処理された８ビットの画像データ（０，０，０，ｈ４，ｈ３，ｈ２，ｈ１，０）に、第２グループと第３グループとの連続性を確保するためのオフセットデータ（０，０，１，１，０，０，０，０）を加算させる。
【００７４】
次に、画像データが（１，１，０，０，０，０）〜（１，１，１，１，１，１）である第４グループでは、前記シフトレジスタ４３は前記第４グループの前記画像データのうち、下位４ビットを抽出し、その４ビットの上位側にさらに４ビット（０，０，０，０）を付け加え、８ビットの画像データ（０，０，０，０，ｈ４，ｈ３，ｈ２，ｈ１）を生成する。続いて、加算回路４４にて、シフトレジスタ４３にてシフト処理された８ビットの画像データ（０，０，０，０，ｈ４，ｈ３，ｈ２，ｈ１）に、第３グループと第４グループとの連続性を確保するためのオフセットデータ（０，１，０，０，１，１，１，１）を加算させる。
【００７５】
このようにすることによって、図１２に示すように、画像データの関数としての出力電流が変曲点を有するものとすることができる。
【図面の簡単な説明】
【図１】本実施形態の有機ＥＬディスプレイの回路構成を示すブロック回路図である。
【図２】表示パネル部の内部回路構成を示すブロック回路図である。
【図３】単一ラインドライバを構成するデジタル・アナログ回路及びビット拡張回路の回路図である。
【図４】ビット拡張回路の構成図である。
【図５】ビット拡張回路にて行われる演算処理方法を説明するための図である。
【図６】ビット拡張回路にて行われる演算処理方法を説明するための図である。
【図７】ビット拡張回路にて行われる演算処理方法を説明するための図である。
【図８】ビット拡張回路にて行われる演算処理方法を説明するための図である。
【図９】本実施形態での画像データとデータ線駆動信号の電流値との関係を示す図である。
【図１０】第２実施形態を説明するためのモバイル型パーソナルコンピュータの構成を示す斜視図である。
【図１１】第２実施形態を説明するための携帯電話の構成を示す斜視図である。
【図１２】別例での画像データとデータ線駆動信号の電流値との関係を示す図である。
【図１３】電気光学装置で使用されていたデジタル・アナログ変換回路の回路図である。
【図１４】画像データとデータ線駆動信号の電流値との関係を示す図である。
【符号の説明】
１０ 電気光学装置
１１ 制御回路としてのコントローラ
１２ 表示パネル部
１４ ドライバ回路としてのデータ線駆動回路
１５ 画素回路
１６ 電流駆動素子としての有機ＥＬ素子
３０ 駆動回路としてのデジタル・アナログ変換回路
４０ 電子回路としてのビット拡張回路
４３ シフト回路としてのシフトレジスタ
４４ 補正回路としての加算回路
５０，６０ 電子機器
Claims (15)
- ｊビット（ｊは自然数）のデジタルデータをシフトすることでｋビット（ｋは自然数）のデジタルデータに変換するシフト回路と、
前記シフト回路と電気的に接続し、同シフト回路にて得られた前記ｋビットのデジタルデータを前記ｊビットのデジタルデータの変化に伴って連続して変化させるための補正回路と、
を備えたことを特徴とする電子回路。 - 請求項１に記載の電子回路において、
前記ｋビットのデジタルデータは、前記ｊビットのデジタルデータより大きい拡張デジタルデータであり、
前記シフト回路は、前記ｊビットのデジタルデータの範囲を複数のグループに区分し、各グループ毎にそのデジタルデータをそのグループに応じて予め定められたビット数だけシフトして前記ｋビットのデジタルデータに変換させるようにしたことを特徴とする電子回路。 - 請求項２に記載の電子回路において、
前記補正回路は電気光学素子と電気的に接続され、
前記ｊビットのデジタルデータは、前記電気光学素子の輝度を制御するための輝度階調データであり、
前記ｋビットのデジタルデータは、前記電気光学素子に供給されるアナログ電流の電流量を与える拡張輝度階調データであることを特徴とする電子回路。 - 請求項１乃至３のいずれか１つに記載の電子回路において、
前記補正回路は加算回路であることを特徴とする電子回路。 - 請求項１乃至４のいずれか１つに記載の電子回路において、
前記シフト回路は、前記ｊビットのデジタルデータの大きさに応じて、同ｊビットのデジタルデータをシフトさせるビット数を決定するようにしたことを特徴とする電子回路。 - 請求項５に記載の電子回路において、
前記シフト回路は、上位にシフトするものであり、値が大きいグループほど前記シフトするビット数を大きくするようにしたことを特徴とする電子回路。 - ｊビット（ｊは自然数）の輝度階調データを出力する制御回路と、
前記ｊビットの輝度階調データに基づいてアナログ駆動信号を生成する駆動回路と、
前記アナログ駆動信号に基づいて電流駆動素子を駆動させる画素回路とを含み、
前記駆動回路に、
前記ｊビットの輝度階調データをシフトすることでｋビット（ｋは自然数）のデジタルデータに変換するシフト回路と、
前記シフト回路と電気的に接続し、同シフト回路にて得られた前記ｋビットのデジタルデータを前記ｊビットの輝度階調データの変化に伴って連続して変化させるための補正回路と
を備えたことを特徴とする電気光学装置。 - 請求項７に記載の電気光学装置において、
前記ｋビットのデジタルデータは、前記ｊビットの輝度階調データより大きい拡張デジタルデータであり、
前記シフト回路は、前記ｊビットのデジタルデータの範囲を複数のグループに区分し、各グループ毎にそのデジタルデータをそのグループに応じて予め定められたビット数だけシフトして前記ｋビットのデジタルデータに変換させるようにしたことを特徴とする電気光学装置。 - 請求項７または８に記載の電気光学装置において、
前記補正回路は加算回路であることを特徴とする電気光学装置。 - 請求項７乃至９のいずれか１つに記載の電気光学装置において、
前記シフト回路は、前記ｊビットの輝度階調データの大きさに応じて、同ｊビットの輝度階調データをビットシフトさせるビット数を決定するようにしたことを特徴とする電気光学装置。 - 請求項１０に記載の電気光学装置において、
前記シフト回路は、上位にシフトするものであり、値が大きいグループほど前記ビットシフトさせるビット数を大きくするようにしたことを特徴とする電気光学装置。 - 請求項７乃至１１のいずれか１つに記載の電気光学装置において、
前記電流駆動素子は、ＥＬ素子であることを特徴とする電気光学装置。 - 請求項１２に記載の電気光学装置において、
前記ＥＬ素子は、発光層は有機材料で構成されていることを特徴とする電気光学装置。 - 請求項１乃至６のいずれか１つに記載の電子回路が実装されてなる電子機器。
- 請求項７乃至１３のいずれか１つに記載の電気光学装置が実装されてなる電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003198138A JP2004126525A (ja) | 2002-07-31 | 2003-07-16 | 電子回路、電気光学装置及び電子機器 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002223157 | 2002-07-31 | ||
| JP2003198138A JP2004126525A (ja) | 2002-07-31 | 2003-07-16 | 電子回路、電気光学装置及び電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004126525A true JP2004126525A (ja) | 2004-04-22 |
| JP2004126525A5 JP2004126525A5 (ja) | 2005-10-27 |
Family
ID=32300686
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003198138A Pending JP2004126525A (ja) | 2002-07-31 | 2003-07-16 | 電子回路、電気光学装置及び電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004126525A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100409304C (zh) * | 2004-08-10 | 2008-08-06 | 精工爱普生株式会社 | 阻抗变换电路、驱动电路及控制方法 |
-
2003
- 2003-07-16 JP JP2003198138A patent/JP2004126525A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100409304C (zh) * | 2004-08-10 | 2008-08-06 | 精工爱普生株式会社 | 阻抗变换电路、驱动电路及控制方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7486303B2 (en) | Circuit for adjusting gray-scale voltages of a self-emitting display device | |
| US7375711B2 (en) | Electro-optical device, method of driving the same and electronic apparatus | |
| JP4270322B2 (ja) | 画素へのプログラミング電流の供給 | |
| JP3950988B2 (ja) | アクティブマトリックス電界発光素子の駆動回路 | |
| US8570253B2 (en) | Digital/analog converter, display device using the same, and display panel and driving method thereof | |
| TWI430230B (zh) | 顯示裝置 | |
| TWI362024B (en) | Driver circuit of amoled with gamma correction | |
| JP2004004788A (ja) | 電子素子の制御回路、電子回路、電気光学装置、電気光学装置の駆動方法、及び電子機器、並びに電子素子の制御方法 | |
| JP2004126523A (ja) | 電子回路、電気光学装置及び電子機器 | |
| WO2004054114A1 (ja) | 半導体装置、デジタル・アナログ変換回路及びそれらを用いた表示装置 | |
| US7525520B2 (en) | Electronic circuit, electro-optical device, method of driving electro-optical device, and electronic apparatus | |
| CN106997752A (zh) | 用于显示装置的源极驱动器 | |
| KR100594832B1 (ko) | 전자 회로, 전기 광학 장치 및 전자 기기 | |
| KR100614479B1 (ko) | 전자 장치, 전기 광학 장치 및 전자 기기 | |
| US20040070578A1 (en) | Electronic circuit, electro-optical device, and electronic apparatus | |
| TWI404000B (zh) | 平面板顯示器用之驅動器 | |
| JP2003233347A (ja) | 画素へのプログラミング電流の供給 | |
| JP2006145926A (ja) | 画像表示装置及びその駆動回路 | |
| JP2004126525A (ja) | 電子回路、電気光学装置及び電子機器 | |
| JP2004004790A (ja) | 電子素子の制御回路、電子回路、電気光学装置、電気光学装置の駆動方法、及び電子機器、並びに電子素子の制御方法 | |
| JP2005148679A (ja) | 表示素子、表示装置、半導体集積回路及び電子機器 | |
| JP2004349814A (ja) | デジタル・アナログ変換回路、電気光学装置及び電子機器 | |
| JP2008181081A (ja) | 画像表示装置の駆動装置 | |
| JP6739163B2 (ja) | 半導体装置 | |
| JP2005079633A (ja) | デジタル・アナログ変換回路、電気光学装置及び電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050812 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050812 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060411 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060609 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070403 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080122 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080319 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080708 |