CN1655227A - 能够实现高速访问的图像存储器结构 - Google Patents

能够实现高速访问的图像存储器结构 Download PDF

Info

Publication number
CN1655227A
CN1655227A CNA2005100094495A CN200510009449A CN1655227A CN 1655227 A CN1655227 A CN 1655227A CN A2005100094495 A CNA2005100094495 A CN A2005100094495A CN 200510009449 A CN200510009449 A CN 200510009449A CN 1655227 A CN1655227 A CN 1655227A
Authority
CN
China
Prior art keywords
circuit
data
relevant
rectangular area
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005100094495A
Other languages
English (en)
Other versions
CN100401371C (zh
Inventor
降旗弘史
盐田顺洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1655227A publication Critical patent/CN1655227A/zh
Application granted granted Critical
Publication of CN100401371C publication Critical patent/CN100401371C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/393—Arrangements for updating the contents of the bit-mapped memory
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Image Input (AREA)

Abstract

一种图像存储器(12)，由存储单元阵列(27)、第一和第二区域选择电路(22，25)和写电路(23，26)组成。存储单元阵列包括以行列方式分布的存储元件(33)，每一个存储元件(33)都用于存储像素数据。第一区域选择电路(22)用于同时选择多个行地址，第二区域选择电路(25)用于同时选择多个列地址。写电路(23，26)用于将相同像素数据写入从存储元件(33)中选出的存储元件中，所选的存储元件与所述的行地址和列地址有关。

Description

能够实现高速访问的图像存储器结构
技术领域
本发明涉及图像存储器和使用该图像存储器的图像处理设备。更为确切地说，本发明涉及对用于将图像数据写入图像存储器的方法的改进。
背景技术
诸如液晶显示等显示设备通常集成了用于存储图像数据的图像存储器。这样设计的显示设备可存储由诸如CPU和数字信号存储器等图像处理器所产生的图像数据，并且通过使用存储在图像存储器中的图像数据来显示图像。
提高对图像存储器的访问速度是提高显示设备内图像处理速度的重要条件之一。例如，日本未决公开专利申请H07-295535公开了通过同步更新每一像素的像素数据来提高对图像存储器的访问速度的数据处理系统。
发明内容
本发明人发现，对于现有的数据处理系统，仍然存在提高对图像存储器的访问速度的空间。
根据本发明的一个方面，图像存储器是由存储单元阵列、第一和第二区域选择电路以及写电路组成。存储单元阵列包括以行列方式分布的存储元件，每一个存储元件都可存储像素数据。第一区域选择电路用于同时选择多个行地址，第二区域选择电路用于同时选择多个列地址。写电路用于将相同像素数据写入从存储元件中选出的存储元件中，其中所选的存储元件与所选的行地址和列地址有关。
这种图像存储器结构用于同时将多个像素的像素数据写入图像存储器，从而有效地提高了对图像存储器的访问速度。
根据本发明的另一方面，图像处理设备是由绘制电路和图像存储器组成。设计的绘制电路用于定义图像内的矩形区域，以便矩形区域包括有与相同像素数据有关的像素。图像存储器用于存储图像。图像存储器包括存储单元阵列、第一和第二区域选择电路以及写电路。存储单元阵列包括以行列方式分布的存储元件。第一区域选择电路用于同时选择与矩形区域有关的多个行地址，第二区域选择电路用于同时选择与矩形区域有关的多个列地址。写电路用于将相同的像素数据写入从存储元件中选出的存储元件中，所选的存储元件与所选的行地址和列地址有关。
根据本发明的又一方面，控制器驱动器是由控制电路、绘制电路、图像存储器、滤波器电路和驱动电路组成。控制电路从外部接收与图像有关的图像位图数据和与字符有关的字体数据。设计的绘制电路用于定义字符内的矩形区域，以便矩形区域包括有与相同像素数据有关的像素。图像存储器用于存储与字符有关的字符数据。滤波器电路用于合成图像位图数据和字符图像数据，以产生合成图像位图数据。驱动电路响应合成图像位图数据来驱动显示面板。图像存储器包括存储单元阵列、第一和第二区域选择电路以及写电路。存储单元阵列是由以行列方式分布的存储元件组成。第一区域选择电路用于同时选择与矩形区域有关的多个行地址，第二区域选择电路用于同时选择与矩形区域有关的多个列地址。写电路用于将相同像素数据写入从存储元件中选出的存储元件中，以在存储单元阵列上产生包括相同像素数据的字符图像数据，其中所选的存储元件与所选的行地址和列地址有关。
根据本发明的又再一方面，用于将图像数据写到包括有以行列方式分布的存储元件的图像存储器上的方法包括：
同时选择多个行地址；
同时选择多个列地址；以及
将相同像素数据写入从存储元件中选出的存储元件中，其中所选的存储元件与所选的行地址和列地址有关。
附图说明
为了更好地理解本发明，下面结合附图来详细讲述。
图1为示意性框图，示出了本发明第一实施例中的显示设备的实例结构；
图2A解释性地示出了现有图像存储器的写操作；
图2B解释性地示出了第一实施例中的图像存储器的写操作；
图3A解释性地描述了用于第一实施例中的矩形区域的一个优选写操作；
图3B解释性地描述了用于第一实施例中的矩形区域的又一个优选写操作；
图3C解释性地示出了用于第一实施例中的矩形区域的又一个优选写操作；
图4为流程图，示出了产生矩形区域数据的实例顺序；
图5为示意性框图，示出了第一实施例中的图像存储器的实例结构；
图6为电路图，示出了第一实施例中的Y区域选择电路的实例结构；
图7为概念性示意图，用于表示第一实施例中的Y区域选择电路的操作；
图8为电路图，示出了第一实施例中的Y区域选择电路的另一实例结构；
图9为电路图，示出了第一实施例中的Y区域选择电路的又一实例结构；
图10为概念性示意图，用于表示第一实施例中的Y区域选择电路的操作；
图11为流程图，示出了本发明第二实施例中的显示设备中所采用的笔画字体绘制电路的操作；
图12为流程图，示出了第二实施例中所采用的用于将一条直线的中心线细分成一组垂直线、水平线和点的算法；
图13为示意性框图，示出了第二实施例中的图像存储器的实例结构；
图14为示意性框图，示出了本发明第三实施例中的显示设备的实例结构；
图15为概念性示意图，示出了第三实施例中颜色板数据的内容；以及
图16为示意性框图，示出了第三实施例中显示设备的操作。
具体实施方式
应该知道，提供下列索引只是为了更好地理解本发明的详细说明。
[第一实施例]
1)整体设备结构
图1示意性地示出了根据本发明第一实施例的显示设备10的实例结构。在该实施例中，显示设备10用于实现笔画字体数据的高速处理。确切地说，显示设备10具有CPU(中央处理单元)1、控制器驱动器2、LCD(液晶显示)面板3和笔画字体处理电路4。LCD面板3包括有以矩阵形式分布的像素。通过一套x轴和y轴，在LCD面板3上定义了x-y坐标系统，其中x轴定义为沿着LCD面板3的水平方向，y轴定义为沿着其垂直方向。LCD面板3的各个像素是由x地址(也就是列地址)和y地址(也就是行地址)进行编址的。
CPU 1产生与包含在待显示在LCD面板3上的显示图像中的字符有关的字体数据6。字体数据6以笔画字体格式产生，它表示具有形状和线型的每一个字符。具体地说，字体数据6是由指令组成的，每一个指令表示包含在有关字符中的线。每一个指令包括控制点坐标、表示线型的类型数据、包括在线中的像素的像素数据、表示线宽的宽度数据。控制点用于定义线的位置和形状。像素数据通常包括以GRB格式来表示有关像素颜色的颜色数据。在典型结构中，使用其中存储用于所有可用字符的字体数据的字体存储器来产生字体数据6。
笔画字体处理电路4用于产生由字符组成的显示图像的图像数据。在该实施例中，产生的图像数据为位图格式。可以理解，下文中将通过笔画字体处理电路4产生的图像数据称为“位图数据5”。位图数据5是由用于表示LCD面板3内的每一像素颜色的像素数据组成。所产生的位图数据5经由CPU 1被传递到控制器驱动器2。
响应位图数据5，控制器驱动器2驱动LCD面板3，以在LCD面板3上显示期望图像。
笔画字体处理电路4具有笔画字体绘制电路11和图像存储器12。笔画字体绘制电路11依次解释包含在字体数据6中的指令，以响应字体数据6，在图像存储器12上生成对应于字符的位图数据5。笔画字体绘制电路11在图像存储器12上产生与字符有关的位图数据5的这种操作在下文中也可以用术语“绘制字符”来表示。使用图像存储器12作为产生位图数据5的工作区域。在笔画字体绘制电路11在图像存储器12上完成“绘制字符”之后，在图像存储器12上生成有关的位图数据5。然后将由笔画字体绘制电路11生成的位图数据5经由CPU 1传递到控制器驱动器2。
提高像素数据到图像存储器12的写入速度是提高笔画字体处理电路4的运行速度的重要方面之一。如图2A所示，现有图像存储器结构“逐个像素地”将像素数据写入图像存储器。例如，将与以三行三列方式排列的像素有关的像素数据的写操作细分成9次写操作。在该现有写方法中，为了写入像素数据，需要多个写周期；所需写周期的总个数等于与该像素数据有关的像素的个数。该现有方法不适用于快速生成位图数据5。
另一方面，该实施例的显示设备10通过利用每一字符是由单个颜色来绘制这一事实，实现了像素数据到图像存储器12的高速数据写入；与字符有关的所有像素都是用与字符颜色有关的相同像素数据来编程的。具体地说，如图2B所示，当使用相同像素数据来对像素进行编程时，所设计的第一实施例的图像存储器12对于与字符中特定矩形区域相关的一组像素，将其像素数据同步写入图像存储器12。由于与字符有关的像素通常用相同像素数据来编程，因此这种数据写入处理对于写入由字符构成的图像的图像数据来说是有优势的。下面来详细讲述笔画字体绘制电路11和图像存储器12的实例结构和操作。
2)笔画字体绘制电路的结构和操作
如上所述，笔画字体绘制电路11响应字体数据6，为图像存储器12提供“字符绘制”。
示意性地，笔画字体绘制电路11的操作如下：笔画字体绘制电路11根据字体数据6来识别待显示字符的形状，并且在所识别的字符中限定一组矩形区域，以便每一个矩形区域内的像素都用相同像素数据来编程。如后所述，用于表示字符的两个或更多的矩形区域可以相互重叠。
另外，如图1所示，笔画字体绘制电路11产生矩形区域数据13，其每一个都与矩形区域有关。矩形区域数据13包括有关矩形区域参考点的坐标、有关矩形区域沿着x轴方向的宽度“W”、有关矩形区域沿着y轴方向的高度“h”，以及有关矩形区域中所包含的像素的像素数据。每一个矩形区域的宽度“W”用分布于一行中的像素个数来表示，因此宽度“W”为自然数。相应地，每一个矩形区域的高度“h”用分布于一列中的像素个数来表示。在下文中将参考点的坐标集称为“参考坐标”，并且参考点的x和y坐标可以分别用符号“x0”和“y0”来表示。
矩形区域数据13内的参考坐标(x0，y0)用于指明每一个矩形区域的位置。需要注意的是，可以将参考坐标定义为矩形区域内任何位置的坐标。例如，可以将参考坐标定义为每一个矩形区域中心点的坐标，和/或定义为有关矩形区域的(多个)拐角的坐标。还需要注意的是，优选情况下每一个矩形区域的位置用其中心点的坐标来表示，因为这有助于计算每一个矩形区域的位置；以笔画字体格式表示的字体数据6，用有关字符中心线的形状和线型(包括每一个线的颜色)来表示每一个字符。在该实施例中，可以将参考坐标(x0，y0)定义为每一个矩形区域中心点的坐标。
将由笔画字体绘制电路11产生的矩形区域数据13传递到图像存储器12。将以矩形区域数据13描述的矩形区域内像素的像素数据写入图像存储器12，以完成“字符绘制”。将包含在特定矩形区域中的像素的像素数据同时写入图像存储器12，以实现对有关像素的像素数据的高速写入。
3)图像存储器的结构和操作
图5为框图，示意性地示出了图像存储器12的实例结构。图像存储器12是由Y地址控制电路21、Y区域选择电路22、字线解码器23、X地址控制电路24、X区域选择电路25、位线解码器26和存储单元阵列27组成。存储单元阵列27具有像素块33、字线31和位线32。每一个像素块33起到用于存储有关像素数据的像素数据存储元件的作用；像素块33与LCD面板3内的各个像素一一对应。每一个像素块33存储有关像素的像素数据。通过使用有关像素的一组x和y地址，可以对像素块33进行寻址。每一个像素块33是由分布于水平方向(x方向)的n个存储单元34组成，以在其中存储n位像素数据。在该实施例中，所设计的每一个像素块33存储由8位R(红色)数据、8位G(绿色)数据和8位B(蓝色)数据组成的24位像素数据。存储单元34位于字线31和位线32的各个相交处。通过使用期望像素的x和y地址对期望字线31和位线32进行寻址，可以访问用于存储期望像素的像素数据的一组存储单元34。
Y地址控制电路21根据有关矩形区域的y参考坐标“y0”和高度“h”，来计算矩形区域数据13中所表示的有关矩形区域的y地址的一组最大值“yMAX”和最小值“yMIN”。可以使用各种计算方法来确定有关矩形区域的y地址的最大值yMAX和最小值yMIN。
在一个实施例中，根据高度“h”是奇数还是偶数，可以使用不同的公式来确定最大值yMAX和最小值yMIN。在该实施例中，当高度“h”为奇数时，最大值yMAX和最小值yMIN可以使用如下公式来计算：
yMAX＝y0+h/2，以及
yMIN＝y0-h/2，
当高度“h”为偶数时，使用如下公式来计算：
yMAX＝y0+h/2，以及
yMIN＝y0-h/2-1，
可选情况下，当高度“h”为偶数时，最大值yMAX和最小值yMIN可以通过如下公式来计算：
yMAX＝y0+h/2-1，以及
yMIN＝y0-h/2，
在可选实施例中，不论高度“h”为奇数还是偶数，都可以通过如下公式来计算最大值yMAX和最小值yMIN：
yMAX＝y0+h，以及
yMIN＝y0，
相反，可以通过如下公式来计算最大值yMAX和最小值yMIN：
yMAX＝y0，以及
yMIN＝y0-h，
Y区域选择电路22响应有关矩形区域的最大值yMAX和最小值yMIN，将y地址信号“280”～“28M-1”输出到字线解码器23。还需要注意的是，符号“M”表示像素块33所分布的行数。这意味着像素的y地址的范围是0～M-1。Y区域选择电路22激活所选的与y地址yMAX～yMIN有关的(多个)y地址信号280～28M-1。应该知道，可以为单个写操作选择两个或更多的y地址。
字线解码器23响应y地址信号280～28M-1，激活所选的字线31。当选择了多个y地址时，同时激活与所选y地址有关的多个字线。这为有关的存储单元34和位线32之间提供了电气连接。
与Y地址控制电路21相类似，所设计的X地址控制电路24根据有关矩形区域的x参考坐标“x0”和宽度“W”，计算矩形区域数据13中所表示的矩形区域的x地址的最大值“xMAX”和最小值“xMIN”。可以使用各种计算方法来确定最大值xMAX和最小值xMIN。
在一个实施例中，根据宽度“W”是奇数还是偶数，可以使用不同的公式来确定最大值xMAX和最小值xMIN。在该实施例中，当宽度“W”为奇数时，最大值xMAX和最小值xMIN可以使用如下公式来计算：
xMAX＝x0+W/2，以及
xMIN＝x0-W/2，
而当宽度“W”为偶数时，使用如下公式来计算：
xMAX＝x0+W/2，以及
xMIN＝x0-W/2-1，
可选情况下，当宽度“W”为偶数时，最大值xMAX和最小值xMIN可以通过如下公式来计算：
xMAX＝x0+W/2-1，以及
xMIN＝x0-W/2，
在可选实施例中，不论宽度“W”为奇数还是偶数，都可以通过如下公式来计算最大值xMAX和最小值xMIN：
xMAX＝x0+W，以及
xMIN＝x0，
相反，可以通过如下公式来计算最大值xMAX和最小值xMIN：
xMAX＝x0，以及
xMIN＝x0-W。
X区域选择电路25响应有关矩形区域的x地址的最大值xMAX和最小值xMIN，将x地址信号290～29N-1提供到位线解码器26。x地址信号290～29N-1表示是否选择了各个x地址。需要注意的是，符号“N”表示像素块42所分布的列数。这意味着x地址的范围为0～N-1。X区域选择电路25激活所选的与一组所选x地址有关的(多个)x地址信号290～29N-1，也就是说，范围为xMIN～xMAX的x地址。应该知道，在单个写操作中可以选择多个x地址。通过使用由Y区域选择电路22选择的y地址和由X区域选择电路25选择的x地址来选择期望的(多个)像素块33。
位线解码器26响应x地址信号290～29N-1，将从与所选(多个)x地址有关的位线32中选出的位线32连接到用于将矩形区域数据13内的像素数据传递到图像存储器12的n个信号线。这完成了将像素数据写入所选的(多个)像素块33中，也就是说，将像素数据的数据位写入了所选的(多个)像素块33的有关存储单元34中。
上述结构允许图像存储器12选择位于有关矩形区域内的多行和/或多列上的像素块33，并且将像素数据同时写到所选的像素块33。
4)Y区域选择电路和X区域选择电路的结构和操作
图6为电路图，示出了Y区域选择电路22的实例结构。Y区域选择电路22具有传递栅410～41M-1、N-沟道晶体管420～42M-1、逻辑电路43和输出反相器440～44M-1。传递栅410～41M-1和N-沟道晶体管420～42M-1起到开关元件的作用。
传递栅410～41M-1在电源引脚49和50之间是串联的。将位于串联传递栅一端的传递栅410插入到电源引脚49和输出节点N0之间。将位于串联传递栅另一端的传递栅41M-1插入到输出节点NM-1和电源引脚50之间。将传递栅41i插入到输出节点Ni-1和输出节点Ni之间。换句话说，输出节点Ni将传递栅41i电气耦连到传递栅41i+1。
每一个传递栅41i+1都具有N-沟道MOS晶体管45i、P-沟道MOS晶体管46i和反相器47i。N-沟道MOS晶体管45i和P-沟道MOS晶体管46i具有共用耦连的源极和漏极。反相器47i的输入端和MOS晶体管的栅极连接到控制引脚48i，并且反相器47i的输出端连接到N-沟道MOS晶体管46i的栅极。
响应控制引脚480～48M-1的电势来分别接通或断开传递栅410～41M-1。当控制引脚480～48M-1降低到接地电势时，则断开传递栅410～41M-1。另一方面，当控制引脚480～48M-1升高到电源电势时，则接通传递栅410～41M-1。
将N-沟道MOS晶体管420～42M-1分别插入到输出节点N0～NM-1和接地引脚510～51M-1之间。将N-沟道MOS晶体管42i的漏极连接到输出节点Ni，并且将其源极连接到接地引脚51i。
逻辑电路43响应有关矩形区域y地址的最大值yMAX和最小值yMIN，来控制传递栅410～41M-1和N-沟道MOS晶体管420～42M-1。
下面来详细讲述逻辑电路43的结构。逻辑电路43具有解码器电路520～52M-1、解码器电路530～53M-1、反相器540、NAND栅542～54M-1和反相器550～55M-1。所设计的解码器电路520～52M-1响应矩形区域的y地址的最大值yMAX来升高或降低其输出；当最大值yMAX为“i”时，解码器电路52i将其输出降低到“低”电平；否则解码器电路52i将输出升高到“高”电平。相应地，当最大值yMIN为“i”时，解码器电路53i将其输出降低到“低”电平；当最大值yMIN不为“i”时，则将输出升高到“高”电平。将解码器电路520～52M-1的输出端分别经由反相器550～55M-1连接到N-沟道MOS晶体管420～42M-1的栅极。将位于端点处的解码器电路52M-1的输出端进一步经由反相器55M-1连接到传递栅41M的控制引脚48M。
另一方面，将用于接收最小值yMIN的解码器电路530的输出端连接到反相器540的输入端，并且将反相器540的输出端连接到控制引脚480。将其余解码器电路542～53M-1的输出端分别连接到NAND栅542～54M-1的第一输入端。将NAND栅542～54M-1的第二输入端分别连接到解码器电路520～52M-1的输出端。将NAND栅542～54M-1的输出端分别连接到控制引脚482～48M-1。
将输出反相器440～44M-1的输入端分别连接到输出节点“N0”～“NM-1”。从反相器440～44M-1的输出端输出y地址信号280～28M-1。
图7为概念性示意图，示出了Y区域选择电路22的实例操作；图7的解释假设最大值yMAX为3，最小值yMIN为1。当逻辑电路43接收有关矩形区域y地址的最大值yMAX和最小值yMIN时，逻辑电路43在接通其余传递栅41的同时，断开传递栅“41yMAX+1”和传递栅“41yMIN”。进而，逻辑电路43接通N-沟道MOS晶体管42yMAX，并且断开其余N-沟道MOS晶体管42。这导致输出节点NyMIN～NyMAX被降低到“低”电平，其余输出节点被升高到“高”电平。这导致y地址信号28yMIN～28yMAX被升高到“高”电平，而其余y地址信号28被降低到“低”电平，换句话说，选择了与有关矩形区域有关的y地址yMIN～yMAX 。
提高Y区域选择电路22的运行速度需要高速升高与待去激活的Y地址信号有关的输出节点；不过，如图6所示的Y区域选择电路22的结构不适用于有关输出节点的高速升高。具体地说，如图6所示的Y区域选择电路22的结构需要将期望的输出节点经由一个或更多的传递栅41连接到用于升高期望输出节点的电源引脚49或电源引脚50中的任一个。因此，由于传递栅41的接通电阻，期望输出节点的升高会令人不快地需要较长时间，特别是对于待升高的输出节点是经由大量传递栅41连接到电源引脚49(或电源引脚50)的情况。
为了减少升高期望输出节点所需的时间，优选情况下在将y地址信号280～28M-1驱动到期望电平之前，将输出节点N0～NM-1预充电到“高”电平。图8示出了Y区域选择电路22的优选结构，用于将输出节点N0～NM-1预充电到“高”电平。在该结构中，Y区域选择电路22额外还具有一组P-沟道MOS晶体管560～56M-1。将P-沟道MOS晶体管560～56M-1的源极连接到电源引脚570～57M-1，并且将其漏极连接到输出节点N0～NM-1。将预充电控制信号59输入到P-沟道MOS晶体管560～56M-1的栅极。响应预充电控制信号57的降低，将输出节点N0～NM-1分别电气连接到电源引脚570～57M-1。
用于提高Y区域选择电路22的运行速度的另一方法就是为与待激活的Y地址信号280～29M-1有关的输出节点提供高速降低。优选情况下该方法是通过使用两个或更多N-沟道MOS晶体管42来将期望输出节点降低到“低”电平而实现的。
图9为电路图，示出了Y区域选择电路22的实例结构，用于通过使用两个或更多MOS晶体管42来降低期望输出节点。如图9所示的Y区域选择电路22的结构与如图8所示的不同在于逻辑电路43的结构；图9的逻辑电路43另外还包括了NAND栅580～58M-1。将NAND栅58i的一个输入端连接到第一解码器52i的输出端和第二解码器53i的输出端，将NAND栅58i的另一个输入端连接到反相器55i的输出端。将NAND栅58i的输出端连接到N-沟道MOS晶体管42i的栅极。
图10为概念性示意图，用于表示图9所示的Y区域选择电路22的操作；图10的解释假设最大值yMAX为3，最小值yMIN为1。当逻辑电路43接收矩形区域y地址的最大值yMAX和最小值yMIN时，逻辑电路43在接通其余传递栅41的同时，断开传递栅41yMAX+1和传递栅41yMIN。另外，逻辑电路43在断开其余N-沟道MOS晶体管42的情况下，接通两个N-沟道MOS晶体管42yMAX和42yMIN。结果，输出节点NyMIN～NyMAX被降低到“低”电平，其余输出节点被升高到“高”电平。这导致y地址信号28yMIN～28yMAX被有选择地升高到“高”电平，换句话说，选择了与有关矩形区域有关的y地址yMIN～yMAX。
根据图10应该知道，图9的Y区域选择电路22通过使用用于降低期望输出节点NyMIN～NyMAX的两个N-沟道MOS晶体管42yMAX和42yMIN，有效地减少了降低期望输出节点NyMIN～NyMAX所需的时间。
应该知道，可选情况下可以将接地引脚连接到传递栅410和41M，而不是连接到电源引脚49和50；可选情况下可以将电源引脚连接到N-沟道MOS晶体管420～42M-1，而不是连接到接地引脚510～51M-1；并且可选情况下可以将接地引脚连接到P-沟道MOS晶体管560～56M-1，而不是连接到电源引脚570～57M-1。在该可选情况下，使用传递栅而不使用N-沟道MOS晶体管420～42M-1是合适的。
X区域选择电路25的结构和操作与Y区域选择电路22的基本类似。不同之处在于组成X区域选择电路25的元件个数，并且输入到X区域选择电路25或从X区域选择电路25输出的信号是不同的。X区域选择电路25接收有关矩形区域x地址的最大值xMAX和最小值xMIN，而不是y地址的最大值yMAX和最小值yMIN。进而，设计的X区域选择电路25输出X地址信号290～29M-1，而不是Y地址信号280～28M-1。而且，有关元件的个数根据待输出的地址信号个数的变化而变化。由于本领域的普通技术人员都明白对Y区域选择电路22的必要修改，因此省略了对X区域选择电路23的结构和操作的详细解释。
5)显示设备的操作
如上所述，设计的第一实施例中的显示设备通过使用笔画字体处理电路4来将以笔画字体格式表示的字体数据6转换成位图数据5，并且响应位图数据5来驱动LCD面板3。下面来详细讲述将字体数据6转换成位图数据5的实例处理。
回头参照图1，如后所述，笔画字体处理电路4的字体绘制电路11从字体数据6产生矩形区域数据13。字体绘制电路11确认用于组成待显示的每一个字符的线的形状，并且限定用于各个线的一组矩形区域，以便每一个矩形区域包括待用相同像素数据来进行编程的像素；组成字符的线是用一组矩形区域来表示的。然后字体绘制电路11为每一个矩形区域产生矩形区域数据13，以便矩形区域数据13表示x和y参考坐标x0和y0、有关矩形区域的宽度“W”、高度“h”，以及对有关像素进行编程的像素数据。在该实施例中，x和y参考坐标x0和y0被定义为每一个矩形区域的中心点。
对矩形区域进行合理的限定对于以较少步骤数来实现将所需像素数据写入到图像存储器12上来说是有效的。特别是，限定矩形区域对于减少与像素数据的数据写入有关的步骤数来说是有效的，以便两个或更多的矩形区域能够相互重叠。
在一个实施例中，如图3A所示，根据下面讲述的两个步骤，将分布于具有相同颜色的十字形区域中像素的像素数据写到图像存储器12：第一，将与第一矩形区域内以五行三列方式排列的具有相同颜色的像素有关的像素数据同时写到图像存储器12。随后同步写入第二矩形区域内与以三行和五列方式排式的具有相同颜色的像素有关的像素数据。需要注意的是，所限定的第二矩形区域与第一矩形区域相重叠。该处理有效地减少了写入与分布于十字形区域内像素有关的像素数据所必需的步骤数。与十字形区域有关的上述写方法也适用于写入分布于斜线中像素的像素数据。在优选实施例中，在与分布于斜线中的像素有关的像素数据的写操作中，沿着斜线的中心线扫描十字形区域的中心点。这以较少步骤数有效地实现了有关像素数据的数据写入。
进而，如图3C所示，通过限定矩形区域以覆盖整个有关线，可以同时写入与分布于沿着水平方向(x方向)延伸的有关线之内的像素有关的像素数据。对于沿着垂直方向(y方向)延伸的线来说，也是如此。以这种方式限定的矩形区域有效地减少了写入与分布于沿着水平或垂直方向延伸的线之内的像素有关的像素数据所需的步骤数。
图4示出了用于产生矩形区域数据13的字体绘制电路11的详细操作。字体绘制电路11为字体数据6中描述的每一个线提供了如后所述的处理操作。
字体绘制电路11确定待处理的每一个线是直线还是曲线。在有关线为直线的情况下，字体绘制电路11在步骤S01执行线绘制计算。在该线绘制计算中，字体绘制电路11根据位于待处理直线的中心线两端上的控制点坐标，计算一套x和y参考坐标x0和y0，以及用于表示每一个矩形区域的直线倾斜度的倾斜数据。进而，字体绘制电路11在步骤S02执行宽度/高度计算，它包括根据以字体数据6描述的有关直线的倾斜数据和宽度数据来计算每个矩形区域的宽度“W”和高度“h”。矩形区域数据13是通过执行线绘制计算和宽度/高度计算来产生的。
线绘制计算和宽度/高度计算中执行的处理操作取决于线绘制计算中计算的倾斜度。在待处理的直线为水平线(也就是沿着x方向的线)的情况下，如图3C所示，字体绘制电路11限定矩形区域以覆盖水平线，其中具有相同颜色的像素是以行列方式分布的。然后字体绘制电路11根据定义在待处理直线的中心线两端上的控制点坐标，计算有关矩形区域的x和y参考坐标x0和y0以及宽度W。另外，字体绘制电路11确定有关矩形区域的高度“h”作为以字体数据6描述的有关直线的宽度数据的值。x和y参考坐标x0和y0的定义使得x和y参考坐标x0和y0与有关直线的中心线的中值点相对应。
在待处理的直线为垂直线(也就是沿着y方向的直线)的情况下，执行类似的处理操作。字体绘制电路11限定矩形区域以覆盖垂直线，其中具有相同颜色的像素是以行列方式分布的。字体绘制电路11由位于该垂直线的中心线的两边缘上的控制点的坐标来计算矩形区域的高度“h”，并且确定矩形区域的宽度“W”作为以字体数据6描述的垂直线的宽度数据的值。
在待处理的直线为斜线的情况下，字体绘制电路11产生矩形区域数据13，以便有关斜线由多个矩形区域来表示。应该知道，这些矩形区域可以相互重叠，如图3B所示。具体地说，字体绘制电路11确定每一个矩形区域的x和y参考坐标x0和y0，以便x和y参考坐标x0和y0与位于斜线的中心线上的点相对应。进而，字体绘制电路11根据倾斜数据和与待处理的直线有关的宽度数据，计算每一个矩形区域的宽度“W”和高度“h”。
另一方面，在待处理的线为曲线的情况下，字体绘制电路11通过使用多个短直线来近似曲线。字体绘制电路11首先在步骤S03根据曲线的控制点坐标来确定用于近似曲线的线的个数，这可被称为分割数。进而，字体绘制电路11在步骤S04将有关曲线分成一组短直线，其总数等于分割数，并且计算通过分割有关曲线而获得的直线两端点的坐标来作为所获直线的控制点坐标。然后字体绘制电路11对每一个所获直线执行步骤S01和S02中定义的上述处理操作，以产生矩形区域数据13。
为各个矩形区域所确定的矩形区域数据13被依次传递到图像存储器12。响应矩形区域数据13，将位于每一个矩形区域内像素的像素数据同时写入图像存储器12中。该步骤有效地实现了在图像存储器12上高速地产生位图数据5。
6)阶段性结论
如前所述，当使用具有相同颜色的相同像素数据对有关像素进行编程时，第一实施例的显示设备10将分布于矩形区域中的多个像素的像素数据同步写到图像存储器12。换句话说，显示设备10将由相同颜色来表示的像素数据写入以多行多列方式分布的多个像素块33中。这样设计的显示设备10在产生位图数据5的过程中有效地提高了对图像存储器12的访问速度。
在该实施例中的笔画字体处理电路4中执行的图像处理操作适用于对诸如绘画图像等包含有大量与相同颜色有关的像素的图像进行处理。在这种情况下，将表示有关图像内所包括的图元的形状数据发送到图像存储器电路，然后该图像处理电路为图元限定一组矩形区域，以便每一个矩形区域包括与相同颜色有关的像素。图像处理电路产生了表示每一个矩形区域的位置、颜色、宽度和高度的矩形区域数据，并且根据所产生的矩形数据，将每一个矩形区域内像素的像素数据同时写入图像存储器。上述图像处理方法实现了在图像存储器上高速地产生与包含有大量相同颜色像素的图像有关的期望图像数据。
在可选实施例中，可以在图像存储器12上生成表示字符形状而不表示字符颜色的图像数据，而不是生成位图格式图像数据(也就是由RGB数据构建的位图数据5)。例如，可以在图像存储器12上生成二进制数据。在这种情况下，将位于待绘制字符内有关像素的像素数据设定为例如“1”，而将不位于该字符内的像素的像素数据设定为例如“0”。
第二实施例
在本发明的第二实施例中，对显示设备的结构和操作进行修改，以减少加载到笔画字体绘制电路11的处理操作量；对笔画字体绘制电路11的操作进行修改，如图11和图12所示，并且也对图像存储器12的结构进行修改，如图13所示。
图11示出了第二实施例中笔画字体绘制电路11的操作。笔画字体绘制电路11对包括在待显示字符内的每一个有关线执行如图11所示的操作。
对于有关线为曲线的情况，在步骤S11将曲线分成一组直线；对于有关线为直线的情况，就跳过步骤S11。
随后，在步骤S12以近似的方式将有关直线的中心线细分成一组垂直线、(多个)水平线和多个点。应该知道，在步骤S12待处理的有关直线可以是待处理的有关线，并且是通过细分曲线而获得的直线之一。
图12为流程图，示出了将一条有关直线的中心线细分成一组(多个)垂直线、(多个)水平线和(多个)点的算法。首先，在步骤S12-1获得有关直线中心线两端的坐标。在下文中将中心线的端点称为点“A”和“B”。然后在步骤S12-2，笔画字体绘制电路11确定点A和点B之间沿着x轴方向的距离“dx”，以及点A和点B之间沿着y方向的另一距离“dy”。距离“dx”和“dy”由如下公式表示：
dx＝|xA-xB|+1，以及
dy＝|yA-yB|+1，
这里(xA，yA)为点A(中心线的一个端点)的坐标，(xB，yB)为点B(中心线的另一个端点)的坐标。坐标xA、yA、xB和yB都是由用于表示有关像素地址的整数来表示的。应该知道，距离“dx”和“dy”也是整数，它是通过坐标(xA，yA)和坐标(xB，yB)来获得的。
接下来在步骤S12-3，通过比较距离“dx”和距离“dy”，来判定有关直线的中心线是“纵”线还是“横”线。
在步骤S12-4，当距离dx长于距离dy时，将中心线分成“dy”段水平线。例如，在作为有关中心线端点的点A和点B的坐标分别为(0，0)和(5，1)的情况下，将有关中心线分成两段水平线：也就是说，将有关中心线细分成其端点位于坐标(0，0)和(2，0)的第一水平线，以及其端点位于坐标(3，1)和(5，1)的第二水平线。
通过分割有关中心线获得的水平线的长度如下：
(a)当距离“dx”可被距离“dy”整除时，将所有水平线的长度确定为“dx/dy”。
(b)当距离“dx”不能被距离“dy”整除时，将“dy-{dx mod dy}”段水平线的长度确定为“dx/dy”，并且将其余“dx mod dy”段水平线的长度确定为“dx/dy-1”。
另一方面，在距离“dx”短于距离“dy”的情况下，在步骤S12-5将中心线细分成“dx”段垂直线。用于将该中心线细分成一组垂直线的方法与将中心线细分成水平线的方法是相同的。
在距离“dx”等于距离“dy”的情况下，在步骤S12-6将有关中心线细分成“dx”个(＝“dy”个)点。
在第二实施例中，为通过细分中心线产生的每一个水平线、垂直线和点来限定矩形区域；为每一个水平线、垂直线和点来确定表示每一个矩形区域位置的参考坐标。
在该实施例中，给定用于每一个矩形区域的两组参考坐标；两组参考坐标(x0，y0)和(x1，y1)的定义如下。对于水平线和垂直线，根据如下公式由位于水平线和垂直线两端的点“P”和“Q“的坐标(xP，yP)和(xQ，yQ)来确定参考坐标(x0，y0)和(x1，y1)。
x0＝max(xP，xQ)，
x1＝min(xP，xQ)，
y0＝max(yP，yQ)，以及
y1＝min(yP，yQ)，
另一方面，对于点，根据如下公式由有关点的坐标(xR，yR)来确定参考坐标(x0，y0)和(x1，y1)：
x0＝x1＝xR，以及
y0＝y1＝yR
笔画字体绘制电路11为每一个矩形区域产生矩形区域数据13，以便矩形区域数据13包括两组参考坐标(x0，y0)和(x1，y1)、宽度数据和像素数据，并且将所产生的矩形区域数据13提供给图像存储器12。如后所述，参考坐标(x0，y0)和(x1，y1)以及宽度数据用于计算每一个矩形区域的x地址的最大值xMAX和最小值xMIN，也用于计算每一个矩形区域的y地址的最大值yMAX和最小值yMIN；参考坐标和宽度数据表示有关矩形区域的位置、宽度和高度。
笔画字体绘制电路11响应包括了参考坐标(x0，y0)和(x1，y1)、宽度数据和像素数据的矩形区域数据13，将用于每一个矩形区域的有关像素的像素数据同时写入图像存储器12。
具体地说，y地址控制电路21根据参考坐标(x0，y0)、(x1，y1)和宽度数据来计算每一个矩形区域y地址的最大值yMAX和最小值yMIN。相应地，x地址控制电路24根据参考坐标(x0，y0)、(x1，y1)和宽度数据来计算每一个矩形区域x地址的最大值xMAX和最小值xMIN。
可以使用各种方法来计算最大值yMAX、最小值yMIN、最大值xMAX和最小值xMIN。
在一个实施例中，根据宽度“”是奇数还是偶数，使用不同的公式来计算最大值yMAX、最小值yMIN、最大值xMAX和最小值xMIN，宽度“”是用矩形区域数据13内的宽度数据来描述的。当宽度“”为奇数时，最大值xMAX和最小值xMIN、最大值yMAX和最小值yMIN可以由如下公式来计算：
xMAX＝x0+/2，
xMIN＝x1-/2，
yMAX＝y0+/2，以及
yMIN＝y1-/2
另一方面，当宽度“”为偶数时，最大值xMAX和最小值xMIN、最大值yMAX和最小值yMIN可以由如下公式来计算：
xMAX＝x0+/2，
xMIN＝x1-/2-1，
yMAX＝y0+/2，以及
yMIN＝y1-/2-1
可选情况下，当宽度“”为偶数时，最大值xMAX和最小值xMIN、最大值yMAX和最小值yMIN可以由如下公式来计算：
xMAX＝x0+/2-1，
xMIN＝x1-/2，
yMAX＝y0+/2-1，以及
yMIN＝y1-/2
在可选实施例中，不论宽度“”是奇数还是偶数，最大值xMAX和最小值xMIN、最大值yMAX和最小值yMIN可以由如下公式来计算：
xMAX＝x0+，
xMIN＝x0，
yMAX＝y0+，以及
yMIN＝y0
相反，最大值xMAX和最小值xMIN、最大值yMAX和最小值yMIN可以由如下公式来计算：
xMAX＝x0，
xMIN＝x0-，
yMAX＝y0，以及
yMIN＝y0-
然后Y区域选择电路22响应有关矩形区域y地址的最大值yMAX和最小值yMIN，选择y地址信号280～28M-1。选择了与范围为yMAX～yMIN的y地址有关的一个或多个y地址信号280～28M-1。
字线解码器23响应y地址信号280～28M-1，激活有关的字线31。当选择了多个y地址时，同时激活了两个或更多的字线31。将与所激活的字线31相连接的存储单元34电气连接到位线32。
相应地，X地址控制电路25响应有关矩形区域x地址的最大值xMAX和最小值xMIN，选择x地址信号290～29N-1。选择了与范围为xMAX～xMIN的x地址有关的一个或多个x地址信号290～29N-1。
位线解码器26响应x地址信号290～29N-1，将与所选x地址有关的位线32连接到用于将像素数据传递到图像存储器12的信号线。结果，像素数据被写入了所选的像素块33中。换句话说，像素数据的数据位被写入了所选像素块33内的有关存储单元34中。
第二实施例中的显示设备的一个优点是由笔画字体绘制电路11执行的计算操作非常简单；与第一实施例相比，它有效地减少了由笔画字体绘制电路11执行的处理量。这对于在图像存储器12上实现高速“字符绘制”来说是有效的。
第三实施例
图14为框图，示意性地示出了根据本发明第三实施例的显示设备20的实例。第三实施例的显示设备20集成了控制器驱动器，用于响应外部所输入的笔画字体数据来产生像素数据，并且根据所产生的像素数据来驱动LCD面板。所产生的像素数据存储在与第一和第二实施例所使用的图像存储器12具有相同结构的存储器中，用于同时写入与以多行多列方式排列的多个像素有关的像素数据。在第三实施例中来详细描述显示设备20。
在第三实施例中，显示设备20具有CPU 61、控制器驱动器62和包括了以矩阵方式分布的像素的LCD面板63。CPU 61为控制器驱动器62提供了与待显示在LCD面板63上的图像有关的显示数据。CPU61另外为控制器驱动器62提供了控制信号66和颜色板数据67。控制器驱动器62响应像素数据、控制信号66和颜色板数据67，用以驱动LCD面板63，从而在其上显示期望图像。
从CPU 61提供给控制器驱动器62的显示数据包括两类数据：与背景图像有关的位图数据64和与待叠加在背景图像上的字符有关的字体数据65。
位图数据64是由用RGB格式表示的像素数据组成，用于表示每一个像素的R、G和B灰度级。
字体数据65是用笔画字体格式表示的，用于描述待显示在LCD面板63上的字符。使用用于传递待显示字符的笔画字体格式对于减少显示数据的规模是有效的。一般地说，用笔画字体格式描述的字体数据的规模约为用位图格式描述的1/4。
在该实施例中，字体数据65指明使用了n位颜色标号而不是RGB数据的每一个字符的颜色。需要注意的是，当n位颜色标号用于指明其颜色时，用于表示特定字符的可用颜色数等于2n。对n位颜色标号进行定义，使得用于表示字符的可用颜色数要小于用于在LCD面板63上显示图像的可用颜色数。在该第三实施例中，每一个颜色标号的范围为0～3，用两个数据位来表示。使用颜色标号有一个优点，即用于存储显示数据的控制器驱动器62的存储容量较小。
颜色板数据67描述了以字体数据65描述的颜色标号和与可用颜色有关的RGB数据(也就是表示R、G、B灰度级的数据集)之间的关联。图15为解释图，概念性地示出了上述颜色板数据67的内容。例如，颜色标号“1”与“蓝色”有关(也就是与对应于“蓝色”的RGB数据有关)；另一颜色标号“2”与“红色”有关(也就是与对应于“红色”的RGB数据有关)；又一颜色标号“3”与“黄色”有关(也就是与对应于“黄色”的RGB数据有关)。
回头参照图14，控制器驱动器62具有控制电路71、图像显示存储器72、笔画字体绘制电路73、字体处理存储器74、字体显示存储器75、滤波器76、颜色板电路77和驱动电路78。控制电路71响应从CPU 62接收的控制信号66，以控制集成在控制器驱动器62内的电路。首先，控制电路71将从CPU 61接收的数据传送到合适的目的地。具体地说，控制电路71将位图数据64传送到图像显示存储器72，而将字体数据65传送到笔画字体绘制电路73。进而，控制电路71将颜色板数据67传送到颜色板电路77。最后，控制电路71将定时控制信号79提供给驱动电路78，以控制驱动电路78的运行时间，并且将计算控制信号80提供给滤波器76，以表示应该由滤波器76执行的计算。
图像显示存储器72从控制电路71接收与背景图像有关的位图数据64，并且存储所接收的位图数据64。
笔画字体绘制电路73的设计与根据第一实施例(或第二实施例)的笔画字体绘制电路11相类似。设计的笔画字体绘制电路73根据字体数据65来识别每一个有关字符的形状，并且限定一组矩形区域，以便每一个矩形区域包括与相同颜色有关的像素。如上所述，两个或更多的矩形区域可以相互重叠。进而，笔画字体绘制电路73为每一个矩形区域产生矩形区域数据81。矩形区域数据81包括的内容与第一实施例(或第二实施例)的矩形区域数据13的内容相类似，每一个矩形区域数据81表示了有关矩形区域的x和y参考坐标x0和y0，并且描述了有关矩形区域沿着x轴方向的宽度“W”和其沿着y轴方向的高度“h”，以及用于指明有关矩形区域颜色的颜色标号。需要注意的是，在矩形区域数据81中，每一个矩形区域的颜色是通过颜色标号而不是通过RGB数据来指明的。
字体处理存储器74的设计与第一实施例(或第二实施例)的图像存储器12的相类似，用于在其中存储由待显示字符的像素数据组成的用颜色标号来表示字符颜色的颜色标号数据82。字体处理存储器74根据从笔画字体绘制电路73接收的矩形区域数据81，产生颜色标号数据82。具体地说，字体处理存储器74依次从笔画字体绘制电路73接收矩形区域数据81，并且字体处理存储器74将在所传递的矩形区域数据81中描述的颜色标号数据同时写入与包括在有关矩形区域内的像素有关的像素块中。这实现了在字体处理存储器74上产生颜色标号数据82，从而完成了“字符绘制”。
字体显示存储器75从字体处理存储器74接收颜色标号数据82，然后将所接收的颜色标号数据82存储其中。存储在字体显示存储器器75中的颜色标号数据82用于在LCD面板63上显示期望的字符。
设计的滤波器76对待显示字符和背景图像进行合成；滤波器76通过执行诸如屏幕计算和α混合等图像计算来产生所合成的图像位图数据83，用于对字符和LCD面板63上的背景图像进行合成。滤波器76响应从控制电路71传来的控制信号80，以执行图像计算。当控制信号80指示滤波器76将背景图像按原样显示在LCD面板63上时，滤波器76简单地将与背景图像有关的位图数据64从图像显示存储器72传送到驱动电路78。另一方面，当控制电路71要求滤波器76执行用于合成字符和背景图像的图像计算时，滤波器76以成行的像素从图像显示存储器72接收位图数据64，并还从字体显示存储器75接收颜色标号数据82。参照存储在颜色板电路77中的颜色板数据67，滤波器76将用颜色标号来表示像素颜色的颜色标号数据82转换成相应的RGB数据。滤波器76根据由转换产生的RGB数据和位图数据64的RGB数据来执行图像计算，从而产生合成的图像位图数据83。
驱动电路78从滤波器76接收所选的背景图像的位图数据64和合成图像位图数据83之一，并且响应所接收的位图数据64或83来驱动LCD面板63的数据线(未显示)。响应从控制设备71接收的定时控制信号79来控制对LCD面板63的数据线的定时驱动。
需要注意的是，字体处理存储器74中产生的颜色标号数据82并不直接用于将字符显示在LCD面板63上。这避免了将不完整的字符显示在LCD面板63上。如前所述，在字体处理存储器74上产生颜色标号数据82包括依次解释字体数据6中所描述的指令；直到对所有的有关字符都完成了对矩形区域的矩形区域数据81进行处理的操作之后，在字体处理存储器74上才完成颜色标号数据82。与LCD面板63的刷新周期相比，完成颜色标号数据82所需的时间是不能被忽略的。结果，如果字体处理存储器74中产生的颜色标号数据82被直接用于显示在LCD面板63上，则将在LCD面板63上显示不完整的字符。其中对字体显示存储器75和字体处理存储器74分开提供的这种结构有效地避免了将不完整的字符显示在LCD面板63上。设计的控制器驱动器62在字体处理存储器74上完成颜色标号数据82之后，将颜色标号数据82从字体处理存储器74传递到字体显示存储器75。滤波器76和驱动电路77使用从字体显示存储器75接收的完整颜色标号数据82，以执行屏幕显示。这有效地避免了将不完整的字符显示在LCD面板63上。
图16为框图，示出了用于对期望字符和背景图像进行合成的控制器驱动器62的操作。
一旦从CPU 61接收与背景图像有关的位图数据64和与字符有关的字体数据65，控制电路71将位图数据64传送到图像显示存储器72，并且将字体数据65传送到笔画字体绘制电路73。位图数据64被写入图像显示存储器72。在颜色板数据67是从CPU 61传来的情况下，控制电路71将颜色板数据67传送到颜色板电路77。
笔画字体绘制电路73依次解释字体数据65中描述的指令，以识别待显示的每一个字符的形状。然后笔画字体绘制电路73限定用于每一个有关字符的矩形区域，并且产生与矩形区域有关的矩形区域数据81。接下来就是依次将矩形区域数据81从笔画字体绘制电路73传送到字体处理存储器74，以在字体处理存储器74上执行“字符绘制”。每一个矩形区域内包括的一整套像素的像素数据被同时写入字体处理存储器74中。这有效地提高了完成“字符绘制”的操作速度。作为“字符绘制”完成的结果，在字体处理存储器74上产生了颜色标号数据82。
在字体处理存储器74上完成颜色标号数据82之后，将颜色标号数据82传递到字体显示存储器75。与LCD面板63的刷新周期相比，将颜色标号数据82传递到字体显示存储器75是在短时间内执行的。
滤波器76从图像显示存储器72接收与背景图像有关的位图数据64，并且也从字体显示存储器75接收颜色标号数据82。然后滤波器76响应位图数据64和颜色标号数据82来产生合成图像位图数据83。滤波器76将颜色标号数据82的颜色标号转换成RGB数据，并且根据通过数据转换获得的RGB数据和位图数据64的RGB数据，产生合成图像位图数据83。驱动电路77响应从滤波器76接收的合成图像位图数据83，驱动LCD面板63，以便在LCD面板63上显示其中字符被叠加在背景图像上的图像。
总之，与第一实施例相类似，当有关像素的颜色彼此相同时，设计的第三实施例的显示设备20将分布在特定矩形区域中的多个像素的像素数据同时写入字体处理存储器74。这实现了在字体处理存储器74上高速产生颜色标号数据82。
另外，在第三实施例的显示设备20中，对通过颜色标号来表示每一个像素颜色的颜色标号数据82的使用有效地减少了字体处理存储器74和字体显示存储器75的存储容量。
最后，该第三实施例中控制器驱动器的结构通过传输笔画字体格式的字体数据65，有效地减少了传递到控制器驱动器62的显示数据规模。这有效地减少了控制器驱动器62的功耗。
虽然本发明是以具有一定特殊性的优选形式来描述的，但是应该知道，对其结构细节，以及部件的组合和布局等方面可以对该优选形式的公开内容进行更改，只要不偏离本文所声明的本发明的范围。

Claims (13)

1.一种图像存储器，包括：
存储单元阵列，它包括以行列方式分布的存储元件，每一个所述存储元件用于存储像素数据；
第一区域选择电路，用于同时选择多个行地址；
第二区域选择电路，用于同时选择多个列地址；以及
写电路，用于将相同像素数据写入从所述存储元件中选出的存储元件中，所述所选的存储元件与所述所选的行地址和列地址有关。
2.如权利要求1所述的图像存储器，其中所述存储单元阵列进一步包括在第一方向上延伸的多个字线，
其中每一个所述存储元件包括分布于所述第一方向上的一组存储单元，所述的一组存储单元与所述字线的有关之一相连接，
其中所述第一区域选择电路向所述写电路提供表示所述所选行地址的一组行地址信号，以及
其中所述写电路包括字线解码器，用于响应所述的一组行地址信号来选择至少一个所述字线，所述至少一个所述字线与所述所选的行地址有关。
3.如权利要求2所述的图像存储器，其中设计的第一区域选择电路接收所述所选行地址中的最大值yMAX和所述所选行地址中的最小值yMIN，并且响应所述最大值yMAX和所述最小值yMIN来产生所述一组行地址信号，
其中所述一组行地址信号包括第一至第M个行地址信号，
其中所述第一区域选择电路包括：
第一和第二共用引脚，具有从电源电势和接地电势中选出的一个；
第一至第M+1个串联开关，在所述第一和第二共用引脚之间串联；
第一至第M个引脚，具有所述电源电势和接地电势中的另一个；
第一至的M个节点，第i个节点连接在所述第i个串连开关和所述第i+1个串连开关之间；
第一至第M个并联开关，第i个并联开关连接在所述第i个引脚和所述第i个节点之间，以及
逻辑电路，
其中第i个行地址信号是响应所述第i个节点的电势产生的，
其中设计的所述逻辑电路接通所述第yMIN个串联开关和第yMAX+1个串联开关，并且断开其余的所述第一至第M+1个串联开关，并且
其中设计的所述逻辑电路接通所述第yMIN至第yMAX个并联开关中的至少一个，并且断开其余的所述第一至第M个并联开关。
4.如权利要求3所述的图像存储器，其中设计的所述逻辑电路接通所述第yMIN至第yMAX个并联开关中的多个。
5.如权利要求3所述的图像存储器，其中所述第一区域选择电路进一步包括与所述第一至第M个节点分别相连的第一至第M个预充电开关，设计的所述第一至第M个预充电开关响应预充电信号，将所述从所述电源电势和接地电势中选出的一个提供给所述第一至第M个节点。
6.如权利要求2所述的图像存储器，其中所述存储单元阵列进一步包括在第二方向上延伸的多个位线；
其中所述第二区域选择电路将表示所述所选列地址的一组列地址信号提供给所述写电路，以及
其中所述写电路包括位线解码器，它响应所述一组列地址信号来选择至少一个所述位线，所述至少一个所述位线与所述所选的列地址有关。
7.一种图像处理设备，包括：
绘制电路，用于限定图像内的矩形区域，以便所述矩形区域包括与相同像素数据有关的像素，
图像存储器，用于存储所述图像；
其中所述图像存储器包括：
存储单元阵列，包括以行列方式分布的存储元件；
第一区域选择电路，用于同时选择与所述矩形区域有关的多个行地址；
第二区域选择电路，用于同时选择与所述矩形区域有关的多个列地址；以及
写电路，用于将所述相同像素数据写入从所述存储元件中选出的存储元件中，所述所选的存储元件与所述所选的行地址和列地址有关。
8.如权利要求7所述的图像处理设备，其中设计的所述绘制电路产生表示所述矩形区域的位置、宽度和高度的矩形区域数据，
其中所述第一区域选择电路响应所述矩形区域的所述位置和所述高度来选择所述多个所述行地址，以及
其中所述第二区域选择电路响应所述矩形区域的所述位置和所述宽度来选择所述多个所述列地址。
9.如权利要求7所述的图像处理设备，其中所述图像是由字符组成的。
10.如权利要求7所述的图像处理设备，其中所述图像是由绘画图像组成的。
11.一种控制器驱动器，包括：
控制电路，它从外部接收与图像有关的图像位图数据和与字符有关的字体数据；
绘制电路，用于限定所述字符内的矩形区域，以便所述矩形区域包括与相同像素数据有关的像素；
图像存储器，用于存储与所述字符有关的字符图像数据；
滤波器电路，用于合成所述图像位图数据和所述字符图像数据，以产生合成图像位图数据；以及
驱动电路，它响应所述合成图像位图数据来驱动显示面板，
其中所述图像存储器包括：
存储单元阵列，它包括以行列方式分布的存储元件；
第一区域选择电路，用于同时选择与所述矩形区域有关的多个行地址；
第二区域选择电路，用于同时选择与所述矩形区域有关的多个列地址；以及
写电路，用于将所述相同像素数据写入从所述存储元件中选出的存储元件中，以在所述存储单元阵列上产生包括了所述相同像素数据的所述字符图像数据，所述所选的存储元件与所述所选的行地址和列地址有关。
12.如权利要求11所述的控制器驱动器，进一步包括：
颜色板电路，用于存储描述颜色标号与RGB数据之间关联的颜色板数据，所述每一个颜色标号都与颜色有关，
其中所述相同像素数据包括了与所述矩形区域内所述像素有关的颜色标号，
其中所述图像位图数据是由表示所述图像内每一个像素的颜色的第一RGB数据组成的，并且
其中所述滤波器电路将在所述字符图像数据中描述的颜色标号转换成第二RGB数据，并且为所述第一和第二RGB数据提供图像计算，以产生所述合成图像位图数据。
13.一种将图像数据写到包括有以行列方式分布的存储元件的图像存储器的方法，所述方法包括：
同时选择多个行地址；
同时选择多个列地址；以及
将相同像素数据写入选出的那些所述存储元件中，所述所选的存储元件与所述所选的行地址和列地址有关。
CNB2005100094495A 2004-02-10 2005-02-08 能够实现高速访问的图像存储器结构 Expired - Fee Related CN100401371C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004034286 2004-02-10
JP2004034286 2004-02-10

Publications (2)

Publication Number Publication Date
CN1655227A true CN1655227A (zh) 2005-08-17
CN100401371C CN100401371C (zh) 2008-07-09

Family

ID=34697889

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100094495A Expired - Fee Related CN100401371C (zh) 2004-02-10 2005-02-08 能够实现高速访问的图像存储器结构

Country Status (3)

Country Link
US (1) US7760571B2 (zh)
EP (1) EP1564746B1 (zh)
CN (1) CN100401371C (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101192397B (zh) * 2006-11-27 2011-12-07 瑞萨电子株式会社 用于显示控制的半导体集成电路器件
CN104981838A (zh) * 2012-12-27 2015-10-14 英特尔公司 优化图像存储器访问
CN105657308A (zh) * 2016-01-04 2016-06-08 厦门理工学院 一种dmd系统及dmd控制方法
CN107018297A (zh) * 2015-11-27 2017-08-04 钰立微电子股份有限公司 图像获取装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007293606A (ja) * 2006-04-25 2007-11-08 Matsushita Electric Ind Co Ltd 画像処理装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63177392A (ja) * 1987-01-19 1988-07-21 Toshiba Corp 半導体記憶装置
JPH07109701B2 (ja) * 1987-11-30 1995-11-22 株式会社東芝 キャッシュメモリ
JPH0821239B2 (ja) * 1988-11-16 1996-03-04 三菱電機株式会社 ダイナミック型半導体記憶装置およびそのテスト方法
EP0446847B1 (en) * 1990-03-12 1998-06-17 Nec Corporation Semiconductor memory device having improved write function
FR2680619B1 (fr) * 1991-08-21 1993-12-24 Sgs Thomson Microelectronics Sa Predicteur d'image.
TW330265B (en) * 1994-11-22 1998-04-21 Hitachi Ltd Semiconductor apparatus
JP2656754B2 (ja) 1995-05-08 1997-09-24 株式会社日立製作所 画像データ処理装置及びそれを用いたシステム
JP3240897B2 (ja) * 1995-11-29 2001-12-25 日本電気株式会社 半導体記憶装置
JP3280867B2 (ja) * 1996-10-03 2002-05-13 シャープ株式会社 半導体記憶装置
CN1372681A (zh) * 1999-08-30 2002-10-02 字原技术有限公司 用于存储和显示符号的方法和装置
JP3501989B2 (ja) * 1999-10-29 2004-03-02 松下電器産業株式会社 電子装置
US7573939B2 (en) * 2002-01-11 2009-08-11 Sony Corporation Memory cell circuit, memory device, motion vector detection device, and motion compensation prediction coding device

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101192397B (zh) * 2006-11-27 2011-12-07 瑞萨电子株式会社 用于显示控制的半导体集成电路器件
CN104981838A (zh) * 2012-12-27 2015-10-14 英特尔公司 优化图像存储器访问
CN104981838B (zh) * 2012-12-27 2020-06-09 英特尔公司 优化图像存储器访问
CN107018297A (zh) * 2015-11-27 2017-08-04 钰立微电子股份有限公司 图像获取装置
CN107018297B (zh) * 2015-11-27 2020-10-13 钰立微电子股份有限公司 图像获取装置
CN105657308A (zh) * 2016-01-04 2016-06-08 厦门理工学院 一种dmd系统及dmd控制方法
CN105657308B (zh) * 2016-01-04 2019-04-02 厦门理工学院 一种dmd系统及dmd控制方法

Also Published As

Publication number Publication date
EP1564746B1 (en) 2013-04-10
US20050206955A1 (en) 2005-09-22
CN100401371C (zh) 2008-07-09
US7760571B2 (en) 2010-07-20
EP1564746A3 (en) 2005-11-30
EP1564746A2 (en) 2005-08-17

Similar Documents

Publication Publication Date Title
CN100351896C (zh) 用于驱动显示面板的驱动控制器
CN1186677C (zh) 显示装置
CN1270287C (zh) 显示设备
CN1213394C (zh) 移位寄存器和电子设备
CN1199142C (zh) 电光装置及其驱动方法、有机电致发光显示装置以及电子装置
CN1284129C (zh) 显示系统及显示控制器
CN1892790A (zh) 集成电路装置及电子设备
CN1194331C (zh) 扫描驱动电路、显示装置、电光装置及扫描驱动方法
CN1308809C (zh) 控制驱动器及使用该控制驱动器的显示装置
CN1613104A (zh) 液晶显示器及其驱动方法
CN1273859C (zh) 有源矩阵基板和显示装置
CN1230007C (zh) 图象处理电路、图象显示装置以及图象处理方法
CN1625764A (zh) 液晶显示器及修改其灰度信号的方法
CN1422420A (zh) 显示装置定时信号产生电路和包括该定时信号产生电路的显示装置
CN1758319A (zh) 伽马校正电路、显示驱动器、光电装置及电子设备
CN1892794A (zh) 集成电路装置及电子设备
CN1892795A (zh) 集成电路装置及电子设备
CN1975852A (zh) 采用时分驱动和翻转驱动的lcd面板驱动
CN1437084A (zh) 基准电压发生电路和方法、显示驱动电路、显示装置
CN1424639A (zh) 输入装置和输入输出装置
CN1073242C (zh) 液晶显示装置的取代方法,液晶显示装置,电子器械及驱动电路
CN1750107A (zh) 图像处理及传输设备、显示器、图像处理及传输方法
CN1201279C (zh) 电光元件的驱动方法、驱动装置和电子装置
CN1734548A (zh) 阻抗变换电路、驱动电路及控制方法
CN1655227A (zh) 能够实现高速访问的图像存储器结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: RENESAS ELECTRONICS CO., LTD.

Free format text: FORMER NAME: NEC CORP.

CP01 Change in the name or title of a patent holder

Address after: Kanagawa, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Patentee before: NEC Corp.

CP02 Change in the address of a patent holder

Address after: Tokyo, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Patentee before: Renesas Electronics Corporation

CP02 Change in the address of a patent holder
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080709

Termination date: 20190208

CF01 Termination of patent right due to non-payment of annual fee