CN1917375A - 数字模拟转换电路 - Google Patents

Abstract

本发明的目的在于提供一种使利用电容比的数字模拟转换正确地进行的数字模拟转换电路。其中，第0位数据经充电控制晶体管420－0，供给至电容器430－0；第1位数据经充电控制晶体管420－1，供给至电容器430－1；第2位数据经充电控制晶体管420－2，供给至电容器430－2。并且，与电容比设定为1∶2∶4的电容器430－0、430－1、430－2相对应，将充电控制晶体管420－0、420－1、420－2的晶体管尺寸设定为1∶2∶4。借此，可以在相同的条件下对电容器430－0、430－1、430－2进行充电。

Description

数字模拟转换电路

技术领域

[0001]本发明涉及一种利用电容器的电容比的数字模拟转换电路。

背景技术

[0002]以往至今，液晶显示装置等平面面板型显示装置广为普及的。尤其是，对便携式设备而言，需要小型轻量的显示装置，例如于移动电话机等中，主要利用液晶显示装置。

[0003]为了显示高清晰度的图像，该液晶显示装置利用每个显示象素具有象素电路且可以进行高清晰度显示的主动矩阵型。

[0004]在此，于液晶显示装置中，将对应亮度的数据电压施加于液晶来进行显示。因此，供给于各象素的数据信号为模拟信号另一方面，优选的是，供给于液晶显示装置的图像信号大多以数字图像信号，在这种情况下情况的液晶显示装置中，进行数字模拟转换后才对各象素供给模拟数据信号。

[0005]于数字模拟转换电路中，将电源电压进行电阻分压以产生对应数字数据之值的电压。但是，随着数字数据的位数变大，而使电阻的段数变大，1段的电压值变小，因此要维持其精度是有困难的。另一方面，已知有一种对应数字数据各位的加权设定电容器的电容比，且对该各电容器设定对应于各位的[1]、[0]的电压，并将借此而得的电荷量所对应的电压当作输出模拟电压的数字模拟转换电路。

[0006]所以，利用该电容比的数字模拟转换电路，较容易获得比较小的电压。因此，通过将利用电阻分压的数字模拟转换电路与利用电容比的数字模拟转换电路加以组合，而适用于位数较多的数字数据的变换。

[0007]关于如前所述的数据信号的数字模拟转换，例如专利文献1等有所记载。

[0008][日本专利文献1]特开2003-29725号公报

发明内容

(发明所欲解决的课题)

[0009]在此，于利用上述电容比的数字模拟转换电路中，为了提升其转换的精度，故有必要对各电容器正确进行充电。但是，于显示装置中，必须将一个接着一个送来的图像信号依序进行处理，而难以对电容器正确进行充电的情况也很多。

(解决课题的手段)

[0010]本发明所涉及的数字模拟转换电路具有：电容值相异的若干电容器，对应数字数据的各位而设置，其电容值对应各位的加权而决定；输出装置，输出对应充电于该若干电容器的电荷合计所得的电荷量、及若干电容器的合计电容值所决定的模拟电压；充电控制晶体管，设于所述数字数据往所述若干电容器的路径，并控制各位电压对电容器的供给；其中，充电控制晶体管的大小对应于所连接的所述电容器的电容值而设定。

[0011]另外，所述若干个电容器一端连接于对应的充电控制晶体管，另外一端则共通连接于电源；所述输出装置优选的是，使所述若干个电容器一端短路，从该处输出所述模拟电压。

[0012]另外，优选的是，所述若干个电容器一端连接于对应的充电控制晶体管；所述输出装置于所述若干电容器两端设定相同的电压，之后使所述充电控制晶体管导通(ON)，借此，从所述若干个电容器的另外一端输出所述模拟电压。

(发明效果)

[0013]依据本发明，依据所对应的电容器的电容而决定充电控制晶体管的尺寸。例如，从LSB侧开始为第1位、第2位、第3位，则晶体管尺寸为1、2、4。借此使各位皆有对电容器充分的电荷(电流)供给能力，而可以更正确的进行数字模拟转换。而且，可以使因充电控制晶体管的MOS电容产生的电压变化相同。

附图说明

[0118]图1是显示用以将实施例所涉及的液晶显示装置的视频数据供给至象素电路的构成图。

图2是显示将闩锁型电压移位电路(SRAM16)与该SRAM16的输出进行闩锁的闩锁电路(SRAM18)的构成图。

图3是显示DAC20的高阶位转换的构成图。

图4是显示DAC20的低阶位转换及放大器22的构成例的附图。

图5A是用以说明关于放大器22的电路动作的附图。

图5B是用以说明关于放大器22的电路动作的附图。

图6是显示用以消除放大器22的缓冲放大器452的输出误差的其它电路例图。

图7是显示关于DAC20的低阶位的其它构成例图。

图8是显示切换开关24的构成图。

图9是显示白信号与黑信号的波形图。

图10是显示数据线的预充电用的构成图。

图11是显示设置2条电容线的象素电路的构成的概略构成图。

图12是用以说明对于液晶的电压施加状态的附图。

图13是显示各种信号的波形图。

图14是关于视频数据导入的时序图。

图15是关于模拟视频信号输出的时序图。

[0119]  主要组件符号说明

10      视频线

12，24  开关

14      水平传输缓存器

16，18  SRAM

20      DAC

22      放大器

24a     第1切换部

24b     第2切换部

26      DL数据线

100     象素电路

110     象素TFT

112    液晶组件

114    保持电容

120    垂直驱动器

122    SC驱动器

210，212，214，216，230，232，410，412，460，462，470  TFT

300    基准电压产生电路

300a，300b  基准电压放大器

310，312，314，316    译码器

410-0，410-1，410-2   TFT

412-0，412-1，412-2   TFT

420-0，420-1，420-2   充电控制晶体管

420-r                 充电控制TFT

430-0，430-1，430-2，430-r  电容器

440-1，440-2，440-3，440-r  TFT

420            充电控制TFT

430，454，456  电容器

440            耦合用TFT

450，610，660  开关

452            缓冲放大器

472，480，510，512，632a，632b，634a，634b，636a，636b  TFT

620            闩锁

630            电压移位器

640            第2闩锁

622，624，642，644，650，672，674，680  反相器

670            闩锁

D0-D5          数据

GL             栅极线

SC，SC-A，SC-B 电容线

Va(B)          黑电压的数据信号移位量

Va(W)          白电压的数据信号移位量

VA             垂直配向

Vb’      移位后的动态范围

VCOM      共通电极的电压

VH，VL    输出电压

ΔVsc     预定电压

具体实施方式

[0014]以下，根据附图针对本发明的实施例进行说明。

[0015]整体结构

图1表示将本发明实施例所涉及的显示装置的视频数据供给于象素电路用结构。

[0016]于该实施例中，6位的视频线10系将各象素个别的64色阶的数字亮度信号依照象素时钟依序进行传输。另外，实际虽然有R(红)、G(绿)、B(蓝)3条视频线，各色的视频数据并排供给，且供给于所对应之色的象素，但于图中仅以1色表示。

[0017]于视频线10连接有对应于各列(column)象素而设的开关12的输入端。该开关12的控制端分别连接有水平传输缓存器14的输出。在此，因为水平传输缓存器14通过与视频线供给而来的视频数据中的每个象素的时序同步的象素时钟，将水平开始信号(STH)依序传输，故具有对应于象素的各列的缓存器。另外，此说明中，因为针对RGB的1种类的颜色的显示进行描述，故显示位与象素为相同。另外，供给于水平传输缓存器的传输时钟，大多使用具有通常象素时钟的2倍周期且相位反转的2个时钟(CKH、XCKH)。

[0018]亦即，当于视频线10供给第1列象素的视频数据时，水平传输缓存器14的第1个便导入水平开始信号STH，并使对应的开关12成为ON(导通)状态。然后，因为通过象素时钟而于水平传输缓存器14内使水平开始信号(STH)依序传输，故对供给于视频线10的每个象素的视频数据而言，依序使与该象素对应的开关12导通。另外，开关12将P沟道晶体管(TFT)与N沟道晶体管(TFT)并联所构成，且分别通过水平传输缓存器14的1个缓存器的非反转输出与反转输出而同时导通/关断。

[0019]于各开关12的输出端，分别连接有6位的SRAM 16的输入端，且于这些SRAM 16的输出端，分别连接有6位的SRAM 18的输入端。因此，依序供给于视频线10的每个象素的视频数据通过开关12依序被导通而导入对应的SRAM 16。然后，在1行(1水平扫描线)份的视频数据被导入各SRAM 16的时间点，1行份的视频数据同时分别被传输至对应的SRAM 18，且于每一个水平扫描期间中重复进行。因此，于各水平扫描期间中，1行row)份的视频数据被导入至SRAM 16，之后被传输至SRAM 18，被传输的视频数据于下一个水平扫描期间中保持于SRAM 18，并从该处输出。然后，反复进行此动作。

[0020]于SRAM 18的输出端，连接有数字模拟转换器(DAC，digital-to-analog converter)20的输入端。该DAC20将从SRAM 18所供给的6位视频数据转换为64色阶的模拟视频信号。另外，由于以预定周期变更对液晶的电压施加方向即进行所谓AC驱动，故DAC 20输出2种(以液晶组件共通电极电位为基准且对液晶的电压的施加方向为相反的2个极性)的视频信号。如后所述，于本实施例中，因为利用点(dot)反转方式作为AC驱动的方式，故于水平及垂直方向邻接的象素中使施加于液晶的电压方向(极性)反转，就1个象素的液晶而言于每1个图框(frame)期间都被反转。

[0021]另外，于各DAC 20的输出端连接有放大器(Amp)22的输入端，该放大器22的输出端经由切换开关24连接于数据线DL。该数据线DL朝列(垂直扫描方向)延伸，分别连接有所对应的1行的象素电路100。另外，于此例中，因为数据线DL连接于象素电路100中的象素TFT的源极(source)，故也称为源极线。

[0022]因此，通过从DAC 20输出的模拟视频信号被供给于数据线DL，且符合的列的象素电路100导入该信号，而在各象素进行对应于所导入的模拟视频信号的显示。

[0023]SRAM的结构

于本实施列中，各列含有将6位的数字视频数据予以保持的2个SRAM 16、18。另外，视频数据的动态范围设定为较小，就输出至DAC20的数据而言，有将其动态范围稍微加大的需求存在。因此，例如将5V振幅电压移位至8V振幅。

[0024]于本实施形态中，组合闩锁(latch)电路与电压移位器，并构成SRAM 16，于SRAM 16中也进行电压移位。

[0025]图2表示本实施形态的闩锁型电压移位电路(SRAM 16)与将此SRAM 16的输出进行闩锁的闩锁电路(SRAM 18)的构成。在此，视频数据为6位的数字数据，但仅表示1位份。

[0026]5V振幅的数字视频数据供给至开关610。该开关610由与点时钟(dot clock)同步的时钟所控制，将供给于输入端的视频数据导入每个显示象素(dot)。例如，图1中的视频线10所对应的开关12为ON时，使开关610成为ON并导入视频数据。将开关610作为开关12采用亦可。

[0027]于开关610的输出端连接有第1闩锁620。第1闩锁620由5V振幅且将彼此的输出入连接的5V动作的2个反相器622、624所构成。于该例中，因为于反相器622的输入侧供给有来自开关610的输出，以将反转后的信号输入反相器624。因此，通过开关610的输出状态，决定反相器622的输入状态，也决定反相器622的一对输出侧状态。

[0028]在此，于此例中优选的是，将反相器622的能力设为比反相器624大。借此，在输入的视频数据反转时反相器622亦可轻易地反转，而可以将该数据闩锁。

[0029]第1闩锁器620的一对输出(极性相反)，输入至电压驱动型的电压移位器630。该电压移位器将配置于8V的VDD与0V的VSS之间的3个串联晶体管予以并联配置2个的构成。

[0030]于VDD与VSS之间，配置有：p沟道TFT 632a、p沟道TFT 634a与n沟道TFT 636a的串联；以及p沟道TFT 632b、p沟道TFT 634b与n沟道TFT 636b的串联等。并且，于TFT 634a、TFT 636a的栅极，供给有在闩锁电路620被闩锁的开关610的输出；于TFT634b、TFT 636b的栅极，供给有在闩锁电路620被闩锁的开关610输出的反转信号。另外，TFT 632a的栅极连接于TFT 634b与TFT 636b的中点；TFT 632b的栅极连接于TFT 634a与TFT 636a的中点。

[0031]通过上述构成，对应闩锁620的输出，TFT 632a的栅极与TFT 634b、n沟道TFT 636b的中点，TFT 632b的栅与TFT 634a、n沟道TFT 636a的中点，两者其中之一为H电压时，则另一方为L电压。例如，在开关610的输出为H电压([1])时，TFT 634b与n沟道TFT 636b的中点为H电压，TFT 634a与n沟道TFT 636a的中点为L电压。

[0032]TFT 634b与n沟道TFT 636b的中点以及TFT 634a与n沟道TFT 636a的中点的输出，输入至第2闩锁640。第2闩锁640由连接反相器642与反相器644而构成，将TFT 634b与n沟道TFT636b的中点的输出输入反相器642，于反相器644输入TFT 634a与n沟道TFT 636a的中点的输出，反相器642的输出(反相器644的输入)则成为第2闩锁640的输出。

[0033]因此，输入至开关610的数据于第1闩锁620被闩锁，且在电压移位器630被电压移位的信号与被电压移位且反转过的信号，于第2闩锁器640作为8V的信号而被闩锁。另外，由该第1闩锁620、电压移位器630以及第2闩锁640构成SRAM 16。因此，于SRAM 16的输出，可以得到将5V振幅电压移位至8V振幅的信号。如上所述，通过于电压移位器630的输出侧及输出侧设置闩锁电路，可以同时进行闩锁动作与电压移位动作。因此，与对其分别进行上述动作的情况相比，可以减低消耗电力。

[0034]第2闩锁640的输出由反相器650反转。另外，在与图1的构成相比时，至该反相器650为止对应于SRAM 16，借此，输入的视频数据对应于点时钟而被存储，且被电压移位并输出。

[0035]反相器650的输出通过开关660供给至闩锁670。开关660于1水平扫描线份的数据被导入SRAM 16后仅在预定期间开启。闩锁670由输出输入彼此互相连接的反相器672与反相器674组成，于反相器672输入有开关660的输出，其输出则成为闩锁670的输出。并且，该闩锁670的输出于反相器680被反转并输出。因此，由闩锁670及反相器680构成SRAM 18。亦即，于1水平扫描线中，在各象素的视频数据存储于各SRAM 16的阶段时，将开关660开启，将此时的视频数据设定于SRAM 18。例如，于水平回线期间，将所有的SRAM 16的数据总括传输至SRAM 18。

[0036]如上所述，根据本实施例，通过SRAM 16，于存储数据时，亦可进行电压移位。因此，可以达成有效率的动作。

[0037]DAC 20的高阶位转换的构成

图3表示DAC20的高阶位转换的构成。基准电压产生电路300具有2个基准电压放大器(amp)300a、300b。基准电压放大器300a、300b两者皆于电源电压VCC与GND间以R0至R9的10个电阻进行电阻分压，以产生v0至v8的9个基准电压。基准电压放大器300a、300b于每一水平扫描期间交替地进行动作。因此，9个基准电压v0至v8于每一水平期间反转极性。亦即，于基准放大器300a动作时，v8为接近Vcc的电压，而v0为接近GND的电压，于基准放大器300b动作时，则为其相反。另外，每一水平期间的基准放大器300a、300b的切换通过信号FRP而进行。例如，信号FRP为H电压时基准放大器300a会动作，L电压时基准放大器300b会动作。

[0038]数据D5-D3输入于上部H侧译码器310、上部L侧译码器312、下部H侧译码器314、下部L侧译码器316这4个译码器。这些译码器310至316分别供给有基准电压v0至v8。上部H侧译码器310对应数据D5-D3为111至000的8种类，选择基准电压v8至v1并予以输出；上部L侧译码器312对应数据D5-D3为111至000的8种类，选择基准电压v7至v0并予以输出。因此，上部H侧译码器310的输出VH比上部L侧译码器312的输出VL高出1阶段的电压(v8为VCC侧的情况)。另一方面，下部H侧译码器314对应数据D5-D3为111至000的8种类，选择基准电压v0至v7并予以输出；下部L侧译码器316对应数据D5-D3为111至000的8种类，选择基准电压v1至v8并予以输出。因此，下部H侧译码器314的输出VH比下部L侧译码器316的输出VL低1阶段的电压(v8为VCC侧的情况)。

[0039]如上所述，上部译码器310、312输出偏离对应D3位的电压的输出电压VH、VL。下部译码器314、316虽然与上部译码器310、312为极性(相对于输入的数字数据变大方向或变小方向等的变化方向，所输出的模拟信号之VH、VL变大方向或变小方向等的变化方向)反转，但是下部H侧译码器314与下部L侧译码器316就输出D3的1位份相异的电压VH与VL这一点而言是相同的。

[0040]另外，在将上部译码器310、312的输出供给至奇数列的数据线DL时，将下部译码器314、316的输出供给至偶数列的数据线DL。

[0041]如上所述，通过在上部译码器310、312与下部译码器314、316，使基准电压的供给相反，而可以利用1个基准电压产生电路300，于面板的上部侧与下部侧双方的译码器中进行数字模拟转换。因此，通过将上部译码器310、312与下部译码器314、316的输出交替供给至数据线DL，而可使视频信号的极性于每数据线DL反转。而且，通过将基准电压放大器300a、300b于每一水平扫描线交替使用，而可以使供给至各数据线DL的视频信号的极性于每一水平扫描线进行变更。因此，可以达成液晶显示装置中的点反转驱动。并且，于进行上述驱动的情况下，因为可以使基准电压产生电路300设为1个，故可以将电路简略化，并谋求省消耗电力化。

[0042]DAC20的低阶位转换以及放大器22构成

如上所述，从高阶位3位(D5-D3)得出VH、VL时，针对VH、VL的电压差获得对应D2-D0的8种类电压。图4表示为此所需的结构。D2直接输入TFT 410-2的栅极，而反转后输入TFT 412-2的栅极。TFT410-2于一端供给有VH，TFT 412-2的一端则供给有VL。TFT 410-2、412-2的另一端经由充电控制TFT 420-2，连接于电容器430-2的一端。电容器430-2另一端则接地。

[0043]因此，于D2为H电压([1])时，TFT 410-2为ON，VH被选择。充电控制TFT 420-2为ON时，电容器430-2被充电至VH。另一方面，若D2为L电压([0])，则电容器430被充电至VL。

[0044]就D1、D0而言，基本上也设有与D2相同的构成。因此，对应D1、D0的值并进行对应的电容器430-1、430-0被VH或VL充电。

[0045]并且，还设有充电控制TFT 420-r，该充电控制TFT 420-r并未依据数据而将VL直接充电至对应的电容器430-r。另外，充电控制TFT 420-r、420-0、420-1、420-2系通过充电信号而ON-OFF。

[0046]并且，电容器430-r、430-0、430-1、430-2的电容值设定为C、C、2C、4C。另外，C例如为0.5pF，此时4C为2pF。

[0047]并且，电容器430-r、430-0、430-1、430-2的上端，系通过3个耦合用TFT 440-1、440-2、440-3所连接，电容器430-r的上端通过TFT 440-r而成为输出端。

[0048]并且，于耦合用TFT 440-1、440-2、440-3及TFT 440-r的栅极，供给有耦合信号。

[0049]通过上述电路，若D2-D0全部为[0]，则电容器430-2、430-1、430-0、430-r全部充电至VL。因此，输出电压变为VL。在此，VL如上所述，为通过D5-D3所选择的值，且为通过D5-D0所界定的电压。

[0050]另外，若D0为[1]，则额外充电(VH-VL)·C的电荷，将其1/8C所得的电压加算于VL，并输出VL+(VH-VL)/8。若D2为[1]，则额外充电(VH-VL)·4C的电荷，将其1/8C所得的电压加算于VL并输出VL+4(VH-VL)/8。并且，若D0、D1、D2全部为[1]，则输出VL+7(VH-VL)/8。因此，因应D0-D3的值，以(VH-VL)为单位的电压被加算于VL，于输出便可获得对应于D5-D0之值的电压。

[0051]另外，于此输出所得的电压为VCC-GND之间的电压，在面板的上侧与下侧(与奇数列与偶数列)极性为反转，且在每一水平期间极性亦反转。

[0052]在此，本实施例中，将充电控制TFT 420-r、420-0、420-1、420-2的尺寸设定为1∶1∶2∶4。亦即，充电控制TFT 420-r、420-0、420-1、420-2所充电的电容器430-r、430-0、430-1、430-2，其电容值为1∶1∶2∶4，充电控制TFT 420-r、420-0、420-1、420-2所流过的电流量也对应于此比例。因此，通过如本实施例将充电控制TFT420-r、420-0、420-1、420-2的尺寸设定为1∶1∶2∶4，使对所对应的电容器430-r、430-0、430-1、430-2的充电电荷量可以正确地设定为电容值×电压值，而可以将输出电压设定为正确。另外，也可以使因晶体管(充电控制TFT)的MOS电容所引起的电压变化相同。

[0053]放大器22的构成

根据图4，对放大器22的构成例1进行说明。该放大器22，具有用于输出补正的构造。来自耦合TFT440-r的输出经通过信号Φ01而ON/OFF的开关TFT 450输入至缓冲放大器452。另一方面，于缓冲放大器452的输入端，连接补正用电容器454的一端，该补正用电容器454的另一端经电压降(drop)控制电容器与接地GND连接。

[0054]另外，于缓冲放大器452的输入端，经通过充电用充电信号而ON/OFF的TFT460供给有电压VL。并且，于电容器454与456的中点，利用通过充电用充电信号而ON/OFF的TFT 462供给有电压VL，且利用通过信号Φ03而ON/OFF的TFT470而连接有开关TFT 450的输入侧(DAC的输出端)，且缓冲放大器452的输出端经TFT 472而连接。

[0055]根据图5A及图5B针对如上所述电路的动作进行说明。首先，以充电信号使TFT 460、462成为ON，借此缓冲放大器452的输入端以及电容器454与456的中点会被设定为电压VL。另外，于此状态下，电容器430-r、430-0、430-1、430-2进行如上述的充电并确定其充电量，充电电压(charge)会降低，之后耦合电压(Combine)会上升，于DAC20的输出端显现对应输入数据的模拟电压Vin。

[0056]并且，于步骤1中，在耦合电压为H电压的状态下，信号Φ01为H电压，开关TFT450成为ON。借此，缓冲放大器452的输入端被设定为DAC20的输出电压Vin。

[0057]接着，于步骤2中，通过使信号Φ02成为H电压，以使TFT472成为ON。借此，电容器454与456的中点被设定为缓冲放大器452的输出电压Vout。另外，缓冲放大器452虽然为使输出电压与输入电压一致而动作，但因其特性而产生误差，本实施形态对此误差进行补偿。在此，若将缓冲放大器452中的误差电压设为ΔV，则输出电压可表示为：Vout＝Vin+ΔV。

[0058]于步骤3中，使信号Φ02回到L电压。借此，电容器454的缓冲放大器452的输入端侧(上侧)被固定为Vin，且电容器456侧(下侧)也被固定为Vout，电容器454则充电ΔV。

[0059]于步骤4中，将信号Φ01设为L电压，以使开关TFT 450成为OFF。在此，当使开关TFT 450成为OFF时，因栅极电位从H电压转为L电压，则因该开关TFT 450的栅极电容(Cgs)，缓冲放大器452输入端的电压即略为降低。在此，电容器454仅充电有ΔV，且电容器456仅充电有Vout-GND。因此，这些电容器454、456的中点电压以及缓冲放大器452的输入端电压无法大幅动作。若将因开关TFT 450的OFF而于缓冲放大器452输入端降低的电压设为a，则缓冲放大器452的输入端的电压为Vin-a。另外，电容器454、456中点的电压虽然为比a更小的电压，但仍对应a而降低。若将电容器454、456中点的电压的降低值设为a’，则此时电压为Vin+ΔV-a’。

[0060]于步骤5中，将信号Φ03设为H电压，并将电容器454、456的中点电压设定为Vin。借此，电容器454、456的中点电压便仅变化Vin-(Vin+ΔV-a’)。因此，缓冲放大器452的输入电压也仅有同等的变化，而变为Vin-a+Vin-Vin-ΔV+a’，即为Vin-ΔV-(a-a’)。虽然也受电容器454、456的电容值的设定影响，但a与a’是原本相近的值，容易使其大致相同。若假设a＝a’，则缓冲放大器452的输入压大致等于Vin-ΔV。因此，在输入有Vin时为Vout＝Vin+ΔV的缓冲放大器452的输出因输入仅降低ΔV，故VoutVin，误差被补偿。

[0061]放大器22的另一构成例

于图6表示消除在放大器22中的缓冲放大器452的输出误差用的另一电路例。

[0062]于此例中，DAC 20直接供给至缓冲放大器452的输入端，并设有将缓冲放大器输出与输入连接的开关TFT 480。

[0063]然后，在将耦合信号设为H，且从缓冲放大器以预定时间输出对应的电压后，通过将信号Φ设为H电压而使该开关TFT 480成为ON。借此，可以使缓冲放大器452输出侧的电压接近输入侧的电压，而减小缓冲放大器452输出中的误差。

[0064]另外，如图6所示，于缓冲放大器452的输入连接有DAC20的电容器，此为输入部电容。另一方面，由于缓冲放大器452输出连接于数据线DL，因此关于该数据线DL的电容作为负载电容而存在。要使开关TFT 480成为ON，在对负载电容完成充分的充电后再进行较有效果。并且，若负载电容与输入部电容之比(负载电容/输入电容)为1以下时，则因开关TFT 480的ON所得的效果较大，为优选的方案。并且，开关TFT 480的栅极电容CS优选的是，比输入部电容以及负载电容小，为相对两电容为1/10以下。

[0065]有关DAC20的低阶位的另一构成

图7表示关于DAC20的低阶位的另一构成例。于该例中，取代耦合信号而利用预充电(Pre-Charge)信号。

[0066]对应D2-D0，TFT 410-2、412-2、410-1、412-1、410-0、412-0分别选择各自设订为VH或VL中任意一者，VH或VL经充电控制晶体管420-2、420-1、420-0供给至电容器430-2、430-1、430-0的一端侧(上侧)。另外，于电容器430-r直接供给VL，其一端侧(上侧)经常设定于VL。

[0067]并且，电容器430-2、430-1、430-0、430-r的另外一端侧(下侧)共通连接，且为DAC 20的输出。

[0068]并且，电容器430-2的两端间配置有串联的TFT 510-2与512-2；电容器430-1的两端间配置有串联的TFT 510-1与512-1；电容器430-0的两端间配置有串联的TFT 510-0与512-0；电容器430-r的两端间配置有串联的TFT 510-r与512-r。并且，串联的TFT 510-2与512-2、串联的TFT 510-1与512-1、串联的TFT 510-0与512-0、以及串联的TFT 510-r与512-r的中点，全部供给有VL，于这些TFT的栅极则全部供给有预充电信号。

[0069]于上述的电路中，首先将预充电信号设为H电压，以将所有的电容器430-2、430-1、430-0、430-r的两端设定为VL。

[0070]并且，在将预充电信号设为L电压后，使充电控制TFT420-2、420-1、420-0成为ON，将对应数据D2-D0的电压VH或VL供给至对应的电容器430-2、430-1、430-0的一端侧。借此，若被供给VH的电容器430-2、430-1、430-0的另一端欲进行移位，因此时各电容器的电荷量与电容器430-2、430-1、430-0的电容值成比例，与上述的情况同样地，输出端的电压从VL向VH方向仅移位由D2-D0所决定的值所对应部份的电压。

[0071]另外，于此构成中，充电控制TFT 420-2、420-1、420-0电容器为与电容器430-2、430-1、430-0的电容比对应的晶体管尺寸。

[0072]切换开关24

图8表示切换开关24的构成。该切换开关24具有第1切换部24a与第2切换部24b，借此，选择白(WHITE)信号以及黑(BLACK)信号的2个待机用信号、与作为DAC 20输出的64色阶的通常显示用视频信号中的1个并予以输出。

[0073]首先，第1切换部24a通过表示通常模式或待机模式(低耗电模式)的模式信号来进行切换，于通常模式时选择通常显示用的视频信号并予以输出。

[0074]另一方面，于待机模式时，通过第1切换部24a选择待机用信号。于第1切换部24a的待机用信号的输入端供给有第2切换部24b的输出。并且，该第2切换部24b选择白信号或黑信号中的一个并予以输出。因此，于待机模式时，由第2切换部24b所选择的白信号或黑信号中任一个，经第1切换部24a而输出。

[0075]在此，第2切换部24b被供给于SRAM 18的6位输出中的MSB(0-5位的第5位)信号。这是因为于待机模式时，显示为简单的记号等的显示，且使用白·黑两种类的显示，而由视频数据的第5位，便可以判定为白或黑之一。另外，例如若黑为000000，白为111111，则虽然不论用哪一个位都可以进行判定，而依视频数据，也有不利用全部范围数据的情况，而以适当的位判定亦可。亦即，每个象素的象素数据为黑或白由象素数据内适当的1位来判定，借此于第2切换部24b中选择白信号或黑信号其中之一。另外，于此例中，将SRAM 18的预定位作为切换控制信号，供给至第1切换部24a，并依其位为1或0而切换第1切换部24a。

[0076]如上所述，于通常显示模式时，来自DAC 20的通常视频信号供给至数据线DL；于待机模式时，白信号或黑信号其中之一供给至数据线DL。

[0077]另外，即使在具有RGB各色象素的全彩显示装置中，通过对全部的象素供给高亮度的信号，使显示本身为白；对全部供给低亮度的信号则为黑显示。另外，因为可以针对RGB的各色象素设定ON/OFF，故亦可进行R、G、B、R+G、R+B、G+B、白、黑的8色显示。

[0078]于待机模式时，不需要通常显示用的多色阶视频信号。因此，于本实施例中，通过从数字的视频数据选择另外准备的白信号或黑信号，而不使用模拟的视频信号，且停止DAC 20以及放大器22的动作以减低消耗电力。另外，关于放大器22，优选的是，将电源设为OFF；另外关于DAC 20，优选的是，将产生其基准电压的放大器的电源设为OFF。如此，于待机模式中，因为不需要处理模拟信号，故将模拟电路的动作完全停止，可以节约电力。

[0079]在此，为了防止图像残留(burn-in)等问题，液晶在每一预定期间进行使对液晶的电压施加方向反转的所谓AC驱动。因此，在利用正常显黑(未施加电压时为黑显示)液晶时，黑信号与供给电极电压相同的一定电压，白电压则设定为在每一预定期间相对于共通电极远离的电压；在利用正常显白(未施加电压时为白显示)液晶时，则为相反的信号。

[0080]在此，正常显白时，如图9所示，白信号为1/2VDD的信号，黑信号在每一水平扫描期间与VSS和VDD交替重复的信号，此电压便施加于液晶组件的象素电极。另外，共通电极的电压VCOM被设定为与白信号大致相同的电压。借此，对于象素的每一行黑显示的象素所供给的视频信号的极性(比VCOM大或是小的电压)会反转。并且，因为于下一个图框中该行的视频信号的极性为反转，故对一个持续黑显示的象素而言，每一图框对液晶的电压施加方向为反转。

[0081]尤其，如上所述，即使于1行之中，优选的是，使每一点对液晶施加的电压方向反转的点反转方式。

[0082]开关24的具体电路构成

图10显示开关24的具体电路构成。黑信号(LP_BLACK)供给至TFT 210的一端(漏极或源极)，在该n沟道TFT 210的另一端(源极或漏极)连接有p沟道TFT 212的一端(源极或漏极)，在该p沟道TFT 210的另一端(漏极或源极)供给有白信号(WHITE)。此外，在TFT 210、212的栅极供给有视频数据的第5位(D5)。因此，D5为[1]时TFT 210导通(on)，D5为[0]时TFT 212导通。

[0083]TFT 210与TFT 212的连接点连接n沟道TFT 214的一端，该TFT 214的另一端连接至数据线DL。而且，向TFT 214的栅极供给有于待机模式时变成H电压的LP_ENB信号。因此，于待机模式中，TFT 214导通，黑信号或白信号之一被供给至数据线DL。

[0084]此外，由DAC20经由放大器22被供给的64色阶的模拟视频信号，供给至n沟道TFT 216的一端，该TFT 216的另一端连接至数据线DL。此外，在TFT 216的栅极施加有于通常显示模式时设定成H电压的RGB_ENB信号。因此，于通常显示模式时，TFT 216导通，64色阶的视频信号被供给至数据线DL。

[0085]如此，根据视频数据D5，选择白信号或黑信号之一，且根据LP_ENB信号及RGB_ENB信号，选择视频信号或白信号、黑信号之一，并供给至数据线DL。

[0086]预充电的构成

另外，图10显示用以预充电数据线DL的构成。亦即，各数据线DL彼此之间配置有n沟道TFT 230，通过导通该TFT 230而连接邻接的数据线DL彼此。该TFT 230配置在所有的数据线DL之间。另外，供给WHITE信号的线与各数据线DL之间配置有n沟道TFT 232，通过使该TFT232导通，而将白信号供给至数据线DL。

[0087]然后，于2个TFT 230及TFT 232的栅极供给DSG信号，因此，通过将信号DSG设定成H电压，而使TFT 230、232的两方导通，连接邻接的数据线DL彼此，同时，将白信号供给至该数据线DL。

[0088]在此，该白信号如图9所示为(1/2)VDD信号。因此，于水平归线期间，通过将DSG信号设定成H电压，故各数据线DL能预充电为(1/2)VDD。另外，预充电执行于将水平归线期间等1水平扫描期间的数据设定于数据线DL之前。

[0089]尤其，于邻接象素(点)间反转后述的数据极性的反转方式的情况下，设定邻接的数据线DL的视频信号的电压值，以共通电极电压VCOM作为边界而成为相反方向。因此，通过使TFT 230导通，并连接邻接的数据线DL彼此，而成为接近共通电极电压VCOM的电压。亦即，于自然画等显示中，邻接象素的亮度相近的情况很多，因此，通过连接设定成邻接象素的显示用电压的数据线DL彼此，而能够不依靠外部的电力供给来设定为接近VCOM的电压。例如，在全面黑显示中，数据线DL交替设定成VSS、VDD，故通过将其连接，而能执行有效率的预充电。

[0090]另外，本实施例中，设置TFT 232，各数据线DL设定成(1/2)VDD。借此，能于之后减小将视频信号写入数据线DL时所需之额(电荷量)，并从而节省电力。

[0091]另外，在图10的例中，根据一条控制线的DSG信号使TFT 230导通/关断、232，虽然以相同的时序使TFT 230、232导通，但亦可依控制线个别使TFT 230导通后，使TFT 232导通。此外，TFT232供给的电压虽然作为(1/2)VDD，但只要是接近共通电极电压VCOM的电压，则亦可为其它的电压。

[0092]另外，于设置TFT 230时，亦能省略TFT 232。亦即，通过使TFT 230导通，而能经由TFT 230连接邻接的数据线DL彼此，故能得到同样的效果。此外，亦能只设置TFT 230或TFT232之一。

[0093]象素电路及点反转

在此，优选的是，对应一行设置2条电容线，且以相反的极性于每1个图框反转该2条电容线的电压，以下说明该构成。

[0094]图11显示设置2条电容线的象素电路构成的大略构成。象素电路1于显示区域全体配置矩阵(matrix)。矩阵配置不是完全的格子状，而是可为Z字形。此外，显示可为黑白也可为彩色，彩色时的通常象素虽然为RGB3原色，但亦可依据需要追加含有白色的特定颜色的象素。

[0095]1个象素电路1如图所示，具有源极连接于数据线DL的n沟道象素TFT110及连接于该象素TFT110的漏极的液晶组件112及保持电容114。在象素TFT110的栅极连接有配置于每个各水平扫描线的栅极线GL。

[0096]液晶组件112的构成是于象素TFT110的漏极连接有个别设置在每个象素的象素电极，隔着液晶将全象素共通的共通电极对向配置在该象素电极。而且，共通电极连接于共通电极电源VCOM。

[0097]此外，保持电容114延长构成象素TFT110的漏极的半导体层的部分直接成为一方的电极，而经由氧化膜对向形成的电容线SC的一部则成为对向电极。而且，亦可将成为保持电容114的电极的部分与象素TFT110的部分予以切离，以金属配线将两者连接以作为其它的半导体层。

[0098]在此，电容线SC于1行(水平扫描线)具有2条SC-A、SC-B，于水平扫描方向，各象素电路的保持电容交替连接于SC-A、SC-B。在该图所示的象素电路中，保持电容114连接于电容线SC-A，而相邻象素的保持电容114则连接于电容线SC-B。

[0099]在栅极线GL连接有垂直驱动器120，该垂直驱动器120于每1水平期间依次选择1条栅极线GL并设为H电压。垂直驱动器120具有移位缓存器(shift register)，接受显示1垂直扫描期间的开始的信号STV，且将偏移缓存器的第1段设为H电压，之后，例如通过根据时钟信号将H电压一个一个移位，而将各水平扫描线的栅极线GL依序选择1条并设为H电压。在此，例如栅极线GL的H电压为VDD电位，且L电压为VSS电位，该电源电压VDD、VSS系供给至垂直驱动器120，借此设定垂直驱动器输出栅极线GL的H电压、L电压。

[0100]SC驱动器122将2个电压输出至2个保持电容线SC-A、SC-B。

[0101]另外，虽然省略图标，但于显示装置设置有例如水平驱动器，以控制被输入的视频信号按线顺序朝数据线DL供给。亦即，在该例中，根据每个象素的视频信号的时钟，水平驱动器输出每象素的取样时钟，根据该取样时钟，使开关导通/关断并闩锁1水平扫描线份的视频信号(数据信号)。此外，于1水平扫描期间将闩锁的1水平扫描线的各象素的数据信号输出至数据线DL。

[0102]另外，实际的视频信号有RGB3种类，垂直方向的各象素成为R、G、B任意一种的1个同一色的象素。因此，数据线DL被设定成RGB任意一种的1色数据信号。

[0103]而且，在本实施例所涉及的装置中，采用点反转方式的AC施加方式。亦即，在水平扫描方向的各象素(点)中，施加于液晶组件112象素电极的电压作为极性相反的数据信号对于共通电极的电压VCOM施加。

[0104]图12左侧所示为依据第1极性的数据信号，标示有Vvideo的三角形斜边显示对应亮度的数据信号(写入电压)。数据信号为由黑至白的Vb电位差(动态范围)，电压偏移后施加于象素电极的电压系以VCOM为中心，电压偏离的一方成为白色，电压接近的一方成为黑色。因此，在该例中，黑电压成为VCOM-Vb/2，白电压成为VCOM+Vb/2。此外，在邻接象素中，如图12右侧所示，第1极性变成相反的第2极性，黑电压成为VCOM+Vb/2，白电压成为VCOM-Vb/2。

[0105]此外，如图13所示，朝象素TFT110的导通期间结束且数据的写入结束后，电容线SC-A、SC-B仅移位预定电压ΔVsc。在该例中，使用正常显黑(normally black)的垂直配向(VA)型作为液晶。关于图12左侧的象素，连接有电容线SC-A，Vsc系朝高方向仅移位ΔVsc的电压。此外，关于图12右侧的象素，连接有电容线SC-B，Vsc朝低方向仅移位ΔVsc的电压。

[0106]借此，如图13所示，施加至象素电极的数据信号仅移位对应ΔVsc的电压，该电压为施加至与VCOM之间。在此，ΔVsc设定成对应依据液晶的施加电压而开始变化的通过率的临界值电压Vath的电压，根据移位后的电压，可通过液晶组件112来显示。此外，数据信号的动态范围设定成移位后的动态范围成为显示中从黑电压至白电压的电位差。

[0107]另外，于图12中，Va(W)为白电压的数据信号的移位量，Va(B)为黑电压的数据信号的移位量，这些移位量根据ΔVsc来决定。此外，Vb为数据信号的黑电压与白电压的电位差(动态范围)，Vb’为移位后的动态范围。

[0108]整体动作

关于图1中朝视频数据的SRAM 16、18的导入动作依据图14的时序图来说明。1水平扫描期间由将视频数据供给至视频线10(图1)的数据期间与水平归线期间(遮没(blanking)期间)所组成。根据水平同步信号Hsync，掌握水平扫描期间的同步。点时钟(Dot clock)为与视频数据的1点同步信号，使用该1/2时钟的水平传输时钟XCKH(以及CKH)作为水平传输时钟，水平开始信号STH被传输至水平传输缓存器14(图1)。另外，根据致能信号ENB，仅于供给视频数据的期间在水平传输缓存器14执行STH的传输。

[0109]STH如图14的SR 01所示，被传输至水平传输缓存器14的第1段，之后以SR 02、SR 03的顺序传输。在该例中，视频数据的导入在130段结束。在此，朝SRAM 16(图1)的视频数据的导入根据AND 01a至AND 130a来执行。在此，AND 01a为通过SR 01与SR01a(与SR 02相同信号)的AND(逻辑[及])所得的SR01的后半成为H电压的信号，且对应视频数据的第1点的视频数据。因此，根据该AND01a，第1点的视频数据被导入至第1段的SRAM 16。根据AND 01a至AND130a，一行份的视频数据被导入至对应的SRAM 16。

[0110]在该例中，将水平传输缓存器14的段数设为133段，通过SR133，将导入至SRAM 16的1行份的视频数据传输至SRAM 18。

[0111]接着，关于从DAC 20写入至象素电路100的写入动作，依据图15的时序图来说明。

[0112]首先，遮没期间结束后，如同上述一行分的视频数据被设定至SRAM 18。因此，DAC 20虽然执行数字模拟转换，但低位3位必须对电容器430充电。因此，将充电信号作为H电压并开始充电。充电完毕后，将充电信号设为L电压，并将耦合信号设为H电压。借此，能在DAC 20的输出得到64色阶的模拟视频信号。

[0113]此外，于从该DAC 20输出模拟信号的期间进行上述动作，并执行放大器22的输出补正处理。在此，虽然显示图4构成中利用的信号Φ01至Φ03的时序，但这与图5A所示相同。

[0114]此外，供给至图6〔d1〕〔d2〕的开关TFT 480的栅极信号Φ，以与上述Φ3同样的时序成为H电压。

[0115]另一方面，于开关24中，耦合信号在H电压期间将RGB_ENB设为H电压，放大器22输出的模拟视频信号供给至数据线DL，符合的行的象素电路100导入该模拟视频信号。另外，RGB_ENB由于比耦合信号更先回到L电压，故防止数据线DL上的视频信号的变化。

[0116]栅极线GL于数据期间成为H电压，在各象素电路100中，RGB_ENB在H电压期间的最后，故栅极线GL成为H电压，确定象素电路100的数据电压。

[0117]另一方面，于遮没期间，信号DSG成为H电压，各数据线DL被预充电成(1/2)VDD。此外，于遮没期间，由于FRP被反转，故DAC 20的基准电压的极性被反转，且模拟视频数据的极性被反转。

Claims (3)

1.一种数字模拟转换电路，其特征在于，其具有：

电容值相异的若干个电容器，对应数字数据的各位而设置，且其电容值对应各位的加权而决定；

输出装置，输出对应将充电于该若干个电容器的电荷合计所得的电荷量、与若干个电容器的合计电容值而决定的模拟电压；

充电控制晶体管，设于所述数字数据往所述若干个电容器的路径，并控制各位的电压对电容器的供给；

且所述充电控制晶体管的晶体管尺寸对应所连接的所述电容器的电容值而设定。

2.根据权利要求1所述的数字模拟转换电路，其中，

所述若干个电容器的一端连接于对应的充电控制晶体管，另外一端则共通连接于电源；

所述输出装置使所述若干个的电容器的一端短路，并从该处输出所述模拟电压。

3.根据权利要求1所述的数字模拟转换电路，其中，

所述若干个电容器的一端连接于对应的充电控制晶体管；

所述输出装置于所述若干个电容器的两端设定相同的电压，之后使所述充电控制晶体管导通；

借此，从所述若干个电容器的另外一端输出所述模拟电压。

Images