CN1885428A - 铁电存储装置 - Google Patents

铁电存储装置 Download PDF

Info

Publication number
CN1885428A
CN1885428A CNA2006100828934A CN200610082893A CN1885428A CN 1885428 A CN1885428 A CN 1885428A CN A2006100828934 A CNA2006100828934 A CN A2006100828934A CN 200610082893 A CN200610082893 A CN 200610082893A CN 1885428 A CN1885428 A CN 1885428A
Authority
CN
China
Prior art keywords
bit line
data
storage unit
sensor amplifier
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006100828934A
Other languages
English (en)
Inventor
小出泰纪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1885428A publication Critical patent/CN1885428A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2273—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2253—Address circuits or decoders
    • G11C11/2257—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/14—Dummy cell management; Sense reference voltage generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)
  • Semiconductor Memories (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明公开了一种铁电存储装置，尤其是在位线方向上集成度高的铁电存储装置。该铁电存储装置包括：在第一方向上延伸的第一位线；与第一位线连接，用于存储规定的数据的多个第一存储单元；在与第一方向大致相反方向上延伸的第二位线；与第二位线连接，用于存储规定的数据的第二存储单元；与第一位线的一端和第二位线的一端连接，用于对存储在第一存储单元和第二存储单元中的数据进行放大的读出放大器；与第一位线的另一端连接，对读出放大器所放大的数据进行锁存的锁存电路；对使第一存储单元和第二存储单元存储的数据进行传输；以及与第二位线的另一端连接，对是否连接第二位线和数据总线进行切换的第一开关。

Description

铁电存储装置
技术领域
本发明涉及一种铁电存储装置。
背景技术
目前的铁电存储装置有在特开2004-220739号公报(专利文献1)中披露的铁电存储装置。上述现有的铁电存储装置，能够使设置在主位线一端的列译码器与铁电存储装置一起读出数据。
专利文献1：特开2004-220739号公报
不过，在上述现有的铁电存储装置中，在位线的下端连接有读出放大器和写入电路，在上端连接有数据锁存电路。因此，在上述现有的铁电存储装置中，必须在成对的位线之间交替配置存储单元，所以会存在存储单元的集成度下降的问题。
发明内容
本发明的所要解决的技术问题在于提供一种能够解决上述问题的铁电存储装置。该目的通过权利要求当中的独立权利要求所记载的技术特征的组合来实现。而且，从属权利要求是本发明优选的具体实施例。
(1)根据本发明的第一方面，提供一种铁电存储装置，包括：第一位线，从一端向另一端在第一方向上延伸；第一存储单元，与第一位线连接，用于存储规定的数据；第二位线，从一端向另一端在与第一方向大致相反的方向上延伸；第二存储单元，与第二位线连接，用于规定的数据；读出放大器，与第一位线的一端和第二位线的一端连接，对在第一存储单元和第二存储单元上存储的数据进行放大；锁存电路，用于锁存所述读出放大器所放大的数据；数据总线，用于传输使所述第一存储单元和所述第二存储单元存储的数据；以及第一开关，与所述第二位线的另一端连接，用于对是否连接所述第二位线和所述数据总线进行切换。
在上述发明中，与读出放大器连接的第一位线和第二位线在相互大致相反的方向上延伸。因此，根据上述发明，因为能够在第一方向和第二方向上，多个第一存储单元和多个第二存储单元的配置间隔变窄，所以能够提供集成度高的铁电存储装置。
此外，在上述发明中，尤其与第一位线和第二位线在同一方向上延伸的折叠位线方式的情况相比，第一位线和第二位线的长度大致是其的一半，所以能够使位线容量降低，能够增大位线间的电位差。而且，能够提供高速动作、功耗低的铁电存储装置。
(2)在上述的铁电存储装置中，还包括：第一伪单元，配置在读出放大器和第一存储单元之间，与第一位线连接；以及第二伪单元，配置在读出放大器和第二存储单元之间，与第二位线连接；其中，读出放大器以第二伪单元为基准对存储在第一存储单元中的数据进行放大，并且以第一伪单元为基准对存储在第二存储单元中的数据进行放大。
在上述发明中，第一位线和第二位线分别与伪单元连接，所以不需要另行设置作为基准的位线。因此，根据上述发明，即使是在用于例如显示用驱动IC等的、用于固定字线方向的尺寸的装置的情况下也能够将位线的间隔设置得很充分。
(3)在上述得铁电存储装置中，还包括设置在第一位线和锁存电路之间的第二开关，其中，第一开关在读出放大器放大存储在第一存储单元中的数据时导通；第二开关在读出放大器放大存储在第二存储单元中的数据时导通。
根据上述发明，因为能够控制附加在第一位线和第二位线上得容量，所以能够由与存储单元相同形状的伪单元产生参考电位，能够抑制由于伪单元的工艺不均匀导致的特性变化。
(4)本发明的其他实施例所设计的铁电存储装置包括：第一位线，从一端向另一端在第一方向上延伸；多个第一存储单元，与所述第一位线连接，用于存储规定的数据；第二位线，从一端向另一端在与所述第一方向大致相反的第二方向上延伸；多个第二存储单元，与所述第二位线连接，用于存储规定的数据；第一读出放大器，与所述第一位线的一端和所述第二位线的一端连接，对存储在所述第一存储单元和所述第二存储单元中的数据进行放大；第三位线，从一端向另一端在所述第一方向上延伸；多个第三存储单元，与所述第三位线连接，用于存储规定的数据；第四位线，从一端向另一端在所述第二方向上延伸；多个第四存储单元，与所述第四位线连接，用于存储规定的数据；第二读出放大器，与所述第三位线的一端和所述第四位线的一端连接，对从存储在所述第三存储单元和所述第四存储单元中的数据进行放大；锁存电路，与所述第一位线的另一端连接，对所述各个读出放大器所放大的数据进行锁存；以及开关，与所述第二位线的另一端和所述第三位线的另一端连接，对是否连接所述第二位线和所述第三位线进行切换。
在上述发明中，与第一读出放大器连接的第一位线和第二位线以及与第二读出放大器连接的第三位线和第四位线能够分别在相互大致相反的方向上延伸。因此，根据上述发明，在第一方向和第二方向上，多个第一至第四存储单元的配置间隔变窄，所以能够提供集成度高的铁电存储装置。
此外，在上述发明中，与连接至各个读出放大器的各个位线在同一方向上延伸的折叠位线方式的情况相比，各个位线的长度能够大致是其的一半，所以能够降低位线容量，能够增大位线间的电位差。进而，能够提供高速动作、功耗低的铁电存储装置。
(5)在上述的铁电存储装置中，还包括：数据总线，对使所述第一存储单元至所述第四存储单元存储的数据进行传输；第一开关，与所述第四位线的另一端连接，对是否连接所述数据总线和所述第四位线进行切换；以及第二开关，设置在所述第一位线和所述锁存电路之间。
(6)在上述的铁电存储装置中，还包括：第一伪单元，与所述第一位线连接；第二伪单元，与所述第二位线连接；第三伪单元，与所述第三位线连接；以及第四伪单元，与所述第四位线连接；其中，所述第一读出放大器以所述第二伪单元为基准放大存储在所述第一存储单元中的数据，并且以所述第一伪单元为基准放大存储在所述第二存储单元中的数据；所述第二读出放大器以所述第四伪单元为基准放大存储在所述第三存储单元中的数据，并且以所述第三伪单元为基准放大存储在所述第四存储单元中的数据。
在上述发明中，因为在各个位线线上连接有伪单元，所以不需要另行设置作为基准的位线。因此，根据上述发明，即使是在用于例如显示用驱动IC等的、固定字线方向的尺寸的装置的情况下也能够使位线的间隔设置得很充分。
(7)本发明的其他方式所设计的铁电存储装置包括：第一位线，从一端向另一端在第一方向上延伸；多个第一存储单元，与所述第一位线连接，用于存储规定的数据；第二位线，从一端向另一端在与所述第一方向大致相反的第二方向上延伸；多个第二存储单元，与所述第二位线连接，用于存储规定的数据；第一读出放大器，与所述第一位线的一端和所述第二位线的一端连接，对存储在所述第一存储单元和所述第二存储单元中的数据进行放大；第三位线，从一端向另一端在所述第一方向上延伸；多个第三存储单元，与所述第三位线连接，用于存储规定的数据；第四位线，从一端向另一端在所述第二方向上延伸；多个第四存储单元，与所述第四位线连接，用于存储规定的数据；第二读出放大器，与所述第三位线的一端和所述第四位线的一端连接，对存储在所述第三存储单元和所述第四存储单元中的数据进行放大；数据线，从一端向另一端在所述第一方向上延伸，通过开关与所述第一读出放大器连接，并且通过开关与所述第二读出放大器连接；以及锁存电路，与所述数据线的另一端连接，对所述各个读出放大器所放大的数据进行锁存。
在上述发明中，与第一读出放大器连接的第一位线和第二位线以及与第二读出放大器连接的第三位线和第四位线能够分别在相互大致相反的方向上延伸。因此，根据上述发明，在第一方向和第二方向上，多个第一至第四存储单元的配置间隔变窄，所以能够提供集成度高的铁电存储装置。
(8)在上述的铁电存储装置中，还包括：数据总线，对使所述第一存储单元至所述第四存储单元存储的数据进行传输；第一开关，与所述数据线的一端连接，对是否连接所述数据线和所述数据总线进行切换；以及第二开关，设置在所述数据线和所述锁存电路之间。
(9)在上述的铁电存储装置中，还包括：第一伪单元，与所述第一位线连接；第二伪单元，与所述第二位线连接；第三伪单元，与所述第三位线连接；以及第四伪单元，与所述第四位线连接；其中，所述第一读出放大器以所述第二伪单元为基准放大存储在所述第一存储单元中的数据，并且以所述第一伪单元为基准放大存储在所述第二存储单元的数据；所述第二读出放大器以所述第四伪单元为基准放大存储在所述第三存储单元中的数据，并且以所述第三伪单元为基准放大存储在所述第四存储单元的数据。
在上述发明中，因为在各个位线线上连接有伪单元，所以不需要另行设置作为基准的位线。因此，根据上述发明，即使是在用于例如显示用驱动IC等的、固定字线方向的尺寸的装置的情况下也能够使位线的间隔设置得很充分。
(10)本发明的其他方式所涉及的铁电存储装置包括：第一位线，从一端向另一端在第一方向上延伸；多个第一子位线，与所述第一位线连接；多个第一存储单元，与所述各个第一子位线连接，用于存储规定的数据；第二位线，从一端向另一端在与所述第一方向大致相反的第二方向上延伸；多个第二子位线，与所述第二位线连接；多个第二存储单元，与所述各个第二子位线连接，用于存储规定的数据；读出放大器，与所述第一位线的一端和所述第二位线的一端连接，对存储在所述第一存储单元和所述第二存储单元中的数据进行放大；以及锁存电路，与所述第一位线的另一端连接，对所述读出放大器所放大的数据进行锁存。
在上述发明中，与读出放大器连接的第一位线和第二位线在相互大致相反的方向上延伸。因此，根据上述发明，在第一方向和第二方向上，多个第一至第四存储单元的配置间隔变窄，所以能够提供集成度高的铁电存储装置。
此外，在上述发明中，与连接至读出放大器的各个位线在同一方向上延伸的折叠位线方式的情况相比，各个位线的长度能够大致是其的一半，所以能够降低位线容量，能够增大位线间的电位差。进而，能够提供高速动作、功耗低的铁电存储装置。
而且，在各个位线BL上连接有多个子位线SBL，所以能够使附加在位线BL上的容量降低。因此，进一步能够提供高速动作、读出容限大的铁电存储装置。
(11)在上述的铁电存储装置中，还包括：数据总线，对使所述第一存储单元和所述第二四存储单元存储的数据进行传输；第一开关，与所述第二位线的另一端连接，对是否连接所述第二位线和所述数据总线进行切换；以及第二开关，设置在所述第一位线和所述锁存电路之间。
(12)在上述的铁电存储装置中，还包括：第一伪单元，与所述第一位线连接；以及第二伪单元，与所述第二位线连接；其中，所述读出放大器以所述第二伪单元为基准放大存储在所述第一存储单元中的数据，并且以所述第一伪单元为基准放大存储在所述第二存储单元中的数据。
在上述发明中，因为在各个位线线上连接有伪单元，所以不需要另行设置作为基准的位线。因此，根据上述发明，即使是在用于例如显示用驱动IC等的、固定字线方向的尺寸的装置的情况下也能够使位线的间隔设置得很充分。
附图说明
图1是根据本发明的第一实施例的显示用驱动IC的构成示意图。
图2是根据本发明的第二实施例的显示用驱动IC的构成示意图。
图3是根据本发明的第三实施例的显示用驱动IC的构成示意图。
图4是根据本发明的第四实施例的显示用驱动IC的构成示意图。
具体实施方式
下面，参照附图，通过本发明的实施例说明本发明，但下面的实施例并不是对权利要求范围所记载的发明的限定，而且，实施例中说明的特征组合的全部也未必是本发明的解决手段所必须的。
(第一实施例)
图1是本实施例所涉及的显示用驱动IC的构成示意图。本实施例的显示用驱动IC包括铁电存储装置及显示驱动电路170，显示驱动电路170基于存储于铁电存储装置中的数据驱动例如液晶显示装置等的具有显示器的装置。
铁电存储装置包括：存储单元阵列110及112、字线控制部120、板线控制部130、读出放大器140、锁存电路150、作为第二开关的一个例子的n型MOS晶体管152、数据总线160、作为第一开关的一个例子的n型MOS晶体管162、多个位线BL 11～1n及BL 21～2n(n为大于等于2的整数，下面称“位线BL”。)、多个字线WL 11～1m及WL 21～2m(m为大于等于2的整数。下面称为“字线WL”。)、多个板线PL 11～1m及PL21～2m(下面，称为“板线PL”。)、伪字线DWL1和DWL2、以及伪板线DPL1和DPL2。
本实施例的显示用驱动IC通过数据总线160，将从外部供给的数据存储于设置在存储单元阵列110及112上的存储单元MC中。而且，锁存电路150锁存从存储单元MC读出的数据，显示驱动电路170基于锁存于锁存电路150的数据，驱动外部的显示器。
存储单元阵列110及112包括阵列状配置的多个存储单元MC及多个伪单元DMC。在存储单元阵列110及112中，字线WL与板线PL相对平行配置，与位线BL交差配置。而且，在存储单元阵列110及112中，各存储单元MC与任一条的字线WL、板线PL及位线BL连接。
各存储单元MC包括n型MOS晶体管TR及铁电电容器C。n型MOS晶体管TR的源极或漏极中的一个与一位线BL连接，另一个连接至铁电电容器C的一端。而且，n型MOS晶体管TR的栅极与一字线WL连接，基于该字线WL的电位，对是否将铁电电容器C的一端与对应的位线BL连接进行切换。
而且，铁电电容器C的另一端与一(任一)板线PL连接。而且，铁电电容器C基于对应的位线BL及板线PL的电位差，即、铁电电容器C的一端和另一端的电位差，存储规定的数据。
在存储单元阵列110及112中，伪单元DMC1和DMC2分别与位线BL、伪字线DWL1和DWL2、以及伪板线DPL1和DPL2连接。伪单元DMC具有与存储单元MC相同的构成，在存储单元阵列110及112中，设置于设有存储单元MC的区域和读出放大器140之间。即，在存储单元阵列110及112中，伪单元DMC在与存储单元MC相比更靠近读出放大器140的位置，并与位线BL连接。
字线控制部120控制字线WL及伪字线DWL1和DWL2的电压，并控制n型MOS晶体管TR的导通、截止。而且，板线控制部130控制板线PL及伪板线DPL1和DPL2的电压，并控制铁电电容器C的另一端的电压。
基于从各铁电电容器C释放到位线BL的电荷，读出放大器140放大存储在各存储单元MC中的数据。本实施例的读出放大器140是具有一端及另一端的锁存型读出放大器。一端连接至位线BL 11～1n，另一端连接至位线BL 21～2n。位线BL 11～1n在从读出放大器140开始向锁存电路150的第一方向上延伸，位线BL 21～2n是在与第一方向的大致相反方向的第二方向上延伸。
而且，在本实施例中，当读出放大器140读出存储于存储单元阵列110的存储单元MC中的数据时，根据基于存储单元阵列112的伪单元DMC2的数据释放出的电荷，放大存储于该存储单元MC中的数据；当读出放大器140读出存储于存储单元阵列112的存储单元MC中的数据时，根据从存储单元阵列110的伪单元DMC1释放的电荷，放大存储于该存储单元MC中的数据。即，本实施例的铁电存储装置具有开放位线结构。
锁存电路150锁存读出放大器140所放大的数据。锁存电路150将锁存的数据提供至显示驱动电路170。显示驱动电路170基于由锁存电路150提供的数据，驱动设于外部的显示器。
而且，在锁存电路150和位线BL 11～1n之间，设有n型MOS晶体管152。n型MOS晶体管152的源极及漏极分别与锁存电路150及位线BL 11～1n连接，基于提供至栅极的信号LAT，对是否连接各位线BL 11～1n和锁存电路150进行切换。
数据总线160传输从外部供给的存储于存储单元MC中的数据。n型MOS晶体管162的源极及漏极分别与数据总线160及位线BL 21～2n连接，基于供给栅极的信号YSEL的电压，对是否连接位线BL 21～2n和数据总线160进行切换。
其次，对本实施的显示用驱动IC的动作进行说明。下面，对向连接字线WL 11、板线PL 11及位线BL 11的存储单元MC(下面，称为“该存储单元MC”。)写入数据的动作进行说明，其次，对读出存储于该存储单元MC中的数据，显示驱动电路170驱动显示器的动作进行说明。
首先，当在该存储单元MC中存储提供至数据总线160的数据时，n型MOS晶体管162基于信号YSEL，使位线BL 21连接于数据总线160上。而且，当连接于位线BL 21的读出放大器140导通时，该存储单元MC所连接的位线BL 11的电压与数据总线160的电压大致相等。在本实施例中，当在铁电电容器C中存储数据“1”时，向数据总线160提供显示用驱动IC的动作电压VCC，当在铁电电容器C中存储数据“0”时，向数据总线160提供0V。而且，当字线控制部120使字线WL 11的电压变化，从而使该存储单元MC的n型MOS晶体管TR导通时，位线BL 11的电压被提供到铁电电容器C的一端，基于数据总线160的电压，在该铁电电容器C中存储规定的数据。
其次，当读出存储于该存储单元MC中的数据时，首先，字线控制部120使字线WL 11及伪字线DWL2导通。而且，当板线控制部130使板线PL 11的电压上升到VCC时，蓄积至该铁电电容器C中的电荷释放至位线BL 11。此时，与在该存储单元中存储数据“0”时相比，存储数据“1”时位线BL 11的电压上升较高。
而且，当读出存储于该存储单元中的数据时，字线控制部120使伪字线DWL2的电压变化，从而使伪单元DMC2的n型MOS晶体管TR导通。而且，板线控制部130使伪板线DPL2的电压也为VCC，从而使蓄积于伪单元DMC2的铁电电容器C的电荷释放至位线BL 21。
在本实施例中，在伪单元DMC2中存储数据“1”，而且，使连接于位线BL 21上的n型MOS晶体管162导通，连接位线BL 21和数据总线160。因此，向位线BL 21释放与数据“1”相当量的电荷，但n型MOS晶体管162导通，附加于位线BL 21上的容量变得比位线BL 11大，所以位线BL 21的电压上升至当在该存储单元MC中存储数据“1”时的位线BL 11的电压和当存储数据“0”时的位线BL 11的电压之间的电压。即，当在该存储单元MC中存储数据“1”时，存储位线BL 11的电压高于位线BL 21的电压，另一方面，当存储数据“0”时，存储位线BL 11的电压低于位线BL 21的电压。
而且，当向位线BL 11及BL 21释放电荷后，读出放大器140基于位线BL 21的电压，放大位线BL 11的电压，即，放大存储于该存储单元MC中的数据。具体地，当位线BL 11的电压高于位线BL 21的电压时，即，当在该存储单元MC中存储数据“1”时，读出放大器140使位线BL11的电压上升为VCC。另一方面，当位线BL 11的电压低于位线BL 21的电压时，即当在该存储单元MC中存储数据“0”时，读出放大器140使位线BL 11的电压为0V。
其次，n型MOS晶体管152导通，锁存电路150锁存从该存储单元MC读出到位线BL 11中的数据。而且，基于锁存于锁存电路150中的数据，显示驱动电路170驱动外部的显示器。通过上述动作，基于从外部提供的数据，可以驱动外部的显示器。
在上述例子中，以存储单元阵列110的存储单元MC为例说明了显示用驱动IC的动作，但将数据存储于存储单元阵列112的存储单元MC中，读出数据的情况也可以为同样的动作。此外，当从存储单元阵列112的存储单元MC中读出数据时，读出放大器140以存储单元阵列110的伪存储单元DMC1为基准，放大从该存储单元MC读出的数据。此时，优选使n型MOS晶体管152导通，在位线BL 11～1n上附加规定的容量。
而且，在上述的例子中，使n型MOS晶体管152和162导通，在位线BL上附加规定的电容，从而生成标准电压，但通过使伪存储单元DMC1及DMC2的面积与存储单元MC的面积不同，可以生成基准电压。
在本实施例中，与读出放大器140连接的位线BL 11～1n及BL 21～2n相互沿相反方向延伸。因此，根据本实施例，在位线BL的延伸方向上，可以使存储单元阵列110和112的存储单元MC的配置间隔变窄，所以可以提供集成度高的铁电存储装置。尤其是，如本实施例所示，当在显示用驱动IC上使用该铁电存储装置时，使位线BL的间隔与外部的显示器的间隔对应，同时，在位线BL的延伸方向上可缩小显示用驱动IC的尺寸。即，可以提供面积效率非常高的铁电存储装置及显示用驱动IC。
在本实施例中，与折叠位线方式相比较，位线BL的长度可大致是其的一半，所以可降低位线BL的电容，可增大与读出放大器140连接的位线间的电位差。而且，可以提供高速动作低功率的铁电存储装置及显示用驱动IC。
在本实施例中，在位线BL 11～1n及位线BL 21～2n上分别连接伪单元DMC，所以不需要另外连接作为基准(标准)的位线。此外，根据本实施例，即使将铁电存储装置使用于显示用驱动IC等的、固定字线方向的尺寸的设备时，也可充分获得位线BL的间隔。
根据本实施例，可适当地控制n型MOS晶体管152及162的导通、截止，可控制在各位线BL上附加电容，所以可提供读出容限较大的铁电存储装置。
(第二实施例)
图2是本发明的第二实施例所涉及的显示用驱动IC的构成示意图。因为本实施例与上述的第一实施例的构成及动作重复，所以对下面的不同点进行说明。
铁电存储装置包括：存储单元阵列110、112、114、116、字线控制部120、板线控制部130、读出放大器140A、140B、锁存电路150、作为第二开关的一个例子的n型MOS晶体管152、数据总线160、作为第一开关的一个例子的n型MOS晶体管162、多个位线BL 11～1n、BL 21～2n、BL 31～3n、BL 41～4n(n为大于等于2的整数。下面称为“位线BL”。)、多个字线WL 11～1m、WL 21～2m、WL 31～3m、WL 41～4m(m为大于等于2的整数。下面称为“字线WL”。)、多个板线PL 11～1m、PL 21～2m、PL 31～3m、PL 41～4m(下面称为“板线PL”。)、伪字线DWL 1～4和伪板线DPL 1～4、以及对是否连接位线BL 21～2n和位线BL 31～3n进行的开关(n型MOS晶体管180作为其一个例子)。
在各存储单元阵列110～116上形成有多个存储单元MC，多个存储单元MC与各位线BL连接。而且，在各存储单元阵列110～116上设有伪单元DMC 1～4，具体地说，伪单元DMC 1～4分别与位线BL、伪字线DWL 1～4及伪板线DPL 1～4连接。伪单元DMC与存储单元MC可以具有相同的结构，或也可与存储单元MC具有不同的结构。而且，在各存储单元阵列110～116中，例如在设置有存储单元MC的区域和读出放大器140A、140B之间设有伪单元DMC。即，在各存储单元阵列110～116中，伪单元DMC与存储单元MC相比较，设置在更靠近读出放大器140A、140B的位置上，而且伪单元DMC 1～4连接于位线BL上。
读出放大器140A、140B具有彼此相同的电路结构，详细地说，是具有一端和另一端的锁存型读出放大器。读出放大器140A的一端连接位线BL 11～1n，另一端连接位线BL 21～2n。而且，读出放大器140B的一端连接位线BL 31～3n，另一端连接位线BL 41～4n。位线BL 11～1n、BL31～3n沿从读出放大器140A、140B开始向锁存电路150的第一方向延伸，位线BL 21～2n、BL 41～4n在与第一方向大致相反的方向即第二方向上延伸。
而且，当读出放大器140A读出存储于存储单元阵列110的存储单元MC的数据时，根据基于存储单元阵列112的伪单元DMC2的数据释放出的电荷，放大存储于该存储MC中的数据；当读出放大器140A读出存储于存储单元阵列112的存储单元MC中的数据时，基于从存储单元阵列110的伪单元DMC1释放出的电荷，放大存储于该存储单元MC中的数据。另一方面，当读出放大器140B读出存储于存储单元阵列114的存储单元MC中的数据时，根据基于存储单元阵列116的伪单元DMC4的数据释放出的电荷，放大存储于该存储单元MC中的数据，当读出放大器140B读出存储于存储单元阵列116的存储单元MC中的数据时，基于从存储单元阵列114的伪单元DMC3释放的电荷，放大存储于该存储单元MC中的数据。即，本实施例的铁电存储装置具有开放位线结构，读出放大器在位线方向上至少具有两个(在图2所示的例中为两个，也可为三个或三个以上)层叠结构。
锁存电路150锁存各读出放大器140A、140B放大的数据。而且，在锁存电路150和位线BL 11～1n之间设置有n型MOS晶体管152。n型MOS晶体管152的源极及漏极分别连接于锁存电路150及位线BL 11～1n，n型MOS晶体管152基于供给至栅极的信号LAT，对位线BL 11～1n中的各个位线是否与锁存电路150连接进行切换。
数据总线160传输存储于各存储单元MC的数据。而且，在数据总线160和位线BL 41～4n之间设有n型MOS晶体管162。n型MOS晶体管162的源极及漏极分别连接于数据总线160及位线BL 41～4n，n型MOS晶体管162基于供给至栅极的信号YSEL，对是否连接数据总线160和位线BL 41～4n进行切换。
在位线BL 21～2n和位线BL 31～3n之间设置有n型MOS晶体管180。n型MOS晶体管180的源极及漏极分别连接于位线BL 21～2n及位线BL 31～3n上，n型MOS晶体管180基于供给栅极的信号SEL，对是否连接位线BL 21～2n和位线BL 31～3n进行切换。
其次，对本实施例的显示用驱动IC的动作进行说明。在下述描述中，首先，对向存储单元MC(下面，称为“该存储单元MC”。)写入数据的动作进行说明，该存储单元MC连接于字线WL 11、板线PL 11及位线BL11上，其次，对读出存储于该存储单元MC中的数据，显示驱动电路170驱动显示器的动作进行说明。
首先，当将供给至数据总线160的数据存储于该存储单元MC中时，n型MOS晶体管162基于信号YSEL使位线BL 41连接于数据总线160上。而且，读出放大器140B、n型MOS晶体管180及读出放大器140A都导通，连接于该存储单元MC上的位线BL 11的电压与数据总线160的电压大致相等。而且，字线控制部120使字线WL 11的电压变化，使在该存储单元MC上基于数据总线160的电压(例如VCC或0V)存储规定的数据。
此外，根据存取的存储单元MC位于哪个存储单元阵列，读出放大器140A、140B及n型MOS晶体管180可适当地导通或截止。
其次，当读出存储于该存储单元MC中的数据时，首先，字线控制部120导通字线WL 11及伪字线DWL2。而且，当板线控制部130使板线PL 11的电压上升为VCC时，蓄积于该存储单元MC的铁电电容器的电荷释放至位线BL 11。此时，与在该存储单元MC中存储数据“0”时相比较，在存储数据“1”时的位线BL 11的电压上升的较高。
而且，当读出存储于该存储单元MC的数据时，字线控制部120使伪字线DWL2的电压变化，而且，板线控制部130使伪板线DPL2的电压为VCC。由此，使蓄积于伪单元DMC2的铁电电容器的电荷释放至位线BL 21。
作为一个例子，当伪单元DMC2具有与存储单元MC不同的结构时，例如，当伪单元DMC2的电容器面积大于存储单元MC的电容器面积时，在伪单元DMC2上存储数据“0”，另一方面，当伪单元DMC2的电容器面积小于存储单元MC的电容器面积时，在伪单元DMC2中存储数据“1”。由此，在位线BL 21上的电压表现为在当在该存储单元MC中存储有数据“1”时的位线BL 11的电压和存储有数据“0”时的位线BL 11的电压之间的电压。即，当在该存储单元MC中存储有数据“1”时，位线BL 11的电压比位线BL 21的电压高，另一方面，当存储有数据“0”时，则位线BL 11的电压低于位线BL 21的电压。这样，可基于存储于伪单元DMC2中的数据生成基准电压，读出该存储单元MC的数据。
而且，向位线BL 11和BL 21释放电荷后，基于位线BL 21的电压，读出放大器140A放大位线BL 11的电压，即，放大存储于该存储单元MC的数据。具体地，当位线BL 11的电压高于位线BL 21的电压时，即，当在该存储单元MC中存储数据“1”时，读出放大器140A使位线BL 11的电压上升至VCC。另一方面，当位线BL11的电压低于位线BL 21的电压时，即，当在该存储单元MC中存储有数据“0”时，读出放大器140A使位线BL 11的电压为0V。
其次，n型MOS晶体管152导通，锁存电路150锁存从该存储单元MC读出到位线BL 11的数据。而且，基于锁存电路150锁存的数据，显示驱动电路170驱动外部的显示器。通过上述的动作，基于从外部提供的数据，可驱动外部的显示器。
在上述的说明中，说明了伪单元DMC2与存储单元MC为不同结构的情况，但当伪单元DMC2具有与存储单元MC相同的结构时，即，两者的电容器面积相同时，可以进行读出动作。即，改变附加至位线BL 21的容量，由此，基于存储于伪单元DMC2中的数据可生成基准电压。例如，当在伪单元DMC2中存储有数据“1”时，基于信号SEL导通n型MOS晶体管180，连接位线BL 21和位线BL 31。此时，向位线BL 21释放与数据“1”相当的量的电荷，但因为附加至位线BL 21的容量大于位线BL 11，所以，在位线BL 21上的电压呈现为当在该存储单元MC中存储数据“1”时的位线BL 11的电压和存储数据“0”时的位线BL 11的电压之间的电压。而且，此时，读出放大器140B和n型MOS晶体管180同时导通，还可以使位线BL 21与位线BL 41连接，n型MOS晶体管162与n型MOS晶体管180及读出放大器140B同时导通，还可以使位线BL21与数据总线160连接。
或者，作为另一个例子，当伪单元DMC2具有与存储单元MC相同的结构时，即，当两者的电容器面积为相同时，可改变附加于该存储单元MC侧的位线BL 11上的电容。例如，当在伪单元DMC2上存储数据“0”时，基于信号LAT使n型MOS晶体管152导通，连接位线BL 11和锁存电路150。此时，向位线BL 11释放与存储于该存储单元MC中的数据“0”或“1”中的任一个相当的量的电荷，但因为附加于位线BL 11的电容大于位线BL 21电容，所以相对地将位线BL 21的电压设定成当在该存储单元MC中存储数据“1”时的位线BL 11的电压和当存储有数据“0”时的位线BL 11的电压之间的电压。
而且，通过读出放大器140B，以连接于位线BL 41上的伪单元DMC4为基准，也可放大从连接于位线BL 31上的任一个存储单元MC读出的数据。此时，伪单元DMC4可以具有与存储单元MC相同的结构，也可以具有与存储单元MC不同的结构。在后者的情况下，可以使数据“0”存储在伪单元DMC4中，改变附加至位线BL 31的电容。具体地，基于信号SEL使n型MOS晶体管180导通，使位线BL 21与位线BL 31连接，或读出放大器140A和n型MOS晶体管180同时导通，可在位线BL 31上进一步连接位线BL 11，或与n型MOS晶体管152同时导通n型MOS晶体管180、读出放大器140A，可在位线BL 31上进一步连接锁存电路150。
此外，读出放大器140A可以以伪单元DMC1为基准，放大存储于存储单元阵列112的数据，读出放大器140B也可以以伪单元DMC3为基准，放大存储于存储单元阵列116中的数据。
如上所述，在本实施例中，连接于读出放大器140A的位线BL 11～1n、BL 21～2n、及与读出放大器140B连接的位线BL 31～3n、BL 41～4n，分别彼此向大致相反方向的延伸。因此，根据本实施例，在位线BL的延伸方向上，可使存储单元阵列110～116的存储单元MC的配置间隔变窄，所以可提供集成度高的铁电存储装置。尤其是，如本实施例所示，当将该铁电存储装置用于显示用驱动IC时，使位线BL的间隔与外部显示器的间隔对应的同时，在位线BL的延伸方向上，可缩小显示用驱动IC的尺寸。即，可提供面积效率非常高的铁电存储装置及显示用驱动IC。
此外，本实施例的其他的详细构成及效果，同第一实施例中说明的相同。
(第三实施例)
图3是表示根据本发明第三实施例的显示用驱动IC的构成图。本实施例与上述的第二实施例的构成及动作重复，所以对以下的不同的点进行说明。
铁电存储装置包括：存储单元阵列110、112、114、116、字线控制部120、板线控制部130、读出放大器140A、140B、锁存电路150、作为第二开关的一个例子的n型MOS晶体管152、数据总线160、作为第一开关的一个例子的n型MOS晶体管162、多个位线BL 11～1n、BL 21～2n、BL 31～3n、BL 41～4n(n是大于等于2的整数。下面，称为“位线BL”)、多个字线WL 11～1m、WL 21～2m、WL 31～3m、WL 41～4m(m是大于等于2的整数。以下称为“字线WL”。)、多个板线PL 11～1m、PL 21～2m、PL 31～3m、PL 41～4m(下面，称为“字线PL”。)、伪字线DWL1～4和伪板线DPL 1～4、数据线DL 1～n(下面，称为“数据线DL”。)、以及对是否连接数据线DL 1～n和各读出放大器140A、140B进行切换的开关(n型MOS晶体管182、184作为一个例子)。
在上述的第二实施例中，各位线BL兼做传输来自数据总线160的写入数据、及向锁存电路150传输读出的数据，但在本实施例中，另外设置传输各数据的数据线DL。
数据线DL从一端向另一端沿第一方向延伸，其一端通过n型MOS晶体管162与数据总线160连接，其另一端通过n型MOS晶体管152与锁存电路150连接。而且，在各n型MOS晶体管152、162之间，通过基于信号SEL 1动作的n型MOS晶体管182，各数据线DL 1～n与读出放大器140A连接，通过基于信号SEL 2动作的n型MOS晶体管184，与读出放大器140B连接。详细地说，n型MOS晶体管182的源极和漏极分别连接于数据线DL及读出放大器140A，基于提供至栅极的信号SEL 1，n型MOS晶体管182对是否连接数据线DL和读出放大器140A进行切换。另一方面，n型MOS晶体管184的源极和漏极分别与数据线DL及读出放大器140B连接，基于提供至栅极的信号SEL 2，n型MOS晶体管184对是否连接数据线DL和读出放大器140B进行切换。
其次，对本实施例的显示用驱动IC的动作进行说明。在下面的说明中，首先说明向存储单元MC(下面，称为“该存储单元MC”。)写入数据的动作，该存储单元MC与字线WL 11、板线PL 11及位线BL 11连接，接着，对读出存储于该存储单元MC中的数据，显示驱动电路170驱动显示器的动作进行说明。
首先，当将提供至数据总线160的数据存储于该存储单元MC时，基于信号YSEL，n型MOS晶体管162使数据线DL1与数据总线160连接。而且，当n型MOS晶体管182及读出放大器140A都导通时，连接于该存储单元MC的位线BL 11的电压与数据总线160的电压大致相等。而且，字线控制部120使字线WL 11的电压变化，在该存储单元MC上基于数据总线160的电压(例如VCC或0V)存储规定的数据。
此外，根据存取的存储单元MC位于哪一个存储单元阵列上，读出放大器140A、140B及n型MOS晶体管182、184可适当地导通或截止。
其次，当读出存储于该存储单元MC中的数据时，首先，字线控制部120使字线WL 11及伪字线DWL2导通。而且，当板线控制部130使板线PL 11的电压上升至VCC时，蓄积于该存储单元MC的铁电电容器的电荷释放至位线BL 11。此时，与在该存储单元MC中存储数据“0”时相比，在存储有数据“1”时的位线BL 11的电压上升较高。
而且，当读出存储于该存储单元MC中的数据时，字线控制部120使伪字线DWL 2的电压变化，而且，板线控制部130使伪板线DPL2的电压为VCC。这样一来，蓄积于伪单元DMC2的铁电电容器的电荷释放至位线BL 21。
而且，向位线BL 11及BL 21释放电荷后，基于位线BL 21的电压，读出放大器140A放大位线BL 11的电压，即，放大存储于该存储单元MC的数据。具体地说，当位线BL 11的电压高于位线BL 21的电压时，即，当在该存储单元MC中存储数据“1”时，读出放大器140A使位线BL 11的电压上升至VCC。另一方面，当位线BL 11的电压低于位线BL 21的电压时，即，当在该存储单元MC中存储数据“0”时，读出放大器140A使位线BL 11的电压为0V。
此外，如第二实施例中所作的说明，基于存储于伪单元DMC 2中的数据生成基准电压，具体地，当伪单元DMC2的电容器面积大于存储单元MC的电容器面积时，在伪单元DMC2上存储数据“0”，另一方面，当伪单元DMC2的电容器面积小于存储单元MC的电容器面积时，也可在伪单元DMC2中存储数据“1”。
之后，n型MOS晶体管182、152导通，锁存电路150锁存从该存储单元MC读出至位线BL 11的数据。而且，显示驱动电路170基于锁存至锁存电路150的数据，驱动外部显示器。通过以上的动作，基于从外部提供的数据，可驱动外部的显示器。
在上述的例子中，以存储单元阵列110的存储单元MC为例说明了显示用驱动IC的动作，但在其他的存储单元阵列的存储单元MC中存储数据，读出数据的情况也可以同样的动作。例如，读出放大器140A以伪单元DMC1为基准可以放大存储于存储单元阵列112中的数据，读出放大器140B以伪单元DMC3为基准也可放大存储于存储单元阵列116中所存储的数据，而且，读出放大器140B以伪单元DMC4为基准放大存储于存储单元阵列114中的数据。
如上所述，在本实施例中，与各读出放大器140A、140B连接的位线BL彼此向大致相反方向延伸。因此，根据本实施例，在位线BL的延伸方向上，可使存储单元阵列110～116的存储单元的配置间隔变窄，所以可提供集成度高的铁电存储装置。尤其是，如本实施例，当将该铁电存储装置用于显示用驱动IC上时，使位线BL的间隔与外部的显示器的间隔对应的同时，在位线BL的延伸方向上可缩小显示用驱动IC的尺寸。即，可提供面积效率非常高的铁电存储装置及显示用驱动IC。
此外，本实施例的详细的其他构成及效果，如第一及第二实施例中所作说明。
(第四实施例)
图4是根据本发明的第四实施例的显示用驱动IC的构成的示意图。本实施例与上述的第一实施例的构成及动作重复，下面，对于不同点进行说明。
铁电存储装置包括：存储单元阵列110、112、字线控制部120、板线控制部130、读出放大器140、锁存电路150、作为第二开关的一个例子的n型MOS晶体管152、数据总线160、作为第一开关的一个例子的n型MOS晶体管162、多个位线BL 11～1n、BL 21～2n(n是大于等于2的整数。下面，称为“位线BL”)、多个子位线SBL 11～1n、SBL 21～2n、…(下面，称为“子位线SBL”。)、多个字线WL 11～1m、WL 21～2m、…(m是大于等于2的整数。以下称为“字线WL”。)、多个板线PL 11～1m、PL 21～2m、…(下面，称为“字线PL”。)、伪字线DWL 1、DWL 2、以及伪板线DPL 1、DPL 2。
在本实施例中，在各位线BL上连接多个子位线SBL，适用于所有的带分层的位线结构。各存储单元阵列110、112的多个存储单元MC分别与子位线SBL连接。详细地说，存储单元MC的n型MOS晶体管的源极或漏极的一方与子位线SBL连接，另一方连接于铁电电容器的一端。而且，存储单元MC的n型MOS晶体管的栅极连接于字线WL，基于该字线WL的电位，对是否将铁电电容器的一端连接于对应的子位线SBL上进行切换。
而且，铁电电容器的另一端连接于板线PL上，基于对应的子位线SBL及板线PL的电位差、即，基于铁电电容器的一端和另一端的电位差，存储规定的数据。
各子位线SBL的电压基于信号SEL 11、SEL 11b、…来控制。例如，子位线SBL 11的一端通过开关(例如n型MOS晶体管190)连接于位线BL 11，其另一端通过其他的开关(例如n型MOS晶体管192)接地。具体地，n型MOS晶体管190的源极或漏极的一方连接于位线BL 11上，另一方连接于子位线SBL 11上，栅极连接信号SEL 11。另一方面，n型MOS晶体管192的源极或漏极的一方接地，另一方连接于子位线SBL 11上，其栅极连接信号SEL 11b。
在各存储单元阵列110、112上，设有伪单元DMC1、DMC2，具体地说，伪单元DMC1连接至位线BL 11～1n，伪单元DMC2连接至位线BL 21～2n。伪单元DMC可以与存储单元MC具有相同的构成，或也可以具有与存储单元MC不同的构成。
此外，在本实施例中，设有子位线SBL，除多个存储单元MC与该子位线SBL连接之外，其他的构成如在第一实施例中所作说明。
其次，对于本实施例的显示用驱动IC的动作进行说明。如下所述，首先，对向存储单元MC(下面，称为“该存储单元MC”。)写入数据进行说明，该存储单元MC与字线WL 11、板线PL 11及子位线SBL 11连接，接着，对读出存储于该存储单元MC中的数据，显示驱动电路170驱动显示器的动作进行说明。
首先，当将提供至数据总线160的数据存储于该存储单元MC时，n型MOS晶体管162基于信号YSEL，使位线BL 21与数据总线160连接。而且，当读出放大器140及n型MOS晶体管190都导通时，连接于该存储单元MC上的子位线SBL 11的电压与数据总线160的电压大致相等。而且，字线控制部120使字线WL 11的电压变化，在该存储单元MC中基于数据总线160的电压(例如VCC或0V)存储规定的数据。
其次，当读出存储于该存储单元MC中的数据时，首先，字线控制部120导通字线WL 11及伪字线DWL2。而且，板线控制部130使板线PL 11的电压上升至VCC时，蓄积于该存储单元MC的铁电电容器的电荷释放至子位线SBL 11中，进而当n型MOS晶体管190导通时，释放该电荷至位线BL 22。此时，与在该存储单元MC中存储数据“0”时相比，在存储有数据“1”时的子位线SBLL 11及位线BL 11的电压上升得较高。
而且，在没有存取的存储单元MC中，使源极或漏极的一方接地的n型MOS晶体管导通，由此，没有存取的存储单元MC所连接的子位线SBL接地，利用另一方向板线PL提供0V。由此，没有存取的存储单元MC的铁电电容器的一端及另一端都为接地电位，因为没有附加电场，所以存储于该铁电电容器的数据不被破坏而得到保持。
而且，当读出存储于该存储单元MC中的数据时，字线控制部120使伪字线DWL2的电压变化，进而，板线控制部130使伪板线DPL2的电压为VCC。这样一来，使蓄积于伪单元DMC2的铁电电容器的电荷释放至位线BL 21。
在此，设定伪单元DMC为基准电压的实施例如在第一及第二实施例中所作的说明。
而且，向位线BL 11及BL 21释放电荷后，基于位线BL 21的电压，读出放大器140放大位线BL 11的电压，即，放大存储于该存储单元MC的数据。具体地，当位线BL 11的电压高于位线BL 21的电压时，即当在该存储单元MC中存储有数据“1”时，读出放大器140使位线BL 11的电压上升至VCC。另一方面，当位线BL 11的电压低于位线BL 21的电压时，即当在该存储单元MC中存储有数据“0”时，读出放大器140使位线BL 11的电压为0V。
其次，n型MOS晶体管152导通，锁存电路150锁存从该存储单元MC中读出至位线BL 11的数据。而且，基于锁存于锁存电路150中的数据，显示驱动电路170驱动外部的显示器。根据上述的动作，基于从外部提供的数据，可以驱动外部的显示器。
在上述例子中，以存储单元阵列110的存储单元MC为例，说明显示用驱动IC的动作，但当在存储单元阵列112的存储单元MC中存储数据，并读出数据时也可以同样地动作。当从存储单元阵列112的存储单元MC中读出数据时，读出放大器140以存储单元阵列110的伪存储单元DMC1为基准，放大从该存储单元MC中读出的数据。
在本实施例中，连接于读出放大器140上的位线BL 11～1n、BL 21～2n分别彼此向大致相反方向的延伸。因此，根据本实施例，在位线BL的延伸方向上，可使存储单元阵列110及112的存储单元MC的配置间隔变窄，所以可提供集成度高的铁电存储装置。尤其是，如本实施例，当将该铁电存储装置用于显示用驱动IC时，使位线BL的间隔与外部显示器的间隔对应的同时，在位线BL的延伸方向上，可缩小显示用驱动IC的尺寸。即，可提供面积效率非常高的铁电存储装置及显示用驱动IC。而且，在各位线BL连接有多个子位线SBL，所以可以将附加于位线BL的电容进一步降低。因此，进一步可提供高速的动作，读出容限大的铁电存储装置。
此外，本实施例中其他构成及效果的详细内容，与在第一至第三实施例中所作的说明一样。
通过上述发明的实施例所描述的实施例或应用例，根据用途可以适当组合，或进行变形或改进后使用，本发明不限定于上述的实施例的描述。这种组合或变形或改进的实施例也可包含于本发明的保护范围内，这从权利要求范围的描述可清楚了解。
附图标记说明
110、112、114、116  存储单元阵列
120  字线控制部
130  板线控制部
140、140A、140B  读出放大器
150  锁存电路
152  n型MOS晶体管
160  数据总线
162  n型MOS晶体管
170  显示驱动电路
180、182、184  n型MOS晶体管
190、192  n型MOS晶体管。

Claims (12)

1.一种铁电存储装置，其特征在于包括：
第一位线，从一端向另一端在第一方向上延伸；
第一存储单元，与所述第一位线连接，用于存储规定的数据；
第二位线，从一端向另一端在与所述第一方向大致相反的方向上延伸；
多个第二存储单元，与所述第二位线连接，用于存储规定的数据；
读出放大器，与所述第一位线的一端和所述第二位线的一端连接，对在所述第一存储单元和所述第二存储单元中存储的数据进行放大；
锁存电路，与所述第一位线的另一端连接，用于锁存所述读出放大器所放大的数据；
数据总线，用于传输使所述第一存储单元和所述第二存储单元存储的数据；以及
第一开关，与所述第二位线的另一端连接，用于对是否连接所述第二位线和所述数据总线进行切换。
2.根据权利要求1所述的铁电存储装置，其特征在于还包括：
第一伪单元，配置在所述读出放大器和所述第一存储单元之间，与所述第一位线连接；以及
第二伪单元，配置在所述读出放大器和所述第二存储单元之间，与所述第二位线连接；
其中，所述读出放大器以所述第二伪单元为基准对存储在所述第一存储单元中的数据进行放大，并且以所述第一伪单元为基准对存储在所述第二存储单元中的数据进行放大。
3.根据权利要求1或2所述的铁电存储装置，其特征在于还包括：
第二开关，设置在所述第一位线和所述锁存电路之间，
其中，所述第一开关在所述读出放大器放大存储在所述第一存储单元中的数据时导通；
所述第二开关在所述读出放大器放大存储在所述第二存储单元中的数据时导通。
4.一种铁电存储装置，其特征在于包括：
第一位线，从一端向另一端在第一方向上延伸；
多个第一存储单元，与所述第一位线连接，用于存储规定的数据；
第二位线，从一端向另一端在与所述第一方向大致相反的第二方向上延伸；
多个第二存储单元，与所述第二位线连接，用于存储规定的数据；
第一读出放大器，与所述第一位线的一端和所述第二位线的一端连接，对存储在所述第一存储单元和所述第二存储单元中的数据进行放大；
第三位线，从一端向另一端在所述第一方向上延伸；
多个第三存储单元，与所述第三位线连接，用于存储规定的数据；
第四位线，从一端向另一端在所述第二方向上延伸；
多个第四存储单元，与所述第四位线连接，用于存储规定的数据；
第二读出放大器，与所述第三位线的一端和所述第四位线的一端连接，对从存储在所述第三存储单元和所述第四存储单元中的数据进行放大；
锁存电路，与所述第一位线的另一端连接，对所述各个读出放大器所放大的数据进行锁存；以及
开关，与所述第二位线的另一端和所述第三位线的另一端连接，对是否连接所述第二位线和所述第三位线进行切换。
5.根据权利要求4所述的铁电存储装置，其特征在于还包括：
数据总线，对使所述第一存储单元至所述第四存储单元存储的数据进行传输；
第一开关，与所述第四位线的另一端连接，对是否连接所述数据总线和所述第四位线进行切换；以及
第二开关，设置在所述第一位线和所述锁存电路之间。
6.根据权利要求4或5所述的铁电存储装置，其特征在于还包括：
第一伪单元，与所述第一位线连接；
第二伪单元，与所述第二位线连接；
第三伪单元，与所述第三位线连接；以及
第四伪单元，与所述第四位线连接；
其中，所述第一读出放大器以所述第二伪单元为基准放大存储在所述第一存储单元中的数据，并且以所述第一伪单元为基准放大存储在所述第二存储单元中的数据；
所述第二读出放大器以所述第四伪单元为基准放大存储在所述第三存储单元中的数据，并且以所述第三伪单元为基准放大存储在所述第四存储单元中的数据。
7.一种铁电存储装置，其特征在于包括：
第一位线，从一端向另一端在第一方向上延伸；
多个第一存储单元，与所述第一位线连接，用于存储规定的数据；
第二位线，从一端向另一端在与所述第一方向大致相反的第二方向上延伸；
多个第二存储单元，与所述第二位线连接，用于存储规定的数据；
第一读出放大器，与所述第一位线的一端和所述第二位线的一端连接，对存储在所述第一存储单元和所述第二存储单元中的数据进行放大；
第三位线，从一端向另一端在所述第一方向上延伸；
多个第三存储单元，与所述第三位线连接，用于存储规定的数据；
第四位线，从一端向另一端在所述第二方向上延伸；
多个第四存储单元，与所述第四位线连接，用于存储规定的数据；
第二读出放大器，与所述第三位线的一端和所述第四位线的一端连接，对存储在所述第三存储单元和所述第四存储单元中的数据进行放大；
数据线，从一端向另一端在所述第一方向上延伸，通过开关与所述第一读出放大器连接，并且通过开关与所述第二读出放大器连接；以及
锁存电路，与所述数据线的另一端连接，对所述各个读出放大器所放大的数据进行锁存。
8.根据权利要求7所述的铁电存储装置，其特征在于还包括：
数据总线，对使所述第一存储单元至所述第四存储单元存储的数据进行传输；
第一开关，与所述数据线的一端连接，对是否连接所述数据线和所述数据总线进行切换；以及
第二开关，设置在所述数据线和所述锁存电路之间。
9.根据权利要求7或8所述的铁电存储装置，其特征在于还包括：
第一伪单元，与所述第一位线连接；
第二伪单元，与所述第二位线连接；
第三伪单元，与所述第三位线连接；以及
第四伪单元，与所述第四位线连接；
其中，所述第一读出放大器以所述第二伪单元为基准放大存储在所述第一存储单元中的数据，并且以所述第一伪单元为基准放大存储在所述第二存储单元的数据；
所述第二读出放大器以所述第四伪单元为基准放大存储在所述第三存储单元中的数据，并且以所述第三伪单元为基准放大存储在所述第四存储单元的数据。
10.一种铁电存储装置，其特征在于包括：
第一位线，从一端向另一端在第一方向上延伸；
多个第一子位线，与所述第一位线连接；
多个第一存储单元，与所述各个第一子位线连接，用于存储规定的数据；
第二位线，从一端向另一端在与所述第一方向大致相反的第二方向上延伸；
多个第二子位线，与所述第二位线连接；
多个第二存储单元，与所述各个第二子位线连接，用于存储规定的数据；
读出放大器，与所述第一位线的一端和所述第二位线的一端连接，对存储在所述第一存储单元和所述第二存储单元中的数据进行放大；以及
锁存电路，与所述第一位线的另一端连接，对所述读出放大器所放大的数据进行锁存。
11.根据权利要求10所述的铁电存储装置，其特征在于还包括：
数据总线，对使所述第一存储单元和所述第二存储单元存储的数据进行传输；
第一开关，与所述第二位线的另一端连接，对是否连接所述第二位线和所述数据总线进行切换；以及
第二开关，设置在所述第一位线和所述锁存电路之间。
12.根据权利要求10或11所述的铁电存储装置，其特征在于还包括：
第一伪单元，与所述第一位线连接；以及
第二伪单元，与所述第二位线连接；
其中，所述读出放大器以所述第二伪单元为基准放大存储在所述第一存储单元中的数据，并且以所述第一伪单元为基准放大存储在所述第二存储单元中的数据。
CNA2006100828934A 2005-06-22 2006-06-19 铁电存储装置 Pending CN1885428A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2005182619A JP4147536B2 (ja) 2005-06-22 2005-06-22 強誘電体メモリ装置及び表示用駆動ｉｃ
JP2005182619 2005-06-22
JP2006041441A JP4706846B2 (ja) 2005-06-22 2006-02-17 強誘電体メモリ装置及び表示用駆動ｉｃ
JP2006041441 2006-02-17

Publications (1)

Publication Number Publication Date
CN1885428A true CN1885428A (zh) 2006-12-27

Family

ID=37567142

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006100828934A Pending CN1885428A (zh) 2005-06-22 2006-06-19 铁电存储装置

Country Status (4)

Country Link
US (1) US7366005B2 (zh)
JP (2) JP4147536B2 (zh)
KR (1) KR100805998B1 (zh)
CN (1) CN1885428A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110097905A (zh) * 2018-01-29 2019-08-06 美光科技公司 包含铁电存储器及用于访问铁电存储器的设备及方法
WO2024001622A1 (zh) * 2022-06-27 2024-01-04 华为技术有限公司 一种铁电存储器、铁电存储器的读出电路及读出方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010157289A (ja) * 2008-12-26 2010-07-15 Elpida Memory Inc 半導体記憶装置
JP6029434B2 (ja) * 2012-11-27 2016-11-24 ルネサスエレクトロニクス株式会社 半導体記憶装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04283490A (ja) * 1991-03-11 1992-10-08 Oki Electric Ind Co Ltd 半導体記憶装置
JPH06203552A (ja) * 1991-11-18 1994-07-22 Toshiba Corp ダイナミック型半導体記憶装置
JP3302796B2 (ja) * 1992-09-22 2002-07-15 株式会社東芝 半導体記憶装置
JP3096362B2 (ja) * 1992-10-26 2000-10-10 沖電気工業株式会社 シリアルアクセスメモリ
JPH097377A (ja) * 1995-06-20 1997-01-10 Sony Corp 強誘電体記憶装置
US5844832A (en) 1996-08-22 1998-12-01 Samsung Electronics Co., Ltd. Cell array structure for a ferroelectric semiconductor memory and a method for sensing data from the same
KR100323989B1 (ko) 1996-08-22 2002-04-22 윤종용 강유전체반도체메모리용셀어레이구조및데이터감지방법
US5852571A (en) 1997-03-14 1998-12-22 Micron Technology, Inc. Nonvolatile ferroelectric memory with folded bit line architecture
KR100303056B1 (ko) * 1998-11-07 2001-11-22 윤종용 온-칩테스트회로를구비한강유전체메모리장치
KR100463599B1 (ko) * 2001-11-17 2004-12-29 주식회사 하이닉스반도체 불휘발성 강유전체 메모리 장치 및 그의 구동방법
JP3770171B2 (ja) 2002-02-01 2006-04-26 ソニー株式会社 メモリ装置およびそれを用いたメモリシステム
US6574135B1 (en) * 2002-04-19 2003-06-03 Texas Instruments Incorporated Shared sense amplifier for ferro-electric memory cell
JP3800179B2 (ja) * 2003-01-17 2006-07-26 セイコーエプソン株式会社 強誘電体記憶装置及び表示用駆動ｉｃ
JP2006024263A (ja) * 2004-07-07 2006-01-26 Seiko Epson Corp 強誘電体記憶装置、電子機器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110097905A (zh) * 2018-01-29 2019-08-06 美光科技公司 包含铁电存储器及用于访问铁电存储器的设备及方法
WO2024001622A1 (zh) * 2022-06-27 2024-01-04 华为技术有限公司 一种铁电存储器、铁电存储器的读出电路及读出方法

Also Published As

Publication number Publication date
JP4706846B2 (ja) 2011-06-22
KR20060134803A (ko) 2006-12-28
JP2007220245A (ja) 2007-08-30
KR100805998B1 (ko) 2008-02-26
US20060291270A1 (en) 2006-12-28
US7366005B2 (en) 2008-04-29
JP4147536B2 (ja) 2008-09-10
JP2007004876A (ja) 2007-01-11

Similar Documents

Publication Publication Date Title
CN1581358A (zh) 存储器及其驱动方法
CN1538449A (zh) 非易失性半导体存储装置、电子卡及电子装置
CN1183166A (zh) 强电介质存储器件
CN1533574A (zh) 半导体存储装置
CN1892897A (zh) 铁电存储装置、显示用驱动集成电路以及电子设备
CN1214392C (zh) 提高可靠性的存储单元、非易失性存储装置及其控制方法
CN1667752A (zh) 半导体存储装置
CN1885428A (zh) 铁电存储装置
CN1770317A (zh) 存储器
CN1825475A (zh) 存储器
CN1627447A (zh) 适于在单个存储单元中存储多值的非易失性半导体存储器件
CN1734663A (zh) 铁电存储装置及电子设备
CN1223442A (zh) 具备能抑制消耗电流的接口电路的半导体存储器
CN1945735A (zh) 半导体存储装置及电子设备
CN101060594A (zh) 半导体设备
CN1758373A (zh) 半导体存储装置
CN1734665A (zh) 铁电存储器及其驱动方法
CN1661655A (zh) 有源矩阵型半导体器件
CN1734664A (zh) 铁电存储装置及电子设备
CN1806294A (zh) 铁电存储器件
CN101047024A (zh) 存储器
CN1508806A (zh) 带有单元比率小的存储单元的半导体存储装置
CN1397951A (zh) 半导体存储器以及驱动半导体存储器的方法
CN1485910A (zh) 半导体器件
CN1447433A (zh) 半导体存储装置及其驱动方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication