JP2007004876A - 強誘電体メモリ装置及び表示用駆動ｉｃ - Google Patents

強誘電体メモリ装置及び表示用駆動ｉｃ Download PDF

Info

Publication number
JP2007004876A
JP2007004876A JP2005182619A JP2005182619A JP2007004876A JP 2007004876 A JP2007004876 A JP 2007004876A JP 2005182619 A JP2005182619 A JP 2005182619A JP 2005182619 A JP2005182619 A JP 2005182619A JP 2007004876 A JP2007004876 A JP 2007004876A
Authority
JP
Japan
Prior art keywords
bit line
memory cell
data
sense amplifier
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005182619A
Other languages
English (en)
Other versions
JP4147536B2 (ja
Inventor
Yasunori Koide
泰紀 小出
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2005182619A priority Critical patent/JP4147536B2/ja
Priority to JP2006041441A priority patent/JP4706846B2/ja
Priority to US11/445,411 priority patent/US7366005B2/en
Priority to KR1020060053052A priority patent/KR100805998B1/ko
Priority to CNA2006100828934A priority patent/CN1885428A/zh
Publication of JP2007004876A publication Critical patent/JP2007004876A/ja
Application granted granted Critical
Publication of JP4147536B2 publication Critical patent/JP4147536B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2273—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2253—Address circuits or decoders
    • G11C11/2257—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/14—Dummy cell management; Sense reference voltage generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Dram (AREA)
  • Semiconductor Memories (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

【課題】 特にビット線方向における集積度が高い強誘電体メモリ装置を提供する。
【解決手段】
第１の方向に延びる第１のビット線と、第１のビット線に接続され、所定のデータを記憶する複数の第１のメモリセルと、第１の方向と略反対方向である第２の方向に延びる第２のビット線と、第２のビット線に接続され、所定のデータを記憶する複数の第２のメモリセルと、第１のビット線の一方端及び第２のビット線の一方端に接続され、第１のメモリセル及び第２のメモリセルに記憶されたデータを増幅するセンスアンプと、第１のビット線の他方端に接続され、センスアンプが増幅したデータをラッチするラッチ回路と、第１のメモリセル及び第２のメモリセルに記憶させるデータを伝送するデータバスと、第２のビット線の他方端に接続され、第２のビット線とデータバスとを接続するか否かを切り換える第１のスイッチと、を備えたことを特徴とする強誘電体メモリ装置。
【選択図】 図１

Description

本発明は、強誘電体メモリ装置及び表示用駆動ＩＣに関する。
従来の強誘電体記憶装置として、特開２００４−２２０７３９号公報（特許文献１）に開示されたものがある。上記従来の強誘電体記憶装置は、メインビット線の一端に設けられたカラムデコーダが、強誘電体キャパシタより一斉にデータを読み出すようになっている。
特開２００４−２２０７３９号公報
しかしながら、上記従来の強誘電体記憶装置では、ビット線の下端にセンスアンプ及び書き込み回路が接続されており、上端にデータラッチ回路が接続されている。従って、上記従来の強誘電体記憶装置では、対となるビット線間において、メモリセルを交互に配置しなければならないため、メモリセルの集積度が下がってしまうという問題が生じていた。
よって、本発明は、上記の課題を解決することのできる強誘電体メモリ装置及び表示用駆動ＩＣを提供することを目的とする。この目的は特許請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
上記目的を達成するため、本発明の第１の形態によれば、一方端から他方端に向かって第１の方向に延びる第１のビット線と、第１のビット線に接続され、所定のデータを記憶する複数の第１のメモリセルと、一方端から他方端に向かって第１の方向と略反対方向である第２の方向に延びる第２のビット線と、第２のビット線に接続され、所定のデータを記憶する複数の第２のメモリセルと、第１のビット線の一方端及び第２のビット線の一方端に接続され、第１のメモリセル及び第２のメモリセルに記憶されたデータを増幅するセンスアンプと、第１のビット線の他方端に接続され、センスアンプが増幅したデータをラッチするラッチ回路と、第１のメモリセル及び第２のメモリセルに記憶させるデータを伝送するデータバスと、第２のビット線の他方端に接続され、第２のビット線とデータバスとを接続するか否かを切り換える第１のスイッチと、を備えたことを特徴とする強誘電体メモリ装置を提供する。
上記形態では、センスアンプに接続される第１のビット線及び第２のビット線が、互いに略反対方向に延びることとなる。従って、上記形態によれば、第１の方向及び第２の方向における、複数の第１のメモリセル及び複数の第２のメモリセルの配置間隔を狭くすることができるので、集積度が高い強誘電体メモリ装置を提供することができる。
また、上記形態では、特に、センスアンプに接続された第１のビット線及び第２のビット線が同一方向に延びる折返しビット線方式と比べて、第１のビット線及び第２のビット線の長さを略半分にできるので、ビット線容量を低下させることができ、ビット線間の電位差を大きくとることができる。ひいては、高速に動作し、消費電力が低い強誘電体メモリ装置を提供することができる。
上記強誘電体メモリ装置は、センスアンプと第１のメモリセルとの間において、第１のビット線に接続された第１のダミーセルと、センスアンプと第２のメモリセルとの間において、第２のビット線に接続された第２のダミーセルと、をさらに備え、センスアンプは、第２のダミーセルを基準として第１のメモリセルに記憶されたデータを増幅し、第１のダミーセルを基準として第２のメモリセルに記憶されたデータを増幅することが好ましい。
上記形態では、第１のビット線及び第２のビット線のそれぞれにダミーセルが接続されるので、リファレンスとなるビット線を別途設ける必要がない。従って、上記形態によれば、例えば、表示用駆動ＩＣ等の、ワード線方向のサイズが固定されたデバイスに用いられる場合であっても、ビット線の間隔を十分にとることができる。
上記強誘電体メモリ装置は、第１のビット線とラッチ回路との間に設けられた第２のスイッチを更に備え、第１のスイッチは、センスアンプが第１のメモリセルに記憶されたデータを増幅するときにオンし、第２のスイッチは、センスアンプが第２のメモリセルに記憶されたデータを増幅するときにオンすることが好ましい。
上記形態によれば、第１のビット線及び第２のビット線に付加される容量を制御することができるので、メモリセルと同一形状のダミーセルから参照電位を発生することができ、ダミーセルのプロセスばらつきによる特性変化を抑えることができる。
本発明の第２の形態によれば、上記強誘電体メモリ装置を備えたことを特徴とする表示用駆動ＩＣを提供する。表示用駆動ＩＣとは、例えば液晶表示装置等の表示装置を駆動するデバイス全般をいう。
以下、図面を参照しつつ、発明の実施形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲に係る発明を限定するものではなく、また、実施形態の中で説明されている特徴の組み合わせのすべてが発明の解決手段に必須であるとは限らない。
図１は、本発明の一実施形態に係る表示用駆動ＩＣの構成を示す図である。本実施形態の表示用駆動ＩＣは、強誘電体メモリ装置と、表示駆動回路１７０とを備えて構成されており、表示駆動回路１７０が、強誘電体メモリ装置に記憶されたデータに基づいて、例えば液晶表示装置等の表示体を有する装置を駆動する。
強誘電体メモリ装置は、メモリセルアレイ１１０及び１１２と、ワード線制御部１２０と、プレート線制御部１３０と、センスアンプ１４０と、ラッチ回路１５０と、第２のスイッチの一例であるｎ型ＭＯＳトランジスタ１５２と、データバス１６０と、第１のスイッチの一例であるｎ型ＭＯＳトランジスタ１６２と、複数のビット線ＢＬ１１〜１ｎ及びＢＬ２１〜２ｎ（ｎは２以上の整数。以下、「ビット線ＢＬ」という。）と、複数のワード線ＷＬ１１〜１ｍ及びＷＬ２１〜２ｍ（ｍは２以上の整数。以下、「ワード線ＷＬ」という。）と、複数のプレート線ＰＬ１１〜１ｍ及びＰＬ２１〜２ｍ（以下、「プレート線ＰＬ」という。）と、ダミーワード線ＤＷＬ１及び２並びにダミープレート線ＤＰＬ１及び２とを備えて構成される。
本実施形態の表示用駆動ＩＣは、外部から供給されたデータがデータバス１６０を介してメモリセルアレイ１１０及び１１２に設けられたメモリセルＭＣに記憶される。そして、ラッチ回路１５０は、メモリセルＭＣから読み出されたデータをラッチし、表示駆動回路１７０は、ラッチ回路１５０にラッチされたデータに基づいて、外部の表示体を駆動する。
メモリセルアレイ１１０及び１１２は、アレイ状に配置された複数のメモリセルＭＣ及び複数のダミーセルＤＭＣを有して構成される。メモリセルアレイ１１０及び１１２において、ワード線ＷＬは、プレート線ＰＬに対して並行に配置されており、ビット線ＢＬに対して交差して配置されている。そして、メモリセルアレイ１１０及び１１２において、各メモリセルＭＣは、いずれかのワード線ＷＬ、プレート線ＰＬ及びビット線ＢＬに接続されている。
各メモリセルＭＣは、ｎ型ＭＯＳトランジスタＴＲと、強誘電体キャパシタＣとを有して構成されている。ｎ型ＭＯＳトランジスタＴＲは、ソース又はドレインの一方がビット線ＢＬのいずれかに接続されており、他方が強誘電体キャパシタＣの一方端に接続されている。また、ｎ型ＭＯＳトランジスタＴＲは、ゲートがワード線ＷＬのいずれかに接続されており、当該ワード線ＷＬの電位に基づいて、強誘電体キャパシタＣの一方端を対応するビット線ＢＬに接続するか否かを切り換える。
また、強誘電体キャパシタＣの他方端は、プレート線ＰＬのいずれかに接続されている。そして、強誘電体キャパシタＣは、対応するビット線ＢＬ及びプレート線ＰＬの電位差、すなわち、強誘電体キャパシタＣの一方端と他方端との電位差に基づいて、所定のデータを記憶する。
ダミーセルＤＭＣ１及び２は、メモリセルアレイ１１０及び１１２において、それぞれ、ビット線ＢＬ、ダミーワード線ＤＷＬ１及び２並びにダミープレート線ＤＰＬ１及び２に接続されている。ダミーセルＤＭＣは、メモリセルＭＣと同一の構成を有しており、メモリセルアレイ１１０及び１１２において、メモリセルＭＣが設けられた領域とセンスアンプ１４０との間に設けられている。すなわち、メモリセルアレイ１１０及び１１２において、ダミーセルＤＭＣは、メモリセルＭＣよりもセンスアンプ１４０に近い位置において、ビット線ＢＬに接続されている。
ワード線制御部１２０は、ワード線ＷＬ並びにダミーワード線ＤＷＬ１及び２の電圧を制御して、ｎ型ＭＯＳトランジスタＴＲのオン・オフを制御する。また、プレート線制御部１３０は、プレート線ＰＬ並びにダミープレート線ＤＰＬ１及び２の電圧を制御して、強誘電体キャパシタＣの他方端の電圧を制御する。
センスアンプ１４０は、各強誘電体キャパシタＣからビット線ＢＬに放出された電荷に基づいて、各メモリセルＭＣに記憶されたデータを増幅する。本実施形態のセンスアンプ１４０は、一方端及び他方端を有するラッチ型センスアンプであって、一方端にはビット線ＢＬ１１〜１ｎが接続され、他方端にはビット線ＢＬ２１〜２ｎが接続されている。ビット線ＢＬ１１〜１ｎは、センスアンプ１４０からラッチ回路１５０に向かう第１の方向に延びており、ビット線ＢＬ２１〜２ｎは、第１の方向と略反対方向である第２の方向に延びている。
また、本実施形態においてセンスアンプ１４０は、メモリセルアレイ１１０のメモリセルＭＣに記憶されたデータを読み出すとき、メモリセルアレイ１１２のダミーセルＤＭＣ２のデータから放出された電荷に基づいて当該メモリセルＭＣに記憶されたデータを増幅し、メモリセルアレイ１１２のメモリセルＭＣに記憶されたデータを読み出すときに、メモリセルアレイ１１０のダミーセルＤＭＣ１から放出された電荷に基づいて当該メモリセルＭＣに記憶されたデータを増幅する。すなわち、本実施形態の強誘電体メモリ装置は、オープンビット線構造を有している。
ラッチ回路１５０は、センスアンプ１４０が増幅したデータをラッチする。ラッチ回路１５０は、ラッチしたデータを表示駆動回路１７０に供給する。表示駆動回路１７０は、ラッチ回路１５０から供給されたデータに基づいて、外部に設けられた表示体を駆動する。
また、ラッチ回路１５０とビット線ＢＬ１１〜１ｎとの間には、ｎ型ＭＯＳトランジスタ１５２が設けられている。ｎ型ＭＯＳトランジスタ１５２は、ソース及びドレインがラッチ回路１５０及びビット線ＢＬ１１〜１ｎに接続されており、ゲートに供給される信号ＬＡＴに基づいて、ビット線ＢＬ１１〜１ｎのそれぞれとラッチ回路１５０とを接続するか否かを切り換える。
データバス１６０は、外部から供給された、メモリセルＭＣに記憶されるデータを伝送する。ｎ型ＭＯＳトランジスタ１６２は、ソース及びドレインがデータバス１６０及びビット線ＢＬ２１〜２ｎに接続されており、ゲートに供給された信号ＹＳＥＬの電圧に基づいて、ビット線ＢＬ２１〜２ｎとデータバス１６０とを接続するか否かを切り換える。
次に、本実施形態の表示用駆動ＩＣの動作について説明する。以下において、まず、ワード線ＷＬ１１、プレート線ＰＬ１１及びビット線ＢＬ１１に接続されたメモリセルＭＣ（以下、「当該メモリセルＭＣ」という。）にデータを書き込む動作について説明し、次に、当該メモリセルＭＣに記憶されたデータを読み出して、表示駆動回路１７０が表示体を駆動する動作について説明する。
まず、データバス１６０に供給されたデータを当該メモリセルＭＣに記憶させる場合、ｎ型ＭＯＳトランジスタ１６２が、信号ＹＳＥＬに基づいて、ビット線ＢＬ２１をデータバス１６０に接続する。そして、ビット線ＢＬ２１に接続されたセンスアンプ１４０がオンすると、当該メモリセルＭＣが接続されたビット線ＢＬ１１の電圧が、データバス１６０と略等しい電圧となる。本実施形態において、強誘電体キャパシタＣにデータ”１”を記憶させる場合、データバス１６０には表示用駆動ＩＣの動作電圧ＶＣＣが供給され、データ”０”を記憶させる場合、データバス１６０には０Ｖが供給される。そして、ワード線制御部１２０がワード線ＷＬ１１の電圧を変化させて当該メモリセルＭＣのｎ型ＭＯＳトランジスタＴＲをオンさせると、ビット線ＢＬ１１の電圧が強誘電体キャパシタＣの一方端に供給されて、当該強誘電体キャパシタＣにはデータバス１６０の電圧に基づいて所定のデータが記憶される。
次に、当該メモリセルＭＣに記憶されたデータを読み出す場合、まず、ワード線制御部１２０が、ワード線ＷＬ１１及びダミーワード線ＤＷＬ２をオンする。そして、プレート線制御部１３０が、プレート線ＰＬ１１の電圧をＶＣＣに上昇させると、当該強誘電体キャパシタＣに蓄積された電荷がビット線ＢＬ１１に放出される。このとき、当該メモリセルにデータ”０”が記憶されている場合よりも、データ”１”が記憶されている場合の方が、ビット線ＢＬ２１の電圧は高く上昇する。
また、当該メモリセルに記憶されたデータを読み出す場合、ワード線制御部１２０は、ダミーワード線ＤＷＬ２の電圧を変化させてダミーセルＤＭＣ２のｎ型ＭＯＳトランジスタＴＲもオンさせる。また、プレート線制御部１３０は、ダミープレート線ＤＰＬ２の電圧もＶＣＣとして、ダミーセルＤＭＣ２の強誘電体キャパシタＣに蓄積された電荷をビット線ＢＬ２１に放出させる。
本実施形態において、ダミーセルＤＭＣにはデータ”１”が記憶されており、また、ビット線ＢＬ２１に接続されたｎ型ＭＯＳトランジスタ１６２がオンし、ビット線ＢＬ２１とデータバス１６０とを接続する。従って、ビット線ＢＬ２１にはデータ”１”に相当する量の電荷が放出されるが、ｎ型ＭＯＳトランジスタ１６２がオンしており、ビット線ＢＬ２１に付加される容量はビット線ＢＬ１１よりも大きくなるので、ビット線ＢＬ２１の電圧は、当該メモリセルＭＣにデータ”１”が記憶されていた場合のビット線ＢＬ１１の電圧と、データ”０”が記憶されていた場合のビット線ＢＬ１１の電圧との間の電圧まで上昇する。すなわち、ビット線ＢＬ１１の電圧は、当該メモリセルＭＣにデータ”１”が記憶されていた場合、ビット線ＢＬ２１の電圧よりも高くなる一方、データ”０”が記憶されていた場合、ビット線ＢＬ２１の電圧よりも低くなる。
そして、ビット線ＢＬ１１及びＢＬ２１に電荷が放出された後、センスアンプ１４０は、ビット線ＢＬ２１の電圧に基づいて、ビット線ＢＬ１１の電圧を増幅、すなわち、当該メモリセルＭＣに記憶されたデータを増幅する。具体的には、センスアンプ１４０は、ビット線ＢＬ１１の電圧がビット線ＢＬ２１の電圧より高い場合、すなわち、当該メモリセルＭＣにデータ”１”が記憶されていた場合、ビット線ＢＬ１１の電圧をＶＣＣに上昇させる。一方、センスアンプ１４０は、ビット線ＢＬ１１の電圧がビット線ＢＬ２１の電圧より低い場合、すなわち、当該メモリセルＭＣにデータ”０”が記憶されていた場合、ビット線ＢＬ１１の電圧を０Ｖとする。
次に、ｎ型ＭＯＳトランジスタ１５２がオンし、ラッチ回路１５０は、当該メモリセルＭＣからビット線ＢＬ１１に読み出されたデータをラッチする。そして、表示駆動回路１７０は、ラッチ回路１５０にラッチされたデータに基づいて、外部の表示体を駆動する。以上の動作により、外部から供給されたデータに基づいて、外部の表示体を駆動することができる。
以上の例では、メモリセルアレイ１１０のメモリセルＭＣを例に表示用駆動ＩＣの動作を説明したが、メモリセル１１２のメモリセルＭＣにデータを記憶させ、データを読み出す場合も同様に動作させればよい。なお、メモリセル１１２のメモリセルＭＣからデータを読み出す場合、センスアンプ１４０はメモリセルアレイ１１０のダミーメモリセルＤＭＣ１を基準として当該メモリセルＭＣから読み出されたデータを増幅する。このとき、ｎ型ＭＯＳトランジスタ１５２をオンして、ビット線ＢＬ１１〜１ｎに所定の容量を付加させるのが好ましい。
また、以上の例では、ｎ型ＭＯＳトランジスタ１５２及び１６２をオンしてビット線ＢＬに所定の容量を付加することにより、リファレンス電圧を生成しているが、ダミーメモリセルＤＭＣ１及び２の面積をメモリセルＭＣの面積と異ならせて、リファレンス電圧を生成するようにしてもよい。
本実施形態では、センスアンプ１４０に接続されるビット線ＢＬ１１〜１ｎ及びＢＬ２１〜２ｎが、互いに略反対方向に延びることとなる。従って、本実施形態によれば、ビット線ＢＬの延在方向において、メモリセルアレイ１１０及び１１２におけるメモリセルＭＣの配置間隔を狭くすることができるので、集積度が高い強誘電体メモリ装置を提供することができる。特に、本実施形態のように、当該強誘電体メモリ装置を表示用駆動ＩＣに用いた場合には、ビット線ＢＬの間隔を外部の表示体の間隔に対応させるとともに、ビット線ＢＬの延在方向において表示用駆動ＩＣのサイズを縮小できる。すなわち、面積効率が非常に高い強誘電体メモリ装置及び表示用駆動ＩＣを提供することができる。
本実施形態では、折り返しビット線方式と比べて、ビット線ＢＬの長さを略半分にできるので、ビット線ＢＬの要領を低下させることができ、センスアンプ１４０に接続されたビット線間の電位差を大きくとることができる。ひいては、高速に動作し、消費電力が低い強誘電体メモリ装置及び表示用駆動ＩＣを提供することができる。
本実施形態では、ビット線ＢＬ１１〜１ｎ及びビット線ＢＬ２１〜２ｎのそれぞれにダミーセルＤＭＣが接続されるので、リファレンスとなるビット線を別途も受ける必要がない。従って、本実施形態によれば、強誘電体メモリ装置を表示用駆動ＩＣ等の、ワード線方向のワイズが固定されたデバイスに用いられる場合であっても、ビット線ＢＬの間隔を十分に取ることができる。
本実施形態によれば、ｎ型ＭＯＳトランジスタ１５２及び１６２のオン・オフを適切に制御して、ビット線ＢＬのそれぞれに付加される容量を制御することができるので、読み出しマージンが大きい強誘電体メモリ装置を提供することができる。
上記発明の実施形態を通じて説明された実施例や応用例は、用途に応じて適宜に組み合わせて、又は変更若しくは改良を加えて用いることができ、本発明は上述した実施形態の記載に限定されるものではない。そのような組み合わせ又は変更若しくは改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
本発明の一実施形態に係る表示用駆動ＩＣの構成を示す図である。
符号の説明
１１０・・・メモリセルアレイ、１１２・・・メモリセルアレイ、１２０・・・ワード線制御部、１３０・・・プレート線制御部、１４０・・・センスアンプ、１５０・・・ラッチ回路、１５２・・・ｎ型ＭＯＳトランジスタ、１６０・・・データバス、１６２・・・ｎ型ＭＯＳトランジスタ、１７０・・・表示駆動回路

Claims (4)

  1. 一方端から他方端に向かって第１の方向に延びる第１のビット線と、
    前記第１のビット線に接続され、所定のデータを記憶する複数の第１のメモリセルと、
    一方端から他方端に向かって前記第１の方向と略反対方向である第２の方向に延びる第２のビット線と、
    前記第２のビット線に接続され、所定のデータを記憶する複数の第２のメモリセルと、
    前記第１のビット線の一方端及び前記第２のビット線の一方端に接続され、前記第１のメモリセル及び前記第２のメモリセルに記憶されたデータを増幅するセンスアンプと、
    前記第１のビット線の他方端に接続され、前記センスアンプが増幅したデータをラッチするラッチ回路と、
    前記第１のメモリセル及び前記第２のメモリセルに記憶させるデータを伝送するデータバスと、
    前記第２のビット線の他方端に接続され、前記第２のビット線と前記データバスとを接続するか否かを切り換える第１のスイッチと、
    を備えたことを特徴とする強誘電体メモリ装置。
  2. 前記センスアンプと前記第１のメモリセルとの間において、前記第１のビット線に接続された第１のダミーセルと、
    前記センスアンプと前記第２のメモリセルとの間において、前記第２のビット線に接続された第２のダミーセルと、
    をさらに備え、
    前記センスアンプは、前記第２のダミーセルを基準として前記第１のメモリセルに記憶されたデータを増幅し、前記第１のダミーセルを基準として前記第２のメモリセルに記憶されたデータを増幅することを特徴とする請求項１記載の強誘電体メモリ装置。
  3. 前記第１のビット線と前記ラッチ回路との間に設けられた第２のスイッチを更に備え、
    前記第１のスイッチは、前記センスアンプが前記第１のメモリセルに記憶されたデータを増幅するときにオンし、
    前記第２のスイッチは、前記センスアンプが前記第２のメモリセルに記憶されたデータを増幅するときにオンすることを特徴とする請求項１又は２記載の強誘電体メモリ装置。
  4. 請求項１から３のいずれか１項記載の強誘電体メモリ装置を備えたことを特徴とする表示用駆動ＩＣ。

JP2005182619A 2005-06-22 2005-06-22 強誘電体メモリ装置及び表示用駆動ｉｃ Expired - Fee Related JP4147536B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2005182619A JP4147536B2 (ja) 2005-06-22 2005-06-22 強誘電体メモリ装置及び表示用駆動ｉｃ
JP2006041441A JP4706846B2 (ja) 2005-06-22 2006-02-17 強誘電体メモリ装置及び表示用駆動ｉｃ
US11/445,411 US7366005B2 (en) 2005-06-22 2006-06-01 Ferroelectric memory device and display-driving IC
KR1020060053052A KR100805998B1 (ko) 2005-06-22 2006-06-13 강유전체 메모리 장치 및 표시용 구동 집적회로
CNA2006100828934A CN1885428A (zh) 2005-06-22 2006-06-19 铁电存储装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005182619A JP4147536B2 (ja) 2005-06-22 2005-06-22 強誘電体メモリ装置及び表示用駆動ｉｃ
JP2006041441A JP4706846B2 (ja) 2005-06-22 2006-02-17 強誘電体メモリ装置及び表示用駆動ｉｃ

Publications (2)

Publication Number Publication Date
JP2007004876A true JP2007004876A (ja) 2007-01-11
JP4147536B2 JP4147536B2 (ja) 2008-09-10

Family

ID=37567142

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2005182619A Expired - Fee Related JP4147536B2 (ja) 2005-06-22 2005-06-22 強誘電体メモリ装置及び表示用駆動ｉｃ
JP2006041441A Expired - Fee Related JP4706846B2 (ja) 2005-06-22 2006-02-17 強誘電体メモリ装置及び表示用駆動ｉｃ

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2006041441A Expired - Fee Related JP4706846B2 (ja) 2005-06-22 2006-02-17 強誘電体メモリ装置及び表示用駆動ｉｃ

Country Status (4)

Country Link
US (1) US7366005B2 (ja)
JP (2) JP4147536B2 (ja)
KR (1) KR100805998B1 (ja)
CN (1) CN1885428A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010157289A (ja) * 2008-12-26 2010-07-15 Elpida Memory Inc 半導体記憶装置
JP6029434B2 (ja) 2012-11-27 2016-11-24 ルネサスエレクトロニクス株式会社 半導体記憶装置
US10403347B2 (en) * 2018-01-29 2019-09-03 Micron Technology, Inc. Apparatuses and methods for accessing ferroelectric memory including providing reference voltage level
CN117352023A (zh) * 2022-06-27 2024-01-05 华为技术有限公司 一种铁电存储器、铁电存储器的读出电路及读出方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04283490A (ja) * 1991-03-11 1992-10-08 Oki Electric Ind Co Ltd 半導体記憶装置
JPH06203552A (ja) * 1991-11-18 1994-07-22 Toshiba Corp ダイナミック型半導体記憶装置
JP3302796B2 (ja) * 1992-09-22 2002-07-15 株式会社東芝 半導体記憶装置
JP3096362B2 (ja) * 1992-10-26 2000-10-10 沖電気工業株式会社 シリアルアクセスメモリ
JPH097377A (ja) * 1995-06-20 1997-01-10 Sony Corp 強誘電体記憶装置
KR100323989B1 (ko) 1996-08-22 2002-04-22 윤종용 강유전체반도체메모리용셀어레이구조및데이터감지방법
US5844832A (en) 1996-08-22 1998-12-01 Samsung Electronics Co., Ltd. Cell array structure for a ferroelectric semiconductor memory and a method for sensing data from the same
US5852571A (en) 1997-03-14 1998-12-22 Micron Technology, Inc. Nonvolatile ferroelectric memory with folded bit line architecture
KR100303056B1 (ko) * 1998-11-07 2001-11-22 윤종용 온-칩테스트회로를구비한강유전체메모리장치
KR100463599B1 (ko) * 2001-11-17 2004-12-29 주식회사 하이닉스반도체 불휘발성 강유전체 메모리 장치 및 그의 구동방법
JP3770171B2 (ja) 2002-02-01 2006-04-26 ソニー株式会社 メモリ装置およびそれを用いたメモリシステム
US6574135B1 (en) * 2002-04-19 2003-06-03 Texas Instruments Incorporated Shared sense amplifier for ferro-electric memory cell
JP3800179B2 (ja) 2003-01-17 2006-07-26 セイコーエプソン株式会社 強誘電体記憶装置及び表示用駆動ｉｃ
JP2006024263A (ja) * 2004-07-07 2006-01-26 Seiko Epson Corp 強誘電体記憶装置、電子機器

Also Published As

Publication number Publication date
JP4147536B2 (ja) 2008-09-10
JP4706846B2 (ja) 2011-06-22
KR20060134803A (ko) 2006-12-28
JP2007220245A (ja) 2007-08-30
KR100805998B1 (ko) 2008-02-26
US20060291270A1 (en) 2006-12-28
US7366005B2 (en) 2008-04-29
CN1885428A (zh) 2006-12-27

Similar Documents

Publication Publication Date Title
TWI321796B (en) Word-line driver
US8169847B2 (en) Semiconductor memory apparatus and refresh control method of the same
US7280384B2 (en) Semiconductor memory device
JP2005182978A5 (ja)
JP2011060342A (ja) 強誘電体メモリ装置
KR101168976B1 (ko) 반도체 메모리 장치
JP4147536B2 (ja) 強誘電体メモリ装置及び表示用駆動ｉｃ
JP2007220163A (ja) 強誘電体メモリ装置
JP4264758B2 (ja) 強誘電体記憶装置および電子機器
CN105575423B (zh) 半导体存储器件
JP3928720B2 (ja) 強誘電体記憶装置
JP5190326B2 (ja) 強誘電体メモリ装置
KR100502411B1 (ko) 강유전체 메모리 장치 및 그것의 제어 방법
JP2009238318A (ja) 半導体メモリ装置及び半導体メモリシステム
JP2006209880A (ja) 強誘電体記憶装置
JP4154392B2 (ja) 半導体記憶装置及びデータ読み出し方法
KR100780947B1 (ko) Ｄｒａｍ 구조의 메모리를 구비하는 디스플레이용 구동집적회로 및 디스플레이 구동방법
US6310797B1 (en) Drive method for FeRAM memory cell and drive device for the memory cell
TW202141489A (zh) 鐵電隨機存取記憶體字元線驅動器、解碼器及相關電路
US20090059648A1 (en) Ferroelectric semiconductor storage device
JP2006085812A (ja) 強誘電体記憶装置のデータ読み出し／再書き込み回路、強誘電体記憶装置、電子機器
JP2001283583A (ja) 半導体記憶装置
JP5512226B2 (ja) 半導体記憶装置
JP4872976B2 (ja) 強誘電体メモリ装置
JP5733033B2 (ja) 強誘電体メモリ

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080414

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080530

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080612

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110704

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110704

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120704

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120704

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130704

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees