TW202141489A - 鐵電隨機存取記憶體字元線驅動器、解碼器及相關電路 - Google Patents

鐵電隨機存取記憶體字元線驅動器、解碼器及相關電路 Download PDF

Info

Publication number
TW202141489A
TW202141489A TW110113824A TW110113824A TW202141489A TW 202141489 A TW202141489 A TW 202141489A TW 110113824 A TW110113824 A TW 110113824A TW 110113824 A TW110113824 A TW 110113824A TW 202141489 A TW202141489 A TW 202141489A
Authority
TW
Taiwan
Prior art keywords
node
transistor
word line
input
line driver
Prior art date
Application number
TW110113824A
Other languages
English (en)
Other versions
TWI757152B (zh
Inventor
鋒 潘
Original Assignee
大陸商無錫拍字節科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商無錫拍字節科技有限公司 filed Critical 大陸商無錫拍字節科技有限公司
Publication of TW202141489A publication Critical patent/TW202141489A/zh
Application granted granted Critical
Publication of TWI757152B publication Critical patent/TWI757152B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2253—Address circuits or decoders
    • G11C11/2257—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2253—Address circuits or decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2297—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/40—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the peripheral circuit region
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)

Abstract

字元線驅動器可包括以下：第一電晶體，所述第一電晶體具有輸入處的第一節點和輸入電壓處的第二節點；第二電晶體，所述第二電晶體具有輸入節點處的第一節點、在第一電晶體的第三節點處的第二節點、以及接地的第三節點；第三電晶體，所述第三電晶體具有輸入電壓處的第一節點、第一內部節點處的第二節點以及第二內部節點處的第三節點；第四電晶體，所述第四電晶體具有內部節點處的第一節點、升壓電壓處的第二節點以及字元線處的第三節點；第五電晶體，所述第五電晶體具有內部節點處的第一節點、字元線處的第二節點以及接地的第三節點；第六電晶體，所述第六電晶體在字元線、升壓電壓和第二內部節點之間。

Description

鐵電隨機存取記憶體字元線驅動器、解碼器及相關電路
本公開的實施例涉及解碼器。某些實施例更具體而言可能涉及作為鐵電隨機記憶體（FRAM）字元線解碼器的隨機存取記憶體（RAM）電路。
記憶體件可以由被配置為儲存邏輯狀態的電路構成。這些邏輯狀態能夠以易失或非易失方式儲存。雖然快閃記憶體RAM已成為一種用於位元儲存的流行的易失性選擇，但鐵電RAM（FRAM）有望實現更低的功耗使用、更快的寫性能以及更大的最大讀/寫耐久性。FRAM是快閃記憶體RAM的若干替代方案之一。另一種替代方案是動態RAM（DRAM）。DRAM和FRAM可能彼此不同。類似于DRAM，FRAM依賴於破壞性的讀取過程，需要讀取後寫入架構。與DRAM不同，FRAM是一種非易失性儲存技術。因此，FRAM具有其自身獨特的挑戰和問題。
通過向構成儲存單元陣列的儲存單元電晶體施加高或低電壓電位二者任一，可以將位元儲存為邏輯1和0。向儲存單元的閘極線或字元線施加電壓可用於讀取和寫入該單元的資料。
為了控制向儲存單元陣列中的所選單元的閘極線的電壓施加，可以使用字元線電壓控制電路。通過向字元線和位元線施加啟動電壓可以訪問儲存單元，所述字元線和位元線可以是汲極線。更具體地，字元線可用於啟動儲存單元，而位元線可向被啟動的儲存單元提供資料或從被啟動的儲存單元取出資料。在字元線電壓控制電路中，可以通過解碼器電路（例如，字元線驅動器）將各種電壓電位或極性施加到儲存單元陣列的所選字元線，以啟動所選儲存單元。換言之，當期望訪問記憶體時，可以通過字元線驅動器將啟動電壓施加到相應的字元線，以執行讀取或寫入。
在某些情況下，字元線解碼器和驅動器電路統稱為字元線解碼器。該電路在整體考慮的情況下可以在FRAM電路工作期間驅動字元線。
常規的字元線驅動器通常需要相對較大的面積。換言之，常規的字元線驅動器通常佔用晶片的相對較大的面積，並且對於字元線來講電晶體的比率相對較高。另外，由於較大的電容性負載，大的電晶體負載將增加用於字元線升壓的自舉電容器的尺寸。
本文公開了FRAM字元線解碼器的實施例。
根據本公開的一個方面，字元線驅動器可以包括連接到字元線解碼器的輸出的輸入節點。字元線驅動器還可包括第一電晶體，該第一電晶體具有連接至輸入節點的第一節點和連接至輸入電壓源的第二節點。字元線驅動器可進一步包括第二電晶體，該第二電晶體具有連接到輸入節點的第一節點、在第一內部節點處連接到第一電晶體的第三節點的第二節點、以及接地的第三節點。字元線驅動器可附加地包括第三電晶體，所述第三電晶體具有連接到輸入電壓源的第一節點、連接到第一內部節點的第二節點以及連接到第二內部節點的第三節點。字元線驅動器還可包括第四電晶體，所述第四電晶體具有連接到第二內部節點的第一節點、連接到升壓電壓源的第二節點以及連接到字元線的第三節點。字元線驅動器還可包括第五電晶體，所述第五電晶體具有連接到第二內部節點的第一節點、連接到字元線的第二節點以及接地的第三節點。字元線驅動器可附加地包括第六電晶體，所述第六電晶體具有連接到字元線的第一節點、連接到升壓電壓源的第二節點以及連接到第二內部節點的第三節點。
在一些實施例中，所述第一電晶體和第二電晶體可分別包括p型電晶體和n型電晶體。
在一些實施例中，所述第四電晶體和第五電晶體可分別包括p型電晶體和n型電晶體。
在一些實施例中，所述第三電晶體可包括n型電晶體。
在一些實施例中，所述第六電晶體可包括p型電晶體。
在一些實施例中，第一電晶體的第一節點、第二電晶體的第一節點、所述第三電晶體的第一節點、所述第四電晶體的第一節點、所述第五電晶體的第一節點和所述第六電晶體的第一節點可分別包括相應電晶體的相應閘極。
在一些實施例中，所述輸入電壓源可包括承載字元線驅動器的晶片的公共電壓源。
在一些實施例中，升壓電壓源可包括升壓電容器。
根據本公開的另一個方面，字元線驅動器可以包括輸入節點，所述輸入節點連接到字元線解碼器的輸出，並且配置成從字元線解碼器接收輸入訊號。字元線驅動器還可包括第一對互補電晶體，所述第一對互補電晶體連接到輸入節點，且配置成在第一電壓域中向字元線驅動器的內部節點提供輸入訊號的反相。字元線驅動器還可包括第二對互補電晶體，所述第二對互補電晶體處於第二電壓域，且配置成接收輸入訊號的反相並且向字元線輸出輸入訊號的再次反相訊號。第二對互補電晶體可配置成以升壓電壓提供輸入訊號的再次反相訊號。
在一些實施例中，字元線驅動器還可包括回饋電晶體，所述回饋電晶體配置成由輸入訊號的再次反相訊號控制，並且配置成當輸入訊號的再次反相訊號為低時，向內部節點提供升壓電壓。
在一些實施例中，回饋電晶體可包括n型電晶體。
在一些實施例中，字元線驅動器還可包括阻擋電晶體，所述阻擋電晶體配置成當輸入電壓下降到低於阻擋電晶體的閘極電壓時將內部節點置於浮置（floating）。
在一些實施例中，阻擋電晶體可包括n型電晶體。
在一些實施例中，所述阻擋電晶體的閘極可配置成從公共電壓源接收輸入電壓電位。
在一些實施例中，所述第一對互補電晶體可包括p型電晶體和n型電晶體。
在一些實施例中，所述第二對互補電晶體可包括p型電晶體和n型電晶體。
在一些實施例中，所述第一對互補電晶體可配置成基於輸入訊號在來自公共電壓源的輸入電壓和接地之間進行選擇。
在一些實施例中，所述第二對互補電晶體可配置成基於輸入訊號的反相在升壓電壓和接地之間進行選擇。
在一些實施例中，所述升壓電壓可由升壓電容器提供，所述升壓電容器配置成提供電壓脈衝，所述電壓脈衝被配置為將公共電壓傳遞到鐵電隨機存取儲存電容器的上極板。
根據本公開的又一個方面，字元線解碼器和驅動器電路可以包括字元線解碼器，所述字元線解碼器連接到輸入電壓源並且具有被配置為提供選擇訊號的輸出。該電路還可包括輸入節點，所述輸入節點連接到字元線解碼器的輸出。該電路還可包括第一電晶體，所述第一電晶體具有連接至所述輸入節點的第一節點和連接至輸入電壓源的第二節點。該電路還可附加地包括第二電晶體，所述第二電晶體具有連接到所述輸入節點的第一節點、在內部節點處連接到第一電晶體的第三節點的第二節點、以及接地的第三節點。該電路還可包括第三電晶體，所述第三電晶體具有連接到內部節點的第一節點、連接到升壓電壓源的第二節點以及連接到字元線的第三節點。該電路還可包括第四電晶體，所述第四電晶體具有連接到內部節點的第一節點、連接到字元線的第二節點以及接地的第三節點。該電路還可附加地包括第五電晶體，所述第五電晶體具有連接到字元線的第一節點、連接到升壓電壓源的第二節點以及連接到內部節點的第三節點。該電路還可包括第六電晶體，所述第六電晶體在第一節點處連接到第一電晶體和第二電晶體，並且在第二節點處連接到內部節點。
在一些實施例中，第六電晶體可配置成由輸入電壓源啟動。
在一些實施例中，所述第一電晶體、第二電晶體和第六電晶體可以被配置為在來自第一電壓源的第一電壓域中在第一電位操作，並且所述第三電晶體、第四電晶體和第五電晶體被配置為在來自第二電壓源的第二電壓域中在第二電位操作。
為了使本申請的目的、技術方案及優點更加清楚明白，以下結合附圖及實施例，對本申請進行進一步詳細說明。應當理解，此處描述的具體實施例僅僅用以解釋本申請，並不用於限定本申請。
儘管討論了具體的配置和佈置，但是應當理解，此討論僅僅是為了圖解說明目的。本領域技術人員能夠理解，可使用其它配置和佈置而不偏離本公開的主旨和範圍。對本領域技術人員顯而易見的是，本公開也可用于其它多種應用。
應當注意，本說明書所提到的“一個實施案例”、“一實施方案”、“示例性實施例”、“一些實施例”等等是指，所描述的實施例可能包括特定特徵、結構或特性，但不是每個實施例都一定包括該特定特徵、結構或特性。此外，這樣的表述並不一定指同一個實施例。此外，當特定特徵、結構或特性結合某實施案例被描述時，屬於本領域技術人員知識範圍的是，結合其它實施例來實施這樣的特定特徵、結構或特性，而不管是否在此明確說明。
一般來說，術語可以至少部分地根據上下文中的使用來理解。例如，在此使用的術語“一個或多個”，至少部分地根據上下文，可用於以單數形式來描述任何特徵、結構或特性，或以複數形式來描述特徵、結構或特性的組合。類似地， 諸如“一個”、“一”、或“該”之類的術語又可以至少部分地根據上下文被理解為表達單數用法或表達複數用法。另外，術語“基於”可以被理解為不一定旨在傳達一組排他的因素，並且可以代替地至少部分地取決於上下文而允許存在不一定必須明確描述的附加因素。
本公開的某些實施例避免了先前系統或背景系統中的問題，例如上面提到的那些問題，並且可以提供各種益處和/或優點。例如，某些實施例可以最小化或減小寄生電容，從而允許使用較小的升壓電容器並節省用於FRAM晶片的字元線設計中的管芯空間。
圖1示出根據某些實施例的FRAM電路。如圖1所示，可以將一個位元儲存為電容器110的電壓極性，該電容器110具有電壓Vc 。電容器110通常由置於兩個電極之間的鐵電材料膜製成，這就是為什麼將其稱為鐵電RAM的原因。可以存在與電容器110相關聯的對應的電晶體120。即使在去除產生電壓的電場之後，儲存在電容器110中的電壓極化仍然保持。這就是該器件用於儲存位元的原因。與某些其他形式的位元儲存不同，儲存在電容器110中的位元的讀取過程是破壞性的。電容器CBL 是表示BL的總寄生電容的電路元件。
為了確定電容器110的極性，可以將字元線（WL）和板線（PL）（有時稱為驅動線）都置為高。然後可以使用感測放大器（未示出）來評估BL上提供的電壓是高於還是低於閥位參考電壓。如果電壓高於參考電壓，則可以將BL驅動為高電位，而如果電壓低於參考電壓，則可以將BL驅動為低電位。將BL驅動為高電位或低電位可用於恢復電容器中的極性。
圖2示出關注電壓需求的FRAM電路。如圖2所示，位元線（BL）和板線（PL）可以具有地電壓（0V）或Vcc。為了將位元線電壓Vcc傳遞到FRAM電容器的上極板（在圖2中用210指示），可能需要將字元線電壓提升到值Vcc + Vt。因此，Vboost可以是Vcc + Vt。
圖3示出背景字元線驅動器。如圖3所示，電位移位器310可以用於提供Vboost。如圖3所示，電位移位器310可以包括反相器INV1以及至少四個電晶體MN2、MN3、MP2和MP3。附加的反相器INV1用於獲得解碼極性的反相。在某些情況下，甚至可能需要四個以上的電晶體。該大數量的電晶體和額外反相器的結果是在製造過程中增加管芯尺寸。同樣，承受Vboost電壓的電晶體可能處於相對較高的電壓域，因此可能比僅承受Vcc的電晶體大。另外，在這種方法中，由於一個被選擇的字元線驅動器和63個未被選擇的字元線驅動器，Vboost上可能會有額外的負載。具體而言，在此背景示例中，每個未被選擇的字元線驅動器將需要提供Vboost，因為Vboost被用於接地的選擇。
當考慮代表性的字元線驅動器電路時，可能容易忽略未被選擇的字元線驅動器對設計的影響，因為通常只考慮被選擇的字元線和未被選擇的字元線。然而，如上所述，未被選擇的字元線的數量可能大大超過被選擇的字元線的數量。所述未被選擇的字元線的比率越高，則未被選擇的字元線可能產生的影響越大。
在給定的晶片上可能有許多字元線。在某些情況下，僅啟用16個字元線中的1個、32個中的1個或64個中的1個字元線。電容器可用于向這些字元線提供Vboost。此外，在這種背景方法中，當字元線未被選擇時，驅動器的內部節點可以保持在Vboost。因此，在絕大多數字元線需要升壓的情況下，字元線升壓電容可能為高的。此外，對高電容的這種需求可能是部分由於寄生電容相對於字元線升壓電容的大小所致。如果寄生電容為高的，則字元線升壓電容可能需要甚至更高。較高的電容通常意味著較大的物理器件，這可能會增加晶片的管芯尺寸。較高的電容通常還意味著較高的功耗。
通常，升壓電壓Vboost 可以被建模為取決於初始電壓Vinit 和反沖電壓Vkick 。升壓電壓可以被施加到升壓電容器Cboost 。所需的升壓電容器Cboost 的大小可以取決於寄生電容Cparasitic 的相對大小。例如，以下等式可表示升壓電容和寄生電容之間的關係：
Figure 02_image001
。
可以將升壓電壓提供為具有預定寬度的脈衝。預定寬度可用於將Vcc傳遞到FRAM電容器的上極板。
圖4示出根據某些實施例的字元線解碼器。如圖4所示，輸入電壓源（未示出）可以在輸入電壓線上提供電壓Vcc。輸入電壓源最終可以由例如移動設備的鋰離子電池供電。圖4的解碼器可以與諸如鐵電記憶體件之類的儲存電路一起設置在單個晶片上。
解碼器410可以提供用於字元線的訊號。當該訊號為高電位時，可能需要將該訊號從輸入電壓Vcc升壓至Vboost。因此，解碼器410的輸出可以作為公共輸入提供給一對互補電晶體MP3和MN3，電晶體MP3和MN3可以分別是p型電晶體和n型電晶體。當解碼器410提供高訊號時，該對互補電晶體可以提供接地作為對n型電晶體MN2的源極的輸入。另一方面，當解碼器410提供低訊號時，該對互補電晶體可以提供Vcc作為對n型電晶體MN2的汲極的輸入。由於電晶體MN2始終配置為傳輸，因此中間節點Nx可以提供解碼器410的輸出的反相。中間節點Nx可被視為裝置的內部節點。因此，電晶體MN3、MP3和MN2可以起到提供由解碼器410提供的訊號的反相的作用。節點Nx可以用來控制另外的互補電晶體對MN1和MP2。該另外的互補對可以將來自解碼器410的訊號再次反相。因此，當來自解碼器410的訊號為高時，節點Nx可以為低，並且因此，另一互補對的輸出可以為高，即，Vboost可以表現為字元線電壓Vwl。
一對互補的電晶體可以包括兩種不同類型的電晶體中的每一個，例如n型電晶體和p型電晶體。由於電晶體的類型不同，因此在兩個電晶體的閘極處載入的相同訊號可以將該對中的一個恰好置於傳輸模式，而在兩個電晶體的閘極處看到的反相訊號可以將該對中的另一個置於傳輸模式。以此方式，可以通過該對的閘極選擇源電壓或地。當閘極直接連接或在其間沒有任何有源元件的情況下連接時，這可以稱為公共節點。當一對中的p型電晶體連接到電壓源並且該對中的n型電晶體接地時，該對可以提供施加在其公共節點閘極處的訊號的反相。
字元線電壓Vwl也可以用作電路的最後電晶體即MP1的輸入。當字元線電壓Vwl為高時，Nx可以處於接地，並且p型電晶體MP1可以位於Vboost和接地之間。
在此示例中，MP1、MP2、MN1和MN2可被視為字元線驅動器的核心部分。同樣，MP3、MN3和解碼器可以看作是字元線驅動器的支援部分。支援部分可以在第一電壓域中，即Vcc電壓域中動作，而其餘的電晶體可以全部或部分地在第二電壓域中，即Vboost電壓域中動作。Vboost電壓域可以是更高的電壓域，因此可能依賴於更大尺寸的電晶體。圖4中的MN2可以被視為是一個阻擋電晶體，可以置於兩個電壓域之間的邊界上，從某種意義上說，在每個電壓域中運行。作為阻擋電晶體，MN2可以被配置成當由MP3和MN3提供的輸入電壓下降到阻擋電晶體MN2的閘極電壓以下時使內部節點Nx浮置。
該字元線驅動器可以減小或最小化向Vboost節點載入的寄生電容，這將在下面更詳細地說明。Vboost初始電壓可能與Vcc的初始電壓不同，並且可能是FRAM電容器件要求的函數。
在某些實施例中，電晶體MP1可以被視為回饋電晶體。當Vwl為低時，對應於未被選擇的情況，MP1可以將Vboost提供給節點Nx，而MP3和MN2將Vcc提供給MN2的汲極。電晶體MN2處於截止狀態，並且在MN2的源極/汲極之間沒有洩漏電流。節點Nx處於Vboost，以將Vwl維持在0v，這意味著該字元線未被選擇。
圖5A和5B分別示出根據某些實施例的用於被選擇的和未被選擇的字元線的寄生電容。如圖5A和5B所示，可能有六個寄生電容，在圖5A中三個用於被選擇的字元線驅動器，而在圖5B中三個用於每個未被選擇的字元線驅動器。每個驅動器電路的架構可以彼此相同，並且可以如參考圖4所示和所討論的那樣。在某些情況下，對於每個被選擇的字元線可能有63條未被選擇的字元線。
參照圖5A，在被選擇的字元線的情況下，第一寄生電容510可以在電晶體MP1處，第二寄生電容520可以在電晶體MP2處，並且第三寄生電容530可以在字元線處。第一寄生電容510、第二寄生電容520和第三寄生電容530可以分別標記為：Cw1(MP1)、Cw2(MP2) + Cov(MP2)+Cg(MP2)和Cwl+Cov(MN1)+Cj(MN1)。換言之，第一寄生電容510可以是電容器MP1的n阱電容，第二寄生電容520可以是電容器MP2的n阱電容加上MP2的源極/汲極閘極重疊電容加上MP2的閘極電容，而第三寄生電容530可以是電容器MN1的n阱電容加上MN1的源極/汲極閘極重疊電容加上字元線本身的電容。
參照圖5B，在每一條未被選擇的字元線的情況下，第四寄生電容540可以在電晶體MP4處，第五寄生電容550可以在電晶體MP5處，並且第六寄生電容560可以在器件的內部節點處。它們可以分別標記為：Cw4(MP4)+Cov(MP4)、Cw5(MP5)+Cov(MP5)和Cg(MP2) + Cov(MP2) + Cj(MN3) + Cov(MN3)。換言之，第四寄生電容540可以是電容器MP4的n阱電容加上MP4的源極/汲極閘極重疊電容，並且第五寄生電容550可以是電容器MP5的n阱電容加上MP5的源極/汲極閘極重疊電容。同時，第六電容560可以是下列各項之和：電晶體MP2的閘極電容、MP2的源極/汲極閘極重疊電容、電晶體MN3的n阱電容以及電晶體MN3的源極/汲極閘極重疊電容。
在本文的討論中，某些器件被描述為具有節點。節點可以是例如電接觸部或引線。諸如電晶體之類的器件可以具有可電連接的閘極、源極和汲極。與閘極的連接、與源極的連接以及與汲極的連接均可以被視為節點。因此，在某些實施例中，電晶體可以是三節點器件。關於節點使用第一、第二和第三可以是任意的，因為在一個實例中，閘極可以對應於第一節點，而在其他實例中，第一節點可以是源極或汲極節點。
本文公開的字元線驅動器的某些實施例可以比先前的或背景的字元線驅動器更緊湊。此外，本文公開的字元線驅動器的某些實施例可以減小字元線升壓電容器的必要尺寸，從而相對於先前和背景方法進一步減小管芯尺寸。
在某些情況下，相對於電晶體的尺寸，升壓電容器的尺寸可能較大。在這種情況下，即使使用相同或更多的電晶體，某些實施例也可以減小尺寸。此外，某些實施例可以實現這種尺寸減小而無需犧牲雜訊性能。
前文對各種具體實施例的詳細描述旨在充分公開本發明的概要性質，以使他人可以通過應用領域內的基本常識，在不進行過度實驗且不背離本發明的基本概念的情況下，容易地修改/調整這些具體實施例以適應多種應用。因此，上述調整和修改基於本發明的教導和指導，旨在使這些修改和調整保持在本發明所描述的實施例的等同物的含義以及範圍之內。能夠理解，此處所用的詞彙或術語均以描述為目的，從而使得具有專業知識的人在本發明的啟示和指導下可以理解這些詞彙和術語，而不應該被用來限定本發明的內容。
本發明通過借助功能模組來解釋特定功能和特定關係，來實現對本發明中的實施案例的描述。為方便敘述，上述功能模組的界定是任意的。只要能實現所需的特定功能和特定關係，其它替代的界定也可被採用。
應當理解的是，本申請並不局限於上面已經描述並在附圖中示出的精確結構，並且可以在不脫離其範圍進行各種修改和改變。本申請的範圍僅由所附的請求項來限制。
110:電容器 120:電晶體 CBL :電容器 WL:字元線 BL:位元線 PL:板線 210:上極板 310:電位移位器 INV1:反相器 MN1、MN2、MN3、MP1、MP2、MP3、MP4、MP5:電晶體 Nx:中間節點 410:解碼器 510:第一寄生電容 520:第二寄生電容 530:第三寄生電容 540:第四寄生電容 550:第五寄生電容 560:第六電容
為了更清楚地說明本申請實施例中的技術方案，下面將對實施例描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本申請的一些實施例，對於本領域普通技術人員來講，在不付出創造性勞動的前提下，還可以根據這些附圖獲得其他的附圖。
圖1示出根據某些實施例的FRAM電路。
圖2示出關注電壓需求的FRAM電路。
圖3示出背景字元線驅動器。
圖4示出根據某些實施例的字元線解碼器。
圖5A和5B分別示出根據某些實施例的用於被選擇的和未被選擇的字元線的寄生電容。
110:電容器
120:電晶體
CBL :電容器
WL:字元線
BL:位元線
PL:板線

Claims (22)

  1. 一種字元線驅動器，包括： 輸入節點，所述輸入節點連接到字元線解碼器的輸出； 第一電晶體，所述第一電晶體具有連接至所述輸入節點的第一節點和連接至輸入電壓源的第二節點； 第二電晶體，所述第二電晶體具有連接到所述輸入節點的第一節點、在第一內部節點處連接到第一電晶體的第三節點的第二節點、以及接地的第三節點； 第三電晶體，所述第三電晶體具有連接到輸入電壓源的第一節點、連接到所述第一內部節點的第二節點以及連接到第二內部節點的第三節點； 第四電晶體，所述第四電晶體具有連接到所述第二內部節點的第一節點、連接到升壓電壓源的第二節點以及連接到字元線的第三節點； 第五電晶體，所述第五電晶體具有連接到所述第二內部節點的第一節點、連接到所述字元線的第二節點以及接地的第三節點； 第六電晶體，所述第六電晶體具有連接到所述字元線的第一節點、連接到所述升壓電壓源的第二節點以及連接到所述第二內部節點的第三節點。
  2. 如請求項1所述的字元線驅動器，其中，所述第一電晶體和第二電晶體分別包括p型電晶體和n型電晶體。
  3. 如請求項1所述的字元線驅動器，其中，所述第四電晶體和第五電晶體分別包括p型電晶體和n型電晶體。
  4. 如請求項1所述的字元線驅動器，其中，所述第三電晶體包括n型電晶體。
  5. 如請求項1所述的字元線驅動器，其中，所述第六電晶體包括p型電晶體。
  6. 如請求項1所述的字元線驅動器，其中，所述第一電晶體的第一節點、所述第二電晶體的第一節點、所述第三電晶體的第一節點、所述第四電晶體的第一節點、所述第五電晶體的第一節點和所述第六電晶體的第一節點分別包括相應電晶體的相應閘極。
  7. 如請求項1所述的字元線驅動器，其中，所述輸入電壓源包括承載字元線驅動器的晶片的公共電壓源。
  8. 如請求項1所述的字元線驅動器，其中，所述升壓電壓源包括升壓電容器。
  9. 一種字元線驅動器，包括： 輸入節點，所述輸入節點連接到字元線解碼器的輸出，並且配置成從所述字元線解碼器接收輸入訊號； 第一對互補電晶體，所述第一對互補電晶體連接到所述輸入節點，且配置成在第一電壓域中向字元線驅動器的內部節點提供所述輸入訊號的反相訊號；以及 第二對互補電晶體，所述第二對互補電晶體處於第二電壓域，且配置成接收所述輸入訊號的反相訊號並且向字元線輸出所述輸入訊號的再次反相訊號， 其中所述第二對互補電晶體配置成以升壓電壓提供所述輸入訊號的再次反相訊號。
  10. 如請求項9所述的字元線驅動器，還包括： 回饋電晶體，所述回饋電晶體配置成由所述輸入訊號的再次反相訊號控制，並且配置成當所述輸入訊號的再次反相訊號為低時，向所述內部節點提供升壓電壓。
  11. 如請求項10所述的字元線驅動器，其中，所述回饋電晶體包括p型電晶體。
  12. 如請求項9所述的字元線驅動器，還包括阻擋電晶體，所述阻擋電晶體配置成當輸入電壓下降到低於所述阻擋電晶體的閘極電壓時讓所述內部節點處於浮置。
  13. 如請求項12所述的字元線驅動器，其中，所述阻擋電晶體包括n型電晶體。
  14. 如請求項12所述的字元線驅動器，其中，所述阻擋電晶體的閘極配置成從公共電壓源接收輸入電壓電位。
  15. 如請求項9所述的字元線驅動器，其中，所述第一對互補電晶體包括p型電晶體和n型電晶體。
  16. 如請求項9所述的字元線驅動器，其中，所述第二對互補電晶體包括p型電晶體和n型電晶體。
  17. 如請求項9所述的字元線驅動器，其中，所述第一對互補電晶體配置成基於所述輸入訊號在來自公共電壓源的輸入電壓電位和接地之間進行選擇。
  18. 如請求項9所述的字元線驅動器，其中，所述第二對互補電晶體配置成基於所述輸入訊號的反相訊號在升壓電壓和接地之間進行選擇。
  19. 如請求項9所述的字元線驅動器，其中，所述升壓電壓由升壓電容器提供，所述升壓電容器配置成提供電壓脈衝，所述電壓脈衝被配置為將公共電壓傳遞到鐵電隨機存取儲存電容器的上極板。
  20. 一種電路，包括： 字元線解碼器，所述字元線解碼器連接到輸入電壓源並且具有被配置為提供選擇訊號的輸出； 輸入節點，所述輸入節點連接到所述字元線解碼器的輸出， 第一電晶體，所述第一電晶體具有連接至所述輸入節點的第一節點和連接至輸入電壓源的第二節點和第三節點； 第二電晶體，所述第二電晶體具有連接到所述輸入節點的第一節點、在內部節點處連接到所述第一電晶體的第三節點的第二節點、以及接地的第三節點； 第三電晶體，所述第三電晶體具有連接到所述內部節點的第一節點、連接到升壓電壓源的第二節點以及連接到字元線的第三節點； 第四電晶體，所述第四電晶體具有連接到所述第二內部節點的第一節點、連接到所述字元線的第二節點以及接地的第三節點； 第五電晶體，所述第五電晶體具有連接到所述字元線的第一節點、連接到所述升壓電壓源的第二節點以及連接到所述內部節點的第三節點； 第六電晶體，所述第六電晶體在第一節點處連接到所述第一電晶體和第二電晶體，並且在第二節點處連接到所述內部節點。
  21. 如請求項20所述的電路，其中，所述第六電晶體配置成由所述輸入電壓源啟動。
  22. 如請求項20所述的電路，其中，所述第一電晶體、第二電晶體和第六電晶體被配置為在來自第一電壓源的第一電壓域中在第一電位操作，並且所述第三電晶體、第四電晶體和第五電晶體被配置為在來自第二電壓源的第二電壓域中在第二電位操作。
TW110113824A 2020-04-16 2021-04-16 鐵電隨機存取記憶體字元線驅動器、解碼器及相關電路 TWI757152B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/851,026 US11114148B1 (en) 2020-04-16 2020-04-16 Efficient ferroelectric random-access memory wordline driver, decoder, and related circuits
US16/851026 2020-04-16

Publications (2)

Publication Number Publication Date
TW202141489A true TW202141489A (zh) 2021-11-01
TWI757152B TWI757152B (zh) 2022-03-01

Family

ID=72479716

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110113824A TWI757152B (zh) 2020-04-16 2021-04-16 鐵電隨機存取記憶體字元線驅動器、解碼器及相關電路

Country Status (3)

Country Link
US (1) US11114148B1 (zh)
CN (1) CN111696603A (zh)
TW (1) TWI757152B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022160292A1 (zh) * 2021-01-29 2022-08-04 华为技术有限公司 铁电存储器及存储设备

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63209220A (ja) * 1987-02-26 1988-08-30 Toshiba Corp インバ−タ回路
JPH07111826B2 (ja) * 1990-09-12 1995-11-29 株式会社東芝 半導体記憶装置
JP3526898B2 (ja) * 1993-12-28 2004-05-17 株式会社ルネサステクノロジ 半導体記憶装置
KR0121131B1 (ko) * 1994-10-13 1997-11-10 문정환 반도체 메모리장치의 구동회로
KR20000045361A (ko) * 1998-12-30 2000-07-15 김영환 워드라인 구동장치
KR100338772B1 (ko) * 2000-03-10 2002-05-31 윤종용 바이어스 라인이 분리된 비휘발성 메모리 장치의 워드라인 드라이버 및 워드 라인 드라이빙 방법
KR100390944B1 (ko) * 2000-12-29 2003-07-10 주식회사 하이닉스반도체 플래쉬 메모리 장치
US6545923B2 (en) * 2001-05-04 2003-04-08 Samsung Electronics Co., Ltd. Negatively biased word line scheme for a semiconductor memory device
JP2003100076A (ja) * 2001-09-26 2003-04-04 Matsushita Electric Ind Co Ltd 半導体記憶装置
US6621759B1 (en) * 2002-06-06 2003-09-16 William K. Waller Memory wordline decoder having signal-driving amplifier
US6621745B1 (en) * 2002-06-18 2003-09-16 Atmel Corporation Row decoder circuit for use in programming a memory device
KR100534216B1 (ko) * 2004-06-18 2005-12-08 삼성전자주식회사 반도체 메모리에서의 워드라인 드라이버 회로 및 그에따른 구동방법
KR100631923B1 (ko) 2004-10-12 2006-10-04 삼성전자주식회사 반도체 메모리에서의 레퍼런스전압 공급장치 및 그의구동방법
KR100558561B1 (ko) * 2004-10-28 2006-03-10 삼성전자주식회사 반도체 메모리 장치
KR100630752B1 (ko) * 2005-07-06 2006-10-02 삼성전자주식회사 플래쉬 메모리 장치의 낮은 동작 전원 전압에 적합한워드라인 디코더
WO2007104335A1 (en) * 2006-03-16 2007-09-20 Freescale Semiconductor, Inc. A wordline driver for a non-volatile memory device, a non-volatile memory device and method
KR101259075B1 (ko) * 2007-10-29 2013-04-29 삼성전자주식회사 워드 라인 드라이버 및 이를 구비한 반도체 메모리 장치
JP4913878B2 (ja) * 2009-05-27 2012-04-11 ルネサスエレクトロニクス株式会社 ワード線選択回路、ロウデコーダ
US8270222B2 (en) 2009-09-24 2012-09-18 Macronix International Co., Ltd. Local word line driver of a memory
TWI457909B (zh) * 2012-05-29 2014-10-21 Sitronix Technology Corp Scan the drive circuit
US9940987B2 (en) * 2015-03-16 2018-04-10 Qualcomm Incorporated High-speed word line decoder and level-shifter
US9466347B1 (en) * 2015-12-16 2016-10-11 Stmicroelectronics International N.V. Row decoder for non-volatile memory devices and related methods

Also Published As

Publication number Publication date
US11114148B1 (en) 2021-09-07
CN111696603A (zh) 2020-09-22
TWI757152B (zh) 2022-03-01

Similar Documents

Publication Publication Date Title
JP4421009B2 (ja) 強誘電体メモリ
US7280384B2 (en) Semiconductor memory device
JP3590115B2 (ja) 半導体メモリ
JP3856424B2 (ja) 半導体記憶装置
JP3622304B2 (ja) 半導体記憶装置
JP2005182978A (ja) 強誘電体メモリ装置及びその駆動方法
JP4219663B2 (ja) 半導体記憶装置及び半導体集積回路
US7577054B2 (en) Memory with word-line driver circuit having leakage prevention transistor
JP2006107560A (ja) 半導体メモリ装置
JP2002269969A (ja) メモリセル、不揮発性メモリ装置、及びその制御方法
KR100510034B1 (ko) 셀 비가 작은 메모리 셀을 구비하는 반도체 기억 장치
TWI757152B (zh) 鐵電隨機存取記憶體字元線驅動器、解碼器及相關電路
US6522569B2 (en) Semiconductor memory device
US6269046B1 (en) Semiconductor memory device having improved decoders for decoding row and column address signals
JP4477629B2 (ja) 強誘電体メモリ
US20150235689A1 (en) Semiconductor memory device and control method thereof
US7099177B2 (en) Nonvolatile ferroelectric memory device having power control function
TWI754278B (zh) 寫入輔助電路以及建立平衡負位元線電壓的方法
JP4284614B2 (ja) 強誘電体メモリ装置
US20110222360A1 (en) Semiconductor storage device and its cell activation method
TWI681391B (zh) 資料線控制電路及相關的資料線控制方法
JP3805987B2 (ja) 半導体記憶装置
JPH0516119B2 (zh)
KR100568861B1 (ko) 레퍼런스 전압 발생 회로를 갖는 강유전체 메모리 장치
JP2002093171A (ja) 半導体記憶装置および読み出し方法