CN1885170A - 基板处理系统以及基板处理方法 - Google Patents

基板处理系统以及基板处理方法 Download PDF

Info

Publication number
CN1885170A
CN1885170A CN200610094574.5A CN200610094574A CN1885170A CN 1885170 A CN1885170 A CN 1885170A CN 200610094574 A CN200610094574 A CN 200610094574A CN 1885170 A CN1885170 A CN 1885170A
Authority
CN
China
Prior art keywords
substrate
processing
time
batch
treatment process
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200610094574.5A
Other languages
English (en)
Other versions
CN100474121C (zh
Inventor
金子知广
宫田亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN1885170A publication Critical patent/CN1885170A/zh
Application granted granted Critical
Publication of CN100474121C publication Critical patent/CN100474121C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/70533—Controlling abnormal operating mode, e.g. taking account of waiting time, decision to rework or rework flow
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/70508—Data handling in all parts of the microlithographic apparatus, e.g. handling pattern data for addressable masks or data transfer to or from different components within the exposure apparatus
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70691—Handling of masks or workpieces
    • G03F7/70733—Handling masks and workpieces, e.g. exchange of workpiece or mask, transport of workpiece or mask
    • G03F7/7075—Handling workpieces outside exposure position, e.g. SMIF box
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67173—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers in-line arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67184—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the presence of more than one transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67196—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

提供一种能够抑制成本和体积的增加、抑制成品率和生产能力的降低的基板处理系统以及基板处理方法。在具有对多个基板进行单片式处理的第1装置(50)和第2装置(60)，在进行了以所述第1装置(50)进行的第1处理工序后进行以所述第2装置(60)进行的第2处理工序，在所述第2处理工序后，进行以所述第1装置(50)进行的第3处理工序的基板处理系统(100)中，作为基板输送的控制机构，所述第1装置具有第1控制机构(30)，并且所述第2装置具有第2控制机构(40)，所述第1控制机构(30)或第2控制机构(40)通过通信取得与另一方装置中的处理时间相关的信息，依据取得的信息对第1装置(50)与第2装置(60)之间的基板输送进行控制。

Description

基板处理系统以及基板处理方法
技术领域
本发明涉及在由多个处理装置构成的在线装置上对多个基板进行单片式处理的基板处理系统以及基板处理方法。
背景技术
在例如半导体等电子元器件的制造工序中的光刻工序中，是将作为对晶片等基板进行抗蚀液(以下称作抗蚀剂)的涂布和显影处理的单元装置的抗蚀剂涂布显影装置、以及、对涂布抗蚀剂后的基板进行曝光处理的曝光机组合起来进行在线处理的。
具体地说，如图9的示意图所示，首先在抗蚀剂涂布显影装置200中，作为主要工序，对基板进行清洗处理→脱水烘焙→粘附(疏水化)处理→抗蚀剂涂布→预烘焙等(一系列工序)的第1处理工序P1。
其次，将基板输送到曝光机201中进行第2处理工序P2即曝光处理。进行曝光处理后，将基板再次输送到抗蚀剂涂布显影装置200中，在其中进行显影前烘焙→显影→后烘焙等(一系列工序)的第3处理工序P3，在抗蚀剂层上形成既定的电路图案。
此外，在进行上述在线处理时，将多个晶片作为一个批次，针对每一批次确定处理条件(以下称作处理处理法)。另外，将针对每一批次进行一系列处理的单位称作流程作业(PJ)。关于这种光刻工序中进行的在线处理，记载在专利文献1中。
专利文献1：特开2000-235949号公报。
但是，如前所述，光刻工序是将抗蚀剂涂布显影装置与曝光机组合起来进行在线处理的，而从生产能力和生产率的观点来说，如何进一步提高其组合效率成为今后的重要课题之一。这是由于，如果抗蚀剂涂布显影装置与曝光机的彼此的装置之间的输送处理不能够在不发生滞留的情况下完成，则有可能导致抗蚀剂的酸反应的进展状况在每一片晶片上各不相同。这会影响图案的线条宽度等，其结果将导致成品率降低。
但是，按照现有的组合方法，出现上述问题的可能性较大。例如，过去在以图9所示的抗蚀剂涂布显影装置200与曝光机201进行在线处理时，存在着从某一流程作业转换到与其处理条件不同的流程作业所需要的时间过长的问题。
作为一个例子，图10是过去在顺序进行处理条件不同的流程作业A与流程作业B的场合，从抗蚀剂涂布显影装置200向曝光机201进行输送的流程图。
下面，结合该流程图进行说明。首先，顺序将在第1处理工序P1进行了预烘焙的流程作业A的晶片从抗蚀剂涂布显影装置200送入曝光机201(图10的步骤S51)。
在流程作业A的所有晶片输送到曝光机201中之后，抗蚀剂涂布显影装置200在向曝光机201输送流程作业B的晶片之前存在着一个待机时间。即，对于曝光后在第3处理工序P3中进行的后曝光烘焙(PEB)处理，必须在进行处理之前根据处理条件预先进行温度设定，而在该设定时间期间不能进行处理。因此，抗蚀剂涂布显影装置200在该设定时间(例如40秒)期间待机而不向进行流程作业B的曝光机201输送晶片(图10的步骤S 52)。
抗蚀剂涂布显影装置200在经过步骤S52的待机后，再将流程作业B的先头的晶片送入曝光机201(图10的步骤S53)，接下来例如进行30秒的旨在进行流程作业B的第2处理工序P2的预调整处理(图10的步骤S54)。即，这30秒是曝光机201进行调整所需要的时间。
之后，在曝光机201中的预调整处理结束后，将流程作业B的晶片顺序送入曝光机201(图10的步骤S55)。
如上所述，按照图10所示的以往的流程，流程作业A与流程作业B之间的时间间隔是步骤S2和步骤S4加在一起的很长的约70秒。
这个问题是由于不是将抗蚀剂涂布显影装置200和曝光机201作为一体进行控制，而是对各个装置的动作单独进行控制而产生的。即，上述40秒是抗蚀剂涂布显影装置200在从曝光机201中送出晶片后延长必要时间送入晶片的时间，而上述30秒是曝光机本身进行调整所需要的时间。因此，流程作业进行转换所需要的时间是二者之和，其结果将导致生产能力降低。
此外，按照现有的组合方法，由于抗蚀剂涂布显影装置200与曝光机201的处理周期时间不同，因而无法使到第3处理工序P3中的后曝光烘焙(PEB)之前的时间、即后曝光延迟(PED)保持一定。其结果，因晶片的不同而后曝光延迟(PED)不同，因此，有可能导致抗蚀剂的酸反应因晶片的不同而不同，无法使电路图案的线条宽度均等，导致成品率降低。
作为另一个例子，图11展示的是过去从将晶片从抗蚀剂涂布显影装置200送入曝光机201到进行曝光处理后的后曝光烘焙(PEB)为止的流程图。
下面，结合该流程进行说明。首先，抗蚀剂涂布显影装置200根据曝光机201处理一片晶片需要的时间、即第2处理工序P2的处理周期时间(例如40秒)，将晶片顺序送入曝光机201(图11的步骤S61)。
抗蚀剂涂布显影装置200每经过上述处理周期时间(40秒)便从曝光机201接受一片晶片(图11的步骤S62)。
之后，抗蚀剂涂布显影装置200对依次接受的晶片进行第3处理工序P3。即，对晶片进行显影前烘焙、显影处理、后曝光烘焙(PEB)等(图11的步骤S63)。
在这里，例如第3处理工序P3的(PEB)中的处理周期时间为60秒，则(PEB)需要比曝光机201中的处理周期时间更长的处理时间。因此，在抗蚀剂涂布显影装置200中，对于从曝光机201持续输送过来的晶片，来不及以(PEB)进行处理，将在(PEB)处理之前发生晶片的滞留。其结果，不仅生产能力降低，而且因晶片的不同而到(PEB)之前的时间也不同。
对于上述问题，以往的应对措施是在抗蚀剂涂布显影装置200中设置作为暂时存放曝光后的晶片用的硬件的外部缓冲器。但是，采取这样的措施，会带来硬件的成本和体积增加并且因增加输送臂的工序而导致生产能力降低等问题。
发明内容
本发明是鉴于上述情况而提出的，其目的是，提供一种作为具有第1装置和第2装置，通过所述第1装置与第2装置的组合对多个基板进行单片式处理的基板处理系统，能够抑制成本和体积的增加，抑制成品率和生产能力的降低的基板处理系统以及基板处理方法。
为实现上述任务，本发明所涉及的基板处理系统具有对多个基板进行单片式处理的第1装置和第2装置，在进行以所述第1装置进行的第1处理工序后进行以所述第2装置进行的第2处理工序，在所述第2处理工序后，进行以所述第1装置进行的第3处理工序，其特征是，所述第1装置具有对基板的输送进行控制的第1控制机构、以及用来与外部进行通信的第1通信机构，所述第2装置具有对基板的输送进行控制的第2控制机构、以及用来与外部进行通信的第2通信机构，所述第1控制机构或第2控制机构，通过所述第1通信机构或第2通信机构取得与另一方装置中的处理时间相关的信息，依据所取得的信息对第1装置与第2装置之间的基板输送进行控制。
按照上述构成，第1装置和第2装置各自能够掌握另一方装置中的处理时间，并能够在进行在线处理的基础上将该信息用在旨在提高组合效率的输送控制上。
此外，最好是，具有对所述第1装置与第2装置的动作进行控制的总体控制机构，所述总体控制机构通过所述第1通信机构或第2通信机构将与一方装置中的处理时间相关的信息告知另一方装置的所述第1控制机构或第2控制机构。
按照上述构成，能够向第1装置和第2装置高效率地提供与各装置中的处理时间相关的信息。
此外，最好是，在对处理内容不同的第1基板组和第2基板组连续进行处理时，所述第1控制机构将所述第3处理工序中进行第2基板组的处理准备所需要的第1设定时间告知所述第2控制机构，所述第2控制机构对所述第1控制机构所告知的第1设定时间、与所述第2处理工序中进行第2基板组的处理准备所需要的第2设定时间进行比较，将其中较长的设定时间设定为向所述第1装置送出所述第1基板组后到开始送出第2基板组之间的基板送出时间间隔。
按照上述构成，第2装置能够取得第1装置中的设定时间信息，设定出相对于第1装置来说所必要的最低限度的基板送出时间间隔。其结果，不必像以往那样对各装置设置待机时间，能够只间隔必要的最低限度的时间，能够抑制生产能力的降低。
此外，最好是，在对处理内容不同的第1基板组和第2基板组连续进行处理时，所述第2控制机构将所述第2处理工序中进行所述第2基板组的处理准备所需要的第2设定时间告知所述第1控制机构，所述第1控制机构对所述第2控制机构所告知的第2设定时间、与所述第3处理工序中的进行第2基板组的处理准备所需要的第1设定时间进行比较，将其中较长的设定时间设定为向所述第2装置送出所述第1基板组后到开始送出第2基板组之间的基板送出时间间隔。
按照上述构成，第1装置能够取得第2装置中的设定时间信息，设定出相对于第2装置来说所必要的最低限度的基板送出时间间隔。其结果，不必像以往那样对各装置设置待机时间，能够只间隔必要的最低限度的时间，能够抑制生产能力的降低。
此外，最好是，所述第1控制机构将所述第3处理工序中处理一片基板所需要的第1处理周期时间告知所述第2控制机构，所述第2控制机构对所述第1控制机构所告知的第1处理周期时间、与所述第2处理工序中处理一片基板所需要的第2处理周期时间进行比较，将其中较长的处理周期时间设定为将连续的多个基板向所述第1装置送出的基板送出时间间隔。
按照上述构成，第2装置能够取得第1装置中的处理周期时间信息，设定出相对于第1装置来说所必要的最低限度的基板送出时间间隔。其结果，能够减少以往那样的因处理周期时间不同而发生的基板的滞留，防止例如因PED时间不同而引起成品率降低等。此外，按照上述构成，不需要设置外部缓冲器等硬件，因而能够减少成本和体积。
此外，最好是，所述第2控制机构将所述第2处理工序中处理一片基板所需要的第2处理周期时间告知所述第1控制机构，所述第1控制机构对所述第2控制机构所告知的第2处理周期时间、与所述第3处理工序中处理一片基板所需要的第1处理周期时间进行比较，将其中较长的处理周期时间设定为将连续的多个基板向所述第2装置送出的基板送出时间间隔。
按照上述构成，第1装置能够取得第2装置中的处理周期时间信息，设定出相对于第2装置来说所必要的最低限度的基板送出时间间隔。其结果，能够减少以往那样的因处理周期时间不同而发生的基板的滞留，防止例如因PED时间不同而引起成品率的降低等。此外，按照上述构成，不需要设置外部缓冲器等硬件，因而能够减少成本和体积。
此外，为实现上述任务，本发明所涉及的基板处理方法一将对多个基板进行单片式处理的第1装置和第2装置组合在一起，在进行以所述第1装置进行的第1处理工序后进行以所述第2装置进行的第2处理工序，在所述第2处理工序后，进行以所述第1装置进行的第3处理工序，其特征是，所述第1装置和第2装置进行通过通信取得与另一方装置中的处理时间相关的信息的步骤、以及依据取得的信息对装置之间的基板的输送进行控制的步骤。
按照上述方法，第1装置和第2装置各自能够掌握另一方装置中的处理时间，并能够在进行在线处理的基础上将该信息用在旨在提高组合效率的输送控制上。
此外，最好是，由对所述第1装置和第2装置的动作进行控制的总体控制机构将与另一方装置中的处理时间相关的信息告知所述第1装置以及/或者第2装置。
按照上述方法，能够高效率地向第1装置和第2装置提供与各个装置中的处理时间相关的信息。
此外，最好是，在对处理内容不同的第1基板组和第2基板组连续进行处理时，进行以下步骤，即，由所述第1装置将所述第3处理工序中进行第2基板组的处理准备所需要的第1设定时间告知所述第2装置的步骤，在所述第2装置中，对所述笫1设定时间、与所述第2处理工序中进行所述第2基板组的处理准备所需要的第2设定时间进行比较的步骤，在所述第2装置中，依据比较的结果，将其中较长的设定时间设定为向所述第1装置送出所述第1基板组后到开始送出第2基板组之间的基板送出时间间隔的步骤。
按照上述方法，第2装置能够取得第1装置中的设定时间信息，设定出相对于第1装置来说所必要的最低限度的基板送出时间间隔。其结果，不必像以往那样对各装置设置待机时间，能够只间隔必要的最低限度的时间，能够抑制生产能力的降低。
此外，最好是，在对处理内容不同的第1基板组和第2基板组连续进行处理时，进行以下步骤，即，由所述第2装置将所述第2处理工序中进行所述第2基板组的处理准备所需要的第2设定时间告知所述第1装置的步骤，在所述第1装置中，对所述第2设定时间、与所述第3处理工序中进行所述第2基板组的处理准备所需要的笫1设定时间进行比较的步骤，在所述第1装置中，依据比较的结果，将其中较长的设定时间设定为向所述第2装置送出所述第1基板组后到开始送出笫2基板组之间的基板送出时间间隔的步骤。
按照上述方法，第1装置能够取得第2装置中的设定时间信息，设定出相对于第2装置来说所必要的最低限度的基板送出时间间隔。其结果，不必像以往那样对各装置设置待机时间，能够只间隔必要的最低限度的时间，能够抑制生产能力的降低。
此外，最好是，进行以下步骤，即，由所述第1装置将所述第3处理工序中处理一片基板所需要的第1处理周期时间告知所述第2装置的步骤，在所述笫2装置中，对所述第1处理周期时间、与所述第2处理工序中处理一片基板所需要的第2处理周期时间进行比较的步骤，在所述第2装置中，依据比较的结果，将其中较长的处理周期时间设定为将连续的多个基板向所述第1装置送出的基板送出时间间隔的步骤。
按照上述方法，第2装置能够取得第1装置中的处理周期时间信息，设定出相对于第1装置来说所必要的最低限度的基板送出时间间隔。其结果，能够减少以往那样的那样因处理周期时间不同而发生的基板的滞留，防止例如因PED时间不同而引起成品率的降低等。此外，按照上述方法，不需要设置外部缓冲器等硬件，因而能够减少成本和体积。
此外，最好是，进行以下步骤，即，由所述第2装置将所述第2处理工序中处理一片基板所需要的第2处理周期时间告知所述第1装置的步骤，在所述第1装置中，对所述第2处理周期时间、与所述第3处理工序中处理一片基板所需要的第1处理周期时间进行比较的步骤，在所述第1装置中，依据比较的结果，将其中较长的处理周期时间设定为将连续的多个基板向所述笫2装置送出的基板送出时间间隔的步骤。
按照上述方法，笫1装置能够取得第2装置中的处理周期时间信息，设定出相对于第2装置来说所必要的最低限度的基板送出时间间隔。其结果，能够减少以往那样的因处理周期时间不同而发生的基板的滞留，防止例如因PED时间不同而引起成品率的降低等。此外，按照上述方法，不需要设置外部缓冲器等硬件，因而能够减少成本和体积。
根据本发明，能够提供一种作为具有第1装置和第2装置并通过所述笫1装置与第2装置的组合对多个基板进行单片式处理的基板处理系统，能够抑制成本和体积的增加、抑制成品率和生产能力的降低的基板处理系统以及基板处理方法。
附图说明
图1是采用本发明所涉及的基板处理装置的图案形成装置的总体立体图。
图2是对图1的图案形成装置中的处理工序的流程进行展示的示意性框图。
图3是对图1的图案形成装置与进行总体控制的主计算机之间的关系进行展示的框图。
图4是抗蚀剂涂布显影装置以及曝光机的内部控制体系的构成框图。
图5是在处理条件不同的流程作业顺序进行的场合，对抗蚀剂涂布显影装置与曝光机之间的输送进行控制的流程图。
图6是在处理条件不同的流程作业顺序进行的场合，对抗蚀剂涂布显影装置与曝光机之间的输送进行控制的另一种实施方式的流程图。
图7是在对相同处理条件的晶片顺序进行处理的场合，对抗蚀剂涂布显影装置与曝光机之间的输送进行控制的流程图。
图8是在对相同处理条件的晶片顺序进行处理的场合，对抗蚀剂涂布显影装置与曝光机之间的输送进行控制的另一种实施方式的流程图。
图9是对现有的抗蚀剂涂布显影装置与曝光机的在线处理进行说明的框图。
图10是过去在处理条件不同的流程作业顺序进行的场合，对抗蚀剂涂布显影装置与曝光机之间的输送进行控制的流程图。
图11是过去在处理条件不同的流程作业顺序进行的场合，对抗蚀剂涂布显影装置与曝光机之间的输送进行控制的另一种实施方式的流程图。
具体实施方式
下面，就本发明所涉及的基板处理系统以及基板处理方法，结合附图所示的实施方式进行说明。图1是采用本发明所涉及的基板处理系统的图案形成装置的总体立体图。图2是对图1的图案形成装置中的处理工序的流程进行展示的示意性框图。
图1中的图案形成装置100例如可用于实施半导体或液晶显示器等电子元器件制造工序中的光刻工序。该图案形成装置100由抗蚀剂涂布显影装置50(第1装置)和与之组合而进行在线处理的曝光机60(第2装置)构成。
抗蚀剂涂布显影装置50由被称作载体工作站区(CSB)1、作业区(PRB)2、主接口区(IFBM)3以及副接口区(IFBS)4的4个区构成。
载体工作站区(CSB)1，是用来输入输出呈密闭状态容纳多片晶片的多个载体盒(FOUP)5的区，具有进行该输入输出的载体工作站输送臂(CRA)6。作业区(PRB)2由按照不同处理目的被称作PRA塔10、SPIN塔11、连接烘箱(HP)塔12、背面烘箱(HPB)塔13的4种塔构成。各塔是由进行晶片处理的被称作模区的装置纵向层叠而成。
其中，PRA塔10具有图2所示的作业区输送臂(PRA)15，该输送臂15能够自由升降且能够围绕垂直的轴旋转，从而能够相对于其周边的塔的模区进行晶片的送入·送出。
SPIN塔11由对晶片进行抗蚀剂涂布处理的涂布作业工作站(COT)16和进行显影处理的显影作业工作站(DEV)17分别层叠多层例如5层而成。
连接烘箱(HP)塔12例如由具有冷却板的冷却板作业工作站(CPL)18、激冷高精度加热板作业工作站(CPHP)19、作为晶片输送用工作台的过渡台(TRS)20等层叠多层而成。而背面烘箱(HPB)塔13由进行低温热处理的低温加热板作业工作站(LHP)21和进行疏水化处理的粘附作业工作站(ADH)22层叠多层而成。
主接口区(IFBM)3由仅对晶片周边进行曝光处理的周边曝光作业工作站(WEE)23、静止式缓冲台(SBU)24，如图2所示的主接口区输送臂(IRAM)25等层叠多层而成。并且，主输送臂(IRAM)25能够自由升降且能够围绕垂直的轴旋转，从而能够与其周围的模区之间进行晶片的送入·送出。
而副接口区(IFBS)4具有如图2所示的副接口区输送臂(IRAS)26，通过该副输送臂(IRAS)26能够在涂布显影装置50与后述的曝光机60的曝光机接口(EIF)27之间进行晶片的送入·送出。
此外，对于涂布了抗蚀剂的晶片，由曝光机60经形成有电路图案的光网照射激光进行曝光。该曝光机60具有作为晶片输送机构的曝光机接口(EIF)27，能够在曝光机60一侧经由该曝光机接口(EIF)27与抗蚀剂涂布显影装置50之间进行晶片的送入送出。
下面，就如上构成的图案形成装置100中的一系列处理工序结合图2进行说明。
首先，在载体工作站区(CSB)1，通过载体工作站输送臂(CRA)6输入容纳有未处理晶片的载体盒(FOUP)5，从中将一片晶片以未图示的输送机构输送到作为交接工作台的过渡台(TRS)20上。在其上对晶片进行定位后，以输送臂(PRA)15送入粘附作业工作站(ADH)22进行疏水化处理。其次，在冷却板作业工作站(CPL)进行既定的冷却处理，并送入涂布作业工作站(COT)16对晶片表面进行抗蚀剂涂布处理。
之后，在低温加热板作业工作站(LHP)21进行既定的热处理、即预烘焙处理后，送到主接口区(IFBM)3的过渡台(TRS)20上。之后，将晶片以主接口区输送臂(IRAM)25送入周边曝光作业工作站(WEE)23，对晶片周边进行曝光处理，之后，将其暂时放置在静止式缓冲台(SBU)24上。然后，将晶片从静止式缓冲台(SBU)24上依次取出，在冷却板作业工作站(CPL)进行冷却处理。
将到此为止的抗蚀剂涂布显影装置50中的一系列处理工序称作第1处理工序P1。
在第1处理工序P1之后，将晶片以副接口区输送臂(IRAS)26经副接口区(IFBS)4送入曝光装置60，进行曝光处理。
将该曝光装置60中进行的处理工序称作第2处理工序P2。
将完成第2处理工序P2、即曝光处理后的晶片再次经由副接口区(IFBS)4送到主接口区(IFBM)3的过渡台(TRS)20上。之后，在激冷高精度加热板作业工作站(CPHP)19进行既定的加热处理，在冷却板作业工作站(CPL)18进行冷却处理。
其次，将晶片送入显影作业工作站(DEV)17进行显影处理，在低温加热板作业工作站(LHP)21进行旨在使抗蚀剂干燥而与晶片紧密结合的加热处理、即后曝光烘焙(PEB)。之后，在冷却板作业工作站(CPL)对晶片进行冷却处理，送回载体盒(FOUP)5中。
将曝光处理后在抗蚀剂涂布显影装置50中进行的一系列处理工序称作第3处理工序P3。
下面，就图案形成装置100中的控制体系的构成进行说明。图3是对图案形成装置100与对其进行总体控制的主计算机之间的关系进行展示的框图。如图3所示，将构成图案形成装置100的涂布显影装置50和曝光机60设置成能够经由所述副接口区(IFBS)4可靠实现晶片的输送，并且彼此之间通过通信线路80相连。
构成图案形成装置100的涂布显影装置50与曝光机60分别连接在例如由ISA网(注册商标)等形成的LAN(Local Area Nerwork)的LAN电缆85上。此时，作为总体控制机构的主计算机90连接在LAN电缆85上。
该主计算机90能够通过该LAN对图案形成装置100的动作进行控制。例如，能够为图案形成装置100指定作为对晶片进行处理的处理条件的处理处理法并发出处理开始指令。
下面，就抗蚀剂涂布显影装置50以及曝光机60的内部控制体系的构成进行说明。图4是所述控制体系的构成框图。
如图4所示，抗蚀剂涂布显影装置50具有对装置内部进行总体控制的控制部30(第1控制机构)、由操作者进行操作的操作部31、储存信息的存储部32、对输送臂等的机械动作进行控制的机械控制部33、对外的通信接口(第1通信机构)34、35。此外，在图4中，接口区工作站4的副接口区输送臂(IRAS)26与机械控制部33相连。
另一方面，与抗蚀剂涂布显影装置50同样，曝光机60也具有控制部40(第2控制机构)、存储部41、机械控制部42、对外的通信接口(第2通信机构)43、44。此外，在图4中，曝光机接口(EIF)27与机械控制部42相连。
其中，在抗蚀剂涂布显影装置50的存储部32中，储存有表示对晶片进行何种处理的多种处理处理法信息作为处理法组，例如通过操作者从操作部31输入与所希望的处理处理法相对应的识别代码，可以调出该处理处理法。即，将从存储部32中调出的处理处理法临时读入控制部30中，由机械控制部33等依据该处理法进行控制。另外，所述处理处理法组，是由作为预先准备的数种程序软件的涂布显影处理法组成。此外，所要实施的处理处理法，也可以由主计算机90经通信接口35输入给控制部30。
此外，在曝光机60的存储部41中，储存有数种对晶片进行曝光的曝光处理法作为曝光处理法组，当主计算机90经通信接口44将与曝光处理法对应的识别代码输入给控制部40时，控制部40将从存储部41中读取对应的曝光处理法加以实施。另外，曝光处理法例如决定了光网的种类、曝光时间和曝光量等。
此外，抗蚀剂涂布显影装置50和曝光机60彼此可通过通信线路80从通信接口34、43取得从抗蚀剂涂布显影装置50向曝光机60输送晶片的时序信号和从曝光机60向抗蚀剂涂布显影装置50输送晶片的时序信号。此时，各流程作业(PJ)中从抗蚀剂涂布显影装置50向曝光机60输送晶片的晶片输送间隔时间、以及连续进行的不同流程作业(PJ)之间的晶片输送间隔时间，由控制部30决定。
此外，抗蚀剂涂布显影装置50的控制部30和曝光机60的控制部40彼此之间能够通过通信线路80取得与另一方装置中的处理相关的信息(所需要的时间的信息等)。
下面，就控制体系如上构成的图案形成装置100中抗蚀剂涂布显影装置50与曝光机60之间的晶片输送控制方法结合图5至图8的流程图进行说明。
首先，图5展示的是在处理条件不同的流程作业A(第1基板组)和流程作业B(第2基板组)顺序进行的场合，对抗蚀剂涂布显影装置50与曝光机60之间的输送进行控制的流程图。
参照该流程图，首先，将在第1处理工序P1中进行了预烘焙的流程作业A的晶片从抗蚀剂涂布显影装置50顺序送入曝光机60(图5的步骤S1)。
在流程作业A的晶片全部送入曝光机60后，抗蚀剂涂布显影装置50将流程作业B的先头晶片送入曝光机60(图5的步骤S2)。
之后，抗蚀剂涂布显影装置50的控制部30将旨在对流程作业B的晶片进行第3处理工序P3的后曝光烘焙(PEB)的设定时间(第1设定时间)、即PEB温度设定时间(例如40秒)告知曝光机60的控制部40(图5的步骤S3)。
曝光机60的控制部40对所告知的PEB温度设定时间与曝光机60中进行第2处理工序P2所需要的设定时间(第2设定时间)、即曝光机预调整处理时间(例如30秒)进行比较(图5的步骤S4)。
之后，曝光机60的控制部40依据步骤S4的比较结果，将其中较长的设定时间设定为向抗蚀剂涂布显影装置50送出流程作业A和流程作业B的晶片的基板送出时间间隔T1(图5的步骤S5)。即，在该例中，将PEB温度设定时间作为基板送出时间间隔T1。
之后，曝光机60在对流程作业A的晶片的曝光处理全部结束后，实施旨在进行流程作业B的曝光机预调整处理例如30秒(图5的步骤S6)。
当曝光机60中的曝光机预调整处理结束时，曝光机60的控制部40待机从上述基板送出时间间隔T1(40秒)减去曝光机预调整处理的时间(30秒)之差的10秒后，开始对流程作业B的先头晶片进行曝光处理(图5的步骤S6)。
在这里，流程作业A的最后的晶片与流程作业B的最前的晶片之间的处理时间间隔将为基板送出时间间隔T1的40秒，隔开该时间间隔，将流程作业A的最后的晶片与流程作业B的最前的晶片向抗蚀剂涂布显影装置50送出(图5的步骤S7)。
如上所述，按照图5所示的流程，曝光机60中的流程作业A与流程作业B之间的基板处理时间间隔约为40秒，与大约需要70秒的过去相比，能够提高在线处理的生产能力。
另外，在处理条件不同的流程作业A和流程作业B顺序进行的场合，也可以按照图6的流程对输送进行控制。
参照该流程图，首先，将在第1处理工序P1中进行了预烘焙的流程作业A的晶片从抗蚀剂涂布显影装置50顺序送入曝光机60(图6的步骤811)。
在流程作业A的晶片全部送入曝光机60之前，曝光机60的控制部40将曝光机60中的第2处理工序P2所需要的设定时间(第2设定时间)、即曝光机的预调整处理的时间(例如30秒)告知抗蚀剂涂布显影装置50的控制部30(图6的步骤S12)。
在抗蚀剂涂布显影装置50的控制部30中，对所告知的曝光机预调整处理时间(30秒)与旨在对流程作业B的晶片进行第3处理工序P 3的后曝光烘焙(PEB)的设定时间(第1设定时间)、即PEB温度设定时间(例如40秒)进行比较(图6的步骤S13)。
之后，抗蚀剂涂布显影装置50的控制部30依据步骤S13的比较结果，将其中较长的设定时间设定为向曝光机60送出流程作业A和流程作业B的晶片的基板送出时间间隔T2(图6的步骤S14)。即，在该例中，将PEB温度设定时间作为基板送出时间间隔T2。
之后，在抗蚀剂涂布显影装置50中，在将流程作业A的晶片全部向曝光机60送出后，使流程作业B的晶片的送出等待上述基板送出时间间隔T2的40秒。
另一方面，在曝光机60中，在抗蚀剂涂布显影装置50等待将流程作业B的晶片送出给曝光机60期间，实施旨在进行流程作业B的曝光机预调整处理例如30秒(图6的步骤S15)。
抗蚀剂涂布显影装置50在经过了上述基板送出时间间隔T2后，将流程作业B的先头晶片向曝光机60送出(图6的步骤S16)。在这里，曝光机60中流程作业A的最后的晶片与流程作业B的最前的晶片之间的处理时间间隔是基板送出时间间隔T2的40秒。
如上所述，不仅图5所示的控制方法，就是图6所示的控制方法，也能够使曝光机60中的流程作业A与流程作业B之间的基板处理时间间隔约为40秒，与大约需要70秒的过去相比，能够提高在线处理的生产能力。
其次，图7是在对相同处理条件的晶片顺序进行处理的场合，对抗蚀剂涂布显影装置50与曝光机60之间的输送进行控制的流程图。
参照该流程图，首先，抗蚀剂涂布显影装置50的控制部30将第3处理工序P3中通过后曝光烘焙(PEB)对一片晶片进行处理所需要的时间的第1处理周期时间(例如60秒)告知曝光机60的控制部40(图7的步骤S21)。
曝光机60的控制部40对所告知的第1处理周期时间与曝光机60中处理一片晶片需要的时间的第2处理周期时间(例如40秒)进行比较(图7的步骤S22)。
之后，曝光机60的控制部40依据比较的结果，将其中较长的处理周期时间设定为向抗蚀剂涂布显影装置50送出晶片的送出时间间隔T3(图7的步骤S23)。即，在该例中，将第1处理周期时间(60秒)作为基板送出时间间隔T3。
在曝光机60中，按照步骤S23中设定的基板送出时间间隔T3，将曝光处理后的晶片向抗蚀剂涂布显影装置50送出。即，在该例中，进行的是以60秒的间隔将晶片向抗蚀剂涂布显影装置50送出的控制(图7的步骤S24)。
如上所述，按照图7所示的流程，是将曝光机60中进行了处理的晶片依据较长的(FEB)的处理周期时间送出的，因此，能够减少晶片在后曝光烘焙之前发生的滞留。
另外，在对相同处理条件的晶片顺序进行处理的场合，也可以按照图8所示的流程对输送进行控制。
参照该流程图，首先，曝光机60的控制部40将曝光机60中处理一片晶片所需要的时间的第2处理周期时间(例如40秒)告知抗蚀剂涂布显影装置50的控制部30(图8的步骤S31)。
抗蚀剂涂布显影装置50的控制部30对所告知的第2处理周期时间与第3处理工序P3中通过后曝光烘焙(PEB)处理一片晶片需要的时间的第1处理周期时间(例如60秒)进行比较(图8的步骤S32)。
之后，抗蚀剂涂布显影装置50的控制部30依据比较的结果，将其中较长的处理周期时间设定为向曝光机60送出晶片的晶片送出时间间隔T4(图8的步骤S33)。即，在该例中，将第1处理周期时间(60秒)设定为基板送出时间间隔T4。
在抗蚀剂涂布显影装置50中，按照步骤S 33设定的基板送出时间间隔T4，将在第1处理工序P1中进行了预烘焙的晶片向曝光机60送出。即，在该例中，进行的是以60秒的间隔将晶片向曝光机60送出的控制(图8的步骤S34)。
如上所述，按照图8所示的流程，是将曝光机60中进行了处理的晶片依据较长的(PEB)的处理周期时间向抗蚀剂涂布显影装置50送出的，因此，能够减少晶片在后曝光烘焙之前发生的滞留。
如上所述，根据本发明所涉及的实施方式。例如在抗蚀剂涂布显影装置50和曝光机60中顺序进行处理条件不同的流程作业A和流程作业B的场合，通过使一方装置取得与另一方装置的处理时间相关的信息，作为上述流程作业之间的基板处理时间间隔可设定出必要的最低限度的时间。这样一来，能够取消过去对抗蚀剂涂布显影装置50和曝光机60分别设置的待机时间，只需要待机一方装置所必要的最低限度的时间即可。其结果，与过去相比能够提高在线处理的生产能力。
此外，在曝光机60中第2处理工序P2的处理周期时间与曝光后的第3处理工序P3的处理周期时间不同的场合，是以较长的处理周期时间间隔将晶片从曝光机60向抗蚀剂涂布显影装置50送出。
这样一来，能够减少晶片在抗蚀剂涂布显影装置50中的曝光之后的处理中发生滞留。因此，不需要像过去那样设置诸如外部缓冲器等硬件，不需要增设以输送臂进行输送的工序，因此，能够抑制成本和体积的增加，抑制作为在线处理的生产能力的降低。
此外，按照本发明，能够使曝光后到进行后曝光烘焙(PEB)之前的时间、即后曝光延迟(PED)一定，可使抗蚀剂的酸反应的进展程度在各晶片上大致均匀，能够抑制成品率的降低。
此外，在上述实施方式中，抗蚀剂涂布显影装置50和曝光机60能够相互取得与另一装置的处理时间相关的信息，但并不限定于此，也可以设计成由主计算机(总体控制机构)90将与各装置的处理时间相关的信息告知抗蚀剂涂布显影装置50的控制部30和曝光机60的控制部40。
即，取得该信息的抗蚀剂涂布显影装置50的控制部30和曝光机60的控制部40能够依据该取得的信息决定所述基板送出时间间隔T1～T4。
此外，在上述实施方式中，作为被处理基板列举的是半导体晶片的例子，但本发明中的基板并不限于半导体晶片，也可以是LCD基板、CD基板、玻璃基板、遮光掩膜、印刷线路板等。
作为产业上利用的可能性，本发明能够应用于对半导体晶片等基板进行处理的抗蚀剂图案形成装置等中，能够在半导体制造业、电子元器件制造业等领域很好地加以应用。

Claims (12)

1.一种基板处理系统，具有对多个基板进行单片式处理的第1装置和第2装置，在进行以所述第1装置进行的第1处理工序后进行以所述第2装置进行的第2处理工序，在所述第2处理工序后，进行以所述第1装置进行的第3处理工序，其特征是，
所述第1装置具有对基板的输送进行控制的第1控制机构、以及用来与外部进行通信的第1通信机构，
所述第2装置具有对基板的输送进行控制的第2控制机构、以及用来与外部进行通信的第2通信机构，
所述第1控制机构或第2控制机构通过所述第1通信机构或第2通信机构取得与另一方装置中的处理时间相关的信息，依据所取得的信息对第1装置与第2装置之间的基板输送进行控制。
2.如权利要求1所述的基板处理系统，其特征是，
具有对所述第1装置与第2装置的动作进行控制的总体控制机构，
所述总体控制机构通过所述第1通信机构或第2通信机构将与一方装置中的处理时间相关的信息告知另一方装置的所述第1控制机构或第2控制机构。
3.如权利要求1所述的基板处理系统，其特征是，
在对处理内容不同的第1基板组和第2基板组连续进行处理时，
所述第1控制机构将所述第3处理工序中进行第2基板组的处理准备所需要的第1设定时间告知所述第2控制机构，
所述第2控制机构对所述第1控制机构所告知的第1设定时间、与所述第2处理工序中进行第2基板组的处理准备所需要的第2设定时间进行比较，将其中较长的设定时间设定为向所述第1装置送出所述第1基板组后到开始送出第2基板组之间的基板送出时间间隔。
4.如权利要求1所述的基板处理系统，其特征是，
在对处理内容不同的第1基板组和第2基板组连续进行处理时，
所述第2控制机构将所述第2处理工序中进行所述第2基板组的处理准备所需要的第2设定时间告知所述第1控制机构，
所述第1控制机构对所述第2控制机构所告知的第2设定时间、与所述第3处理工序中的进行第2基板组的处理准备所需要的第1设定时间进行比较，将其中较长的设定时间设定为向所述第2装置送出所述第1基板组后到开始送出第2基板组之间的基板送出时间间隔。
5.如权利要求1所述的基板处理系统，其特征是，
所述第1控制机构将所述第3处理工序中处理一片基板所需要的第1处理周期时间告知所述第2控制机构，
所述第2控制机构对所述第1控制机构所告知的第1处理周期时间、与所述第2处理工序中处理一片基板所需要的第2处理周期时间进行比较，将其中较长的处理周期时间设定为将连续的多个基板向所述第1装置送出的基板送出时间间隔。
6.如权利要求1所述的基板处理系统，其特征是，
所述第2控制机构将所述第2处理工序中处理一片基板所需要的第2处理周期时间告知所述第1控制机构，
所述第1控制机构对所述第2控制机构所告知的第2处理周期时间、与所述第3处理工序中处理一片基板所需要的第1处理周期时间进行比较，将其中较长的处理周期时间设定为将连续的多个基板向所述第2装置送出的基板送出时间间隔。
7.一种基板处理方法，将对多个基板进行单片式处理的第1装置和第2装置组合在一起，在进行以所述第1装置进行的第1处理工序后进行以所述第2装置进行的第2处理工序，在所述第2处理工序后，进行以所述第1装置进行的第3处理工序，其特征是，
所述第1装置和第2装置进行通过通信取得与另一方装置中的处理时间相关的信息的步骤、以及依据取得的信息对装置之间的基板的输送进行控制的步骤。
8.如权利要求7所述的基板处理方法，其特征是，
由对所述第1装置和第2装置的动作进行控制的总体控制机构，将与另一方装置中的处理时间相关的信息告知所述第1装置以及/或者第2装置。
9.如权利要求7所述的基板处理方法，其特征是，
在对处理内容不同的第1基板组和第2基板组连续进行处理时，进行以下步骤，即，
由所述第1装置将所述第3处理工序中进行第2基板组的处理准备所需要的第1设定时间告知所述第2装置的步骤，
在所述第2装置中，对所述第1设定时间、与所述第2处理工序中进行所述第2基板组的处理准备所需要的第2设定时间进行比较的步骤，
在所述第2装置中，依据比较的结果，将其中较长的设定时间设定为向所述第1装置送出所述第1基板组后到开始送出第2基板组之间的基板送出时间间隔的步骤。
10.如权利要求7所述的基板处理方法，其特征是，
在对处理内容不同的第1基板组和第2基板组连续进行处理时，进行以下步骤，即，
由所述第2装置将所述第2处理工序中进行所述第2基板组的处理准备所需要的第2设定时间告知所述第1装置的步骤，
在所述第1装置中，对所述第2设定时间、与所述第3处理工序中进行所述第2基板组的处理准备所需要的第1设定时间进行比较的步骤，
在所述第1装置中，依据比较的结果，将其中较长的设定时间设定为向所述第2装置送出所述第1基板组后到开始送出第2基板组之间的基板送出时间间隔的步骤。
11.如权利要求7所述的基板处理方法，其特征是，进行以下步骤，即，
由所述第1装置将所述第3处理工序中处理一片基板所需要的第1处理周期时间告知所述第2装置的步骤，
在所述第2装置中，对所述第1处理周期时间、与所述第2处理工序中处理一片基板所需要的第2处理周期时间进行比较的步骤，
在所述第2装置中，依据比较的结果，将其中较长的处理周期时间设定为将连续的多个基板向所述第1装置送出的基板送出时间间隔的步骤。
12.如权利要求7所述的基板处理方法，其特征是，进行以下步骤，即，
由所述第2装置将所述第2处理工序中处理一片基板所需要的第2处理周期时间告知所述第1装置的步骤，
在所述第1装置中，对所述第2处理周期时间、与所述第3处理工序中处理一片基板所需要的第1处理周期时间进行比较的步骤，
在所述第1装置中，依据比较的结果，将其中较长的处理周期时间设定为将连续的多个基板向所述第2装置送出的基板送出时间间隔。
CN200610094574.5A 2005-06-21 2006-06-21 基板处理系统以及基板处理方法 Active CN100474121C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005180089 2005-06-21
JP2005180089A JP4492875B2 (ja) 2005-06-21 2005-06-21 基板処理システム及び基板処理方法

Publications (2)

Publication Number Publication Date
CN1885170A true CN1885170A (zh) 2006-12-27
CN100474121C CN100474121C (zh) 2009-04-01

Family

ID=37102408

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200610094574.5A Active CN100474121C (zh) 2005-06-21 2006-06-21 基板处理系统以及基板处理方法

Country Status (7)

Country Link
US (1) US20060287200A1 (zh)
EP (1) EP1737022B1 (zh)
JP (1) JP4492875B2 (zh)
KR (1) KR101010157B1 (zh)
CN (1) CN100474121C (zh)
DE (1) DE602006000340T2 (zh)
TW (1) TWI305003B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101718955B (zh) * 2008-10-09 2013-01-02 东丽工程株式会社 基板处理系统及基板处理方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5064079B2 (ja) * 2007-03-30 2012-10-31 富士フイルム株式会社 描画方法および描画システム
JP5867473B2 (ja) * 2013-09-19 2016-02-24 東京エレクトロン株式会社 塗布、現像装置、塗布、現像装置の運転方法及び記憶媒体

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW276353B (zh) * 1993-07-15 1996-05-21 Hitachi Seisakusyo Kk
US6282457B1 (en) * 1996-06-07 2001-08-28 Tokyo Electron Limited Device for controlling treating station
US6275744B1 (en) * 1997-08-01 2001-08-14 Kokusai Electric Co., Ltd. Substrate feed control
JP2000031241A (ja) * 1998-07-15 2000-01-28 Yaskawa Electric Corp 搬送装置の制御方法
DE60026527T2 (de) * 1999-06-23 2006-10-19 Asml Holding, N.V. Robot-vor-positionierung in einem chip-herstellungssystem
KR100616293B1 (ko) * 1999-11-11 2006-08-28 동경 엘렉트론 주식회사 기판처리장치 및 기판처리방법
US20010005837A1 (en) * 1999-12-28 2001-06-28 Takashi Kojo Terminal apparatus, server apparatus, and recording medium
KR100823237B1 (ko) * 2000-01-17 2008-04-18 가부시키가이샤 에바라 세이사꾸쇼 기판반송제어장치 및 기판반송방법
KR100337600B1 (ko) * 2000-04-06 2002-05-22 윤종용 노광 시간 조절 시스템
JP2001345241A (ja) * 2000-05-31 2001-12-14 Tokyo Electron Ltd 基板処理システム及び基板処理方法
JP3593496B2 (ja) * 2000-07-24 2004-11-24 東京エレクトロン株式会社 塗布現像処理装置
JP2002184671A (ja) * 2000-12-14 2002-06-28 Tokyo Electron Ltd 基板処理システム及び基板処理方法
TW541620B (en) * 2001-06-07 2003-07-11 Tokyo Electron Ltd Development processing apparatus
US7277769B2 (en) * 2001-10-01 2007-10-02 Semiconductor Energy Laboratory Co., Ltd. Production system and method for a composite product
JP3968038B2 (ja) * 2003-03-04 2007-08-29 東京エレクトロン株式会社 基板処理方法及び基板処理装置及び現像処理方法及び現像処理装置
JP4001559B2 (ja) 2003-03-04 2007-10-31 東京エレクトロン株式会社 インライン接続設定方法および装置
JP4080405B2 (ja) * 2003-09-22 2008-04-23 大日本スクリーン製造株式会社 基板処理装置
JP3833209B2 (ja) * 2003-10-24 2006-10-11 キヤノン株式会社 露光装置及びデバイス製造方法
JP2005259767A (ja) * 2004-03-09 2005-09-22 Toshiba Corp 半導体製造システム
WO2006057319A1 (ja) * 2004-11-24 2006-06-01 Hitachi Kokusai Electric Inc. 基板処理装置
JP2006278531A (ja) * 2005-03-28 2006-10-12 Toshiba Corp 工程管理システム、工程管理方法及び半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101718955B (zh) * 2008-10-09 2013-01-02 东丽工程株式会社 基板处理系统及基板处理方法

Also Published As

Publication number Publication date
DE602006000340D1 (de) 2008-01-31
JP4492875B2 (ja) 2010-06-30
EP1737022A1 (en) 2006-12-27
EP1737022B1 (en) 2007-12-19
JP2007005334A (ja) 2007-01-11
TWI305003B (en) 2009-01-01
CN100474121C (zh) 2009-04-01
KR101010157B1 (ko) 2011-01-24
US20060287200A1 (en) 2006-12-21
DE602006000340T2 (de) 2008-12-04
KR20060133888A (ko) 2006-12-27
TW200709275A (en) 2007-03-01

Similar Documents

Publication Publication Date Title
CN1266738C (zh) 基板处理装置
CN1248054C (zh) 曝光装置、基片处理单元和光刻系统及器件制造方法
CN1831649A (zh) 涂敷、显影装置和涂敷、显影方法
CN1213460C (zh) 基底处理系统和基底处理方法
CN101060093A (zh) 基板搬送处理装置
CN1933100A (zh) 对已进行曝光处理的衬底进行处理的设备及方法
CN1773671A (zh) 基板处理装置以及基板处理方法
JP2006031025A (ja) 平板表示装置の製造システム及び製造方法
CN1755525A (zh) 去除设备、保护膜成形设备、基板处理系统和去除方法
CN1808274A (zh) 涂敷、显影装置及其方法
CN1808275A (zh) 涂敷·显影装置和涂敷·显影方法
CN1453823A (zh) 图案形成方法和半导体器件的制造方法
CN1347566A (zh) 半导体器件的制造方法及其制造生产线
CN1755526A (zh) 基板处理系统
US8709955B2 (en) Pattern transfer apparatus and method for fabricating semiconductor device
CN101034666A (zh) 基板处理装置
CN1885166A (zh) 基板处理系统及其控制方法
CN1858648A (zh) 涂敷处理方法和涂敷处理装置
CN1799135A (zh) 基板处理系统及其控制方法、控制程序、存储介质
JP6313671B2 (ja) 基板処理装置のためのスケジュール作成方法および基板処理装置
CN1992161A (zh) 衬底处理方法、衬底处理系统及衬底处理设备
CN1885170A (zh) 基板处理系统以及基板处理方法
CN100338732C (zh) 基板处理装置
CN1854907A (zh) 基板处理方法以及半导体器件的制造方法
CN1873942A (zh) 基板处理系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant