JP2001345241A - 基板処理システム及び基板処理方法 - Google Patents

基板処理システム及び基板処理方法

Info

Publication number
JP2001345241A
JP2001345241A JP2000162482A JP2000162482A JP2001345241A JP 2001345241 A JP2001345241 A JP 2001345241A JP 2000162482 A JP2000162482 A JP 2000162482A JP 2000162482 A JP2000162482 A JP 2000162482A JP 2001345241 A JP2001345241 A JP 2001345241A
Authority
JP
Japan
Prior art keywords
processing
cassette
lot
time
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000162482A
Other languages
English (en)
Inventor
Masanori Tateyama
正規 建山
Shuzo Fujimaru
周三 藤丸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2000162482A priority Critical patent/JP2001345241A/ja
Priority to KR1020010029724A priority patent/KR100807177B1/ko
Priority to US09/866,717 priority patent/US6526329B2/en
Priority to TW090113073A priority patent/TW498434B/zh
Publication of JP2001345241A publication Critical patent/JP2001345241A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70691—Handling of masks or workpieces
    • G03F7/70733—Handling masks and workpieces, e.g. exchange of workpiece or mask, transport of workpiece or mask
    • G03F7/7075—Handling workpieces outside exposure position, e.g. SMIF box
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/418—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM]
    • G05B19/41865—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM] characterised by job scheduling, process planning, material flow
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/31—From computer integrated manufacturing till monitoring
    • G05B2219/31429—Predict end of job execution, schedule new job beforehand
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S414/00—Material or article handling
    • Y10S414/135—Associated with semiconductor wafer handling
    • Y10S414/14—Wafer cassette transporting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Automation & Control Theory (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】 【課題】システムのスループットを高める。 【解決手段】未処理のウェハＷをカセットから順次取り
出し、複数の処理ユニットに順次搬送し、複数の処理ユ
ニットにてウェハＷを並行処理し、すべての処理が終了
した処理済みのウェハＷをカセットに順次戻す基板処理
方法であって、少なくとも１ロット分に相当する複数の
ウェハＷに対して設定された処理レシピに基づいて、該
１ロット分の処理が終了する終了予測時間を算出及び表
示し（Ｓ８５）、この終了予測時間に基づいて、１ロッ
ト分に相当する複数の未処理ウェハＷを収容したカセッ
トＣＲを受け入れ、１ロット分に相当する複数の処理済
みウェハＷを収容したカセットＣＲを払い出す（Ｓ８
９）。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体ウエハや液
晶表示装置用ガラス基板などの各種被処理基板に対して
一連の処理を行う基板処理システム及び基板処理方法に
関する。
【０００２】
【従来の技術】液晶表示装置用ガラス基板（ＬＣＤ基
板）や半導体デバイスの製造プロセスにおいては、微細
な回路パターンがフォトリソグラフィの技術を利用して
形成される。フォトリソグラフィ技術によれば、ＬＣＤ
基板や半導体ウェハ等の被処理基板の表面にレジストを
塗布及び成膜した後、これを所定のパターンに露光し、
さらに現像処理・エッチング処理することにより所定の
回路パターンを形成する。
【０００３】このフォトリソグラフィプロセスは近年の
半導体ウェハの大口径化に伴って枚葉処理化が進んでい
る。例えばレジスト塗布処理及び現像処理を１つのシス
テム内で行う複合処理システムでは、カセットＣＲから
ウェハを１枚ずつ取り出し、処理ユニット内でウェハを
１枚ずつ処理し、処理済みのウェハＷを１枚ずつカセッ
トに戻すことが行われている。
【０００４】
【発明が解決しようとする課題】ところで、このような
複合処理システムでは、カセットＣＲに例えば２５枚ず
つ未処理のウェハＷを収容し、このカセットＣＲから順
次ウェハＷを取り出し、各処理ユニットで順次処理を行
っている。そして、処理済みのウェハＷは１枚ずつ空の
カセットＣＲに順次戻される。単一のカセットＣＲから
取り出され、順次処理されるウェハＷを１ロットという
単位で呼ばれる。
【０００５】現在の処理システムでは、カセットＣＲを
載置する載置台の４つのステージからカセットＣＲがプ
ロセス処理部にアクセスすることができる。未処理のカ
セットＣＲを載置する部分と処理済みのウェハＷを戻す
カセットＣＲを載置する部分が必要であると考えると、
１ロットに対して２台のステージを占有することにな
る。してみれば、未処理のカセットＣＲを載置するステ
ージについては２つしかシステムには設けられていない
ことになる。
【０００６】従って、このようなシステムでロット連続
処理を行うためには、作業者は、１ロット目が終了して
から２ロット目が終了するまでの間に処理済みのウェハ
Ｗが収容されたカセットＣＲに代えて未処理のウェハＷ
が収容されたカセットＣＲを載置する必要がある。しか
しながら、繰り返しこのようなカセットＣＲ取り替えを
行っているといずれのウェハＷが処理済みか分かりづら
く、またいつ１ロット分の処理がいつ終了するか分から
なかったので、作業者は基板処理中は常にシステム近傍
に待機してウェハＷのカセットＣＲの取り替えを行わな
ければならなかった。また、カセットＣＲの取り替えを
怠ると、次のカセットＣＲの処理が滞り、システム全体
のスループットを著しく低下させる。
【０００７】本発明は上記課題を解決するためになされ
たもので、その目的とするところは、システムのスルー
プットを高める基板処理システム及び基板処理方法を提
供することにある。
【０００８】
【課題を解決するための手段】本発明の第１の観点によ
れば、本発明は、未処理の基板をカセットから順次取り
出し、複数の処理ユニットに順次搬送し、複数の処理ユ
ニットにて基板を処理し、すべての処理が終了した処理
済みの基板をカセットに順次戻す基板処理システムであ
って、１ロット分に相当する複数の未処理基板を収容し
たカセットを受け入れ、１ロット分に相当する複数の処
理済み基板を収容したカセットを払い出すロード／アン
ロード部と、基板に対して複数の処理を行う複数の処理
ユニットを備えた処理部と、処理部内に配置され、ロー
ド／アンロード部との間で基板を受け渡しし、処理ユニ
ットに基板を次々に搬送する搬送手段と、各ロット毎に
対応する処理条件を含む処理手順をそれぞれ設定する処
理手順設定手段と、設定された処理手順に基づいて、１
ロット分の処理タイミングを予測する終了予測時間を算
出する演算処理手段と、演算処理手段により算出された
終了予測時間を報知する報知手段とを具備してなること
を特徴とする基板処理システムを提供する。
【０００９】ここで、処理手順であるレシピとは、少な
くとも処理すべき処理ユニットを特定する情報を含み、
さらに好ましくは、各処理ユニットにおける実処理時間
と、そのユニットにおけるプロセス条件等のプロセス処
理手順を含む。
【００１０】このように、設定されたレシピに基づいて
終了予測時間を算出し、これを報知することができるた
め、作業者はこの終了予測時間に基づいてカセットを交
換することができる。
【００１１】好ましくは、報知手段は、終了予測時間を
表示する表示手段である例えばＬＣＤパネル等の表示部
である。このように、終了予測時間を表示することによ
り、その表示に基づいて作業者は適切なカセットの交換
が可能となる。
【００１２】好ましくは、演算処理手段は記憶手段を具
備し、該演算処理手段は該記憶手段に記憶された過去の
処理手順及び該処理手順での終了時間に基づいて終了予
測時間を算出する。これにより、演算処理手段は適切な
終了予測時間を算出することが可能となる。
【００１３】好ましくは、上記システムはさらに、処理
部内の温度及び湿度を測定する温度・湿度検出部と、該
温度・湿度検出器の出力に基づいて該処理部内の温度・
湿度を調整し、かつ温度・湿度が所定の範囲内にあるか
否かを判定する制御部とを具備する。これにより、シス
テムは処理部内の温度・湿度が安定した状態から実処理
を開始することができる。好ましくは、処理部の各処理
ユニットは液処理ユニットと熱処理ユニットを有し、該
液処理ユニット内に温度・湿度検出部が設けられてな
る。これにより、温度・湿度のより精緻な管理が必要と
なる液処理ユニットの温度・湿度が安定した後に実処理
を開始することができる。
【００１４】また、終了予測時間とは、１ロット分の最
初の１枚のウェハＷが処理ユニットに搬入されてから最
初のウェハＷがロード／アンロード部に戻ってくるまで
の第１の終了予測時間、１ロット分の最初の１枚のウェ
ハＷが処理ユニットに搬入されてから１ロット分のすべ
てのウェハＷが前記処理ユニットに搬入されるまでの第
２の終了予測時間、及び１ロット分の最初の１枚のウェ
ハＷが処理ユニットに搬入されてから１ロット分のすべ
てのウェハＷが前記処理ユニットからロード／アンロー
ド部２に戻ってくるまでの第３の終了予測時間のうちの
少なくとも１つを含む。
【００１５】さらに好ましくは、演算処理手段は、第２
の終了予測時間に基づいて未処理の基板が収容されるカ
セットを交換することのできるカセット交換可能時間を
算出する。これにより、終了予測時間よりもさらに詳細
な情報として未処理の基板が収容されるカセットを交換
することができる時間が得られるため、作業者はさらに
未処理カセットを効率的に交換することができる。ある
いは、演算処理手段は、第１及び第３の終了予測時間に
基づいて処理済みのカセットＣＲを交換することのでき
るカセット交換可能時間を算出する。これにより、終了
予測時間よりもさらに詳細な情報として、処理済み基板
が収容されるカセットを交換することができる時間が得
られるため、作業者はさらに処理済みカセットを効率的
に交換することができる。
【００１６】さらに好ましくは、演算処理手段は、前記
カセット交換可能時間からカセット交換完了時間までの
経過時間を記憶しておく記憶手段を具備する。これによ
り、カセット交換を怠った場合でも、その怠った時間の
経過を考慮した終了予測時間及びカセット交換可能時間
を改めて算出することができる。
【００１７】また、本発明の別の観点によれば、本発明
は、未処理の基板をカセットから順次取り出し、複数の
処理ユニットに順次搬送し、複数の処理ユニットにて基
板を処理し、すべての処理が終了した処理済みの基板を
カセットに順次戻す基板処理方法であって、少なくとも
１ロット分に相当し、各ロット毎に対応する処理条件を
含む処理手順に基づいて、１ロット分の処理タイミング
を予測する終了予測時間を算出し、該終了予測時間を報
知するとともに、該報知された終了予測時間に基づい
て、１ロット分に相当する複数の未処理基板を収容した
カセットを受け入れ、１ロット分に相当する複数の処理
済み基板を収容したカセットを払い出すことを特徴とす
る基板処理方法を提供する。
【００１８】
【発明の実施の形態】以下、図面を参照しながら本発明
の実施形態を説明する。
【００１９】（第１実施形態）図１〜図３は本発明の基
板処理システム１の全体構成を示す図である。この基板
処理システム１は、基板としてのウェハＷが収容された
カセットＣＲからウェハＷを順次取り出すロード／アン
ロード部２と、ロード／アンロード部２によって取り出
されたウェハＷに対しレジスト液塗布及び現像のプロセ
ス処理を行うプロセス処理部３と、レジスト液が塗布さ
れたウェハＷを処理部としての露光装置１２に受け渡す
インタフェース部４とを備えている。インターフェース
部４には第２のサブアーム機構１０が設けられている。
ウェハＷはこの第２のサブアーム機構１０により露光装
置１２に受け渡される。ロード／アンロード部２は、半
導体ウェハＷを例えば２５枚単位で収納したカセットＣ
Ｒが出し入れされる載置台５を備えている。
【００２０】ロード／アンロード部２では、図１に示す
ように、載置台５上の位置決め突起部５ａの位置に、複
数個例えば４個までのカセットＣＲが、夫々のウェハ出
入り口をプロセス処理部３側に向けてＸ方向に一列に載
置され、このカセット配列方向（Ｘ方向）およびカセッ
トＣＲ内に収容されたウェハＷのウェハ配列方向（Ｚ方
向；垂直方向）に移動可能な第１のサブアーム機構６が
各カセットＣＲに選択的にアクセスするようになってい
る。このサブアーム機構６は載置台５上の４つのステー
ジ５−１〜５−４にアクセス可能になっている。
【００２１】さらにこの第１のサブアーム機構６は、θ
方向に回転自在に構成されており、このウェハＷをプロ
セス処理部３に設けられたメインアーム機構７に受け渡
すことができるようになっている。また、後述するよう
にプロセス処理部３側の第３の処理ユニット群Ｇ３の多
段ユニット部に属するアライメントユニット（ＡＬＩ
Ｍ）及びエクステンションユニット（ＥＸＴ）にもアク
セスできるようになっている。
【００２２】ロード／アンロード部２とプロセス処理部
３間でのウェハＷの受け渡しは第３のユニット群Ｇ３を
介して行われる。この第３の処理ユニット群Ｇ３は、図
３に示すように複数のプロセス処理ユニットを縦型に積
み上げて構成したものである。すなわち、この処理ユニ
ット群Ｇ３は、ウェハＷを冷却処理するクーリングユニ
ット（ＣＯＬ）、ウェハＷに対するレジスト液の定着性
を高める疎水化処理を行うアドヒージョンユニット（Ａ
Ｄ）、ウェハＷの位置合わせをするアライメントユニッ
ト（ＡＬＩＭ）、ウェハＷを待機させておくためのエク
ステンションユニット（ＥＸＴ）、露光処理前の加熱処
理を行う２つのプリベーキングユニット（ＰＲＥＢＡＫ
Ｅ）、現像後の加熱処理を行うポストベーキングユニッ
ト（ＰＯＢＡＫＥ）及び露光処理後の加熱処理を行うポ
ストエクスポージャベーキングユニット（ＰＥＢＡＫ
Ｅ）を順次下から上へと積み上げて構成されている。
【００２３】ウェハＷのメインアーム機構７への受け渡
しは、エクステンションユニット（ＥＸＴ）及びアライ
メントユニット（ＡＬＩＭ）を介して行われる。
【００２４】また、図１に示すように、このメインアー
ム機構７の周囲には、第３の処理ユニット群Ｇ３を含む
第１〜第５の処理ユニット群Ｇ１〜Ｇ５がこのメインア
ーム機構７を囲むように設けられている。前述した第３
の処理ユニット群Ｇ３と同様に、他の処理ユニット群Ｇ
１，Ｇ２，Ｇ４，Ｇ５も各種の処理ユニットを上下方向
に積み上げ的に構成されている。
【００２５】一方、メインアーム機構７は、図３に示す
ように、上下方向に延接された筒状のガイド９の内側
に、メインアーム８を上下方向（Ｚ方向）に昇降自在に
装備している。筒状のガイド９はモータ（図示せず）の
回転軸に接続されており、このモータの回転駆動力によ
って、上記回転軸を中心としてメインアーム８と一体に
回転し、これによりメインアーム８はθ方向に回転自在
となっている。なお、筒状のガイド９はモータによって
回転される別の回転軸（図示せず）に接続するように構
成してもよい。上記したようにメインアーム８を上下方
向に駆動することで、ウェハＷを各処理ユニット群Ｇ１
〜Ｇ５の各処理ユニットに対して任意にアクセスさせる
ことができるようになっている。
【００２６】第４の処理ユニット群Ｇ４は、図３に示す
ように、２つのクーリングユニット（ＣＯＬ）、エクス
テンションユニット（ＥＸＴ）、クーリングユニット
（ＣＯＬ）、２つのプリベーキングユニット（ＰＲＥＢ
ＡＫＥ）、及び２つのポストベーキングユニット（ＰＯ
ＢＡＫＥ）を下から上へと順次積み上げて構成したもの
である。
【００２７】なお、第５の処理ユニット群Ｇ５は、選択
的に設けられるもので、この例では第４の処理ユニット
群Ｇ４と同様に構成されている。また、この第５の処理
ユニット群Ｇ５はレール１１によって移動可能に保持さ
れ、メインアーム機構７及び第１〜第４の処理ユニット
群Ｇ１〜Ｇ４に対するメンテナンス処理を容易に行い得
るようになっている。
【００２８】この発明を図１〜図３に示した基板処理シ
ステムに適用した場合、各処理ユニットが上下に積み上
げ式に構成されているから装置の設置面積を著しく減少
させることができる。
【００２９】上記基板処理システム１は、清浄空気のダ
ウンフローが形成されたクリーンルーム内に設置されて
いる。システム１内における清浄空気の流れを図４及び
図５を用いて説明する。図４に示すように、システム１
の内部にも清浄空気のダウンフローが独自に形成され、
これにより処理システム１の各部の清浄度を高めるよう
にしている。システム１には、ロード／アンロード部
２，プロセス処理部３及びインターフェース部４の上方
にはエア供給室４１，４２及び４３が設けられている。
各エア供給室４１，４２及び４３の下面に防塵機能を持
つＵＬＰＡフィルタ４４，４５及び４６が取り付けられ
ている。
【００３０】また、図５に示すように、処理システム１
の外部又は背後に空調器５１が設置されており、この空
調器５１より配管５２を通って空気が各エア供給室４
１，４２及び４３に導入され、各エア供給室のＵＬＰＡ
フィルタ４４，４５及び４６より清浄な空気がダウンフ
ローで各部２，３及び４に供給されるようになってい
る。このダウンフローの空気は、システム下部の適当な
箇所に多数設けられている通風孔５３を通って底部の排
気口５４に集められ、この排気口５４から配管５５を通
って空調器５１に回収されるようになっている。
【００３１】また、プロセス処理部３では、第１及び第
２の組Ｇ１，Ｇ２の多段ユニットの中で下段に配置され
ているレジスト塗布ユニット（ＣＯＴ）、（ＣＯＴ）の
天井面にＵＬＰＡフィルタ５６が設けられており、空調
器５１からの空気は配管５２より分岐した配管５７を通
ってＵＬＰＡフィルタ５６まで送られるようになってい
る。この配管５７の途中に温度・湿度調整器５７ａが設
けられ、レジスト塗布工程に適した所定の温度及び湿度
の清浄空気がレジスト塗布ユニット（ＣＯＴ）、（ＣＯ
Ｔ）に供給されるようになっている。そして、ＵＬＰＡ
フィルタ５６の吹き出し側付近に湿度・温度センサ５８
が設けられており、そのセンサ出力が温度・湿度調整器
５７ａのコントローラ５９に与えられ、フィードバック
方式で清浄空気の温度及び湿度が正確に制御できるよう
になっている。
【００３２】図４において、各スピンナ型処理ユニット
（ＣＯＴ）、（ＤＥＶ）のメインアーム機構７に面する
側壁には、ウェハＷ及び搬送アームが出入りするための
開口部ＤＲが設けられている。各開口部ＤＲには、各ユ
ニットからパーティクル等がメインアーム機構７の側に
入り込まないようにするため、シャッタ（図示せず）が
取り付けられている。
【００３３】空調器５１により搬送室２１へのエア供給
量及び排気量が制御され、搬送室２１の内圧はクリーン
ルームの内圧よりも高く設定されている。これによりク
リーンルームやカセットＣＲの内部から搬送室２１に向
かう気流が形成されないようになっており、この結果と
してパーティクルが搬送室２１内に侵入しなくなる。ま
た、プロセス処理部３の内圧は搬送室２１の内圧よりも
さらに高く設定されている。これにより搬送室２１から
プロセス処理部３に向かう気流が形成されないようにな
っており、この結果としてパーティクルがプロセス処理
部３に侵入しなくなる。
【００３４】図６は基板処理システム１の制御ブロック
図である。ロード／アンロード部２の正面側外壁にはレ
シピ設定、ウェハフローの登録、アラーム処理等、シス
テム全体の制御や操作を行うためのメインパネル２ａが
設けられている。このメインパネル２ａはタッチセンサ
方式になっており、装置に対する操作は画面上に表示さ
れた入力部分を直接タッチペンを使用してタッチするこ
とにより行う。
【００３５】メインパネル２ａはコントローラ５９に接
続されており、メインパネル２ａで入力された処理レシ
ピ等のデータはコントローラ５９に出力される。コント
ローラ５９はレシピ等のデータに基づいた各部の制御指
令をロード／アンロード部２、プロセス処理部３、イン
ターフェース部４及び露光装置１２に送り、これら各部
を制御する。図５では模式ブロック図としてシステム１
外にコントローラ５９が示されているが、実際には例え
ばロード／アンロード部２内に配置されている。
【００３６】また、コントローラ５９内にはプロセッサ
５９ａ及びメモリ５９ｂが設けられている。プロセッサ
５９ａは例えば終了予測時間及びカセット交換可能時間
の算出、プロセス処理部３内の温度・湿度制御等に関す
る種々の演算処理を行う部分である。
【００３７】ここで、終了予測時間には第１、第２及び
第３の３種類の終了予測時間を含む概念である。第１の
終了予測時間は、１ロット分の最初のウェハＷがプロセ
ス処理部３に搬入されてから最初のウェハＷがロード／
アンロード部２に排出されるまでの予測時間、第２の終
了予測時間は、１ロット分の最初のウェハＷがプロセス
処理部３に搬入されてから最後のウェハＷが搬入される
までの予測時間であり、第３の終了予測時間は、１ロッ
ト分の最初のウェハＷがロード／アンロード部２からプ
ロセス処理部３に搬入されてから最後のウェハＷがロー
ド／アンロード部２に戻るまでの時間をいう。これら終
了予測時間は、カセットＣＲを交換する時期を報知する
ために計算されるものである。従って、対象となるカセ
ットＣＲを取り出すことができる時か否かで決定される
時間である。
【００３８】より具体的には、第１の終了予測時間は、
ウェハＷがプロセス処理部３を流れて最初のウェハＷを
受け取るための処理済み用カセットＣＲを配置しておか
なければならない時間を、第２の終了予測時間は、対象
となるロット分のウェハＷがすべてプロセス処理部３に
流れだし、未処理用カセットＣＲにサブアーム機構６が
未処理ウェハＷを取りにくることなく、該カセットＣＲ
を取り出しても可能となる時間を、第３の終了予測時間
は、対象となるロット分のすべてのウェハＷが処理済み
カセットＣＲに戻り、既に処理済みカセットＣＲを戻し
にサブアーム機構６をアクセスすることがなくなる時間
をいう。なお、単一のカセットＣＲから取り出され、順
次処理されるウェハＷを１ロットという単位で呼ばれ
る。
【００３９】この終了予測時間は、メモリ５９ｂに予め
記憶された終了予測関数に基づいて算出される。なお、
この終了予測関数の代わりに、過去のプロセス処理によ
るレシピとそれに対応する終了時間データをメモリ５９
ｂに記憶しておき、この過去のデータに基づいてプロセ
ッサ５９ａで算出しても良い。過去のプロセス処理に基
づく場合、処理すべきレシピに一致する過去のデータが
ない場合には、例えば類似する単数あるいは複数のレシ
ピに基づく終了時間を参照して算出することができる。
【００４０】また、複数のウェハＷが各処理ユニット内
で並列的に処理され、他の処理ユニットにより処理が律
速されるいわゆる定常状態における１サイクルの時間が
分かり、かつ他の処理ユニットにより処理が律速されな
い過渡状態のプロセス処理時間が分かる場合には、プロ
セスレシピからその情報に基づいて算出するものでも良
い。
【００４１】さらに、プロセッサ５９ａはこれら第１〜
第３の終了予測時間に基づいてカセット交換可能時間を
算出する。このカセット交換可能時間の算出方法を以
下、図１１及び図１２のタイミングチャートを用いて説
明する。この例では、ステージ５−１のカセットＣＲか
ら供給されたウェハＷはステージ５−４のカセットＣＲ
に戻され、ステージ５−２のカセットＣＲから供給され
たウェハＷはステージ５−３のカセットＣＲに戻される
とし、１ロット目はステージ５−１から、２ロット目は
ステージ５−２から、３ロット目はステージ５−１か
ら、４ロット目はステージ５−２から供給するものとす
る。
【００４２】図１１は１ロット目〜４ロット目までの実
処理のタイミングチャートの一例を示す図である。図１
１（ａ）〜（ｄ）はそれぞれ１〜４ロット目の所要時間
（ｔ１ａ〜ｔ１ｄ、ｔ２ａ〜ｔ２ｄ、ｔ３ａ〜ｔ３ｄ、
ｔ４ａ〜ｔ４ｄ）を示す。ロットの所要時間とは、ウェ
ハＷがカセットＣＲからプロセス処理部３に搬入されて
からすべてのウェハＷがカセットＣＲに戻るまでの時間
である。以下、時間ｔに付された数字はロット番号を示
す。
【００４３】時間ｔに付されたローマ字は処理状態を示
し、ｔ１ａ、ｔ２ａ、ｔ３ａ、ｔ４ａは該当するロット
のウェハＷがプロセス処理部３への搬入を開始する時、
ｔ１ｂ、ｔ２ｂ、ｔ３ｂ、ｔ４ｂは該当するロットのウ
ェハＷのうち、プロセス処理部３で処理されたウェハＷ
が最初にカセットＣＲに戻ってきた時、ｔ１ｃ、ｔ２
ｃ、ｔ３ｃ、ｔ４ｃは該当するロットのウェハＷがすべ
てプロセス処理部３へ搬入された時、ｔ１ｄ、ｔ２ｄ、
ｔ３ｄ、ｔ４ｄは該当するロットのウェハＷのすべてが
プロセス処理部３からカセットＣＲに戻ってきた時を示
す。従って、第１の終了予測時間はｔｂを示し、第２の
終了予測時間はｔｃを示し、第３の終了予測時間はｔｄ
を示す。
【００４４】このタイミングチャートに示すように、ｔ
１ｃ＝ｔ２ａ、ｔ２ｃ＝ｔ３ａ、ｔ３ｃ＝ｔ４ａが成立
するように、４つのカセットはハンドリングされる。こ
の等式から、１ロット目のウェハＷ処理を開始する時点
ですべてのロットについてのロット連続処理開始時点か
らの絶対終了予測時間を算出することができる。すなわ
ち、（２ロット目の絶対終了予測時間）＝（１ロット目
の第２の終了予測時間）＋（２ロット目の終了予測時
間）、（３ロット目の絶対終了予測時間）＝（１ロット
目の第２の終了予測時間）＋（２ロット目の第２の終了
予測時間）、（４ロット目の絶対終了予測時間）＝（１
ロット目の第２の終了予測時間）＋（２ロット面第２の
終了予測時間）＋（３ロット目の第３の終了予測時間）
となる。
【００４５】これらより、第ｋ番目のロットの絶対終了
予測時間ｔｋα＝ｔ１ｃ＋ｔ２ｃ＋…＋ｔｋで表される
ことが分かる。従って、第ｋ番目の第１の終了予測時間
ｔｋα（１）＝ｔ１ｃ＋ｔ２ｃ＋…＋ｔｋｂ、第ｋ番目
の第２の終了予測時間ｔｋα（２）＝ｔ１ｃ＋ｔ２ｃ＋
…＋ｔｋｃ、第ｋ番目の第３の終了予測時間ｔｋα
（３）＝ｔ１ｃ＋ｔ２ｃ＋…＋ｔｋｄとなる。
【００４６】同図に基づいてカセット交換可能時間を示
したのが図１２である。図１２において、（ａ）は１ロ
ット目の開始カセットＣＲの交換可能時間、（ｂ）は１
ロット目の終了カセットＣＲの交換可能時間、（ｃ）は
２ロット目の開始カセットＣＲの交換可能時間（ｄ）は
２ロット目の収容カセットＣＲの交換可能時間を示す。
従って、（ａ）はステージ５−１、（ｂ）はステージ５
−４、（ｃ）はステージ５−２、（ｄ）はステージ５−
３のカセットＣＲ交換可能時間を示す。
【００４７】図１２（ａ）に示すように、ステージ５−
１のカセットＣＲが交換できるのは、時間ｔ１ｃ〜ｔ３
ａのタイミング、同図（ｂ）に示すように、ステージ５
−４のカセットＣＲが交換できるのは、時間ｔ１ｄ〜ｔ
３ｂのタイミング、同図（ｃ）に示すように、ステージ
５−２のカセットＣＲが交換できるのは、時間ｔ２ｃ〜
ｔ４ａのタイミング、同図（ｄ）に示すように、ステー
ジ５−３のカセットＣＲが交換できるのは、時間ｔ２ｄ
〜ｔ４ｂのタイミングである。
【００４８】これらをロット連続処理の最初からの絶対
時間で表すと、ステージ５−１についてはｔ１α（２）
〜ｔ２α（２）のタイミング、ステージ５−４について
はｔ１α（３）〜ｔ２α（１）のタイミング、ステージ
５−２についてはｔ２α（２）〜ｔ３α（２）のタイミ
ング、ステージ５−３についてはｔ２α（３）〜ｔ３α
（１）のタイミングである。
【００４９】これらから、第ｓ番目のロットの開始カセ
ットの交換可能時間は、ｔｓ（start）＝ｔｓα（２）
〜ｔ（ｓ＋１）α（２）、第ｓ番目のロットの終了カセ
ットの交換可能時間は、ｔｓ（end）＝ｔｓα（３）〜
ｔ（ｓ＋１）α（１）となる。なお、開始カセットとは
未処理のウェハＷを収容するカセットＣＲを、終了カセ
ットとは処理済みのウェハＷを収容するカセットＣＲを
表す。
【００５０】このように、カセット交換可能時間は、す
べてロット連続処理の最初からの絶対時間で表せること
が分かる。従って、このようなタイミングで、各ステー
ジ毎にカセット交換可能時間中にコントローラ５９を介
してカセット交換可能アラーム（図示せず）を鳴らし、
あるいはメインパネル２ａに表示することができること
が分かる。
【００５１】図７（ａ）はメインパネル２ａのレシピ設
定時の表示例を示す図である。各処理ユニットで行われ
るプロセスは画面中央に表示され、さらにそのプロセス
は大別して３つのブロックからなる。右側のブロックは
ロード／アンロード部２におけるプロセス、中央のブロ
ックはプロセス処理部３におけるプロセス、左側のブロ
ックは露光装置１２におけるプロセスを示している。
【００５２】図７（ｂ）はロット選択時の表示例を示す
図である。画面中、最も左側の欄には現在載置されてい
るカセットＣＲが表示される部分である。このカセット
表示部分は載置台５の各ステージに対応している。この
カセット表示部分の右欄は、プロセスを開始、すなわち
未処理のウェハＷを供給するカセットＣＲのステージを
表示する部分である。そして、さらにその右欄はプロセ
スを終了、すなわち処理済みのウェハＷを戻すカセット
ＣＲのステージを表示する部分である。
【００５３】そして、これらカセットＣＲ表示部分及び
ステージ表示部分のさらに右には終了予測時間を表示す
る部分が設けられている。この終了予測時間表示部分に
は、現在プロセス処理部３に流れているロットの第１〜
第３の終了予測時間が表示される。
【００５４】また、終了予測時間表示部分の上欄にはス
タートボタンが設けられている。このスタートボタンを
タッチすることにより、基板処理を開始することができ
る。このスタートボタンは、システム１内の温度・湿度
の調整完了や処理レシピの設定が完了し、終了予測時
間、カセット交換可能時間の算出が終了した段階で、青
色に点滅し、実処理開始が可能であることを確認でき
る。
【００５５】さらに、このスタートボタンの上欄には、
カセットＣＲ交換可能時間の表示部分が設けられてい
る。この表示部分は各ステージ５−１〜５−４毎に設け
られているもので、例えばステージ５−１がカセット交
換可能であれば図７（ｂ）に示す画面の右欄に表示され
たステージ５−１の状態表示部分が赤色に点滅し、さら
にその代わった部分にあと何分ロットを交換できるかを
カウントダウン方式で表示している。作業者は、このメ
インパネル２ａに表示されたカセット交換可能時間や終
了予測時間に基づいて逐次処理済みのカセットＣＲを払
い出すと共に未処理のカセットＣＲを載置台５に載置す
る。
【００５６】なお、図７（ａ）及び（ｂ）の画面の切換
は、画面右上の“画面選択”をタッチすることにより切
換可能である。
【００５７】以上に示された処理システムで行う基板処
理プロセスを図８のフローチャートに沿って説明する。
【００５８】まず、基板処理システム１内の温度及び湿
度の立ち上げを行う（Ｓ８１）。具体的には、ロード／
アンロード部２の正面側外壁に設けられた主電源ボタン
（図示せず）を押してシステム１全体の電源をＯＮにす
る。これにより、システム１内へ送風が開始され、シス
テム１内の温度・湿度の調整が開始される。
【００５９】次に、メインパネル２ａを用いて搬送レシ
ピ、プロセスレシピ等を設定する（Ｓ８２）。搬送レシ
ピとは、処理を行うべき処理内容（例えばアドヒージョ
ン、現像処理、露光等）と、その順序である。レシピの
設定はロード／アンロード部２に設けられたメインパネ
ル２ａにタッチペンでタッチすることにより行う。
【００６０】具体的には、例えば図９に示されるような
ステップ及び処理ユニットを指定する。なお、一つの処
理内容について複数の処理ユニットが設けられている場
合には、実際に入力するデータとして具体的な処理ユニ
ットを指定する必要はない。また、各処理ユニットにお
ける詳細な処理条件（例えば温度、処理時間等）は、予
めコントローラ５９にデータとして蓄積しておいてもよ
く、あるいはステップ及び処理ユニットの指定の際にさ
らに詳細に設定しても良い。
【００６１】また、レシピ設定ではさらに処理を行うウ
ェハＷの枚数を設定しても良いし、カセットＣＲが載置
台５に載置されると同時にセンサがウェハＷの枚数を自
動検出するものであってもよい。
【００６２】また、各処理ユニット毎にメインパネル２
ａの表示をタッチすると、この表示画面が変わり、該処
理ユニットの詳細なプロセスレシピ（例えば温度、実処
理時間、ステージの回転数等）を設定できるようになっ
ている。
【００６３】以上のようにレシピ等が入力されると、メ
インパネル２ａにはレシピのフロー等が表示される。図
９はレシピ設定時のメインパネル２ａの表示例を示す図
である。図９に示すように、処理フロー順に処理番号が
表示されており、該当する処理ユニットにおける詳細な
プロセスレシピは、その処理ユニットが表示された画面
位置をタッチすることにより表示されるようになってい
る。作業者はこのメインパネル２ａの表示画面を見て、
設定したレシピに誤りがないか判断する。
【００６４】作業者は、次に所定の枚数が収容されたカ
セットＣＲを載置台５に載置する（Ｓ８３）。ロード／
アンロード部２は、収容されたカセットＣＲ内のウェハ
Ｗの枚数をセンサ（図示せず）により検出し、検出信号
をコントローラ５９に出力する。さらに作業者は、図７
（ｂ）に示す画面上で開始カセットＣＲ及び終了カセッ
トＣＲを割り当てる（Ｓ８４）。このカセットＣＲの割
り当て情報はメインパネル２ａからコントローラ５９に
出力される。なお、連続して複数のロット処理を行う場
合には、開始・終了カセットＣＲの割り当ては、すべて
のロットについて行える。例えば、載置台５−１を最初
のロットの開始カセットＣＲに割り当て、載置台５−４
を最初のロットの終了カセットＣＲに割り当てた場合に
は、次ロットの開始カセットＣＲを載置台５−２に割り
当て、終了カセットＣＲを載置台５−３に割り当てる。
さらに、その次のロットの開始カセットＣＲを載置台５
−１に割り当て、終了カセットＣＲを載置台５−４に割
り当て…というように、最後までのロットの割り当てを
行うことができる。
【００６５】一方、前述の通りメインパネル２ａを用い
てプロセスのレシピが正しく設定された場合、作業者は
図９に示す画面のうち、右下欄に示された矢印の表示部
分をタッチする。これにより、レシピが正しく設定され
たものとコントローラ５９が判断する。コントローラ５
９は、このレシピ、カセットＣＲの割り当て情報及びカ
セットＣＲ内のウェハＷの枚数に基づいて終了予測時間
を算出する。算出された終了予測時間はメインパネル２
ａに、図７（ｂ）に示される処理開始画面で表示される
（Ｓ８５）。
【００６６】次に、システム１内の温度・湿度の調整完
了を図７（ｂ）に示す画面上で確認し（Ｓ８６）、実際
の処理開始指示をメインパネル２ａで行う（Ｓ８７）。
処理開始指示は、メインパネル２ａの図７（ｂ）に示す
画面上で“スタート”をタッチすることにより行う。こ
れにより、処理開始信号がコントローラ５９に出力され
る。コントローラ５９は、この処理開始信号に基づいて
システム１内の各処理ユニットによる実処理を開始す
る。
【００６７】各処理ユニットによる実処理のフローチャ
ートの一例を図１０に示す。１ロット目について実処理
が行われている間中、常に作業者はメインパネル２ａの
図７（ｂ）に示す画面上で、そのロットの終了予測時間
を確認することができる。また、次のロットに対する各
処理ユニットのフローは図１０と異なるものであっても
よい。
【００６８】ロード／アンロード部２の載置台５上にお
かれたカセットＣＲは、サブアーム機構６により取り出
され、ロード／アンロード部２内に１枚ずつ搬入される
（Ｓ１０１）。搬入されたウェハＷは、Ｘ軸方向に移動
し、さらにプロセス処理部３内に搬入される。このウェ
ハＷは、まず第３の処理ユニット群Ｇ３内のアライメン
トユニット（ＡＬＩＭ）に搬入される。そして、このウ
ェハＷはアライメントユニット（ＡＬＩＭ）で位置決め
された後、メインアーム機構７を用いてアドヒージョン
ユニット（ＡＤ）に搬入される。アライメントユニット
（ＡＬＩＭ）に搬入されてからアドヒージョンユニット
（ＡＤ）に搬入されるまでの所要時間をｔ１とする。な
お、この過渡状態における基板処理のタイミングチャー
トを図１０に示す。
【００６９】ウェハＷはこのアドヒージョンユニット
（ＡＤ）で疎水化処理がなされる（Ｓ１０２）。アドヒ
ージョンユニット（ＡＤ）で疎水化処理を行う時間をｔ
２とする。次いでアドヒージョンユニット（ＡＤ）から
ウェハＷを搬出し、クーリングユニット（ＣＯＬ）に搬
入する。このクーリングユニット（ＣＯＬ）でウェハＷ
は冷却処理される（Ｓ１０３）。この冷却処理に要する
時間をｔ３とする。なお、クーリングユニット（ＣＯ
Ｌ）にはＣＯＬ１〜ＣＯＬ４の４つのユニットがある
が、いかなるユニットで処理してもよい。以下、同様
に、過渡状態で同一処理について複数のユニットが設け
られている場合には、いずれの場合もいかなるユニット
で処理してもよい。次に、ウェハＷは、メインアーム機
構７によって第１の処理ユニット群Ｇ１（若しくは第２
の処理ユニット群Ｇ２）のレジスト液塗布処理装置（Ｃ
ＯＴ１）（若しくはＣＯＴ２）に対向位置決めされ、搬
入される。そして、所定のプロセス時間ｔ４によりレジ
ストが回転塗布される（Ｓ１０４）。
【００７０】レジストが塗布されたウェハＷは先ずプリ
ベーキングユニット（ＰＲＥＢＡＫＥ）に挿入され、レ
ジスト液から溶剤（シンナー）を揮発させて乾燥される
（Ｓ１０５）。このプリベーキングに要する時間をｔ５
とする。
【００７１】次に、プリベーキングユニット（ＰＲＥＢ
ＡＫＥ）から搬出されたウェハＷはクーリングユニット
（ＣＯＬ）で所要時間ｔ６を用いて冷却され（Ｓ１０
６）、その後エクステンションユニット（ＥＸＴ）を介
してインターフェース部４に設けられた第２のサブアー
ム機構９に受け渡される。
【００７２】ウェハＷを受け取った第２のサブアーム機
構９は、受け取ったウェハＷを順次バッファカセットＢ
ＵＣＲ内に収納する。このインターフェース部４は、ウ
ェハＷを図示しない露光装置１２に受け渡し、露光処理
（Ｓ１０７）後のウェハＷを受け取る。露光後のウェハ
Ｗは、周辺露光装置（ＷＥＥ）にてウェハＷ周辺部の不
要となるレジストを露光し、上記とは逆の動作を経てメ
インアーム機構７に受け渡される。このメインアーム機
構７は、この露光後のウェハＷをポストエクスポージャ
ベーキングユニット（ＰＥＢＡＫＥ）に挿入する。クー
リングユニット（ＣＯＬ）からウェハＷが搬出されて露
光終了後ポストエクスポージャベーキングユニット（Ｐ
ＥＢＡＫＥ）内に搬入されるまでの所要時間をｔ７とす
る。
【００７３】ウェハＷはポストエクスポージャベーキン
グユニット（ＰＥＢＡＫＥ）で所要時間ｔ８で加熱処理
され（Ｓ１０８）、その後、クーリングユニット（ＣＯ
Ｌ）に搬入される。そして、所定の温度に所要時間ｔ９
で冷却処理される（Ｓ１０９）。
【００７４】冷却処理されたウェハＷは第１の処理ユニ
ット群Ｇ１（若しくは第２の処理ユニット群Ｇ２）のレ
ジスト現像装置（ＤＥＶ）に挿入され所要時間ｔ１０で
現像される（Ｓ１１０）。現像の終了したウェハＷはポ
ストベーキングユニット（ＰＯＢＡＫＥ）に搬入されて
所要時間ｔ１１で加熱乾燥処理される（Ｓ１１１）。そ
して、さらにメインアーム機構７によりクーリングユニ
ット（ＣＯＬ４）に搬入されて所要時間ｔ１２で冷却処
理され（Ｓ１１２）、第３の処理ユニット群Ｇ３のエク
ステンションユニット（ＥＸＴ）を介してロード／アン
ロード部２に搬送され、再びカセットＣＲに収容される
（Ｓ１１３）。
【００７５】このような過渡状態でウェハＷをカセット
ＣＲから順次搬出し、それぞれ処理を行っていると、先
にカセットＣＲから供給されたウェハＷが先の処理ユニ
ットで処理中であることが生じるため、先のウェハＷに
より処理が律速されてくる。このように律速が生じてく
るところで、本システム１は最大プロセス処理時間制御
を開始する。具体的には、各処理ユニットにそれぞれ処
理中であるか否かを判定するセンサ（図示せず）が設け
られている。これら各センサはコントローラ５９に接続
されており、これら各センサの検出信号に基づいて律速
が生じているかコントローラ５９が判定する。律速が生
じていると判定した場合、過渡状態における基板処理が
終了し、定常状態における基板処理が開始される。
【００７６】定常状態とは、複数のウェハＷがプロセス
処理部３内に複数供給されており、かつ前後のユニット
間で律速が生じている状態を示す。この定常状態では、
所定の時間Ｔを１サイクルとして各ユニット毎に上記と
同様の処理が行われる。
【００７７】以上の工程による実処理がされている間
中、メインパネル２ａに表示されている終了予測時間を
見ながら、１ロット目のすべてのウェハＷがカセットＣ
Ｒから取り出される時間を確認することができる。第２
の終了予測時間が零となると、１ロット目のすべてのウ
ェハＷがカセットＣＲからプロセス処理部３に取り出さ
れる。連続してロットを処理する場合、２ロット目の最
初のウェハＷがカセットＣＲから取り出され、２ロット
目の実処理が開始される（Ｓ９０）。２ロット目の実処
理の開始とともに、２ロット目の終了予測時間がカウン
トダウンを始める。この２ロット目の終了予測時間は１
ロット目の終了予測時間と同様にメインパネル２ａの図
７（ｂ）に示す画面上に表示される（Ｓ９１）。以上の
ようなカセット交換を繰り返し（Ｓ９３）、すべてのロ
ットについて処理が終了すると（Ｓ９２）、カセットＣ
Ｒ交換は終了する。
【００７８】具体的には作業者はメインパネル２ａに表
示された図７（ｂ）に示す画面上のカセット交換可能時
間あるいは終了予測時間に基づいて、カセットＣＲを交
換する。そのタイミングは、図１２に示した通りであ
る。
【００７９】このように本実施形態によれば、作業者が
設定したレシピに基づいてコントローラ５９内のプロセ
ッサ５９ａが終了予測時間を算出しこれを画面上で作業
者が適宜確認することができるため、作業者はこの終了
予測時間に基づいて適切なカセットの交換ができる。ま
た、システム１内の温度・湿度調整期５７ａにより調整
された温度・湿度が安定した状態をスタートボタンの色
により知ることができるため、作業者はシステム１内、
特に液処理系のユニット内の温度・湿度が安定した後に
ロット連続処理を開始することができる。これにより、
安定したプロセス処理が可能となる。
【００８０】さらに、プロセッサ５９ａは、算出された
第１〜第３の終了予測時間に基づいてカセット交換可能
時間を算出し、これをメインパネル２ａで表示する。従
って、作業者はこのメインパネル２ａの表示時間に基づ
いてカセット交換を行うことができ、終了予測時間のみ
による場合よりもさらに安心してカセットの交換が可能
となる。また、カセット交換のために必要な作業者の常
駐も不要となる。
【００８１】（第２実施形態）本発明は第１実施形態の
変形例に係る。本実施形態では、作業者が誤ってカセッ
ト交換可能時間内にカセットＣＲを交換できなかった場
合にカセット交換可能時間を補正する形態に関する。
【００８２】第１実施形態で示したように、カセット交
換可能時間はロット連続処理の最初、すなわち１ロット
目の実処理を開始する時点には決定している値である。
しかし、作業者が誤ってカセット交換可能時間以内にカ
セットＣＲを交換できなかった場合には、１ロット目の
実処理開始時からカセット交換可能時間がずれる。すな
わちまだカセットを交換して連続処理を開始していない
のにカセット交換可能時間は進行してしまう。従って、
実際にはカセット交換が可能でない時間にカセット交換
が可能であると報知される恐れがある。
【００８３】そこで、本実施形態では、連続処理すべき
ロットについてのカセットＣＲが交換されていないのを
センサ（図示せず）が確認した時間からセンサ出力に基
づきコントローラ５９がタイムラグを積算し、ロット連
続処理の最初に算出したカセット交換可能時間に付加す
る。
【００８４】ロット連続処理を行う場合のさらに具体的
なカセット交換動作を図１３及び図１４に示すタイミン
グチャートを用いて説明する。
【００８５】図１３は１ロット目〜４ロット目までの実
処理のタイミングチャートを示す図である。図１１
（ａ）〜（ｄ）はそれぞれ１〜４ロット目の所要時間
（ｔ１ａ〜ｔ１ｄ、ｔ２ａ〜ｔ２ｄ、ｔ３ａ〜ｔ３ｄ、
ｔ４ａ〜ｔ４ｄ）を示す。また、図１４は図１３に基づ
くカセット交換可能時間を示すタイミングチャートであ
る。
【００８６】例えば１ロット目が終了してから３ロット
目の処理が開始するまでに、１ロット目の開始カセット
ＣＲを交換せずにそのカセットＣＲの交換可能時間が経
過し、交換可能時間をｔlostだけ経過してからカセット
ＣＲを載置した場合を考える。この場合、３ロット目の
実処理はｔlost分だけ遅れて開始される。すなわち、カ
セット交換可能時間からカセット交換完了時間までの時
間はｔlostとなる。この場合、第１実施形態のカセット
交換可能時間であれば、このｔlostを考慮されないカセ
ット交換時間が表示されるが、本実施形態の場合、この
タイムラグｔlostの分だけコントローラ５９がセンサ
（図示せず）の出力に基づき積算する。これにより、そ
して、ｔlostが経過するまでメインパネル２ａのカセッ
ト交換時間及び終了予測時間の表示を停止する。
【００８７】そして、ｔlostの経過とともにメインパネ
ル２ａのカセット交換時間及び終了予測時間のカウント
ダウンを再度開始する。従って、図１４（ｃ）及び
（ｄ）に示すように、その後のカセット交換時間は最初
の計算値よりもｔlostの分だけ遅れた時間表示される。
このように、作業者が誤ってカセット交換可能時間を経
過した分だけカセット交換時間及び終了予測時間を遅ら
せることにより、作業者の誤りの有無に係わらず正確に
適切なタイミングでカセット交換を再開することができ
る。
【００８８】本発明は上記実施形態に限定されるもので
はない。本発明の基板処理システムは上記基板処理ユニ
ット以外の装置にも適用可能であることはもちろんであ
る。例えば、各処理ユニット群に配置されるユニット種
は、別種の処理を施すものを設けても良く、またその台
数も種々変更可能である。さらに、上記実施形態ではフ
ォトリソグラフィ工程に使用される基板処理システムに
適用したが、例えば、図１５に示すような処理システム
であってもよい。この処理システムは、ロード／アンロ
ード部２、プロセス処理部３からなり、インターフェー
ス部４及び露光装置１２を有しない。
【００８９】さらに、本実施形態に示す基板処理システ
ムは、例えば同一の冷却処理に対してクーリングユニッ
ト（ＣＯＬ）は複数設けられ、これら複数のユニットか
ら１つのユニットを選択するシステムを示したが、これ
に限定されるものではない。各処理に１つのユニットし
かないシステムであっても本発明を適用可能である。
【００９０】また、図８のＳ８６では、システム内の温
度・湿度の設定完了表示を作業者が確認してＳ８７のウ
ェハＷの実処理のスタートを指示する場合を示したが、
これに限定されるものではない。例えば、システム１内
の温度・湿度の設定完了をコントローラ５９が判断した
時点で作業者の指示を待たずに自動的にウェハＷの実処
理を開始してもよい。
【００９１】さらに、上記実施形態では載置台５上の４
つのステージ５−１〜５−４がフル稼働する場合につい
て示したが、これに限定されるものではない。例えば１
つのステージが故障した場合等であっても本発明を適用
可能であることはもちろんである。また、カセットＣＲ
を載置するステージの個数が４つに制限されるものでは
なく、それ以下、あるいはそれ以上の個数のステージが
設けられている場合でも算出可能である。
【００９２】さらに、上記実施形態では第１〜第３の終
了予測時間及びカセット交換可能時間の両方を表示し、
この表示に基づいて作業者はカセットを交換する場合を
示したが、これに限定されるものではない。例えば、第
２の終了予測時間のみで開始カセットの交換が可能であ
り、第１及び第３の終了予測時間のみで終了カセットの
交換が可能である。また、カセット交換可能時間が表示
されていれば、終了予測時間が表示する必要はなくカセ
ット交換作業が行える。また、終了予測時間の表示と共
に、終了時間のカウントダウンが所定の時間を切った場
合、例えば終了前５分、３分、１分前等にアラームで予
報する機能を有してもよい。
【００９３】また、作業者が設定するレシピは、各ロッ
ト毎に設定するものであれば、必ずしもすべての処理条
件を含める必要はない。例えば、処理すべきレシピを各
処理毎にアドレス等を付してメモリ５９ｂに蓄積してお
き、このアドレスを作業者が入力することにより自動的
にレシピが決定されるものであってもよい。また、その
他本発明の要旨を逸脱しない範囲で種々変更可能であ
る。
【００９４】
【発明の効果】以上詳述したように本発明によれば、終
了予測時間を報知するので、報知された終了予測時間に
基づいてカセットを交換することができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係る基板処理システム
の全体構成を示す平面図。
【図２】同実施形態に係る基板処理システムの正面図。
【図３】同実施形態に係る基板処理システムの背面図。
【図４】同実施形態における基板処理システム内におけ
る清浄空気の流れを示す内部透視図。
【図５】同実施形態における基板処理システム内におけ
る清浄空気の流れを示す内部透視図。
【図６】同実施形態に係る基板処理システムの制御ブロ
ック図。
【図７】同実施形態に係る基板処理システムのメインパ
ネルの表示例を示す図。
【図８】同実施形態に係る基板処理のフローチャートを
示す図。
【図９】同実施形態に係るメインパネルへのデータの入
力例を示す図。
【図１０】同実施形態に係る基板処理システムによるウ
ェハＷの実処理のフローチャートを示す図。
【図１１】同実施形態に係る基板処理システムの各ロッ
トの実処理のタイミングチャートを示す図。
【図１２】図１０のタイミングにおける各ステージのカ
セット交換可能時間を示すタイミングチャートを示す
図。
【図１３】本発明の第２実施形態に係る基板処理システ
ムの各ロットの実処理のタイミングチャートを示す図。
【図１４】図１３のタイミングにおける各ステージのカ
セット交換可能時間を示すタイミングチャートを示す
図。
【図１５】本発明の適用される基板処理システムの変形
例の全体構成を示す平面図。
【符号の説明】
１…基板処理システム、２…ロード／アンロード部、２
ａ…メインパネル、３…プロセス処理部、４…インター
フェース部、５…載置台５…突起部、６…第１のサブア
ーム機構、７…メインアーム機構、８…メインアーム、
９…ガイド、１０…第２のサブアーム機構、１１…レー
ル、１２…露光装置 ４１，４２，４３…エア供給室、４４，４５，４６…Ｕ
ＬＰＡフィルタ、５１…空調器、５２…配管、５３…通
風孔、５４…排気口、５５…配管、５６…ＵＬＰＡフィ
ルタ、５７…配管、５７ａ…温度・湿度調整器、５８…
温度・湿度センサ、５９…コントローラ、５９ａ…プロ
セッサ、５９ｂ…メモリ
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F031 CA02 CA05 DA01 FA01 FA07 FA11 FA12 FA15 GA47 GA48 GA49 JA01 JA22 JA43 JA45 JA46 MA02 MA03 MA24 MA26 MA30 NA03 NA16 NA17 PA03 5F046 AA28 DD01

Claims (16)

    【特許請求の範囲】
  1. 【請求項１】 未処理の基板をカセットから順次取り出
    し、複数の処理ユニットに順次搬送し、複数の処理ユニ
    ットにて基板を処理し、すべての処理が終了した処理済
    みの基板をカセットに順次戻す基板処理システムであっ
    て、 １ロット分に相当する複数の未処理基板を収容したカセ
    ットを受け入れ、１ロット分に相当する複数の処理済み
    基板を収容したカセットを払い出すロード／アンロード
    部と、 基板に対して複数の処理を行う複数の処理ユニットを備
    えた処理部と、 前記処理部内に配置され、前記ロード／アンロード部と
    の間で基板を受け渡しし、前記処理ユニットに基板を次
    々に搬送する搬送手段と、 各ロット毎に対応する処理条件を含む処理手順をそれぞ
    れ設定する処理手順設定手段と、 前記設定された処理手順に基づいて、１ロット分の処理
    タイミングを予測する終了予測時間を算出する演算処理
    手段と、 前記演算処理手段により算出された終了予測時間を報知
    する報知手段とを具備してなることを特徴とする基板処
    理システム。
  2. 【請求項２】 前記報知手段は、前記終了予測時間を表
    示する画面を有する表示手段であることを特徴とする請
    求項１に記載の基板処理システム。
  3. 【請求項３】 前記演算処理手段は記憶手段を具備し、
    該演算処理手段は該記憶手段に記憶された過去の処理手
    順及び該処理手順での終了時間に基づいて前記終了予測
    時間を算出することを特徴とする請求項１に記載の基板
    処理システム。
  4. 【請求項４】 前記基板処理システムはさらに、前記処
    理部内の温度及び湿度を測定する温度・湿度検出部と、 該温度・湿度検出器の出力に基づいて該処理部内の温度
    ・湿度を調整し、かつ前記温度・湿度が所定の範囲内に
    あるか否かを判定する制御部とを具備することを特徴と
    する請求項１に記載の基板処理システム。
  5. 【請求項５】 前記処理部の各処理ユニットは液処理ユ
    ニットと熱処理ユニットを有し、該液処理ユニット内に
    前記温度・湿度検出部が設けられてなることを特徴とす
    る請求項４に記載の基板処理システム。
  6. 【請求項６】 前記終了予測時間は、１ロット分の最初
    の１枚のウェハＷが前記処理ユニットに搬入されてから
    最初のウェハＷがロード／アンロード部に戻ってくるま
    での第１の終了予測時間であることを特徴とする請求項
    １に記載の基板処理システム。
  7. 【請求項７】 前記終了予測時間は、１ロット分の最初
    の１枚のウェハＷが前記処理ユニットに搬入されてから
    １ロット分のすべてのウェハＷが前記処理ユニットに搬
    入されるまでの第２の終了予測時間であることを特徴と
    する請求項１に記載の基板処理システム。
  8. 【請求項８】 前記終了予測時間は、１ロット分の最初
    の１枚のウェハＷが前記処理ユニットに搬入されてから
    １ロット分のすべてのウェハＷが前記処理ユニットから
    ロード／アンロード部２に戻ってくるまでの第３の終了
    予測時間であることを特徴とする請求項１に記載の基板
    処理システム。
  9. 【請求項９】 前記演算処理手段は、第２の終了予測時
    間に基づいて未処理の基板が収容されるカセットを交換
    することのできるカセット交換可能時間を算出すること
    を特徴とする請求項７に記載の基板処理システム。
  10. 【請求項１０】 前記終了予測時間は、１ロット分の最
    初の１枚のウェハＷが前記処理ユニットに搬入されてか
    ら最初のウェハＷがロード／アンロード部に戻ってくる
    までの第１の終了予測時間と、１ロット分の最初の１枚
    のウェハＷが前記処理ユニットに搬入されてから１ロッ
    ト分のすべてのウェハＷが前記処理ユニットからロード
    ／アンロード部２に戻ってくるまでの第３の終了予測時
    間を含み、 前記演算処理手段は、第１及び第３の終了予測時間に基
    づいて処理済みのカセットＣＲを交換することのできる
    カセット交換可能時間を算出することを特徴とする請求
    項１に記載の基板処理システム。
  11. 【請求項１１】 前記報知手段はさらに、前記カセット
    ＣＲ交換可能時間を報知することを特徴とする請求項９
    又は１０に記載の基板処理システム。
  12. 【請求項１２】 前記演算処理手段は、前記カセット交
    換可能時間からカセット交換完了時間までの経過時間を
    記憶しておく記憶手段を具備することを特徴とする請求
    項１に記載の基板処理システム。
  13. 【請求項１３】 未処理の基板をカセットから順次取り
    出し、複数の処理ユニットに順次搬送し、複数の処理ユ
    ニットにて基板を処理し、すべての処理が終了した処理
    済みの基板をカセットに順次戻す基板処理方法であっ
    て、 少なくとも１ロット分に相当し、各ロット毎に対応する
    処理条件を含む処理手順に基づいて、１ロット分の処理
    タイミングを予測する終了予測時間を算出し、該終了予
    測時間を報知するとともに、該報知された終了予測時間
    に基づいて、１ロット分に相当する複数の未処理基板を
    収容したカセットを受け入れ、１ロット分に相当する複
    数の処理済み基板を収容したカセットを払い出すことを
    特徴とする基板処理方法。
  14. 【請求項１４】 前記終了予測時間は、１ロット分の最
    初の１枚のウェハＷが前記処理ユニットに搬入されてか
    ら最初のウェハＷがロード／アンロード部に戻ってくる
    までの第１の終了予測時間であることを特徴とする請求
    項１３に記載の基板処理方法。
  15. 【請求項１５】 前記終了予測時間は、１ロット分の最
    初の１枚のウェハＷが前記処理ユニットに搬入されてか
    ら１ロット分のすべてのウェハＷが前記処理ユニットに
    搬入されるまでの第２の終了予測時間であることを特徴
    とする請求項１３に記載の基板処理システム。
  16. 【請求項１６】 前記終了予測時間は、１ロット分の最
    初の１枚のウェハＷが前記処理ユニットに搬入されてか
    ら１ロット分のすべてのウェハＷが前記処理ユニットか
    らロード／アンロード部２に戻ってくるまでの第３の終
    了予測時間であることを特徴とする請求項１３に記載の
    基板処理システム。
JP2000162482A 2000-05-31 2000-05-31 基板処理システム及び基板処理方法 Pending JP2001345241A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2000162482A JP2001345241A (ja) 2000-05-31 2000-05-31 基板処理システム及び基板処理方法
KR1020010029724A KR100807177B1 (ko) 2000-05-31 2001-05-29 기판처리시스템 및 기판처리방법
US09/866,717 US6526329B2 (en) 2000-05-31 2001-05-30 Substrate processing system and substrate processing method
TW090113073A TW498434B (en) 2000-05-31 2001-05-30 Substrate processing system and substrate processing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000162482A JP2001345241A (ja) 2000-05-31 2000-05-31 基板処理システム及び基板処理方法

Publications (1)

Publication Number Publication Date
JP2001345241A true JP2001345241A (ja) 2001-12-14

Family

ID=18666374

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000162482A Pending JP2001345241A (ja) 2000-05-31 2000-05-31 基板処理システム及び基板処理方法

Country Status (4)

Country Link
US (1) US6526329B2 (ja)
JP (1) JP2001345241A (ja)
KR (1) KR100807177B1 (ja)
TW (1) TW498434B (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004090972A1 (ja) * 2003-04-02 2004-10-21 Tokyo Electron Limited 基板処理システムおよびその制御方法、制御プログラム、記憶媒体
JP2005109369A (ja) * 2003-10-02 2005-04-21 Hitachi Kokusai Electric Inc 処理装置
JP2008016579A (ja) * 2006-07-05 2008-01-24 Orion Mach Co Ltd 板状ワークの温度調整装置及びその始動開始方法
JP2008192943A (ja) * 2007-02-07 2008-08-21 Tokyo Electron Ltd 基板処理システム
US7676296B2 (en) 2005-09-09 2010-03-09 Tokyo Electron Limited Substrate processing system, substrate processing method and computer-readable storage medium storing verification program
JP2011077136A (ja) * 2009-09-29 2011-04-14 Dainippon Screen Mfg Co Ltd 基板処理システム及びその制御方法
JP2019212908A (ja) * 2018-06-08 2019-12-12 バット ホールディング アーゲー ウェハ搬送ユニットおよびウェハ搬送システム
WO2021054260A1 (ja) * 2019-09-20 2021-03-25 東京エレクトロン株式会社 真空搬送装置および真空搬送装置の制御方法

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6447232B1 (en) * 1994-04-28 2002-09-10 Semitool, Inc. Semiconductor wafer processing apparatus having improved wafer input/output handling system
US20050209721A1 (en) * 2003-11-06 2005-09-22 Applied Materials, Inc. Methods and apparatus for enhanced operation of substrate carrier handlers
US7218983B2 (en) * 2003-11-06 2007-05-15 Applied Materials, Inc. Method and apparatus for integrating large and small lot electronic device fabrication facilities
US7720557B2 (en) * 2003-11-06 2010-05-18 Applied Materials, Inc. Methods and apparatus for enhanced operation of substrate carrier handlers
US7068351B2 (en) * 2004-02-20 2006-06-27 Asml Netherlands B.V. Method of controlling a lithographic processing cell, device manufacturing method, lithographic apparatus, track unit, lithographic processing cell, and computer program
US7274971B2 (en) 2004-02-28 2007-09-25 Applied Materials, Inc. Methods and apparatus for electronic device manufacturing system monitoring and control
TWI290875B (en) * 2004-02-28 2007-12-11 Applied Materials Inc Methods and apparatus for transferring a substrate carrier within an electronic device manufacturing facility
TWI316044B (en) 2004-02-28 2009-10-21 Applied Materials Inc Methods and apparatus for material control system interface
TWI231526B (en) * 2004-06-23 2005-04-21 Powerchip Semiconductor Corp Chamber based dispatch method
US8000837B2 (en) * 2004-10-05 2011-08-16 J&L Group International, Llc Programmable load forming system, components thereof, and methods of use
US7699021B2 (en) * 2004-12-22 2010-04-20 Sokudo Co., Ltd. Cluster tool substrate throughput optimization
US7651306B2 (en) * 2004-12-22 2010-01-26 Applied Materials, Inc. Cartesian robot cluster tool architecture
US20060130767A1 (en) * 2004-12-22 2006-06-22 Applied Materials, Inc. Purged vacuum chuck with proximity pins
US7798764B2 (en) * 2005-12-22 2010-09-21 Applied Materials, Inc. Substrate processing sequence in a cartesian robot cluster tool
US7819079B2 (en) * 2004-12-22 2010-10-26 Applied Materials, Inc. Cartesian cluster tool configuration for lithography type processes
US20060182535A1 (en) * 2004-12-22 2006-08-17 Mike Rice Cartesian robot design
US20060241813A1 (en) * 2005-04-22 2006-10-26 Applied Materials, Inc. Optimized cluster tool transfer process and collision avoidance design
JP4492875B2 (ja) * 2005-06-21 2010-06-30 東京エレクトロン株式会社 基板処理システム及び基板処理方法
US20070003842A1 (en) * 2005-06-29 2007-01-04 Applied Materials, Inc. Software sequencer to dynamically adjust wafer transfer decision
JP4513102B2 (ja) * 2006-02-06 2010-07-28 東京エレクトロン株式会社 処理装置における処理器具の交換方法及び交換用プログラム
US7522968B2 (en) * 2006-07-10 2009-04-21 Applied Materials, Inc. Scheduling method for processing equipment
WO2008008727A2 (en) * 2006-07-10 2008-01-17 Applied Materials, Inc. Scheduling method for processing equipment
US20080051930A1 (en) * 2006-07-10 2008-02-28 Oh Hilario L Scheduling method for processing equipment
US7694688B2 (en) 2007-01-05 2010-04-13 Applied Materials, Inc. Wet clean system design
US7950407B2 (en) * 2007-02-07 2011-05-31 Applied Materials, Inc. Apparatus for rapid filling of a processing volume
JP5059054B2 (ja) 2009-05-25 2012-10-24 東京エレクトロン株式会社 基板処理システム、基板検出装置および基板検出方法
US20130079913A1 (en) * 2011-09-28 2013-03-28 Globalfoundries Inc. Methods and systems for semiconductor fabrication with local processing management
US10381254B2 (en) * 2011-11-29 2019-08-13 Taiwan Semiconductor Manufacturing Co., Ltd. Wafer debonding and cleaning apparatus and method
US11264262B2 (en) * 2011-11-29 2022-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer debonding and cleaning apparatus
JP6172649B2 (ja) 2012-12-19 2017-08-02 インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ 情報処理装置、プログラム、及び、情報処理方法
US10073444B2 (en) * 2015-09-20 2018-09-11 Macau University Of Science And Technology Petri net-based optimal one-wafer cyclic scheduling of treelike hybrid multi-cluster tools
JP6949511B2 (ja) * 2017-03-02 2021-10-13 株式会社Ｓｃｒｅｅｎホールディングス 基板処理システムおよび基板処理装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970003907B1 (ko) * 1988-02-12 1997-03-22 도오교오 에레구토론 가부시끼 가이샤 기판처리 장치 및 기판처리 방법
KR960015928B1 (ko) * 1992-09-25 1996-11-23 다이닛뽕스크린세이조오 가부시키가이샤 기판처리장치
US5444632A (en) * 1994-04-28 1995-08-22 Texas Instruments Incorporated Apparatus and method for controlling and scheduling processing machines
US5975740A (en) * 1996-05-28 1999-11-02 Applied Materials, Inc. Apparatus, method and medium for enhancing the throughput of a wafer processing facility using a multi-slot cool down chamber and a priority transfer scheme
TW333658B (en) * 1996-05-30 1998-06-11 Tokyo Electron Co Ltd The substrate processing method and substrate processing system
KR100274858B1 (ko) * 1996-06-10 2000-12-15 이시다 아키라 기판처리장치 및 기판처리시스템
US5801945A (en) * 1996-06-28 1998-09-01 Lam Research Corporation Scheduling method for robotic manufacturing processes
US5706200A (en) * 1996-08-15 1998-01-06 The Board Of Trustees Of The University Of Il. Scheduling system and scheduling method for reentrant line processes
US5928389A (en) * 1996-10-21 1999-07-27 Applied Materials, Inc. Method and apparatus for priority based scheduling of wafer processing within a multiple chamber semiconductor wafer processing tool
JP3211689B2 (ja) * 1996-11-29 2001-09-25 日本電気株式会社 生産制御装置
US5838565A (en) * 1997-05-15 1998-11-17 Vanguard International Semiconductor Corporation Manufacturing control method for IC plant batch sequential machine
US5841677A (en) * 1997-05-21 1998-11-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method and apparatus for dispatching lots in a factory
US6122566A (en) * 1998-03-03 2000-09-19 Applied Materials Inc. Method and apparatus for sequencing wafers in a multiple chamber, semiconductor wafer processing system
US6317643B1 (en) * 1999-03-31 2001-11-13 Agere Systems Guardian Corp. Manufacturing and engineering data base

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004090972A1 (ja) * 2003-04-02 2004-10-21 Tokyo Electron Limited 基板処理システムおよびその制御方法、制御プログラム、記憶媒体
US7729798B2 (en) 2003-04-02 2010-06-01 Tokyo Electron Limited Substrate processing system, and method of control therefor, control program, and storage medium
JP4526796B2 (ja) * 2003-10-02 2010-08-18 株式会社日立国際電気 処理装置及び基板処理装置の表示方法及び半導体デバイスの製造方法
JP2005109369A (ja) * 2003-10-02 2005-04-21 Hitachi Kokusai Electric Inc 処理装置
US7676296B2 (en) 2005-09-09 2010-03-09 Tokyo Electron Limited Substrate processing system, substrate processing method and computer-readable storage medium storing verification program
JP2008016579A (ja) * 2006-07-05 2008-01-24 Orion Mach Co Ltd 板状ワークの温度調整装置及びその始動開始方法
JP2008192943A (ja) * 2007-02-07 2008-08-21 Tokyo Electron Ltd 基板処理システム
JP2011077136A (ja) * 2009-09-29 2011-04-14 Dainippon Screen Mfg Co Ltd 基板処理システム及びその制御方法
JP2019212908A (ja) * 2018-06-08 2019-12-12 バット ホールディング アーゲー ウェハ搬送ユニットおよびウェハ搬送システム
JP7469855B2 (ja) 2018-06-08 2024-04-17 バット ホールディング アーゲー ウェハ搬送ユニットおよびウェハ搬送システム
WO2021054260A1 (ja) * 2019-09-20 2021-03-25 東京エレクトロン株式会社 真空搬送装置および真空搬送装置の制御方法
JP2021052031A (ja) * 2019-09-20 2021-04-01 東京エレクトロン株式会社 真空搬送装置および真空搬送装置の制御方法
US20220288796A1 (en) * 2019-09-20 2022-09-15 Tokyo Electron Limited Vacuum transfer device and method for controlling vacuum transfer device
JP7379042B2 (ja) 2019-09-20 2023-11-14 東京エレクトロン株式会社 真空搬送装置および真空搬送装置の制御方法

Also Published As

Publication number Publication date
KR20010110116A (ko) 2001-12-12
US20010048865A1 (en) 2001-12-06
US6526329B2 (en) 2003-02-25
KR100807177B1 (ko) 2008-02-27
TW498434B (en) 2002-08-11

Similar Documents

Publication Publication Date Title
JP2001345241A (ja) 基板処理システム及び基板処理方法
JP2001351848A (ja) 基板処理システム及び基板処理方法
US6834210B2 (en) Substrate processing system and substrate processing method
US7563043B2 (en) Coating/developing apparatus and substrate transfer method
US6168667B1 (en) Resist-processing apparatus
EP1184895B1 (en) Substrate processing apparatus and substrate inspection method
WO2006006364A1 (ja) 基板の回収方法及び基板処理装置
US7618203B2 (en) Substrate processing method, substrate processing apparatus, and computer readable storage medium
KR100517414B1 (ko) 기판처리장치
JP4513102B2 (ja) 処理装置における処理器具の交換方法及び交換用プログラム
US6399518B1 (en) Resist coating and developing processing apparatus
JP2007088485A (ja) 基板処理装置及び基板処理方法
JP3605550B2 (ja) 基板加熱処理装置および温度制御方法
JP2005123249A (ja) 基板処理装置およびその方法
JP4261107B2 (ja) 基板処理装置
JP3481499B2 (ja) レジスト処理方法及びレジスト処理装置
JP2004214385A (ja) 塗布膜形成装置及びその方法
JP2003257850A (ja) 基板処理装置及び基板処理方法
US20080255697A1 (en) Vertical furnace having lot-unit transfer function and related transfer control method
JP3708880B2 (ja) 基板の処理方法及び基板の処理装置
JP4259968B2 (ja) 基板処理装置
JP3793063B2 (ja) 処理方法及び処理装置
JP2001210581A (ja) 基板処理装置および基板処理方法
JPH11340298A (ja) 基板処理装置
JP2004319768A (ja) 基板処理装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050315

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050516

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061017

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070227