WO2004090972A1 - 基板処理システムおよびその制御方法、制御プログラム、記憶媒体 - Google Patents

基板処理システムおよびその制御方法、制御プログラム、記憶媒体 Download PDF

Info

Publication number
WO2004090972A1
WO2004090972A1 PCT/JP2004/004383 JP2004004383W WO2004090972A1 WO 2004090972 A1 WO2004090972 A1 WO 2004090972A1 JP 2004004383 W JP2004004383 W JP 2004004383W WO 2004090972 A1 WO2004090972 A1 WO 2004090972A1
Authority
WO
WIPO (PCT)
Prior art keywords
transfer
substrate
schedule
modules
module
Prior art date
Application number
PCT/JP2004/004383
Other languages
English (en)
French (fr)
Inventor
Yasushi Hayashida
Yoshitaka Hara
Original Assignee
Tokyo Electron Limited
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Limited filed Critical Tokyo Electron Limited
Priority to US10/551,225 priority Critical patent/US7729798B2/en
Publication of WO2004090972A1 publication Critical patent/WO2004090972A1/ja

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/418—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS], computer integrated manufacturing [CIM]
    • G05B19/4189—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS], computer integrated manufacturing [CIM] characterised by the transport system
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/32—Operator till task planning
    • G05B2219/32244—By using graphical display of array and selecting elements, rearrange them
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/45—Nc applications
    • G05B2219/45031—Manufacturing semiconductor wafers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Definitions

  • the present invention relates to a substrate processing system for performing a process before and after an exposure process on a substrate such as a semiconductor wafer, a control method thereof, a control program, and a storage medium storing the program.
  • a resist solution is supplied to the surface of a semiconductor wafer (hereinafter, referred to as a “wafer”) to form a resist film, and a predetermined pattern is applied to the wafer after resist application.
  • a resist pattern is formed as a mask for forming a predetermined pattern by a so-called photolithography technique in which the exposure pattern formed on the resist film of the wafer is developed after performing the above exposure processing.
  • an exposure apparatus and a substrate processing system having a configuration in which a plurality of modules for performing steps such as resist coating, development, and baking before and after the exposure apparatus are integrated into a single unit are connected, thereby saving space. It is known to improve the throughput and the like (for example, Japanese Patent Application Laid-Open No. 2000-34041).
  • a transport mechanism for moving the substrate between the modules is provided.
  • Modules and the processing order are diverse, and efficient control of the transport mechanism that moves substrates between these modules is an important factor in determining the performance of a substrate processing system.
  • current substrate position information in which module the substrate is located
  • the position to be transferred to the target was determined each time based on the transfer recipe (information consisting of a combination of modules and the order of transfer between modules).
  • the present invention has been made in view of such circumstances, and it is possible to suppress a disturbance in a transfer time when continuously executing various transfer recipes, and to realize a substrate processing system capable of realizing a stable substrate transfer process. Provide a control method aimed to.
  • Another object of the present invention is to provide a substrate processing system capable of realizing an improvement in throughput by shortening the processing time in a continuous processing of a plurality of lots of various transfer recipes, and a control method thereof.
  • Another object of the present invention is to provide a substrate processing system capable of realizing various transfer controls by feedforward control in a substrate transfer process, and a control method thereof.
  • Still another object of the present invention is to provide a substrate processing system capable of improving operability in substrate transfer control and a control method thereof.
  • Still another object of the present invention is to provide a control program capable of realizing the above control and a storage medium storing such a program.
  • a substrate processing system including: a plurality of modules into which a substrate is loaded and unloaded; and a substrate moving mechanism configured to move the substrate between the modules.
  • a transfer control table for storing a transfer schedule indicating a relationship between the transfer timing of the substrate and the module for loading and unloading the substrate, and the transfer control of the transfer schedule of the plurality of substrates in units of a unit.
  • Control means including a function of generating on a table and a function of controlling the substrate moving mechanism based on the transfer schedule read from the transfer control table;
  • a substrate processing system comprising:
  • a substrate processing system including: a plurality of modules into which a substrate is loaded and unloaded; and a substrate moving mechanism configured to move the substrate between the modules.
  • a transfer control table in which a transfer schedule indicating the relationship between the transfer timing of the substrate and the module in which the substrate is loaded and unloaded is stored; and a transfer control table storing the transfer schedule of the plurality of substrates in units of a unit.
  • the start timing of the transfer schedule of the subsequent lot is set before the end timing of the preceding lot as long as the function generated above and the transfer schedule of each of the plurality of lots do not interfere with each other.
  • Control means including: a function of setting the transfer schedule and a function of controlling the substrate moving mechanism based on the transfer schedule read from the transfer control table.
  • a substrate processing system comprising:
  • a substrate processing system including: a plurality of modules into which a substrate is loaded and unloaded; and a substrate moving mechanism configured to move the substrate between the modules.
  • a transfer control table including a time axis on which a transfer timing at which the transfer operation of the substrate is performed at a predetermined cycle is set, and a transfer flow axis on which the modules for loading and unloading the substrate are arranged;
  • control table On the transfer control table, by setting identification information of each of the substrates entering and exiting the module for a cell specified by specifying the specific transfer timing and the module, a plurality of the The function of generating the transfer schedule of the substrate and the contour of the figure formed by the cell group included in the transfer schedule of each of the plurality of lots set on the transfer control table do not interfere with each other. A function of moving the entire cell group included in the transfer schedule of the subsequent lot to the front in the time axis direction, and reading the cell read from the transfer control table for each transfer timing. Control means including a function of controlling the substrate moving mechanism based on a transfer schedule; A substrate processing system comprising:
  • a resist coating module for applying a resist to a semiconductor substrate
  • a developing module for developing a resist applied to the semiconductor substrate
  • a hydrophobizing treatment for the semiconductor substrate.
  • a processing module that performs any of processing, cooling processing, and holding processing, and a substrate moving mechanism that moves the semiconductor substrate between the modules.
  • a transport control table including a time axis on which a transport timing in which the transport operation of the semiconductor substrate is performed at a predetermined cycle is set, and a transport flow axis on which the modules for loading and unloading the semiconductor substrate are arranged;
  • the identification information of each of the semiconductor substrates entering and exiting the module is set for a cell specified by designating the specific transfer timing and the module, whereby a plurality of units in lot units are set.
  • Control means including a function of controlling the substrate moving mechanism based on a schedule;
  • a substrate processing system comprising:
  • a method for controlling a substrate processing system including: a plurality of modules into which a substrate is loaded and unloaded; and a substrate moving mechanism configured to move the substrate between the modules.
  • a method for controlling a substrate processing system including: a plurality of modules into which a substrate is loaded and unloaded; and a substrate moving mechanism configured to move the substrate between the modules.
  • the start timing of the transfer schedule of the subsequent lot is set to the end of the preceding lot. Moving it forward,
  • a method for controlling a substrate processing system including: a plurality of modules into which a substrate is loaded and unloaded; and a substrate moving mechanism configured to move the substrate between the modules.
  • the transfer schedule of a plurality of the substrates in a lot unit is generated by setting the identification information of each of the substrates entering and exiting the module with respect to the cell specified by the transmission and reception timing and the module.
  • a resist coating module for applying a resist to a semiconductor substrate, a developing module for developing a resist applied to the semiconductor substrate, a hydrophobizing treatment and a heating treatment for the semiconductor substrate.
  • a processing module that performs any one of processing, cooling processing, and holding processing; and a substrate moving mechanism that moves the semiconductor substrate between the modules.
  • a transfer control table including a time axis for setting a transfer timing in which the transfer operation of the semiconductor substrate is performed in a predetermined cycle and a transfer flow axis in which the modules for loading and unloading the semiconductor substrate are arranged,
  • a substrate processing system including: a plurality of modules into which a substrate is loaded and unloaded; a substrate moving mechanism that moves the substrate between the modules; and a computer that controls the module and the substrate moving mechanism. Control program,
  • a substrate processing apparatus includes: a plurality of modules into which a substrate is loaded and unloaded; a substrate moving mechanism that moves the substrate between the modules; and a computer that controls the module and the substrate moving mechanism.
  • a transfer control table storing a transfer schedule indicating a relationship between the transfer timing of the substrate and the module into which the substrate is loaded and unloaded. And a step of generating the transfer schedule of the plurality of substrates in lot units.
  • the start of the transfer schedule of the subsequent lot is earlier than the end timing of the preceding lot.
  • a substrate processing method includes: a plurality of modules into which a substrate is loaded and unloaded; a substrate moving mechanism that moves the substrate between the modules; and a computer that controls the module and the substrate moving mechanism.
  • a computer-readable storage medium storing a system control program
  • a substrate processing includes: a plurality of modules into which a substrate is loaded and unloaded; a substrate moving mechanism that moves the substrate between the modules; and a computer that controls the module and the substrate moving mechanism.
  • the start timing of the transfer schedule of the subsequent lot is set longer than the end timing of the preceding lot.
  • a storage medium storing a control program for executing the program is provided.
  • the relationship between the substrate transfer timing and the passing module is set on the transfer control table for all the wafers in the lot, and this setting is sequentially read out at predetermined intervals in the time axis direction and the substrate is read out. Since the transfer of the substrate is performed by controlling the moving mechanism, the occurrence of disturbance in the transfer time can be suppressed as compared with a case where the transfer position of the substrate is determined each time the transfer is performed. In addition, when processing lots of complicated transfer recipes continuously, the timing of starting transfer of each lot is optimized without causing problems such as overtaking of wafers between lots, and processing of preceding lots is performed. It is possible to start the transfer of the subsequent lot before the completion of the process, and the throughput is improved by shortening the processing time by the parallel transfer processing of a plurality of ports.
  • the system administrator can grasp the operating status of each module and transport mechanism, improving operability.
  • FIG. 1 is a plan view showing the overall configuration of a semiconductor wafer resist coating and developing system to which a substrate processing system according to an embodiment of the present invention is applied.
  • FIG. 2 is a front view showing the resist coating and developing system shown in FIG.
  • FIG. 3 is a rear view showing the resist coating and developing system shown in FIG.
  • FIG. 4 is a conceptual diagram showing an example of the configuration of a control system of the resist coating and developing system of FIG.
  • FIG. 5 is a conceptual diagram for explaining a transfer control table used in the substrate processing system according to one embodiment of the present invention.
  • FIG. 6 is a flowchart showing a control flow of a transfer operation of the main wafer transfer mechanism 22 in the resist coating and developing processing system of FIG.
  • FIG. 7 is a flowchart showing a control flow of a transfer operation of the wafer transfer mechanism 24 in the resist coating and developing processing system of FIG.
  • FIG. 8 is a diagram showing an example of a transport control table used for the control of FIGS.
  • FIG. 9A is a diagram showing a transport flow of an embodiment applied to a case where a plurality of different lots are continuously processed.
  • 9B and 9C are conceptual diagrams showing a transfer schedule for performing the transfer flow of FIG. 9A.
  • FIG. 10 is a flow chart for realizing the transfer schedules of FIGS. 9B and 9C.
  • FIG. 11A is a diagram showing a transfer flow that embodies the transfer flow of FIG. 9A.
  • Figures 11B and 11C are based on the transport flow of Figure 11A and Figures 9B and 9C The figure which shows an example of the conveyance table which actualized the conceptual diagram of FIG.
  • FIG. 12A is a diagram showing a transfer flow that embodies the transfer flow of FIG. 9A.
  • FIGS. 12B and 12C are diagrams showing another example of the transport table in which the conceptual diagrams of FIGS. 9B and 9C are realized based on the transport flow of FIG. 12A.
  • FIG. 13A is a diagram showing a transfer flow that embodies the transfer flow of FIG. 9A.
  • FIG. 13B is a view showing still another example of the transfer table in which the conceptual diagrams of FIGS. 9B and 9C are realized based on the transfer flow of FIG. 13A.
  • FIG. 1 is a schematic plan view showing a resist coating image processing system as an embodiment of the substrate processing system of the present invention
  • FIG. 2 is a front view thereof
  • FIG. 3 is a rear view thereof. In these figures, directions perpendicular to each other in the plane
  • FIG. 4 is a conceptual diagram illustrating an example of a configuration of a control system of the resist coating and developing processing system according to the present embodiment.
  • FIG. 5 is a conceptual diagram illustrating an example of a transport control table used in the present embodiment.
  • the resist coating and developing system 1 includes a cassette station 10 as a transport station, a processing station 11 having a plurality of modules, and an exposure apparatus (not shown) provided adjacent to the processing station 11. And an interface face 12 for transferring the wafer W between them.
  • the cassette station 10 is used to load a plurality of wafers W as objects to be processed, for example, in units of 25 wafers, into the wafer cassette CR, or to load the wafers W from another system into the system or from this system to another system. Or between the wafer cassette CR and the processing station 11 This is for transporting wafers.
  • the cassette station 10 As shown in FIG. 1, a plurality of (four in the figure) positioning projections 2 are placed on the mounting table 20 on which the wafer cassette CR is mounted along the X direction in the figure.
  • the wafer cassette CR can be placed in a line at the position of the positioning protrusion 20a with the wafer entrance and exit facing the processing station 11 side.
  • the wafers W are arranged in the vertical direction (Z direction).
  • the cassette station 10 has a wafer transfer mechanism 21 located between the mounting table 20 and the processing station 11.
  • the wafer transfer mechanism 21 is capable of moving in the cassette arrangement direction (X direction) and the wafer arrangement direction (Z direction) of the wafers W therein, and is capable of moving back and forth in the Y direction.
  • the wafer transfer arm 21a can selectively access any of the wafer cassettes CR. Further, the wafer transfer arm 21a is configured to be rotatable in the zero direction, and is also provided to an extension unit (EXT) belonging to a third module group G3 on the processing station 11 side described later. It is accessible.
  • EXT extension unit
  • the processing station 11 includes a plurality of modules for performing a series of steps for performing coating and development on the wafer W, and these modules are arranged at predetermined positions in multiple stages. W is processed one by one. As shown in FIG. 1, the processing station 11 has a transfer path 22a in the center, in which a main wafer transfer mechanism 22 is provided, and all the modules around the transfer path 22a. Is arranged. These multiple modules are divided into multiple module groups, and each module group has multiple modules arranged in multiple stages along the vertical direction.
  • the main wafer transfer mechanism 22 is located inside the cylindrical support 49.
  • a wafer transfer device 46 is provided to be able to move up and down in the vertical direction (Z direction).
  • the cylindrical support 49 is rotatable by the rotational driving force of a motor (not shown), and accordingly, the wafer transfer device 46 is also integrally rotatable.
  • the wafer transfer device 46 includes a plurality of holding members 48 movable in the front-rear direction of the transfer base 47, and the transfer of the wafer W between the modules is realized by these holding members 48.
  • module group G 5 is adapted to be positioned as required.
  • G 2 have first and second module group G are arranged in parallel to the system a positive side, the third module group G 3 is disposed adjacent to the cassette stationing down 1 0, the fourth Module group G 4 is arranged adjacent to the interface section 12. Further, the module group G 5 of the fifth is adapted to be disposed on the back surface.
  • a resist coating module for applying the resist to the wafer W by placing the wafer W on a spin chuck (not shown) in the cup CP and similarly in the cup CP
  • a development module that develops the resist pattern is stacked in two layers from the bottom.
  • the second module group G2 has two spinner-type modules, a resist coating module (COT) and a developing module (DEV), which are stacked in two stages from the bottom.
  • the open type module are multi-tiered to perform a predetermined process placed on table SP mounting the wafer W.
  • an adhesion unit AD;
  • Two extension units EXT) for performing the cooling process
  • a cooling unit COL
  • four hot plate units for performing the heating process on the wafer W before and after the exposure process and after the current image process.
  • HP are stacked in eight steps from the bottom.
  • a cooling unit (COL) may be provided, and the cooling unit (COL) may have an alignment function.
  • Fourth module group G 4 is also open type of module is found multi-tiered.
  • a cooling unit (COL), an extension cleaning unit (EXTCOL) that is a wafer loading / unloading unit with a cooling plate, an extension unit (EXT), a cooling unit (C ⁇ L), and Four hot plate units (HP) are stacked in eight stages from the bottom.
  • the interface section 12 has the same length in the depth direction (X direction) as the processing station 11, and as shown in FIGS. 1 and 2, the interface section 12 has A portable pickup cassette CR and a stationary buffer cassette BR are arranged in two stages at the front, a peripheral exposure device 23 is arranged at the rear, and a wafer transfer mechanism 24 is arranged at the center. It is arranged.
  • the wafer transfer mechanism 24 has a wafer transfer arm 24a.
  • the wafer transfer arm 24a moves in the X, Y, and Z directions to move the two cassettes CR and BR and the peripheral exposure light.
  • Device 2 3 is accessible You.
  • the wafer transfer arm 24 a is rotatable in the zero direction, and is an extension unit (EXT) belonging to the fourth module group G 4 of the processing station 11, or an adjacent exposure apparatus.
  • the wafer transfer table (not shown) on the side is also accessible.
  • the resist coating and developing system of the present embodiment includes a controller 50 for controlling the entire system, a program 60 for operating the controller 50, and a transport control described later.
  • a control memory 51 for storing control information such as a table 70 is provided.
  • the controller 5 0 is constituted by a computer system, via the input-output Intafue Ichisu 5 2, the above G, is connected to a plurality of Interview two Tsu City of ⁇ G 4 (module), the program 6 0, It controls the various processes described above in each unit.
  • the wafer transfer mechanism 21, the main wafer transfer mechanism 22, and the wafer transfer mechanism 24 are also connected to the controller 50 via the input / output interface 52, and are controlled by the controller 50 by the program 60. Performs a wafer transfer operation as described below.
  • An operation panel 53 having a user interface such as a display 53 a and a keyboard 53 b is connected to the controller 50, and a system administrator gives an external command to operate the controller 50. It is possible to control and input information for setting and updating control information.
  • the transfer control table 70 includes a transfer flow axis on which module information 73 for specifying a plurality of units used to realize a series of processing (hereinafter, referred to as a processing recipe) for the wafer W is arranged. 7 one and individual It comprises a secondary table having a transfer timing axis 72 indicating a transfer cycle 74 for moving the wafer W between the units in a predetermined order.
  • Each module information 73 of the transport flow axis 71 includes a module ID 73 a such as a module name that specifies each module, and information such as default operating conditions of the module in the processing recipe. Stores the process parameter 73 b in which is set.
  • each transport cycle 74 on the transport timing axis 72 the transport cycle number 74a indicating the execution order, the cycle time 7b indicating the execution cycle of each transport cycle, the individual transport related to the transport process Information such as a running flag 74c indicating the completion of the operation of the mechanism in the transport cycle is stored.
  • each of the plurality of transport cycles arranged on the transport timing axis 72 and the cell (the item separated by vertical and horizontal vertical lines) at the intersection of the module information 73 on the transport flow axis 71 is set to the transport cycle.
  • wafer identification information 75 (transfer JOB) relating to wafer W to be carried into the unit is set.
  • Each wafer identification information 75 includes a wafer ID 75 a such as a wafer number in each lot, completion of loading of the wafer into the module (indicating whether or not there is a wafer currently in the module, and ON: Yes, OFF: No) Transfer completion flag 7 5 b that indicates the process parameters used when setting parameters specific to the wafer in the module in place of the default process parameters described above.
  • Information such as c is stored.
  • Information such as the module information 73, the transfer cycle 74, and the wafer identification information 75 in the transfer control table 70 are displayed on the display 53a as needed, and edited by the operator using the keyboard 53b, etc. It is possible.
  • the wafers W before processing are taken out of the wafer cassette CR one by one by the wafer transfer mechanism 21 and carried into the extension unit (EXT) at the processing station 11 I do.
  • the wafer W placed here is unloaded by the main wafer transfer mechanism 22 and is loaded into an adhesion unit (AD) to perform an adhering process.
  • the wafer W is unloaded by the main wafer transfer mechanism 22 and transferred to a cooling unit (COL) where it is cooled.
  • AD adhesion unit
  • COL cooling unit
  • the wafer W is transferred to a resist coating unit (COT) for resist coating, and pre-baked by a hot plate unit (HP), and then passed through an extension cooling unit (EXTC OL).
  • COT resist coating unit
  • HP hot plate unit
  • EXTC OL extension cooling unit
  • the wafer is conveyed to an interface unit (EIS) 12, and from there, is conveyed to an adjacent exposure device (not shown) through a wafer exposure mechanism (WEE) 23 by a wafer conveyance mechanism 24.
  • EIS interface unit
  • WEE wafer exposure mechanism
  • the wafer W subjected to the exposure processing by the exposure apparatus is transferred to the processing station 11 by the wafer transfer mechanism 24 via the interface unit (EIS) 12 and the extension unit (EXT).
  • the wafer W is transferred to the hot plate unit (HP) by the main wafer transfer mechanism 22 to perform the boss exposure treatment, and then transferred to the developing unit (DEV) for developing processing.
  • post-bake processing is performed in the hot plate unit (HP), cooled in the cooling unit (COL), and transported to the cassette station 10 via the extension unit (EXT).
  • the wafer W subjected to the predetermined processing as described above is stored in the wafer cassette CR by the wafer transfer mechanism 21.
  • FIG. 6 shows an example of a control operation of the main transport mechanism 22 and the wafer transport mechanism 24 in the transport operation of the wafer W in such a series of processing. This will be described with reference to FIG.
  • FIG. 6 is a flowchart showing the control flow of the transfer operation of the main wafer transfer mechanism 22.
  • FIG. 7 is a flowchart showing the control flow of the transfer operation of the wafer transfer mechanism 24.
  • FIG. FIG. 8 is a diagram showing an example of a transport control table used for the control of FIGS.
  • the module that takes out the wafer W by the transfer mechanism is the “From module”, and the module that inputs the wafer W held by the transfer mechanism is the “To module”. It is explained by the expression. Since the wafer transfer mechanism 21 is a simple operation of taking out the wafer W from the cassette CR and storing the wafer W after the processing is completed, the description is omitted.
  • the controller 50 determines the processing recipe and the port of the lot specified in advance. Based on the number of wafers W in the slot, as shown in FIG. 8, the individual wafers W must be transferred to which module on the transfer control table 70 at which transfer cycle timing.
  • the transport schedule SX that manages information such as information is developed and generated (step 102). That is, in the above example, each of Ml, M2,...
  • transport flow axis 7 1 includes CR, EXT, AD, COL, COT, HP, EXTCOL, EIS, WE E, EIS Modules related to pre-processing of the exposure equipment and individual processing after exposure up to EXT, HP, DEV, COL, EXT, and CR.
  • buffers that only allow wafer W to pass The transfer cycle 74 is expanded on the transfer timing axis 72, and the wafer identification information 75 (cell) in this two-dimensional space is loaded in each transfer cycle. Of cells (areas of figures enclosed by double lines in Fig. 8) that specify the module on which each wafer W is to be located. Send schedule SX to create.
  • the previous lot and the next lot are defined in a transfer schedule pattern (cell group) such that the processing of the first wafer W of the next lot 1 is started after the last wafer W of the previous lot is processed. Is generated, and the start timing of each lot is optimized as described later.
  • the transfer schedule SX automatically created as described above is visualized and displayed on the display 53 a of the operation panel 53 as necessary, and the system administrator can lock the entire wafer 1.
  • the transport status can be visually grasped, and the transport schedule can be edited using the key board 53b.
  • step 104 the next wafer to be taken out from each module in the order of transfer.
  • Search for W step 104.
  • the wafer identification information 75 belonging to the current transfer cycle the Flom module whose transfer completion flag 75b is ON (the module whose processing has been completed in the previous transfer cycle and the wafer can be discharged) ) Is retrieved along the transport flow axis 71, and the wafer W is taken out of the From module based on the search result, and the transport completion flag 75b of the taken-out module is turned off (step 105).
  • step 109 it is checked whether or not any unexecuted transfer processing remains in the transfer cycle (step 109), and if so, the steps from step 104 onward are repeated.
  • the execution flag 74c of the own wafer transfer mechanism is set to OFF, and the wafer transfer processing of all the wafer transfer mechanisms in the transfer cycle is completed (the execution flag 74 of the transfer cycle 74). Wait for all c to be ⁇ FF) (Step 110), then terminate the currently executed transfer cycle (Step 111), and check for any unexecuted transfer cycles (Step 111). 2) If there is an unexecuted transfer cycle, change the next transfer cycle to a running state (step 1 13), and repeat step 104 and subsequent steps. If there is no unexecuted transfer cycle in step 112, the transfer control ends.
  • steps 101 to 103 are common, but the wafer flow is Since it is a one-way transfer operation from WEE to payout, no wafer exchange processing occurs, and the operation is the operation in which steps 106 to 108 in FIG. 6 described above are omitted. That is, in the current transfer cycle (row direction) of the transfer control table 70, a search is made for a wafer W to be taken out next from each module in the transfer order (step 1 2 1). Take out the wafer W from the module and set the transfer completion flag 7 5 b of the taken out module to OF F Then, the wafer is loaded into the To module (Step 122).
  • Step 1 2 3 it is checked whether or not the unexecuted transfer J ⁇ ⁇ B remains in the relevant transfer cycle. If there is, repeat steps 1 2 1 and subsequent steps.
  • the running flag 74c of the automatic transfer mechanism is turned off, and the wafer transfer processing of all the wafer transfer mechanisms in the transfer cycle is completed (transfer cycle 74). (Steps 1 2 4) until the in-progress flags 7 4 c are all turned OFF.
  • Step 1 26 Check if there is any (Step 1 26), and if there is an unexecuted transfer cycle, change the next transfer cycle to the running state (Step 1 27), and repeat Step 1 2 1 and after . If there is no unexecuted transfer cycle in step 126, the transfer control ends.
  • a complicated transfer recipe (Transfer flow)
  • the transfer timing of individual wafers W can be determined for all wafers in the lot at the start of the lot, so that there is no problem such as disturbance in the transfer time, and stable in the resist coating and developing processing system. Wafer transfer processing can be realized.
  • feed-forward control for appropriately changing the transfer schedule set in the transfer control table 70 is also possible.
  • the transfer schedule can be changed.
  • step 1 The transfer schedule creation process of 02 is as shown in FIG. 10 as an example. That is, first, a wafer processing recipe (transfer recipe) is specified (step 102 a), and a process (step 102 b) for automatically generating a transfer schedule for the lot on the transfer control table 70 is performed. Repeat for all lots (Step 102c).
  • the creation of the transfer schedule on the transfer control table 70 described with reference to FIG. 8 is sequentially performed for the transfer flow A and the transfer flow B.
  • the previous lot and the next lot are set so that the processing of the first wafer W of the next lot is started after the processing of the last wafer W of the previous lot.
  • a transfer schedule pattern is generated.
  • the subsequent transport schedule SB is configured by the transport schedule SB (cell group of wafer identification information ⁇ 5).
  • the transfer control table 70 so that the outline of the figure that does not interfere with the transfer schedule SA (the outline of the figure composed of the cell group of the wafer identification information 75) in the time axis direction.
  • the entire cell group of the transfer schedule SB is moved (step 102d).
  • the start timing of the subsequent transfer schedule SB is advanced, and the overall processing time is shorter than the simple sum of the individual processing times for starting the processing of the B lot after the processing of the A lot is completed.
  • FIGS. 11A to 11C illustrate this more specifically.
  • Fig. 11A A lot (transfer flow A: continuous processing of modules M1 to M8) consisting of a plurality of wafers W of A1 to A5 and B1 to B5
  • transfer control table 70 for continuous processing of the B lot transfer flow B: processing of modules M1 to M4 and M7, M8) consisting of multiple wafers W
  • the A lot and B lot are serially
  • the total processing time is the total processing time of the sum of the A lot and the B lot, as shown in Fig. 11B.
  • the transfer schedule SB of the B-lot does not interfere with the transfer schedule SA of the A-port preceding in the time axis direction.
  • Wafer B 1 of B lot the transfer process starts in parallel with the preceding A lot in the same transfer cycle from transfer cycle 7 before transfer cycle 11 where A lot ends. Is done.
  • the start timing of the subsequent B lot is advanced and the total processing time of the A lot and the B lot is greatly reduced without causing a problem such as the overtaking of the wafer W between the lots. And the throughput is improved.
  • Fig. 13B shows an example in which this embodiment is applied to a transport flow example that uses the same type of module and uses differently in the preceding A lot and the subsequent B lot shown in Fig. 13A. Show. In other words, both use the modules Ml to M8 in common, but in the transport flow A, in a Shirepi including a specific process in which the required time is longer than the cycle time, a plurality of modules M each having the same function are used. 4 and M5, the wafer W is sorted to these M4 and M5, and the specific processing is performed in parallel. In the transfer flow B, the required time is longer than the cycle time. A single flow is performed in which the processing is divided into two modules M4 and M5 having the same function and processed serially. In the flow of Fig. 13A, as shown in Fig. 13B, the transfer start timing of the subsequent port B is shifted to the left (in this case, shifted from transfer cycle 13 to transfer cycle 7). By setting, you can expect an improvement in throughput.
  • the substrate is not limited to a semiconductor wafer, and can be widely applied to a general substrate transfer process such as a photomask substrate and a liquid crystal display substrate.
  • various transport controls can be realized by feed-forward control in the substrate transport process.

Abstract

搬送制御テーブル上に、異なるＡロット、Ｂロットの搬送スケジュールＳＡおよび搬送スケジュールＳＢを生成し、先行するＡロットの搬送スケジュールＳＡと干渉しない範囲で、後続の搬送スケジュールＳＢを時間軸方向に前詰めに移動させて、後続の搬送スケジュールＳＢの開始タイミングが、先行するＡロットの搬送スケジュールＳＡの終了タイミングよりも早くなるようにして、搬送スケジュールＳＡと搬送スケジュールＳＢを並行して実行させることで、ウェハの搬送処理のスループットを向上させる。

Description

明細 : 基板処理システムおよびその制御方法、 制御プログラム、 記憶媒体 [技術分野]
本発明は、 半導体ウェハ等の基板に対する露光処理の前後の処理を行 う基板処理システムにおよびその制御方法ならびに制御プログラム、 そ のプログラムを格納した記憶媒体に関する。
[背景技術]
例えば半導体デバイスの製造プロセスにおいては、 半導体ウェハ （以 下、 「ウェハ」 という） の表面にレジスト液を供給してレジスト膜を形 成し、 レジスト塗布後のウェハに対して所定のパ夕一ンの露光処理を行 つた後に当該ウェハのレジスト膜に形成された露光パターンを現像す るという、 いわゆるフォトリソグラフィー技術により所定のパターンを 形成するためのマスクとしてレジストパターンが形成される。
このようなフォトリソグラフィー工程においては、 露光装置と、 その 前後のレジスト塗布や現像、 ベーク等の工程を行う複数のモジュールを 一台に集約した構成の基板処理システムを連結して、 省スぺ一ス化ゃス ループットの向上等を実現することが知られている （たとえば、 特開平 2 0 0 1 - 3 4 5 2 4 1号公報）。
ところで、 上述のように複数のモジュールを一台に集約した構成の基 板処理システムでは、 各モジュール間で基板を移動させる搬送機構が設 けられているが、 露光の前処理や後処理 （すなわち、 モジュール） の組 み合わせや処理順序は多種多様であり、 これらのモジュール間で基板を 移動させる搬送機構の効率的な制御が、 基板処理システムの性能を決定 する重要な要因となる。 従来、 このような基板処理システム内での搬送機構の制御方法では、 搬送機構の管理情報として、 現在の基板位置情報 （基板がどのモジユー ル内にあるか） をメモリに記憶しておき、 次に搬送する位置は、 搬送レ シピ (モジュールの組み合わせと、 モジュール間の一連の搬送順序から なる情報） に基づいて、 その都度決定していた。 このため、 複数のモジ ユールを用いた複雑な搬送レシピの処理では、 基板の搬送タイミングが 予測できず、 搬送時間が大きく乱れる場合が発生するという問題があつ た。 この問題は、 順次実行される複数のロット間で搬送レシピが異なつ ている場合に特に著しい。
また、 上述のように基板の搬送タイミングが予測できないためロット 間での基板の追い越し等の不都合を生じることなく複数のロッ トを並 行的に処理することが困難であり、 搬送レシピが異なる複数のロットを 連続して処理する場合、 先行するロットの処理が完全に終了した時点で 後続のロットを開始させる必要があり、 全体の処理時間が個々のロット の所要時間の単純な和となり、 スループットの向上が望めないという問 題もあった。
また、 基板が通過するモジュールが予め決定されていないので、 将来 の基板の搬送タイミングをロッ ト処理の途中で予測して制御するフィ ードフォヮード制御も困難であった。
さらに、 基板の搬送位置がその都度決定されるため、 たとえばロット 単位での基板全体の搬送状況をシステム管理者が視覚的に把握するこ とが困難であり、 操作性の観点からも改善の余地があった。
[発明の開示]
本発明はかかる事情に鑑みてなされたものであって、 多様な搬送レシ ピを連続して実行する際の搬送時間の乱れを抑止して、 安定な基板搬送 処理を実現可能な基板処理システムおよびその制御方法を提供するこ とを目的とする。
また、 本発明は、 多様な搬送レシピの複数のロットの連続した処理に おいて処理時間の短縮によるスループットの向上を実現可能な基板処 理システムおよびその制御方法を提供することを目的とする。
また、 本発明は、 基板搬送処理におけるフィードフォワード制御に よる多様な搬送制御を実現可能な基板処理システムおよびその制御方 法を提供することを目的とする。
さらに、 本発明は、 基板の搬送制御における操作性を向上させるこ とが可能な基板処理システムおよびその制御方法を提供することを目 的とする。
さらにまた、 本発明は、 以上のような制御を実現可能な制御プロダラ ムおよびそのようなプログラムを格納した記憶媒体を提供することを 目的とする。
上記課題を解決するために、 本発明の第 1の観点では、 基板が搬入出 される複数のモジュールと、 前記基板を前記モジュール間において移動 させる基板移動機構とを含む基板処理システムであって、
前記基板の搬送夕イミングと当該基板が搬入出される前記モジユー ルとの関係を示す搬送スケジュールが格納される搬送制御テーブルと、 口ッ ト単位の複数の前記基板の前記搬送スケジュールを前記搬送制 御テーブル上に生成する機能および前記搬送制御テーブルから読み出 された前記搬送スケジュールに基づいて前記基板移動機構を制御する 機能を含む制御手段と
を具備する基板処理システムを提供する。
本発明の第 2の観点では、 基板が搬入出される複数のモジュールと、 前記基板を前記モジュ一ル間において移動させる基板移動機構とを含 む基板処理システムであって、 前記基板の搬送タイミングと当該基板が搬入出される前記モジユー ルとの関係を示す搬送スケジュールが格納される搬送制御テーブルと、 口ッ 卜単位の複数の前記基板の前記搬送スケジュールを前記搬送制 御テーブル上に生成する機能と、 複数の前記ロットの各々の前記搬送ス ケジュールが干渉しない範囲で、 後続の前記ロットの前記搬送スケジュ ールの開始タイミングを、 先行する前記ロットの終了タイミングょりも 前に設定する機能と、 前記搬送制御テーブルから読み出された前記搬送 スケジュールに基づいて前記基板移動機構を制御する機能とを含む制 御手段と
を具備する基板処理システムを提供する。
本発明の第 3の観点では、 基板が搬入出される複数のモジュールと、 前記基板を前記モジュール間において移動させる基板移動機構とを含 む基板処理システムであって、
所定の周期で前記基板の搬送動作が行われる搬送タイミングが設定 される時間軸および前記基板が搬入出される前記モジュールが配列さ れる搬送フロー軸からなる搬送制御テーブルと、
前記搬送制御テーブル上において、 特定の前記搬送タイミングおよび 前記モジュールを指定して特定されるセルに対して前記モジュールに 出入りする個々の前記基板の識別情報を設定することでロッ ト単位の 複数の前記基板の前記搬送スケジュールを生成する機能と、 前記搬送制 御テ一ブル上に設定された複数の前記ロッ トの各々の前記搬送スケジ ユールに含まれる前記セル群が構成する図形の輪郭が干渉しない範囲 で、 後続の前記ロットの前記搬送スケジュールに含まれる前記セル群全 体を、 前記時間軸方向に前詰めに移動させる機能と、 前記搬送制御テー ブルから前記搬送タイミング毎に読み出された前記搬送スケジュール に基づいて前記基板移動機構を制御する機能を含む制御手段と を具備する基板処理システムを提供する。
本発明の第 4の観点では、 半導体基板に対してレジスト塗布を行うレ ジスト塗布モジュールと、 前記半導体基板に塗布されたレジストの現像 を行う現像モジュールと、 前記半導体基板に対する疎水化処理、 加熱処 理、 冷却処理、 保持処理のいずれかを行う処理モジュールと、 前記半導 体基板を前記モジュール間において移動させる基板移動機構とを含む 基板処理システムであって、
所定の周期で前記半導体基板の搬送動作が行われる搬送夕イミング が設定される時間軸および前記半導体基板が搬入出される前記モジュ ールが配列される搬送フロ一軸からなる搬送制御テーブルと、
前記搬送制御テーブル上において、 特定の前記搬送タイミングおよび 前記モジユールを指定して特定されるセルに対して前記モジュールに 出入りする個々の前記半導体基板の識別情報を設定することでロッ ト 単位の複数の前記半導体基板の前記搬送スケジュールを生成する機能 と、 前記搬送制御テ一ブル上に設定された複数の前記ロットの各々の前 記搬送スケジュールに含まれる前記セル群が構成する図形の輪郭が干 渉しない範囲で、 後続の前記ロットの前記搬送スケジュールに含まれる 前記セル群全体を、 前記時間軸方向に前詰めに移動させる機能と、 前記 搬送制御テーブルから前記搬送タイミング毎に読み出された前記搬送 スケジュールに基づいて前記基板移動機構を制御する機能を含む制御 手段と
を具備する基板処理システムを提供する。
本発明の第 5の観点では、 基板が搬入出される複数のモジュールと、 前記基板を前記モジュール間において移動させる基板移動機構とを含 む基板処理システムの制御方法であって、
前記基板の搬送タイミングと当該基板が搬入出される前記モジユー ルとの関係を示す搬送スケジュールが格納される搬送制御テーブル上 に、 ロット単位の複数の前記基板の前記搬送スケジュールを生成するス テツプと、
前記搬送制御テーブルから読み出された前記搬送スケジュールに基 づいて前記基板移動機構を制御するステップと
を具備する基板処理システムの制御方法を提供する。
本発明の第 6の観点では、 基板が搬入出される複数のモジュールと、 前記基板を前記モジュール間において移動させる基板移動機構とを含 む基板処理システムの制御方法であって、
前記基板の搬送夕イミングと当該基板が搬入出される前記モジユー ルとの関係を示す搬送スケジュールが格納される搬送制御テーブル上 に、 ロット単位の複数の前記基板の前記搬送スケジュールを生成するス テツプと、
前記搬送制御テーブル上に設定された複数の前記ロッ トの各々の前 記搬送スケジュールが干渉しない範囲で、 後続の前記ロットの前記搬送 スケジュールの開始タイミングを、 先行する前記ロットの終了夕イミン グょりも前に移動させるステップと、
前記搬送制御テーブルから読み出された前記搬送スケジュールに基 づいて前記基板移動機構を制御するステップと
を具備する基板処理システムの制御方法を提供する。
本発明の第 7の観点では、 基板が搬入出される複数のモジュールと、 前記基板を前記モジュール間において移動させる基板移動機構とを含 む基板処理システムの制御方法であって、
所定の周期で前記基板の搬送動作が行われる搬送タイミングが設定 される時間軸および前記基板が搬入出される前記モジュールが配列さ れる搬送フロー軸からなる搬送制御テーブル上において、 特定の前記搬 送夕イミングおよび前記モジュールを指定して特定されるセルに対し て前記モジュールに出入りする個々の前記基板の識別情報を設定する ことでロッ ト単位の複数の前記基板の前記搬送スケジュールを生成す るステップと、
前記搬送制御テーブル上に設定された複数の前記ロッ トの各々の前 記搬送スケジュールに含まれる前記セル群が構成する図形の輪郭が干 渉しない範囲で、 後続の前記ロットの前記搬送スケジュールに含まれる 前記セル群全体を、 前記時間軸方向に前詰めに移動させるステツプと、 前記搬送制御テーブルから前記搬送タイミング毎に読み出された前 記搬送スケジュールに基づいて前記基板移動機構を制御するステップ と
を具備する基板処理システムの制御方法を提供する。
本発明の第 8の観点では、 半導体基板に対してレジスト塗布を行うレ ジスト塗布モジュールと、 前記半導体基板に塗布されたレジストの現像 を行う現像モジュールと、 前記半導体基板に対する疎水化処理、 加熱処 理、 冷却処理、 保持処理のいずれかを行う処理モジュールと、 前記半導 体基板を前記モジュール間において移動させる基板移動機構とを含む 基板処理システムの制御方法であって、
所定の周期で前記半導体基板の搬送動作が行われる搬送夕イミング が設定される時間軸および前記半導体基板が搬入出される前記モジュ —ルが配列される搬送フロー軸からなる搬送制御テーブル上において、 特定の前記搬送タイミングおよび前記モジュールを指定して特定され るセルに対して前記モジュールに出入りする個々の前記半導体基板の 識別情報を設定することでロッ ト単位の複数の前記半導体基板の前記 搬送スケジュールを生成するステップと、
前記搬送制御テーブル上に設定された複数の前記ロッ 卜の各々の前 記搬送スケジュールに含まれる前記セル群が構成する図形の輪郭が千 渉しない範囲で、 後続の前記ロットの前記搬送スケジュールに含まれる 前記セル群全体を、 前記時間軸方向に前詰めに移動させるステツプと、 前記搬送制御テーブルから前記搬送タイミング毎に読み出された前 記搬送スケジュールに基づいて前記基板移動機構を制御するステツプ と
を具備する基板処理システムの制御方法を提供する。
本発明の第 9の観点では、 基板が搬入出される複数のモジュールと、 前記基板を前記モジュール間において移動させる基板移動機構と、 前記 モジュールおよび前記基板移動機構を制御するコンピュータとを含む 基板処理システムの制御プログラムであって、
前記コンピュータに、
前記基板の搬送夕イミングと当該基板が搬入出される前記モジユー ルとの関係を示す搬送スケジュールが格納される搬送制御テーブル上 に、 ロット単位の複数の前記基板の前記搬送スケジュールを生成するス テツフと、
前記搬送制御テーブルから読み出された前記搬送スケジュールに基 づいて前記基板移動機構を制御するステップと
を実行させる制御プログラムを提供する。
本発明の第 1 0の観点では、基板が搬入出される複数のモジュールと， 前記基板を前記モジュール間において移動させる基板移動機構と、 前記 モジュールおよび前記基板移動機構を制御するコンピュータとを含む 基板処理システムの制御プログラムであって、
前記コンピュータに、
前記基板の搬送夕イミングと当該基板が搬入出される前記モジユー ルとの関係を示す搬送スケジュールが格納される搬送制御テーブル上 に、 ロット単位の複数の前記基板の前記搬送スケジュールを生成するス テツプと、
前記搬送制御テーブル上に設定された複数の前記ロットの各々の前 記搬送スケジュールが干渉しない範囲で、 後続の前記ロットの前記搬送 スケジュールの開始夕イミングを先行する前記ロットの終了タイミン グよりも前に移動させるステップと、
前記搬送制御テ一プルから読み出された前記搬送スケジュールに基 づいて前記基板移動機構を制御するステップと
を実行させる制御プログラムを提供する。
本発明の第 1 1の観点では、基板が搬入出される複数のモジュールと- 前記基板を前記モジュール間において移動させる基板移動機構と、 前記 モジュールおよび前記基板移動機構を制御するコンピュータとを含む 基板処理システムの制御プログラムが格納されたコンピュータ読み取 り可能な記憶媒体であって、
前記コンビュ一夕に、
前記基板の搬送夕イミングと当該基板が搬入出される前記モジユー ルとの関係を示す搬送スケジュールが格納される搬送制御テーブル上 に、 ロット単位の複数の前記基板の前記搬送スケジュールを生成するス テツプと、
前記搬送制御テーブルから読み出された前記搬送スケジュールに基 づいて前記基板移動機構を制御するステップと
を実行させる制御プログラムが格納された記憶媒体を提供する。
本発明の第 1 2の観点では、基板が搬入出される複数のモジュールと、 前記基板を前記モジュール間において移動させる基板移動機構と、 前記 モジュールおよび前記基板移動機構を制御するコンピュータとを含む 基板処理システムの制御プログラムが格納されたコンビユー夕読み取 り可能な記憶媒体であって、
前記コンピュータに、
前記基板の搬送夕イミングと当該基板が搬入出される前記モジユー ルとの関係を示す搬送スケジユールが格納される搬送制御テーブル上 に、 ロット単位の複数の前記基板の前記搬送スケジュールを生成するス テツプと、
前記搬送制御テーブル上に設定された複数の前記ロッ 卜の各々の前 記搬送スケジュールが干渉しない範囲で、 後続の前記ロットの前記搬送 スケジュールの開始タイミングを先行する前記ロッ トの終了タイミン グよりも前に移動させるステップと、
前記搬送制御テーブルから読み出された前記搬送スケジュールに基 づいて前記基板移動機構を制御するステップと
を実行させる制御プログラムが格納された記' I意媒体を提供する。
上記した本発明によれば、 基板の搬送夕イミングと通過モジュールと の関係が、 ロット内の全ウェハについて搬送制御テーブル上に設定され， この設定を時間軸方向に所定の周期で順次読み出して基板移動機構を 制御することで基板の搬送が行われるので、 搬送の都度、 基板の搬送位 置を決定する場合に比較して、 搬送時間の乱れの発生を抑止できる。 ま た、 複雑な搬送レシピのロットを連続して処理する際に、 ロット間での ウェハの追い越し発生等の不具合を生じることなく、 それぞれのロット の搬送開始のタイミングを最適化し、 先行ロットの処理が完全に終了す る前に、 後続のロットの搬送を開始させることが可能になり、 複数の口 ッ トの並行的な搬送処理による処理時間の短縮によりスループッ トが 向上する。
また、 各搬送タイミングで通過するモジュールが予め決まっているの で、 フィードフォワード制御により、 各モジュールのプロセス特性を加 味した制御が可能になる。
また、 搬送制御テーブルを可視化して表示することで、 システムの管 理者が個々のモジュールや搬送機構の稼働状況を把握でき、 操作性が向 上する。
[図面の簡単な説明]
図 1は、本発明の一実施形態に係る基板処理システムが適用される半導 体ウェハのレジス卜塗布現像処理システムの全体構成を示す平面図。 図 2は、 図 1に示すレジスト塗布現像処理システムを示す正面図。 図 3は、 図 1に示すレジスト塗布現像処理システムを示す背面図。 図 4は、 図 1のレジスト塗布現像処理システムの制御系の構成の一例 を示す概念図。
図 5は、本発明の一実施形態に係る基板処理システムに用いられる搬送 制御テーブルを説明するための概念図。
図 6は、 図 1のレジスト塗布現像処理システムにおける主ウェハ搬送 機構 2 2の搬送動作の制御フローを示すフローチャート。
図 7は、 図 1のレジスト塗布現像処理システムにおけるウェハ搬送機 構 2 4の搬送動作の制御フローを示すフローチャート。
図 8は、 図 6、 7の制御に用いる搬送制御テーブルの一例を示す図。 図 9 Aは、 異なる複数のロットを連続処理する場合に適用した実施形 態の搬送フローを示す図。
図 9 B、 9 Cは、 図 9 Aの搬送フローを実施するための搬送スケジュ —ルを示す概念図。
図 1 0は、 図 9 B、 9 Cの搬送スケジュールを実現するためのフロー チャート。
図 1 1 Aは、 図 9 Aの搬送フローを具体化した搬送フローを示す図。 図 1 1 B、 1 1 Cは、 図 1 1 Aの搬送フローに基づいて図 9 B、 9 C の概念図を実体化した搬送テーブルの一例を示す図。
図 1 2 Aは、 図 9 Aの搬送フローを具体化した搬送フローを示す図。 図 1 2 B、 1 2 Cは、 図 1 2 Aの搬送フローに基づいて図 9 B、 9 C の概念図を実体化した搬送テーブルの他の例を示す図。
図 1 3 Aは、 図 9 Aの搬送フローを具体化した搬送フローを示す図。 図 1 3 Bは、 図 1 3 Aの搬送フローに基づいて図 9 B、 9 Cの概念図 を実体化した搬送テーブルのさらに他の例を示す図。
[発明を実施するための最良の形態] 以下、 添付図面を参照して本発明の実施の形態について詳細に説明す る。
図 1は本発明の基板処理システムの一実施形態であるレジスト塗布現 像処理システムを示す概略平面図、 図 2はその正面図、 図 3はその背面図 である。 これらの図において、 平面内において互いに直交する方向を X—
Y、 垂直方向を Ζで示している。
また、 図 4は、 本実施形態のレジスト塗布現像処理システムの制御系の 構成の一例を示す概念図、 図 5は、 本実施形態において用いられる搬送制 御テーブルの一例を示す概念図である。
このレジスト塗布現像処理システム 1は、 搬送ステ一ションであるカセ ットステ一ション 1 0と、 複数のモジュールを有する処理ステーション 1 1と、 処理ステーション 1 1と隣接して設けられる図示しない露光装置と の間でウェハ Wを受け渡すためのィン夕フェース部 1 2とを具備してい る。
上記カセットステ一ション 1 0は、 被処理体としてのウェハ Wを複数 枚例えば 2 5枚単位でウェハカセッ ト C Rに搭載された状態で他のシ ステムからこのシステムへ搬入またはこのシステムから他のシステム へ搬出したり、 ウェハカセット C Rと処理ステーション 1 1との間でゥ ェハ Wの搬送を行うためのものである。
このカセッ卜ステ一ション 1 0においては、 図 1に示すように、 ゥェ ハカセット C Rを載置する載置台 2 0上に図中 X方向に沿って複数 （図 では 4個） の位置決め突起 2 0 aが形成されており、 この位置決め突起 2 0 aの位置にウェハカセッ ト C Rがそれぞれのウェハ出入口を処理 ステーション 1 1側に向けて一列に載置可能となっている。 ウェハカセ ット C Rにおいてはウェハ Wが垂直方向 （Z方向） に配列されている。 また、 カセットステーション 1 0は、 載置台 2 0と処理ステ一ション 1 1との間に位置するウェハ搬送機構 2 1を有している。 このウェハ搬送 機構 2 1は、 カセット配列方向 （X方向） およびその中のウェハ Wのゥ ェハ配列方向 （Z方向） に移動可能であってかつ Y方向に進退可能なゥ ェハ搬送用アーム 2 1 aを有しており、 このウェハ搬送用アーム 2 1 a によりいずれかのウェハカセット C Rに対して選択的にアクセス可能 となっている。 また、 ウェハ搬送用ァ一ム 2 1 aは、 0方向に回転可能 に構成されており、 後述する処理ステーション 1 1側の第 3のモジュ一 ル群 G 3に属するエクステンションユニット （E X T ) にもアクセスで きるようになっている。
上記処理ステ一ション 1 1は、 ウェハ Wに対して塗布 ·現像を行う際 の一連の工程を実施するための複数のモジュールを備え、 これらが所定 位置に多段に配置されており、 これらによりウェハ Wがー枚ずつ処理さ れる。 この処理ステーション 1 1は、 図 1に示すように、 中心部に搬送 路 2 2 aを有し、 この中に主ウェハ搬送機構 2 2が設けられ、 搬送路 2 2 aの周りに全てのモジュールが配置されている。 これら複数のモジュ ールは、 複数のモジュール群に分かれており、 各モジュール群は複数の モジュールが鉛直方向に沿って多段に配置されている。
主ウェハ搬送機構 2 2は、 図 3に示すように、 筒状支持体 4 9の内側 に、 ウェハ搬送装置 46を上下方向 （Z方向） に昇降自在に装備してい る。 筒状支持体 49はモータ （図示せず） の回転駆動力によって回転可 能となっており、 それにともなってウェハ搬送装置 46も一体的に回転 可能となっている。
ウェハ搬送装置 46は、 搬送基台 47の前後方向に移動自在な複数本 の保持部材 48を備え、 これらの保持部材 48によって各モジュール間 でのウェハ Wの受け渡しを実現している。
また、 図 1に示すように、 この実施の形態においては、 4個のモジュ ール群 Gl5 G2， G3， G4が搬送路 2 2 aの周囲に配置されており、 モ ジュール群 G5は必要に応じて配置可能となっている。
これらのうち、 第 1および第 2のモジュール群 Gい G2はシステム正 面側に並列に配置され、 第 3のモジュール群 G3はカセットステーショ ン 1 0に隣接して配置され、 第 4のモジュール群 G4はィン夕フェース 部 1 2に隣接して配置されている。 また、 第 5のモジュール群 G5は背 面部に配置可能となっている。
第 1のモジュール群 G iでは、 カップ C P内でウェハ Wをスピンチヤ ック （図示せず） に載置してウェハ Wにレジストを塗布するレジスト塗 布モジュール (COT) および同様にカップ C P内でレジストのパター ンを現像する現像モジュール （DEV) が下から順に 2段に重ねられて いる。 第 2のモジュール群 G2も同様に、 2台のスピナ型モジュールと してレジスト塗布モジュール （COT) および現像モジュール （D E V) が下から順に 2段に重ねられている。
第 3のモジュ一ル群 G 3においては、 図 3に示すように、 ウェハ Wを 載置台 S Pに載せて所定の処理を行うオープン型のモジュールが多段 に重ねられている。 すなわち、 レジストの定着性を高めるためのいわゆ る疎水化処理を行うアドヒージョンユニット （AD；)、 ウェハ Wの搬入 出を行う 2つのエクステンションユニット （EXT)、 冷却処理を行う クーリングユニット （COL)、 露光処理前や露光処理後、 さらには現 像処理後にウェハ Wに対して加熱処理を行う 4つのホッ トプレートュ ニット （HP) が下から順に 8段に重ねられている。 なお、 クーリング ユニット (COL) を設け、 ク一リングユニット (COL) にァライメ ント機能を持たせてもよい。
第 4のモジュール群 G4も、 オープン型のモジュールが多段に重ねら れている。 すなわち、 クーリングユニット （COL)、 クーリングプレ ―トを備えたウェハ搬入出部であるェクステンション · ク一リングュ二 ット （EXTCOL)、 エクステンションユニット （EXT)、 クーリン グユニット （C〇L)、 および 4つのホットプレートユニット （HP) が下から順に 8段に重ねられている。
主ウェハ搬送機構 22の背部側に第 5のモジュール群 G5を設ける場 合には、 案内レール 2 5に沿って主ウェハ搬送機構 2 2から見て側方へ 移動できるようになつている。 したがって、 第 5のモジュール群 G5を 設けた場合でも、 これを案内レール 2 5に沿ってスライ ドすることによ り空間部が確保されるので、 主ウェハ搬送機構 2 2に対して背後からメ ンテナンス作業を容易に行うことができる。
上記インタフエ一ス部 1 2は、 奥行方向 （X方向） の長さが処理ステ —シヨン 1 1と同じであり、 図 1、 図 2に示すように、 このイン夕フエ ース部 1 2の正面部には、 可搬性のピックアップカセット CRと定置型 のバッファカセッ卜 BRが 2段に配置され、 背面部には周辺露光装置 2 3が配設され、 中央部には、 ウェハ搬送機構 24が配設されている。 こ のウェハ搬送機構 24は、 ウェハ搬送用アーム 24 aを有しており、 こ のウェハ搬送用アーム 24 aは、 X方向、 Y方向、 Z方向に移動して両 カセット CR， BRおよび周辺露光装置 2 3にアクセス可能となってい る。また、 このウェハ搬送用アーム 2 4 aは、 0方向に回転可能であり、 処理ステ一ション 1 1の第 4のモジュール群 G 4に属するェクステンシ ヨンユニット （E X T ) や、 さらには隣接する露光装置側のウェハ受け 渡し台 (図示せず) にもアクセス可能となっている。
次に、 上述のような本実施形態のレジスト塗布現像処理システムにおける 制御系の一例について説明する。
図 4に例示されるように、 本実施形態のレジス卜塗布現像処理システムは、 システム全体を制御するコント口一ラ 5 0と、 このコントローラ 5 0を動作さ せるプログラム 6 0や後述の搬送制御テーブル 7 0等の制御情報が格納される 制御メモリ 5 1を備えている。 コントローラ 5 0は、 コンピュータシステムで 構成され、 入出力インタフエ一ス 5 2を介して、 上述の G,〜G4の複数のュニ ット （モジュール） に接続されており、 プログラム 6 0により、 個々のュニッ 卜における上述の各種処理を制御する。
また、 ウェハ搬送機構 2 1、 主ウェハ搬送機構 2 2、 ウェハ搬送機構 2 4も 入出力インタフェース 5 2を介してコントローラ 5 0に接続されており、 プロ グラム 6 0によるコントローラ 5 0の制御の下で後述のようなウェハ搬送動作 を行う。
コントローラ 5 0には、 ディスプレイ 5 3 aやキーポード 5 3 b等の ユーザインタフェースを備えた操作パネル 5 3が接続されており、 シス テム管理者が当該コントローラ 5 0の動作を外部からコマンドを与え て制御したり、 制御情報の設定や更新のための情報入力が可能になって いる。
図 5を参照して、 搬送制御テーブル 7 0の一例について説明する。 本 実施形態の搬送制御テーブル 7 0は、 ウェハ Wに対する一連の処理 （以 下、 処理レシピという） を実現するために使用される複数のユニットを 特定するモジュール情報 7 3が配列される搬送フロー軸 7 1と、 個々の ュニット間で所定の順序でウェハ Wを移動させる搬送サイクル 7 4を 示す搬送タイミング軸 7 2をもつ二次テーブルで構成されている。
搬送フロー軸 7 1の個々のモジュ一ル情報 7 3には、 個々のモジユー ルを特定するモジュール名等のモジュール I D 7 3 aと、 その処理レシ ピにおける当該モジュールのデフォルトの動作条件等の情報が設定さ れるプロセスパラメータ 7 3 bが格納されている。
搬送タイミング軸 7 2の個々の搬送サイクル 7 4のエントリには、 実 行順を示す搬送サイクル番号 7 4 a、 各搬送サイクルの実行周期を示す サイクルタイム 7 b、 搬送処理に関係する個々の搬送機構の当該搬送 サイクルにおける動作完了を示す実行中フラグ 7 4 c等の情報が格納 されている。
そして、 搬送タイミング軸 7 2に配列された複数の搬送サイクルの 各々と、 搬送フロー軸 7 1のモジュール情報 7 3の交点のセル （縦横の 藓線で区切られた拼目） に、 その搬送サイクルでそのユニットに搬入す べきウェハ Wに関するウェハ識別情報 7 5 (搬送 J O B )が設定される。 個々のウェハ識別情報 7 5には、 個々のロット内におけるウェハ番号等 のウェハ I D 7 5 a、 当該モジュールに対する当該ウェハの搬入完了 (現在そのモジュール内にウェハがあるか否かを示し、 O N :有り， O F F ：無し） を示す搬送完了フラグ 7 5 b、 上述のデフォルトのプロセ スパメータの代わりに、 当該モジュールで当該ウェハに固有のパラメ一 タを設定する際に使用されるプロセスパラメ一夕 7 5 c等の情報が格 納される。
搬送制御テーブル 7 0における上述のモジュール情報 7 3、 搬送サイ クル 7 4、 ウェハ識別情報 7 5、 等の情報は、 随時、 ディスプレイ 5 3 aに表示され、 キーポード 5 3 b等で操作者が編集可能である。
次に、 本実施形態の処理動作の一例について説明する。 本実施形態の レジスト塗布現像処理システム 1においては、 ウェハカセット C Rがら 処理前のウェハ Wを 1枚ずつウェハ搬送機構 2 1によって取り出し、 処 理ステ一ション 1 1のェクステンションュニッ ト (E XT)へ搬入する。 次いで、 ここ置かれたウェハ Wを主ウェハ搬送機構 2 2により搬出し、 アドヒージョンュニット (AD)に搬入してァドヒージョン処理を施す。 このァドヒージョン処理の終了後、 ウェハ Wを主ウェハ搬送機構 2 2に より搬出し、 クーリングユニット (COL) に搬送して、 ここで冷却す る。 次いで、 ウェハ Wをレジスト塗布ュニット (COT) に搬送してレ ジスト塗布を行い、 さらに、 ホットプレートユニット （HP) でプリべ ーク処理を行って、 エクステンション · クーリングユニット （EXTC OL) を介して、 インタフエ一ス部 （E I S) 1 2に搬送し、 そこから ウェハ搬送機構 24により、 周辺露光装置 （WEE) 2 3を経て、 隣接 する図示しない露光装置に搬送する。
さらに、 露光装置にて露光処理のなされたウェハ Wを、 ウェハ搬送機 構 24によりインタフェース部 (E I S) 1 2、 ェクステンションュニ ット （EXT) を介して処理ステーション 1 1に搬送する。 処理ステー シヨン 1 1において、 主ウェハ搬送機構 2 2によりウェハ Wをホットプ レートユニット （HP) に搬送してボストェクスポージャ一処理を施し、 さらに現像ユニット （DEV) に搬送して現像処理を施した後、 ホット プレートユニット （HP) でポストべーク処理を行い、 クーリングュニ ット （COL) において冷却した後、 エクステンションユニット （EX T) を介してカセットステーション 1 0に搬送する。 以上のようにして 所定の処理がなされたウェハ Wを、 ウェハ搬送機構 2 1がウェハカセッ ト C Rに収納する。
このような、 一連の処理のウェハ Wの搬送動作における、 主ゥヱハ搬 送機構 2 2、 およびウェハ搬送機構 24の制御動作の一例について図 6 〜図 8を参照して説明する。 図 6は、 主ウェハ搬送機構 22の搬送動作 の制御フローを示すフローチヤ一卜であり、 図 7は、 ウェハ搬送機構 2 4の搬送動作の制御フローを示すフローチャートであり、 図 8は、 図 6、 7の制御に用いる搬送制御テ一ブルの一例を示す図である。 以下の説明 では、 モジュール間のウェハ搬送において、 搬送機構がウェハ Wを取り 出すモジュールを "F r omモジュール"、 搬送機構が保持しているゥ ェハ Wを投入するモジュールを "T oモジュール" という表現で説明す る。 なお、 ウェハ搬送機構 2 1はカセット CRからのウェハ Wの取り出 し、 および処理完了後のウェハ Wの収納という単純な動作であるため、 説明を省略する。
まず、 図 6のフローチャートに例示されるように、 コントローラ 5 0 は、 ロット開始 （搬送フロー X (搬送レシピ）） において （ステップ 1 0 1 )、 予め指定されている当該ロッ トの処理レシピおよび口ッ ト内の ウェハ Wの枚数に基づいて、 図 8に例示されるように、 搬送制御テープ ル 7 0上に、 個々のウェハ Wがどの搬送サイクルのタイミングにどのモ ジュールに搬送されなければならないか等の情報を管理する搬送スケ ジュール S Xを展開して生成する （ステップ 1 0 2)。 すなわち、 搬送 フロー軸 7 1の M l , M 2，... の各々には、 上述の例では、 CR, E XT, AD, COL, COT, HP, EXTCOL, E I S , WE E, E I Sまでの露光装置の前処理と、 EXT， HP, D E V, COL, E XT, C Rまでの露光後の個々の処理に関係するモジュール （本実施形 態には、 ウェハ Wが通過するだけのバッファもモジュールとして扱う） を配置 （設定） し、 搬送タイミング軸 7 2には、 搬送サイクル 74を展 開し、 この二次元空間内のウェハ識別情報 7 5 (セル） の各々に、 各搬 送サイクルにおいてロッ 卜内の個々のウェハ Wが位置すべきモジュ一 ルを指定したセル群 （図 8の二重線で囲まれた図形の領域） からなる搬 送スケジュール S Xを展開して作成する。
このとき、 前ロットと次ロットとは、 前ロットの最後のウェハ Wが処 理された後に次ロッ 1、の最初のウェハ Wの処理が開始されるように搬 送スケジュールのパターン (セル群) が生成され、 後述のような各ロッ トの開始タイミングの最適化が行われる。
また、 上述のようにして自動的に作成された搬送スケジュール S Xは、 必要に応じて、 操作パネル 5 3のディスプレイ 5 3 aに可視化して表示 し、 システム管理者がロッ 1、全体のウェハの搬送状況を視覚的に把握可 能にするとともに、 キーポード 5 3 b等を用いた搬送スケジュールの編 集も可能である。
そして、 上述のようにした作成された搬送スケジュールの最初の搬送 サイクル 7 4を実行中の状態 （主ウェハ搬送機構 2 2およびウェハ搬送 機構 2 4の実行中フラグを共に O N ) にして （ステップ 1 0 3 )、 搬送 動作を開始する。
そして、 図 6のフローチャートに例示される主ウェハ搬送機構 2 2の 制御では、 搬送制御テ一ブル 7 0の現在の搬送サイクル （行方向） の中 で、 搬送順に各モジュールから次に取り出すべきウェハ Wを検索する (ステップ 1 0 4 )。 具体的には、 現在の搬送サイクルに属するウェハ 識別情報 7 5のうち、 搬送完了フラグ 7 5 bが O Nの F r o mモジユー ル （前搬送サイクルで処理が完了していてウェハ払い出し可能状態のも の） を搬送フロー軸 7 1に沿って検索し、 検索結果を基に、 F r o mモ ジュールからウェハ Wを取り出し、 取り出したモジュールの搬送完了フ ラグ 7 5 bを O F Fにする (ステップ 1 0 5 )。
そして、 取り出した当該ウェハ Wの搬送先の T oモジュールに別のゥ ェハ Wがあるか調べ ( T oモジュールのウェハ識別情報 7 5のうち、 搬 送完了フラグ 7 5 bが O Nか否かを調べ）、 T oモジュールにウェハが ある （ON) 場合には、 主ウェハ搬送機構 2 2が保持しているウェハと 当該モジュール内のウェハとを入れ換える動作をウェハ搬送順方向の モジュール間で反復し (ステップ 1 0 6、 ステップ 1 0 8)、 T oモジ ユールにウェハがない場合には、 T oモジュールにウェハを搬入する (ステップ 1 0 7 )。
その後、 当該搬送サイクル内に未実行の搬送処理が残っている否かを 調べ (ステツプ 1 0 9)、 残っている場合にはステップ 1 04以降を反 復し、 残っていない場合には、 現在の搬送サイクルにおいて、 自ウェハ 搬送機構の実行中フラグ 74 cを OF Fにするとともに、 当該搬送サイ クル内での全てのウェハ搬送機構のウェハ搬送処理が完了 （搬送サイク ル 74の実行中フラグ 74 cがすべて〇 F F) するのを待ち （ステップ 1 1 0)、 その後、 現在実行中の搬送サイクルを終了状態にし （ステツ プ 1 1 1)、 未実行の搬送サイクルがあるか調べ （ステップ 1 1 2)、 未 実行の搬送サイクルがある場合には、 次の搬送サイクルを実行中の状態 に変更して （ステップ 1 1 3)、 ステップ 1 04以降を反復する。 また、 前記ステップ 1 1 2で未実行の搬送サイクルがない場合には搬送制御 を終了する。
一方、 図示しない露光装置とのウェハの受け渡しを行うウェハ搬送機 構 24では、 図 7のフローチャートに例示されるように、 ステップ 1 0 1〜 1 0 3までは共通であるが、 ウェハフローは、 WEEから払い出し まで、一方向の搬送動作であるため、 ウェハの入れ換え処理は発生せず、 上述の図 6におけるステツプ 1 0 6〜 1 0 8を省略した動作になる。 すなわち、 搬送制御テーブル 7 0の現在の搬送サイクル (行方向) の 中で、 搬送順に各モジュールから次に取り出すべきウェハ Wを検索し (ステップ 1 2 1 )、 検索結果を基に、 F r omモジュールからウェハ Wを取り出し、 取り出したモジュールの搬送完了フラグ 7 5 bを OF F にし、 T oモジュールにウェハを搬入する （ステップ 1 2 2 )。
その後、 当該搬送サイクル内に未実行の搬送 J〇Bが残っている否か を調べ (ステツプ 1 2 3 )、 残っている場合にはステップ 1 2 1以降を 反復し、 残っていない場合には、 現在の搬送サイクルにおいて、 自ゥェ 八搬送機構の実行中フラグ 7 4 cを O F Fにするとともに、 当該搬送サ ィクル内での全てのウェハ搬送機構のウェハ搬送処理が完了 (搬送サイ クル 7 4の実行中フラグ 7 4 cがすべて O F F ) するのを待ち (ステツ プ 1 2 4 )、 その後、 現在実行中の搬送サイクルを終了状態にし (ステ ップ 1 2 5 )、 未実行の搬送サイクルがあるか調べ （ステップ 1 2 6 )、 未実行の搬送サイクルがある場合には、 次の搬送サイクルを実行中の状 態に変更して （ステップ 1 2 7 )、 ステップ 1 2 1以降を反復する。 ま た、 前記ステップ 1 2 6で未実行の搬送サイクルがない場合には搬送制 御を終了する。
このように、 搬送制御テーブル 7 0上に搬送スケジュールを設定し、 この設定結果を時間軸方向の搬送サイクル毎に読み出して搬送動作を 制御することにより、 複数のモジュールを用いた複雑な搬送レシピ （搬 送フロー） においても、 個々のウェハ Wの搬送タイミングを、 ロットの 開始時にロット内の全ウェハについて確定できるため、 搬送時間が乱れ る等の不具合がなく、 レジスト塗布現像処理システム内において安定な ウェハ搬送処理を実現できる。
また、 搬送処理の開始後でも、 その搬送サイクルの開始前であれば、 搬送制御テーブル 7 0に設定済の搬送スケジュールを適宜変更するフ イードフォヮ一ド制御も可能なり、 多様な搬送スケジュールの設定や、 搬送スケジュールの変更が可能になる。
また、 各ウェハ搬送機構が搬送サイクルで一定周期で動作するので、 一連のモジュールでの移動に伴う処理履歴のばらつきが発生せず、 口ッ ^ ト内の全てのウェハ wに対して均一な処理を施すことが可能になる。 一つのロットの処理は、 以上のようになるが、 図 9 Aのように、 複数 のロット （搬送フロ一 Aの Aロット、 搬送フロー Bの Bロット） を連続 して処理する場合、 ステップ 1 0 2の搬送スケジュール作成処理は、 一 例として図 1 0のようになる。すなわち、 まず、 ウェハ処理のレシピ（搬 送レシピ) を指定し (ステップ 1 0 2 a )、 搬送制御テーブル 7 0上に そのロッ トの搬送スケジュールを自動生成する処理 (ステップ 1 0 2 b ) を、 全ロッ卜分反復する (ステツプ 1 0 2 c )。 すなわち、 上述し た図 8で説明した搬送制御テーブル 7 0上への搬送スケジュールの作 成を搬送フロ一 A及び搬送フロー Bについて順次行う。 このとき、 図 9 Bに示されるように、 前ロットと次ロットとは、 前ロットの最後のゥェ ハ Wが処理された後に次ロッ卜の最初のウェハ Wの処理が開始される ように搬送スケジュールのパターンが生成される。
そして、 図 9 Cに示されるように、 生成された先行のロットの搬送ス ケジュール S Aに対して、 後続の搬送スケジュール S Bを、 当該搬送ス ケジュール S B (ウェハ識別情報 Ί 5のセル群で構成される図形の輪 郭） が、 当該搬送スケジュール S A (ウェハ識別情報 7 5のセル群で構 成される図形の輪郭） に干渉しない範囲で、 時間軸方向に接近するよう に搬送制御テーブル 7 0内の搬送スケジュール S Bのセル群全体を移 動させる （ステップ 1 0 2 d )。 これにより、 後続の搬送スケジュール S Bの開始タイミングが早まり、 全体の処理時間は、 Aロットの処理終 了後に Bロッ卜の処理を開始する個々の処理時間の単純な和よりも短 くなる。
このことをより具体的に例示したものが図 1 1 A〜1 1 Cである。 図 1 1 Aに示すように、 A 1〜A 5の複数のウェハ Wからなる Aロッ ト (搬送フロー A： モジュール M 1〜M 8の連続処理） と、 B 1〜B 5の 複数のウェハ Wからなる Bロット （搬送フロー B ：モジュール M 1〜M 4および M 7， M 8の処理） の連続処理を行う場合の搬送制御テーブル 7 0において、 Aロットおよび Bロットをシリアルに処理した場合には、 図 1 1 Bのように、 全体の処理時間は、 Aロットと Bロットの和の合計 処理時間となる。
これに対して、本実施形態の場合には、図 1 1 Cに例示されるように、 Bロッ トの搬送スケジュール S Bを時間軸方向に先行する A口ッ トの 搬送スケジュール S Aと干渉しない範囲で移動させるので、 Bロットの ウェハ B 1は、 Aロットが終了する搬送サイクル 1 1よりも前の搬送サ ィクル 7から、 同一搬送サイクル内で先行の Aロットと並行して搬送処 理が開始される。 このように、 本実施形態では、 ロット間でのウェハ W の追い越しが発生する等の不具合を生じることなく、 後続の Bロットの 開始タイミングが早まり、 Aロットと Bロッ卜の合計処理時間は大幅に 短くなり、 スループットが向上する。
図 1 1 A〜 1 1 Cの例では、 一例として、 1搬送サイクルが 5 0秒の 場合、 図 1 1 Bの従来の場合には、 全体の処理時間 = 2 1 X 5 0秒 = 1 0 5 0秒となるのに対して、 図 1 1 Cの本実施形態の場合には、 全体の 処理時間 = 1 6 X 5 0秒 = 8 0 0秒となり、 約 2 5 %も処理時間を短縮 できる。
ここで、 図 1 2 Aに示すように、 同一の搬送フロー A , Bの複数の口 ッ卜を連続して処理する場合、 図 1 2 Bに例示されるように、 前後の A 口ッ トおよび Bロッ トにおいて共通するモジュールにおける搬送開始 タイミングを、 搬送サイクルの隙間が生じないように前詰めにして、 個々のモジュールの稼働率を向上させることも可能である。
ただし、 同図のように、 露光装置等の外部のモジュール ( E I S ) お よびその前段のバッファ （B U F ) をウェハを通過させる搬送処理では、 バッファにおける先行ウェハの滞留状態の影響を受けて、 後続の Bロッ ト内のウェハ間でレジスト塗布等の露光前処理から露光装置内におけ る露光処理までの経過時間にばらつきを生じて好ましくない場合もあ る。 その場合には、 図 1 2 Cに例示されるように、 Bロットの搬送スケ ジュール S Bにおける時間軸方向のウェハ識別情報 7 5 (セル群） の配 列状態の位置関係 (セル群の図形の輪郭) を維持した状態で、 先行の A ロットに干渉しない範囲で前詰め (この場合、 搬送サイクル 1 6から搬 送サイクル 9まで前詰め） に搬送開始タイミングを設定する。 これによ り、 複数のロットの全体の処理時間を短縮しつつ、 後続のロット内のゥ ェ八間の搬送時間が先行する口ッ トの搬送状態の影響を受けてばらつ くことを防止できる。
図 1 3 Aに示す、 先行する Aロットと後続の B口ットで、 使用するモ ジュールの種類は同じで、 使い方が異なる搬送フロー例に本実施形態を 適用した例を図 1 3 Bに示す。 すなわち、 双方とも、 モジュール M l〜 M 8を使用することは共通であるが、 搬送フロー Aでは、 所要時間がサ ィクルタイムより長い特定処理を含むシレピにおいて、 各々が同じ機能 を持つ複数のモジュール M 4および M 5を使用し、 この M 4および M 5 にウェハ Wを振り分けて前記特定処理を並行的に処理するマルチフロ —が行われ、 搬送フロー Bでは、 所要時間がサイクルタイムより長い前 記特定処理を同じ機能を持つ二つのモジュール M 4と M 5とに前後に 分けてシリアルに処理するシングルフローが行われている。 この図 1 3 Aのフローにおいても、 図 1 3 Bに示すように、 後続の B口ットの搬送 開始タイミングを前詰め (この場合、 搬送サイクル 1 3から搬送サイク ル 7まで前詰め） に設定することによる、 スループットの向上を期待で きる。
なお、 本発明は上記実施の形態に限定されず、 種々の変形が可能であ る。 例えば、 基板としては、 半導体ウェハにかぎらず、 フォトマスク基 板、 液晶ディスプレイ基板等の一般の基板の搬送処理に広く適用するこ とができる。
[産業上の利用可能性]
以上説明したように、 本発明によれば、 多様な搬送レシピを連続して 実行する際の搬送時間の乱れを抑止して、 安定な基板搬送処理を実現で さる。
また、 多様な搬送レシピの複数のロットの連続した処理において処理 時間の短縮によるスループットの向上を実現できる。
また、基板搬送処理におけるフィ一ドフォヮ一ド制御による多様な 搬送制御を実現できる。
また、 基板の搬送制御における操作性を向上させることができる。

Claims

請求の範囲
1 . 基板が搬入出される複数のモジュールと、 前記基板を前記モ ジュール間において移動させる基板移動機構とを含む基板処理システ ムであって、
前記基板の搬送夕イミングと当該基板が搬入出される前記モジユー ルとの閼係を示す搬送スケジュールが格納される搬送制御テーブルと、 口ッ ト単位の複数の前記基板の前記搬送スケジュールを前記搬送制 御テーブル上に生成する機能および前記搬送制御テーブルから読み出 された前記搬送スケジュールに基づいて前記基板移動機構を制御する 機能を含む制御手段と
を具備する基板処理システム。
2 . 請求項 1に記載の基板処理システムにおいて、 前記搬送制御 テーブルは、 所定の周期で前記基板の搬送動作が行われる搬送タイミン グが設定される時間軸と、 前記基板が搬入出される前記モジユールが配 列される搬送フロー軸とからなる二次元テーブルで構成され、 前記搬送 スケジュールは、 前記二次元テーブルにおいて特定の前記搬送タイミン グおよび前記モジュールを指定して特定される単位記憶領域に対して 前記モジュールに出入りする個々の前記基板の識別情報を設定するこ とで生成される基板処理システム。
3 . 請求項 1に記載の基板処理システムにおいて、 前記制御手段 は、 前記モジュールの組み合わせおよび当該モジュール間の前記基板の 移動順序からなる搬送レシピが互いに等しい複数の前記ロッ トの前記 搬送スケジュールを前記搬送制御テ一ブルに設定するとき、 前記搬送レ シピ内の個々の前記モジュール毎に前詰めに前記搬送スケジュールを 設定する機能をさらに備える基板処理システム。
4 . 請求項 1に記載の基板処理システムにおいて、 前記制御手段 は、 前記モジュールの組み合わせおよび当該モジュール間の前記基板の 移動順序からなる搬送レシピが互いに等しい複数の前記ロッ トの前記 搬送スケジュールを前記搬送制御テーブルに設定するとき、 特定の前記 モジュールに対する出入りの時間が後続の前記口ッ トのすべての前記 基板において等しくなるように、 後続の当該ロッ卜の前記搬送スケジュ ールの開始タイミングを、 最適な開始タイミングから意図的に遅らせる 機能をさらに備える基板処理システム。
5 . 請求項 1項に記載の基板処理システムにおいて、 前記搬送制 御テーブルの設定内容を可視化して表示する表示手段を備える基板処 理システム。
6 . 基板が搬入出される複数のモジュールと、 前記基板を前記モ ジュール間において移動させる基板移動機構とを含む基板処理システ ムであって、
前記基板の搬送夕イミングと当該基板が搬入出される前記モジユー ルとの関係を示す搬送スケジュールが格納される搬送制御テーブルと、 口ッ ト単位の複数の前記基板の前記搬送スケジュールを前記搬送制 御テーブル上に生成する機能と、 複数の前記ロットの各々の前記搬送ス ケジュールが干渉しない範囲で、 後続の前記ロットの前記搬送スケジュ ールの開始タイミングを、 先行する前記ロットの終了夕イミングょりも 前に設定する機能と、 前記搬送制御テーブルから読み出された前記搬送 スケジュールに基づいて前記基板移動機構を制御する機能とを含む制 御手段と
を具備する基板処理システム。
7 . 請求項 6に記載の基板処理システムにおいて、 前記搬送制御 テーブルは、 所定の周期で前記基板の搬送動作が行われる搬送夕イミン グが設定される時間軸と、 前記基板が搬入出される前記モジュールが配 列される搬送フロー軸とからなる二次元テーブルで構成され、 前記搬送 スケジュールは、 前記二次元テーブルにおいて特定の前記搬送タイミン グおよび前記モジュールを指定して特定される単位記憶領域に対して 前記モジュールに出入りする個々の前記基板の識別情報を設定するこ とで生成される基板処理システム。
8 . 請求項 6に記載の基板処理システムにおいて、 前記制御手段 は、 前記モジュールの組み合わせおよび当該モジュール間の前記基板の 移動順序からなる搬送レシピが互いに等しい複数の前記ロッ トの前記 搬送スケジュールを前記搬送制御テーブルに設定するとき、 前記搬送レ シピ内の個々の前記モジュール毎に前詰めに前記搬送スケジュールを 設定する機能をさらに備える基板処理システム。
9 . 請求項 6に記載の基板処理システムにおいて、 前記制御手段 は、 前記モジュールの組み合わせおよび当該モジュール間の前記基板の 移動順序からなる搬送レシピが互いに等しい複数の前記ロッ トの前記 搬送スケジュールを前記搬送制御テーブルに設定するとき、 特定の前記 モジュールに対する出入りの時間が後続の前記ロッ 卜のすべての前記 基板において等しくなるように、 後続の当該ロットの前記搬送スケジュ ールの開始夕イミングを、 最適な開始タイミングから意図的に遅らせる 機能をさらに備える基板処理システム。
1 0 . 請求項 6に記載の基板処理システムにおいて、 前記搬送制 御テーブルの設定内容を可視化して表示する表示手段を備える基板処 理システム。
1 1 . 基板が搬入出される複数のモジュールと、 前記基板を前記 モジュール間において移動させる基板移動機構とを含む基板処理シス テムであって、
所定の周期で前記基板の搬送動作が行われる搬送タイミングが設定 される時間軸および前記基板が搬入出される前記モジュールが配列さ れる搬送フロー軸からなる搬送制御テ一ブルと、
前記搬送制御テーブル上において、 特定の前記搬送タイミングおよび 前記モジユールを指定して特定されるセルに対して前記モジュールに 出入りする個々の前記基板の識別情報を設定することでロッ ト単位の 複数の前記基板の前記搬送スケジュールを生成する機能と、 前記搬送制 御テーブル上に設定された複数の前記ロッ 卜の各々の前記搬送スケジ ユールに含まれる前記セル群が構成する図形の輪郭が干渉しない範囲 で、 後続の前記ロッ卜の前記搬送スケジュールに含まれる前記セル群全 体を、 前記時間軸方向に前詰めに移動させる機能と、 前記搬送制御テ一 ブルから前記搬送夕イミング毎に読み出された前記搬送スケジュール に基づいて前記基板移動機構を制御する機能を含む制御手段と
を具備する基板処理システム。
1 2 . 半導体基板に対してレジスト塗布を行うレジスト塗布モジ ユールと、 前記半導体基板に塗布されたレジストの現像を行う現像モジ ユールと、 前記半導体基板に対する疎水化処理、 加熱処理、 冷却処理、 保持処理のいずれかを行う処理モジュールと、 前記半導体基板を前記モ ジュール間において移動させる基板移動機構とを含む基板処理システ ムであって、
所定の周期で前記半導体基板の搬送動作が行われる搬送夕イミング が設定される時間軸および前記半導体基板が搬入出される前記モジュ ールが配列される搬送フロー軸からなる搬送制御テーブルと、
前記搬送制御テーブル上において、 特定の前記搬送タイミングおよび 前記モジュールを指定して特定されるセルに対して前記モジュールに 出入りする個々の前記半導体基板の識別情報を設定することでロッ ト 単位の複数の前記半導体基板の前記搬送スケジュールを生成する機能 と、 前記搬送制御テーブル上に設定された複数の前記ロットの各々の前 記搬送スケジュールに含まれる前記セル群が構成する図形の輪郭が干 渉しない範囲で、 後続の前記ロットの前記搬送スケジュールに含まれる 前記セル群全体を、 前記時間軸方向に前詰めに移動させる機能と、 前記 搬送制御テーブルから前記搬送タイミング毎に読み出された前記搬送 スケジュールに基づいて前記基板移動機構を制御する機能を含む制御 手段と
を具備する基板処理システム。
1 3 . 基板が搬入出される複数のモジュールと、 前記基板を前記 モジュール間において移動させる基板移動機構とを含む基板処理シス テムの制御方法であって、
前記基板の搬送タイミングと当該基板が搬入出される前記モジユー ルとの関係を示す搬送スケジュールが格納される搬送制御テーブル上 に、 ロット単位の複数の前記基板の前記搬送スケジュールを生成するス テツプと、
前記搬送制御テ一ブルから読み出された前記搬送スケジュールに基 づいて前記基板移動機構を制御するステップと
を具備する基板処理システムの制御方法。
1 4 . 請求項 1 3に記載の基板処理システムの制御方法において, 前記搬送制御テーブルは、 所定の周期で前記基板の搬送動作が行われる 搬送夕イミングが設定される時間軸と、 前記基板が搬入出される前記モ ジュールが配列される搬送フロー軸とからなる二次元テ一ブルで構成 され、
前記二次元テーブルにおいて特定の前記搬送タイミングおよび前記 モジュールを指定して特定される単位記憶領域に対して前記モジユー ルに出入りする個々の前記基板の識別情報を設定することで前記搬送 スケジュールを生成する。
1 5 . 請求項 1 3に記載の基板処理システムの制御方法において、 前記モジュールの組み合わせおよび当該モジュール間の前記基板の移 動順序からなる搬送レシピが互いに等しい複数の前記ロットの前記搬 送スケジュールを前記搬送制御テーブルに設定するとき、 前記搬送レシ ピ内の個々の前記モジユール毎に前詰めに前記搬送スケジュールを設 定する。
1 6 . 請求項 1 3に記載の基板処理システムの制御方法において、 前記モジュールの組み合わせおよび当該モジュール間の前記基板の移 動順序からなる搬送レシピが互いに等しい複数の前記ロットの前記搬 送スケジュールを前記搬送制御テーブルに設定するとき、 特定の前記モ ジュールに対する出入りの時間が後続の前記ロッ トのすべての前記基 板において等しくなるように、 後続の当該ロットの前記搬送スケジユー ルの開始夕イミングを、 最適な開始タイミングから意図的に遅らせる。
1 7 . 請求項 1 3に記載の基板処理システムの制御方法において, 前記搬送制御テーブルの内容を可視化して表示する。
1 8 . 基板が搬入出される複数のモジュールと、 前記基板を前記 モジュール間において移動させる基板移動機構とを含む基板処理シス テムの制御方法であって、
前記基板の搬送タイミングと当該基板が搬入出される前記モジユー ルとの関係を示す搬送スケジュールが格納される搬送制御テーブル上 に、 ロット単位の複数の前記基板の前記搬送スケジュールを生成するス テツフと、
前記搬送制御テーブル上に設定された複数の前記ロッ トの各々の前 記搬送スケジュールが干渉しない範囲で、 後続の前記ロットの前記搬送 スケジュールの開始夕イミングを、 先行する前記ロットの終了タイミン グょりも前に移動させるステップと、
前記搬送制御テーブルから読み出された前記搬送スケジュールに基 づいて前記基板移動機構を制御するステップと
を具備する基板処理システムの制御方法。
1 9 . 請求項 1 8に記載の基板処理システムの制御方法において、 前記搬送制御テーブルは、 所定の周期で前記基板の搬送動作が行われる 搬送タイミングが設定される時間軸と、 前記基板が搬入出される前記モ ジュールが配列される搬送フロー軸とからなる二次元テーブルで構成 され、
前記二次元テ一ブルにおいて特定の前記搬送タイミングおよび前記 モジユールを指定して特定される単位記憶領域に対して前記モジュ一 ルに出入りする個々の前記基板の識別情報を設定することで前記搬送 スケジュールを生成する。
2 0 . 請求項 1 8に記載の基板処理システムの制御方法において， 前記モジュールの組み合わせおよび当該モジュール間の前記基板の移 動順序からなる搬送レシピが互いに等しい複数の前記ロットの前記搬 送スケジュールを前記搬送制御テ一ブルに設定するとき、 前記搬送レシ ピ内の個々の前記モジユール毎に前詰めに前記搬送スケジュールを設 定する。
2 1 . 請求項 1 8に記載の基板処理システムの制御方法において， 前記モジュールの組み合わせおよび当該モジュール間の前記基板の移 動順序からなる搬送レシピが互いに等しい複数の前記ロットの前記搬 送スケジュールを前記搬送制御テーブルに設定するとき、 特定の前記モ ジュールに対する出入りの時間が後続の前記ロットのすべての前記基 板において等しくなるように、 後続の当該口ッ トの前記搬送スケジユー ルの開始夕イミングを、 最適な開始タイミングから意図的に遅らせる。
2 2 . 請求項 1 8に記載の基板処理システムの制御方法において、 前記搬送制御テーブルの内容を可視化して表示する。
2 3 . 基板が搬入出される複数のモジュールと、. 前記基板を前記 モジュール間において移動させる基板移動機構とを含む基板処理シス テムの制御方法であって、
所定の周期で前記基板の搬送動作が行われる搬送タイミングが設定 される時間軸および前記基板が搬入出される前記モジュールが配列さ れる搬送フロー軸からなる搬送制御テーブル上において、 特定の前記搬 送夕イミングおよび前記モジュールを指定して特定されるセルに対し て前記モジュールに出入りする個々の前記基板の識別情報を設定する ことでロッ ト単位の複数の前記基板の前記搬送スケジュールを生成す るステップと、
前記搬送制御テーブル上に設定された複数の前記ロットの各々の前 記搬送スケジュールに含まれる前記セル群が構成する図形の輪郭が干 渉しない範囲で、 後続の前記ロットの前記搬送スケジュールに含まれる 前記セル群全体を、 前記時間軸方向に前詰めに移動させるステップと、 前記搬送制御テーブルから前記搬送タイミング毎に読み出された前 記搬送スケジュールに基づいて前記基板移動機構を制御するステツプ と
を具備する基板処理システムの制御方法。
2 4 . 半導体基板に対してレジスト塗布を行うレジスト塗布モジ ユールと、 前記半導体基板に塗布されたレジストの現像を行う現像モジ ユールと、 前記半導体基板に対する疎水化処理、 加熱処理、 冷却処理、 保持処理のいずれかを行う処理モジュールと、 前記半導体基板を前記モ ジュール間において移動させる基板移動機構とを含む基板処理システ ムの制御方法であって、 00 所定の周期で前記半導体基板の搬送動作が行われる搬送夕イミング が設定される時間軸および前記半導体基板が搬入出される前記モジュ —ルが配列される搬送フロー軸からなる搬送制御テ一ブル上において、 特定の前記搬送夕イミングおよび前記モジュールを指定して特定され るセルに対して前記モジュールに出入りする個々の前記半導体基板の 識別情報を設定することでロッ卜単位の複数の前記半導体基板の前記 搬送スケジュールを生成するステツプと、
前記搬送制御テーブル上に設定された複数の前記ロッ 卜の各々の前 記搬送スケジュールに含まれる前記セル群が構成する図形の輪郭が干 渉しない範囲で、 後続の前記ロッ トの前記搬送スケジュールに含まれる 前記セル群全体を、 前記時間軸方向に前詰めに移動させるステップと、 前記搬送制御テーブルから前記搬送夕イミング毎に読み出された前 記搬送スケジュールに基づいて前記基板移動機構を制御するステップ と
を具備する基板処理システムの制御方法。
2 5 . 基板が搬入出される複数のモジュールと、 前記基板を前記 モジュール間において移動させる基板移動機構と、 前記モジュールおよ び前記基板移動機構を制御するコンピュータとを含む基板処理システ ムの制御プログラムであって、
前記コンピュータに、
前記基板の搬送タイミングと当該基板が搬入出される前記モジユー ルとの関係を示す搬送スケジュールが格納される搬送制御テーブル上 に、 ロット単位の複数の前記基板の前記搬送スケジュールを生成するス テツプと、
前記搬送制御テーブルから読み出された前記搬送スケジュールに基 づいて前記基板移動機構を制御するステップと を実行させる制御プログラム。
2 6 . 基板が搬入出される複数のモジュールと、 前記基板を前記 モジュール間において移動させる基板移動機構と、 前記モジュールおよ び前記基板移動機構を制御するコンピュータとを含む基板処理システ ムの制御プログラムであって、
前記コンピュータに、
前記基板の搬送夕イミングと当該基板が搬入出される前記モジユー ルとの関係を示す搬送スケジュールが格納される搬送制御テーブル上 に、 ロット単位の複数の前記基板の前記搬送スケジュールを生成するス テツプと、
前記搬送制御テーブル上に設定された複数の前記ロットの各々の前 記搬送スケジュールが干渉しない範囲で、 後続の前記ロットの前記搬送 スケジュールの開始タイミングを先行する前記ロッ トの終了タイミン グょりも前に移動させるステップと、
前記搬送制御テーブルから読み出された前記搬送スケジュールに基 づいて前記基板移動機構を制御するステップと
を実行させる制御プログラム。
2 7 . 基板が搬入出される複数のモジュールと、 前記基板を前記 モジュール間において移動させる基板移動機構と、 前記モジュールおよ び前記基板移動機構を制御するコンピュータとを含む基板処理システ ムの制御プログラムが格納されたコンピュータ読み取り可能な記憶媒 体であって、
前記コンピュータに、
前記基板の搬送夕イミングと当該基板が搬入出される前記モジュ一 ルとの関係を示す搬送スケジュールが格納される搬送制御テーブル上 に、 ロット単位の複数の前記基板の前記搬送スケジュールを生成するス テツプと、
前記搬送制御テーブルから読み出された前記搬送スケジュールに基 づいて前記基板移動機構を制御するステップと
を実行させる制御プログラムが格納された記憶媒体。
2 8 . 基板が搬入出される複数のモジュールと、 前記基板を前記 モジュール間において移動させる基板移動機構と、 前記モジュールおよ び前記基板移動機構を制御するコンピュータとを含む基板処理システ ムの制御プログラムが格納されたコンピュータ読み取り可能な記憶媒 体であって、
前記コンピュータに、
前記基板の搬送夕イミングと当該基板が搬入出される前記モジユー ルとの関係を示す搬送スケジュールが格納される搬送制御テーブル上 に、 ロット単位の複数の前記基板の前記搬送スケジュールを生成するス テツプと、
前記搬送制御テーブル上に設定された複数の前記ロッ 卜の各々の前 記搬送スケジュールが干渉しない範囲で、 後続の前記ロットの前記搬送 スケジュールの開始タイミングを先行する前記ロッ トの終了タイミン グょりも前に移動させるステップと、
前記搬送制御テーブルから読み出された前記搬送スケジュールに基 づいて前記基板移動機構を制御するステップと
を実行させる制御プログラムが格納された記憶媒体。
PCT/JP2004/004383 2003-04-02 2004-03-26 基板処理システムおよびその制御方法、制御プログラム、記憶媒体 WO2004090972A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US10/551,225 US7729798B2 (en) 2003-04-02 2004-03-26 Substrate processing system, and method of control therefor, control program, and storage medium

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003099350A JP4233908B2 (ja) 2003-04-02 2003-04-02 基板処理システム
JP2003-099350 2003-04-02

Publications (1)

Publication Number Publication Date
WO2004090972A1 true WO2004090972A1 (ja) 2004-10-21

Family

ID=33156695

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2004/004383 WO2004090972A1 (ja) 2003-04-02 2004-03-26 基板処理システムおよびその制御方法、制御プログラム、記憶媒体

Country Status (5)

Country Link
US (1) US7729798B2 (ja)
JP (1) JP4233908B2 (ja)
KR (1) KR100994856B1 (ja)
CN (1) CN100539064C (ja)
WO (1) WO2004090972A1 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8078311B2 (en) * 2004-12-06 2011-12-13 Tokyo Electron Limited Substrate processing apparatus and substrate transfer method adopted in substrate processing apparatus
JP2008034746A (ja) * 2006-07-31 2008-02-14 Tokyo Electron Ltd 塗布、現像装置、その方法及び記憶媒体
KR100887011B1 (ko) * 2007-06-25 2009-03-04 주식회사 동부하이텍 반도체 제조 공정에서의 수율 분석 시스템 및 방법
JP5006122B2 (ja) 2007-06-29 2012-08-22 株式会社Ｓｏｋｕｄｏ 基板処理装置
KR101012249B1 (ko) * 2007-07-10 2011-02-08 다이닛뽕스크린 세이조오 가부시키가이샤 기판처리장치의 스케줄작성방법 및 그 프로그램
JP5022302B2 (ja) * 2007-07-10 2012-09-12 大日本スクリーン製造株式会社 基板処理装置のスケジュール作成方法及びそのプログラム
JP5318403B2 (ja) 2007-11-30 2013-10-16 株式会社Ｓｏｋｕｄｏ 基板処理装置
JP5128918B2 (ja) 2007-11-30 2013-01-23 株式会社Ｓｏｋｕｄｏ 基板処理装置
JP4886669B2 (ja) * 2007-12-12 2012-02-29 大日本スクリーン製造株式会社 基板処理装置
JP5179170B2 (ja) * 2007-12-28 2013-04-10 株式会社Ｓｏｋｕｄｏ 基板処理装置
JP5001828B2 (ja) 2007-12-28 2012-08-15 株式会社Ｓｏｋｕｄｏ 基板処理装置
JP5294681B2 (ja) * 2008-04-28 2013-09-18 東京エレクトロン株式会社 基板処理装置及びその基板搬送方法
JP4640469B2 (ja) 2008-08-11 2011-03-02 東京エレクトロン株式会社 塗布、現像装置、その方法及び記憶媒体
JP2010045190A (ja) * 2008-08-12 2010-02-25 Tokyo Electron Ltd 加熱システム、塗布、現像装置及び塗布、現像方法並びに記憶媒体
DE102009013353B3 (de) * 2009-03-16 2010-10-07 Siemens Aktiengesellschaft Verfahren zur Bestimmung von Rüstungen für konstante Tische von Bestückautomaten
US8655472B2 (en) * 2010-01-12 2014-02-18 Ebara Corporation Scheduler, substrate processing apparatus, and method of transferring substrates in substrate processing apparatus
JP2014067910A (ja) * 2012-09-26 2014-04-17 Tokyo Electron Ltd 塗布膜形成装置、塗布膜形成方法、塗布、現像装置、塗布、現像方法及び記憶媒体
JP6003859B2 (ja) 2013-09-18 2016-10-05 東京エレクトロン株式会社 塗布、現像装置、塗布、現像方法及び記憶媒体
WO2017026928A1 (en) 2015-08-07 2017-02-16 Telefonaktiebolaget Lm Ericsson (Publ) Differentiated positioning
US10698392B2 (en) * 2018-06-22 2020-06-30 Applied Materials, Inc. Using graphics processing unit for substrate routing and throughput modeling

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08153765A (ja) * 1994-04-08 1996-06-11 Dainippon Screen Mfg Co Ltd 基板処理装置
JPH09181143A (ja) * 1995-12-26 1997-07-11 Dainippon Screen Mfg Co Ltd 基板処理装置
JPH1145926A (ja) * 1997-07-25 1999-02-16 Dainippon Screen Mfg Co Ltd 基板処理装置
JP2001345241A (ja) * 2000-05-31 2001-12-14 Tokyo Electron Ltd 基板処理システム及び基板処理方法
JP2002506285A (ja) * 1998-03-03 2002-02-26 アプライド マテリアルズ インコーポレイテッド マルチチャンバ半導体ウェハ加工システムでウェハを順序付けるための方法および装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100198477B1 (ko) 1994-04-08 1999-06-15 이시다 아키라 기판처리장치 및 방법
JP2001351848A (ja) * 2000-06-07 2001-12-21 Tokyo Electron Ltd 基板処理システム及び基板処理方法
US6535784B2 (en) * 2001-04-26 2003-03-18 Tokyo Electron, Ltd. System and method for scheduling the movement of wafers in a wafer-processing tool

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08153765A (ja) * 1994-04-08 1996-06-11 Dainippon Screen Mfg Co Ltd 基板処理装置
JPH09181143A (ja) * 1995-12-26 1997-07-11 Dainippon Screen Mfg Co Ltd 基板処理装置
JPH1145926A (ja) * 1997-07-25 1999-02-16 Dainippon Screen Mfg Co Ltd 基板処理装置
JP2002506285A (ja) * 1998-03-03 2002-02-26 アプライド マテリアルズ インコーポレイテッド マルチチャンバ半導体ウェハ加工システムでウェハを順序付けるための方法および装置
JP2001345241A (ja) * 2000-05-31 2001-12-14 Tokyo Electron Ltd 基板処理システム及び基板処理方法

Also Published As

Publication number Publication date
US7729798B2 (en) 2010-06-01
JP4233908B2 (ja) 2009-03-04
JP2004311511A (ja) 2004-11-04
KR20060002894A (ko) 2006-01-09
US20060228195A1 (en) 2006-10-12
CN1799135A (zh) 2006-07-05
CN100539064C (zh) 2009-09-09
KR100994856B1 (ko) 2010-11-16

Similar Documents

Publication Publication Date Title
WO2004090972A1 (ja) 基板処理システムおよびその制御方法、制御プログラム、記憶媒体
JP4087328B2 (ja) 塗布、現像装置及び塗布、現像装置の運転方法
KR100300614B1 (ko) 레지스트도포/현상장치및피처리체의처리장치
US8702370B2 (en) Substrate transfer method for performing processes including photolithography sequence
TWI416593B (zh) 塗布顯影裝置及塗布顯影裝置之控制方法與記憶媒體
US7880859B2 (en) Substrate processing system and substrate processing method
WO2004049408A1 (ja) 基板処理システム、塗布現像装置及び基板処理装置
JP5223778B2 (ja) 基板処理装置、基板処理方法及び記憶媒体
JP2009021275A (ja) 基板処理装置
US8046095B2 (en) Substrate processing system and substrate transfer method
WO2005101485A1 (ja) 基板処理装置及び基板処理方法
JP4957426B2 (ja) 塗布、現像装置及び塗布、現像装置の運転方法並びに記憶媒体
JP2007266050A (ja) 基板処理装置のスケジュール実行方法及びそのプログラム
JP4018965B2 (ja) 基板処理装置
JP2982038B2 (ja) 被処理体の処理のスケジューリング方法及びその装置
US7191033B2 (en) Substrate processing apparatus and substrate processing method
JP2019021934A (ja) 基板搬送方法
JP4496073B2 (ja) 基板処理装置及び基板処理方法
JP5348290B2 (ja) 基板処理装置、基板処理方法及び記憶媒体
JP4640469B2 (ja) 塗布、現像装置、その方法及び記憶媒体
JP4606159B2 (ja) 基板処理装置、基板処理方法、コンピュータプログラム及び記憶媒体
JP2982039B2 (ja) 処理方法及びその処理装置
JP2022029637A (ja) 基板処理装置及び搬送スケジュール作成方法
JP2004319768A (ja) 基板処理装置
JP2003031453A (ja) 基板処理装置のスケジュール作成方法及びそのプログラム

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2006228195

Country of ref document: US

Ref document number: 10551225

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 1020057018481

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 20048153980

Country of ref document: CN

WWP Wipo information: published in national office

Ref document number: 1020057018481

Country of ref document: KR

DPEN Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed from 20040101)
122 Ep: pct application non-entry in european phase
WWP Wipo information: published in national office

Ref document number: 10551225

Country of ref document: US