KR100887011B1 - 반도체 제조 공정에서의 수율 분석 시스템 및 방법 - Google Patents

Abstract

본 발명은 반도체 제조 공정에서의 수율 분석 기술에 관한 것으로, 다수 웨이퍼의 로트 번호 및 수율 정보가 입력되면, 입력되는 웨이퍼 로트 번호 및 수율 정보를 기반으로 선형 회기식을 추출하고, 선형 회기식을 반영한 아웃라이어 바운더리가 설정되면 선형 회기식을 반영한 아웃라이어 웨이퍼를 추출하며, 아웃라이어 웨이퍼의 매칭 비율이 반영된 아웃라이어 웨이퍼로 이상경향 모드를 추출하는 것을 특징으로 한다. 본 발명에 의하면, 반도체 제조 공정에서 로트 단위의 웨이퍼의 수율 분포의 경향성을 반영하여 아웃라이어 웨이퍼의 추출 정확성을 높일 수 있으며, 수율 분포의 기울기가 반영된 아웃라이어 웨이퍼 추출을 통해 배수성/연속성을 정의함으로써 아웃라이어 웨이퍼의 그룹핑(grouping)이 용이하다는 효과가 있다.

수율, 아웃라이어, 선형 회기식

Description

반도체 제조 공정에서의 수율 분석 시스템 및 방법{METHOD AND SYSTEM FOR ANALYSING YIELD IN SEMICONDUCTOR FABRICATION PROCESS}

도 1은 본 발명의 일 관점에 따른 반도체 제조 공정에서의 수율 분석 시스템에 대한 구성 블록도,

도 2a 및 도 2b는 종래 아웃라이어(outlier) 웨이퍼 추출 결과와 본 발명에 따른 아웃라이어 웨이퍼 추출 결과를 비교한 그래프,

도 3은 본 발명의 다른 관점에 따른 반도체 제조 공정에서의 수율 분석 방법에 대한 흐름도.

<도면의 주요부분에 대한 부호의 설명>

100 : 데이터 입력부 102 : 선형 회기식 추출부

104 : 아웃라이어 바운더리(outlier boundary) 설정부

106 : 아웃라이어 웨이퍼 추출부 108 : 이상경향 모드 추출부

110 : 매칭 비율 입력부 112 : 데이터 출력부

본 발명은 반도체 제조 공정에서의 수율 분석 기술에 관한 것으로, 특히 특 정 이상경향을 반영하여 보다 명확한 수율저하 원인을 제시하는데 적합한 반도체 제조 공정에서의 수율 분석 시스템 및 방법에 관한 것이다.

반도체 기술이 고도화됨에 따라 소자 설계 기술 및 단위공정 기술의 개발과 더불어 공정 관리의 중요성이 대두되고 있다. 특히, 반도체 생산의 수율을 향상시키기 위해서는 공정기술의 혁신을 통한 소자 불량률을 최소화하는 작업이 필수불가결의 요소가 된다.

이에 따라, 최적화된 공정 기술의 개발 및 생산 공정 중에 웨이퍼 상에 산재하여 발생되는 다양한 결함들을 검출하고, 이를 분석하여 제조 장비의 최적 공정 설정을 위한 자료로서 사용하는 일련의 과정이 요구된다.

반도체 제조 공정은 크게 전 공정, 후 공정 및 테스트 공정으로 구분되는데, 상기 전 공정은 제조 공정(Fabrication Process)이라고도 불리며, 단결정 실리콘 재질의 웨이퍼에 집적회로의 패턴을 형성하는 공정이다. 상기 후 공정은 어셈블리(Assembly) 공정이라고도 불리며, 상기 웨이퍼를 각각의 칩들로 분리시키고 외부 장치와 전기적 신호의 연결이 가능하도록 칩에 도전성의 리드(lead)나 볼(ball)을 접속시키고, 칩을 외부 환경으로부터 보호하기 위한 에폭시 수지와 같은 수지로 몰딩(molding)시킴으로써 집적회로 패키지를 형성하는 공정이다. 상기 테스트 공정은 상기 집적회로 패키지가 정상적으로 동작하는지 여부를 테스트하여 양품과 불량품을 선별하는 공정이다.

한편, 반도체 제조 공정에서는, 제조 공정이 완료된 후 로트(lot) 단위의 웨이퍼의 수율 정보를 바탕으로 아웃라이어(outlier) 웨이퍼를 추출한다. 아웃라이 어 웨이퍼라 함은, 웨이퍼 로트 번호, 수율 정보 등을 입력변수로 하여 추출되는 수율 분석 데이터를 의미하며, 이러한 아웃라이어 웨이퍼를 참조로 수율이 급격히 떨어지는 웨이퍼를 로트 단위로 파악하여 수율 저하에 대한 문제를 분석할 수 있다.

그런데 종래에는, 아웃라이어 웨이퍼의 추출 로직(logic)이 단순하기 때문에 아웃라이어 웨이퍼의 추출 정확성이 떨어질 수 있다. 예컨대, 각 로트 단위의 웨이퍼의 수율 분포의 경향성(tendency)을 전혀 고려하고 있지 않기 때문에, 웨이퍼 수율 분포를 정확히 파악하기가 용이하지 않다는 문제가 있다.

즉, 수율 분포는 일반적으로 일정 기울기의 경향을 갖는데, 종래에는 이러한 기울기를 고려치 않고 아웃라이어 바운더리를 일률적으로 설정하기 때문에 정상 수율의 웨이퍼도 이상 수율의 웨이퍼로 잘못 오인하는 경우가 빈번하게 발생할 수 있다.

본 발명은 상술한 종래 기술의 문제를 해결하기 위한 것으로, 반도체 제조 공정에서 로트 단위의 웨이퍼의 수율 분포의 경향성을 반영하여 아웃라이어 웨이퍼의 추출 정확성을 높일 수 있는 반도체 제조 공정에서의 수율 분석 시스템 및 방법을 제공하는데 그 목적이 있다.

본 발명의 다른 목적은, 수율 분포의 기울기가 반영된 아웃라이어 웨이퍼 추출을 통해 배수성/연속성을 정의함으로써 아웃라이어 웨이퍼의 그룹핑(grouping)이 용이한 반도체 제조 공정에서의 수율 분석 시스템 및 방법을 제공하는데 있다.

상기 목적을 달성하기 위한 본 발명의 일 관점에 따르면, 다수 웨이퍼의 로트 번호 및 수율 정보가 입력되는 데이터 입력부와, 상기 데이터 입력부를 통해 입력되는 웨이퍼의 로트 번호 및 수율 정보를 기반으로 각 로트 단위의 웨이퍼의 수율 분포의 경향성을 고려한 선형 회기식을 추출하는 선형 회기식 추출부와, 상기 추출되는 선형 회기식을 반영한 아웃라이어 바운더리에 따라 아웃라이어 웨이퍼를 추출하는 아웃라이어 웨이퍼 추출부와, 아웃라이어 웨이퍼의 매칭 비율이 반영된 아웃라이어 웨이퍼로 이상 경향 모드를 추출하는 이상경향 모드 추출부를 포함하는 반도체 제조 공정에서의 수율 분석 시스템을 제공한다.

본 발명의 목적을 달성하기 위한 다른 관점에 따르면, 반도체 제조 공정에서의 수율 분석 방법으로서, 다수 웨이퍼의 로트 번호 및 수율 정보가 입력되면 상기 입력되는 웨이퍼 로트 번호 및 수율 정보를 기반으로 선형 회기식을 추출하는 단계와, 상기 선형 회기식을 반영한 아웃라이어 바운더리가 설정되면 상기 선형 회기식을 반영한 아웃라이어 웨이퍼를 추출하는 단계와, 아웃라이어 웨이퍼의 매칭 비율이 반영된 아웃라이어 웨이퍼로 이상 경향 모드를 추출하는 단계를 포함하는 반도체 제조 공정에서의 수율 분석 방법을 제공한다.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세하게 설명하고자 한다.

도 1은 본 발명의 일 관점에 따른 도 1은 본 발명의 일 관점에 따른 반도체 제조 공정에서의 수율 분석 시스템에 대한 구성 블록도로서, 데이터 입력부(100), 선형 회기식 추출부(102), 아웃라이어(outlier) 바운더리 설정부(104), 아웃라이어 웨이퍼 추출부(106), 이상경향 모드 추출부(108), 매칭 비율 입력부(110), 데이터 출력부(112)를 포함한다.

도 1에 도시한 바와 같이, 데이터 입력부(100)는 다수 웨이퍼의 로트 번호 및 수율 정보를 입력하기 위한 사용자 인터페이스 수단으로서, 상기 입력되는 웨이퍼의 로트 번호 및 수율 정보는 최초 결정되는 각 로트별 웨이퍼에 대한 정보를 일컫는다.

선형 회기식 추출부(102)는 상기 데이터 입력부(100)를 통해 입력되는 웨이퍼의 로트 번호 및 수율 정보를 기반으로 각 로트 단위의 웨이퍼의 수율 분포의 경향성을 고려한 선형 회기식을 추출한다.

아웃라이어 바운더리 설정부(104)는 상기 추출되는 선형 회기식을 반영하여 웨이퍼 로트별로 아웃라이어 바운더리를 범위를 다이나믹하게 설정할 수 있게 한다.

아웃라이어 웨이퍼 추출부(106)는 상기 선형 회기식 추출부(102)를 통해 추출되는 선형 회기식과 상기 아웃라이어 바운더리 설정부(104)를 통해 설정되는 아웃라이어 바운더리에 따라 아웃라이어 웨이퍼를 추출한다.

본 실시예에 따른 이상경향 모드 추출부(108)는 아웃라이어 웨이퍼의 매칭 비율이 반영된 아웃라이어 웨이퍼로 이상경향 모드를 추출하는 역할을 한다. 즉, 아웃라이어 웨이퍼 추출부(106)를 통한 선형 회기식이 반영된 아웃라이어 웨이퍼에 임의의 매칭 비율이 입력되면 이러한 매칭 비율이 반영된 아웃라이어 웨이퍼로 이 상경향 모드를 추출한다.

또한, 이상경향 모드 추출부(108)는, 상기 아웃라이어 바운더리에 포함되는 웨이퍼 로트 번호의 매칭 비율에 따라 배수성 및 연속성을 정의하는 것을 특징으로 한다.

매칭 비율 입력부(110)는 사용자에 의해 입력되는 임의의 매칭 비율을 상기 이상경향 모드 추출부(108)로 인가하는 역할을 하며, 이러한 매칭 비율에 의한 배수성/연속성 정의에 의해 아웃라이어 웨이퍼의 그루핑(grouping)이 가능하다. 이를 하기 [표 1]을 참조하여 예시적으로 설명한다.

[표 1]에 나타난 바와 같이, 추출되는 아웃라이어 웨이퍼가 2배수 특성을 가질 경우, 사용자가 매칭 비율을 4개로 설정했을 때에는 2배수의 아웃라이어 웨이퍼에서 2,4,6,8번의 로트번호를 갖는 웨이퍼까지만 파악되면 해당 아웃라이어 웨이퍼를 2배수로 최종 정의할 수 있다.

매칭 비율을 높일 경우, 예컨대 매칭 비율을 6개로 설정한 경우에는 아웃라이어 웨이퍼의 6번째 로트번호까지 배수 특성을 파악한 후 최종 배수를 정의할 수 있으며, 매칭 비율을 낮출 경우, 예컨대 매칭 비율을 2개로 설정한 경우에는 아웃라이어 웨이퍼의 2번째 로트번호까지 배수 특성을 파악한 후 최종 배수를 정의할 수 있다.

매칭 비율을 높일 때에는 아웃라이어 웨이퍼의 배수성 파악이 보다 정확해 지며, 매칭 비율을 낮출 때에는 정확성면에서는 떨어질 수 있으나 아웃라이어 웨이퍼의 배수성에 대한 그루핑을 용이하게 예상할 수 있다.

만일, 이와 같은 매칭 비율 입력 과정이 없다면, 초기 2,4,6,8번의 웨이퍼가 2배수 특성을 갖더라도 이후 추출되는 아웃라이어 웨이퍼가 2배수 특성을 갖지 않을 경우에는 해당 아웃라이어 웨이퍼를 2배수로 정의할 수 없게 된다.

한편, 데이터 출력부(112)는 상기 이상경향 모드 추출부(108)를 통해 최종 추출되는 아웃라이어 웨이퍼 정보, 웨이퍼 로트, 배수성/연속성 정보 등을 최종 출력하는 역할을 한다.

도 2a 및 도 2b는 종래 아웃라이어 웨이퍼 추출 결과와 본 발명에 따른 아웃라이어 웨이퍼 추출 결과를 비교한 그래프이다.

먼저, 도 2a에서 알 수 있듯이, 일반적인 수율 분포는 일정 기울기의 경향을 갖는데, 종래에는 이러한 기울기를 고려치 않고 아웃라이어 바운더리(A)를 일률적으로 설정하기 때문에 정상 수율의 웨이퍼도 이상 수율의 웨이퍼로 잘못 오인하는 경우가 빈번하게 발생할 수 있다.

즉, 도 2a에서 도면부호 F는 일정 기울기의 경향을 갖는 정상 수율의 웨이퍼 로트지만, 종래의 아웃라이어 바운더리(A)는 이와 같은 기울기를 고려하지 않았기 때문에 도면부호 F의 웨이퍼(로트 번호 19, 20, 23의 웨이퍼)를 비정상적인 수율을 갖는 웨이퍼로 파악하는 오류를 범하게 된다.

예컨대, 실제적으로 로트 번호 1, 8, 18, 24의 웨이퍼만이 정상적인 수율 분포(기울기를 갖는 실선)에서 벗어나 있고, 로트 번호 19, 20, 23의 웨이퍼는 정상적인 수율 분포에 근접해 있기 때문에, 로트 번호 1, 8, 18, 24의 웨이퍼만을 아웃라이어 웨이퍼에서 배제시켜야만 하나, 종래에는 로트 번호 1, 8, 18, 19, 20, 23, 24의 웨이퍼가 모두 아웃라이어 바운더리(A)를 벗어난 것으로 판단하여 비정상적인 수율을 갖는 것으로 오인할 수 있는 것이다.

반면, 도 2b에서는 수율 분포의 기울기를 고려하여 아웃라이어 바운더리(A)를 설정할 수 있기 때문에 정확한 아웃라이어 웨이퍼의 추출이 가능하다. 즉, 아웃라이어 바운더리(A)가 수율 분포를 따라 기울기를 갖기 때문에 로트 번호 1, 8, 18, 24의 웨이퍼만을 정상적인 수율 분포(기울기를 갖는 실선)에서 벗어나 있는 것으로 판단할 수 있는 것이다.

이하, 상술한 구성과 함께, 본 발명의 다른 관점에 따른 반도체 제조 공정에서의 수율 분석 과정을 첨부한 도 3의 흐름도를 참조하여 상세히 설명하기로 한다.

도 3에 도시한 바와 같이, 단계(S300)에서는 데이터 입력부(100)를 통해 웨이퍼 로트 번호 및 수율 정보가 선형 회기식 추출부(102)로 입력되는지를 판단하고, 웨이퍼 로트 번호 및 수율 정보가 입력되면 단계(S302)로 진행한다.

단계(S302)에서 선형 회기식 추출부(102)는 상기 입력되는 웨이퍼 로트 번호 및 수율 정보를 기반으로 선형 회기식을 추출해 낸다. 이때의 선형 회기식은, 각 로트 단위의 웨이퍼의 수율 분포의 경향성을 고려한 것이며, 상기 경향성은, 상기 수율 분포의 기울기인 것을 특징으로 한다.

이후 단계(S304)에서는 아웃라이어 바운더리 설정부(104)를 통해 아웃라이어 바운더리가 설정되는지를 판단하고, 아웃라이어 바운더리가 설정되면 단계(S306)로 진행하여 아웃라이어 웨이퍼 추출부(106)를 통해 상기 선형 회기식 추출부(102)의 선형 회기식을 반영한 아웃라이어 웨이퍼를 추출해 낸다.

이때, 단계(S308)에서는 매칭 비율 입력부(110)를 통해 임의의 매칭 비율이 이상경향 모드 추출부(108)로 입력되는지를 판단하고, 임의의 매칭 비율이 입력되면 이상경향 모드 추출부(108)는 단계(S310)로 진행하여 아웃라이어 웨이퍼의 매칭 비율이 반영된 아웃라이어 웨이퍼로 이상경향 모드를 추출해 낸다.

상기 이상경향 모드 추출 단계(S310)는, 상기 아웃라이어 바운더리에 포함되는 웨이퍼 로트 번호의 매칭 비율에 따라 배수성 및 연속성을 정의하는 것을 특징으로 한다.

이렇게 추출되는 이상경향 모드는 최종적으로 데이터 출력부(112)로 제공되며, 데이터 출력부(112)에서는 이상경향 모드에 따른 배수성/연속성 정보, 웨이퍼 로트 정보, 아웃라이어 웨이퍼 정보 등을 출력하게 된다(S312).

이상 설명한 바와 같이, 본 발명은 반도체 제조 공정에서 로트 단위의 웨이퍼의 수율 분포의 경향성을 반영하였으며, 수율 분포의 기울기가 반영된 아웃라이어 웨이퍼 추출을 통해 배수성/연속성을 정의하도록 구현한 것이다.

이상, 본 발명의 실시예에 대해 상세히 기술하였으나 본 발명은 이러한 실시예에 국한되는 것은 아니며, 후술하는 청구범위에 기재된 본 발명의 기술적 사상과 범주내에서 당업자로부터 여러 가지 변형이 가능함은 물론이다.

본 발명에 의하면, 반도체 제조 공정에서 로트 단위의 웨이퍼의 수율 분포의 경향성을 반영하여 아웃라이어 웨이퍼의 추출 정확성을 높일 수 있으며, 수율 분포의 기울기가 반영된 아웃라이어 웨이퍼 추출을 통해 배수성/연속성을 정의함으로써 아웃라이어 웨이퍼의 그룹핑(grouping)이 용이하다는 효과가 있다.

Claims (7)

1. 삭제
2. 삭제
3. 반도체 제조 공정에서의 수율 분석 방법으로서,

   다수 웨이퍼의 로트 번호 및 수율 정보가 입력되면 상기 입력되는 웨이퍼 로트 번호 및 수율 정보를 기반으로 각 로트 단위의 웨이퍼의 수율 분포의 경향성을 고려한 선형 회기식을 추출하는 단계와,

   상기 선형 회기식을 반영한 아웃라이어 바운더리가 설정되면 상기 선형 회기식을 반영한 아웃라이어 웨이퍼를 추출하는 단계와,

   아웃라이어 웨이퍼의 매칭 비율이 반영된 아웃라이어 웨이퍼로 이상경향 모드를 추출하는 단계

   를 포함하는 반도체 제조 공정에서의 수율 분석 방법.
4. 제 3 항에 있어서,

   상기 경향성은, 상기 수율 분포의 기울기인 것을 특징으로 하는 반도체 제조 공정에서의 수율 분석 방법.
5. 삭제
6. 삭제
7. 다수 웨이퍼의 로트 번호 및 수율 정보가 입력되는 데이터 입력부와,

   상기 데이터 입력부를 통해 입력되는 웨이퍼의 로트 번호 및 수율 정보를 기반으로 각 로트 단위의 웨이퍼의 수율 분포의 기울기를 고려한 선형 회기식을 추출하는 선형 회기식 추출부와,

   상기 추출되는 선형 회기식을 반영한 아웃라이어 바운더리에 따라 아웃라이어 웨이퍼를 추출하는 아웃라이어 웨이퍼 추출부와,

   아웃라이어 웨이퍼의 매칭 비율이 반영된 아웃라이어 웨이퍼로 이상경향 모드를 추출하는 이상경향 모드 추출부

   를 포함하는 반도체 제조 공정에서의 수율 분석 시스템.

Images