CN1213460C - 基底处理系统和基底处理方法 - Google Patents

基底处理系统和基底处理方法 Download PDF

Info

Publication number
CN1213460C
CN1213460C CNB011301910A CN01130191A CN1213460C CN 1213460 C CN1213460 C CN 1213460C CN B011301910 A CNB011301910 A CN B011301910A CN 01130191 A CN01130191 A CN 01130191A CN 1213460 C CN1213460 C CN 1213460C
Authority
CN
China
Prior art keywords
time
processing
unit
wafer
processing unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB011301910A
Other languages
English (en)
Other versions
CN1363948A (zh
Inventor
建山正规
宫田亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN1363948A publication Critical patent/CN1363948A/zh
Application granted granted Critical
Publication of CN1213460C publication Critical patent/CN1213460C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67178—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers vertical arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

基底处理系统具有一些处理单元，用于将要处理的晶片传送到每个单元并且从每个单元中取出被处理的晶片的加载/解载部分和用于接收/传送晶片从/到加载/解载部分并且将晶片一个接一个地传送到每个单元的辅助臂机构。通过控制器控制处理单元和辅助臂机构以便于每个单元依据一个周期时间一个接一个地处理晶片，一个周期时间是在通过将时间t1到tn除以每个处理单元的相同单元数“m”而获得的时间t1/m到tn/m中的最大值。控制器设置用于每个处理单元的预等待时间(处理之前)。

Description

基底处理系统和基底处理方法
技术领域
本发明涉及用于给像用在液晶显示器的半导体晶片和玻璃基底这样的一些类型的基底执行一连串处理的基底处理系统和基底处理方法。
背景技术
在用于液晶显示器(LCD基底)和半导体设备等的玻璃基底的制作中，通过光刻术形成微电路图。
在光刻术中通过将抗蚀剂应用到像LCD基底和半导体晶片这样的基底上并且在曝光图形、显影和蚀刻以后形成抗蚀膜来形成电路图。
在最近的用于半导体晶片的大直径的趋势中已经开发了用于处理一些晶片的光刻系统。能够应用抗蚀剂和显影的复杂的处理系统，例如，从磁带卡中一个接一个地取出晶片放入在其中一个接一个地处理晶片并且被处理的晶片一个接一个地返回到磁带卡中的处理单元中。
在这个复杂处理系统中用于每个单元的处理时间称为一个周期。系统不能进行下一个处理直到在每个单元中完成用于一个周期的前面的处理。
因此，在已经完成前面的处理之后将晶片传送到下一个处理单元的复杂处理系统中，由本单元执行的处理易受前面单元执行的处理影响，或者本单元不得不等待前面处理的完成(所谓的等待时间消耗)。
在一连串的处理中，例如，按这样顺序执行的烘干、清洗和显影等，显影过程需要相对长的处理时间。由于长的显影处理时间，用于已经完成烘干和清洗处理的晶片不得不保留在烘干或者清洗单元中以便于等待对前面晶片的显影处理的完成。当这样长时间保留在烘干单元中的时候晶片将被过度烘干。
近来在晶片处理中精确地控制热处理时间。然而，这种用于比控制时间更长的时期的过度烘干改变了通过抗蚀剂形成的图形宽度。因此不能形成想要的图形。
发明内容
为了解决上述问题，本发明的目的是提供减少由任意处理单元消耗的不必要的等待时间效应的基底处理设备。
本发明提供一种用于处理基底的基底处理系统，包括：第一到第n处理单元组，n是正整数，每一个处理单元组具有至少一个处理单元并用于分别执行给定时间t1到tn的第一到第n晶片处理；一个加载/解载部分；用于从加载/解载部分接收基底和将基底传送到加载/解载部分、并且将基底一个接一个的传送到所述处理单元组之一的第一传送部分；用于从处理单元接收基底和将基底传送到处理单元的第二传送部分；和一个控制器，用于控制第一传送部分、第二传送部分和处理单元，以便于每个处理单元在被设置为大于第一传送时间或第二传送时间的一个周期时间以内处理一个基底；其中第一传送时间是第一传送部分将基底从所述加载/解载部分移出、将所述基底传送到所述处理单元组中的一个处理单元组和将下一个基底从所述加载/解载部分移出所需的持续时间，且第二传送时间是第二传送部分将基底从一个处理单元组传送到下一个处理单元组所需的持续时间。
其中所述控制器计算时间t1/m到tn/m中的最大时间，其中m是正整数并且分别等于第一到第n处理单元组中中每个处理单元组的实际包含的处理单元数；和所述控制器设置所述最大时间作为第一传送时间或第二传送时间。
其中至少一个处理单元是用于接收和处理每个基底的基底接收单元，和所述控制器计算所述基底接收单元的处理时间，且将所述基底接收单元的所述处理时间作为第一传送时间或第二传送时间。
所述基底处理系统还包括：曝光设备；和用于从处理单元接收基底并且将基底传送到曝光设备的第三传送部分；其中所述控制器将第一传送时间、第二传送时间和所述第三传送部分的第三传送时间中的最大值设置作为一个周期时间。
附图说明
图1是显示依据本发明的基底处理系统的第一个实施例的整个结构的俯视图；
图2是显示基底处理系统的正视图；
图3是显示基底处理系统的后试图；
图4是显示构成基底处理系统的处理单元的示意图；
图5显示基底处理系统的控制方框图；
图6显示用于基底处理系统流程图；
图7图解说明到主控制面板的数据输入；
图8A和8B显示基底处理系统的垂直剖面；
图9是用于在转变态中基底处理的时间图；
图10是用于在稳态中基底处理的时间图；
图11是用于在稳态中依据本发明的基底处理系统的第二个实施例的时间图；
图12是用于在稳态中依据本发明的基底处理系统的第三个实施例的时间图；
图13是显示依据本发明的基底处理系统的改变的俯视图。
具体实施方式
下面将参考附图公开依据本发明的优选实施例。
第一个实施例
图1到5图解说明依据本发明的基底处理系统1。图1、2和3分别是俯视图、正视图和后试图，显示没有曝光设备12的基底处理系统1的整个结构。
如图1中所示，基底处理系统1装备有从包含多个晶片的磁带卡CR中一个接一个地取出作为基底的晶片W的加载/解载部分2，具有几个用于执行像对从加载/解载部分2取出的每个晶片W进行抗蚀剂应用和显影这样的处理的处理单元的处理部分3，和用于将每个应用抗蚀剂的晶片W传送到作为处理部分的曝光设备12的接口部分4。
接口部分4具有将每个晶片W传送到曝光设备12所借助的第二个辅助臂机构10。加载/解载部分2具有在其上加载和解载每次包含例如25个半导体晶片的磁带卡CR的表5。
如图1中所示，在X方向中在表5上的定位突起5a处排列例如四个磁带卡CR，而每个磁带卡CR的晶片入口/出口面对处理部分3。
第一个辅助臂机构6是在磁带卡排列方向(X方向)和用于包含在磁带卡CR中的晶片W的用于可选择性访问每个磁带卡CR的晶片排列方向(Z方向)中可以移动的第一传送装置。
而且，第一个辅助臂机构6是在θ方向中可以旋转的以便于它将每个晶片W传送到在处理部分3中提供的作为第二个传送装置的主臂机构7。机构6还可以达到属于处理部分3的第三处理单元组G3的多级部分的校准单元ALIM和扩充单元EXT，如下面所述。
通过第三处理单元组G3将晶片W从加载/解载部分2传送到处理部分3。单元组G3由如图3中所示的堆叠的一些处理单元组成。
详细地，第三处理单元组G3由从低到顶由这个顺序堆叠的用于冷却晶片W的冷却单元COL、用于提高晶片W的抗蚀剂定影的不易被水沾湿的处理的附着单元AD、用于晶片定位的校准单元ALIM、用于在等待模式中设置晶片W的扩充单元EXT、用于在曝光之前热处理的两个预烘干单元PREBAKE、用于在显影之后热处理的后烘干单元POBAKE和用于在曝光之后热处理的后曝光烘干单元PREBAKE组成。
晶体W通过扩充单元EXT和校准单元ALIM传送到主臂机构7。如图1中所述，主臂由包括第三处理单元组G3的第一到第五处理单元组G1到G5所围绕。类似第三组G3，每个单元组G1、G2、G4和G5由几个堆叠的处理单元组成。
主臂机构7，如图3中所示，具有在垂直方向中伸展的管状导轨9中能够在Z方向中升降的主臂8。管状导轨9连接到马达(没有显示)的回转轴上以便于它围着回转轴转动主臂8，因此主臂8在θ方向中能够转动。代替的，管状导轨9可以连接到由马达转动的另一个回转轴(没有显示)。
如所公开的，在垂直方向中驱动主臂8以便于晶片W能够传送到在处理单元组G1到G5中的任意单元。
第四处理单元组G4，如图3中所示，由从低到顶按这个顺序堆叠的两个冷却单元COL、扩充单元EXT、另一个冷却单元COL、两个预烘干单元PREBAKE和两个后烘干单元POBAKE组成。
任意地提供第五处理单元组G5。在这个实施例中类似第四处理单元组G4一样组成它。第五单元组G5沿着轨道11移动，如图13中所示，因为容易对主臂7和第一到第四处理单元组G1到G4进行维修。
因为处理单元的堆叠结构，本发明实现了当应用如图1到3中所示的基底处理系统的时候用于系统安装的空间的急剧减少。
图4是显示用于安装在基底处理系统中的每个单元组的处理单元的示意图。一些单元为例如预烘干单元PREBAKE和抗蚀剂显影设备DEV这样的需要较长处理时间的那些而设定，如图4中所示。
需要相对较长处理时间的多个相同单元的提供减少了不必要的等待时间消耗(速率控制)，否则它可能出现在整个系统。因为这个相同的原因，为一些处理设定了像冷却单元COL这样的多个相同单元。相同单元彼此之间用像COT1和COT2这样的粘着它们名字的数字来区分。
图5显示基底处理系统1的控制方框图。加载/解载部分2在前面的外壁上具有主控制面板2a，它用于整个系统的控制和像方法设置、晶片流动登记和报警处理这样的操作。主控制面板2a是触摸类型的，通过它，操作人员用触笔来接触屏幕用于系统操作。
主控制面板2a连接到控制器13以便于通过触板2a输入的在方法上的数据能够提供到控制器13。根据这些数据，控制器13发送一些类型的命令并且控制第一和第二传送机构6和7、加载/解载部分2、处理部分3、接口部分4和曝光设备12。在图5中控制器13显示在系统1之外。然而，在实际使用中，例如，它可以安装在加载/解载部分2中。
当操作人员在特殊的显示部分处接触主控制面板2a的时候，监视器显示交换用于像温度、净处理时间和抗蚀剂应用设备的旋转速度这样的处理单元的详细处理设置。
接下来参考图6公开用于上述基底处理系统1的基底处理过程。
在基底处理之前首先通过在如图1到3中所示的基底处理系统1的正面上提供的主控制面板2a来执行方法设置。
在方法设置中首先设置传送方法。传送方法包括像附着、显影和曝光这样的执行的处理内容和它们的顺序。在方法设置中也可以设置处理的晶片W数。通过用触板接触在加载/解载部分2上提供的主控制面板2a来执行方法设置。
详细的，在方法设置中指定如在图7中所示的步骤和处理单元。当为一个处理类型提供多个相同处理单元的时候，实际的单元名称可以不指定为输入的数据。在控制器13的存储器13a中可以预先存储像温度和处理时间(处理方法)这样的用于每个单元的详细的处理要求。而且，操作人员还可以设置用于步骤或者单元指定的详细的要求。
一旦依据上述处理输入传送方法，在主控制面板2a上显示方法流等。在通过主控制面板2a校正方法设置的基础上，控制器13自动计算在系统稳态状态中为每个单元定义一个处理循环的最大处理时间Tmax。
首先公开在其中由一个单元执行的处理不能影响由另一个单元执行的处理的转变态中的基底处理。
在每个磁带卡CR中填充一些晶片W。在图1到3中所示的加载/解载部分2的表5上设置磁带卡CR。在磁带卡CR定位之后，通过辅助臂机构6取出晶片W并且一个接一个地传送到加载/解载部分2(步骤S1)。在X方向中传送每个被传送的晶片W并且还传送到处理部分3。
这个晶片W被提供给处理部分3的校准单元ALIM。在通过单元ALIM定位晶片W之后，通过主臂机构7将它传送到附着单元AD。
从晶片W保持在校准单元ALIM中的时刻到将它提供给附着单元AD的时刻的一段时间称为时间t1。在图9中显示用于在转变态中基底处理的时间图。扩充单元EXT可以总作代替校准单元ALIM作为首先接收已经传送到处理部分3的晶片W的单元。
晶片W在附着单元AD中经过不易被水沾湿的处理(步骤S2)。由用于不易被水沾湿的处理的单元AD消耗的一段时间称为时间t2。
从附着单元AD中取出晶片W并且提供给用于冷却处理的冷却单元COL(步骤S3)。用于不易被水沾湿的处理所消耗的一段时间称为时间t3。能够通过四个相同的冷却单元COL1到COL4中的任意一个执行冷却处理(图4)。这对于后面描述的任何处理来说是相同。换句话说，当安装多个相同的单元的时候任何一个相同的处理单元都能够执行必要的处理。更可取的是最短时间从通过主臂机构7将晶片W传送到的相同单元中选择处理单元。
接着，定位晶片W以便于它面对第一处理单元组G1的抗蚀剂应用设备COT1或者第二组G2的相同设备COT2(图4)并且通过主臂机构7在其中传送。当晶片转动处理时间t4的时候将抗蚀剂应用到晶片W上(步骤S4)。
将抗蚀剂应用晶片W提供到预烘干单元PREBAKE以便于用来自抗蚀剂的溶剂(稀释剂)的蒸发来弄干它(步骤S5)。用于预烘干所消耗的一段时间称为时间t5。
从预烘干单元PREBAKE中取出的晶片W通过冷却单元COL冷却处理时间t6(步骤S6)，然后通过扩充单元EXT传送到接口部分4的第二个辅助臂机构9。
在缓冲磁带卡BUCR(图1)中一个接一个地填充传送到第二个辅助臂机构9的晶片W。接口部分4将每个晶片W传送到曝光设备12并且接收已经经过曝光的晶片W(步骤S7)。曝光的晶片W还要经过用于曝光应用在晶片W的外围部分的多余抗蚀剂的外围曝光设备的曝光。
进一步曝光的晶片W以与上述操作相反的顺序返回到主臂机构7。主臂机构7将晶片W传送到后曝光烘干单元PREBAKE。从冷却单元COL中取出晶片W的时刻到通过曝光处理将它提供到后曝光烘干单元PREBAKE中的另一时刻的一段时间称为时间t7。
在用于处理时间t8的后曝光烘干单元PREBAKE中加热晶片W(步骤S8)并且然后提供到冷却单元COL，以便于冷却到用于处理时间t9的预定温度(步骤S9)。
将冷却的晶片W提供到第一处理单元组G1或者第二组G2的抗蚀剂显影设备并且显影处理时间t10(步骤S10)。
将显影的晶片W提供到后烘干单元POBAKE并且加热以便于将它弄干用于处理时间t11(步骤S11)。还将晶片W传送到冷却单元COL4以便于通过主臂机构7冷却用于处理时间t12(步骤S12)。冷却的晶片W通过第三处理单元组G3的扩充单元EXT传送到加载/解载部分2并且填充在磁带卡CR中(步骤S13)。
在这个转变态中定义预传送时间、净处理时间和后传送时间如下：
预传送时间是从晶片W已经传送到用于特定处理的单元的时刻到开始用于晶片W的处理的另一时刻的一段时间(从晶片W从前面单元中取出的时刻到当前单元开始处理的另一时刻的一段时间)。
净处理时间是用于处理晶片W的任意单元所消耗的一段时间。
后传送时间是处理的晶片W再一次传送到主臂机构7所用的一段时间。
净处理时间设置为常数但是依赖于像抗蚀剂这样的一些要求。增加在每个前和后传送时间上的等待时间提供了高度灵活的处理。然而，这个转变态不需要等待时间因为没有用于在处理中与前面晶片W相反处理的当前晶片W的多余的等待时间消耗。依据给定的净处理时间和最小传送时间确定每个处理时间t1到t3。
在这个实施例中主臂机构7所需要的传送时间大约是5秒。主臂机构7需要后传送时间以便于取出晶片W，因此跟随后传送时间的后等待时间越短，用于稳定过程的要求越好(0秒，尽管不可能)。
由于从磁带卡CR中递送的前面的晶片W在被提供到这个单元的下一个晶片W的相反的单元中仍然在处理中的事实，所以在转变态中用于各自处理的一个接一个地从磁带卡CR中的晶片W的传送将导致用于与前面晶片W相反处理的下一个晶片W的处理的多余的等待时间消耗。
当产生这样的多余等待时间消耗的时候，在这个实施例中的系统1开始最大处理时间控制。
对于时间控制，每个处理单元装备有用于确定晶片W是否在处理中的传感器(没有显示)。每个传感器连接到控制器13以便于根据来自每个传感器的检测信号来确定是否发生了上面讨论的多余等待时间消耗。当确定发生了多余等待时间消耗的时候，暂停在转变态中的基底处理并且代之开始在稳态中的处理。
在本发明中的稳态是一些晶片W已经送入处理部分3并且上面讨论的多余的等待时间消耗发生在连续的处理单元上的状态。
在这个稳态中执行在下面公开的最大处理时间控制。
在这个控制中，每个处理单元执行用于在方法设置中由控制器13计算的作为一个周期的最大处理时间Tmax的处理。最大处理时间Tmax定义为在通过用于每个单元的处理时间“tn”除以相同单元数“m”而获得的由每个单元消耗的时间tn/m之中最大的一段时间。由处理单元消耗的时间等于预传送时间、净处理时间和后传送时间的相加。
假定显影设备DEV需要最长的处理时间。当预传送时间、净处理时间和后传送时间的相加给定时间tDEV的时候，最大处理时间Tmax给定为tDEV/2因为在这个实施例中的系统1具有两个相同的显影设备DEV。
每个单元的最长处理时间定义为最大处理时间Tmax，因此当只安装一个曝光设备EXP并且预传送时间、净处理时间和后传送时间的相加给定时间tEXP的时候，Tmax给定为来自tEXP/1＞tDEV/2的tEXP/1。
每个单元执行用于如上述获得的作为一个周期的最大处理时间Tmax的处理。因此，将必要条件(预传送时间)+(净处理时间)+(后传送时间)＜Tmax(一个周期)给予除要求每个单元所消耗的最大时间的那些之外的处理单元。因而这些单元执行用于(预传送时间)+(净处理时间)+(后传送时间)+(等待时间)的处理。一个周期可以确定为(最大处理时间)+(剩余时间)。
参考在稳态中如图10中所示的时间表，下面公开用于处理已经首先传送到处理部分3的晶片W的每个单元的Tmax1、Tmax2，...，和Tmax12(Tmax)作为一个周期。
对于作为第一个周期的最大处理时间Tmax1，已经首先传送到处理部分3的晶片W被提供给用于晶片定位(步骤S1)的第三处理单元组G3的校准单元ALIM。在这个晶片W之前，在这个稳态中，一些晶片W在处理部分3的各自单元中已经处在处理中。
对于最大处理时间Tmax1，Tmax1a定义为完成晶片传送到校准单元ALIM所需的预传送时间，Tmax1b定义为用于晶片校准的净处理时间，Tmax1c定义为完成从校准单元ALIM传送晶片所需的后传送时间。
这些时间定义给定了Tmax1a+Tmax1b+Tmax1c＜Tmax，Tmax需要在一个周期中的等待时间。在这个实施例中，因此，在等待跟随在净处理时间Tmax1b的在校准单元ALIM中的后等待时间Tmax1d之后执行用于晶片W的后传送。
为除了需要每单位消耗的最大周期的那些之外的下面描述的全部处理单元设置关于校准单元ALIM的相同的后等待时间。
通过主臂机构7将如上述定位的晶片W传送到附着单元AD用于不易被水沾湿的处理(步骤S2)。从晶片W传送到附着单元AD用于不易被水沾湿处理的时刻到晶片W从附着单元AD取出的另一时刻的一段时间是最大处理时间Tmax2。在时间Tmax2期间，下一个晶片W传送到校准单元ALIM用于定位(步骤S1)。
用在每个连续晶片W之间的确定时间间隔优先设置处理循环。例如，用于晶片W传送到处理部分3的一个周期开始时间从用于前面晶片W的一个循环开始时间延迟约5秒。
用于在处理单元中为主臂机构7设置的传送时间的这样的时间间隔避免了否则可能在通过主臂机构7将一些晶片W传送到处理单元中产生的干扰。例如，在这个实施例中，用5秒通过主臂机构7将晶片W从附着单元AD传送到冷却单元COL，在那之后，用5秒将下一个晶片W从校准单元ALIM传送到附着单元AD。
已经用时间Tmax2完成了不易被水沾湿处理的晶片W经过用时问Tmax3在冷却单元COL(步骤S3)中冷却处理。能够通过在四个相同冷却单元COL1到COL4之中的任意单元来执行冷却处理。然而，冷却单元必须从单元COL1到COL4之中选出以便于晶片W将不会干扰在选择的单元中处在处理中的前面的晶片W。
根据由附加在每个单元上的传感器(没有显示)输出的信号，通过控制器13执行从相同处理单元之中的单元选择。这个传感器确定每个相同的单元是否正在执行处理或者晶片传送，或者在其中是否有晶片W。传感器的输出可以显示在主控制面板2a上。
同样在下面的处理中，在相同单元中选择用于相同处理的任意单元以便于晶片W不会干扰在被选择的单元中处在处理中的前面的晶片W。
在时间Tmax3中，刚在晶片W现在正在冷却处理以后已经传送到处理部分3的晶片W(在一个晶片以后)在附着单元AD中经过不易被水沾湿处理(步骤S2)，另一个晶片W(两个晶片以后)刚在晶片W现在在不易被水沾湿处理以后传送到校准单元ALIM并且经过定位。
已经完成冷却处理的晶片W传送到在其中当转动用于处理时间Tmax4(步骤S4)的同时将抗蚀剂应用到晶片W上的抗蚀剂应用设备COT。在时间Tmax4期间，传送到处理部分3的晶片W(一个晶片以后)在冷却单元COL中经过冷却处理，另一个传送的晶片W(两个晶片以后)在附着单元AD中经过不易被水沾湿处理(步骤S2)，还有另一个传送的晶片W(三个晶片以后)在校准单元ALIM中经过定位(步骤S1)。
同样在连续处理时间Tmax5到Tmax11之中，晶片W在尽管没有公开的相应的单元中一个接一个地经过各自的处理。
在处理时间Tmax4中已经在其上应用了抗蚀剂的晶片W在下一个处理时间Tmax5开始的时候传送到预烘干单元PREBAKE。
图8A和8B显示预烘干单元PREBAKE或者其他热处理单元的实例的纵剖面。
热处理单元101具有向上开口的部件102。在部件102中安装在其上放置晶片W并且加热的轻便电炉103。轻便电炉装备一些(例如，三个)在晶片传入或者从热处理单元101传出的期间支撑晶片W的起模针104。起模针104的低端通过针支撑构件105连接到上升驱动机构(没有显示)以便于能够通过轻便电炉103来升高它们。
在轻便电炉103上提供在他们之间具有用于晶片传送的空间S的顶盖106。排气管107连接到顶盖106，用于排放在热处理期间产生的气体。
在部件102上还安装了覆盖空间S和轻便电炉103的圆筒形遮挡板108。遮挡板108也通过上升驱动机构(没有显示)来升高。
晶片W被放入热处理单元101同时在升高遮挡板108期间通过起模针101从轻便电炉103上升高它以便于闭合空间S。晶片W保持在升高的位置同时等待预烘干处理。
在通过预烘干单元PREBAKE的预烘干处理中，晶片W被放入用于预传送(在处理之前)时间Tmax5a的单元并且等待预等待(在处理之前)时间Tmax5b同时被升高。
然后，如图8B中所示，晶片W降到轻便电炉103上同时起模针104为了用于净处理时间Tmax5c(步骤S5)的预烘干而向下移动，并且从用于后传送(在处理之后)时间Tmax5d的预烘干单元PREBAKE中取出。
预传送时间、预等待时间、净处理时间和后传送时间的总和等于处理时间Tmax5(＝Tmax5a+Tmax5b+Tmax5c+Tmax5d)。
然后晶片W在用于处理时间Tmax6(步骤S6)的冷却单元COL中冷却处理并且然后传送到用于通过外围曝光设备WEE的外围曝光来曝光用于处理时间Tmax7(步骤S7)的给定图形的曝光单元EXP。
已经完成曝光处理的晶片W在预传送时间Tmax8a中传送到后曝光烘干单元PEBAKE同时通过起模针101从轻便电炉103上升高，如图8A中所示。
在用于预等待时间Tmax8b的提升之后，晶片W下降在轻便电炉103上同时起模针104向下移动，为了用于净处理时间Tmax8c(步骤S8)的后曝光烘干PREBAKE。然后在时间Tmax8d内从后曝光烘干单元PREBAKE中取出晶片W。
预传送时间、预等待时间、净处理时间和后传送时间的总和等于处理时间Tmax8(＝Tmax8a+Tmax8b+Tmax8c+Tmax8d)。
已经完成热处理的晶片W传送到用于处理时间Tmax9(步骤S9)的冷却处理的冷却单元COL。然后，晶片W从冷却单元COL中取出并且传送到用于处理时间Tmax10(步骤S10)的显影处理的抗蚀剂显影设备DEV。晶片W还通过给定的周期时间Tmax11传送到用于热和干燥处理的后烘干单元POBAKE。类似于其他的热处理单元，设置用于后烘干单元POBAKE的预等待时间Tmax11b。
然后晶片W通过主臂机构7传送到冷却单元COL，用于处理时间Tmax12(步骤S12)的冷却处理，并且返回到磁带卡CR(步骤S13)。
如所公开的，在稳态中，将晶片W放入用于从时间Tmax1到Tmax12的周期的处理部分3并且从中取出。
因此，本发明在稳态中执行晶片处理以便于每个单元执行用于依据在每个热处理中最大处理时间的开始处设置的具有预等待时间的晶片处理方法而确定的最大处理时间Tmax的各自的处理，同时升高每个晶片W，因此急剧地减少了热效应。
第二个实施例
这个实施例涉及给相对于一个产生多余的等待时间消耗的单元的两个处理单元的预等待时间设置。在转变态中的处理与用于第一个实施例的相同，因此这里不再公开。
在这个实施例中的基底处理系统与如图1到3中所示用于第一个实施例的一个相同。用于第一个实施例的如图6中所示的流程图也用在这个实施例中。
第一和第二实施例之间的不同是用于每个处理的等待时间。图11是用于在这个实施例中的基底处理定时的时间图。用于第一个实施例的如图9中所示的时间图包括在用于产生多余的等待时间消耗的一个处理单元的一个最大的处理时间之中的预等待时间调节。另一方面，这个实施例包括在相对于一个产生多余的等待时间消耗的单元的两个处理单元上的处理时间之中的预等待时间调节。
下面公开在显影处理DEV之前的预等待时间设置。
像第一个实施例一样计算最大处理时间Tmax。在第一个实施例中每个单元执行单位最大处理时间的处理。像第一个实施例一样，第二个实施例能够容忍用于跟随每个单元的较长处理的处理的多余的等待时间消耗。这些多余的等待时间消耗将导致在图形宽度中的改变等。为了解决这个问题，第二个实施例调整了相当于两个循环时间的最大处理时间以便于用于每个热处理的净处理时间Tmaxb在用于显影的净处理时间之前要求最小的等待时间。
给定后曝光烘干PREBAKING的最大处理时间Tmax8由预传送时间Tmax8a、净处理时间Tmax8b、后传送时间Tmax8c和等待时间Tmax8d组成。
给定冷却单元COL的最大处理时间Tmax9由预传送时间Tmax9a、净处理时间Tmax9b、后传送时间Tmax9c和等待时间Tmax9d组成。预传送时间Tmaxa和后传送时间Tmaxb要求某个最小的周期。
因此，在这个实施例中，在净处理之前设置用于后曝光烘干单元PREBAKING的等待时间Tmax8d并且将用于冷却单元COL的等待时间Tmax9d设置为零。在净后曝光烘干处理PREBAKING但是在净显影处理之前，设置提供了最小的等待时间。
因此，在这个实施中，晶片W能够被传送到用于最小时间的显影处理同时尽管需要最少的传送时间。因此由于给每个处理单元分配了一个周期时间，所以在冷却单元COL处产生的等待时间的流逝之后执行显影处理，因此这个实施例比第一个实施例更有利。
以如上公开的相同的方式调节用于在曝光EXP之前的每个预烘干PREBAKE和冷却COL的等待时间。
如所公开的，与在第一个实施例中相比较，这个实施例实现了缩短在热处理之后的等待时间，因此提供了很难容忍热效应的基底处理系统。
在这个实施例中公开的是用于在显影DEV或者预烘干PREBAKE之前的两个处理单元的等待时间调节。然而，如果用于两个处理单元的调节不能产生最少等待时间，则有可能在3x或者4x一个周期时间中进行等待时间调节以便于在热处理之后缩短等待时间。
例如，当Tmax8a-min+Tmax8c-min+Tmax9a-min+Tmax9c-min＜Tmax10b的时候，需要用于在显影之前的三个处理单元的时间调节。
因此，依据净处理时间与最大处理时间的比率，这个实施例实现了灵活的等待时间调节。
第三个实施例
这个实施例涉及在一个周期时间内将处理时间分配到两个处理单元。在转变态中的处理和在这个实施例中的系统结构与用于第一个实施例的那些相同，因此不在这里公开。
在这个实施例中的基底处理系统与用于如图1到3中所示的第一个实施例的那个相同。用于第一个实施例的如图6中所示的流程图也用在这个实施例中。
第一个和第三个实施例的不同在于用于每个处理的时间图。图12是用于在这个实施例中的基底处理的时间图。
在这个实施例中，用最大处理时间Tmax2a(一个周期时间)来执行在附着单元AD和冷却单元COL中的处理。
同样的，一个周期时间给定到预烘干单元PREBAKE和冷却单元COL，后曝光烘干单元POBAKE和冷却单元COL，和后曝光烘干单元POBAKE和冷却单元COL。
用于冷却单元的处理时间在这个基底处理系统中是相对短的。因此期望用于热处理的处理时间和用于冷却处理的处理时间的和小于用于单位曝光设备EXP的曝光处理的时间或者用于单位显影设备DEV的显影处理的处理时间。在这种情况下到每个热处理单元和冷却处理单元的一个周期时间的分配将导致与经处理时间相比更长的等待时间。
因此，在这个实施例中一个周期时间给定到这样的两个处理单元用于防止这样的不合适的设置。
例如，对于预烘干单元PREBAKE和冷却单元COL，以到后烘干单元PREBAKE的预传送时间Tmax6a-1、预等待时间Tmax6d、用于预烘干的净处理时间Tmax6b-1、来自预烘干单元PREBAKE的后传送时间Tmax6c-1、到冷却单元COL的预传送时间Tmax6a-2、用于冷却的净处理时间Tmax6b-2、来自冷却单元COL的后传送时间Tmax6c-2的顺序来设置一个周期。
也以同样的方法为其他处理单元设置等待时间Tmax2d、Tmax4d和Tmax8d。
如所公开的到两个处理单元的一个循环时间的分配减少了用于提高的生产量的周期的总数。
即使用于两个单元的处理时间比用于其他每个设备的最大处理时间更长，也能够通过将用于两个单元的处理时间设置为最大处理时间来应用这个周期分配。而且，一个循环时间可以分配到三个或者更多的处理单元。
第四个实施例
第一个实施例包括根据在每个处理单元中保持的晶片W的周期的周期时间设置。
在这个实施例中，另一方面，包括用于根据用于在每个处理单元中保持的晶片W的周期来设置的临时周期时间(在下文中称为晶片残留感应的多余的等待时间消耗的循环时间)或者根据用于由臂传送的晶片W的周期来设置的另一个临时周期时间(在下文中称为传送感应的多余的等待时间消耗的周期时间)的周期时间设置。
在这个实施例中的系统结构与用于第一个实施例中的那个相同因此这里不再公开。
公开传送感应的多余的等待时间消耗的周期时间(传送感应速度控制周期时间)的计算。
传送感应的多余的等待时间消耗的周期时间的计算所需的参数设置如下：
首先设置用于辅助臂机构6的从在其中通过将晶片W传送到象校准单元ALIM或者扩充单元EXT这样的首先接收晶片W的处理部分3的处理单元来从在加载/卸载部分2中的磁带卡CR中取出晶片W的时刻到在其中取出下一个晶片W的另一时刻的一个周期时间(在下文中称为时间“cra”)。例如，设置时间“cra”为20秒，然而对于相同类型的基底处理系统，则它依赖于系统类型。
其次设置在处理部分3中用于一个循环的从处理单元将晶片W传送到另一个处理单元的主臂8所需的时间总和的主臂绕行周期时间(在下文中称为“pra”)。用于一个周期的将晶片W从一个单元传送到另一个的主臂8所需的周期依赖于每个单元。因此时间“pra”等于用于一个周期的主臂8的每个单元所需的周期。
第三设置在处理部分3和曝光设备2之间晶片传送所需的一个周期中的时间(在下文中称为时间“ira”)。通过用传送时间“ts”乘以步骤数“p”来获得时间“ira”。通过将用于晶片W从处理部分3传送到曝光设备12的时间加上用于晶片W从曝光设备12中取出的另一时间来获得每个晶片W的传送时间“ts”。数目“p”是用于在一个周期中晶片传送和接收的步骤数。当传送时间“ts”是7.5秒的时候，例如，获得时间“ira”为7.5秒×p。
如上述计算的在参数时间“cra”、时间“pra”和时间“ira”中最大的时间设置为传送感应的多余的等待时间消耗的周期时间。
晶片剩余感应的多余的等待时间消耗的周期时间(晶片剩余感应速度控制周期时间)的计算这里没有公开，因为可以从第一个到第三个实施例中理解。
将比另一个大的晶片剩余感应的多余的等待时间消耗的周期时间或者传送感应的多余的等待时间消耗的周期时间设置为临时周期时间。
接着如下面公开的，确定临时周期时间是否用作合法的周期时间。在这个实施例中，除了合法的周期时间之外的任何周期时间是用于决定周期时间的临时的周期时间。每个合法的周期时间，顺序地执行一些类型的处理。
首先计算的是用于晶片W被传送到刚在将晶片W传送到曝光设备12之前执行处理的处理单元(在下文中称为起动器单元)的时间(在下文中称为ira-传送时间)。
起动器单元是能够将晶片传送到曝光设备12并且也能够执行象冷却这样的晶片处理的CPL单元。
ira-传送时间是在一个周期中直到晶片传送到曝光设备12的处理单元中臂晶片传送时间的总和。对于能够同时晶片传送和接收的处理单元，更可取的是增加通过传送时间除以2而获得的值，因为每个单元所需的传送时间正好是传送时间的一半。
接着计算在起动器单元中用于处理所需的时间(称为ira-处理时间)。从ira-传送时间和ira-处理时间中减去临时周期时间以便于如下获得ira-延迟时间：
(ira-延迟时间)＝[ira-传送时间+ira-处理时间]-临时周期时间
ira-延迟时间指示用于起动器单元执行超出临时周期时间的处理的时间。没有周期时间设置以便于不产生ira-延迟时间，即使在处理部分3中的其他单元在周期时间以内执行处理，由于在起动器单元中的处理而将产生多余的等待时间消耗。
为了避免这样的多余的等待时间消耗的产生，确定时间“ira”和ira-延迟时间的和是否长于临时周期时间。长于临时周期时间的和将由于在起动器中的处理而导致其他单元的多余的等待时间消耗。
因此，当(时间“ira”)+(ira-延迟时间)＞(临时周期时间)的时候，确定在起动器单元中的处理将导致包括在处理部分3中的单元中的处理单元中的全部处理的多余的等待时间消耗。然后将(时间“ira”)+(ira-延迟时间)确定为合法周期时间。
另一方面，当(时间“ira”)+(ira-延迟时间)＜(临时周期时间)的时候，确定在起动器单元中的处理将不会导致其他处理单元的多余的等待时间消耗。因此确定临时周期时间为合法周期时间。
如所公开的，在考虑由于在每个单元中的处理和传送处理的多余的等待时间消耗中，这个实施例实现了灵活的周期时间设置。
这个实施例将处理单元用作起动器单元，晶片W从其中被传送到曝光设备12。
然而，不仅如此，象处理部分3的扩充单元EXT这样的任意的其他单元也可以以如上所述的相同的方式用作用于周期时间决定的起动器单元。
例如，用作为起动器单元的安装在处理部分3的第三到第五处理单元组G3到G5中的扩充单元EXT以如上述的相同方式计算用于周期时间决定的时间“ira”、ira-延迟时间和ira-处理时间，并且当扩充单元EXT能够执行象冷却这样的处理的时候也能够执行晶片传入和传出。
例如，用控制器13计算上面公开的合法周期时间，然后，根据合法周期时间，控制器13计算用于加载/卸载部分2、处理部分3、接口部分4和曝光部分12的处理单元的预传送时间、后传送时间等。
可以如图10中所示类似第一个实施例的方式计算预传送时间和后传送时间。每个处理单元计算的预和后传送时间存储在数据库(没有显示)中并且发送到连接单元的控制机构(没有显示)控制机构在依据预和后传送时间决定的定时处驱动处理单元。
本发明不仅仅局限于上面公开的实施例。换句话说，依据本发明的基底处理系统能够应用到除了上述基底处理单元以外的任何处理单元。
在每个处理单元组中能够安装各种类型的处理单元。处理单元的数目也是灵活的。
本发明应用到用于在面前实施例中的不易被水沾湿的基底处理系统。然而，本发明对于如图13中所示的处理系统也是可适用的。
用相同的参考号引用与在如图1中所示的系统中的元件相同或者类似的如图13中所示的系统中的元素，并且将不再详细地说明。
如图13中所示的处理系统具有加载/卸载部分2和处理部分3，没有接口部分4和曝光设备12。而且，安装在处理部分3的第一个和第二个处理单元组G1和G2中的处理单元是除了抗蚀剂应用单元COT和抗蚀剂显影单元DEV之外的任意处理所用的溶液的单元。
本领域技术人员可以理解在不脱离其精神和范围的情况下，本发明可以进行改变和变更。
而且，在预等待(执行之前)上公开前述的实施例同时在每个热处理单元中升高晶片W。然而，不但如此，本发明能够应用到在其中在被传送到热处理单元之前晶片W曾经保留在象扩充单元EXT这样的空的单元中的预等待。
如上面所公开的，依据本发明，根据在处理单元之中的最长的处理时间来设置一个周期并且也在设置一个周期之中设置预等待时间，因此急剧地降低了上面讨论的多余的等待时间消耗。

Claims (4)

1.一种用于处理基底的基底处理系统，包括：
第一到第n处理单元组，n是正整数，每一个处理单元组具有至少一个处理单元并用于分别执行给定时间t1到tn的第一到第n晶片处理，
一个加载/解载部分；
用于从加载/解载部分接收基底和将基底传送到加载/解载部分、并且将基底一个接一个的传送到所述处理单元组之一的第一传送部分；
用于从处理单元接收基底和将基底传送到处理单元的第二传送部分；和
一个控制器，用于控制第一传送部分、第二传送部分和处理单元，以便于每个处理单元在被设置为大于第一传送时间或第二传送时间的一个周期时间以内处理一个基底；
其中第一传送时间是第一传送部分将基底从所述加载/解载部分移出、将所述基底传送到所述处理单元组中的一个处理单元组和将下一个基底从所述加载/解载部分移出所需的持续时间，且
第二传送时间是第二传送部分将基底从一个处理单元组传送到下一个处理单元组所需的持续时间。
2.依据权利要求1的基底处理系统，其中所述控制器计算时间t1/m到tn/m中的最大时间，其中m是正整数并且分别等于第一到第n处理单元组中中每个处理单元组的实际包含的处理单元数；和
所述控制器设置所述最大时间作为第一传送时间或第二传送时间。
3.依据权利要求1的基底处理系统，其中至少一个处理单元是用于接收和处理每个基底的基底接收单元，和
所述控制器计算所述基底接收单元的处理时间，且将所述基底接收单元的所述处理时间作为第一传送时间或第二传送时间。
4.依据权利要求1的基底处理系统，还包括：
曝光设备；和
用于从处理单元接收基底并且将基底传送到曝光设备的第三传送部分，
其中所述控制器将第一传送时间、第二传送时间和所述第三传送部分的第三传送时间中的最大值设置作为一个周期时间。
CNB011301910A 2000-12-14 2001-12-14 基底处理系统和基底处理方法 Expired - Lifetime CN1213460C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP380663/00 2000-12-14
JP380663/2000 2000-12-14
JP2000380663A JP2002184671A (ja) 2000-12-14 2000-12-14 基板処理システム及び基板処理方法

Publications (2)

Publication Number Publication Date
CN1363948A CN1363948A (zh) 2002-08-14
CN1213460C true CN1213460C (zh) 2005-08-03

Family

ID=18848802

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB011301910A Expired - Lifetime CN1213460C (zh) 2000-12-14 2001-12-14 基底处理系统和基底处理方法

Country Status (5)

Country Link
US (1) US6834210B2 (zh)
JP (1) JP2002184671A (zh)
KR (1) KR100800642B1 (zh)
CN (1) CN1213460C (zh)
SG (1) SG105523A1 (zh)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100465788C (zh) * 2003-10-27 2009-03-04 三星电子株式会社 光刻装置
WO2005055314A1 (ja) * 2003-12-01 2005-06-16 Hitachi Kokusai Electric Inc. 基板処理装置
JP4566632B2 (ja) * 2004-07-01 2010-10-20 大日本スクリーン製造株式会社 算出装置、設定装置、基板処理装置
US7699021B2 (en) 2004-12-22 2010-04-20 Sokudo Co., Ltd. Cluster tool substrate throughput optimization
US7798764B2 (en) 2005-12-22 2010-09-21 Applied Materials, Inc. Substrate processing sequence in a cartesian robot cluster tool
US7255747B2 (en) 2004-12-22 2007-08-14 Sokudo Co., Ltd. Coat/develop module with independent stations
US7819079B2 (en) 2004-12-22 2010-10-26 Applied Materials, Inc. Cartesian cluster tool configuration for lithography type processes
US7651306B2 (en) 2004-12-22 2010-01-26 Applied Materials, Inc. Cartesian robot cluster tool architecture
JP4353903B2 (ja) * 2005-01-07 2009-10-28 東京エレクトロン株式会社 クラスタツールの処理システム
JP4492875B2 (ja) * 2005-06-21 2010-06-30 東京エレクトロン株式会社 基板処理システム及び基板処理方法
US20070003842A1 (en) * 2005-06-29 2007-01-04 Applied Materials, Inc. Software sequencer to dynamically adjust wafer transfer decision
KR101269375B1 (ko) * 2006-05-24 2013-05-29 엘지전자 주식회사 터치스크린 장치 및 이의 이미지 표시방법
US7522968B2 (en) * 2006-07-10 2009-04-21 Applied Materials, Inc. Scheduling method for processing equipment
WO2008008727A2 (en) * 2006-07-10 2008-01-17 Applied Materials, Inc. Scheduling method for processing equipment
US20080051930A1 (en) * 2006-07-10 2008-02-28 Oh Hilario L Scheduling method for processing equipment
JP5132920B2 (ja) * 2006-11-22 2013-01-30 東京エレクトロン株式会社 塗布・現像装置および基板搬送方法、ならびにコンピュータプログラム
US7694688B2 (en) 2007-01-05 2010-04-13 Applied Materials, Inc. Wet clean system design
US7950407B2 (en) 2007-02-07 2011-05-31 Applied Materials, Inc. Apparatus for rapid filling of a processing volume
JP4640469B2 (ja) * 2008-08-11 2011-03-02 東京エレクトロン株式会社 塗布、現像装置、その方法及び記憶媒体
US8731706B2 (en) * 2008-09-12 2014-05-20 Hitachi High-Technologies Corporation Vacuum processing apparatus
JP4702446B2 (ja) * 2008-12-22 2011-06-15 東京エレクトロン株式会社 塗布、現像装置、塗布、現像方法及び記憶媒体
CN102903606B (zh) * 2011-07-29 2016-03-30 无锡华瑛微电子技术有限公司 多腔室半导体处理装置
NL2010166A (en) * 2012-02-22 2013-08-26 Asml Netherlands Bv Lithographic apparatus and device manufacturing method.
JP5867473B2 (ja) * 2013-09-19 2016-02-24 東京エレクトロン株式会社 塗布、現像装置、塗布、現像装置の運転方法及び記憶媒体
JP2022076547A (ja) 2020-11-10 2022-05-20 東京エレクトロン株式会社 基板処理システム、基板処理方法、および制御プログラム
CN113327874B (zh) * 2021-05-28 2023-11-07 长江存储科技有限责任公司 一种晶圆处理时间及出片量确定方法、装置、设备及介质

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5436848A (en) * 1990-09-03 1995-07-25 Dainippon Screen Mfg. Co., Ltd. Method of and device for transporting semiconductor substrate in semiconductor processing system
JPH05251337A (ja) * 1991-10-30 1993-09-28 Oki Electric Ind Co Ltd レジストパターンの形成方法
JPH07171478A (ja) * 1993-12-20 1995-07-11 Dainippon Screen Mfg Co Ltd 基板処理装置
US5849602A (en) 1995-01-13 1998-12-15 Tokyo Electron Limited Resist processing process
TW333658B (en) * 1996-05-30 1998-06-11 Tokyo Electron Co Ltd The substrate processing method and substrate processing system
EP0827186A3 (en) * 1996-08-29 1999-12-15 Tokyo Electron Limited Substrate treatment system
JPH10284574A (ja) * 1997-03-31 1998-10-23 Dainippon Screen Mfg Co Ltd 基板処理方法および基板処理装置
JP2000331959A (ja) * 1999-05-17 2000-11-30 Matsushita Electronics Industry Corp 基板処理方法および装置
JP2003502877A (ja) * 1999-06-23 2003-01-21 シリコン ヴァレイ グループ インコーポレイテッド ウェーハ処理システムにおけるロボットの事前配置
JP2001351848A (ja) * 2000-06-07 2001-12-21 Tokyo Electron Ltd 基板処理システム及び基板処理方法

Also Published As

Publication number Publication date
US6834210B2 (en) 2004-12-21
US20020076306A1 (en) 2002-06-20
KR20020046994A (ko) 2002-06-21
JP2002184671A (ja) 2002-06-28
CN1363948A (zh) 2002-08-14
SG105523A1 (en) 2004-08-27
KR100800642B1 (ko) 2008-02-01

Similar Documents

Publication Publication Date Title
CN1213460C (zh) 基底处理系统和基底处理方法
CN100342518C (zh) 处理设备、处理方法、压力控制方法、传送方法以及传送设备
CN1831649A (zh) 涂敷、显影装置和涂敷、显影方法
CN1266738C (zh) 基板处理装置
CN1808275A (zh) 涂敷·显影装置和涂敷·显影方法
CN101034666A (zh) 基板处理装置
CN1257474C (zh) 基板处理方法和基板处理装置
CN101064240A (zh) 基板处理方法、基板处理系统以及基板处理装置
CN1841653A (zh) 基板处理装置、历史信息记录方法、记录程序及记录系统
CN1858648A (zh) 涂敷处理方法和涂敷处理装置
CN1808274A (zh) 涂敷、显影装置及其方法
CN1794099A (zh) 溶剂去除装置以及溶剂去除方法
CN101034661A (zh) 基板处理装置、基板处理条件研究方法和存储介质
CN1808276A (zh) 涂敷、显影装置及其方法
CN1260785C (zh) 用于对被处理基板实施半导体处理的系统和方法
US7740768B1 (en) Simultaneous front side ash and backside clean
CN1858654A (zh) 衬底处理装置
CN101048858A (zh) 绝缘膜形成方法及基板处理方法
CN1933100A (zh) 对已进行曝光处理的衬底进行处理的设备及方法
CN1330292A (zh) 曝光装置、基片处理单元和光刻系统及器件制造方法
CN1347566A (zh) 半导体器件的制造方法及其制造生产线
CN1554042A (zh) 机器人系统控制
CN101030525A (zh) 基板处理装置、基板处理条件变更方法和存储介质
CN1574221A (zh) 液体供给装置及基板处理装置
CN101047120A (zh) 再流平方法、布图形成方法和液晶显示装置用tft元件制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20050803