CN101030525A - 基板处理装置、基板处理条件变更方法和存储介质 - Google Patents

基板处理装置、基板处理条件变更方法和存储介质 Download PDF

Info

Publication number
CN101030525A
CN101030525A CNA2007100791296A CN200710079129A CN101030525A CN 101030525 A CN101030525 A CN 101030525A CN A2007100791296 A CNA2007100791296 A CN A2007100791296A CN 200710079129 A CN200710079129 A CN 200710079129A CN 101030525 A CN101030525 A CN 101030525A
Authority
CN
China
Prior art keywords
substrate
wafer
treatment conditions
processing
making
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007100791296A
Other languages
English (en)
Inventor
横内健
八木文子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN101030525A publication Critical patent/CN101030525A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

本发明提供一种基板处理装置，能够不从处理室内取出已中止处理的基板，对已中止处理的基板再进行最佳处理，在基板处理装置(10)中，系统控制器的EC(89)，如果检测到在第一工序单元(25)中对应于晶片W的制法的RIE处理途中发生错误(步骤S1005)，则中断第一工序单元(25)的RIE处理(步骤S1006)，在具有由操作者进行的制法修正输入时(步骤S1007是YES)，将对应于制法的修正输入来修正的制法在第一工序单元(25)中展开(步骤S1008)，在具有由操作者进行的再执行指定步骤时(步骤S1010是YES)，对晶片W执行与修正的制法的再执行指定步骤对应的RIE处理(步骤S1012)。

Description

基板处理装置、基板处理条件变更方法和存储介质
技术领域
本发明涉及一种基板处理装置、基板处理条件变更方法和存储介质，特别是，涉及一种变更基板处理条件的基板处理装置、基板处理条件变更方法和存储介质。
背景技术
对作为基板的晶片进行规定处理，例如等离子处理的基板处理装置，在通常情况下，在处理一个晶片期间，不能变更对该晶片进行的等离子处理的处理条件。另外，基板处理装置所执行的等离子处理的处理条件称为工序制法(下面，仅称为“制法(recipe)”)，制法被保存到与基板处理装置连接的服务器等中。
基板处理装置具有：工序单元，对处理室内的各个晶片进行等离子处理；装载机单元，从收容相当于1组(lot)的多个晶片的容器中，取出并搬送晶片；以及杆锁定单元，进行装载机单元和工序单元之间的晶片交接。
这种基板处理装置，在对晶片进行例如等离子处理的情况下，在由于进行该处理的工序单元发生故障或者发生工序异常等任何异常(错误)而中止对该晶片的处理时，根据该晶片(下面，称为“未结束的晶片”)的剩余处理条件，形成剩余处理制法，基于该剩余处理制法对未结束的晶片再进行处理(例如，参照专利文献1)。
专利文献1：日本特开2004-319961号公报。
但是，在已有的基板处理装置中，如上述那样根据中止对晶片的处理时刻的未结束的晶片的剩余处理条件，来形成剩余处理制法，所以，根据到达中止处理的状态，有时不能基于该剩余处理制法(recipe)对该未结束晶片再进行处理，在这种情况下，需要从处理室内取出该未结束晶片。
发明内容
本发明的目的在于，提供一种能够不从处理室内取出已中止处理的基板，对已中止处理的基板再进行最佳处理的基板处理装置、基板处理条件变更方法和存储介质。
为了实现上述目的，根据第一方面所述的基板处理装置，包括：设定部，设定执行基板的处理的基板处理单元的处理条件；检测部，检测在所述基板处理单元基于该处理条件执行所述基板的处理中，该基板处理单元的异常；以及中止部，在检测到该异常时，中止所述基板处理单元的所述基板的处理，其特征在于：具有变更部，变更已由所述中止部中止处理的基板的所述处理条件。
根据第二方面所述的基板处理装置，其特征在于：在第一方面所述的基板处理装置中，所述变更部修正所述处理条件，由此，进行所述处理条件的变更。
根据第三方面所述的基板处理装置，其特征在于：在第一或者第二方面所述的基板处理装置中，所述处理条件包括多个处理条件，所述变更部从所述多个处理条件中指定处理条件，由此，进行所述处理条件的变更。
为了实现上述目的，根据第四方面所述的基板处理条件变更方法，包括：设定步骤，设定执行基板的处理的基板处理单元的处理条件；检测步骤，检测在所述基板处理单元基于该处理条件执行所述基板的处理中，该基板处理单元的异常；以及中止步骤，在检测到该异常时，中止所述基板处理单元的所述基板的处理，其特征在于：具有变更步骤，变更已由所述中止步骤中止处理的基板的所述处理条件。
根据第五方面所述的基板处理变更方法，其特征在于：在第四方面所述的基板处理条件变更方法中，所述变更步骤修正所述处理条件，由此，进行所述处理条件的变更。
根据第六方面所述的基板处理条件变更方法，其特征在于：在第四或者第五方面所述的基板处理条件变更方法中，所述处理条件包括多个处理条件，所述变更步骤从所述多个处理条件中指定处理条件，由此，进行所述处理条件的变更。
为了实现上述目的，根据第七方面所述的计算机可读取的存储介质，其存储由计算机执行下述模块的程序：设定模块，设定执行基板的处理的基板处理单元的处理条件；检测模块，检测在所述基板处理单元基于该处理条件执行所述基板的处理中，该基板处理单元的异常；以及中止模块，在检测到该异常时，中止所述基板处理单元的所述基板的处理，其特征在于：所述程序具有变更模块，变更已由所述中止模块中止处理的基板的所述处理条件。
根据第一方面所述的基板处理装置、第四方面所述的基板处理条件变更方法和第七方面所述的记录介质，由于已变更中止处理的基板的处理条件，所以，能够基于到达中止该处理的状态，任意地变更对中止该处理的基板的处理条件，因此，能够不从处理室内取出中止处理的基板，对中止处理的基板再进行最佳的处理。
根据第二方面所述的基板处理装置和第五方面所述的基板处理条件变更方法，通过修正处理条件来进行处理条件的变更，所以，能够基于到达中止该处理的状态，容易地变更对中止该处理的基板的处理条件。
根据第三方面所述的基板处理装置和第六方面所述的基板处理条件变更方法，通过从多个处理条件中指定处理条件，可进行处理条件的变更，所以，能够基于到达中止该处理的状态，更容易地变更对中止该处理的基板的处理条件。
附图说明
图1是表示本实施方式的基板处理装置的大致构成的平面图。
图2是图1的第二工序单元的截面图，图2(A)是沿着图1的线II-II的截面图，图2(B)是图2(A)的A部分的放大图。
图3是表示图1的第二工序舟(process ship)的大致构成的立体图。
图4是表示图1的基板处理装置的系统控制器的大致构成的图。
图5是表示图4的EC的主要部分的大致构成的方框图。
图6是表示利用本实施方式的基板处理装置来执行的第一基板处理的顺序的流程图。
图7是表示在操作面板的显示部上所显示的制法编辑画面的图。
图8是表示由本实施方式的基板处理装置来执行的第二基板处理的顺序的流程图。
图9是表示在操作面板的显示部上所显示的制法编辑画面的图。
图10是表示由本实施方式的基板处理装置所执行的第三基板处理的顺序的流程图。
图11是表示由本实施方式的基板处理装置所执行的第三基板处理的顺序的流程图。
图12是表示在操作面板的显示部上所显示的制法编辑画面的图。
图13是表示本发明实施方式的基板处理装置的第一变形例的大致构成之平面图。
图14是表示本发明实施方式的基板处理装置的第二变形例的大致构成之平面图。
符号说明
W晶片
10、137、160基板处理装置
11第一工序舟
12第二工序舟
13装载机单元
14晶圆盒
20装载口
25第一工序单元
34第二工序单元
36第三工序单元
38、50、70腔室
49第二负载锁定室
88操作面板
89 EC
90、91、92 MC
93开关集线器
138、163传送单元
139、140、141、142、161、162工序单元
170 LAN
171 PC
具体实施方式
下面，参照附图来说明本发明的实施方式。
首先，对本发明的第一实施方式的基板处理装置来进行说明。
图1是表示本实施方式的基板处理装置的大致构成的平面图。
在图1中，基板处理装置10包括：第一工序舟(ship)11，对电子器件用的晶片(下面，仅称为“晶片”)(基板)W进行反应性离子蚀刻(下面称为“RIE”)处理；第二工序舟12，与该第一工序舟11平行地配置，对第一工序舟11中进行RIE处理后的晶片W，进行后述的COR(化学氧化物除去(Chemical Oxide Removal))处理和PHT(后热处理(Post Heat Treatment))处理；以及装载机单元13，分别连接第一工序舟11和第二工序舟12，作为矩形形状的共同搬送室。
这里，COR处理是被处理体的氧化膜和气体分子化学反应，生成生成物的处理，PHT处理是加热进行COR处理后的被处理体，气化、热氧化(Thermal Oxidation)利用COR处理的化学反应在被处理体上所生成的生成物，而从被处理体除去的处理。如以上这样，COR处理和PHT处理，特别是COR处理，是不使用等离子而且不使用水成分，来除去被处理体的氧化膜的处理，所以，符合少等离子(plasmaless)蚀刻处理和干清洁处理(干燥清洁处理)。
对于装载机单元13，除了连接有上述第一工序舟11和第二工序舟12之外，还连接有：三个晶圆盒(hoop)载置台15，分别载置作为收容相当于1组的25个晶片W的容器的晶圆盒FOUP(前面开口一体盒(Front Opening Unified Pod))14；定位器16，预调整(pre-alignment)从晶圆盒14搬出的晶片W的位置；以及第一和第二IMS(IntegratedMetrology System、Therma-Wave，Inc)17，18，计测晶片W的表面状态。
第一工序舟11和第二工序舟12，配置为使得与装载机单元13的长度方向的侧壁连接，同时夹着装载机单元13而与三个晶圆盒载置台15相对，定位器16配置在装载机单元13的长度方向的一端，第一IMS17配置在装载机单元13的长度方向的另一端，第二IMS18与三个晶圆盒载置台15并列地配置。
装载机单元13包括：配置在内部的，搬送晶片W的标量(scalar)型双臂类型的搬送臂机构19；以及作为晶片W的放入口的三个装载口20，配置在侧壁使得与各个晶圆盒载置台15对应。各个装载口20与对应的各个晶圆盒载置台15所载置的晶圆盒14连接。搬送臂机构19，经过装载口20，从载置在晶圆盒载置台15上的晶圆盒14取出晶片W，将该取出的晶片W，向第一工序舟11、第二工序舟12、定位器16、第一IMS17或者第二IMS18搬入搬出。
第一IMS17是光学系统的监视器，包括：载置搬入的晶片W的载置台21；以及光学传感器22，指向载置在该载置台21上的晶片W，该第一IMS17用于测定晶片W的表面形状，例如表面层的膜厚、以及配线槽或者栅电极等的CD(临界尺寸(Critical Dimension))值。第二IMS18也是光学系统的监视器，与第一IMS17同样的，具有载置台23和光学传感器24，用于计测晶片W的表面的微粒数量。
第一工序舟11具有：对晶片W进行RIE处理的第一工序单元25；以及第一负载锁定单元27，内置联杆(link)型单拾取型第一搬送臂26，与该第一工序单元25交接晶片W。
第一工序单元25包括：圆筒状的处理室容器(腔室)；以及配置在该腔室内的上部电极和下部电极，该上部电极和下部电极之间的距离设定为用于对晶片W进行RIE处理的合适间隔。另外，下部电极在其顶部具有利用库仑力等固定(chuck：卡住)晶片W的ESC28。
第一工序单元25，向腔室内部导入处理气体，在上部电极和下部电极之间发生电场，由此，将导入的处理气体等离子化，发生离子和原子团，利用该离子和原子团来对晶片W进行RIE处理。
在第一工序舟11中，将装载单元13的内部压力维持为大气压，另一方面，第一工序单元25的内部压力维持为真空。为此，第一负载锁定单元27在与第一工序单元25的连接部具有真空门阀门29，同时，在与装载单元13的连接部具有大气门阀门30，由此，构成为可调整其内部压力的真空预备搬送室。
在第一负载锁定单元27内部，在大致中央部设置第一搬送臂26，在该第一搬送臂26的第一工序单元25侧设置第一缓冲器31，在第一搬送臂26的装载单元13侧设置第二缓冲器32。第一缓冲器31和第二缓冲器32配置在轨道上，在该轨道上移动着配置在第一搬送臂26的前端部的支持晶片W的支持部(拾取器)33，将已进行RIE处理的晶片W暂时地退避到支持部33的轨道上方，通过这样，未进行RIE处理的晶片W和RIE处理完的晶片W能够在第一工序单元25圆滑地进行交换。
第二工序舟12包括：对晶片W进行COR处理的第二工序单元34；第三工序单元36，通过真空门阀门35与该第二工序单元34连接，对晶片W进行PHT处理；以及第二负载锁定单元49，内置联杆型单拾取型第二搬送臂37，与第二工序单元34和第二工序单元36交接晶片W。
图2是图1的第二工序单元34的截面图，图2(A)是沿着图1的线II-II的截面图，图2(B)是图2(A)的A部的放大图。
在图2(A)中，第二工序单元34包括：圆筒状的处理室容器(腔室)38；配置在该腔室38内的作为晶片W的载置台的ESC39；配置在腔室38上方的喷头40；排气腔室38内的气体等的TMP(涡轮分子泵(Turbo Molecular Pump))41；以及APC(自动压力控制(AutomaticPressure Control))阀门42，配置在腔室38和TMP41之间，作为控制腔室38内的压力的可变式蝶形阀。
ESC39具有向内部施加直流电压的电极板(未图示)，通过由直流电压所发生库仑力或者Johnsen-Rahbek(约翰逊-拉别克)力来吸附保持晶片W。另外，ESC39具有作为调温机构的制冷剂室(未图示)。向该制冷剂室中循环供给规定温度的制冷剂，例如冷却水或冷却液，利用该制冷剂的温度来控制吸附保持在ESC39上面的晶片W的处理温度。更进一步，ESC39具有传热气体供给系统(未图示)，在ESC39上面和晶片的里面之间四处地供给传热气体(氦气)。传热气体在COR处理期间，利用制冷剂进行维持为希望的指定温度的ESC39和晶片W的热交换，高效且均匀地冷却晶片。
另外，ESC39具有从其上面自由突出的作为起模顶杆(lift pin)的多个推动杆(push pin)56，这些推动杆56在晶片W吸附保持在ESC39上时，在将收容在ESC39上的已进行COR处理的晶片W从腔室38搬出时，从ESC39上面突出，将晶片W向上方升起。
喷头40具有双层构造，下层部43和上层部44分别地具有第一缓冲室45和第二缓冲室46。第一缓冲室45和第二缓冲室46分别通过通气孔47、48而与腔室38内连通。即，喷头40包括：具有分别向第一缓冲室45和第二缓冲室46供给的气体向着腔室38内的内部通路，分层状堆积的两个板状体(下层部43、上层部44)。
在对晶片W进行COR处理时，从后述的氨气供给管57向第一缓冲室45供给NH3(氨气)，该供给的氨气通过气体通气孔47向腔室38内供给，同时，从后述的氟化氢气体供给管58向第二缓冲室46供给HF(氟化氢)气体，该供给的氟化氢气体通过气体通气孔48向腔室38内供给。
另外，喷头40内置加热器(未图示)例如加热元件。优选该加热元件配置在上层部44上，控制第二缓冲室46内的氟化氢气体的温度。
另外，如图2(B)所示那样，气体通气孔47、48的向着腔室38内的开口部形成为末端宽状。通过这样，能够使得氨气或者氟化氢气体更有效地向腔室38内扩散。更进一步，气体通气孔47、48的截面呈现为中间细形状，所以，能够防止在腔室38中所发生的堆积物通过气体通气孔47、48，进而能够防止向第一缓冲室45或者第二缓冲室46倒流。即，气体通气孔47、48也可以为螺旋状的通气孔。
该第二工序单元34，通过调整腔室38内的压力和氨气和氟化氢气体的体积流量比，来对晶片W进行COR处理。另外，该第二工序单元34进行设计(后混合设计)，使得在腔室38内氨气和氟化氢气体才进行混合，所以，可防止该两种混合气体混合，直到上述两种气体导入腔室38内，因此，在氟化氢气体和氨气导入腔室38内之前可防止反应。
另外，在第二工序单元34中，腔室38的侧壁内置加热器(未图示)，例如加热元件，防止腔室38内的气体温度降低。通过这样，能够提高COR处理的再现性。另外，侧壁内的加热元件控制侧壁的温度，从而可防止腔室38内所发生的副生成物附着在侧壁的内侧。
返回到图1，第三工序单元36包括：框体状的处理室容器(腔室)50；配置在该腔室50内的作为晶片W的载置台的平台加热器51；缓冲臂52，配置在该平台加热器51的周围，将载置在平台加热器51上的晶片W向上方升起；以及PHT腔室盖(未图示)，作为阻断腔室内和外部气体的自由开闭的盖。
平台加热器51由在表面形成氧化膜的铝所构成，通过内置的电热线等将载置的晶片W加热到规定温度。具体地说，平台加热器51经过1分钟至少将载置的晶片W直接加热到100～200℃，优选直接加热到大约135℃。
在PHT腔室盖上配置有硅橡胶制成的密封加热器。另外，在腔室50的侧壁中内置卡式(cartridge)加热器(未图示)，该卡式加热器将腔室50的侧壁的壁面温度控制到25～80℃。通过这样，可防止在腔室50的侧壁上附着副生成物，防止由于附着的副生成物导致的产生微粒，延长腔室50的清洗周期。而且，腔室50的外周由热密封物所覆盖。
作为从上方加热晶片W的加热器，也可以配置紫外线放射(UVradiation)加热器，来代替上述的密封加热器。作为紫外线放射加热器，具有放射波长190～400nm紫外线的紫外线灯等。
缓冲臂52将已进行COR处理的晶片W暂时地退避到第二搬送臂37的支持部53的轨道上方，通过这样，能够圆滑地交换第二工序单元34和第三工序单元36的晶片W。
该第三工序单元36，通过调整晶片W的温度，来对晶片W进行PHT处理。
第二负载锁定单元49具有：内置第二搬送臂37的框体状搬送室(腔室)70。另外，装载机单元13的内部压力被维持为大气压，另一方面，第二工序单元34和第三工序单元36的内部压力被维持为真空。为此，第二负载锁定单元49在与第三工序单元36的连接部具有真空门阀门54，同时，在与装载机单元13的连接部具有大气门阀门55，由此，构成为可调整其内部压力的真空预备搬送室。
图3是表示图1的第二工序舟34的大致构成的立体图。
在图3中，第二工序单元34包括：氨气供给管57，向第一缓冲室45供给氨气；氟化氢气体供给管58，向第二缓冲室46供给氟化氢气体；压力表59，测定腔室38内的压力；以及冷机单元60，向配设在ESC39内的冷却系统供给制冷剂。
在氨气供给管57中设置有MFC(质量流量控制器(Mass FlowController))(未图示)，该MFC调整向第一缓冲室45供给的氨气的流量，同时，在氟化氢气体供给管58中也设置有MFC(未图示)，该MFC调整向第二缓冲室46供给的氟化氢气体的流量。氨气供给管57的MFC和氟化氢气体供给管58的MFC协动，以调整向腔室38供给的氨气和氟化氢气体的体积流量比。
另外，在第二工序单元34的下方，配置与DP(Dry Pump)(未图示)连接的第二工序单元排气系统61。第二工序单元排气系统61，具有：排气管63，配设在腔室38和APC阀门42之间，与排气通道62连通；以及排气管64，与TMP41的下方(排气侧)连接，排气腔室38内的气体等。而且，排气管64在DP之前与排气管63连接。
第三工序单元36包括：氮气供给管65，向腔室50供给氮气(N2)；压力表66，测定腔室50内的压力；以及第三工序单元排气系统67，排气腔室50内的氮气等。
氮气供给管65上设置有MFC(未图示)，该MFC调整向腔室50供给的氮气的流量。第三工序单元排气系统67包括：主排气管68，与腔室50连通的同时与DP连接；配置在该主排气管68途中的APC阀门69；以及副排气管68a，从主排气管68分支使得回避APC阀门69，而且在DP之前与主排气管68连接。APC阀门69控制腔室50内的压力。
第二负载锁定单元49包括：氮气供给管71，向腔室70供给氮气；压力表72，测定腔室70内的压力；第二负载锁定单元排气系统73，排气腔室70内的氮气等；以及大气连通管74，将腔室70内进行大气开放。
在氮气供给管71上设置有MFC(未图示)，该MFC调整向腔室70供给的氮气的流量。第二负载锁定单元排气系统73由1个排气管所构成，该排气管与腔室70连通，同时，在DP之前与第三工序单元排气系统67的主排气管68连接。另外，第二负载锁定单元排气系统73和大气连通管74分别具有自由开闭的排气阀门75和安全阀门76，该排气阀门75和安全阀门76协动，以将腔室70内的压力从大气压调整到任意希望的真空度。
返回到图1，基板处理装置10包括：系统控制器，控制第一工序舟11、第二工序舟12和装载机单元13的动作；以及操作面板88，配置在装载机单元13的长度方向的一端。
操作面板88具有例如由LCD(液晶显示器(Liquid CrystalDisplay))构成的显示部，该显示部显示基板处理装置10的各个构成要素的操作状况。
如图4所示那样，系统控制器具有：EC(装置控制器(EquipmentController))89；3个MC(模块控制器(Module Controller))90、91、92；以及连接EC89和各个MC的开关集线器(switching hub)93。该系统控制器从EC89开始通过LAN(局域网(Local Area Network))170，与PC171连接，该PC171作为管理设置基板处理装置10的整个工厂的制造工程的MES(制造执行系统(Manufacturing Execution System))。MES与系统控制器协作，将关于工厂的工程的实时信息反馈给基础事务系统(未图示)，同时，考虑工厂整体的负荷等进行关于工程的判断。
EC89是总括各个MC来控制基板处理装置10整体的操作的主控制部(主控制部)。另外，EC89具有CPU、RAM、HDD等，对应于操作面板88上由用户指定的晶片W的处理条件，即对应于与制法(recipe)对应的程序，发送控制信号，由此，控制第一工序舟11、第二工序舟12和装载机单元13的操作。
另外，如图5所示那样，EC89包括：设定晶片W的制法的设定部；检测各个工序单元的异常的检测部；在该检测部检测到异常时中止各个工序单元的晶片W的处理的中止部；变更对晶片W所设定的制法的变更部；以及分别与它们连接的系统总线。
返回图4，开关集线器93对应于来自EC89的控制信号，切换作为EC89的连接端的MC。
MC90、91、92分别是控制第一工序舟11、第二工序舟12和装载机单元13的操作的副控制部(从控制部)。各个MC通过DIST(Distribution)端口96并经由GHOST网络95，分别与各个I/O(输出输入口)模块97、98、99连接。GHOST网络95是通过搭载在MC所具有的MC端口上的称为GHOST(General High-Speed OptimumScalable Transceiver)的LSI所实现的网络。GHOST网络95上最大可连接31个I/O模块，在GHOST网络95中，MC属于主，I/O模块属于从。
I/O模块98由与第二工序舟12的各个构成要素(下面称为“终端器件”)连接的多个I/O部100所构成，进行向各个终端器件的控制信号和来自各个终端器件的输出信号的传送。与I/O模块98的I/O部100连接的终端器件，例如，第二工序单元34的氨气供给管57的MFC、氟化氢气体供给管58的MFC、压力表59和APC阀门42、第三工序单元36的氮气供给管65的MFC、压力表66、APC阀门69、缓冲臂52和平台加热器51、以及第二负载锁定单元49的氮气供给管71的MFC、压力表72和第二搬送臂37等符合。
而且，I/O模块97、99具有与I/O模块98相同的构成，与第一工序舟11对应的MC90和I/O模块97的连接关系，以及与装载机单元13对应的MC92和I/O模块99的连接关系，也具有同上述的MC91和I/O模块98的连接关系相同的构成，所以，省略了它们的说明。
另外，控制I/O部100的数字信号、模拟信号和串行信号的输入输出的I/O端口(未图示)也与各个GHOST网络95连接。
在基板处理装置10中，在对晶片W进行COR处理时，与对应于COR处理的制法的程序对应，EC89，通过开关集线器93、MC91、GHOST网络95和I/O模块98的I/O部100，向希望的终端器件发送控制信号，通过这样，进行第二工序单元34的COR处理。
具体地说，EC89，向氨气供给管57的MFC和氟化氢气体供给管58的MFC发送控制信号，由此，将腔室38的氨气和氟化氢气体的体积流量比调整到希望的值，向TMP41和APC阀门42发送控制信号，将腔室38内的压力调整到希望的值。另外，此时，压力表59将腔室38内的压力值作为输出信号发送给EC89，该EC89基于发送的腔室38内的压力值，决定氨气供给管57的MFC、氟化氢气体供给管58的MFC、APC阀门42和TMP41的控制参数。
另外，在对晶片W进行PHT处理时，与对应于PHT处理的制法的程序对应，EC89向希望的终端器件发送控制信号，执行第三工序单元36的PHT处理。
具体地说，EC89向氮气供给管65的MFC和APC阀门69发送控制信号，通过这样，将腔室50内的压力调整到希望的值，向平台加热器51发送控制信号，由此，将晶片W的温度调整到希望的温度。另外，此时，压力表66将腔室50内的压力值作为输出信号发送给EC89，该EC89基于发送的腔室50内的压力值，决定APC阀门69和氮气供给管65的MFC的控制参数。
图4的系统控制器中，多个终端器件不与EC89直接连接，与该多个终端器件连接的I/O部100模块化，构成I/O模块，该I/O模块通过MC和开关集线器93与EC89连接，所以，能够简化通信系统。
另外，EC89发送的控制信号中，包括：与希望的终端器件连接的I/O部100的地址，以及包含该I/O部100的I/O模块的地址，所以，开关集线器93参照控制信号的I/O模块的地址，MC的GHOST参照控制信号的I/O部100的地址，开关集线器93和MC就能够不必要进行向CPU查问控制信号的发送端，通过这样，能够实现控制信号的圆滑传送。
在上述基板处理装置10中，在通过对多个晶片W进行RIE处理、COR处理和PHT处理来大量生产电子器件的情况下，操作者通过操作面板88将制法缓冲功能设定为“有效”。制法缓冲功能是这样的功能：在与制法对应的各个处理途中，由于发生错误，操作者修正制法的情况下，禁止对下一个晶片W反映修正的制法。此时，EC89，在对收容在一个晶圆盒(FOUP)14中的相当于1组的晶片W进行各个处理期间，除了在上述各个处理途中发生错误的情况，不接受：由操作者进行的第一工序单元25、第二工序单元34、或第三工序单元36的制法的修正输入。另外，EC89控制MC90和MC91，原样维持第一工序单元25、第二工序单元34、或者第三工序单元36的制法。
下面，对利用本发明实施方式的基板处理装置所执行的基板处理，来进行说明。
EC89对应于程序或者操作者的输入等，控制第一工序舟11、第二工序舟12以及装载机单元13的操作，通过这样，执行基板处理。另外，基板处理也能够适用于第一工序单元25、第二工序单元34、以及第三工序单元36的任何一个，但下面为了简单，着眼于第一工序单元25来进行说明。
图6是表示利用本实施方式的基板处理装置所执行的第一基板处理的顺序的流程图。图7是表示在操作面板88的显示部上所显示的制法编辑画面的图。
在图6中，首先，由操作者输入作为对晶片W实行的RIE处理的制法的图7(A)所示的制法。图7(A)所示的制法，是表示包含以稳定步骤、第一时间步骤、第二时间步骤以及结束步骤的顺序的各个步骤的RIE处理步骤之信息，包含各个步骤的处理时间等信息。在该制法中，稳定步骤为了在接下来时间的步骤中对晶片W执行RF许可处理等，而调整腔室内的状态，时间步骤，对晶片W实行RF许可处理或RF不许可处理等处理，结束步骤，为了将实行完全部的RIE处理的晶片W向腔室外搬出，而一边调整腔室内的状态，一边将该晶片W向腔室外搬出。
接着，EC89设定由上述的操作者所输入的制法作为对晶片W进行的RIE处理的制法，在第一工序单元25中展开该制法(步骤S601)(设定步骤)。
接着，通过装载机单元13和第一负载锁定单元27，从晶圆盒14向第一工序单元25搬入晶片W(步骤S602)，尽管执行该制法的步骤，也检查是否没有问题(下面，称为“制法检查”)(步骤S603)，从最初的步骤开始顺序地对晶片W进行与该制法对应的RIE处理(步骤S604)。
更进一步，在第一工序单元25中，如果在与该制法对应的RIE处理途中检测到发生错误(步骤S604)(检测步骤)，则EC89中断第一工序单元25的RIE处理(步骤S606)(中止步骤)。在本处理中，假定在图7(A)的制法的第二时间步骤的途中发生错误的情况。此时，晶片W不从第一工序单元25中搬出，留在第一工序单元25内。而且，EC89在操作面板88上显示图7(A)所示的制法编辑画面。操作者能够从该制法编辑画面进行制法修正输入。在本处理中，在制法的稳定步骤以外的步骤途中发生错误，对晶片W中断RIE处理的情况下，利用操作者，通过发生错误的步骤(下面称为“发生错误步骤”)的结束条件、处理时间、以及从RF许可向不许可或者从不许可向许可的修正输入以外的制法修正输入，来修正制法之时，执行发生错误的步骤之前的稳定步骤，之后，仅发生错误时的剩余处理时间(下面称为“剩余时间”)执行该错误发生步骤，所以，操作者进行修正输入使得发生错误步骤之前的稳定步骤的制法与发生错误步骤的制法修正输入对应(图7(B))。
接着，EC89判断是否具有上述那样的由操作者进行的制法修正输入(步骤S607)，在具有制法修正输入时，EC89对应于制法修正输入来修正制法，在第一工序单元25中展开该修正的制法(步骤S608)(变更步骤)，进行该修正的制法的制法检查(步骤S609)，接着，对晶片W执行与修正的制法的错误发生步骤对应的RIE处理(步骤S610)。
在步骤S610的处理中，在进行发生错误步骤的结束时间、处理时间、以及从RF许可向不许可或者从不许可向许可的修正以外的制法修正之情况下，上述那样执行发生错误步骤之前的稳定步骤，之后仅剩余时间执行发生错误步骤。
另外，在已修正发生错误步骤的结束条件、和处理时间的制法的情况下，执行发生错误步骤之前的稳定步骤，之后执行发生错误步骤。但是，作为例外，在发生错误步骤修正为稳定步骤的情况下，不执行发生错误步骤之前的稳定步骤，执行发生错误步骤，在发生错误步骤修正为结束步骤的情况下，从修正的制法的最初步骤开始再次执行。
另外，在发生错误步骤的从RF许可向不许可或从不许可向许可的制法进行修正的情况下，不执行发生错误步骤之前的稳定步骤，执行发生错误步骤。
另外，在步骤S604之后，由操作者进行不同制法的修正输入，EC89对应于由操作者所进行的不同制法的修正输入，来修正制法，将该修正的制法在第一工序单元25中展开，在该情况下，步骤S607从该修正的制法的最初步骤开始执行。
在没有步骤S607的判断结果、由操作者所进行的制法修正输入时，对晶片W再执行与发生错误步骤对应的RIE处理(步骤S612)。
在步骤S612的处理中，在发生错误步骤是稳定步骤以外的情况下，执行发生错误步骤之前的稳定步骤，之后，仅剩余时间执行发生错误步骤。另外，在发生错误步骤是稳定步骤的情况下，不执行发生错误步骤之前的稳定步骤。
利用步骤S610或者S612而执行RIE处理的晶片W，从第一工序单元25中搬出(步骤S611)，结束本处理。
如根据图6的第一基板处理，EC89，在中断第一工序单元25的RIE处理的情况下(步骤S606)，在具有由操作者所进行的制法修正输入时(步骤S607是YES)，则对应于制法修正输入来修正制法，将该修正的制法在第一工序单元25中展开(步骤S608)，对晶片W执行与修正的制法的错误发生步骤所对应的RIE处理(步骤S610)，所以，能够任意地修正对未结束晶片的处理条件，因此，能够不从处理室内取出未结束的晶片，来对未结束晶片再执行最佳处理。
另外，在本处理中，在制法缓冲功能设定为“有效”的情况下，不能对下一个晶片W反映修正的制法，在制法缓冲功能设定为“无效”的情况下，对下一个晶片W反映修正的制法。但是，在制法缓冲功能设定为“无效”的情况下，通过由操作者所进行的不同制法的修正输入，EC89对不同的制法修正制法之时，不能对下一个晶片W反映修正的制法。
图8是表示由本实施方式的基板处理装置所执行的第二基板处理顺序的流程图。图9是表示在操作面板88的显示部上所显示的制法编辑画面。
在图8中，首先，由操作者输入作为对晶片W进行的RIE处理的制法的图9(A)所示的制法。图9(A)所示的制法是表示以第一稳定步骤、第一时间步骤、第二时间步骤、第二稳定步骤、第三时间步骤、以及结束步骤的顺序包含各个步骤的RIE处理步骤之信息，包含各个步骤的处理时间等信息。
接着，EC89设定由上述的操作者所输入的制法作为对晶片W进行的RIE处理的制法，将该制法在第一工序单元25中展开(步骤S801)(设定步骤)。
接着，通过装载机单元13和第一负载锁定单元27，从晶圆盒14向第一工序单元25搬入晶片W(步骤S802)，进行制法检查(步骤S803)，从最初的步骤开始顺序地对晶片W执行与该制法对应的RIE处理(步骤S804)。
更进一步，在第一工序单元25中，如果在对应于该制法的RIE处理途中检测到发生错误(步骤S805)(检测步骤)，EC89则中断第一工序单元25的RIE处理(步骤S806)(中止步骤)。此时，晶片W不从第一工序单元25中搬出，而是留在第一工序单元25内。然后，EC89在操作面板88上显示图9(B)所示的制法编辑画面。该制法编辑画面具有“Skip”按钮。操作者能够按压该“Skip”按钮，指定对已中断RIE处理的晶片W再执行的步骤。
在本处理中，在发生错误步骤是RF许可的时间步骤(例如步骤3)的情况下，能够由操作者指定再执行的步骤是：发生错误的步骤(步骤3)、以及该发生错误的步骤的下一个步骤(步骤4)。
另外，在发生错误步骤是稳定步骤(例如步骤1)的情况下，能够由操作者指定再执行的步骤，仅是发生错误步骤(步骤1)。
另外，在发生错误步骤是RF不许可的时间步骤(步骤2)的情况下，能够由操作者指定再执行的步骤，仅是发生错误的步骤(步骤2)。
接着，EC89判断是否具有上述那样的由操作者指定再执行的步骤(下面，称为“再执行指定步骤”)，(步骤S807)，在具有再执行指定步骤时，进行与再执行指定步骤的执行对应执行的步骤的制法检查(步骤S808)，对晶片W执行与再执行指定步骤对应的RIE处理(步骤S809)(变更步骤)。
在步骤S809的处理中，在再执行指定步骤是稳定步骤以外的情况下，执行再执行指定步骤之前的稳定步骤，之后，执行再执行指定步骤。另外，在再执行指定步骤是稳定步骤的情况下，不执行再执行指定步骤之前的稳定步骤，执行再执行指定步骤。
没有步骤S807的判断结果、由操作者所进行的再执行指定步骤时，对晶片W再执行与发生错误步骤对应的RIE处理(步骤S811)。
在步骤S811的处理中，在发生错误步骤是稳定步骤以外的情况下，执行发生错误步骤之前的稳定步骤，之后，仅剩余时间执行发生错误步骤。另外，在发生错误步骤是稳定步骤的情况下，不执行发生错误步骤之前的稳定步骤，仅剩余时间执行发生错误步骤。
利用步骤S809或者步骤S811而执行RIE处理的晶片W，从第一工序单元25中搬出(步骤S810)，结束本处理。
如根据图8的第二基板处理，EC89在中断第一工序单元25的RIE处理的情况下(步骤S806)，在具有由操作者进行的再执行指定步骤时(步骤S807是YES)，对晶片W执行与再执行指定步骤对应的RIE处理(步骤S809)，所以，能够任意地指定对未结束晶片的处理条件，因此，能够不从处理室内取出未结束的晶片，对未结束的晶片再进行最佳处理。
图10和图11是表示由本实施方式的基板处理装置所执行的第三基板处理的顺序的流程图。图12是表示在操作面板88的显示部上所显示的制法编辑画面的图。
在图10和图11中，首先，由操作者输入图12(A)所示的制法作为对晶片W进行的RIE处理的制法。图12(A)所示的制法，是表示以稳定步骤、第一时间步骤、第二时间步骤、EPD步骤、以及结束步骤的顺序包含各个步骤的RIE处理步骤之信息，包含各个步骤的处理时间等信息。在该制法中，EPD步骤是检测RIE处理终点的步骤。
下面，EC89设定由上述的操作者输入的制法作为对晶片W进行的RIE处理的制法，将该制法在第一工序单元25中展开(步骤S1001)(设定步骤)。
接着，通过装载机单元13和第一负载锁定单元27，从晶圆盒14向第一工序单元25搬入晶片W(步骤S1002)，进行制法检查(步骤S1003)，从最初的步骤开始顺序地对晶片W执行与该制法对应的RIE处理(步骤S1004)。
更进一步，在第一工序单元25中，如果在与该制法对应的RIE处理途中检测到发生错误(步骤S1005)(检测步骤)，EC89则中断第一工序单元25的RIE处理(步骤S1006)(中止步骤)。在本处理中，假定在图12(A)的制法的第二时间步骤途中发生错误的情况。此时，晶片W不从第一工序单元25搬出，留在第一工序单元25内。然后，EC89在操作面板88上显示图12(A)所示的制法编辑画面。操作者能够从该制法编辑画面进行图12(B)所示那样的制法修正输入。另外，该制法编辑画面具有“Skip”按钮。操作者按压该“Skip”按钮，能够指定对中断了RIE处理的晶片W再执行的步骤。
接着，EC89判断是否具有上述那样由操作者进行的制法修正输入(步骤S1007)，在具有制法修正输入时，EC89对应于制法的修正输入来修正制法，将该修正的制法在第一工序单元25中展开(步骤S1008)(变更步骤)，进行该修正的制法的制法检查(步骤S1009)。然后，EC89在操作面板88上显示图12(B)所示的制法编辑画面。另外，该制法编辑画面也具有“Skip”按钮。操作者能够按压“Skip”按钮，指定对已中断RIE处理的晶片W再执行的步骤。
在本处理中，能够由操作者指定再执行的步骤，是发生错误步骤(步骤3)、该发生错误步骤的下一个步骤(步骤4)、以及结束步骤(步骤5)的下一个步骤(步骤6)。
接着，EC89判断是否具有上述那样由操作者进行的再执行指定步骤(步骤S1010)，在具有再执行指定步骤时，与再执行指定步骤的执行对应，进行执行的步骤的制法检查(步骤S1011)，对晶片W执行与修正的制法的再执行指定步骤对应的RIE处理(步骤S1012)(变更步骤)。
在步骤S1012的处理中，在再执行指定步骤是稳定步骤以外的情况下，执行再执行指定步骤之前的稳定步骤，之后，执行再执行指定步骤。另外，在再执行指定步骤是稳定步骤的情况下，不执行再执行指定步骤之前的稳定步骤，来执行再执行指定步骤。
在没有步骤S1010的判断的结果、由操作者所进行的再执行指定步骤时，对晶片W执行与修正的制法的发生错误步骤对应的RIE处理(步骤S1014)。
在没有步骤S1007的判断的结果、由操作者所进行的制法修正输入时，EC89判断是否具有上述那样由操作者所进行的再执行指定步骤(步骤S1015)，在具有再执行指定步骤时，与再执行指定步骤的执行对应，进行执行的步骤的制法检查(步骤S1016)，对晶片W执行与再执行指定步骤对应的RIE处理(步骤S1017)(变更步骤)。
在没有步骤S1015的判断的结果、由操作者所进行的再执行指定步骤时，对晶片W再执行与发生错误步骤对应的RIE处理(步骤S1018)。
利用步骤S1012、S1014、S1017、或S1018而执行RIE处理的晶片W，从第一工序单元25中搬出(步骤S1013)，结束本处理。
如根据图10和图11的第三基板处理，EC89，在中断第一工序单元25的RIE处理的情况下(步骤S1006)，在具有由操作者所进行的制法的修正输入时(步骤S1007是YES)，与制法的修正输入对应来修正制法，将该修正的制法在第一工序单元25中展开(步骤S1008)，并且，在具有由操作者所进行的再执行指定步骤时(步骤S1010是YES)，对晶片W执行与修正的制法的再执行指定步骤对应的RIE处理(步骤S1012)，所以，能够任意地变更对未结束的晶片的处理条件，因此，能够不从处理室内取出未结束的晶片，对未结束的晶片再执行最佳处理。
另外，在本处理中，在制法缓冲功能设定为“有效”的情况下，对下一个晶片W不能反映修正的制法，在制法缓冲功能设定为“无效”的情况下，对下一个晶片W反映修正的制法。但是，在制法缓冲功能设定为“无效”的情况下，通过由操作者所进行的不同制法的修正输入，在EC89对不同的制法修正制法时，不能对下一个晶片W反映修正的制法。
在本实施方式中，操作者，在再执行中断了RIE处理的晶片W的RIE处理时，确认该晶片W的工序日志(process log)信息，由此，能够确认是否修正了该晶片W的制法。工序日志包括：是否中断对该晶片W的RIE处理，由操作者修正制法的信息。
上述实施方式的基板处理装置，两个工序舟的构造互相不同，但是，两个工序舟的构造也可以相同，例如，任何一个工序舟都可以是对晶片W执行RIE处理的构造。
另外，在上述实施方式的基板处理装置中，执行RIE处理等的基板不限于电子器件用的半导体晶片，也可以是LCD(Liquid CrystalDisplay)或者FPD(Flat Panel Display)等所使用的各种基板或者光掩膜、CD基板、印刷基板等。
上述实施方式的基板处理装置，不限于图1所示那样的具有两个互相平行配置的工序舟的并列式(parallel type)基板处理装置，如图13和图14所示那样，作为对晶片W进行规定处理的真空处理室的多个工序单元放射状配置的基板处理装置，也符合。
图13是表示上述实施方式的基板处理装置的第一变形例的大致构成之平面图。而且，在图13中，与图1的基板处理装置10的构成要素相同的构成要素赋予相同的符号，省略了其说明。
在图13中，基板处理装置137包括：平面看六边形的传送(transfer)单元138；在该传送单元138的周围放射状配置的四个工序单元139～142；装载机单元13；以及配置在传送单元138和装载机单元13之间，连接传送单元138和装载机单元13的两个负载锁定单元143、144。
传送单元138和各个工序单元139～142的内部压力维持为真空，传送单元138和各个工序单元139～142分别通过真空门阀门145～148连接。
在基板处理装置137中，装载机单元13的内部压力维持为大气压，另一方面，传送单元138的内部压力维持为真空。为此，各个负载锁定单元143、144分别在与传送单元138的连接部具有真空门阀门149、150，同时，在与装载机单元13的连接部具有大气门阀门151、152，通过这样，构成为能够调整其内部压力的真空预备搬送室。另外，各个负载锁定单元143、144具有用于暂时地载置在装载机单元13和传送单元138之间交接的晶片W之晶片载置台153、154。
传送单元138具有配置在其内部的自由屈伸和旋转的蛙腿(frogleg)型搬送臂155，该搬送臂155在各个工序单元139～142和各个负载锁定单元143、144之间搬送晶片W。
各个工序单元139～142分别具有载置已进行处理的晶片W的载置台156～159。这里，工序单元139、140具有与基板处理装置10的第一工序单元25相同的构成，工序单元141具有与第二工序单元34相同的构成，工序单元142具有与第三工序单元36相同的构成。
而且，基板处理装置137的各个构成要素的操作，通过具有与基板处理装置10的系统控制器相同的构成的系统控制器来进行控制。
图14是表示上述实施方式的基板处理装置的第二变形例的大致构成的平面图。而且，在图14中，与图1的基板处理装置10和图13的基板处理装置137的构成要素相同的构成要素，赋予相同的符号，省略了其说明。
在图14中，基板处理装置160，对图13的基板处理装置137，追加了两个工序单元161、162，与此对应，传送单元163的形状也与基板处理装置137的传送单元138的形状不同。追加的两个工序单元161、162，分别通过真空门阀门164、165与传送单元163连接，同时，具有晶片W的载置台166、167。工序单元161具有与第一工序单元25相同的构成，工序单元162具有与第二工序单元34相同的构成。
另外，传送单元163具有由两个标量(scalar)臂类型的搬送臂构成的搬送臂单元168。该搬送臂单元168沿着配设在传送单元163内的引导轨道169移动，在各个工序单元139～142、161、162和各个负载锁定单元143、144之间搬送晶片W。
而且，基板处理装置160的各个构成要素的操作，通过具有与基板处理装置10的系统控制器相同的构成的系统控制器来进行控制。
通过将存储实现上述本实施方式的功能的软件的程序代码的存储介质，提供给EC89，EC89的计算机(或者CPU或MPU等)读出存储在存储介质中的程序码来执行，也能够实现本发明的目的。
这种情况下，从存储介质读出的程序代码本身实现上述本实施方式的功能，该程序代码和存储该程序代码的存储介质构成了本发明。
另外，作为用于供给程序代码的存储介质，例如，能够使用软(floppy(注册商标))盘、硬盘、光磁盘、CD-ROM、CD-R、CD-RW、DVD-ROM、DVD-RAM、DVD-RW、DVD+RW等光盘、磁带、非易失性存储卡、ROM等。另外，通过网络下载程序代码也可以。
另外，也包含这种情况：通过计算机执行读出的程序代码，实现上述本实施方式的功能，不仅如此，而且，基于该程序代码的指示，在计算机上启动的OS(操作系统)等进行实际处理的一部分或者全部，利用该处理，实现上述本实施方式的功能之情况。
更进一步，也包含这种情况：从存储介质读出的程序代码，写入插入计算机中的功能扩展板或者与计算机连接的功能扩展单元所具有的存储器中，之后，基于该程序代码的指示，扩展板或者扩展单元所具有的CPU等将其扩展功能执行实际处理的一部分或者全部，利用该处理实现前述本实施方式的功能。
上述程序代码的方式，也可以由目标代码、由解释器执行的程序代码、提供给OS的符号(script)数据等方式构成。

Claims (7)

1.一种基板处理装置，包括：
设定部，设定执行基板处理的基板处理单元的处理条件；
检测部，检测在所述基板处理单元基于该处理条件执行所述基板的处理中该基板处理单元的异常；以及
中止部，在检测到该异常时，中止所述基板处理单元的所述基板的处理，
其特征在于：
具有变更部，变更已由所述中止部中止处理的基板的所述处理条件。
2.如权利要求1所述的基板处理装置，其特征在于：
所述变更部通过修正所述处理条件，进行所述处理条件的变更。
3.如权利要求1或2所述的基板处理装置，其特征在于：
所述处理条件包括多个处理条件，
所述变更部从所述多个处理条件中指定处理条件，通过这样进行所述处理条件的变更。
4.一种基板处理条件变更方法，包括：
设定步骤，设定执行基板处理的基板处理单元的处理条件；
检测步骤，检测在所述基板处理单元基于该处理条件执行所述基板的处理中该基板处理单元的异常；以及
中止步骤，在检测到该异常时，中止所述基板处理单元的所述基板的处理，
其特征在于：
具有变更步骤，变更已由所述中止步骤中止处理的基板的所述处理条件。
5.如权利要求4所述的基板处理条件变更方法，其特征在于：
所述变更步骤通过修正所述处理条件，进行所述处理条件的变更。
6.如权利要求4或5所述的基板处理条件变更方法，其特征在于：
所述处理条件包括多个处理条件，
所述变更步骤从所述多个处理条件中指定处理条件，通过这样进行所述处理条件的变更。
7.一种计算机可读取的存储介质，其存储由计算机执行下述模块的程序：
设定模块，设定执行基板处理的基板处理单元的处理条件；
检测模块，检测在所述基板处理单元基于该处理条件执行所述基板的处理中该基板处理单元的异常；以及
中止模块，在检测到该异常时，中止所述基板处理单元的所述基板的处理，
其特征在于：
所述程序具有变更模块，变更已由所述中止模块中止处理的基板的所述处理条件。
CNA2007100791296A 2006-02-28 2007-02-14 基板处理装置、基板处理条件变更方法和存储介质 Pending CN101030525A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006053670A JP4900904B2 (ja) 2006-02-28 2006-02-28 基板処理装置、基板処理条件変更方法及び記憶媒体
JP2006053670 2006-02-28

Publications (1)

Publication Number Publication Date
CN101030525A true CN101030525A (zh) 2007-09-05

Family

ID=38555101

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007100791296A Pending CN101030525A (zh) 2006-02-28 2007-02-14 基板处理装置、基板处理条件变更方法和存储介质

Country Status (4)

Country Link
JP (1) JP4900904B2 (zh)
KR (1) KR100874278B1 (zh)
CN (1) CN101030525A (zh)
TW (1) TWI445047B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101494164B (zh) * 2008-01-23 2016-04-06 株式会社荏原制作所 基板处理装置的运转方法及基板处理装置
CN112352303A (zh) * 2018-07-09 2021-02-09 东京毅力科创株式会社 加工装置、加工方法以及计算机存储介质

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8369975B2 (en) 2007-09-21 2013-02-05 Fisher-Rosemount Systems, Inc. Online recipe synchronization in a real-time batch executive environment
KR100986805B1 (ko) * 2008-11-21 2010-10-11 에코피아 주식회사 온도 가변형 프로브 스테이션
US10541163B2 (en) 2014-01-20 2020-01-21 SCREEN Holdings Co., Ltd. Substrate processing method and substrate processing apparatus
KR102308587B1 (ko) 2014-03-19 2021-10-01 가부시키가이샤 스크린 홀딩스 기판 처리 장치 및 기판 처리 방법
JP6380887B2 (ja) * 2014-03-19 2018-08-29 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置および基板処理方法
JP6598242B2 (ja) * 2015-08-19 2019-10-30 芝浦メカトロニクス株式会社 基板処理装置、および基板処理方法
JP7161896B2 (ja) * 2018-09-20 2022-10-27 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置および基板処理システム

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2723764B2 (ja) * 1992-09-01 1998-03-09 株式会社日立製作所 半導体製造装置の停電処理装置
JPH09134857A (ja) * 1995-11-09 1997-05-20 Kokusai Electric Co Ltd 半導体製造における異常対策処理方法
JP3771347B2 (ja) * 1997-03-19 2006-04-26 株式会社日立製作所 真空処理装置及び真空処理方法
JP2004319961A (ja) * 2003-03-31 2004-11-11 Tokyo Electron Ltd 基板処理装置、基板処理方法、及び該方法を実行するプログラム

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101494164B (zh) * 2008-01-23 2016-04-06 株式会社荏原制作所 基板处理装置的运转方法及基板处理装置
CN112352303A (zh) * 2018-07-09 2021-02-09 东京毅力科创株式会社 加工装置、加工方法以及计算机存储介质
CN112352303B (zh) * 2018-07-09 2024-04-09 东京毅力科创株式会社 加工装置、加工方法以及计算机存储介质

Also Published As

Publication number Publication date
KR100874278B1 (ko) 2008-12-17
KR20070089604A (ko) 2007-08-31
JP2007234809A (ja) 2007-09-13
JP4900904B2 (ja) 2012-03-21
TW200739668A (en) 2007-10-16
TWI445047B (zh) 2014-07-11

Similar Documents

Publication Publication Date Title
CN101030525A (zh) 基板处理装置、基板处理条件变更方法和存储介质
CN101034661A (zh) 基板处理装置、基板处理条件研究方法和存储介质
CN100342518C (zh) 处理设备、处理方法、压力控制方法、传送方法以及传送设备
CN101064240A (zh) 基板处理方法、基板处理系统以及基板处理装置
CN1822326A (zh) 基板的处理方法、电子器件的制造方法和程序
CN1225007C (zh) 基板处理装置及基板处理方法
CN1213460C (zh) 基底处理系统和基底处理方法
CN1841653A (zh) 基板处理装置、历史信息记录方法、记录程序及记录系统
KR101880516B1 (ko) 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체
CN1808276A (zh) 涂敷、显影装置及其方法
CN1773672A (zh) 基板处理装置以及基板处理方法
CN1835193A (zh) 大气输送室、被处理体的处理后输送法、程序和存储介质
CN1808274A (zh) 涂敷、显影装置及其方法
CN1808275A (zh) 涂敷·显影装置和涂敷·显影方法
CN1819112A (zh) 基板处理装置的复原处理方法、基板处理装置、程序
CN1828841A (zh) 基板表面的处理方法、基板的清洗方法及程序
TW200834778A (en) Integrated vacuum metrology for cluster tool
CN1841655A (zh) 基板处理装置
CN101034666A (zh) 基板处理装置
CN1790616A (zh) 基板处理装置及其运行程序和控制方法、以及存储介质
JP2006278396A (ja) 処理装置及びプログラム
KR20190035523A (ko) 기판 처리 장치, 반도체 장치의 제조 방법, 및 프로그램
CN1790614A (zh) 基板处理装置的恢复方法、恢复程序、及基板处理装置
CN1787197A (zh) 基板处理装置和基板处理装置的基板输送方法
CN1737995A (zh) 基板处理装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication