KR20070089604A - 기판 처리 장치, 기판 처리 조건 변경 방법 및 기억 매체 - Google Patents

기판 처리 장치, 기판 처리 조건 변경 방법 및 기억 매체 Download PDF

Info

Publication number
KR20070089604A
KR20070089604A KR1020070018840A KR20070018840A KR20070089604A KR 20070089604 A KR20070089604 A KR 20070089604A KR 1020070018840 A KR1020070018840 A KR 1020070018840A KR 20070018840 A KR20070018840 A KR 20070018840A KR 20070089604 A KR20070089604 A KR 20070089604A
Authority
KR
South Korea
Prior art keywords
processing
substrate
unit
substrate processing
wafer
Prior art date
Application number
KR1020070018840A
Other languages
English (en)
Other versions
KR100874278B1 (ko
Inventor
다케시 요코우치
후미코 야기
Original Assignee
동경 엘렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동경 엘렉트론 주식회사 filed Critical 동경 엘렉트론 주식회사
Publication of KR20070089604A publication Critical patent/KR20070089604A/ko
Application granted granted Critical
Publication of KR100874278B1 publication Critical patent/KR100874278B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

처리가 중지된 기판을 처리실내로부터 반출하는 일없이 처리가 중지된 기판에 대하여 최적의 처리를 재실행할 수 있는 기판 처리 장치를 제공한다. 기판 처리 장치(10)에 있어서, 시스템 컨트롤러의 EC(89)는, 제 1 프로세스 유닛(25)에 있어서 웨이퍼(W)의 레시피에 대응한 RIE 처리 도중에 에러의 발생을 검지하면(스텝 S1005), 제 1 프로세스 유닛(25)에 있어서의 RIE 처리를 중단하고(스텝 S1006), 조작자에 의한 레시피의 수정 입력이 있을 때는(스텝 S1007에서 YES), 레시피의 수정 입력에 따라 수정된 레시피를 제 1 프로세스 유닛(25)에서 전개하고(스텝 S1008), 조작자에 의한 재실행 지정 스텝이 있을 때는(스텝 S1010에서 YES), 수정된 레시피의 재실행 지정 스텝에 대응한 RIE 처리를 웨이퍼(W)에 대하여 실행한다(스텝 S1012).

Description

기판 처리 장치, 기판 처리 조건 변경 방법 및 기억 매체{SUBSTRATE PROCESSING APPARATUS, METHOD FOR MODIFYING SUBSTRATE PROCESSING CONDITIONS AND STORAGE MEDIUM}
도 1은 본 실시의 형태에 따른 기판 처리 장치의 개략 구성을 도시하는 평면도이다.
도 2는 도 1에 있어서의 제 2 프로세스 유닛의 단면도이며, 도 2(a)는 도 1에 있어서의 선 II-II에 따른 단면도이며, 도 2(b)는 도 2(a)에 있어서의 A 부의 확대도이다.
도 3은 도 1에 있어서의 제 2 프로세스 쉽의 개략 구성을 도시하는 사시도이다.
도 4는 도 1의 기판 처리 장치에 있어서의 시스템 컨트롤러의 개략 구성을 도시하는 도면이다.
도 5는 도 4에 있어서의 EC의 주요부의 개략 구성을 도시하는 블럭도이다.
도 6은 본 실시의 형태에 따른 기판 처리 장치에 의해서 실행되는 제 1 기판 처리의 순서를 도시하는 플로 차트이다.
도 7은 오퍼레이션 패널의 표시부에 표시되는 레시피 편집 화면을 도시하는 도면이다.
도 8은 본 실시의 형태에 따른 기판 처리 장치에 의해서 실행되는 제 2 기판 처리의 순서를 도시하는 플로 차트이다.
도 9는 오퍼레이션 패널의 표시부에 표시되는 레시피 편집 화면을 도시하는 도면이다.
도 10은 본 실시의 형태에 따른 기판 처리 장치에 의해서 실행되는 제 3 기판 처리의 순서를 도시하는 플로 차트이다.
도 11은 본 실시의 형태에 따른 기판 처리 장치에 의해서 실행되는 제 3 기판 처리의 순서를 도시하는 플로 차트이다.
도 12는 오퍼레이션 패널의 표시부에 표시되는 레시피 편집 화면을 도시하는 도면이다.
도 13은 본 발명의 실시의 형태에 따른 기판 처리 장치의 제 1 변형예의 개략 구성을 도시하는 평면도이다.
도 14는 본 발명의 실시의 형태에 따른 기판 처리 장치의 제 2 변형예의 개략 구성을 도시하는 평면도이다.
도면의 주요 부분에 대한 부호의 설명
W 웨이퍼
10, 137, 160 기판 처리 장치
11 제 1 프로세스 쉽
12 제 2 프로세스 쉽
13 로더 유닛
14 후프
20 로드 포트
25 제 1 프로세스 유닛
34 제 2 프로세스 유닛
36 제 3 프로세스 유닛
38, 50, 70 챔버
49 제 2 로드·로크실
88 오퍼레이션 패널
89 EC
90, 91, 92 MC
93 스위칭 허브
138, 163 트랜스퍼 유닛
139, 140, 141, 142, 161, 162 프로세스 유닛
170 LAN
171 PC
본 발명은, 기판 처리 장치, 기판 처리 조건 변경 방법 및 기억 매체에 관한 것이고, 특히, 기판의 처리 조건을 변경하는 기판 처리 장치, 기판 처리 조건 변경 방법 및 기억 매체에 관한 것이다.
기판으로서의 웨이퍼에 소정의 처리, 예컨대, 플라즈마 처리를 실시하는 기판 처리 장치는, 통상 한 장의 웨이퍼를 처리하는 동안에 있어서, 이 웨이퍼에 실시하는 플라즈마 처리의 처리 조건을 변경하는 일이 없다. 또한, 기판 처리 장치가 실행하는 플라즈마 처리의 처리 조건은 프로세스·레시피(이하, 간단히「레시피」라고 한다)라고 불려지고, 레시피는 기판 처리 장치에 접속된 서버 등에 보존된다.
기판 처리 장치는, 처리실내에서 각 웨이퍼에 플라즈마 처리를 실시하는 프로세스 유닛과, 1로트에 상당하는 복수의 웨이퍼를 수용하는 용기로부터 웨이퍼를 반출하여 반송하는 로더 유닛과, 로더 유닛 및 프로세스 유닛간의 웨이퍼의 전달을 실행하는 로드·로크 유닛을 구비한다.
이 기판 처리 장치는, 웨이퍼에, 예컨대 플라즈마 처리를 실시하는 경우에 있어서, 해당 처리를 실시하는 프로세스 유닛에 고장이나 프로세스 이상 등의 어떠한 이상(에러)이 발생한 것에 의해서 해당 웨이퍼에 대한 처리를 중지했을 때에, 이 웨이퍼(이하,「미완료 웨이퍼」라고 한다)의 나머지의 처리 조건으로 잔 처리 레시피를 작성하여, 해당 잔 처리 레시피에 근거하여 미완료 웨이퍼에 대하여 처리를 재실행하고 있었다(예컨대, 일본 특허 공개 2004-319961호 공보 참조).
그러나, 종래의 기판 처리 장치에서는, 상술한 바와 같이 웨이퍼에 대한 처리를 중지한 시점에서의 미완료 웨이퍼의 나머지 처리 조건으로부터 잔 처리 레시피를 작성하고 있었기 때문에, 처리를 중지하는 데 이른 상황에 따라서는, 해당 잔 처리 레시피에 근거하여 해당 미완료 웨이퍼에 대하여 처리를 재실행할 수 없는 경우가 있어, 이 경우, 해당 미완료 웨이퍼를 처리실내로부터 반출할 필요가 있었다.
본 발명의 목적은, 처리가 중지된 기판을 처리실내로부터 반출하는 일 없이 처리가 중지된 기판에 대하여 최적의 처리를 재실행할 수 있는 기판 처리 장치, 기판 처리 조건 변경 방법 및 기억 매체를 제공하는 것에 있다.
상기 목적을 달성하기 위해서, 본 발명의 일 양태에 따른 기판 처리 장치는, 기판의 처리를 실행하는 기판 처리 유닛의 처리 조건을 설정하는 설정부와, 해당 처리 조건에 근거하는 상기 기판 처리 유닛의 상기 기판 처리의 실행 중에 해당 기판 처리 유닛의 이상을 검지하는 검지부와, 해당 이상이 검지됐을 때에 상기 기판 처리 유닛의 상기 기판의 처리를 중지하는 중지부를 구비하는 기판 처리 장치에 있어서, 상기 중지부에 의해서 처리가 중지된 기판의 상기 처리 조건을 변경하는 변경부를 구비하는 것을 특징으로 한다.
바람직하게는, 상기 기판 처리 장치에 있어서, 상기 변경부는, 상기 처리 조 건을 수정하는 것의 의해 상기 처리 조건의 변경을 실행하는 것을 특징으로 한다.
바람직하게는, 상기 기판 처리 장치에 있어서, 상기 처리 조건은 복수의 처리 조건을 포함하고, 상기 변경부는 상기 복수의 처리 조건으로부터 처리 조건을 지정하는 것에 의해 상기 처리 조건의 변경을 실행하는 것을 특징으로 한다.
상기 목적을 달성하기 위해서, 본 발명의 다른 양태에 따른 기판 처리 조건 변경 방법은, 기판의 처리를 실행하는 기판 처리 유닛의 처리 조건을 설정하는 설정 스텝과, 해당 처리 조건에 근거하는 상기 기판 처리 유닛의 상기 기판의 처리를 실행 중에 해당 기판 처리 유닛의 이상을 검지하는 검지 스텝과, 해당 이상이 검지됐을 때에 상기 기판 처리 유닛의 상기 기판의 처리를 중지하는 중지 스텝을 갖는 기판 처리 조건 변경 방법에 있어서, 상기 중지 스텝에 의해서 처리가 중지된 기판의 상기 처리 조건을 변경하는 변경 스텝을 갖는 것을 특징으로 한다.
바람직하게는, 상기 기판 처리 조건 변경 방법에 있어서, 상기 변경 스텝은, 상기 처리 조건을 수정하는 것에 의해 상기 처리 조건의 변경을 실행하는 것을 특징으로 한다.
바람직하게는, 상기 기판 처리 조건 변경 방법에 있어서, 상기 처리 조건은 복수의 처리 조건을 포함하고, 상기 변경 스텝은 상기 복수의 처리 조건으로부터 처리 조건을 지정하는 것에 의해 상기 처리 조건의 변경을 실행하는 것을 특징으로 한다.
상기 목적을 달성하기 위해서, 본 발명의 또 다른 양태에 따른 기억 매체는, 기판의 처리를 실행하는 기판 처리 유닛의 처리 조건을 설정하는 설정 모듈과, 해 당 처리 조건에 근거하는 상기 기판 처리 유닛의 상기 기판 처리의 실행 중에 해당 기판 처리 유닛의 이상을 검지하는 검지 모듈과, 해당 이상이 검지됐을 때에 상기 기판 처리 유닛의 상기 기판의 처리를 중지하는 중지 모듈을 컴퓨터에 실행시키는 프로그램을 저장하는 컴퓨터 판독 가능한 기억 매체에 있어서, 상기 프로그램은, 상기 중지 모듈에 의해서 처리가 중지된 기판의 상기 처리 조건을 변경하는 변경 모듈을 갖는 것을 특징으로 한다.
(실시예)
이하, 본 발명의 실시의 형태에 대하여 도면을 참조하면서 설명한다.
우선, 본 발명의 제 1 실시의 형태에 따른 기판 처리 장치에 대하여 설명한다.
도 1은, 본 실시의 형태에 따른 기판 처리 장치의 개략 구성을 도시하는 평면도이다.
도 1에 있어서, 기판 처리 장치(10)는, 전자 디바이스용인 웨이퍼(이하, 간단히「웨이퍼」라고 한다)(기판)(W)에 반응성 이온 에칭(이하, 「RIE」라고 한다) 처리를 실시하는 제 1 프로세스 쉽(11)과, 해당 제 1 프로세스 쉽(11)과 평행히 배치되고, 제 1 프로세스 쉽(11)에 있어서 RIE 처리가 실시된 웨이퍼(W)에 후술하는 COR(Chemical Oxide Removal) 처리 및 PHT(Post Heat Treatment) 처리를 실시하는 제 2 프로세스 쉽(12)과, 제 1 프로세스 쉽(11) 및 제 2 프로세스 쉽(12)이 각각 접속된 직사각형 형상의 공통반송실로서의 로더 유닛(13)을 구비한다.
여기서, COR 처리는, 피처리체의 산화막과 가스 분자를 화학 반응시켜 생성물을 생성하는 처리이며, PHT 처리는, COR 처리가 실시된 피처리체를 가열하여, COR 처리의 화학 반응에 의해서 피처리체에 생성한 생성물을 기화·열산화(Thermal Oxidation)시켜 피처리체로부터 제거하는 처리이다. 이상과 같이, COR 처리 및 PHT 처리, 특히, COR 처리는, 플라즈마를 이용하지 않고 또한 물 성분을 이용하지 않고서 피처리체의 산화막을 제거하는 처리이기 때문에, 플라즈마 없는(plasmaless) 에칭 처리 및 드라이 클리닝 처리(건조 세정 처리)에 해당한다.
로더 유닛(13)에는, 상술한 제 1 프로세스 쉽(11) 및 제 2 프로세스 쉽(12) 외, 1로트에 상당하는 25장의 웨이퍼(W)를 수용하는 용기로서의 후프(Front Opening Unified Pod)(14)가 각각 탑재되는 3개의 후프 탑재대(15)와, 후프(14)로부터 반출된 웨이퍼(W)의 위치를 프리얼라인먼트하는 오리엔터(16)와, 웨이퍼(W)의 표면 상태를 계측하는 제 1 및 제 2 IMS(Integrated Metro1ogy System, Therma-Wave, Inc.)(17, 18)가 접속되어 있다.
제 1 프로세스 쉽(11) 및 제 2 프로세스 쉽(12)은, 로더 유닛(13)의 길이 방향에 있어서의 측벽에 접속됨과 동시에 로더 유닛(13)을 사이에 두고 3개의 후프 탑재대(15)와 대향하도록 배치되고, 오리엔터(16)는 로더 유닛(13)의 길이 방향에 관한 한쪽 단부에 배치되고, 제 1 IMS(17)는 로더 유닛(13)의 길이 방향에 관한 다른 쪽 단부에 배치되고, 제 2 IMS(18)는 3개의 후프탑재대(15)와 병렬로 배치된다.
로더 유닛(13)은, 내부에 배치된, 웨이퍼(W)를 반송하는 스카라형 듀얼 아암 타입의 반송 아암 기구(19)와, 각 후프 탑재대(15)에 대응하도록 측벽에 배치된 웨 이퍼(W)의 투입구로서의 3개의 로드 포트(20)를 갖는다. 각 로드 포트(20)는 대응하는 각 후프 탑재대(15)가 탑재하는 후프(14)와 접속한다. 반송 아암 기구(19)는, 후프 탑재대(15)에 탑재된 후프(14)로부터 웨어퍼(W)를 로드 포트(20)경유로 반출하여, 해당 반출한 웨이퍼(W)를 제 1 프로세스 쉽(11), 제 2 프로세스 쉽(12), 오리엔터(16), 제 1 IMS(17)나 제 2 IMS(18)로 반출입한다.
제 1 IMS(17)는 광학계의 모니터이며, 반입된 웨이퍼(W)를 탑재하는 탑재대(21)와, 해당 탑재대(21)에 탑재된 웨이퍼(W)를 지향하는 광학센서(22)를 갖고, 웨이퍼(W)의 표면 형상, 예컨대, 표면층의 막두께, 및 배선홈이나 게이트 전극 등의 CD(Critical Dimension)값을 측정한다. 제 2 IMS(18)도 광학계의 모니터이며, 제 1 IMS(17)와 동일하게, 탑재대(23)와 광학센서(24)를 갖고, 웨이퍼(W)의 표면에서의 파티클수를 계측한다.
제 1 프로세스 쉽(11)은, 웨이퍼(W)에 RIE 처리를 실시하는 제 1 프로세스 유닛(25)과, 해당 제 1 프로세스 유닛(25)에 웨이퍼(W)를 전달하는 링크형 싱글 픽 타입의 제 1 반송 아암(26)을 내장하는 제 1 로드·로크 유닛(27)을 갖는다.
제 1 프로세스 유닛(25)은, 원통 형상의 처리실 용기(챔버)와, 해당 챔버내에 배치된 상부 전극 및 하부 전극을 갖고, 해당 상부 전극 및 하부 전극간의 거리는 웨이퍼(W)에 RIE 처리를 실시하기 위한 적절한 간격으로 설정되어 있다. 또한, 하부 전극은 웨이퍼(W)를 쿨롱 힘 등에 의해서 척하는 ESC(28)를 그 정상부에 갖는다.
제 1 프로세스 유닛(25)은, 챔버 내부에 처리 가스를 도입하여, 상부 전극 및 하부 전극 사이에 전기장을 발생시키는 것의 의해 도입된 처리 가스를 플라즈마화하여 이온 및 래디컬을 발생시켜, 해당 이온 및 래디컬에 의해 웨이퍼(W)에 RIE 처리를 실시한다.
제 1 프로세스 쉽(11)에서는, 로더 유닛(13)의 내부 압력은 대기압으로 유지되는 한편, 제 1 프로세스 유닛(25)의 내부 압력은 진공으로 유지된다. 그 때문에, 제 1 로드·로크 유닛(27)은, 제 1 프로세스 유닛(25)과의 연결부에 진공 게이트 밸브(29)를 구비함과 동시에, 로더 유닛(13)과의 연결부에 대기 게이트 밸브(30)를 구비하는 것에 의해, 그 내부 압력이 조정 가능한 진공 예비 반송실로서 구성된다.
제 1 로드·로크 유닛(27)의 내부에는, 대략 중앙부에 제 1 반송 아암(26)이 설치되고, 해당 제 1 반송 아암(26)으로부터 제 1 프로세스 유닛(25)측에 제 1 버퍼(31)가 설치되고, 제 1 반송 아암(26)으로부터 로더 유닛(13)측에는 제 2 버퍼(32)가 설치된다. 제 1 버퍼(31) 및 제 2 버퍼(32)는, 제 1 반송 아암(26)의 선단부에 배치된 웨이퍼(W)를 지지하는 지지부(픽)(33)가 이동하는 궤도상에 배치되어, RIE 처리가 실시된 웨이퍼(W)를 일시적으로 지지부(33)의 궤도의 상방으로 대피시키는 것에 의해, RIE 미처리 웨이퍼(W)와 RIE 처리한 웨이퍼(W)의 제 1 프로세스 유닛(25)에 있어서의 원활한 교체를 가능하게 한다.
제 2 프로세스 쉽(12)은, 웨이퍼(W)에 COR 처리를 실시하는 제 2 프로세스 유닛(34)과, 해당 제 2 프로세스 유닛(34)에 진공 게이트 밸브(35)를 거쳐서 접속된, 웨이퍼(W)에 PHT 처리를 실시하는 제 3 프로세스 유닛(36)과, 제 2 프로세스 유닛(34) 및 제 3 프로세스 유닛(36)에 웨이퍼(W)를 전달하는 링크형 싱글 픽 타입의 제 2 반송 아암(37)을 내장하는 제 2 로드·로크 유닛(49)을 갖는다.
도 2는, 도 1에 있어서의 제 2 프로세스 유닛(34)의 단면도이며, 도 2(a)는 도 1에 있어서의 선 II-II에 따른 단면도이며, 도 2(b)는 도 2(a)에 있어서의 A 부의 확대도이다.
도 2(a)에 있어서, 제 2 프로세스 유닛(34)은, 원통 형상의 처리실 용기(챔버)(38)와, 해당 챔버(38)내에 배치된 웨이퍼(W)의 탑재대로서의 ESC(39)와, 챔버(38)의 상방에 배치된 샤워헤드(40)와, 챔버(38)내의 가스 등을 배기하는 TMP(Turbo Molecular Pump)(41)와, 챔버(38) 및 TMP(41)의 사이에 배치되어, 챔버(38)내의 압력을 제어하는 가변식 버터플라이 밸브로서의 APC(Automatic Pressure Contro1)밸브(42)를 갖는다.
ESC(39)는, 내부에 직류 전압이 인가되는 전극판(도시하지 않음)을 갖고, 직류 전압에 의해 발생하는 쿨롱 힘 또는 존슨 라벡(Johnsen-Rahbek)력에 의해서 웨이퍼(W)를 흡착하여 유지한다. 또한, ESC(39)은 조온 기구로서 냉매실(도시하지 않음)을 갖는다. 이 냉매실에는 소정 온도의 냉매, 예컨대, 냉각수나 가르덴액이 순환 공급되어, 해당 냉매의 온도에 의해서 ESC(39)의 상면에 흡착 유지된 웨이퍼(W)의 처리 온도가 제어된다. 또한, ESC(39)은, ESC(39)의 상면과 웨이퍼의 이면과의 사이에 열전도 가스(헬륨 가스)를 빈틈없이 공급하는 열전도 가스 공급 계통(도시하지 않음)을 갖는다. 열전도 가스는, COR 처리 동안, 냉매에 의해서 원하는 지정 온도로 유지된 ESC(39)와 웨이퍼와의 열교환을 실행하여, 웨이퍼를 효율적 으로 또한 균일히 냉각한다.
또한, ESC(39)는, 그 상면으로부터 돌출이 자유자재인 리프트 핀으로서의 복수의 푸셔핀(56)을 갖고, 이들 푸셔핀(56)은, 웨이퍼(W)가 ESC(39)에 흡착 유지될 때에는 ESC(39)에 수용되고, COR 처리가 실시된 웨이퍼(W)를 챔버(38)로부터 반출할 때에는, ESC(39)의 상면으로부터 돌출하여 웨이퍼(W)를 상방으로 들어 올린다.
샤워헤드(40)는 2층 구조를 갖고, 하층부(43) 및 상층부(44)의 각각에 제 1 버퍼실(45) 및 제 2 버퍼실(46)을 갖는다. 제 1 버퍼실(45) 및 제 2 버퍼실(46)은 각각 가스 공기구멍(47, 48)을 거쳐서 챔버(38)내로 연통한다. 즉, 샤워헤드(40)는, 제 1 버퍼실(45) 및 제 2 버퍼실(46)에 각각 공급되는 가스의 챔버(38)내로의 내부 통로를 갖는, 계층 형상으로 적층된 2개의 판형상체(하층부(43), 상층부(44))로 이루어진다.
웨이퍼(W)에 COR 처리를 실시할 때, 제 1 버퍼실(45)에는 NH3(암모니아) 가스가 후술하는 암모니아 가스 공급관(57)으로부터 공급되고, 해당 공급된 암모니아 가스는 가스 공기구멍(47)을 거쳐서 챔버(38)내로 공급됨과 동시에, 제 2 버퍼실(46)에는 HF(불화수소) 가스가 후술하는 불화수소 가스 공급관(58)으로부터 공급되고, 해당 공급된 불화수소 가스는 가스 공기 구멍(48)을 거쳐서 챔버(38)내로 공급된다.
또한, 샤워헤드(40)는 히터(도시하지 않음), 예컨대, 가열 소자를 내장한다. 이 가열 소자는, 바람직하게는, 상층부(44) 상에 배치되어 제 2 버퍼실(46)내의 불화수소 가스의 온도를 제어한다.
또한, 도 2(b)에 도시하는 바와 같이 가스 공기구멍(47, 48)에 있어서의 챔버(38)내로의 개구부는 점차 넓어지는 형상으로 형성된다. 이에 따라, 암모니아 가스나 불화수소 가스를 챔버(38)내로 효율적으로 확산할 수 있다. 또한, 가스 공기구멍(47, 48)은 단면이 잘록한 형상을 나타내기 때문에, 챔버(38)에서 발생한 퇴적물이 가스 공기구멍(47, 48), 나아가서는, 제 1 버퍼실(45)이나 제 2 버퍼실(46)로 역류하는 것을 방지할 수 있다. 또한, 가스 공기구멍(47, 48)은 나선 형상의 공기구멍이더라도 좋다.
이 제 2 프로세스 유닛(34)은, 챔버(38)내의 압력과, 암모니아 가스 및 불화수소 가스의 부피 유량비를 조정하는 것에 의해 웨이퍼(W)에 COR 처리를 실시한다. 또한, 이 제 2 프로세스 유닛(34)은, 챔버(38)내에서 처음으로 암모니아 가스 및 불화수소 가스가 혼합하도록 설계되어 있기(포스트 믹스 설계) 때문에, 챔버(38)내에 상기 두 종류의 가스가 도입될 때까지, 해당 두 종류의 혼합 가스가 혼합하는 것을 방지하여, 불화수소 가스와 암모니아 가스가 챔버(38)내로 도입전에 반응하는 것을 방지한다.
또한, 제 2 프로세스 유닛(34)에서는, 챔버(38)의 측벽이 히터(도시하지 않음), 예컨대, 가열 소자를 내장하고, 챔버(38)내의 분위기 온도가 저하하는 것을 방지한다. 이에 의해, COR 처리의 재현성을 향상할 수 있다. 또한, 측벽내의 가열 소자는, 측벽의 온도를 제어하는 것에 의해 챔버(38)내에 발생한 부생성물이 측벽의 내측에 부착하는 것을 방지한다.
도 1로 되돌아가서, 제 3 프로세스 유닛(36)은, 하우징 형상의 처리실 용기 (챔버)(50)와, 해당 챔버(50)내에 배치된 웨이퍼(W)의 탑재대로서의 스테이지 히터(51)와, 해당 스테이지 히터(51)의 주위에 배치되어, 스테이지 히터(51)에 탑재된 웨이퍼(W)를 상방으로 들어 올리는 버퍼 아암(52)과, 챔버내 및 외부 분위기를 차단하는 개폐가 자유로운 덮개로서의 PHT 챔버 리드(도시하지 않음)를 갖는다.
스테이지 히터(51)는, 표면에 산화피막이 형성된 알루미늄으로 이루어지고, 내장된 전열선 등에 의해서 탑재된 웨이퍼(W)를 소정의 온도까지 가열한다. 구체적으로는, 스테이지 히터(51)는 탑재한 웨이퍼(W)를 적어도 1분간에 걸쳐 100∼200°C, 바람직하게는 약 135°C까지 직접 가열한다.
PHT 챔버 리드에는 실리콘 고무제의 시트 히터가 배치된다. 또한, 챔버(50)의 측벽에는 카트리지히터(도시하지 않음)가 내장되어, 해당 카트리지히터는 챔버(50)의 측벽의 벽면 온도를 25∼80°C로 제어한다. 이에 의해, 챔버(50)의 측벽에 부생성물이 부착하는 것을 방지하고, 부착한 부생성물에 기인하는 파티클의 발생을 방지하여 챔버(50)의 클리닝 주기를 연장한다. 또한, 챔버(50)의 외주는 열 쉴드에 의해서 덮어져 있다.
웨이퍼(W)를 상방으로부터 가열하는 히터로서, 상술한 시트히터대신에, 자외선 방사(UV radiation) 히터를 배치해도 좋다. 자외선 방사 히터로서는, 파장 190∼400nm의 자외선을 방사하는 자외선 램프 등이 해당한다.
버퍼 아암(52)은, COR 처리가 실시된 웨이퍼(W)를 일시적으로 제 2 반송 아암(37)에 있어서의 지지부(53)의 궤도의 상방으로 대피시키는 것에 의해, 제 2 프로세스 유닛(34)이나 제 3 프로세스 유닛(36)에 있어서의 웨이퍼(W)의 원활한 교체 를 가능하게 한다.
이 제 3 프로세스 유닛(36)은, 웨이퍼(W)의 온도를 조정하는 것에 의해 웨이퍼(W)에 PHT 처리를 실시한다.
제 2 로드·로크 유닛(49)은, 제 2 반송 아암(37)을 내장하는 하우징 형상의 반송실(챔버)(70)을 갖는다. 또한, 로더 유닛(13)의 내부 압력은 대기압으로 유지되는 한편, 제 2 프로세스 유닛(34) 및 제 3 프로세스 유닛(36)의 내부 압력은 진공으로 유지된다. 그 때문에, 제 2 로드·로크 유닛(49)은, 제 3 프로세스 유닛(36)과의 연결부에 진공 게이트밸브(54)를 구비함과 동시에, 로더 유닛(13)과의 연결부에 대기 도어 밸브(55)를 구비하는 것에 의해, 그 내부 압력이 조정 가능한 진공 예비 반송실로서 구성된다.
도 3은, 도 1에 있어서의 제 2 프로세스 쉽(34)의 개략 구성을 나타내는 사시도이다.
도 3에 있어서, 제 2 프로세스 유닛(34)은, 제 1 버퍼실(45)로 암모니아 가스를 공급하는 암모니아 가스 공급관(57)과, 제 2 버퍼실(46)로 불화수소 가스를 공급하는 불화수소 가스 공급관(58)과, 챔버(38)내의 압력을 측정하는 압력 게이지(59)와, ESC(39)내에 배치된 냉각 계통으로 냉매를 공급하는 칠러 유닛(60)을 구비한다.
암모니아 가스 공급관(57)에는 MFC(Mass Flow Controller)(도시하지 않음)가 마련되고, 해당 MFC은 제 1 버퍼실(45)에 공급하는 암모니아 가스의 유량을 조정함과 동시에, 불화수소 가스 공급관(58)에도 MFC(도시하지 않음)가 마련되고, 해당 MFC은 제 2 버퍼실(46)에 공급하는 불화수소 가스의 유량을 조정한다. 암모니아 가스 공급관(57)의 MFC와 불화수소 가스 공급관(58)의 MFC는 협동하여, 챔버(38)에 공급되는 암모니아 가스와 불화수소 가스의 부피 유량비를 조정한다.
또한, 제 2 프로세스 유닛(34)의 하방에는, DP(Dry Pump)(도시하지 않음)에 접속된 제 2 프로세스 유닛 배기계(61)가 배치된다. 제 2 프로세스 유닛 배기계(61)는, 챔버(38)와 APC 밸브(42)의 사이에 배치된 배기 덕트(62)와 연통하는 배기관(63)과, TMP(41)의 하방(배기측)에 접속된 배기관(64)을 갖고, 챔버(38)내의 가스 등을 배기한다. 또한, 배기관(64)은 DP의 바로 앞에서 배기관(63)에 접속된다.
제 3 프로세스 유닛(36)은, 챔버(50)에 질소(N2) 가스를 공급하는 질소 가스 공급관(65)과, 챔버(50)내의 압력을 측정하는 압력 게이지(66)와, 챔버(50)내의 질소 가스 등을 배기하는 제 3 프로세스 유닛 배기계(67)를 구비한다.
질소 가스 공급관(65)에는 MFC(도시하지 않음)가 마련되고, 해당 MFC은 챔버(50)에 공급되는 질소 가스의 유량을 조정한다. 제 3 프로세스 유닛 배기계(67)는, 챔버(50)에 연통함과 동시에 DP에 접속된 본배기관(68)과, 해당 본배기관(68)의 도중에 배치된 APC 밸브(69)와, 본배기관(68)으로부터 APC 밸브(69)를 회피하도록 분기하고, 또한 DP의 바로 앞에서 본배기관(68)에 접속되는 부배기관(68a)을 갖는다. APC 밸브(69)는, 챔버(50)내의 압력을 제어한다.
제 2 로드·로크 유닛(49)은, 챔버(70)에 질소 가스를 공급하는 질소 가스 공급관(71)과, 챔버(70)내의 압력을 측정하는 압력 게이지(72)와, 챔버(70)내의 질 소 가스 등을 배기하는 제 2 로드·로크 유닛 배기계(73)와, 챔버(70)내를 대기 개방하는 대기 연통관(74)을 구비한다.
질소 가스 공급관(71)에는 MFC(도시하지 않음)가 마련되고, 해당 MFC은 챔버(70)에 공급되는 질소 가스의 유량을 조정한다. 제 2 로드·로크 유닛 배기계(73)는 1개의 배기관으로 이루어지고, 해당 배기관은 챔버(70)에 연통함과 동시에, DP의 바로 앞에서 제 3 프로세스 유닛 배기계(67)에 있어서의 본배기관(68)에 접속된다. 또한, 제 2 로드·로크 유닛 배기계(73) 및 대기 연통관(74)은 각각 개폐가 자유로운 배기밸브(75) 및 릴리프 밸브(76)를 갖고, 해당 배기밸브(75) 및 릴리프 밸브(76)는 협동하여 챔버(70)내의 압력을 대기압으로부터 원하는 진공도까지 중 어느 것인가로 조정한다.
도 1로 되돌아가서, 기판 처리 장치(10)는, 제 1 프로세스 쉽(11), 제 2 프로세스 쉽(12) 및 로더 유닛(13)의 동작을 제어하는 시스템 컨트롤러와, 로더 유닛(13)의 길이 방향에 관한 한쪽 단부에 배치된 오퍼레이션 패널(88)을 구비한다.
오퍼레이션 패널(88)은, 예컨대 LCD(Liquid Crystal Display)로 이루어지는 표시부를 갖고, 해당 표시부는 기판 처리 장치(10)의 각 구성 요소인 동작 상황을 표시한다.
도 4에 도시하는 바와 같이 시스템 컨트롤러는, EC(Equipment Controller)(89)와, 3개의 MC(Module Controller)(90, 91, 92)와, EC(89) 및 각 MC를 접속하는 스위칭 허브(93)를 구비한다. 해당 시스템 컨트롤러는 EC(89)로부터 LAN(Local Area Network)(170)을 거쳐서, 기판 처리 장치(10)가 설치되어 있는 공 장 전체의 제조 공정을 관리하는 MES(Manufacturing Execution System)로서의 PC(171)에 접속되어 있다. MES는, 시스템 컨트롤러와 제휴하여 공장에서의 공정에 관한 리얼타임 정보를 기간(基幹) 업무 시스템(도시하지 않음)에 피드백함과 동시에, 공장 전체의 부하 등을 고려하여 공정에 관한 판단을 실행한다.
EC(89)는, 각 MC을 통괄하여 기판 처리 장치(10) 전체의 동작을 제어하는 주제어부(마스터 제어부)이다. 또한, EC(89)은, CPU, RAM, HDD 등을 갖고, 오퍼레이션 패널(88)에 있어서 유저 등에 의해서 지정된 웨이퍼(W)의 처리 조건, 즉, 레시피에 대응하는 프로그램에 따라 제어 신호를 송신하는 것에 의해, 제 1 프로세스 쉽(11), 제 2 프로세스 쉽(12) 및 로더 유닛(13)의 동작을 제어한다.
또한, EC(89)은, 도 5에 도시하는 바와 같이 웨이퍼(W)의 레시피를 설정하는 설정부와, 각 프로세스 유닛의 이상을 검지하는 검지부와, 해당 검지부가 이상을 검지했을 때에 각 프로세스 유닛의 웨이퍼(W)의 처리를 중지하는 중지부와, 웨이퍼(W)에 설정된 레시피를 변경하는 변경부와, 이들에 각기 접속된 시스템 버스를 구비한다.
도 4로 되돌아가서, 스위칭 허브(93)는, EC(89)로부터의 제어 신호에 따라 EC(89)의 접속처로서의 MC를 전환한다.
MC(90, 91, 92)는, 각각 제 1 프로세스 쉽(11), 제 2 프로세스 쉽(12) 및 로더 유닛(13)의 동작을 제어하는 부제어부(슬레이브 제어부)이다. 각 MC은, DIST(Distribution) 보드(96)에 의해서 GHOST 네트워크(95)를 거쳐서 각 I/O(입출력)모듈(97, 98, 99)에 각각 접속된다. GHOST 네트워크(95)는, MC가 갖는 MC 보드 에 탑재된 GHOST(General High-Speed Optimum Scalable Transceiver)로 칭해지는 LSI에 의해서 실현되는 네트워크이다. GHOST 네트워크(95)에는, 최대로 31개의 I/O 모듈을 접속하는 것이 가능하고, GHOST 네트워크(95)에서는, MC가 마스터에 해당하여, I/O 모듈이 슬레이브에 해당 한다.
I/O 모듈(98)은, 제 2 프로세스 쉽(12)에 있어서의 각 구성요소(이하, 「엔드 디바이스」라고 한다)에 접속된 복수의 I/O부(100)로 이루어지고, 각 엔드 디바이스에의 제어 신호 및 각 엔드 디바이스로부터의 출력 신호의 전달을 실행한다. I/O 모듈(98)에 있어서 I/O 부(100)에 접속되는 엔드 디바이스에는, 예컨대, 제 2 프로세스 유닛(34)에 있어서의 암모니아 가스 공급관(57)의 MFC, 불화수소 가스 공급관(58)의 MFC, 압력 게이지(59) 및 APC 밸브(42), 제 3 프로세스 유닛(36)에 있어서의 질소 가스 공급관(65)의 MFC, 압력 게이지(66), APC 밸브(69), 버퍼 아암(52) 및 스테이지히터(51), 및, 제 2 로드·로크 유닛(49)에 있어서의 질소 가스 공급관(71)의 MFC, 압력 게이지(72) 및 제 2 반송 아암(37) 등이 해당 한다.
또한, I/O 모듈(97, 99)은, I/O 모듈(98)과 동일한 구성을 갖고, 제 1 프로세스 쉽(11)에 대응하는 MC(90) 및 I/O 모듈(97)의 접속 관계, 및 로더 유닛(13)에 대응하는 MC(92) 및 I/O 모듈(99)의 접속 관계도, 상술한 MC(91) 및 I/O 모듈(98)의 접속 관계와 동일한 구성이기 때문에, 이들 설명을 생략한다.
또한, 각 GHOST 네트워크(95)에는, I/O 부(100)에 있어서의 디지털 신호, 아날로그 신호 및 시리얼 신호의 입출력을 제어하는 I/O 보드(도시하지 않음)도 접속된다.
기판 처리 장치(10)에 있어서, 웨이퍼(W)에 COR 처리를 실시할 때에는, COR 처리의 레시피에 대응하는 프로그램에 따라 EC(89)가, 스위칭 허브(93), MC(91), GHOST 네트워크(95) 및 I/O 모듈(98)에 있어서의 I/O 부(100)를 거쳐서, 원하는 엔드 디바이스로 제어 신호를 송신하는 것에 의해 제 2 프로세스 유닛(34)에서 COR 처리를 실행한다.
구체적으로는, EC(89)가, 암모니아 가스 공급관(57)의 MFC 및 불화수소 가스 공급관(58)의 MFC에 제어 신호를 송신하는 것에 의해 챔버(38)에 있어서의 암모니아 가스 및 불화수소 가스의 부피 유량비를 원하는 값으로 조정하고, TMP(41) 및 APC 밸브(42)에 제어 신호를 송신하는 것에 의해 챔버(38)내의 압력을 원하는 값으로 조정한다. 또한, 이 때, 압력 게이지(59)가 챔버(38)내의 압력값을 출력 신호로서 EC(89)에 송신하고, 해당 EC(89)는 송신된 챔버(38)내의 압력값에 근거하여, 암모니아 가스 공급관(57)의 MFC, 불화수소 가스 공급관(58)의 MFC, APC 밸브(42)나 TMP(41)의 제어 파라미터를 결정한다.
또한, 웨이퍼(W)에 PHT 처리를 실시할 때에는, PHT 처리의 레시피에 대응하는 프로그램에 따라 EC(89)가, 원하는 엔드 디바이스로 제어 신호를 송신하는 것에 의해 제 3 프로세스 유닛(36)에 있어서 PHT 처리를 실행한다.
구체적으로는, EC(89)가, 질소 가스 공급관(65)의 MFC 및 APC 밸브(69)에 제어 신호를 송신하는 것에 의해 챔버(50)내의 압력을 원하는 값으로 조정하고, 스테이지 히터(51)에 제어 신호를 송신하는 것에 의해 웨이퍼(W)의 온도를 원하는 온도로 조정한다. 또한, 이 때, 압력 게이지(66)가 챔버(50)내의 압력값을 출력 신호 로서 EC(89)에 송신하고, 해당 EC(89)는 송신된 챔버(50)내의 압력값에 근거하여, APC 밸브(69)나 질소 가스 공급관(65)의 MFC의 제어 파라미터를 결정한다.
도 4의 시스템 컨트롤러에서는, 복수의 엔드 디바이스가 EC(89)에 직접 접속되는 일없이, 해당 복수의 엔드 디바이스에 접속된 I/O 부(100)가 모듈화되어 I/O 모듈을 구성하고, 해당 I/O 모듈이 MC 및 스위칭 허브(93)를 거쳐서 EC(89)에 접속되기 때문에, 통신 계통을 간소화할 수 있다.
또한, EC(89)가 송신하는 제어 신호에는, 원하는 엔드 디바이스에 접속된 I/O 부(100)의 어드레스 및 해당 I/O 부(100)를 포함하는 I/O 모듈의 어드레스가 포함되어 있기 때문에, 스위칭 허브(93)는 제어 신호에 있어서의 I/O 모듈의 어드레스를 참조하고, MC의 GHOST가 제어 신호에 있어서의 I/O 부(100)의 어드레스를 참조하는 것에 의해, 스위칭 허브(93)나 MC가 CPU에 제어 신호의 송신처 문의를 실행해야 하는 필요성을 없앨 수 있어, 이에 의해, 제어 신호의 원활한 전달을 실현할 수 있다.
상술한 기판 처리 장치(10)에 있어서, 복수의 웨이퍼(W)에 RIE 처리, COR 처리나 PHT 처리를 실시하는 것에 의해 전자 디바이스를 양산할 경우, 조작자는 오퍼레이션 패널(88)을 통하여 레시피 버퍼링 기능을「유효」로 설정한다. 레시피 버퍼링 기능은 레시피에 대응한 각 처리의 도중에 에러가 발생한 것에 의해 조작자에 의해서 레시피가 수정된 경우에 있어서, 다음 웨이퍼(W)에 수정된 레시피가 반영되는 것을 금지하는 기능이다. 이 때, EC(89)는 하나의 후프(14)에 수용된 1로트에 상당하는 웨이퍼(W)에 각 처리가 실시되는 동안, 상술한 각 처리의 도중에 에러가 발생한 경우를 제외하고, 조작자에 의한 제 1 프로세스 유닛(25), 제 2 프로세스 유닛(34), 또는 제 3 프로세스 유닛(36)의 레시피의 수정 입력을 접수하지 않는다. 또한, EC(89)는 MC(90)나 MC(91)를 제어하여 제 1 프로세스 유닛(25), 제 2 프로세스 유닛(34), 또는 제 3 프로세스 유닛(36)의 레시피를 그대로 유지한다.
다음에, 본 발명의 실시의 형태에 따른 기판 처리 장치에 의해서 실행되는 기판 처리에 대하여 설명한다.
기판 처리는 EC(89)가 프로그램이나 조작자에 의한 입력 등에 따라 제 1 프로세스 쉽(11), 제 2 프로세스 쉽(12), 및 로더 유닛(13)의 동작을 제어하는 것에 의해 실행된다. 또한, 기판 처리는 제 1 프로세스 유닛(25), 제 2 프로세스 유닛(34), 및 제 3 프로세스 유닛(36) 중 어디에도 적용 가능하지만, 이하, 간단하게 하기 위해, 제 1 프로세스 유닛(25)에 착안하여 설명을 실행한다.
도 6은, 본 실시의 형태에 따른 기판 처리 장치에 의해서 실행되는 제 1 기판 처리의 순서를 나타내는 플로차트이다. 도 7은, 오퍼레이션 패널(88)의 표시부에 표시되는 레시피 편집 화면을 도시하는 도면이다.
도 6에 있어서, 우선, 조작자에 의해, 웨이퍼(W)에 실시하는 RIE 처리의 레시피로서 도 7(a)에 도시하는 레시피가 입력된다. 도 7(a)에 도시하는 레시피는, 안정 스텝, 제 1 시간 스텝, 제 2 시간 스텝, 및 종료 스텝의 순으로 각 스텝을 포함하는 RIE 처리 스텝을 나타내는 정보이며, 각 스텝의 처리 시간 등의 정보를 포함한다. 이 레시피에 있어서, 안정 스텝은, 계속되는 시간 스텝에 있어서 웨이퍼(W)에 RF 인가 처리 등을 실행하기 위해서, 챔버내의 상태를 갖추는 스텝이며, 시간 스텝은, RF 인가 처리나 RF 무인가 처리 등의 처리를 웨이퍼(W)에 실시하는 스텝이며, 종료 스텝은, 모든 RIE 처리가 실행된 웨이퍼(W)를 챔버외로 반출하기 위해서 챔버내의 상태를 갖추거나, 해당 웨이퍼(W)를 챔버외로 반출하거나 하는 스텝이다.
이어서, EC(89)는, 웨이퍼(W)에 실시하는 RIE 처리의 레시피로서 상술한 조작자에 의해 입력된 레시피를 설정하고, 해당 레시피를 제 1 프로세스 유닛(25)에 전개한다(스텝 S601)(설정 스텝).
이어서, 후프(14)로부터 로더 유닛(13)이나 제 1 로드·로크 유닛(27)을 거쳐서 제 1 프로세스 유닛(25)으로 웨이퍼(W)를 반입하여(스텝 S602), 해당 레시피의 스텝을 실행하더라도 문제가 없는지 있는지를 검사(이하, 「레시피 체크」라고 한다)하여(스텝 S603), 해당 레시피에 대응한 RIE 처리를 처음의 스텝부터 순서대로 웨이퍼(W)에 대하여 실행한다(스텝 S604).
또한, 제 1 프로세스 유닛(25)에 있어서, 해당 레시피에 대응한 RIE 처리의 도중에 에러의 발생을 검지하면(스텝 S605)(검지 스텝), EC(89)는 제 1 프로세스 유닛(25)에 있어서의 RIE 처리를 중단한다(스텝 S606)(중지 스텝). 본 처리에 있어서는, 도 7(a)의 레시피에 있어서의 제 2 시간 스텝의 도중에 에러가 발생한 경우를 상정한다. 이 때, 웨이퍼(W)는 제 1 프로세스 유닛(25)으로부터 반출되지 않고, 제 1 프로세스 유닛(25)내에 고정되게 된다. 그리고, EC(89)는 오퍼레이션 패널(88)에 도 7(a)에 도시하는 레시피 편집 화면을 표시한다. 조작자는, 이 레시피 편집 화면으로부터 레시피의 수정 입력을 실행할 수 있다. 본 처리에서는, 레시피 에 있어서의 안정 스텝이외의 스텝의 도중에 에러가 발생하여, 웨이퍼(W)에 대하여 RIE 처리를 중단한 경우, 조작자에 의해서 에러가 발생한 스텝(이하, 「에러 발생 스텝」이라고 한다)의 종료 조건, 처리 시간, 및 RF의 인가에서 무인가 또는 무인가에서 인가로의 수정 입력이외의 레시피의 수정 입력에 의해 레시피가 수정되었을 때는, 에러 발생 스텝 직전의 안정 스텝을 실행하고 나서 해당 에러 발생 스텝을 에러 발생시의 남은 처리 시간(이하, 「남은 시간」이라고 한다)만 실행하기 때문에, 조작자는 에러 발생 스텝 직전의 안정 스텝의 레시피를 에러 발생 스텝의 레시피의 수정 입력에 대응하도록 수정 입력을 실행한다(도 7(b)).
이어서, EC(89)는 상술한 바와 같은 조작자에 의한 레시피의 수정 입력이 있는지 없는지를 판별하여(스텝 S607), 레시피의 수정 입력이 있을 때는, EC(89)는 레시피의 수정 입력에 따라 레시피를 수정하고, 해당 수정된 레시피를 제 1 프로세스 유닛(25)에서 전개하여(스텝 S608)(변경 스텝), 해당 수정된 레시피의 레시피 체크를 실행하고(스텝 S609), 이어서, 수정된 레시피의 에러 발생 스텝에 대응한 RIE 처리를 웨이퍼(W)에 대하여 실행한다(스텝 S610).
스텝 S610의 처리에서는, 에러 발생 스텝의 종료 조건, 처리 시간, 및 RF의 인가에서 무인가 또는 무인가에서 인가로의 수정이외의 레시피가 수정된 경우는, 상술한 바와 같이 에러 발생 스텝 직전의 안정 스텝을 실행하고 나서 에러 발생 스텝을 남은 시간만 실행한다.
또한, 에러 발생 스텝의 종료 조건, 및 처리 시간의 레시피가 수정된 경우는, 에러 발생 스텝 직전의 안정 스텝을 실행하고 나서 에러 발생 스텝을 실행한 다. 그러나, 예외로서 에러 발생 스텝이 안정 스텝으로 수정된 경우는, 에러 발생 스텝 직전의 안정 스텝을 실행하는 일 없이 에러 발생 스텝을 실행하고, 에러 발생 스텝이 종료 스텝으로 수정된 경우는, 수정된 레시피의 처음 스텝부터 재실행한다.
또한, 에러 발생 스텝의 RF의 인가에서 무인가 또는 무인가에서 인가로 레시피가 수정된 경우는, 에러 발생 스텝 직전의 안정 스텝을 실행하는 일 없이 에러 발생 스텝을 실행한다.
또한, 스텝 S604의 후, 조작자에 의해서 다른 레시피가 수정 입력되어, EC(89)가 조작자에 의한 다른 레시피의 수정 입력에 따라 레시피를 수정하고, 해당 수정된 레시피를 제 1 프로세스 유닛(25)에서 전개한 경우는, 스텝 S607에서는 해당 수정된 레시피의 처음 스텝부터 실행한다.
스텝 S607의 판별의 결과, 조작자에 의한 레시피의 수정 입력이 없을 때는, 에러 발생 스텝에 대응한 RIE 처리를 웨이퍼(W)에 대하여 재실행한다(스텝 S612).
스텝 S612의 처리에서는, 에러 발생 스텝이 안정 스텝이외인 경우는, 에러 발생 스텝 직전의 안정 스텝을 실행하고 나서 에러 발생 스텝을 남은 시간만 실행한다. 또한, 에러 발생 스텝이 안정 스텝인 경우는, 에러 발생 스텝 직전의 안정 스텝을 실행하는 일은 없다.
스텝 S610 또는 S612에서 RIE 처리가 실행된 웨이퍼(W)는, 제 1 프로세스 유닛(25)으로부터 반출되어(스텝 S611), 본 처리를 종료한다.
도 6의 제 1 기판 처리에 의하면, EC(89)는, 제 1 프로세스 유닛(25)에 있어서의 RIE 처리를 중단한 경우(스텝 S606)에 있어서, 조작자에 의한 레시피의 수정 입력이 있을 때(스텝 S607에서 YES)는, 레시피의 수정 입력에 따라 레시피를 수정하고, 해당 수정된 레시피를 제 1 프로세스 유닛(25)에서 전개하고(스텝 S608), 수정된 레시피의 에러 발생 스텝에 대응한 RIE 처리를 웨이퍼(W)에 대하여 실행하기(스텝 S610) 때문에, 미완료 웨이퍼에 대한 처리 조건을 임의로 수정할 수 있어, 그로 인해, 미완료 웨이퍼를 처리실내로부터 반출하는 일없이 미완료 웨이퍼에 대하여 최적의 처리를 재실행할 수 있다.
또한, 본 처리에 있어서, 레시피 버퍼링 기능이「유효」로 설정되는 경우는, 다음 웨이퍼(W)에 수정된 레시피가 반영되는 일은 없고, 레시피 버퍼링 기능 기능이「무효」로 설정되는 경우는, 다음 웨이퍼(W)에 수정된 레시피가 반영된다. 그러나, 레시피 버퍼링 기능이「무효」로 설정되는 경우에 있어서, 조작자에 의한 다른 레시피의 수정 입력에 의해, EC(89)가 다른 레시피로 레시피를 수정했을 때는, 다음 웨이퍼(W)에 수정된 레시피가 반영되는 일은 없다.
도 8은, 본 실시의 형태에 따른 기판 처리 장치에 의해서 실행되는 제 2 기판 처리의 순서를 도시하는 플로 차트이다. 도 9는, 오퍼레이션 패널(88)의 표시부에 표시되는 레시피 편집 화면을 도시하는 도면이다.
도 8에 있어서, 우선, 조작자에 의해, 웨이퍼(W)에 실시하는 RIE 처리의 레시피로서 도 9(a)에 나타내는 레시피가 입력된다. 도 9(a)에 도시하는 레시피는, 제 1 안정 스텝, 제 1 시간 스텝, 제 2 시간 스텝, 제 2 안정 스텝, 제 3 시간 스텝, 및 종료 스텝의 순으로 각 스텝을 포함하는 RIE 처리 스텝을 나타내는 정보이며, 각 스텝의 처리 시간 등의 정보를 포함한다.
이어서, EC(89)는, 웨이퍼(W)에 실시하는 RIE 처리의 레시피로서 상술한 조작자에 의해 입력된 레시피를 설정하고, 해당 레시피를 제 1 프로세스 유닛(25)에 전개한다(스텝 S801)(설정 스텝).
이어서, 후프(14)로부터 로더 유닛(13)이나 제 1 로드·로크 유닛(27)을 거쳐서 제 1 프로세스 유닛(25)에 웨이퍼(W)를 반입하여(스텝 S802), 레시피 체크를 실행하고(스텝 S803), 해당 레시피에 대응한 RIE 처리를 처음의 스텝부터 순서대로 웨이퍼(W)에 대하여 실행한다(스텝 S804).
또한, 제 1 프로세스 유닛(25)에 있어서, 해당 레시피에 대응한 RIE 처리의 도중에 에러의 발생을 검지하면(스텝 S805)(검지 스텝), EC(89)는 제 1 프로세스 유닛(25)에 있어서의 RIE 처리를 중단한다(스텝 S806)(중지 스텝). 이 때, 웨이퍼(W)는 제 1 프로세스 유닛(25)으로부터 반출되지 않고, 제 1 프로세스 유닛(25)내에 고정되게 된다. 그리고, EC(89)는 오퍼레이션 패널(88)에 도 9(b)에 도시하는 레시피 편집 화면을 표시한다. 이 레시피 편집 화면은「SKIP」버튼을 갖는다. 조작자는, 이「SKIP」버튼을 눌러, RIE 처리가 중단된 웨이퍼(W)에 대하여 재실행시키는 스텝을 지정할 수 있다.
본 처리에서는, 에러 발생 스텝이 RF 인가의 시간 스텝(예컨대 스텝 3)인 경우는, 조작자에 의해서 재실행을 지정하는 것이 가능한 스텝은, 에러 발생 스텝(스텝 3), 및 해당 에러 발생 스텝의 다음 스텝(스텝 4)이다.
또한, 에러 발생 스텝이 안정 스텝(예컨대 스텝 1)인 경우는, 조작자에 의해서 재실행을 지정하는 것이 가능한 스텝은, 에러 발생 스텝(스텝 1)뿐이다.
또한, 에러 발생 스텝이 RF 무인가의 시간 스텝(스텝 2)인 경우는, 조작자에 의해서 재실행을 지정하는 것이 가능한 스텝은, 에러 발생 스텝(스텝 2)뿐이다.
이어서, EC(89)는 상술한 바와 같은 조작자에 의한 재실행이 지정된 스텝(이하,「재실행 지정 스텝」이라고 한다)이 있는지 없는지를 판별하여 (스텝 S807), 재실행 지정 스텝이 있을 때는, 재실행 지정 스텝의 실행에 따라 실행되는 스텝의 레시피 체크를 실행하여(스텝 S808), 재실행 지정 스텝에 대응한 RIE 처리를 웨이퍼(W)에 대하여 실행한다(스텝 S809)(변경 단계).
스텝 S809의 처리에서는, 재실행 지정 스텝이 안정 스텝이외인 경우는, 재실행 지정 스텝 직전의 안정 스텝을 실행하고 나서 재실행 지정 스텝을 실행한다. 또한, 재실행 지정 스텝이 안정 스텝인 경우는, 재실행 지정 스텝 직전의 안정 스텝을 실행하는 일 없이 재실행 지정 스텝을 실행한다.
스텝 S807의 판별의 결과, 조작자에 의한 재실행 지정 스텝이 없을 때는, 에러 발생 스텝에 대응한 RIE 처리를 웨이퍼(W)에 대하여 재실행한다(스텝 S811).
스텝 S811의 처리에서는, 에러 발생 스텝이 안정 스텝이외인 경우는, 에러 발생 스텝 직전의 안정 스텝을 실행하고 나서 에러 발생 스텝을 남은 시간만 실행한다. 또한, 에러 발생 스텝이 안정 스텝인 경우는, 에러 발생 스텝의 직전의 안정 스텝을 실행하는 일 없이 에러 발생 스텝을 남은 시간만 실행한다.
스텝 S809 또는 S811에서 RIE 처리가 실행된 웨이퍼(W)는, 제 1 프로세스 유닛(25)으로부터 반출되어(스텝 S810), 본 처리를 종료한다.
도 8의 제 2 기판 처리에 의하면, EC(89)는, 제 1 프로세스 유닛(25)에 있어 서의 RIE 처리를 중단한 경우(스텝 S806)에 있어서, 조작자에 의한 재실행 지정 스텝이 있을 때(스텝 S807에서 YES)는, 재실행 지정 스텝에 대응한 RIE 처리를 웨이퍼(W)에 대하여 실행하기(스텝 S809)때문에, 미완료 웨이퍼에 대한 처리 조건을 임의로 지정할 수 있어, 그로 인해, 미완료 웨이퍼를 처리실내로부터 반출하는 일없이 미완료 웨이퍼에 대하여 최적의 처리를 재실행할 수 있다.
도 10 및 도 11은, 본 실시의 형태에 따른 기판 처리 장치에 의해서 실행되는 제 3 기판 처리의 순서를 나타내는 플로 차트이다. 도 12는, 오퍼레이션 패널(88)의 표시부에 표시되는 레시피 편집 화면을 도시하는 도면이다.
도 10 및 도 11에 있어서, 우선, 조작자에 의해, 웨이퍼(W)에 실시하는 RIE 처리의 레시피로서 도 12(a)에 도시하는 레시피가 입력된다. 도 12(a)에 도시하는 레시피는, 안정 스텝, 제 1 시간 스텝, 제 2 시간 스텝, EPD 스텝, 및 종료 스텝의 순으로 각 스텝을 포함하는 RIE 처리 스텝을 나타내는 정보이며, 각 스텝의 처리 시간 등의 정보를 포함한다. 이 레시피에 있어서, EPD 스텝은, RIE 처리의 종점을 검출하는 스텝이다.
이어서, EC(89)는, 웨이퍼(W)에 실시하는 RIE 처리의 레시피로서 상술한 조작자에 의해 입력된 레시피를 설정하고, 해당 레시피를 제 1 프로세스 유닛(25)에 전개한다(스텝 S1001)(설정 스텝).
이어서, 후프(14)로부터 로더 유닛(13)이나 제 1 로드·로크 유닛(27)을 거쳐서 제 1 프로세스 유닛(25)에 웨이퍼(W)를 반입하고(스텝 S1002), 레시피 체크를 실행하여(스텝 S1003), 해당 레시피에 대응한 RIE 처리를 처음 스텝부터 순서대로 웨이퍼(W)에 대하여 실행한다(스텝 S1004).
또한, 제 1 프로세스 유닛(25)에 있어서, 해당 레시피에 대응한 RIE 처리의 도중에 에러의 발생을 검지한다(스텝 S1005)(검지 스텝)고, EC(89)는 제 1 프로세스 유닛(25)에 있어서의 RIE 처리를 중단한다(스텝 S1006)(중지 스텝). 본 처리에 있어서는, 도 12(a)의 레시피에 있어서의 제 2 시간 스텝의 도중에 에러가 발생한 경우를 상정한다. 이때, 웨이퍼(W)는 제 1 프로세스 유닛(25)으로부터 반출되지 않고, 제 1 프로세스 유닛(25)내에 고정되게 된다. 그리고, EC(89)는 오퍼레이션 패널(88)에 도 12(a)에 나타내는 레시피 편집 화면을 표시한다. 조작자는, 이 레시피 편집 화면으로부터 예컨대 도 12(b)에 도시하는 바와 같이 레시피의 수정 입력을 실행할 수 있다. 또한, 이 레시피 편집 화면은「SKIP」버튼을 갖는다. 조작자는, 이「SKIP」버튼을 눌러, RIE 처리가 중단한 웨이퍼(W)에 대하여 재실행시키는 스텝을 지정할 수 있다.
이어서, EC(89)는 상술한 바와 같은 조작자에 의한 레시피의 수정 입력이 있는지 없는지를 판별하고(스텝 S1007), 레시피의 수정 입력이 있을 때는, EC(89)는 레시피의 수정 입력에 따라 레시피를 수정하고, 해당 수정된 레시피를 제 1 프로세스 유닛(25)에서 전개하여(스텝 S1008)(변경 스텝), 해당 수정된 레시피의 레시피 체크를 실행한다(스텝 S1009). 그리고, EC(89)는 오퍼레이션 패널(88)에 도 12(b)에 나타내는 레시피 편집 화면을 표시한다. 또한, 이 레시피 편집 화면도「SKIP」버튼을 갖는다. 조작자는, 이「SKIP」버튼을 눌러, RIE 처리가 중단한 웨이퍼(W)에 대하여 재실행시키는 스텝을 지정할 수 있다.
본 처리에서는, 조작자에 의해서 재실행을 지정하는 것이 가능한 스텝은, 에러 발생 스텝(스텝 3), 해당 에러 발생 스텝의 다음 스텝(스텝 4), 및 종료 스텝(스텝 5)의 다음 스텝(스텝 6)이다.
이어서, EC(89)은 상술한 바와 같은 조작자에 의한 재실행 지정 스텝이 있는지 없는지를 판별하여(스텝 S1010), 재실행 지정 스텝이 있을 때는, 재실행 지정 스텝의 실행에 따라 실행되는 스텝의 레시피 체크를 실행하고(스텝 S1011), 수정된 레시피의 재실행 지정 스텝에 대응한 RIE 처리를 웨이퍼(W)에 대하여 실행한다(스텝 S1012)(변경 스텝).
스텝 S1012의 처리에서는, 재실행 지정 스텝이 안정 스텝이외인 경우는, 재실행 지정 스텝 직전의 안정 스텝을 실행하고 나서 재실행 지정 스텝을 실행한다. 또한, 재실행 지정 스텝이 안정 스텝인 경우는, 재실행 지정 스텝 직전의 안정 스텝을 실행하는 일 없이 재실행 지정 스텝을 실행한다.
스텝 S1010의 판별의 결과, 조작자에 의한 재실행 지정 스텝이 없을 때는, 수정된 레시피의 에러 발생 스텝에 대응한 RIE 처리를 웨이퍼(W)에 대하여 실행한다(스텝 S1014).
스텝 S1007의 판별의 결과, 조작자에 의한 레시피의 수정 입력이 없을 때는, EC(89)는 상술한 바와 같은 조작자에 의한 재실행 지정 스텝이 있는지 없는지를 판별하여(스텝 S1015), 재실행 지정 스텝이 있을 때는, 재실행 지정 스텝의 실행에 따라 실행되는 스텝의 레시피 체크를 실행하여(스텝 S1016), 재실행 지정 스텝에 대응한 RIE 처리를 웨이퍼(W)에 대하여 실행한다(스텝 S1017)(변경 스텝).
스텝 S1015의 판별의 결과, 조작자에 의한 재실행 지정 스텝이 없을 때는, 에러 발생 스텝에 대응한 RIE 처리를 웨이퍼(W)에 대하여 재실행한다(스텝 S1018).
스텝 S1012, S1014, S1017, 또는 S1018에서 RIE 처리가 실행된 웨이퍼(W)는, 제 1 프로세스 유닛(25)으로부터 반출되어(스텝 S1013), 본 처리를 종료한다.
도 10 및 도 11의 제 3 기판 처리에 의하면, EC(89)는, 제 1 프로세스 유닛(25)에 있어서의 RIE 처리를 중단한 경우(스텝 S1006)에 있어서, 조작자에 의한 레시피의 수정 입력이 있을 때(스텝 S1007에서 YES)는, 레시피의 수정 입력에 따라 레시피를 수정하고, 해당 수정된 레시피를 제 1 프로세스 유닛(25)에 있어서 전개하고(스텝 S1008), 그리고, 조작자에 의한 재실행 지정 스텝이 있을 때(스텝 S101에서 YES)는, 수정된 레시피의 재실행 지정 스텝에 대응한 RIE 처리를 웨이퍼(W)에 대하여 실행하기(스텝 S1012)때문에, 미완료 웨이퍼에 대한 처리 조건을 임의로 변경할 수 있어, 이로 인해, 미완료 웨이퍼를 처리실내로부터 반출하는 일없이 미완료 웨이퍼에 대하여 최적의 처리를 재실행할 수 있다.
또한, 본 처리에 있어서, 레시피 버퍼링 기능이「유효」로 설정되는 경우는, 다음 웨이퍼(W)에 수정된 레시피가 반영되는 일은 없고, 레시피 버퍼링 기능이「무효」로 설정되는 경우는, 다음 웨이퍼(W)에 수정된 레시피가 반영된다. 그러나, 레시피 버퍼링 기능이「무효」로 설정되는 경우에 있어서, 조작자에 의한 다른 레시피의 수정 입력에 의해, EC(89)가 다른 레시피에 레시피를 수정했을 때는, 다음 웨이퍼(W)에 수정된 레시피가 반영되는 일은 없다.
본 실시의 형태에 있어서, 조작자는, RIE 처리가 중단한 웨이퍼(W)의 RIE 처 리의 재실행시에, 해당 웨이퍼(W)의 프로세스 로그의 정보를 확인하는 것에 의해, 해당 웨이퍼(W)의 레시피가 수정됐는지 안됐는지를 확인할 수 있다. 프로세스 로그는, 해당 웨이퍼(W)에 대한 RIE 처리가 중단하여 조작자에 의해서 레시피가 수정됐는지 아닌지의 정보를 포함한다.
상술한 실시의 형태에 따른 기판 처리 장치는, 2개의 프로세스 쉽의 구조가 서로 다르지만, 2개의 프로세스 쉽의 구조가 동일, 예컨대, 어느 쪽의 프로세스 쉽도 웨이퍼(W)에 RIE 처리를 실시하는 구조이더라도 좋다.
또한, 상술한 실시의 형태에 따른 기판 처리 장치에 있어서 RIE 처리 등이 실시되는 기판은 전자 디바이스용의 반도체 웨이퍼에 한정되지 않고, LCD(Liquid Crystal Display)나 FPD(Flat Panel Display) 등에 이용하는 각종 기판이나, 포토 마스크, CD 기판, 프린트 기판 등이더라도 좋다.
상술한 실시의 형태에 따른 기판 처리 장치는, 도 1에 나타내는 서로 평행하게 배치된 프로세스 쉽을 2개 구비하는 패럴렐 타입의 기판 처리 장치에 한정되지 않고, 도 13이나 도 14에 도시하는 바와 같이 웨이퍼(W)에 소정의 처리를 실시하는 진공 처리실로서의 복수의 프로세스 유닛이 방사 형상으로 배치된 기판 처리 장치도 해당한다.
도 13은, 상술한 실시의 형태에 따른 기판 처리 장치의 제 1 변형예의 개략 구성을 도시하는 평면도이다. 또한, 도 13에 있어서는, 도 1의 기판 처리 장치(10)에 있어서의 구성 요소와 동일한 구성 요소에는 동일한 부호를 부여하고, 그 설명을 생략한다.
도 13에 있어서, 기판 처리 장치(137)는, 평면에서 보았을 때 육각형의 트랜스퍼 유닛(138)과, 해당 트랜스퍼 유닛(138)의 주위에서 방사 형상으로 배치된 4개의 프로세스 유닛(139∼142)과, 로더 유닛(13)과, 트랜스퍼 유닛(138) 및 로더 유닛(13)의 사이에 배치되어, 트랜스퍼 유닛(138) 및 로더 유닛(13)을 연결하는 2개의 로드·로크 유닛(143, 144)을 구비한다.
트랜스퍼 유닛(138) 및 각 프로세스 유닛(139∼142)은 내부의 압력이 진공으로 유지되고, 트랜스퍼 유닛(138)과 각 프로세스 유닛(139∼142)은, 각각 진공 게이트 밸브(145∼148)를 거쳐서 접속된다.
기판 처리 장치(137)에서는, 로더 유닛(13)의 내부 압력이 대기압으로 유지되는 한편, 트랜스퍼 유닛(138)의 내부 압력은 진공으로 유지된다. 그 때문에, 각 로드·로크 유닛(143, 144)은, 각각 트랜스퍼 유닛(138)과의 연결부에 진공 게이트 밸브(149, 150)를 구비함과 동시에, 로더 유닛(13)과의 연결부에 대기 도어 밸브(151, 152)를 구비하는 것에 의해, 그 내부 압력이 조정 가능한 진공 예비 반송실로서 구성된다. 또한, 각 로드·로크 유닛(143, 144)은 로더 유닛(13) 및 트랜스퍼 유닛(138)의 사이에서 전달되는 웨이퍼(W)를 일시적으로 탑재하기 위한 웨이퍼 탑재대(153, 154)를 갖는다.
트랜스퍼 유닛(138)은 그 내부에 배치된 확장과 수축 및 선회가 자유롭게 되는 프로그레그 타입의 반송 아암(155)을 갖고, 해당 반송 아암(155)은, 각 프로세스 유닛(139∼142)이나 각 로드·로크 유닛(143, 144)의 사이에서 웨이퍼(W)를 반송한다.
각 프로세스 유닛(139∼142)은, 각각 처리가 실시되는 웨이퍼(W)를 탑재하는 탑재대(156∼159)를 갖는다. 여기서, 프로세스 유닛(139, 140)은 기판 처리 장치(10)에 있어서의 제 1 프로세스 유닛(25)과 동일한 구성을 갖고, 프로세스 유닛(141)은 제 2 프로세스 유닛(34)과 동일한 구성을 갖고, 프로세스 유닛(142)은 제 3 프로세스 유닛(36)과 동일한 구성을 갖는다.
또한, 기판 처리 장치(137)에 있어서의 각 구성 요소의 동작은, 기판 처리 장치(10)에 있어서의 시스템 컨트롤러와 동일한 구성을 갖는 시스템 컨트롤러에 의해서 제어된다.
도 14는, 상술한 실시의 형태에 따른 기판 처리 장치의 제 2 변형예의 개략 구성을 도시하는 평면도이다. 또한, 도 14에 있어서는, 도 1의 기판 처리 장치(10) 및 도 13의 기판 처리 장치(137)에 있어서의 구성 요소와 동일한 구성 요소에는 동일한 부호를 부여하여, 그 설명을 생략한다.
도 14에 있어서, 기판 처리 장치(160)는, 도 13의 기판 처리 장치(137)에 대하여, 2개의 프로세스 유닛(161, 162)이 추가되어, 이에 대응하여, 트랜스퍼 유닛(163)의 형상도 기판 처리 장치(137)에 있어서의 트랜스퍼 유닛(138)의 형상과 다르다. 추가된 2개의 프로세스 유닛(161, 162)은, 각각 진공 게이트 밸브(164, 165)를 거쳐서 트랜스퍼 유닛(163)과 접속됨과 동시에, 웨이퍼(W)의 탑재대(166, 167)를 갖는다. 프로세스 유닛(161)은 제 1 프로세스 유닛(25)과 동일한 구성을 갖고, 프로세스 유닛(162)은 제 2 프로세스 유닛(34)과 동일한 구성을 갖는다.
또한, 트랜스퍼 유닛(163)은, 2개의 스카라 아암 타입의 반송 아암으로 이루 어지는 반송 아암 유닛(168)을 갖춘다. 해당 반송 아암 유닛(168)은, 트랜스퍼 유닛(163)내에 배치된 가이드레일(169)을 따라 이동하고, 각 프로세스 유닛(139∼142, 161, 162)이나 각 로드·로크 유닛(143, 144)의 사이에서 웨이퍼(W)를 반송한다.
또한, 기판 처리 장치(160)에 있어서의 각 구성 요소의 동작도, 기판 처리 장치(10)에 있어서의 시스템 컨트롤러와 동일한 구성을 갖는 시스템 컨트롤러에 의해서 제어된다.
본 발명의 목적은, 상술한 본 실시의 형태의 기능을 실현하는 소프트웨어의 프로그램 코드를 기록한 기억 매체를, EC(89)에 공급하고, EC(89)의 컴퓨터(또는 CPU나 MPU 등)가 기억 매체에 저장된 프로그램 코드를 읽어내어 실행하는 것에 의해서도 달성된다.
이 경우, 기억 매체로부터 읽어 내어진 프로그램 코드 자체가 상술한 본 실시의 형태의 기능을 실현하는 것이 되어, 그 프로그램 코드 및 해당 프로그램 코드를 기억한 기억 매체는 본 발명을 구성하게 된다.
또한, 프로그램 코드를 공급하기 위한 기억 매체로서는, 예컨대, 플로피(등록 상표) 디스크, 하드 디스크, 광자기 디스크, CD-ROM, CD-R, CD-RW, DVD-ROM, DVD-RAM, DVD-RW, DVD+RW 등의 광 디스크, 자기 테이프, 비휘발성의 메모리 카드, ROM 등을 이용할 수 있다. 또는, 프로그램 코드를 네트워크를 통해서 다운로드해도 좋다.
또한, 컴퓨터가 읽어낸 프로그램 코드를 실행하는 것에 의해, 상기 본 실시 의 형태의 기능이 실현될 뿐만아니라, 그 프로그램 코드의 지시에 근거하여, 컴퓨터상에서 가동하고 있는 OS(오퍼레이팅 시스템) 등이 실제의 처리의 일부 또는 전부를 실행하여, 그 처리에 의해서 상술한 본 실시의 형태의 기능이 실현되는 경우도 포함된다.
또한, 기억 매체로부터 읽어 내어진 프로그램 코드가, 컴퓨터에 삽입된 기능 확장 보드나 컴퓨터에 접속된 기능 확장 유닛에 구비되는 메모리에 기입된 후, 그 프로그램 코드의 지시에 근거하여, 그 확장 기능을 확장 보드나 확장 유닛에 구비되는 CPU 등이 실제의 처리의 일부 또는 전부를 실행하여, 그 처리에 의해서 상술한 본 실시의 형태의 기능이 실현되는 경우도 포함된다.
상기 프로그램 코드의 형태는, 오브젝트 코드, 인터프리터에 의해 실행되는 프로그램 코드, OS에 공급되는 스크립트 데이터 등의 형태로 이루어지더라도 좋다.
본 발명의 일실시예에 따른 기판 처리 장치, 기판 처리 조건 변경 방법 및 기억 매체에 의하면, 처리가 중지된 기판의 처리 조건을 변경하기 때문에, 해당 처리가 중지 되는 것에 이른 상황에 근거하여 해당 처리가 중지된 기판에 대한 처리 조건을 임의로 변경할 수 있어, 이로 인해, 처리가 중지된 기판을 처리실내로부터 반출하는 일없이 처리가 중지된 기판에 대하여 최적의 처리를 재실행할 수 있다.
본 발명의 다른 실시예에 따른 기판 처리 조건 변경 방법에 의하면, 처리 조건을 수정하는 것에 의해 처리 조건의 변경을 실행하기 때문에, 해당 처리가 중지 되는 것에 이른 상황에 근거하여 해당 처리가 중지된 기판에 대한 처리 조건을 쉽게 변경할 수 있다.
본 발명의 다른 실시예에 따른 기판 처리 장치 및 기판 처리 조건 변경 방법에 의하면, 복수의 처리 조건으로부터 처리 조건을 지정하는 것에 의해 처리 조건의 변경을 실행하기 때문에, 해당 처리가 중지 되는 것에 이른 상황에 근거하여 해당 처리가 중지된 기판에 대한 처리 조건을 더 쉽게 변경할 수 있다.

Claims (7)

  1. 기판의 처리를 실행하는 기판 처리 유닛의 처리 조건을 설정하는 설정부와, 해당 처리 조건에 근거하는 상기 기판 처리 유닛의 상기 기판의 처리를 실행 중에 해당 기판 처리 유닛의 이상을 검지하는 검지부와, 해당 이상이 검지됐을 때에 상기 기판 처리 유닛의 상기 기판의 처리를 중지하는 중지부를 구비하는 기판 처리 장치에 있어서,
    상기 중지부에 의해서 처리가 중지된 기판의 상기 처리 조건을 변경하는 변경부를 구비하는 것을 특징으로 하는
    기판 처리 장치.
  2. 제 1 항에 있어서,
    상기 변경부는, 상기 처리 조건을 수정하는 것에 의해 상기 처리 조건의 변경을 실행하는 것을 특징으로 하는
    기판 처리 장치.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 처리 조건은 복수의 처리 조건을 포함하고,
    상기 변경부는 상기 복수의 처리 조건으로부터 처리 조건을 지정하는 것에 의해 상기 처리 조건의 변경을 실행하는 것을 특징으로 하는
    기판 처리 장치.
  4. 기판의 처리를 실행하는 기판 처리 유닛의 처리 조건을 설정하는 설정 스텝과, 해당 처리 조건에 근거하는 상기 기판 처리 유닛의 상기 기판의 처리를 실행 중에 해당 기판 처리 유닛의 이상을 검지하는 검지 스텝과, 해당 이상이 검지됐을 때에 상기 기판 처리 유닛의 상기 기판의 처리를 중지하는 중지 스텝을 갖는 기판 처리 조건 변경 방법에 있어서,
    상기 중지 스텝에 의해서 처리가 중지된 기판의 상기 처리 조건을 변경하는 변경 스텝을 갖는 것을 특징으로 하는
    기판 처리 조건 변경 방법.
  5. 제 4 항에 있어서,
    상기 변경 스텝은, 상기 처리 조건을 수정하는 것에 의해 상기 처리 조건의 변경을 실행하는 것을 특징으로 하는
    기판 처리 조건 변경 방법.
  6. 제 4 항 또는 제 5 항에 있어서,
    상기 처리 조건은 복수의 처리 조건을 포함하고,
    상기 변경 스텝은 상기 복수의 처리 조건으로부터 처리 조건을 지정하는 것에 의해 상기 처리 조건의 변경을 실행하는 것을 특징으로 하는
    기판 처리 조건 변경 방법.
  7. 기판의 처리를 실행하는 기판 처리 유닛의 처리 조건을 설정하는 설정 모듈과, 해당 처리 조건에 근거하는 상기 기판 처리 유닛의 상기 기판 처리의 실행 중에 해당 기판 처리 유닛의 이상을 검지하는 검지 모듈과, 해당 이상이 검지됐을 때에 상기 기판 처리 유닛의 상기 기판의 처리를 중지하는 중지 모듈을 컴퓨터에 실행시키는 프로그램을 저장하는 컴퓨터 판독 가능한 기억 매체에 있어서,
    상기 프로그램은, 상기 중지 모듈에 의해서 처리가 중지된 기판의 상기 처리 조건을 변경하는 변경 모듈을 갖는 것을 특징으로 하는
    기억 매체.
KR1020070018840A 2006-02-28 2007-02-26 기판 처리 장치, 기판 처리 조건 변경 방법 및 기억 매체 KR100874278B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2006-00053670 2006-02-28
JP2006053670A JP4900904B2 (ja) 2006-02-28 2006-02-28 基板処理装置、基板処理条件変更方法及び記憶媒体

Publications (2)

Publication Number Publication Date
KR20070089604A true KR20070089604A (ko) 2007-08-31
KR100874278B1 KR100874278B1 (ko) 2008-12-17

Family

ID=38555101

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070018840A KR100874278B1 (ko) 2006-02-28 2007-02-26 기판 처리 장치, 기판 처리 조건 변경 방법 및 기억 매체

Country Status (4)

Country Link
JP (1) JP4900904B2 (ko)
KR (1) KR100874278B1 (ko)
CN (1) CN101030525A (ko)
TW (1) TWI445047B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100986805B1 (ko) * 2008-11-21 2010-10-11 에코피아 주식회사 온도 가변형 프로브 스테이션
US10541163B2 (en) 2014-01-20 2020-01-21 SCREEN Holdings Co., Ltd. Substrate processing method and substrate processing apparatus

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8369975B2 (en) 2007-09-21 2013-02-05 Fisher-Rosemount Systems, Inc. Online recipe synchronization in a real-time batch executive environment
JP5511190B2 (ja) * 2008-01-23 2014-06-04 株式会社荏原製作所 基板処理装置の運転方法
JP6380887B2 (ja) * 2014-03-19 2018-08-29 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置および基板処理方法
KR102308587B1 (ko) 2014-03-19 2021-10-01 가부시키가이샤 스크린 홀딩스 기판 처리 장치 및 기판 처리 방법
JP6598242B2 (ja) * 2015-08-19 2019-10-30 芝浦メカトロニクス株式会社 基板処理装置、および基板処理方法
CN112352303B (zh) * 2018-07-09 2024-04-09 东京毅力科创株式会社 加工装置、加工方法以及计算机存储介质
JP7161896B2 (ja) * 2018-09-20 2022-10-27 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置および基板処理システム

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2723764B2 (ja) * 1992-09-01 1998-03-09 株式会社日立製作所 半導体製造装置の停電処理装置
JPH09134857A (ja) * 1995-11-09 1997-05-20 Kokusai Electric Co Ltd 半導体製造における異常対策処理方法
JP3771347B2 (ja) * 1997-03-19 2006-04-26 株式会社日立製作所 真空処理装置及び真空処理方法
JP2004319961A (ja) * 2003-03-31 2004-11-11 Tokyo Electron Ltd 基板処理装置、基板処理方法、及び該方法を実行するプログラム

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100986805B1 (ko) * 2008-11-21 2010-10-11 에코피아 주식회사 온도 가변형 프로브 스테이션
US10541163B2 (en) 2014-01-20 2020-01-21 SCREEN Holdings Co., Ltd. Substrate processing method and substrate processing apparatus

Also Published As

Publication number Publication date
TW200739668A (en) 2007-10-16
CN101030525A (zh) 2007-09-05
TWI445047B (zh) 2014-07-11
KR100874278B1 (ko) 2008-12-17
JP4900904B2 (ja) 2012-03-21
JP2007234809A (ja) 2007-09-13

Similar Documents

Publication Publication Date Title
KR100874278B1 (ko) 기판 처리 장치, 기판 처리 조건 변경 방법 및 기억 매체
KR100826690B1 (ko) 기판 처리 장치, 기판 처리 조건 검토 방법 및 기억 매체
US7266418B2 (en) Substrate processing apparatus, history information recording method, history information recording program, and history information recording system
JP4933789B2 (ja) 基板処理装置、基板処理方法及び記憶媒体
JP5048352B2 (ja) 基板処理方法及び基板処理装置
JP2007193579A (ja) 基板処理装置、ライセンス管理プログラム、ライセンス情報提供装置、ライセンス情報提供プログラム、ライセンス管理システム及び記録媒体
JP2008186865A (ja) 基板処理装置
JP4961893B2 (ja) 基板搬送装置及び基板搬送方法
WO2007126016A1 (ja) 膜位置調整方法、記憶媒体及び基板処理システム
US20110224818A1 (en) Substrate processing apparatus, method for modifying substrate processing conditions and storage medium
JP2007266455A (ja) 基板処理装置、基板処理方法及び記憶媒体
JP2008192667A (ja) 処理システム
US7824934B2 (en) Substrate processing apparatus, parameter management system for substrate processing apparatus, parameter management method for substrate processing apparatus, program, and storage medium
US20080069669A1 (en) Substrate processing device, method of adjusting pressure in substrate processing device, and method of executing charge neutralization processing on mounting table of substrate processing device
JP2007019431A (ja) 基板処理監視装置、基板処理監視システム、基板処理監視プログラム及び記録媒体
JP2010225957A (ja) 基板処理装置およびそれを用いた基板処理方法
JP4900903B2 (ja) 基板処理装置、基板処理装置のパラメータ管理システム、基板処理装置のパラメータ管理方法、プログラム、及び記憶媒体
JP2011210814A (ja) 基板処理ユニット、基板処理方法および基板処理装置
US20210242039A1 (en) Substrate processing system and method to reduce a number of external connectors provided on the system
JP2009252785A (ja) 基板処理装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121121

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20131118

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20141120

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20151118

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20161122

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20171120

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20181119

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20191118

Year of fee payment: 12