KR100826690B1 - 기판 처리 장치, 기판 처리 조건 검토 방법 및 기억 매체 - Google Patents

기판 처리 장치, 기판 처리 조건 검토 방법 및 기억 매체 Download PDF

Info

Publication number
KR100826690B1
KR100826690B1 KR1020070022262A KR20070022262A KR100826690B1 KR 100826690 B1 KR100826690 B1 KR 100826690B1 KR 1020070022262 A KR1020070022262 A KR 1020070022262A KR 20070022262 A KR20070022262 A KR 20070022262A KR 100826690 B1 KR100826690 B1 KR 100826690B1
Authority
KR
South Korea
Prior art keywords
processing
substrate
unit
recipe
condition
Prior art date
Application number
KR1020070022262A
Other languages
English (en)
Other versions
KR20070092137A (ko
Inventor
다케시 요코우치
후미코 야기
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20070092137A publication Critical patent/KR20070092137A/ko
Application granted granted Critical
Publication of KR100826690B1 publication Critical patent/KR100826690B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/418—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM]
    • G05B19/41865—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM] characterised by job scheduling, process planning, material flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/6719—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the processing chambers, e.g. modular processing chambers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67196—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67201—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the load-lock chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67742—Mechanical parts of transfer devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67745—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber characterized by movements or sequence of movements of transfer devices
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/31—From computer integrated manufacturing till monitoring
    • G05B2219/31443—Keep track of nc program, recipe program
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/32—Operator till task planning
    • G05B2219/32096—Batch, recipe configuration for flexible batch control
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/32—Operator till task planning
    • G05B2219/32097—Recipe programming for flexible batch
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/45—Nc applications
    • G05B2219/45031—Manufacturing semiconductor wafers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Automation & Control Theory (AREA)
  • General Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Robotics (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

기판의 처리조건의 검토에 시간을 요하는 일이 없는 기판 처리 장치를 제공한다. 기판 처리 장치(10)에서는, 1로트분의 웨이퍼(W)에 RIE 처리를 실시하는 동안에 있어 레시피의 검토를 실행할 때, 시스템 컨트롤러의 EC(89)가 1로트분의 웨이퍼(W)에 실시하는 RIE 처리의 레시피로서 레시피(A)를 설정하고, 또한 제 1 프로세서 유닛(25)의 레시피 버퍼링 기능을 무효로 하고(스텝 S801), 레시피(A)에 따른 RIE 처리를 웨이퍼(W)에 대하여 실행하고(스텝 S803), 레시피(A)가 RIE 처리의 레시피로서 적절하지 않았을 경우(스텝 S805에서 NO), 레시피(A)의 수정 입력에 따라 레시피(A)를 수정하고, 해당 수정된 레시피(A)를 제 1 프로세서 유닛(25)에서 전개하고(스텝 S808), 수정된 레시피(A)에 따른 RIE 처리를 다음의 웨이퍼(W)에 대하여 실행한다(스텝 S811).

Description

기판 처리 장치, 기판 처리 조건 검토 방법 및 기억 매체{SUBSTRATE PROCESSING APPARATUS, METHOD FOR EXAMINING SUBSTRATE PROCESSING CONDITIONS, AND STORAGE MEDIUM}
도 1은 본 발명의 제 1 실시의 형태에 따른 기판 처리 장치의 개략 구성을 도시하는 평면도이다.
도 2는 도 1에 있어서의 제 2 프로세스 유닛의 단면도이며, 도 2(a)는 도 1에 있어서의 선 II-II에 따른 단면도이며, 도 2(b)는 도 2(a)에 있어서의 A부의 확대도이다.
도 3은 도 1에 있어서의 제 2 프로세스 쉽의 개략 구성을 도시하는 사시도이다.
도 4는 도 1의 기판 처리 장치에 있어서의 시스템 컨트롤러의 개략 구성을 도시하는 도면이다.
도 5는 로트 스타트 설정 기능이「유효」로 설정된 경우에 있어서 오퍼레이션 패널의 표시부에 표시되는 로드 포트 정보 화면을 도시하는 도면이다.
도 6은 오퍼레이션 패널의 표시부에 표시되는 프로세스 유닛 정보 화면을 도시하는 도면이고, 도 6(a)은 프로세스 유닛으로의 웨이퍼의 반입이 금지되어 있지 않은 경우의 도이며, 도 6(b)은 프로세스 유닛으로의 웨이퍼의 반입이 금지되어 있는 경우의 도이다.
도 7은 레시피 버퍼링 기능 및 웨이퍼 반입 금지 기능을 이용하여 레시피의 수정을 실행하는 경우를 설명하는 공정도이다.
도 8은 본 실시의 형태에 따른 기판 처리 장치에 있어서 실행되는 레시피 검토 처리의 플로우 차트이다.
도 9는 본 실시의 형태에 따른 기판 처리 장치에 있어서 실행되는 레시피 검토 처리의 변형예의 플로우 차트이다.
도 10은 본 발명의 제 2 실시의 형태에 따른 기판 처리 장치에 있어서 실행되는 레시피 검토 처리의 플로우 차트이다.
도 11은 본 실시의 형태에 따른 기판 처리 장치에 있어서 실행되는 레시피 검토 처리의 변형예의 플로우 차트이다.
도 12는 본 발명의 각 실시의 형태에 따른 기판 처리 장치의 제 1 변형예의 개략 구성을 도시하는 평면도이다.
도 13은 본 발명의 각 실시의 형태에 따른 기판 처리 장치의 제 2 변형예의 개략 구성을 도시하는 평면도이다.
도 14는 도 4에 있어서의 EC의 구성을 도시하는 블럭도이다.
도면의 주요부분에 대한 부호의 설명
W: 웨이퍼
10, 137, 160: 기판 처리 장치
11: 제 1 프로세스 쉽
12: 제 2 프로세스 쉽
13: 로더 유닛
14: 후프
20: 로드 포트
25: 제 1 프로세스 유닛
34: 제 2 프로세스 유닛
36: 제 3 프로세스 유닛
38, 50, 70: 챔버
49: 제 2 로드·로크실
88: 오퍼레이션 패널
89: EC
90, 91, 92: MC
93: 스위칭 허브
138, 163: 트랜스퍼 유닛
139, 140, 141, 142, 161, 162: 프로세스 유닛
170: LAN
171:. PC
본 발명은, 기판 처리 장치, 기판 처리 조건 검토 방법 및 기억 매체에 관한 것으로, 기판의 처리 조건을 검토하는 기판 처리 장치에 관한 것이다.
기판으로서의 웨이퍼에 소정의 처리, 예컨대, 플라즈마 처리를 실시하는 기판 처리 장치는, 통상, 1로트에 상당하는 복수의 웨이퍼를 처리하는 동안, 이들 웨이퍼에 실시하는 플라즈마 처리의 처리 조건을 변경하는 일이 없다. 또한, 기판 처리 장치가 실행하는 플라즈마 처리의 처리 조건은 레시피로 불려지고, 레시피는 기판 처리 장치에 접속된 서버 등에 보존된다.
기판 처리 장치는, 처리실내에서 각 웨이퍼에 플라즈마 처리를 실시하는 프로세스 유닛과, 1로트에 상당하는 복수의 웨이퍼를 수용하는 용기로부터 웨이퍼를 반출하여 반송하는 로더 유닛과, 로더 유닛 및 프로세스 유닛간의 웨이퍼의 교환을 실행하는 로드·로크 유닛을 구비한다. 기판 처리 장치가 1로트에 대응하는 복수의 웨이퍼를 처리하는 동안, 각 웨이퍼는 프로세스 유닛, 로더 유닛 및 로드·로크 유닛간에 반송된다(예컨대, 특허문헌 1 참조).
그런데, 플라즈마 처리의 레시피의 검토는 기판 처리 장치 그 자체를 사용하여 실행된다. 구체적으로는, 어떤 웨이퍼에 가상의 레시피에 따른 플라즈마 처리를 실시했을 때의 프로세스 유닛의 처리실내에서의 플라즈마의 발광 상태를 계측하여, 해당 계측의 결과에 근거하여 가상의 레시피가 수정(처리실내의 압력이나 처리 가스의 유량이 변경)된다. 이에 의해, 원하는 결과를 얻기 위한 플라즈마 처리의 레시피가 찾아내어진다.
(특허문헌 1) 일본 특허 공개 2004-319961호 공보(도 7)
그러나, 종래의 기판 처리 장치에서는, 1로트에 상당하는 모든 웨이퍼에 플라즈마 처리가 실시될 때까지는 레시피를 수정할 수 없고, 레시피를 수정하기 위해서는, 모든 웨이퍼에 플라즈마 처리가 실시될 때까지 기다리든지, 혹은, 기판 처리 장치로부터 모든 웨이퍼를 배제할 필요가 있었다. 구체적으로는, 1로트에 상당하는 모든 웨이퍼에 플라즈마 처리가 실시되어 있지 않더라도, 모든 웨이퍼를 용기내로 되돌릴 필요가 있어, 레시피의 검토에 시간을 요하는 것으로 되어 있었다.
본 발명의 목적은, 기판의 처리 조건의 검토에 시간을 요하는 일이 없는 기판 처리 장치, 기판 처리 조건 검토 방법 및 기억 매체를 제공하는 것에 있다.
상기 목적을 달성하기 위해서, 본 발명의 제 1 양태에 따른 기판 처리 장치는, 기판에 처리를 실시하는 기판 처리 유닛과, 소정의 매수의 기판에 상기 처리를 실시하는 동안에 있어 상기 처리의 처리 조건의 변경을 금지하는 금지부를 구비하는 기판 처리 장치로서, 상기 소정의 매수의 기판을 처리하는 동안에 있어 상기 처리 조건의 변경 금지를 해제하는 해제부와, 상기 처리 조건을 수정하는 수정부를 구비하는 것을 특징으로 한다.
본 발명의 제 2 양태에 따른 기판 처리 장치는, 본 발명의 제 1 양태에 따른 기판 처리 장치에 있어서, 상기 기판 처리 유닛으로의 상기 기판의 반입을 금지하는 반입 금지부를 구비하고, 상기 수정부는, 상기 기판 처리 유닛으로의 상기 기판의 반입이 금지되었을 때, 상기 처리 조건을 수정하는 것을 특징으로 한다.
본 발명의 제 3 양태에 따른 기판 처리 장치는, 본 발명의 제 2 양태에 따른 기판 처리 장치에 있어서, 상기 기판을 반송하는 기판 반송 유닛과, 상기 처리 조건의 수정을 위한 외부 장치로부터의 조작에 따라, 상기 기판을 반송할 때의 기판 반송 조건의 변경이 금지되어 있는지 아닌지를 판별하는 판별부를 구비하고, 판별부는 상기 기판 반송 조건의 변경이 금지되어 있지 않은 경우에는, 상기 기판 처리 유닛으로의 상기 기판의 반입이 금지되어 있는지 아닌지를 더 판별하는 것을 특징으로 한다.
본 발명의 제 4 양태에 따른 기판 처리 장치는, 본 발명의 제 3 양태에 따른 기판 처리 장치에 있어서, 상기 기판 반송 조건의 변경이 금지되어 있는 경우에는, 상기 외부 장치로부터의 조작을 받아들이지 않는 것을 특징으로 한다.
본 발명의 제 5 양태에 따른 기판 처리 장치는, 본 발명의 제 3 양태에 따른 기판 처리 장치에 있어서, 상기 기판 반송 조건의 변경이 금지되어 있는 경우에는, 상기 처리 조건의 외부로의 전송을 금지하는 것을 특징으로 한다.
본 발명의 제 6 양태에 따른 기판 처리 장치는, 본 발명의 제 1 양태에 따른 기판 처리 장치에 있어서, 상기 소정의 매수의 기판에 실시하는 처리의 처리 조건 을 설정하는 설정부와, 상기 설정된 처리 조건과 내용이 다른 처리 조건이 입력되었을 때, 해당 내용이 다른 처리 조건과 상기 설정부가 설정한 처리 조건과의 내용의 차이에 따라 상기 기판 처리 유닛이 상기 기판에 실시하는 처리의 처리 조건을 결정하는 조건 결정부를 구비하는 것을 특징으로 한다.
본 발명의 제 7 양태에 따른 기판 처리 장치는, 본 발명의 제 1 양태에 따른 기판 처리 장치에 있어서, 복수의 공정으로 이루어지는 상기 기판의 처리 순서에 있어서, 상기 각 공정의 속성을 변경하는 것에 의해 상기 처리 순서를 수정하는 처리 순서 수정부를 구비하는 것을 특징으로 한다.
본 발명의 제 8 양태에 따른 기판 처리 장치는, 본 발명의 제 7 양태에 따른 기판 처리 장치에 있어서, 상기 처리 순서의 각 공정에서의 상기 기판의 처리 내용을 나타내는 공정 식별자를 적어도 포함하는 공정 관련 정보를 기록하는 공정 관련 정보 기록부와, 상기 처리 순서의 각 공정의 순서를 포함하는 상기 처리 조건을 기록하는 처리 조건 기록부와, 상기 공정 식별자 및 상기 처리 조건의 식별자를 갖는 상기 처리 조건에 있어서 상기 각 공정의 순서를 인정할지 안할지, 또는, 상기 각 공정의 순서가 존재하고 있는지 아닌지를 판별하는 공정 순서 판별부를 구비하고, 상기 처리 순서 수정부는, 상기 각 공정의 순서가 인정을 받지 못하든지, 또는 상기 각 공정의 순서가 존재하지 않는 경우에는, 경고, 상기 각 공정 순서의 변경 또는 상기 공정의 존재 변경에 의해서 상기 처리 순서를 수정하는 것을 특징으로 한다.
상기 목적을 달성하기 위해서, 본 발명의 제 9 양태에 따른 기판 처리 조건 검토 방법은, 기판에 처리를 실시하는 기판 처리 유닛과, 소정의 매수의 기판에 상기 처리를 실시하는 동안에 있어 상기 처리의 처리 조건의 변경을 금지하는 금지부를 구비하는 기판 처리 장치가 실행하는 기판 처리 조건 검토 방법으로서, 상기 소정의 매수의 기판을 처리하는 동안에 있어 상기 처리 조건의 변경 금지를 해제하는 해제 스텝과, 상기 처리 조건을 수정하는 수정 스텝을 갖는 것을 특징으로 한다.
본 발명의 제 10 양태에 따른 기판 처리 조건 검토 방법은, 본 발명의 제 9 양태에 따른 기판 처리 조건 검토 방법에 있어서, 상기 수정 스텝에서는, 상기 기판 처리 유닛으로의 상기 기판의 반입이 금지되었을 때, 상기 처리 조건을 수정하는 것을 특징으로 한다.
본 발명의 제 11 양태에 따른 기판 처리 조건 검토 방법은, 본 발명의 제 9 양태에 따른 기판 처리 조건 검토 방법에 있어서, 상기 수정 스텝에서는, 상기 기판 처리 유닛에서 이상이 발생했을 때, 상기 처리 조건을 수정하는 것을 특징으로 한다.
본 발명의 제 12 양태에 따른 기판 처리 조건 검토 방법은, 본 발명의 제 9 양태에 따른 기판 처리 조건 검토 방법에 있어서, 상기 처리 조건의 수정을 위한 외부 장치로부터의 조작에 따라, 상기 기판을 반송할 때의 기판 반송 조건의 변경이 금지되어 있는지 아닌지를 판별하는 제 1 판별 스텝과, 상기 기판 반송 조건의 변경이 금지되어 있지 않은 경우에는, 또한, 상기 기판 처리 유닛으로의 상기 기판의 반입이 금지되어 있는지 아닌지를 판별하는 제 2 판별 스텝을 갖는 것을 특징으로 한다.
본 발명의 제 13 양태에 따른 기판 처리 조건 검토 방법은, 본 발명의 제 12 양태에 따른 기판 처리 조건 검토 방법에 있어서, 상기 기판 반송 조건의 변경이 금지되어 있는 경우에는, 상기 외부 장치로부터의 조작을 받아들이지 않는 것을 특징으로 한다.
본 발명의 제 14 양태에 따른 기판 처리 조건 검토 방법은, 본 발명의 제 12 양태에 따른 기판 처리 조건 검토 방법에 있어서, 상기 기판 반송 조건의 변경이 금지되어 있는 경우에는, 상기 처리 조건의 외부로의 전송을 금지하는 것을 특징으로 한다.
본 발명의 제 15 양태에 따른 기판 처리 조건 검토 방법은, 본 발명의 제 9 양태에 따른 기판 처리 조건 검토 방법에 있어서, 복수의 공정으로 이루어지는 상기 기판의 처리 순서에 있어서, 상기 각 공정의 속성을 변경하는 것에 의해 상기 처리 순서를 수정하는 처리 순서 수정 스텝을 갖는 것을 특징으로 한다.
본 발명의 제 16 양태에 따른 기판 처리 조건 검토 방법은, 본 발명의 제 9 양태에 따른 기판 처리 조건 검토 방법에 있어서, 상기 처리 순서의 각 공정에서의 상기 기판의 처리 내용을 나타내는 공정 식별자를 적어도 포함하는 공정 관련 정보를 기록하는 공정 관련 정보 기록 스텝과, 상기 처리 순서의 각 공정의 순서를 포함하는 상기 처리 조건을 기록하는 처리 조건 기록 스텝과, 상기 공정 식별자 및 상기 처리 조건의 식별자를 갖는 상기 처리 조건에 있어서 상기 각 공정의 순서를 인정할지 안할지, 또는, 상기 각 공정의 순서가 존재하고 있는지 아닌지를 판별하는 공정 존재 판별 스텝을 구비하고, 상기 처리 순서 수정 스텝에서는, 상기 각 공 정의 순서가 인정을 받지 못하든지, 또는 상기 각 공정의 순서가 존재하지 않는 경우에는, 경고, 상기 각 공정의 순서의 변경 또는 상기 공정의 존재의 변경에 의해 상기 처리 순서를 수정하는 것을 특징으로 한다.
상기 목적을 달성하기 위해서, 본 발명의 제 17 양태에 따른 기억 매체는, 기판에 처리를 실시하는 기판 처리 유닛과, 소정의 매수의 기판에 상기 처리를 실시하는 동안에 있어 상기 처리의 처리 조건의 변경을 금지하는 금지부를 구비하는 기판 처리 장치가 실행하는 기판 처리 조건 검토 방법을 컴퓨터에 실행시키는 프로그램을 저장하는 컴퓨터 판독 가능한 기억 매체로서, 상기 프로그램은, 상기 소정의 매수의 기판을 처리하는 동안에 있어 상기 처리 조건의 변경 금지를 해제하는 해제 모듈과, 상기 처리 조건을 수정하는 수정 모듈을 갖는 것을 특징으로 한다.
(실시예)
이하, 본 발명의 실시의 형태에 대하여 도면을 참조하면서 설명한다.
우선, 본 발명의 제 1 실시의 형태에 따른 기판 처리 장치에 대하여 설명한다.
도 1은, 본 실시의 형태에 따른 기판 처리 장치의 개략 구성을 도시하는 평면도이다.
도 1에 있어서, 기판 처리 장치(10)는, 전자 디바이스용의 웨이퍼(이하, 간단히「웨이퍼」라고 한다)(기판)(W)에 반응성 이온 에칭(이하, 「RIE」라고 한다) 처리를 실시하는 제 1 프로세스 쉽(11)과, 해당 제 1 프로세스 쉽(11)과 평행하게 배치되어, 제 1 프로세스 쉽(11)에 있어서 RIE 처리가 실시된 웨이퍼(W)에 후술하는 COR(Chemical 0xide Removal) 처리 및 PHT(Post Heat Treatment) 처리를 실시하는 제 2 프로세스 쉽(12)과, 제 1 프로세스 쉽(11) 및 제 2 프로세스 쉽(12)이 각각 접속된 직사각형 형상의 공통 반송실로서의 로더 유닛(13)을 구비한다.
여기서, COR 처리는, 피처리체의 산화막과 가스 분자를 화학 반응시켜 생성물을 생성하는 처리이고, PHT 처리는, COR 처리가 실시된 피처리체를 가열하여, COR 처리의 화학 반응에 의해서 피처리체에 생성한 생성물을 기화·열산화(Thermal Oxidation)시켜 피처리체로부터 제거하는 처리이다. 이상과 같이, COR 처리 및 PHT 처리, 특히, COR 처리는, 플라즈마를 이용하지 않고 또한 물 성분을 이용하지 않고서 피처리체의 산화막을 제거하는 처리이기 때문에, 플라즈마리스(plasmaless) 에칭 처리 및 드라이클리닝 처리(건조 세정 처리)에 해당한다.
로더 유닛(13)에는, 상술한 제 1 프로세스 쉽(11) 및 제 2 프로세스 쉽(12) 외, 1로트에 상당하는 25장의 웨이퍼(W)를 수용하는 용기로서의 후프(Front 0pening Unified Pod)(14)가 각각 탑재되는 3개의 후프 탑재대(15)와, 후프(14)로부터 반출된 웨이퍼(W)의 위치를 프리얼라인먼트(pre-alignment)하는 오리엔터(16)와, 웨이퍼(W)의 표면 상태를 계측하는 제 1 및 제 2 IMS(Integrated Metrology System, Therma-Wave, Inc.)(17, 18)가 접속되어 있다.
제 1 프로세스 쉽(11) 및 제 2 프로세스 쉽(12)은, 로더 유닛(13)의 길이 방향에 있어서의 측벽에 접속됨과 동시에 로더 유닛(13)을 사이에 두고 3개의 후프 탑재대(15)와 대향하도록 배치되고, 오리엔터(16)는 로더 유닛(13)의 길이 방향에 관한 한쪽 단부에 배치되고, 제 1 IMS(17)는 로더 유닛(13)의 길이 방향에 관한 다른 쪽 단부에 배치되고, 제 2 IMS(18)는 3개의 후프탑재대(15)와 병렬로 배치된다.
로더 유닛(13)은, 내부에 배치된, 웨이퍼(W)를 반송하는 스카라형 듀얼 아암 타입의 반송 아암 기구(19)와, 각 후프 탑재대(15)에 대응하도록 측벽에 배치된 웨이퍼(W)의 투입구로서의 3개의 로드 포트(20)를 갖는다. 각 로드 포트(20)는 대응하는 각 후프 탑재대(15)가 탑재하는 후프(14)와 접속한다. 반송 아암 기구(19)는 후프 탑재대(15)에 탑재된 후프(14)로부터 웨이퍼(W)를 로드 포트(20) 경유로 반출하여, 해당 반출한 웨이퍼(W)를 제 1 프로세스 쉽(11), 제 2 프로세스 쉽(12), 오리엔터(16), 제 1 IMS(17)나 제 2 IMS(18)로 반출입한다.
제 1 IMS(17)는 광학계의 모니터이며, 반입된 웨이퍼(W)를 탑재하는 탑재대(21)와, 해당 탑재대(21)에 탑재된 웨이퍼(W)를 지향하는 광학센서(22)를 가지고, 웨이퍼(W)의 표면 형상, 예컨대, 표면층의 막두께, 및 배선홈이나 게이트 전극 등의 CD(Critical Dimension)값을 결정한다. 제 2 IMS(18)도 광학계의 모니터이며, 제 1 IMS(17)과 동일하게, 탑재대(23)와 광학센서(24)를 갖고, 웨이퍼(W)의 표면에서의 파티클수를 계측한다.
제 1 프로세스 쉽(11)은, 웨이퍼(W)에 RIE 처리를 실시하는 제 1 프로세스 유닛(25)과, 해당 제 1 프로세스 유닛(25)에 웨이퍼(W)를 전달하는 링크형 싱글픽 타입의 제 1 반송 아암(26)을 내장하는 제 1 로드·로크 유닛(27)을 갖는다.
제 1 프로세스 유닛(25)은, 원통 형상의 처리실 용기(챔버)와, 해당 챔버내에 배치된 상부 전극 및 하부 전극을 갖고, 해당 상부 전극 및 하부 전극간의 거리 는 웨이퍼(W)에 RIE 처리를 실시하기 위한 적절한 간격으로 설정되어 있다. 또한, 하부 전극은 웨이퍼(W)를 쿨롱 힘 등에 의해서 척하는 ESC(28)를 그 정상부에 갖는다.
제 1 프로세스 유닛(25)에서는, 챔버 내부에 처리 가스를 도입하여, 상부 전극 및 하부 전극 사이에 전기장을 발생시키는 것에 의해 도입된 처리 가스를 플라즈마화하여 이온 및 라디칼을 발생시켜, 해당 이온 및 라디칼에 의해서 웨이퍼(W)에 RIE 처리를 실시한다.
제 1 프로세스 쉽(11)에서는, 로더 유닛(13)의 내부 압력은 대기압으로 유지되는 한편, 제 1 프로세스 유닛(25)의 내부 압력은 진공으로 유지된다. 그 때문에, 제 1로드·로크 유닛(27)은, 제 1 프로세스 유닛(25)과의 연결부에 진공 게이트밸브(29)를 구비함과 동시에, 로더 유닛(13)과의 연결부에 대기 게이트 밸브(30)를 구비하는 것에 의해, 그 내부 압력을 조정 가능한 진공 예비 반송실로서 구성된다.
제 1 로드·로크 유닛(27)의 내부에는, 대략 중앙부에 제 1 반송 아암(26)이 설치되고, 해당 제 1 반송 아암(26)으로부터 제 1 프로세스 유닛(25)측에 제 1 버퍼(31)가 설치되고, 제 1 반송 아암(26)으로부터 로더 유닛(13)측에는 제 2 버퍼(32)가 설치된다. 제 1 버퍼(31) 및 제 2 버퍼(32)는, 제 1 반송 아암(26)의 선단부에 배치된 웨이퍼(W)를 지지하는 지지부(픽)(33)가 이동하는 궤도상에 배치되고, RIE 처리가 실시된 웨이퍼(W)를 일시적으로 지지부(33)의 궤도의 상방으로 대피시키는 것에 의해, RIE 미처리의 웨이퍼(W)와 RIE 처리한 웨이퍼(W)와의 제 1 프 로세스 유닛(25)에 있어서의 원활한 교체를 가능하게 한다.
제 2 프로세스 쉽(12)은, 웨이퍼(W)에 COR 처리를 실시하는 제 2 프로세스 유닛(34)과, 해당 제 2 프로세스 유닛(34)에 진공 게이트 밸브(35)를 거쳐서 접속된, 웨이퍼(W)에 PHT 처리를 실시하는 제 3 프로세스 유닛(36)과, 제 2 프로세스 유닛(34) 및 제 3 프로세스 유닛(36)에 웨이퍼(W)를 전달하는 링크형 싱글픽 타입의 제 2 반송 아암(37)을 내장하는 제 2 로드·로크 유닛(49)을 갖는다.
도 2는, 도 1에 있어서의 제 2 프로세스 유닛의 단면도이며, 도 2(a)는 도 1에 있어서의 선 II-II에 따른 단면도이며, 도 2(b)는 도 2(a)에 있어서의 A 부의 확대도이다.
도 2(a)에 있어서, 제 2 프로세스 유닛(34)은, 원통 형상의 처리실 용기(챔버)(38)와, 해당 챔버(38)내에 배치된 웨이퍼(W)의 탑재대로서의 ESC(39)와, 챔버(38)의 상방에 배치된 샤워헤드(40)와, 챔버(38)내의 가스 등을 배기하는 TMP(Turbo Molecular Pump)(41)와, 챔버(38) 및 TMP(41)의 사이에 배치되어, 챔버(38)내의 압력을 제어하는 가변식 버터플라이 밸브로서의 APC(Automatic Pressure Contro1) 밸브(42)를 갖는다.
ESC(39)는, 내부에 직류 전압이 인가되는 전극판(도시하지 않음)을 갖고, 직류 전압에 의해 발생하는 쿨롱 힘 또는 죤슨 라벡(Johnsen-Rahbek)력에 의해서 웨이퍼(W)를 흡착하여 유지한다. 또한, ESC(39)은 조온기구로서 냉매실(도시하지 않음)을 갖는다. 이 냉매실에는 소정 온도의 냉매, 예컨대, 냉각수나 갈덴액이 순환 공급되어, 해당 냉매의 온도에 의해서 ESC(39)의 상면에 흡착 유지된 웨이퍼(W)의 처리 온도가 제어된다. 또한, ESC(39)는, ESC(39)의 상면과 웨이퍼의 이면과의 사이에 열전도 가스(헬륨 가스)를 빈틈없이 공급하는 열전도 가스 공급 계통(도시하지 않음)을 갖는다. 열전도 가스는, COR 처리를 하는 동안, 냉매에 의해서 원하는 지정 온도로 유지된 ESC(39)와 웨이퍼와의 열교환을 실행하여, 웨이퍼를 효율적으로 또한 균일히 냉각한다.
또한, ESC(39)은, 그 상면으로부터 돌출이 자유로운 리프트핀으로서의 복수의 푸셔핀(56)을 갖고, 이들의 푸셔핀(56)은, 웨이퍼(W)가 ESC(39)에 흡착 유지될 때는 ESC(39)에 수용되고, COR 처리가 실시된 웨이퍼(W)를 챔버(38)로부터 반출할 때는, ESC(39)의 상면으로부터 돌출하여 웨이퍼(W)를 상방으로 들어 올린다.
샤워헤드(40)는 2층 구조를 갖고, 하층부(43) 및 상층부(44)의 각각에 제 1 버퍼실(45) 및 제 2 버퍼실(46)을 갖는다. 제 1 버퍼실(45) 및 제 2 버퍼실(46)은 각각 가스 공기구멍(47 ,48)을 거쳐서 챔버(38)내로 연통한다. 즉, 샤워헤드(40)는, 제 1 버퍼실(45) 및 제 2 버퍼실(46)에 각각 공급되는 가스의 챔버(38)내로의 내부통로를 갖는, 계층 형상으로 적층된 2개의 판형상체(하층부(43), 상층부(44))로 이루어진다.
웨이퍼(W)에 COR 처리를 실시할 때, 제 1 버퍼실(45)에는 NH3(암모니아) 가스가 후술하는 암모니아 가스 공급관(57)으로부터 공급되고, 해당 공급된 암모니아 가스는 가스 공기구멍(47)을 통해서 챔버(38)내로 공급됨과 동시에, 제 2 버퍼실(46)에는 HF(불화수소) 가스가 후술하는 불화수소 가스 공급관(58)으로부터 공급 되고, 해당 공급된 불화수소 가스는 가스 공기구멍(48)을 거쳐서 챔버(38)내로 공급된다.
또한, 샤워헤드(40)는 히터(도시하지 않음), 예컨대, 가열 소자를 내장한다. 이 가열 소자는, 바람직하게는, 상층부(44) 상에 배치되어 제 2 버퍼실(46)내의 불화수소 가스의 온도를 제어한다.
또한, 도 2(b)에 도시하는 바와 같이 가스 공기구멍(47, 48)에 있어서의 챔버(38)내로의 개구부는 점차 넓어지는 형상으로 형성된다. 이에 의해, 암모니아 가스나 불화수소 가스를 챔버(38)내로 효율적으로 확산할 수 있다. 또한, 가스 공기구멍(47, 48)은 단면이 잘록한 형상을 나타내기 때문에, 챔버(38)에서 발생한 퇴적물이 가스 공기구멍(47, 48), 나아가서는, 제 1 버퍼실(45)이나 제 2 버퍼실(46)로 역류하는 것을 방지할 수 있다. 또한, 가스 공기구멍(47, 48)은 나선 형상의 공기구멍이더라도 좋다.
이 제 2 프로세스 유닛(34)은, 챔버(38)내의 압력과, 암모니아 가스 및 불화수소 가스의 부피 유량비를 조정하는 것에 의해 웨이퍼(W)에 COR 처리를 실시한다. 또한, 이 제 2 프로세스 유닛(34)은, 챔버(38)내에서 처음으로 암모니아 가스 및 불화수소 가스가 혼합하도록 설계되어 있기(포스트 믹스 설계) 때문에, 챔버(38)내에 상기 두 종류의 가스가 도입될 때까지, 해당 두 종류의 혼합 가스가 혼합하는 것을 방지하고, 불화수소 가스와 암모니아 가스가 챔버(38)내로 도입 전에 반응하는 것을 방지한다.
또한, 제 2 프로세스 유닛(34)에서는, 챔버(38)의 측벽이 히터(도시하지 않 음), 예컨대, 가열 소자를 내장하고, 챔버(38)내의 분위기 온도가 저하하는 것을 방지한다. 이에 의해, COR 처리의 재현성을 향상할 수 있다. 또한, 측벽내의 가열 소자는, 측벽의 온도를 제어하는 것에 의해 챔버(38)내에 발생한 부생성물이 측벽의 내측에 부착하는 것을 방지한다.
도 1로 되돌아가서, 제 3 프로세스 유닛(36)은, 하우징 형상의 처리실 용기(챔버)(50)와, 해당 챔버(50)내에 배치된 웨이퍼(W)의 탑재대로서의 스테이지히터(51)와, 해당 스테이지히터(51)의 주위에 배치되어, 스테이지히터(51)에 탑재된 웨이퍼(W)를 상방으로 들어 올리는 버퍼 아암(52)과, 챔버내 및 외부 분위기를 차단하는 개폐가 자유로운 덮개로서의 PHT 챔버 리드(도시하지 않음)를 갖는다.
스테이지히터(51)는, 표면에 산화피막이 형성된 알루미늄으로 이루어져, 내장된 전열선 등에 의해서 탑재된 웨이퍼(W)를 소정의 온도까지 가열한다. 구체적으로는, 스테이지히터(51)는 탑재한 웨이퍼(W)를 적어도 1분간에 걸쳐 100∼200°C, 바람직하게는 약 135°C까지 직접 가열한다.
PHT 챔버 리드에는 실리콘 고무제의 시트 히터가 배치된다. 또한, 챔버(50)의 측벽에는 카트리지히터(도시하지 않음)가 내장되고, 해당 카트리지히터는 챔버(50)의 측벽의 벽면 온도를 25∼80°C로 제어한다. 이에 의해, 챔버(50)의 측벽에 부생성물이 부착하는 것을 방지하고, 부착한 부생성물에 기인하는 파티클의 발생을 방지하여 챔버(50)의 클리닝 주기를 연장한다. 또한, 챔버(50)의 외주는 열 실드에 의해서 덮어져 있다.
웨이퍼(W)를 상방으로부터 가열하는 히터로서, 상술한 시트히터 대신에, 자 외선 방사(UV radiation)히터를 배치하더라도 좋다. 자외선 방사 히터로서는, 파장 190∼400 nm인 자외선을 방사하는 자외선 램프 등이 해당한다.
버퍼 아암(52)은, COR 처리가 실시된 웨이퍼(W)를 일시적으로 제 2 반송 아암(37)에 있어서의 지지부(53)의 궤도의 상방으로 대피시키는 것에 의해, 제 2 프로세스 유닛(34)이나 제 3 프로세스 유닛(36)에 있어서의 웨이퍼(W)의 원활한 교체를 가능하게 한다.
이 제 3 프로세스 유닛(36)은, 웨이퍼(W)의 온도를 조정하는 것에 의해 웨이퍼(W)에 PHT 처리를 실시한다.
제 2 로드·로크 유닛(49)은, 제 2 반송 아암(37)을 내장하는 하우징 형상의 반송실(챔버)(70)을 갖는다. 또한, 로더 유닛(13)의 내부 압력은 대기압으로 유지되는 한편, 제 2 프로세스 유닛(34) 및 제 3 프로세스 유닛(36)의 내부 압력은 진공으로 유지된다. 그 때문에, 제 2 로드·로크 유닛(49)은, 제 3 프로세스 유닛(36)과의 연결부에 진공 게이트 밸브(54)를 구비함과 동시에, 로더 유닛(13)과의 연결부에 대기 도어 밸브(55)를 구비하는 것에 의해, 그 내부 압력을 조정 가능한 진공 예비 반송실로서 구성된다.
도 3은, 도 1에 있어서의 제 2 프로세스 쉽의 개략 구성을 도시하는 사시도이다.
도 3에 있어서, 제 2 프로세스 유닛(34)은, 제 1 버퍼실(45)로 암모니아 가스를 공급하는 암모니아 가스 공급관(57)과, 제 2 버퍼실(46)로 불화수소 가스를 공급하는 불화수소 가스 공급관(58)과, 챔버(38)내의 압력을 측정하는 압력 게이 지(59)와, ESC(39)내에 배치된 냉각 계통으로 냉매를 공급하는 틸러 유닛(60)을 구비한다.
암모니아 가스 공급관(57)에는 MFC(Mass Flow Controller)(도시하지 않음)가 마련되고, 해당 MFC은 제 1 버퍼실(45)로 공급하는 암모니아 가스의 유량을 조정함과 동시에, 불화수소 가스 공급관(58)에도 MFC(도시하지 않음)가 마련되어, 해당 MFC은 제 2 버퍼실(46)로 공급하는 불화수소 가스의 유량을 조정한다. 암모니아 가스 공급관(57)의 MFC와 불화수소 가스 공급관(58)의 MFC는 협동하여, 챔버(38)로 공급되는 암모니아 가스와 불화수소 가스의 부피 유량비를 조정한다.
또한, 제 2 프로세스 유닛(34)의 하방에는, DP(Dry Pump)(도시하지 않음)에 접속된 제 2 프로세스 유닛 배기계(61)가 배치된다. 제 2 프로세스 유닛 배기계(61)는, 챔버(38)와 APC 밸브(42)의 사이에 배치된 배기 덕트(62)와 연통하는 배기관(63)과, TMP(41)의 하방(배기측)에 접속된 배기관(64)을 갖고, 챔버(38)내의 가스 등을 배기한다. 또한, 배기관(64)은 DP의 바로 앞에서 배기관(63)에 접속된다.
제 3 프로세스 유닛(36)은, 챔버(50)에 질소(N2) 가스를 공급하는 질소 가스 공급관(65)과, 챔버(50)내의 압력을 측정하는 압력 게이지(66)와, 챔버(50)내의 질소 가스 등을 배기하는 제 3 프로세스 유닛 배기계(67)를 구비한다.
질소 가스 공급관(65)에는 MFC(도시하지 않음)가 마련되고, 해당 MFC은 챔버(50)로 공급되는 질소 가스의 유량을 조정한다. 제 3 프로세스 유닛 배기계(67) 는, 챔버(50)에 연통함과 동시에 DP에 접속된 본배기관(68)과, 해당 본배기관(68)의 도중에 배치된 APC 밸브(69)와, 본배기관(68)으로부터 APC 밸브(69)를 회피하도록 분기하고, 또한 DP의 바로 앞에서 본배기관(68)에 접속되는 부배기관(68a)을 갖는다. APC 밸브(69)는, 챔버(50)내의 압력을 제어한다.
제 2 로드·로크 유닛(49)은, 챔버(70)로 질소 가스를 공급하는 질소 가스 공급관(71)과, 챔버(70)내의 압력을 측정하는 압력 게이지(72)와, 챔버(70)내의 질소 가스 등을 배기하는 제 2 로드·로크 유닛 배기계(73)와, 챔버(70)내를 대기 개방하는 대기 연통관(74)을 구비한다.
질소 가스 공급관(71)에는 MFC(도시하지 않음)가 마련되고, 해당 MFC은 챔버(70)로 공급되는 질소 가스의 유량을 조정한다. 제 2 로드·로크 유닛 배기계(73)는 1개의 배기관으로 이루어지고, 해당 배기관은 챔버(70)에 연통함과 동시에, DP의 바로 앞에서 제 3 프로세스 유닛 배기계(67)에 있어서의 본배기관(68)에 접속된다. 또한, 제 2 로드·로크 유닛 배기계(73) 및 대기 연통관(74)은 각각 개폐가 자유로운 배기 밸브(75) 및 릴리프 밸브(76)를 갖고, 해당 배기 밸브(75) 및 릴리프 밸브(76)는 협동하여 챔버(70)내의 압력을 대기압으로부터 원하는 진공도까지 중 어느 것인가로 조정한다.
도 1로 되돌아가서, 기판 처리 장치(10)는, 제 1 프로세스 쉽(11), 제 2 프로세스 쉽(12) 및 로더 유닛(13)의 동작을 제어하는 시스템 컨트롤러와, 로더 유닛(13)의 길이 방향에 관한 한쪽 단부에 배치된 오퍼레이션 패널(88)을 구비한다.
오퍼레이션 패널(88)은, 예컨대 LCD(Liquid Crystal Display)로 이루어지는 표시부를 갖고, 해당 표시부는 기판 처리 장치(10)의 각 구성 요소의 동작 상황을 표시한다.
도 4에 도시하는 바와 같이 시스템 컨트롤러는, EC(Equipment Controller)(89)와, 3개의 MC(Module Control1er)(90, 91, 92)와, EC(89) 및 각 MC을 접속하는 스위칭 허브(93)를 구비한다. 해당 시스템 컨트롤러는 EC(89)로부터 LAN(Local Area Network)(170)을 거쳐서, 기판 처리 장치(10)가 설치되어 있는 공장 전체의 제조 공정을 관리하는 MES(Manufacturing Execution System)로서의 PC(171)에 접속되어 있다. MES는, 시스템 컨트롤러와 제휴하여 공장에서의 공정에 관한 실시간 정보를 기간(基幹) 업무 시스템(도시하지 않음)에 피드백함과 동시에, 공장 전체의 부하 등을 고려하여 공정에 관한 판단을 실행한다.
EC(89)는, 각 MC을 통괄하여 기판 처리 장치(10) 전체의 동작을 제어하는 주제어부(마스터 제어부)이다. 또한, EC(89)은, CPU, RAM, HDD 등을 갖고, 오퍼레이션 패널(88)에 있어서 유저 등에 의해서 지정된 웨이퍼(W)의 처리 조건, 즉, 레시피에 대응하는 프로그램에 따라 제어 신호를 송신하는 것에 의해, 제 1 프로세스 쉽(11), 제 2 프로세스 쉽(12) 및 로더 유닛(13)의 동작을 제어한다.
도 14에 도시하는 바와 같이 EC(89)는, 구체적으로, 플라즈마 처리의 레시피를 수정하는 수정부, 조작자에 의해서 입력된 레시피를 플라즈마 처리의 레시피로서 설정하는 설정부, 플라즈마 처리의 후술하는 레시피 버퍼링 기능을 무효로 하는 해제부, 레시피의 수정 내용에 따라 실행하는 플라즈마 처리의 레시피를 결정하는 조건 결정부, 레시피의 수정 입력을 받아들이지 않는 금지부, 및 소정의 프로세스 유닛으로의 웨이퍼의 반입을 금지하는 반입 금지부를 갖고, 수정부, 설정부, 해제부, 조건 결정부, 금지부 및 반입 금지부는 서로 버스(BUS)에 의해서 접속된다.
또한, 도 14에 도시된 바와 같이, EC(89)는 판별부, 처리순서수정부, 공정관련정보기록부, 처리조건기록부 및 공정순서판별부를 더 포함해도 좋다. 이에 대해서는 후술하기로 한다.
스위칭 허브(93)는, EC(89)로부터의 제어 신호에 따라 EC(89)의 접속처로서의 MC를 전환한다.
MC(90, 91, 92)는, 각각 제 1 프로세스 쉽(11), 제 2 프로세스 쉽(12) 및 로더 유닛(13)의 동작을 제어하는 부제어부(슬레이브 제어부)이다. 각 MC은, DIST(Distribution) 보드(96)에 의해서 GHOST 네트워크(95)를 거쳐서 각 I/O(입출력) 모듈(97, 98, 99)에 각각 접속된다. GHOST 네트워크(95)는, MC가 가지는 MC 보드에 탑재된 GHOST(General High-Speed Optimum Scalable Transceiver)라고 칭해지는 LSI에 의해서 실현되는 네트워크이다. GHOST 네트워크(95)에는, 최대 31개의 I/O 모듈을 접속 가능하고, GHOST 네트워크(95)에서는, MC가 마스터에 해당하고, I/O 모듈이 슬레이브에 해당한다.
I/O 모듈(98)은, 제 2 프로세스 쉽(12)에 있어서의 각 구성 요소(이하, 「엔드 디바이스」라고 한다)에 접속된 복수의 I/O부(100)로 이루어지고, 각 엔드 디바이스로의 제어 신호 및 각 엔드 디바이스로부터의 출력 신호의 전달을 실행한다. I/O 모듈(98)에 있어서 I/O 부(100)에 접속되는 엔드 디바이스에는, 예컨대, 제 2 프로세스 유닛(34)에 있어서의 암모니아 가스 공급관(57)의 MFC, 불화수소 가스 공 급관(58)의 MFC, 압력 게이지(59) 및 APC 밸브(42), 제 3 프로세스 유닛(36)에 있어서의 질소 가스 공급관(65)의 MFC, 압력 게이지(66), APC 밸브(69), 버퍼 아암(52) 및 스테이지히터(51), 및, 제 2 로드·로크 유닛(49)에 있어서의 질소 가스 공급관(71)의 MFC, 압력 게이지(72) 및 제 2 반송 아암(37) 등이 해당한다.
또한, I/O 모듈(97, 99)는, I/O 모듈(98)과 동일한 구성을 갖고, 제 1 프로세스 쉽(11)에 대응하는 MC(90) 및 I/O 모듈(97)의 접속관계, 및 로더 유닛(13)에 대응하는 MC(92) 및 I/O 모듈(99)의 접속관계도, 상술한 MC(91) 및 I/O 모듈(98)의 접속관계와 동일한 구성이기 때문에, 이들 설명을 생략한다.
또한, 각 GHOST 네트워크(95)에는, I/O 부(100)에 있어서의 디지털 신호, 아날로그 신호 및 시리얼 신호의 입출력을 제어하는 I/O 보드(도시하지 않음)도 접속된다.
기판 처리 장치(10)에 있어서, 웨이퍼(W)에 COR 처리를 실시할 때는, COR 처리의 레시피에 대응하는 프로그램에 따라 EC(89)가, 스위칭 허브(93), MC(91), GHOST 네트워크(95) 및 I/O 모듈(98)에 있어서의 I/O 부(100)를 거쳐서, 원하는 엔드 디바이스에 제어 신호를 송신하는 것에 의해 제 2 프로세스 유닛(34)에 있어서 COR 처리를 실행한다.
구체적으로는, EC(89)가, 암모니아 가스 공급관(57)의 MFC 및 불화수소 가스 공급관(58)의 MFC에 제어 신호를 송신하는 것에 의해 챔버(38)에 있어서의 암모니아 가스 및 불화수소 가스의 부피 유량비를 원하는 값으로 조정하고, TMP(41) 및 APC 밸브(42)에 제어 신호를 송신하는 것에 의해 챔버(38)내의 압력을 원하는 값으 로 조정한다. 또한, 이 때, 압력 게이지(59)가 챔버(38)내의 압력값을 출력 신호로서 EC(89)에 송신하고, 해당 EC(89)은 송신된 챔버(38)내의 압력값에 근거하여, 암모니아 가스 공급관(57)의 MFC, 불화수소 가스 공급관(58)의 MFC, APC 밸브(42)나 TMP(41)의 제어 파라미터를 결정한다.
또한, 웨이퍼(W)에 PHT 처리를 실시할 때는, PHT 처리의 레시피에 대응하는 프로그램에 따라 EC(89)가, 원하는 엔드 디바이스에 제어 신호를 송신하는 것에 의해 제 3 프로세스 유닛(36)에 있어서 PHT 처리를 실행한다.
구체적으로는, EC(89)가, 질소 가스 공급관(65)의 MFC 및 APC 밸브(69)에 제어 신호를 송신하는 것에 의해 챔버(50)내의 압력을 원하는 값으로 조정하고, 스테이지히터(51)에 제어 신호를 송신하는 것에 의해 웨이퍼(W)의 온도를 원하는 온도로 조정한다. 또한, 이 때, 압력 게이지(66)가 챔버(50)내의 압력값을 출력 신호로서 EC(89)로 송신하고, 해당 EC(89)은 송신된 챔버(50)내의 압력값에 근거하여, APC 밸브(69)나 질소 가스 공급관(65)의 MFC의 제어 파라미터를 결정한다.
도 4의 시스템 컨트롤러에서는, 복수의 엔드 디바이스가 EC(89)에 직접 접속되는 일없이, 해당 복수의 엔드 디바이스에 접속된 I/O부(100)가 모듈화되어 I/O 모듈을 구성하고, 해당 I/O 모듈이 MC 및 스위칭 허브(93)을 거쳐서 EC(89)에 접속되기 때문에, 통신 계통을 간소화할 수 있다.
또한, EC(89)가 송신하는 제어 신호에는, 원하는 엔드 디바이스에 접속된 I/O 부(100)의 어드레스 및 해당 I/O부(100)를 포함하는 I/O모듈의 어드레스가 포함되어 있기 때문에, 스위칭 허브(93)는 제어 신호에 있어서의 I/O 모듈의 어드레 스를 참조하여, MC의 GHOST가 제어 신호에 있어서의 I/O 부(100)의 어드레스를 참조하는 것에 의해, 스위칭 허브(93)나 MC가 CPU에 제어 신호의 송신처의 문의를 실행할 필요를 없앨 수 있어, 이에 의해, 제어 신호의 원활한 전달을 실현할 수 있다.
상술한 기판 처리 장치(10)에 있어서, 복수의 웨이퍼(W)에 RIE 처리, COR 처리나 PHT 처리를 실시하는 것에 의해 전자디바이스를 양산하는 경우, 조작자는 오퍼레이션 패널(88)을 통하여 레시피 버퍼링 기능을「유효」로 설정한다. 레시피 버퍼링 기능은 각 처리의 레시피의 수정을 금지하는 기능이다. 이 때, EC(89)(금지부)는 하나의 후프(14)에 수용된 1로트에 상당하는 웨이퍼(W)에 각 처리가 실시되는 동안, 조작자에 의한 제 1 프로세스 유닛(25), 제 2 프로세스 유닛(34) 또는 제 3 프로세스 유닛(36)의 레시피의 수정 입력을 받아들이지 않는다. 또한, EC(89)은 MC(90)나 MC(91)를 제어하여 제 1 프로세스 유닛(25), 제 2 프로세스 유닛(34) 또는 제 3 프로세스 유닛(36)의 레시피를 그대로 유지한다.
또한, 기판 처리 장치(10)에 있어서, 전자디바이스를 양산하기 전에 있어서 각 처리의 레시피를 검토하는 경우, 조작자는 오퍼레이션 패널(88)을 통하여 로트 스타트 설정 기능을「유효」로 설정한다. 로트 스타트 설정 기능은 1로트에 상당하는 웨이퍼(W)의 처리를 개시할 때, EC(89)가 오퍼레이션 패널(88)을 통하여 조작자에게 레시피 버퍼링 기능을 유효로 할지, 무효로 할지를 문의하는 기능이다. 로트 스타트 설정 기능이「무효」로 설정되어 있는 경우, 로드 포트(20)로부터 제 1 프로세스 쉽(11)이나 제 2 프로세스 쉽(12)으로의 웨이퍼(W)의 반송 패턴, 예컨대, 반송 순서나 반송 경로(기판 반송 조건)의 변경이 금지되고, 로트 스타트 설정 기능이「유효」로 설정되어 있는 경우, 웨이퍼(W)의 반송 패턴의 변경 금지가 해제됨과 동시에, 조작자는 오퍼레이션 패널(88)을 통하여 레시피 버퍼링 기능을 유효로 할지, 무효로 할지를 입력할 수 있다.
도 5는, 로트 스타트 설정 기능이「유효」로 설정된 경우에 있어서 오퍼레이션 패널의 표시부에 표시되는 로드 포트 정보 화면을 도시하는 도면이다. 로드 포트 정보 화면은 각 로드 포트(20)에 대응하여 표시된다.
도 5에 있어서, 로드 포트 정보화면(172)은, 해당 로드 포트 정보화면(172)에 대응하는 로드 포트(20)의 명칭과, 해당 로드 포트(20)가 접속하는 후프(14)의 위치를 나타내는 대응 로드 포트 표시부(173)와, 로트 스타트 설정 기능이「유효」로 설정된 경우에 표시되는 「R&D」버튼(174)과, 그 밖의 버튼을 갖는다.
「R&D」버튼(174)은 온 오프 표시부(175)를 갖는다. 온 오프 표시부(175)는 레시피 버퍼링 기능이 유효할지 무효할지를 표시하는 표시부이다. 또한, 「R&D」버튼(174)이 눌러지면, 레시피 버퍼링 설정 다이얼로그(176)가 표시된다. 레시피 버퍼링 설정 다이얼로그(176)는「ON」버튼(177)과「OFF」버튼(178)을 갖는다.
EC(89)(해제부)는「ON」버튼(177)이 눌러지면 레시피 버퍼링 기능을 무효로 하고, 「OFF」버튼(178)이 눌러지면 레시피 버퍼링 기능을 유효로 한다. 이에 의해, 조작자는, 로드 포트(20)에 접속하는 후프(14)에 수용된 1로트에 상당하는 웨이퍼(W)의 처리에 있어서 레시피의 수정을 금지하고, 혹은 레시피의 수정 금지를 해제할 수 있다. 즉, 1로트마다(나아가서는 로드 포트(20)마다)에 레시피 버퍼링 기능의 유효 또는 무효를 전환할 수 있다.
또한, 레시피 버퍼링 기능이 무효로 된 경우, EC(89)(수정부)는, 1로트에 상당하는 웨이퍼(W)에 처리가 실시되는 동안이더라도, 조작자의 요구에 따라 오퍼레이션 패널(88)에 레시피 수정 화면(도시하지 않음)을 표시한다. 조작자는 해당 레시피 수정 화면에 의해서 웨이퍼(W)에 실시되는 플라즈마 처리의 레시피를 수정한다.
또한, 로드 포트 정보화면(172)은, 레시피 버퍼링 기능의 유효 또는 무효를 전환하는 프로세스 유닛을 지정하는 유닛 지정 버튼(도시하지 않음)을 갖는다. 이에 의해, 조작자는 프로세스 유닛을 지정하여 해당 프로세스 유닛에 있어서의 레시피 버퍼링 기능의 유효 또는 무효를 전환할 수 있다.
상술한 기판 처리 장치(10)에 있어서, 레시피 버퍼링 기능을 무효로 한 경우, 조작자는 오퍼레이션 패널(88)을 통하여 웨이퍼 반입 금지 기능을「유효」로 설정한다. 웨이퍼 반입 금지 기능은 각 프로세스 유닛으로의 웨이퍼의 반입을 금지하는 기능이다. 이 때, EC(89)(반입 금지부)는, 후술하는 프로세스 유닛 정보 화면에 있어서 웨이퍼 반입 금지 기능이「유효」로 설정된 경우, 해당 프로세스 유닛 정보 화면에 대응하는 프로세스 유닛으로의 웨이퍼의 반입을 금지한다.
도 6은, 오퍼레이션 패널의 표시부에 표시되는 프로세스 유닛 정보 화면을 도시하는 도면이고, 도 6(a)은 프로세스 유닛으로의 웨이퍼의 반입이 금지되어 있지 않은 경우의 도이며, 도 6(b)은 프로세스 유닛으로의 웨이퍼의 반입이 금지되어 있는 경우의 도이다. 프로세스 유닛 정보 화면은 각 프로세스 유닛(제 1 프로세스 유닛(25), 제 2 프로세스 유닛(34) 또는 제 3 프로세스 유닛(36))에 대응하여 표시된다. 또한, 프로세스 유닛 정보 화면은 레시피 버퍼링 기능이 무효로 된 경우 등에 표시된다.
도 6(a)에 있어서, 프로세스 유닛 정보화면(179)은, 해당 프로세스 유닛 정보화면(179)에 대응하는 프로세스 유닛의 명칭과, 해당 프로세스 유닛의 위치를 나타내는 대응 프로세스 유닛 표시부(180)와, 프로세스 유닛으로의 웨이퍼의 반입이 금지되어 있지 않은 경우에 표시되는 「Pause」버튼(181)과, 그 밖의 버튼을 갖는다. 「Pause」버튼(181)이 눌러지면, Pause 설정 다이얼로그(182)가 표시된다. Pause 설정 다이얼로그(182)는「Accept」버튼(183)과「Cancel」버튼(184)을 갖는다. EC(89)는 「Accept」버튼(183)이 눌러지면 웨이퍼 반입 금지 기능을 유효로 하고, 「Cancel」버튼(184)이 눌러지면 웨이퍼 반입 금지 기능을 무효로 유지한다. 조작자는, 원하는 프로세스 유닛에 대응하는 프로세스 유닛 정보화면(179)에 있어서「Pause」버튼(181) 및「Accept」버튼(183)을 누르는 것에 의해 원하는 프로세스 유닛으로의 웨이퍼의 반입을 금지할 수 있다. 또한, 「Pause」버튼(181)은 레시피 버퍼링 기능이 무효로 되어 있는 경우에만 표시하도록 해도 좋다.
도 6(b)에 있어서, 프로세스 유닛 정보화면(179)은, 대응 프로세스 유닛 표시부(180)와, 프로세스 유닛으로의 웨이퍼의 반입이 금지되어 있는 경우에 표시되는 「Resume」버튼(185)과, 그 밖의 버튼을 갖는다. 「Resume」버튼(185)이 눌러지면, Resume 설정 다이얼로그(188)가 표시된다. Resume 설정 다이얼로그(188)는「Accept」버튼(186)과「Cancel」버튼(187)을 갖는다. EC(89)는「Accept」버 튼(186)이 눌러지면 웨이퍼 반입 금지 기능을 무효로 하고, 「Cancel」버튼(187)이 눌러지면 웨이퍼 반입 금지 기능을 유효로 유지한다. 조작자는, 원하는 프로세스 유닛에 대응하는 프로세스 유닛 정보화면(179)에 있어서「Resume」버튼(185) 및 「Accept」버튼(186)을 누르는 것에 의해 원하는 프로세스 유닛으로의 웨이퍼의 반입 금지를 해제할 수 있다.
EC(89)는, 웨이퍼 반입 금지 기능이 유효하게 되었을 때, 조작자의 요구에 따라 오퍼레이션 패널(88)에 레시피 수정 화면을 표시하고, 조작자는 해당 레시피 수정 화면에 의해서 웨이퍼(W)에 실시되는 플라즈마 처리의 레시피를 수정해도 좋다. 또한, 수정에 따라 EC(89)(수정부)는 레시피를 수정하더라도 좋다.
도 7은, 레시피 버퍼링 기능 및 웨이퍼 반입 금지 기능을 이용하여 레시피의 수정을 실행하는 경우를 설명하는 공정도이다.
우선, 조작자는 1로트분의 웨이퍼(W)를 이용하여 레시피의 검토를 실행할 때, 오퍼레이션 패널(88)을 통하여, 해당 1로트분의 웨이퍼(W)를 수용하는 후프(14)와 레시피의 수정을 실행하는 프로세스 유닛(도에서는 제 1 프로세스 유닛(25))과의 사이의 웨이퍼(W)의 반송 경로(도면중 화살표로 나타낸다)를 설정한다(도 7(A)). 또한, 조작자는 오퍼레이션 패널(88)을 통하여 원하는 레시피를 제 1 프로세스 유닛(25)의 레시피로서 입력하고, EC(89)(설정부)는 입력된 레시피를 제 1 프로세스 유닛(25)에 있어서 1로트분의 웨이퍼(W)에 실시되는 RIE 처리의 레시피로서 설정한다. 해당 레시피는 제 1 프로세스 유닛(25)에 전개된다. 또한, 조작자는 해당 후프(14)가 접속된 로드 포트(20)에 대응하는 로드 포트 정보화 면(172)에 있어서 제 1 프로세스 유닛(25)의 레시피 버퍼링 기능을 무효로 한다.
기판 처리 장치(10)는 후프(14)로부터의 웨이퍼(W)를 반출하여, 웨이퍼(W)를 로더 유닛(13), 오리엔터(16), 제 1 프로세스 유닛(25) 및 제 1 로드·로크 유닛(27)내에서 반송한다(도 7(B)). 이 때, 제 1 프로세스 유닛(25)에서는 전개된 레시피에 따른 RIE 처리가 웨이퍼(W)에 실시된다.
제 1 프로세스 유닛(25)에 전개된 레시피의 수정을 실행하는 경우, 조작자는, 제 1 프로세스 유닛(25)에 대응하는 프로세스 유닛 정보화면(179)에 있어서, 제 1 프로세스 유닛(25)의 웨이퍼 반입 금지 기능을 유효로 한다. 이 때, 제 1 프로세스 유닛(25)에서 RIE 처리가 실시된 웨이퍼(W)는 제 1 프로세스 유닛(25)으로부터 제 1 로드·로크 유닛(27)으로 반출되고, 또한, 다른 웨이퍼(W)는 제 1 로드·로크 유닛(27), 오리엔터(16) 또는 로더 유닛(13)내에 고정되어, 제 1 프로세스 유닛(25)으로 반입되는 일이 없다. 또한, RIE 처리가 실시된 웨이퍼(W)가 제 1 프로세스 유닛(25)으로부터 반출되면, 오퍼레이션 패널(88)에 레시피 수정 화면이 표시되고, 조작자는 오퍼레이션 패널(88)을 통하여 제 1 프로세스 유닛(25)의 레시피를 수정한다. 해당 수정된 레시피는 제 1 프로세스 유닛(25)에 있어서 전개된다(도 7(C)).
수정된 레시피가 제 1 프로세스 유닛(25)에 전개되면, 조작자는 제 1 프로세스 유닛(25)에 대응하는 프로세스 유닛 정보화면(179)에 있어서, 제 1 프로세스 유닛(25)의 웨이퍼 반입 금지 기능을 무효로 한다. 이에 따라서, 제 1 로드·로크(27)내에 고정되어 있었던 웨이퍼(W)가 제 1 프로세스 유닛(25)으로 반입되어, 수정된 레시피에 따른 RIE 처리가 웨이퍼(W)에 실시된다(도 7(D)).
또한, 제 1 프로세스 유닛(25)의 웨이퍼 반입 금지 기능이 유효로 된 경우, 각 웨이퍼(W)는 제 1 로드·로크 유닛(27), 오리엔터(16) 또는 로더 유닛(13)내에 고정될 뿐 만아니라, 후프(14)로 되돌려지더라도 좋다.
다음에, 본 실시의 형태에 따른 기판 처리 장치에 있어서 실행되는 레시피 검토 처리에 대하여 설명한다.
레시피 검토 처리는 EC(89)가 프로그램이나 조작자에 의한 입력 등에 따라 제 1 프로세스 쉽(11), 제 2 프로세스 쉽(12) 및 로더 유닛(13)의 동작을 제어하는 것에 의해 실행된다. 또한, 레시피 검토 처리는 제 1 프로세스 유닛(25), 제 2 프로세스 유닛(34) 및 제 3 프로세스 유닛(36) 중 어디에도 적용 가능하지만, 이하, 간단히 하기 위해, 제 1 프로세스 유닛(25)에 적용되는 경우에 대하여 설명한다.
도 8은, 본 실시의 형태에 따른 기판 처리 장치에 있어서 실행되는 레시피 검토 처리의 플로우 차트이다.
도 8에 있어서, 1로트분의 웨이퍼(W)에 RIE 처리를 실시하는 동안에 있어 레시피의 검토를 실행할 때, 처음에, 조작자에 의해, 1로트분의 웨이퍼(W)에 실시하는 RIE 처리의 레시피로서 레시피(A)가 입력되고, 또한 레시피 버퍼링 기능이 무효로 되어 레시피의 수정 금지가 해제되면, EC(89)는, 1로트분의 웨이퍼(W)에 실시하는 RIE 처리의 레시피로서 레시피(A)를 설정하고, 해당 레시피(A)를 제 1 프로세스 유닛(25)에 전개하고 또한 제 1 프로세스 유닛(25)의 레시피 버퍼링 기능을 무효로 한다(스텝 S801). 이 때, 오퍼레이션 패널(88)의 표시부는 제 1 프로세스 유 닛(25)의 프로세스 유닛 정보화면(179)을 표시한다. 또한, 프로세스 유닛 정보화면(179)은, 프로세스 유닛으로의 웨이퍼(W)의 반입이 금지되어 있지 않기 때문에, 「Pause」버튼(181)을 표시한다.
이어서, 후프(14)로부터 로더 유닛(13)이나 제 1 로드·로크 유닛(27)을 거쳐서 제 1 프로세스 유닛(25)으로 웨이퍼(W)를 반입하여(스텝 S802), 레시피(A)에 따른 RIE 처리를 웨이퍼(W)에 대하여 실행한다(스텝 S803). 이 때, 제 1 프로세스 유닛(25)내에서의 플라즈마의 발광 상태가 계측된다.
이어서, 제 1 프로세스 유닛(25)으로부터 RIE 처리가 실행된 웨이퍼(W)를 반출하고(스텝 S804), 플라즈마의 발광 상태의 계측의 결과에 근거하여 레시피(A)가 RIE 처리의 레시피로서 적절했는지 안했는지를 판별한다(스텝 S805).
스텝 S805의 판별의 결과, 레시피(A)가 RIE 처리의 레시피로서 적절했었을 경우(스텝 S805에서 YES), 본처리를 종료하고, 레시피(A)가 RIE 처리의 레시피로서 적절하지 않았을 경우(스텝 S805에서 NO), 스텝 S806으로 진행한다.
이어서, 조작자에 의해서「Pause」버튼(181)이 눌러지면, EC(89)은 제 1 프로세스 유닛(25)의 웨이퍼 반입 금지 기능을 유효로 한다(스텝 S806). 이 때, 프로세스 유닛 정보화면(179)은「Resume」버튼(185)을 표시한다. 또한, 제 1 프로세스 유닛(25)내의 웨이퍼(W)가 반출되면, 오퍼레이션 패널(88)이 레시피 수정 화면을 표시한다. EC(89)는 조작자에 의한 레시피(A)의 수정 입력에 따라 레시피(A)를 수정하고(스텝 S807), 해당 수정된 레시피(A)를 제 1 프로세스 유닛(25)에 있어서 전개한다(스텝 S808). 여기서 레시피(A)의 수정이란, 레시피(A)에서의 파라미터의 적어도 하나의 값을 변경하는 정도의 변경이며, 레시피(A)를 EC(89)의 HDD 등에 저장되어 있는 레시피(A)와 이름이 다른 레시피(예컨대, 레시피(B))로 변경하는 것이 아니다. 또한, 통상, 어떠한 레시피와 해당 레시피를 수정한 레시피와 내용의 차이는 작고, 이들 2개의 레시피에 따른 플라즈마 처리는 관련성이 있지만, 2개의 레시피의 이름이 서로 다른 경우, 내용의 차이는 크고, 이들 2개의 레시피에 따른 플라즈마 처리는 관련성이 없다.
수정된 레시피(A)가 전개된 뒤, 조작자에 의해서「Resume」버튼(185)이 눌러지면, EC(89)은 제 1 프로세스 유닛(25)의 웨이퍼 반입 금지 기능을 무효로 한다(스텝 S809).
이어서, 다음 웨이퍼(W)를 제 1 프로세스 유닛(25)으로 반입하고(스텝 S810), 수정된 레시피(A)에 따른 RIE 처리를 웨이퍼(W)에 대하여 실행한다(스텝 S811). 이 때도, 제 1 프로세스 유닛(25)내에서의 플라즈마의 발광 상태가 계측된다. 그 후, 웨이퍼(W)를 제 1 프로세스 유닛(25)으로부터 반출하여(스텝 S812), 스텝 S805로 되돌아간다.
도 8의 처리에 의하면, 레시피 버퍼링 기능이 무효로 되어 1로트분의 웨이퍼(W)에 RIE 처리를 실시하는 동안에 있어서의 레시피의 수정 금지가 해제되어, 제 1 프로세스 유닛(25)에 전개된 레시피(A)가 수정되기 때문에, 1로트분의 모든 웨이퍼(W)에 RIE 처리가 실시되는 것을 기다리는 일없이, 레시피(A)를 수정할 수 있어, 그로 인해, 레시피의 검토에 시간을 요하는 일이 없다.
상술한 도 8의 처리에서는, 제 1 프로세스 유닛(25)의 웨이퍼 반입 금지 기 능이 유효로 되기 때문에, 제 1 프로세스 유닛(25)으로의 웨이퍼(W)의 오 반입을 방지하기 위해서 제 2 프로세스 유닛(34)이나 제 3 프로세스 유닛(36)으로의 웨이퍼(W)의 반입을 중지할 필요가 없고, 제 2 프로세스 유닛(34) 및 제 3 프로세스 유닛(36)에 있어서 COR 처리 및 PHT 처리를 계속할 수 있어, 생산성의 저하를 방지할 수 있다. 또한, 제 1 프로세스 유닛(25)의 웨이퍼 반입 금지 기능이 유효하게 되었을 때, 레시피(A)가 수정되기 때문에, 다음 웨이퍼(W)에 쓸데없는 RIE 처리(레시피(A)에 따른 RIE 처리)를 실시하는 일없이, 레시피의 검토를 효율적으로 실행할 수 있다.
이상, 레시피의 검토에 있어서 레시피(A)가 수정되는 경우에 대하여 설명했지만, 이하에 레시피(A)가 레시피(B)로 변경되는 경우에 대하여 설명한다.
도 9는, 본 실시의 형태에 따른 기판 처리 장치에 있어서 실행되는 레시피 검토 처리의 변형예의 플로우 차트이다. 또한, 도 8의 처리에 있어서의 스텝과 동일한 스텝에는 동일한 스텝 번호를 부여하여, 그 설명을 생략한다.
도 9에 있어서, EC(89)는 제 1 프로세스 유닛(25)의 웨이퍼 반입 금지 기능을 유효로 하여 (스텝 S806), 제 1 프로세스 유닛(25)내의 웨이퍼(W)가 반출되면, 오퍼레이션 패널(88)이 레시피 수정 화면을 표시한다. 조작자에 의한 레시피(B)로의 변경 입력에 따라서, EC(89)은 변경된 레시피(B)를 제 1 프로세스 유닛(25)에 있어서 전개한다(스텝 S901). 레시피(B)는 레시피(A)와 이름이 다르고, 내용의 차이도 크기 때문에, 이들 2개의 레시피에 따른 RIE 처리는 관련성이 없다.
변경된 레시피(B)를 전개하여, 다음 웨이퍼(W)를 제 1 프로세스 유닛(25)으 로 반입한(스텝 S810) 후, EC(89)(조건 결정부)는 레시피(A)에 따른 RIE 처리를 웨이퍼(W)에 대하여 실행한다(스텝 S902). 이 때도, 제 1 프로세스 유닛(25)내에서의 플라즈마의 발광 상태가 계측된다.
상술한 도 8 및 도 9의 처리에서는, 1로트분의 웨이퍼(W)에 실시하는 RIE 처리의 레시피로서 레시피(A)가 설정된 경우, 레시피(A)가 수정되면, 해당 수정된 레시피(A)가 제 1 프로세스 유닛(25)에 전개되어 또한 해당 레시피(A)에 따른 RIE 처리가 웨이퍼(W)에 대하여 실행되어, 레시피(A)가 레시피(B)로 변경되면, 해당 변경된 레시피(B)가 제 1 프로세스 유닛(25)에 전개되지만, 레시피(B)가 아니라 레시피(A)에 따른 RIE 처리가 웨이퍼(W)에 대하여 실행된다. 즉, 레시피(A)가 수정 또는 변경된 경우, 레시피(A)와 수정 후 또는 변경 후의 레시피의 내용의 차이에 따라 제 1 프로세스 유닛(25)이 웨이퍼(W)에 실시하는 RIE 처리의 레시피(수정된 레시피(A) 또는 레시피(A))가 결정되기 때문에, 레시피(A)와 내용이 대폭 다른 레시피인 레시피(B)에 따라 웨이퍼(W)에 RIE 처리가 실시되는 것을 방지할 수 있다. 레시피(B)에 따른 웨이퍼(W)에 처리가 실시되면, 해당 처리는 레시피(A)에 따른 처리와 관련성이 없기 때문에, 레시피(B)에 따른 RIE 처리의 결과는 레시피(A)의 수정에 유용하지 않다. 따라서, 쓸데없는 레시피의 변경이 실행되는 것을 방지할 수 있어, 그로 인해, 레시피의 검토를 보다 효율적으로 실행할 수 있다.
다음에, 본 발명의 제 2 실시의 형태에 따른 기판 처리 장치에 대하여 설명한다.
본 실시의 형태는, 그 구성이나 작용이 상술한 제 1 실시의 형태와 기본적으 로 동일하고, 실행되는 레시피 검토 처리가 상술한 제 1 실시의 형태와 다를 뿐 이다. 따라서, 동일한 구성이나 작용에 대해서는 설명을 생략하고, 이하에 제 1 실시의 형태와 다른 작용에 대해서만 설명을 실행한다.
본 실시의 형태에 따른 기판 처리 장치에 있어서 실행되는 레시피 검토 처리도, 제 1 프로세스 유닛(25), 제 2 프로세스 유닛(34) 및 제 3 프로세스 유닛(36) 중 어디에도 적용 가능하지만, 이하, 간단하게 하기 위해, 제 1 프로세스 유닛(25)에 적용되는 경우에 대하여 설명한다.
도 10은, 본 실시의 형태에 따른 기판 처리 장치에 있어서 실행되는 레시피 검토 처리의 플로우 차트이다.
도 10에 있어서, 우선, 1로트분의 웨이퍼(W)에 RIE 처리를 실시하는 동안에 있어 레시피의 검토를 실행할 때, 조작자에 의해, 1로트분의 웨이퍼(W)에 실시하는 RIE 처리의 레시피로서 레시피(A)가 입력되고, 또한 레시피 버퍼링 기능이 무효로 되어 레시피의 수정 금지가 해제되면, EC(89)는, 1로트분의 웨이퍼(W)에 실시하는 RIE 처리의 레시피로서 레시피(A)를 설정하여, 해당 레시피(A)를 제 1 프로세스 유닛(25)에 전개하고 또한 제 1 프로세스 유닛(25)의 레시피 버퍼링 기능을 무효로 한다(스텝 S1001).
이어서, 후프(14)로부터 로더 유닛(13)이나 제 1로드·로크 유닛(27)을 거쳐서 제 1 프로세스 유닛(25)으로 웨이퍼(W)를 반입하고(스텝 S1002), 레시피(A)에 따른 RIE 처리를 웨이퍼(W)에 대하여 실행한다(스텝 S1003). 이 때, 제 1 프로세스 유닛(25)내에서의 플라즈마의 발광 상태가 계측된다.
이어서, 제 1 프로세스 유닛(25)에 있어서, 레시피(A)에 따른 RIE 처리의 도중에 에러가 발생하면(스텝 S1004), EC(89)는 제 1 프로세스 유닛(25)에 있어서의 RIE 처리를 중단한다. 이 때, 웨이퍼(W)는 제 1 프로세스 유닛(25)으로부터 반출되지 않고, 제 1 프로세스 유닛(25)내에 고정된다. 그리고, 오퍼레이션 패널(88)이 레시피 수정 화면을 표시한다. EC(89)는 조작자에 의한 레시피(A)의 수정 입력에 따라 레시피(A)를 수정하고, 해당 수정된 레시피(A)를 제 1 프로세스 유닛(25)에 있어서 전개한다(스텝 S1005).
이어서, 수정된 레시피(A)에 따른 RIE 처리를 웨이퍼(W)에 대하여 실행한다(스텝 S1006). 이 때, 제 1 프로세스 유닛(25)내에서의 플라즈마의 발광 상태가 계측된다.
이어서, 제 1 프로세스 유닛(25)으로부터 RIE 처리가 실행된 웨이퍼(W)를 반출하고(스텝 S1007), 플라즈마의 발광 상태의 계측의 결과에 근거하여 수정된 레시피(A)가 RIE 처리의 레시피로서 적절하였는지 아닌지를 판별한다(스텝 S1008).
스텝 S1005의 판별의 결과, 수정된 레시피(A)가 RIE 처리의 레시피로서 적절했을 경우(스텝 S1008에서 YES), 본처리를 종료하고, 수정된 레시피(A)가 RIE 처리의 레시피로서 적절하지 않았을 경우(스텝 S1008에서 NO), 스텝 S1009로 진행한다.
이어서, 다음 웨이퍼(W)를 제 1 프로세스 유닛(25)으로 반입하여(스텝 S1009), 수정된 레시피(A)에 따른 RIE 처리를 웨이퍼(W)에 대하여 실행한다(스텝 S1010). 이 때도, 제 1 프로세스 유닛(25)내에서의 플라즈마의 발광 상태가 계측된다. 그 후, 웨이퍼(W)를 제 1 프로세스 유닛(25)으로부터 반출하여(스텝 S1011), 스텝 S1008로 되돌아간다.
도 10의 처리에 의하면, 1로트분의 웨이퍼(W)에 RIE 처리를 실시하는 동안, 레시피(A)에 따른 RIE 처리의 도중에 에러가 발생하면, 제 1 프로세스 유닛(25)에 전개된 레시피(A)가 수정되기 때문에, 1로트분의 모든 웨이퍼(W)에 RIE 처리가 실시되는 것을 기다리는 일없이, 레시피(A)를 수정할 수 있어, 그로 인해, 레시피의 검토에 시간을 요하는 일이 없다. 또한, 에러가 발생하는 레시피에 의해 웨이퍼(W)에 재차 RIE 처리가 실시되는 일이 없고, 웨이퍼(W)에 쓸데없는 RIE 처리를 실시하는 일이 없어, 레시피의 검토를 효율적으로 실행할 수 있다.
이상, 레시피의 검토에 있어서 레시피(A)가 수정되는 경우에 대하여 설명했지만, 이하에 레시피(A)가 레시피(B)로 변경되는 경우에 대하여 설명한다.
도 11은, 본 실시의 형태에 따른 기판 처리 장치에 있어서 실행되는 레시피 검토 처리의 변형예의 플로우 차트이다. 또한, 도 10의 처리에 있어서의 스텝과 동일한 스텝에는 동일한 스텝 번호를 부여하여, 그 설명을 생략한다.
도 11에 있어서, 제 1 프로세스 유닛(25)에 있어서, 레시피(A)에 따른 RIE 처리의 도중에 에러가 발생하면(스텝 S1004), EC(89)는 제 1 프로세스 유닛(25)에 있어서의 RIE 처리를 중단한다. 그리고, 오퍼레이션 패널(88)이 레시피 수정 화면을 표시한다. 조작자에 의한 레시피(B)로의 변경 입력에 따라 EC(89)는, 변경된 레시피(B)를 제 1 프로세스 유닛(25)에 있어서 전개한다(스텝 S1101).
이어서, 변경된 레시피(B)에 따른 RIE 처리를 웨이퍼(W)에 대하여 실행한다(스텝 S1102). 이 때, 제 1 프로세스 유닛(25)내에서의 플라즈마의 발광 상태가 계측된다.
이어서, 변경된 레시피(B)가 RIE 처리의 레시피로서 적절하지 않았을 경우(스텝 S1008에서 NO), 다음 웨이퍼(W)를 제 1 프로세스 유닛(25)으로 반입하여(스텝 S1009), EC(89)(조건 결정부)는 레시피(A)에 따른 RIE 처리를 웨이퍼(W)에 대하여 실행한다(스텝 S1103). 이 때도, 제 1 프로세스 유닛(25)내에서의 플라즈마의 발광 상태가 계측된다.
상술한 도 10 및 도 11의 처리에서는, 제 1 프로세스 유닛(25)에 있어서, 레시피(A)에 따른 RIE 처리의 도중에 에러가 발생한 경우, 웨이퍼(W)가 제 1 프로세스 유닛(25)내에 고정된다. 이 때, 레시피(A)가 수정되면, 해당 수정된 레시피(A)가 제 1 프로세스 유닛(25)에 전개되고 또한 해당 수정된 레시피(A)에 따른 RIE 처리가 제 1 프로세스 유닛(25)내에 고정된 웨이퍼(W) 및 이에 계속되는 웨이퍼(W)(이하,「계속 웨이퍼(W)」라고 함)에 대하여 실행된다. 또한, 레시피(A)가 레시피(B)로 변경되면, 해당 변경된 레시피(B)가 제 1 프로세스 유닛(25)에 전개되고 또한 해당 변경된 레시피(B)에 따른 RIE 처리가 제 1 프로세스 유닛(25)내에 고정된 웨이퍼(W)에 실행되지만, 계속 웨이퍼(W)에 대해서는 레시피(B)가 아니라 레시피(A)에 따른 RIE 처리가 실행된다. 즉, 레시피(A)가 수정 또는 변경된 경우, 레시피(A)와 수정 후 또는 변경 후의 레시피와의 내용의 차이에 따라 계속 웨이퍼(W)에 실시하는 RIE 처리의 레시피(수정된 레시피(A) 또는 레시피(A))가 결정되기 때문에, 레시피(A)와 내용이 대폭 다른 레시피인 레시피(B)에 따라 계속 웨이퍼(W)에 RIE 처리가 실시되는 것을 방지할 수 있다. 따라서, 쓸데없는 레시피의 변경이 실 행되는 것을 방지할 수 있어, 그로 인해, 레시피의 검토를 보다 효율적으로 실행할 수 있다.
상술한 도 8∼도 11의 처리가 제 2 프로세스 유닛(34)이나 제 3 프로세스 유닛(36)에 적용되는 경우, 웨이퍼(W)의 표면에 형성된 트랜치의 형상 등에 의해서 수정된 레시피 등이 COR 처리나 PHT 처리의 레시피로서 적절한지 아닌지가 판별된다.
상술한 각 실시의 형태에서는, 조작자가 오퍼레이션 패널(88)을 통하여 레시피를 수정·변경하지만, 외부 장치인 PC171(MES)이 레시피를 수정·변경하기 위한 조작 지시를 기판 처리 장치(10)에 송신하더라도 좋다. 이 경우, 상기 조작 지시에 따라서, 판별부(도 14에 도시)는 웨이퍼(W)의 반송 패턴의 변경이 금지되어 있는지 아닌지를 판별하고, 반송 패턴의 변경이 금지되어 있지 않은 경우에는, 또한, 기판 처리 유닛으로의 기판의 반입이 금지되어 있는지 아닌지가 판별된다. 또한, 반송 패턴의 변경이 금지되어 있는 경우에는, PC(171)로부터의 조작 지시를 받아들이지 않고, 레시피의 기판 처리 장치(10)의 외부로의 전송이 금지된다. 이에 의해, 반송 패턴의 변경이 금지되어 있지 않은 경우에는, 레시피가 수정·변경되는 제 1 프로세스 유닛(25)이나 제 2 프로세스 유닛(34)으로 웨이퍼(W)가 반입될 때까지 2회의 판별이 실행된다. 따라서, PC(171)로부터의 조작 지시가 있었을 경우라도, 레시피가 수정·변경되는 제 1 프로세스 유닛(25) 등으로 잘못하여 웨이퍼(W)가 반입되는 것을 방지할 수 있다. 또한, 반송 패턴의 변경이 금지되어 있는 경우에는, 레시피가 잘못하여 변경되는 것을 기판 처리 장치(10)에 있어서도, 해당 기 판 처리 장치(10)의 외부에 있어서도, 확실히 방지할 수 있다.
또한, 각 실시의 형태에서는, 복수의 공정으로 이루어지는 웨이퍼(W)의 처리 플로우(처리 순서)에 있어서, 처리순서수정부(도 14에 도시)가 각 공정의 속성을 변경하는 것에 의해 처리 플로우가 수정되어도 좋고, 이에 의해, 간편히 처리 플로우를 수정할 수 있다. 또한, 기판 처리 장치(10)에서는, 처리 플로우의 각 공정에서의 처리 내용을 나타내는 공정 식별자(공정 ID)를 포함하는 공정 관련 정보가 공정관련정보기록부(도 14에 도시)에 기록되고, 처리 플로우의 각 공정의 순서를 포함하는 레시피가 처리조건기록부(도 14에 도시)에 기록되고, 공정 ID, 반송 패턴의 식별자(CJ-ID) 및 플라즈마 처리의 레시피의 식별자(PJ-ID)를 갖는 레시피에 있어서, 공정순서판별부(도 14에 도시)는 각 공정의 순서를 인정할지 안할지, 또는, 각 공정의 순서가 존재하고 있는지 아닌지를 판별하고, 각 공정의 순서가 인정을 받지 못하든지, 또는 각 공정의 순서가 존재하지 않는 경우에는, 조작자에의 경고, 각 공정의 순서의 변경 또는 공정의 존재의 변경에 의해서 처리 플로우를 수정한다. 이에 의해, 처리 플로우가 수정될 때까지 적어도 한 번의 판별이 실행된다. 따라서, 안일하게 처리 플로우가 수정되는 것을 방지할 수 있다.
상술한 각 실시의 형태에 따른 기판 처리 장치는, 2개의 프로세스 쉽의 구조가 서로 다르지만, 2개의 프로세스 쉽의 구조가 동일, 예컨대, 어느 쪽의 프로세스 쉽도 웨이퍼(W)에 RIE 처리를 실시하는 구조이더라도 좋다.
또한, 상술한 각 실시의 형태에 따른 기판 처리 장치에 있어서 RIE 처리 등이 실시되는 기판은 전자디바이스용의 반도체 웨이퍼에 한정되지 않고, LCD(Liquid Crystal Display)나 FPD(Flat Panel Display) 등에 이용하는 각종 기판이나, 포토 마스크, CD 기판, 프린트 기판 등이더라도 좋다.
상술한 각 실시의 형태에 따른 기판 처리 장치는, 도 1에 나타내는 바와 같은 서로 평행하게 배치된 프로세스 쉽을 2개 구비하는 패러렐 타입의 기판 처리 장치에 한정되지 않고, 도 12나 도 13에 도시하는 바와 같이 웨이퍼(W)에 소정의 처리를 실시하는 진공 처리실로서의 복수의 프로세스 유닛이 방사 형상으로 배치된 기판 처리 장치도 해당한다.
도 12는, 상술한 각 실시의 형태에 따른 기판 처리 장치의 제 1 변형예의 개략 구성을 나타내는 평면도이다. 또한, 도 12에 있어서는, 도 1의 기판 처리 장치(10)에 있어서의 구성 요소와 동일한 구성 요소에는 동일한 부호를 부여하여, 그 설명을 생략한다.
도 12에 있어서, 기판 처리 장치(137)는, 평면에서 보았을 때 육각형의 트랜스퍼 유닛(138)과, 해당 트랜스퍼 유닛(138)의 주위에서 방사 형상으로 배치된 4개의 프로세스 유닛(139∼142)과, 로더 유닛(13)과, 트랜스퍼 유닛(138) 및 로더 유닛(13)의 사이에 배치되어, 트랜스퍼 유닛(138) 및 로더 유닛(13)을 연결하는 2개의 로드·로크 유닛(143, 144)을 구비한다.
트랜스퍼 유닛(138) 및 각 프로세스 유닛(139∼142)은 내부의 압력이 진공으로 유지되어, 트랜스퍼 유닛(138)과 각 프로세스 유닛(139∼142)은, 각각 진공 게이트밸브(145∼148)을 거쳐서 접속된다.
기판 처리 장치(137)에서는, 로더 유닛(13)의 내부압력이 대기압으로 유지되 는 한편, 트랜스퍼 유닛(138)의 내부 압력은 진공으로 유지된다. 그 때문에, 각 로드·로크 유닛(143, 144)은, 각각 트랜스퍼 유닛(138)과의 연결부에 진공 게이트 밸브(149, 150)를 구비함과 동시에, 로더 유닛(13)과의 연결부에 대기 도어 밸브(151, 152)를 구비하는 것에 의해, 그 내부 압력을 조정 가능한 진공 예비 반송실로서 구성된다. 또한, 각 로드·로크 유닛(143, 144)은 로더 유닛(13) 및 트랜스퍼 유닛(138)의 사이에 있어서 교환되는 웨이퍼(W)를 일시적으로 탑재하기 위한 웨이퍼 탑재대(153, 154)를 갖는다.
트랜스퍼 유닛(138)은 그 내부에 배치된 확장과 수축 및 선회가 자유롭도록 이루어진 프로그 레그 타입의 반송 아암(155)을 갖고, 해당 반송 아암(155)은, 각 프로세스 유닛(139∼142)이나 각 로드·로크 유닛(143, 144)의 사이에서 웨이퍼(W)를 반송한다.
각 프로세스 유닛(139∼142)은, 각각 처리가 실시되는 웨이퍼(W)를 탑재하는 탑재대(156∼159)를 갖는다. 여기서, 프로세스 유닛(139, 140)은 기판 처리 장치(10)에 있어서의 제 1 프로세스 유닛(25)과 동일한 구성을 갖고, 프로세스 유닛(141)은 제 2 프로세스 유닛(34)과 동일한 구성을 갖고, 프로세스 유닛(142)은 제 3 프로세스 유닛(36)과 동일한 구성을 갖는다.
또한, 기판 처리 장치(137)에 있어서의 각 구성 요소의 동작은, 기판 처리 장치(10)에 있어서의 시스템 컨트롤러와 동일한 구성을 갖는 시스템 컨트롤러에 의해서 제어된다.
도 13은, 상술한 각 실시의 형태에 따른 기판 처리 장치의 제 2 변형예의 개 략 구성을 도시하는 평면도이다. 또한, 도 13에 있어서는, 도 1의 기판 처리 장치(10) 및 도 12의 기판 처리 장치(137)에 있어서의 구성 요소와 동일한 구성 요소에는 동일한 부호를 부여하여, 그 설명을 생략한다.
도 13에 있어서, 기판 처리 장치(160)는, 도 12의 기판 처리 장치(137)에 대하여, 2개의 프로세스 유닛(161, 162)이 추가되고, 이것에 대응하여, 트랜스퍼 유닛(163)의 형상도 기판 처리 장치(137)에 있어서의 트랜스퍼 유닛(138)의 형상과 다르다. 추가된 2개의 프로세스 유닛(161, 162)은, 각각 진공 게이트 밸브(164, 165)를 거쳐서 트랜스퍼 유닛(163)과 접속됨과 동시에, 웨이퍼(W)의 탑재대(166, 167)를 갖는다. 프로세스 유닛(161)은 제 1 프로세스 유닛(25)과 동일한 구성을 갖고, 프로세스 유닛(162)은 제 2 프로세스 유닛(34)과 동일한 구성을 갖는다.
또한, 트랜스퍼 유닛(163)은, 2개의 스칼라 아암 타입의 반송 아암으로 이루어지는 반송 아암 유닛(168)을 갖춘다. 해당 반송 아암 유닛(168)은, 트랜스퍼 유닛(163)내에 배치된 가이드 레일(169)에 따라 이동하고, 각 프로세스 유닛(139∼142, 161, 162)이나 각 로드·로크 유닛(143, 144)의 사이에서 웨이퍼(W)를 반송한다.
또한, 기판 처리 장치(160)에 있어서의 각 구성 요소의 동작도, 기판 처리 장치(10)에 있어서의 시스템 컨트롤러와 동일한 구성을 갖는 시스템 컨트롤러에 의해서 제어된다.
본 발명의 목적은, 상술한 본 실시의 형태의 기능을 실현하는 소프트웨어의 프로그램 코드를 기록한 기억 매체를, EC(89)에 공급하고, EC(89)의 컴퓨터(또는 CPU나 MPU 등)가 기억 매체에 저장된 프로그램 코드를 읽어내어 실행하는 것에 의해서도 달성된다.
이 경우, 기억 매체로부터 읽어내어진 프로그램 코드 자체가 상술한 본 실시의 형태의 기능을 실현하는 것이 되어, 그 프로그램 코드 및 해당 프로그램 코드를 기억한 기억 매체는 본 발명을 구성하는 것이 된다.
또한, 프로그램 코드를 공급하기 위한 기억 매체로서는, 예컨대, 플로피(등록 상표) 디스크, 하드 디스크, 광자기 디스크, CD-ROM, CD-R, CD-RW, DVD-ROM, DVD-RAM, DVD-RW, DVD+RW 등의 광디스크, 자기테이프, 비휘발성의 메모리 카드, ROM 등을 이용할 수 있다. 또는, 프로그램 코드를 네트워크를 거쳐서 다운로드해도 좋다.
또한, 컴퓨터가 읽어낸 프로그램 코드를 실행하는 것에 의해, 상기 본 실시의 형태의 기능이 실현되는 것뿐만아니라, 그 프로그램 코드의 지시에 근거하여, 컴퓨터상에서 가동하고 있는 OS(오퍼레이팅 시스템) 등이 실제의 처리의 일부 또는 전부를 실행하여, 그 처리에 의해서 상술한 본 실시의 형태의 기능이 실현되는 경우도 포함된다.
또한, 기억 매체로부터 읽어내어진 프로그램 코드가, 컴퓨터에 삽입된 기능 확장 보드나 컴퓨터에 접속된 기능 확장 유닛에 구비되는 메모리에 입력된 후, 그 프로그램 코드의 지시에 근거하여, 그 확장 기능을 확장 보드나 확장 유닛에 구비되는 CPU 등이 실제의 처리의 일부 또는 전부를 실행하여, 그 처리에 의해서 상술한 본 실시의 형태의 기능이 실현되는 경우도 포함된다.
상기 프로그램 코드의 형태는, 오브젝트 코드, 인터프리터에 의해 실행되는 프로그램 코드, OS에 공급되는 스크립트 데이터 등의 형태로 이루어지더라도 좋다.
본 발명의 제 1 양태에 따른 기판 처리 장치, 본 발명의 제 9 양태에 따른 기판 처리 조건 검토 방법 및 본 발명의 제 17 양태에 따른 기억 매체에 의하면, 소정의 매수의 기판을 처리하는 동안에 있어 처리 조건의 변경 금지가 해제되어, 처리 조건이 수정되기 때문에, 소정의 매수의 모든 기판에 처리가 실시되는 것을 기다리는 일없이, 처리 조건을 수정할 수 있어, 그로 인해, 기판의 처리 조건의 검토에 시간을 요하는 일이 없다.
본 발명의 제 2 양태에 따른 기판 처리 장치에 의하면, 기판 처리 유닛으로의 기판의 반입이 금지되기 때문에, 기판 처리 장치가 다른 기판 처리 유닛을 구비하는 경우, 처리 조건이 변경되는 기판 처리 유닛에 잘못하여 기판이 반입되는 것을 방지하기 위해서 기판 처리 장치 전체를 정지할 필요가 없고, 다른 기판 처리 유닛에 있어서 기판의 처리를 계속할 수 있어, 생산성의 저하를 방지할 수 있다. 또한, 기판 처리 유닛으로의 기판의 반입이 금지되었을 때, 처리 조건이 수정되기 때문에, 기판에 쓸데없는 처리를 실시하는 일 없이, 기판의 처리 조건의 검토를 효율적으로 실행할 수 있다.
본 발명의 제 3 양태에 따른 기판 처리 장치 및 본 발명의 제 12 양태에 따른 기판 처리 조건 검토 방법에 의하면, 처리 조건의 수정을 위한 외부 장치로부터 의 조작에 따라, 기판을 반송할 때의 기판 반송 조건의 변경이 금지되어 있는지 아닌지가 판별되고, 기판 반송 조건의 변경이 금지되어 있지 않은 경우에는, 또한, 기판 처리 유닛으로의 기판의 반입이 금지되어 있는지 아닌지가 판별되기 때문에, 기판 처리 유닛에 기판이 반입될 때까지 2회의 판별이 실행된다. 따라서, 외부 장치로부터의 조작이 있었을 경우더라도, 처리 조건이 변경되는 기판 처리 유닛에 잘못하여 기판이 반입되는 것을 방지할 수 있다.
본 발명의 제 4 양태에 따른 기판 처리 장치 및 본 발명의 제 13 양태에 따른 기판 처리 조건 검토 방법에 의하면, 기판 반송 조건의 변경이 금지되어 있는 경우에는, 외부 장치로부터의 조작을 받아들이지 않기 때문에, 처리 조건이 잘못하여 변경되는 것을 확실히 방지할 수 있다.
본 발명의 제 5 양태에 따른 기판 처리 장치 및 본 발명의 제 14 양태에 따른 기판 처리 조건 검토 방법에 의하면, 기판 반송 조건의 변경이 금지되어 있는 경우에는, 처리 조건의 외부로의 전송을 금지하기 때문에, 처리 조건이 잘못하여 외부에서 변경되는 것을 확실히 방지할 수 있다.
본 발명의 제 6 양태에 따른 기판 처리 장치에 의하면, 소정의 매수의 기판에 실시하는 처리의 처리 조건이 설정되어, 해당 설정된 처리 조건과 내용이 다른 처리 조건이 입력되었을 때, 해당 내용이 다른 처리 조건과 설정된 처리 조건과의 내용의 차이에 따라 기판 처리 유닛이 기판에 실시하는 처리의 처리 조건이 결정되기 때문에, 설정된 처리 조건과 내용이 대폭 다른 처리 조건으로 기판에 처리가 실시되는 것을 방지할 수 있다. 설정된 처리 조건과 내용이 대폭 다른 처리 조건으 로 기판에 처리가 실시되면, 해당 처리 조건에 따른 처리의 결과는 설정된 처리 조건의 수정에 유용되지 않는다. 따라서, 쓸데없는 처리 조건의 변경이 실행되는 것을 방지할 수 있어, 그로 인해, 기판의 처리 조건의 검토를 보다 효율적으로 실행할 수 있다.
본 발명의 제 7 양태에 따른 기판 처리 장치 및 본 발명의 제 15 양태에 따른 기판 처리 조건 검토 방법에 의하면, 복수의 공정으로 이루어지는 기판의 처리 순서에 있어서, 각 공정의 속성을 변경하는 것에 의해 처리 순서가 수정되기 때문에, 간편하게 처리 순서를 수정할 수 있다.
본 발명의 제 8 양태에 따른 기판 처리 장치 및 본 발명의 제 16 양태에 따른 기판 처리 조건 검토 방법에 의하면, 처리 순서의 각 공정에서의 기판의 처리 내용을 나타내는 공정 식별자를 적어도 포함하는 공정 관련 정보가 기록되고, 처리 순서의 각 공정의 순서를 포함하는 처리 조건이 기록되어, 공정 식별자 및 처리 조건의 식별자를 갖는 처리 조건에 있어서 각 공정의 순서를 인정할지 안할지, 또는, 각 공정의 순서가 존재하고 있는지 아닌지가 판별되고, 각 공정의 순서가 인정을 받지 못하든지, 또는 각 공정의 순서가 존재하지 않는 경우에는, 경고, 각 공정의 순서 변경 또는 각 공정의 존재 변경에 의해서 처리 순서가 수정되기 때문에, 처리 순서가 수정될 때까지 적어도 한 번의 판별이 실행된다. 따라서, 안이하게 처리 순서가 수정되는 것을 방지할 수 있다.
본 발명의 제 10 양태에 따른 기판 처리 조건 검토 방법에 의하면, 기판 처리 유닛으로의 기판의 반입이 금지되었을 때, 처리 조건이 수정되기 때문에, 기판 에 쓸데없는 처리를 실시하는 일 없이, 기판의 처리 조건의 검토를 효율적으로 실행할 수 있다.
본 발명의 제 11 양태에 따른 기판 처리 조건 검토 방법에 의하면, 기판 처리 유닛에서 이상이 발생했을 때, 처리 조건이 수정되기 때문에, 이상이 발생하는 처리 조건으로 기판에 재처리가 실시되는 일 없이, 기판에 쓸데없는 처리를 실시하는 일 없이, 기판의 처리 조건의 검토를 효율적으로 실행할 수 있다.

Claims (17)

  1. 기판에 처리를 실시하는 기판 처리 유닛과,
    소정의 매수의 기판에 상기 처리를 실시하는 동안 상기 처리의 처리 조건의 변경을 금지하는 금지부와,
    상기 소정의 매수의 기판을 처리하는 동안 상기 처리 조건의 변경 금지를 해제하는 해제부와,
    상기 처리 조건을 수정하는 수정부를 포함하는
    기판 처리 장치.
  2. 제 1 항에 있어서,
    상기 기판 처리 유닛으로의 상기 기판의 반입을 금지하는 반입 금지부를 더 포함하고,
    상기 수정부는, 상기 기판 처리 유닛으로의 상기 기판의 반입이 금지되었을 때, 상기 처리 조건을 수정하는
    기판 처리 장치.
  3. 제 2 항에 있어서,
    상기 기판을 반송하는 기판 반송 유닛과,
    상기 처리 조건의 수정을 위한 외부 장치로부터의 조작에 따라, 상기 기판을 반송할 때의 기판 반송 조건의 변경이 금지되어 있는지 아닌지를 판별하는 판별부를 더 포함하고,
    상기 판별부는 상기 기판 반송 조건의 변경이 금지되어 있지 않은 경우에는, 상기 기판 처리 유닛으로의 상기 기판의 반입이 금지되어 있는지 아닌지를 더 판별하는
    기판 처리 장치.
  4. 제 3 항에 있어서,
    상기 기판 반송 조건의 변경이 금지되어 있는 경우에는, 상기 외부 장치로부터의 조작을 받아들이지 않는
    기판 처리 장치.
  5. 제 3 항에 있어서,
    상기 기판 반송 조건의 변경이 금지되어 있는 경우에는, 상기 처리 조건의 외부로의 전송을 금지하는
    기판 처리 장치.
  6. 제 1 항에 있어서,
    상기 소정의 매수의 기판에 실시하는 처리의 처리 조건을 설정하는 설정부와,
    상기 설정된 처리 조건과 내용이 다른 처리 조건이 입력되었을 때, 해당 내용이 다른 처리 조건과 상기 설정부가 설정한 처리 조건의 내용의 차이에 따라 상기 기판 처리 유닛이 상기 기판에 실시하는 처리의 처리 조건을 결정하는 조건 결정부를 더 포함하는
    기판 처리 장치.
  7. 제 1 항에 있어서,
    복수의 공정으로 이루어지는 상기 기판의 처리 순서에 있어서, 상기 각 공정의 속성을 변경하는 것에 의해 상기 처리 순서를 수정하는 처리 순서 수정부를 더 포함하는
    기판 처리 장치.
  8. 제 7 항에 있어서,
    상기 처리 순서의 각 공정에서의 상기 기판의 처리 내용을 나타내는 공정 식 별자를 적어도 포함하는 공정 관련 정보를 기록하는 공정 관련 정보 기록부와,
    상기 처리 순서의 각 공정의 순서를 포함하는 상기 처리 조건을 기록하는 처리 조건 기록부와,
    상기 공정 식별자 및 상기 처리 조건의 식별자를 갖는 상기 처리 조건에 있어서 상기 각 공정의 순서를 인정할지 안할지, 또는, 상기 각 공정의 순서가 존재하고 있는지 아닌지를 판별하는 공정 순서 판별부를 더 포함하고,
    상기 처리 순서 수정부는, 상기 각 공정의 순서가 인정을 받지 못하든지, 또는 상기 각 공정의 순서가 존재하지 않는 경우에는, 경고, 상기 각 공정의 순서 변경 또는 상기 공정의 존재 변경에 의해서 상기 처리 순서를 수정하는
    기판 처리 장치.
  9. 기판에 처리를 실시하는 기판 처리 유닛과,
    소정의 매수의 기판에 상기 처리를 실시하는 동안 상기 처리의 처리 조건의 변경을 금지하는 금지부를 구비하는 기판 처리 장치가 실행하는 기판 처리 조건 검토 방법에 있어서,
    상기 소정의 매수의 기판을 처리하는 동안에 상기 처리 조건의 변경 금지를 해제하는 해제 스텝과,
    상기 처리 조건을 수정하는 수정 스텝을 포함하는
    기판 처리 조건 검토 방법.
  10. 제 9 항에 있어서,
    상기 수정 스텝에서는, 상기 기판 처리 유닛으로의 상기 기판의 반입이 금지되었을 때, 상기 처리 조건을 수정하는
    기판 처리 조건 검토 방법.
  11. 제 9 항에 있어서,
    상기 수정 스텝에서는, 상기 기판 처리 유닛에서 이상이 발생했을 때, 상기 처리 조건을 수정하는
    기판 처리 조건 검토 방법.
  12. 제 9 항에 있어서,
    상기 처리 조건을 수정하기 위한 외부 장치로부터의 조작에 따라, 상기 기판을 반송할 때의 기판 반송 조건의 변경이 금지되어 있는지 아닌지를 판별하는 제 1 판별 스텝과,
    상기 기판 반송 조건의 변경이 금지되어 있지 않은 경우에는, 상기 기판 처리 유닛으로의 상기 기판의 반입이 금지되어 있는지 아닌지를 더 판별하는 제 2 판별 스텝을 더 포함하는
    기판 처리 조건 검토 방법.
  13. 제 12 항에 있어서,
    상기 기판 반송 조건의 변경이 금지되어 있는 경우에는, 상기 외부 장치로부터의 조작을 받아들이지 않는
    기판 처리 조건 검토 방법.
  14. 제 12 항에 있어서,
    상기 기판 반송 조건의 변경이 금지되어 있는 경우에는, 상기 처리 조건의 외부로의 전송을 금지하는
    기판 처리 조건 검토 방법.
  15. 제 9 항에 있어서,
    복수의 공정으로 이루어지는 상기 기판의 처리 순서에 있어서, 상기 각 공정의 속성을 변경하는 것에 의해 상기 처리 순서를 수정하는 처리 순서 수정 스텝을 더 포함하는
    기판 처리 조건 검토 방법.
  16. 제 9 항에 있어서,
    상기 처리 순서의 각 공정에서의 상기 기판의 처리 내용을 나타내는 공정 식별자를 적어도 포함하는 공정 관련 정보를 기록하는 공정 관련 정보 기록 스텝과,
    상기 처리 순서의 각 공정의 순서를 포함하는 상기 처리 조건을 기록하는 처리 조건 기록 스텝과,
    상기 공정 식별자 및 상기 처리 조건의 식별자를 갖는 상기 처리 조건에 있어서 상기 각 공정의 순서를 인정할지 안할지, 또는, 상기 각 공정의 순서가 존재하고 있는지 아닌지를 판별하는 공정 존재 판별 스텝을 더 포함하고,
    상기 처리 순서 수정 스텝에서는, 상기 각 공정의 순서가 인정을 받지 못하든지, 또는 상기 각 공정의 순서가 존재하지 않는 경우에는, 경고, 상기 각 공정 순서의 변경 또는 상기 공정의 존재의 변경에 의해서 상기 처리 순서를 수정하는
    기판 처리 조건 검토 방법.
  17. 기판에 처리를 실시하는 기판 처리 유닛과, 소정의 매수의 기판에 상기 처리를 실시하는 동안 상기 처리의 처리 조건의 변경을 금지하는 금지부를 구비하는 기판 처리 장치가 실행하는 기판 처리 조건 검토 방법을 컴퓨터에 실행시키는 프로그램을 저장하는 컴퓨터 판독 가능한 기억 매체에 있어서,
    상기 프로그램은,
    상기 소정의 매수의 기판을 처리하는 동안 상기 처리 조건의 변경 금지를 해제하는 해제 모듈과,
    상기 처리 조건을 수정하는 수정 모듈을 포함하는
    기억 매체.
KR1020070022262A 2006-03-08 2007-03-07 기판 처리 장치, 기판 처리 조건 검토 방법 및 기억 매체 KR100826690B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006062882A JP4839101B2 (ja) 2006-03-08 2006-03-08 基板処理装置、基板処理条件検討方法及び記憶媒体
JPJP-P-2006-00062882 2006-03-08

Publications (2)

Publication Number Publication Date
KR20070092137A KR20070092137A (ko) 2007-09-12
KR100826690B1 true KR100826690B1 (ko) 2008-04-30

Family

ID=38171585

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070022262A KR100826690B1 (ko) 2006-03-08 2007-03-07 기판 처리 장치, 기판 처리 조건 검토 방법 및 기억 매체

Country Status (6)

Country Link
US (1) US8190281B2 (ko)
EP (1) EP1833077A3 (ko)
JP (1) JP4839101B2 (ko)
KR (1) KR100826690B1 (ko)
CN (1) CN101034661B (ko)
TW (1) TWI453787B (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7695231B2 (en) * 2004-03-08 2010-04-13 Jusung Engineering Co., Ltd. Vacuum pumping system, driving method thereof, apparatus having the same, and method of transferring substrate using the same
JP5224744B2 (ja) * 2006-10-04 2013-07-03 株式会社日立国際電気 基板処理装置
JP5089306B2 (ja) * 2007-09-18 2012-12-05 東京エレクトロン株式会社 処理システムの制御装置、処理システムの制御方法および制御プログラムを記憶した記憶媒体
US8369975B2 (en) * 2007-09-21 2013-02-05 Fisher-Rosemount Systems, Inc. Online recipe synchronization in a real-time batch executive environment
CN101403913B (zh) * 2007-09-21 2013-07-24 费舍-柔斯芒特系统股份有限公司 实时批执行程序环境中的联机配方同步
US8612886B2 (en) * 2007-09-28 2013-12-17 Rockwell Automation Technologies, Inc. Sequential function chart (SFC) online editing without reset
US8150541B2 (en) * 2007-11-13 2012-04-03 Fisher-Rosemount Systems, Inc. Methods and apparatus to modify a recipe process flow associated with a process control system during recipe execution
US8825189B2 (en) * 2007-11-13 2014-09-02 Fisher Rosemount Systems, Inc. Methods and apparatus to execute an auxiliary recipe and a batch recipe associated with a process control system
JP5374039B2 (ja) * 2007-12-27 2013-12-25 東京エレクトロン株式会社 基板処理方法、基板処理装置及び記憶媒体
KR100986805B1 (ko) * 2008-11-21 2010-10-11 에코피아 주식회사 온도 가변형 프로브 스테이션
JP5484981B2 (ja) * 2010-03-25 2014-05-07 東京エレクトロン株式会社 基板載置台及び基板処理装置
BR112014011323A8 (pt) * 2011-11-11 2018-12-18 Ecs Solutions Inc instalação de fabricação de processo de lote, e, métodos para controlar uma instalação de fabricação de processo de lote, para configurar um sistema de controle, e para fornecer interface gráfica de usuários
KR102106969B1 (ko) * 2013-02-26 2020-05-08 삼성디스플레이 주식회사 기판 열처리 장치 및 그 방법
JP6216530B2 (ja) * 2013-03-29 2017-10-18 株式会社日立ハイテクノロジーズ 真空処理装置の運転方法
KR102222005B1 (ko) * 2014-01-09 2021-03-04 삼성디스플레이 주식회사 노광 장치 및 이를 이용한 노광 방법
JP6259698B2 (ja) 2014-03-28 2018-01-10 株式会社荏原製作所 基板処理方法
CN104269368A (zh) * 2014-08-29 2015-01-07 沈阳拓荆科技有限公司 一种利用前端模块为晶圆加热的装置及方法
JP6133832B2 (ja) * 2014-11-19 2017-05-24 東京エレクトロン株式会社 レシピｉｄ管理サーバ、レシピｉｄ管理システム、および端末装置
JP6698446B2 (ja) * 2016-07-05 2020-05-27 東京エレクトロン株式会社 基板液処理装置、基板液処理方法および記憶媒体
CN109563617B (zh) * 2016-08-26 2021-06-08 应用材料公司 低压升降杆腔硬件
JP6697984B2 (ja) * 2016-08-31 2020-05-27 東京エレクトロン株式会社 基板処理方法及び基板処理システム
CN109841548B (zh) * 2017-11-27 2021-09-17 北京北方华创微电子装备有限公司 中转腔室及半导体加工设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000260674A (ja) 1999-03-09 2000-09-22 Toshiba Corp 製造装置の動作分析方法並びにその方法を実施するための製造装置
KR20030019256A (ko) * 2001-08-31 2003-03-06 가부시끼가이샤 도시바 반도체 장치의 제조 방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3668653A (en) * 1968-10-22 1972-06-06 Sundstrad Corp Control system
KR100649387B1 (ko) * 1999-06-22 2006-11-27 브룩스 오토메이션 인코퍼레이티드 초소형전자 제조에 사용하기 위한 공정수행 간 제어기
US6607926B1 (en) * 1999-08-10 2003-08-19 Advanced Micro Devices, Inc. Method and apparatus for performing run-to-run control in a batch manufacturing environment
JP2002151374A (ja) * 2000-11-07 2002-05-24 Mitsubishi Electric Corp 半導体デバイス製造フロー管理システムおよび方法
US20020192966A1 (en) * 2001-06-19 2002-12-19 Shanmugasundram Arulkumar P. In situ sensor based control of semiconductor processing procedure
US7337019B2 (en) * 2001-07-16 2008-02-26 Applied Materials, Inc. Integration of fault detection with run-to-run control
JP3708919B2 (ja) * 2001-10-30 2005-10-19 株式会社半導体エネルギー研究所 生産ラインの管理システム
US6732006B2 (en) * 2002-02-06 2004-05-04 Asm International Nv Method and system to process semiconductor wafers
US7047101B1 (en) * 2002-07-29 2006-05-16 Kla-Tencor Technologies Corporation Reuse in semiconductor measurement recipes
JP2004319961A (ja) 2003-03-31 2004-11-11 Tokyo Electron Ltd 基板処理装置、基板処理方法、及び該方法を実行するプログラム
JP2005294460A (ja) 2004-03-31 2005-10-20 Tokyo Electron Ltd 塗布、現像装置
US7292906B2 (en) 2004-07-14 2007-11-06 Tokyo Electron Limited Formula-based run-to-run control
US7571019B2 (en) * 2005-12-30 2009-08-04 Intel Corporation Integrated configuration, flow and execution system for semiconductor device experimental flows and production flows

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000260674A (ja) 1999-03-09 2000-09-22 Toshiba Corp 製造装置の動作分析方法並びにその方法を実施するための製造装置
KR20030019256A (ko) * 2001-08-31 2003-03-06 가부시끼가이샤 도시바 반도체 장치의 제조 방법

Also Published As

Publication number Publication date
CN101034661A (zh) 2007-09-12
US20070212846A1 (en) 2007-09-13
EP1833077A2 (en) 2007-09-12
JP4839101B2 (ja) 2011-12-21
EP1833077A3 (en) 2007-11-28
TW200741803A (en) 2007-11-01
CN101034661B (zh) 2010-09-01
TWI453787B (zh) 2014-09-21
KR20070092137A (ko) 2007-09-12
US8190281B2 (en) 2012-05-29
JP2007242868A (ja) 2007-09-20

Similar Documents

Publication Publication Date Title
KR100826690B1 (ko) 기판 처리 장치, 기판 처리 조건 검토 방법 및 기억 매체
US7736942B2 (en) Substrate processing apparatus, substrate processing method and storage medium
KR100874278B1 (ko) 기판 처리 장치, 기판 처리 조건 변경 방법 및 기억 매체
US7266418B2 (en) Substrate processing apparatus, history information recording method, history information recording program, and history information recording system
KR100789007B1 (ko) 기판 처리 장치, 기판 처리 방법 및 기억 매체
JP2018037559A (ja) 基板処理方法及び基板処理システム
KR100869865B1 (ko) 기판 처리 방법 및 기판 처리 장치
JP4961893B2 (ja) 基板搬送装置及び基板搬送方法
TWI497597B (zh) Substrate handling method
US20110224818A1 (en) Substrate processing apparatus, method for modifying substrate processing conditions and storage medium
JP2008199023A (ja) 基板の位置を判断する方法及び基板を処理する方法、並びに基板処理装置
KR20080039809A (ko) 기판 처리 방법 및 기판 처리 시스템
JP2007266455A (ja) 基板処理装置、基板処理方法及び記憶媒体
US7824934B2 (en) Substrate processing apparatus, parameter management system for substrate processing apparatus, parameter management method for substrate processing apparatus, program, and storage medium
JP2007019431A (ja) 基板処理監視装置、基板処理監視システム、基板処理監視プログラム及び記録媒体
KR20190100314A (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
JP4900903B2 (ja) 基板処理装置、基板処理装置のパラメータ管理システム、基板処理装置のパラメータ管理方法、プログラム、及び記憶媒体
JP2011210814A (ja) 基板処理ユニット、基板処理方法および基板処理装置
US20240203773A1 (en) Substrate treating apparatus and semiconductor manufacturing equipment including the same
US20240203757A1 (en) Control unit and semiconductor manufacturing equipment including the same
CN118231287A (zh) 衬底处理装置和包括该衬底处理装置的半导体制造设备

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130404

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140424

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170330

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180418

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190418

Year of fee payment: 12