CN1347566A - 半导体器件的制造方法及其制造生产线 - Google Patents

半导体器件的制造方法及其制造生产线 Download PDF

Info

Publication number
CN1347566A
CN1347566A CN00806279A CN00806279A CN1347566A CN 1347566 A CN1347566 A CN 1347566A CN 00806279 A CN00806279 A CN 00806279A CN 00806279 A CN00806279 A CN 00806279A CN 1347566 A CN1347566 A CN 1347566A
Authority
CN
China
Prior art keywords
processing unit
semiconductor substrate
wafer
semiconductor
inches
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN00806279A
Other languages
English (en)
Inventor
井上准一
浅川辉雄
杉山一彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN1347566A publication Critical patent/CN1347566A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H01L21/67225—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process comprising at least one lithography chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/56—Apparatus specially adapted for continuous coating; Arrangements for maintaining the vacuum, e.g. vacuum locks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/54—Apparatus specially adapted for continuous coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0405—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67173—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers in-line arrangement

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

本发明提供一种可对应多种晶片尺寸的半导体器件的制造方法及其制造生产线,该半导体器件的制造生产线使用6英寸(150±3mm:SEAJ规格)以下直径的半导体晶片作为半导体衬底,对该半导体衬底实施一连串的处理,在半导体衬底上形成集成电路,制造生产线由规格相同的2个子生产线、这些子生产线各自包括的成膜装置、图形曝光装置、腐蚀装置和测试装置的一连串处理装置构成,在至少一个图形曝光装置和一个腐蚀装置中,可进行0.3μm以下的微细加工,而且具有在所述两个子生产线之间相互运送处理中途的半导体衬底的机构。

Description

半导体器件的制造方法及其制造生产线
技术领域
本发明涉及半导体器件的制造方法及其制造生产线，用处理设备来进行在半导体衬底上形成的结构部位的最小加工尺寸实现主要为0.3μm以下的成膜、腐蚀等，在半导体晶片上低成本高效率地制造半导体集成电路背景技术
近年来，晶片尺寸为8英寸(200±4mm：SEAJ规格)时可批量生产64MDRAM/0.25μm(最小加工线宽度)的半导体存储器，并正在进行新的256MDRAM/0.18～0.25μm的开发。在至今为止的技术开发中，存在每隔约3年存储容量增加约4倍的倾向。
以往，如果同时进行设计尺寸(比例)的压缩(最小加工线宽度的缩小)和晶片尺寸的大口径化，则基于平均1片晶片的产量变为4倍这样的一般规则，使效益提高。
但是，微细化和晶片尺寸的大口径化的同时推进，存在产生设备投资金额增大、开发期间长期化等问题，特别在从8英寸转向300mm的变换期间，对于存储容量来说，1GDRAM的制造也进入其视野，在现状中成为大问题。
在晶片尺寸从8英寸过渡到300mm的情况下，在构筑一条生产线时，估计设备投资金额超过约2000亿日元，估计开发期间也在以往的2倍以上。其结果，设备投资金额的增加导致折旧费的增加，并且开发期间的长期化导致固定费用的增加，结果造成半导体器件厂家的盈利能力下降。为了改善这种情况，需要抑制设备价格上升、降低C00、提高装置生产量等。
以往，在实施设计比例的压缩和晶片尺寸的大口径化的情况下，由于制造装置的成本和包含晶片的原材料成本上升，所以建设进行少品种、大量生产的制造生产线。
但是，在需求倾向中，例如，要求将模拟电路和数字电路组成的多个构成部位在一个衬底上形成的混载LSI等这样的、具有多样性的处理技术，并可以多品种、小批量生产。
由于以往的制造生产线限于原来制造的半导体器件的品种，所以适合于DRAM等大批量生产，但不能对应与设定的处理工序大不相同的处理工序，由于该处理工序的变更，而需要进行大幅度的配置变更和改造，变更所需的作业时间和其费用变得庞大，不能获得均衡投资金额增大的收益。
发明内容
本发明的目的在于提供一种半导体器件的制造方法及其制造生产线，在半导体晶片上以低成本来形成在半导体衬底上形成的构成部位的最小加工尺寸为0.3μm以下的集成电路，可以容易并且灵活地对应处理工序的变更，还能够对应于多个晶片尺寸。
本发明提供一种半导体器件的制造方法，包含在半导体衬底上形成的构成部位的最小加工尺寸为0.3μm以下的加工工序，其中，
使用具有6英寸(150±3mm：SEAJ规格)以下直径的半导体晶片用作所述半导体衬底。
此外，提供一种半导体器件的制造生产线，在半导体衬底上实施一连串的处理，在该半导体衬底上形成集成电路，其中，所述制造生产线包括相同规格的2个子生产线，所述各个子生产线由包括成膜装置、图形曝光装置、腐蚀装置和测试装置的一连串处理装置来构成，至少在一个图形曝光装置和一个腐蚀装置中可进行0.3μm以下的微细加工，而且所述2个子生产线之间具有相互运送处理中途的半导体衬底的机构。
在本发明中，在包括在半导体衬底上形成的构成部位的最小加工尺寸为0.3μm以下的加工工序的半导体器件的制造方法中，使用半导体衬底直径6英寸以下的半导体晶片来降低成本和增加产量。此外，该制造生产线通过将制造生产线上配置的处理装置或处理室拆卸自由地插入式连接在运送系统上，处理装置的交换、追加或拆卸变得容易，将运送系统任意地环状连接或经传送线并联连接，来代替制造生产线中的处理装置的兼用。
下面说明在实施本发明时，用于解决问题的概况。
‘表1’表示各晶片口径的投资金额和存储器容量之间的相对关系，图11是将该表曲线化的图。表1
以相对8(英寸)/0.25μm(64MDRAM)的流水线的投资金额为“1”(相对值)，来表示各晶片口径的存储器容量与投资金额之间的关系。
从该表可知，从8英寸向300mm过渡时的变化率与其他变化率相比更显著，向300mm过渡所对应的投资金额显著增大。
在‘表2’中，表示晶片口径(集成电路形成区域的面积)和半导体器件的产量之间的关系，图12是将该关系曲线化的图。表2
Figure A0080627900121
如该表所示，产量(假设合格率为100％情况下平均1片晶片可得到的芯片数目)与晶片口径成正比，为了制造相同数量，假设需要以下的制造生产线数。
·300mm    1/2.21＝0.45    1/2线
·8英寸    1/1＝1          1线
·6英寸    1/0.56＝1.76    2线
·5英寸    1/0.38＝2.63    3线
(125±2mm：SEAJ规格)
·4英寸    1/0.24＝4.17    5线
(100±2mm：SEAJ规格)
‘表3’表示各晶片口径所对应的投资金额相对值和产量相对值之间关系，图3是将该关系曲线化的图。表3
在该表中，作为用相同的制造工艺制造的情况，如果判断为相比投资金额的相对值、收获量相对值大，且收益性好，那么相对于投资额的收益改善可期待的是向300mm的大口径化、或6英寸以下的小口径化。而且，假设实际用同一制造工艺来实施它们，并如果表示每个晶片尺寸上投资金额的相对值和生产量(产量)之间的关系，则变成‘表4’。图14是将该关系曲线化的图。
表4
Figure A0080627900141
由该表可以理解，与对晶片尺寸进行300mm的大口径化相比，6英寸、5英寸这样的小口径化的投资效率更好。在使用8英寸以上的晶片尺寸情况下，因加工工艺的失误和运送误差等而破损的情况下，由于平均1片的产量大，所以使合格率显著地下降。同样在该情况下，平均1片的产量少的小口径尺寸的晶片对合格率的影响小。
附图说明
图1是表示本发明第1实施例的半导体器件的制造方法使用的半导体制造装置的示意结构例的图。
图2是表示第1实施例的半导体器件的制造方法使用的光刻技术的抗蚀剂处理、曝光装置的示意结构的图。
图3是表示第1实施例的半导体制造方法使用的检查装置的示意结构的图。
图4是表示第2实施例的制造生产线(子生产线)的示意结构例的图。
图5是说明第2实施例中的插入式结构的图。
图6是表示第3实施例的制造生产线的示意结构例的图。
图7是说明第3实施例的插入式结构的图。
图8是表示第4实施例的具有插入式结构的独立的2个子生产线的制造生产线的示意结构例的图。
图9是表示第5实施例的具有相互连接的2个子生产线的制造生产线的示意结构例的图。
图10是说明第5实施例的插入式结构的图。
图11是表示晶片口径的投资金额和存储器容量的相对关系的图。
图12是表示晶片口径(集成电路形成区域的面积)和半导体器件的产量之间关系的图。
图13是表示相对于各晶片口径的投资金额相对值和产量相对值之间关系的图。
图14是表示每个晶片尺寸的投资金额的相对值和生产量(产量)之间关系的图。
发明的具体实施方式
以下，详细说明本发明的实施例。
图1表示说明本发明的半导体器件的制造方法使用的半导体制造装置的示意结构例。
本实施例使用的半导体制造装置是加工量小，可进行加工尺寸为0.3μm以下加工，对晶片直径6英寸以下的半导体衬底(晶片)进行后述的工艺处理的装置。
该半导体器件包括：以进行整体控制的控制部1为中心，装填可收存晶片3的运载盒2，叶片式地进行晶片3的搬入、搬出的装载机4和卸载机5；配有进行晶片3的位置对准的调整机构5的调整室6；配有排气系统7及运送机构8的装载锁定室9、10；配有排气系统11、对晶片3进行规定处理的处理室12；将处理过的晶片3暂时存储的缓冲室13；具有用于进行室间晶片交付的沿X-Y-Z-θ方向驱动的驱动臂14等的运送机构15、16。
在装载锁定室12和各装载锁定室9、10之间、装载锁定室9和调整室6之间、以及装载锁定室10和缓冲室13之间，分别设置可气密保持的门阀17。此外，在控制部1中形成包括进行电源供给的电源。假设将上述晶片3沿图示的箭头方向来运送。
作为上述处理室12进行的晶片处理，进行薄膜形成处理、腐蚀处理、杂质导入处理、以及金属成膜。
作为上述薄膜形成处理，设置进行常压CVD(Chemical Vapordeposition)、减压CVD、扩散炉、RPT(Rappid Thermal Processing)等热处理、等离子体CVD、或退火处理中的某一个处理的处理机构。作为上述腐蚀处理，设置进行多晶硅腐蚀、氧化膜腐蚀、金属腐蚀中的某个腐蚀的处理机构。作为上述杂质注入处理，设置进行离子注入处理或热扩散处理中的某个处理的处理机构。作为上述金属成膜处理，设置进行热CVD、等离子体CVD、溅射处理(PVD)、或热处理中的某一个处理的处理机构。
在这样构成的半导体制造装置中，在装载机4上装填收存多片晶片3的运载盒2，在卸载机5上装填空的运载盒2。
接着，通过运送机构14从装载机4的运载盒2中取出晶片3，交付给调整室6内的调整机构5，进行晶片3的位置对准，以便可以设置在处理室12内处理机构(未图示)的规定位置。位置对准的晶片3被搬入装载锁定室9。装载锁定室9通过排气系统7减压至与处理室12相同的压力后，通过室内配置的运送机构8，将晶片3交付给处理室12内的处理机构。
然后，处理室12处理过的晶片3经装载锁定室10暂时收存在缓冲室13中。如果规定片数或运载收存量的晶片3被存储在缓冲室13中，则这些晶片3通过运送机构14收存在卸载机5装填的空运载盒2中。
下面，图2表示说明本实施例的半导体器件的制造方法所用的光刻技术的抗蚀剂处理、曝光装置的示意结构。
本实施例的曝光装置，对于晶片直径6英寸以下的半导体衬底(晶片)来说，是能够形成少量线宽度0.3μm以下的图形，进行后述工艺处理的装置。
该抗蚀剂处理、曝光装置包括：通过控制部21进行整体控制，装填可收存晶片3的运载盒2，可叶片式地搬入、搬出晶片3的装载机22和卸载机23；将抗蚀剂涂敷在晶片3上的旋转涂敷机等构成的抗蚀剂涂敷室24；将涂敷了抗蚀剂的晶片3进行焙烘处理的加热处理室25、26、27；以KrF受激准分子激光(ェキシマレ一ザ)或ArF受激准分子激光等作为光源来进行曝光的图形曝光室28；配有将焙烘处理过的晶片3搬入、搬出图形曝光室28的运送机构29的曝光室接口30、31；一边使曝光的晶片3旋转一边进行显像(旋转显影处理)来形成掩模图形的显像处理室32；以及除了图形曝光室28以外，在各个室间运送晶片的运送机构33、34。
但是，在图2中，说明控制部21仅连接图形曝光室28来控制整体构成部位，但这是示意表示的图，实际上，在构成本装置的情况下，在各个室中设置控制部，也可以进行在这些控制部中设置传送总括的指示的主控制部的设计。
该处理装置的处理，首先是装载机22装填收存多个晶片3的运载盒2，通过运送机构33搬入到抗蚀剂涂敷室24，将抗蚀剂涂敷在晶片3上。然后，通过运送机构33将涂敷了抗蚀剂的晶片3载置在热处理室25内的热板上(图中未示出)，对晶片3实施曝光前的预焙烘处理。
接着，通过曝光室接口29的运送机构将焙烘处理过的晶片3载置到图形曝光室28内的晶片台上(图中未示出)，在通过对准标记进行位置对准后进行曝光。曝光的晶片3经曝光室接口31、通过运送机构34载置到热处理室26内的热板上(未图示)来实施显像前的焙烘处理。然后，搬入到显像处理室32，一边旋转曝光的晶片3一边进行显像来形成掩模图形。
而且，在热处理室27中，实施后焙烘处理。将该热处理过的晶片3被收存在通过运送机构34装填到卸载机23到空的运载盒2中。
图3表示说明本实施例的半导体制造方法使用的、进行光学或电气检查的检查装置的示意结构。
在本实施例中，在室内，包括对在晶片尺寸为6英寸以下的晶片上以最小加工尺寸为0.3μm以下形成的抗蚀剂图形和布线等形状进行光学检查的显微镜和电子显微镜组成的光学检测机构、对电路图形(布线和电极)和集成电路元件等的电气特性进行检查的测试机构、进行老化检查的老化机构的某一个机构。
该检查装置包括：通过控制部41进行整体控制，装填可收存晶片3的运载盒2，叶片式地可搬入、搬出晶片3的装载机/卸载机42；配有进行用于晶片3检查的位置对准的调整机构43的调整室44；收存进行上述各种检查的检查机构的检查室45；载物台室48，配置有沿X-Y-Z-θ方向驱动的载物台46、使探针接触晶片的电极等来进行电气连接的探测器(未图示)、及用于进行光学检查的光源和检测部(未图示)等，并设有在室之间进行晶片3的运送的运送机构47。在检查室45和载物台室48中，进行光学或电气检查。
在图3中，说明控制部41仅连接检查室45来控制整体的构成部位，但这是概括图，实际上在构成本装置的情况下，在各个室中设置控制部，也可以进行对这些控制部发送统一指示的主控制部那样的设计。
作为以上说明的第1实施例的半导体制造装置、抗蚀剂处理、曝光装置、以及检查装置(以下，将它们称为处理装置)的处理对象的半导体晶片的晶片尺寸为6英寸以下的晶片，例如2、3、4、5、6英寸晶片。对这些晶片实施在晶片上形成的布线图形和电路元件例如晶体管的栅电极的栅极长度为0.3μm以下的微细加工。
该处理装置配置与6英寸以下的晶片的一种尺寸的晶片对应的运送系统，处理室可根据成膜、腐蚀等处理工序来选择构成。
下面，作为第2实施例，图4中表示说明使用上述处理装置的制造生产线(子生产线)的示意构成。
该制造生产线是制造生产线的构成例，设有上述薄膜形成装置51、抗蚀剂处理装置52、图形曝光装置53、腐蚀装置54、金属成膜装置55、杂质导入装置56、检查装置57、以及将装载机/卸载机58、运载盒台59与一个运送系统60连接作为插入构成，并设置控制整体构成装置的控制部61。这里，所谓的插入构成是指各装置对于运送系统60可以容易地拆卸那样来连接的构成。在优选实施例中，将装置和运送系统的连接部的接口统一，装置的配置变更非常容易。
该制造生产线是以晶片尺寸是相同的晶片作为处理对象，按照处理工序的变更、制造品种的变更或生产量的变动，为能进行处理装置的追加和削减，将处理装置取成最小数的结构，至少在各种工序的每一种中1台处理装置在可自由拆卸的状态下分别连接到运送系统60。
在该结构中，如图5所示，各个处理装置独立于运送系统60，生产线的组装、拆卸是自由的。例如，通过处理工序的变更，在追加薄膜形成和增加进行腐蚀的工序的情况下，可以以装置为单元来追加薄膜形成装置62和腐蚀装置63。此外，不仅是够追加处理装置单元，也可以追加、削除新的各生产线单元。
在该插入式结构中，各处理装置的装载机/卸载机具有仅与同一晶片尺寸对应的结构，运送形态为叶片式，但以运载盒的收存片数为单位或以设定的批量片数为单位来运送晶片。但是，运送形式不限定于叶片式，即使是运送到每个运载盒的运载盒运送方式也没有任何问题。各处理装置不连接到运送系统60也可以。处理装置的装载机/卸载机也可以通过运送系统60的运送机构配置在可存取的位置。
在本实施例中，即使是各种规格不同的处理装置，通过共用装载机/卸载机，可以形成插入式结构，可以利用现有的处理装置来构筑制造生产线。
下面，图6表示作为第3实施例的插入式结构的制造生产线的变形例。
上述制造生产线以处理装置单元来构成的，但在本实施例中，以室为单位连接到运送系统来形成插入式结构。处理装置单位的插入可以利用现有的装置，但各自需要装载机/卸载机，不仅装置的面积增大，而且也难以使控制关系统一。
因此，在本实施例中，对于统一的或同等的运送系统来说，形成将各种处理室连接的结构。
在图6所示的结构中，对各种处理工序的每个工序被分块形成，大致分为预处理块71、抗蚀剂图形形成块72、薄膜形成块73和检查块74，而且配置进行晶片供给和回收的晶片供给-回收块75。
预处理块71进行RTP等热处理和从表面除去晶片上形成的不需要的自然氧化膜的清除处理。例如，处理室76、77由热处理室和腐蚀室组成，与大气压的运送系统78相连接。
晶片供给-回收块75由装载机/卸载机79和运载盒站80构成，与上述运送系统78连接。
抗蚀剂图形形成块72使用光刻技术在晶片上形成用于形成电路图形和电路元件的抗蚀剂图形，由抗蚀剂处理部和图形曝光部组成。例如，抗蚀剂处理部将旋转涂敷机等组成的抗蚀剂涂敷室81、进行焙烘的热处理室82、以及显像处理室83与运送系统84连接来构成。图形曝光部将曝光室85、暂时存储晶片的缓冲室86与运送系统87相连接。抗蚀剂处理部和图形曝光部通过缓冲室86来连接运送系统84和运送系统87。
上述薄膜形成块73，通过运送系统92、93和各个门阀94～97来连接，例如4个处理室88～91。这些运送系统93和运送系统94通过缓冲室100来连接，并且在其他端通过门阀98、99还连接具有装载锁定室功能的缓冲室101、102。上述缓冲室101通过门阀103连接到运送系统84，可以进行晶片的交接，而缓冲室102通过门阀104连接到后述的检查块74的运载盒缓冲室106。
而且，将排气系统连接在这些各室和运送系统上，能够进行抽真空。通过该结构，缓冲室和运送系统可以维持真空状态。
上述检查块74，在运送系统105的两端侧与运载盒缓冲室106、107连接。此外，站室108和检查室109组成的检查部连接到运送系统105。而且，运载盒缓冲室106通过门阀104连接到缓冲室86，运载盒室107连接到缓冲室102。此外，设置对整体进行控制的控制部110。
如果关注运送系统，该结构的其一部分形成环形。即，该系统包括至少连接一个处理装置的第1运送部件、与其他处理装置连接并且与所述第1运送系统垂直连接的第2运送部件、与其他处理装置连接并且与所述第2运送部件垂直连接的第3运送部件、与其他处理装置连接并且与所述第1运送部件和第3运送部件垂直连接的第4运送部件。
该插入式构成的制造生产线如图7所示，根据处理工序的变更和制造品种的变化，例如还可以容易地追加处理室111、112。即，可以容易地以室为单位进行交换、追加、或拆卸，可以灵活地应对制造品种的变更和生产量的变动。当然，同样也可以容易地以块为单位进行交换、追加或拆卸。
此外，在运送系统中也可以自由地连接，所以可以构筑直线型的运送系统和0字型的运送系统，从生产线中途通过插入式可将运送系统、室和缓冲器可进行拆装，可以相互运送各生产线间处理中途的晶片。
在本实施例的薄膜形成块73中，在运送系统的两端配置具有装载锁定(真空预备室)功能的缓冲室，在运送系统中设置排气系统来形成真空状态进行真空运送。其原因在于，防止在形成层积膜的情况等处理中途对晶片的来自外围大气的影响，提高块内的晶片运送效率。但是，对于在该块内连接多个不使用真空的处理室等情况的结构来说，运送系统作为大气环境，在需要真空状态的处理室中，最好设置装载锁定室来与运送系统连接，也可以适当考虑制造效率和运送效率来实施合适的连接状态。
下面，图8说明作为第4实施例的通过插入式结构(プラグイン)来处理晶片尺寸不同的晶片的制造生产线。
该制造生产线的构成在运送晶片尺寸不同的多个运送系统(子生产线)中，连接进行用于形成集成电路的一连串处理的处理装置组123、124。
例如，对于运送的晶片尺寸8英寸、或其以上尺寸的晶片、和晶片尺寸6英寸以下晶片两种晶片的运送系统121、122，连接与各个运送系统的晶片尺寸对应的抗蚀剂处理和图形曝光装置125、129、腐蚀装置126、130、薄膜形成装置127、131、检查装置128、132。此外，在各自的运送系统121、122中，设置装载机/卸载机133、134，并设置控制整体的控制部135。
在该构成中，抗蚀剂处理和图形曝光处理装置125、129、以及腐蚀装置126、130，是可以对应最小加工线宽度为0.3μm以下的集成电路的处理装置。当然，不一定需要这样的高微细化，只要其中一个的子生产线的最小加工线宽度能够对应0.3μm以下就足够了。
在上述的生产线中，可以处理两种不同尺寸的晶片。在第1尺寸的晶片中形成第1芯片尺寸的集成电路，而在第2尺寸的晶片中可以形成第2芯片尺寸的集成电路。如果集成电路的芯片尺寸不同，则在将生产量、合格率、生产率作为总体来考虑的情况下，有最佳晶片尺寸不同的情况。
在这样的情况下，分别使用最佳的晶片尺寸的半导体衬底，可以制造两种以上的集成电路的本系统和方法是有益的。
在本实施例中，假设一个子生产线为8英寸以上，另一个子生产线为6英寸以下，但并不限于此，根据需要，也可以将6英寸以下的不同尺寸的晶片、例如5英寸和2英寸进行组合的规格也可以。
由于连接各个子生产线的处理装置是插入式结构，所以运送系统和处理装置容易交换，可以追加或拆卸，而且，不限制以装置为单位，可以容易地以连接一连串的处理装置的生产线为单位来追加或拆卸。
如上所述的本实施例，对于尺寸不同的晶片如果以相同的处理工序规格来配置处理装置，那么不大改变生产率就可以对应生产数量(产量)的变动。此外，如果将一个子生产线用高微细化对应的规格来配置处理装置，而另一个子生产线用该微细化以下的规格来配置处理装置，可以在各自的集成电路的处理中相适应地制造，可以降低处理装置的成本。
作为第5实施例，在图9中说明通过插入式结构来处理相同尺寸晶片的制造生产线。
本实施例是将运送相同尺寸晶片的多个运送系统(子生产线)在可以相互运送的多个场所用传送线140来连接，将在该尺寸晶片上形成集成电路等一连串的多个处理装置连接到该运送系统所构成的制造生产线。
如图9所示，本实施例的制造生产线由2个子生产线组成，插入多个缓冲室141的组成运送系统的2个子生产线142、143上连接用于在晶片上形成集成电路等的一连串处理的处理装置组144、145。在这些运送系统中途的3个地方设置在生产线间进行晶片交接的传送线140。
处理装置组144、145将抗蚀剂处理和图形曝光装置146、150、腐蚀装置147、151、薄膜形成装置148、152、检查装置149、153插入式来连接。在各个子生产线(运送系统)142、143中设置装载机/卸载机154、155、以及控制整体的控制部156。
本实施例的运送系统采用运送一枚晶片的叶片方式，但在处理装置的处理能力差异大的情况下，可改变配置时缓冲室的收存能力，而不限定于叶片式运送传送线，也可以是在运载盒中收存晶片，运送每个运载盒的方式。
处理装置中，例如在采用象CVD装置和热氧化膜形成装置那样，将多片晶片纵向叠层，收存在舟(ボ-ト)中来一次处理大量晶片的装置情况下，形成缓冲室可以对应的规格。
在这样构成的制造生产线中，通过利用传送线使晶片在子生产线间移动，可以利用不同规格的处理装置。例如，在氧化膜和金属腐蚀的不同规格的腐蚀装置情况下，如果在各子生产线中不对每一种腐蚀配置2台腐蚀装置，在一个子生产线中配置氧化膜腐蚀装置，而在另一个子生产线中配置金属腐蚀装置，通过传送线来进行处理，那么可以进行高效率地处理。
同样，如图10所示，例如，通过以插入式连接来追加1台热处理装置157，可以对2个子生产线中处理的所有晶片来利用。在这种情况下，如果没有未使用的运送系统、缓冲室，那么以运送系统、缓冲室和热处理室157为组来追加。
而且，通过用传送线158来连接处理相近的同一尺寸的晶片的子生产线(未图示)，其他子生产线上配置的处理装置也可以利用。
在以上说明的本实施例中，通过用传送线连接多个子生产线之间，能够实现高效率的处理装置的运行。
通过这些传送线的连接，在生产品种变更、处理工序变更的情况下，通过传送线，进行将对应的处理装置运送到配置的子生产线上的处理，从而停止以往的制造生产线的运行，不进行处理装置的交换和追加，也可以短时间灵活地应对，不降低制造效率或不准备多余的处理装置，仅变更控制系统就可以容易地应对。
特别在多个子生产线组成的制造生产线中，为了对应各种处理工序来进行运送和处理，只要预先形成程序，仅用程序的指定或处理条件的设定就可以简单且灵活地对应处理工序的变更。
在本发明的制造生产线中，在使用直径6英寸以下的晶片时，在形成包含栅极长度为0.3μm以下的晶体管的集成电路情况下，在该平均1片晶片上形成的集成电路为4个以下。而在直径约2英寸以下的晶片情况下，集成电路的制造个数为1个。
这样，平均1片晶片的集成电路少，可以容易响应多品种少量生产的需要。即使在整个晶片上形成多个芯片，在靠近周缘部区域中也不能达到期望的加工精度而使合格率下降，其结果大多是只能得到少数合格。
因此，在本发明中，将形成集成电路的区域限定在可以期待期望的加工精度的区域。比如，仅在晶片表面的中央部或中央部和周缘部之间的中间部分等区域形成集成电路，来实现高合格率。仅在可以期待高合格率的区域中形成集成电路还能提高曝光工序的生产量。从上述状况来看，在6英寸以下的晶片中平均1片形成4个或低于4个集成电路、在2英寸晶片中平均1片形成1个集成电路的方法是总体较好的情况。
最近，如所谓的单片系统那样，形成以往没有的大尺寸集成电路的需要在增加，可以期待增加上述方法有效的情况。
在制造生产线中，至少用一个腐蚀工序来进行0.3μm以下的微细加工，并且以平均1片晶片的可获得集成电路的数目低于300的直径的晶片作为处理对象。
如本说明书的其他部分所述，在用最小加工尺寸为0.3μm以下的处理来制造集成电路时，与使用更大口径的半导体(硅)衬底相比，相反地使用6英寸以下直径的半导体衬底更有利。该情况下，平均1片晶片上形成的集成电路的数目大多低于300。
在图4至图10说明的制造生产线中，说明了用一个控制部来控制生产线整体的处理装置和处理室的构成部位的情况。当然，最好用1个控制部来控制整体，但这是为了简化说明而概念性示出的，实际上，在构筑该制造生产线的情况下，可以在各处理装置和各处理室中设置控制部，也可以进行在这些控制中设置传送统一的指示的主控制部这样的设计。
在上述第1实施例中，在以处理对象的晶片尺寸为直径6英寸以下的晶片满足以下条件的情况下，与300mm和8英寸晶片相比，6英寸晶片的产量大。以下，进行详细地说明。
[1]半导体器件的产量在以平均1片晶片考虑时最好满足以下的条件。
晶片的有效面积/芯片尺寸＝晶片平均的产量(产量≥1)有效面积＝(晶片的半径-2mm)2π，其中，减少2mm的原因在于，在晶片周缘部的2mm区域中，实际上不能形成集成电路。
[2]小口径(6英寸以下)晶片的处理装置的采用条件在满足以下条件时可采用。但是，作为前提条件是假定有相同的合格率。
(1)关于投资金额依据
构筑8英寸的制造生产线所需要的投资金额＝A
构筑小口径晶片的制造生产线所需要的投资金额＝B
n×A≥B(n≤0.6)
由于6英寸晶片的产量是8英寸晶片的产量的约0.6倍，所以作为小口径的制造生产线的投资金额，与8英寸晶片比较在0.6倍以下就没有优点。
(2)使用能量依据
8英寸晶片的制造生产线中使用的使用能量的总额(总量)＝C
小口径晶片的制造生产线中使用的使用能量的总额(总量)＝D
n×C≥D(n≤0.6)
与(1)相同的理由，作为小口径晶片的制造生产线的使用能量，与8英寸晶片比较在0.6倍以下就没有优点。
(3)生产量依据
8英寸晶片的制造生产线的处理装置生产量＝E
小口径晶片的制造生产线的处理装置生产量＝F
m×E≤F(m≥1.1)
由于小口径晶片的运送行程小，所以6英寸晶片装置的生产量应该是8英寸晶片装置的大约1.1倍。因此，小口径晶片的制造生产线的生产量与8英寸晶片相比可以期待在约1.1倍以上。
(4)底座空间依据
8英寸晶片的处理装置的底座空间＝G
小口径晶片的处理装置的底座空间＝H
n×G≥H(n≤0.7)
由于小口径晶片的装置小型化，所以6英寸晶片装置的产量应该是8英寸装置的大约0.7倍。因此，小口径晶片的处理装置的底座空间(占有面积)与8英寸的处理装置相比可以期待在与约0.7倍以下。
产业上的可使用性
通过进行本发明的处理装置和子生产线的设定，在相同成本下与300mm晶片的产量相比，小口径晶片的投资效率好，此外，还可以减少处理装置和制造生产线在工厂内的专有面积，不仅可以减少原材料成本和装置成本，还可以减少工厂的净化室的建设成本和其维持成本。
根据本发明，提供半导体器件的制造方法及其制造生产线，在半导体晶片上以低成本来形成在半导体衬底上形成的构成部位的最小加工尺寸为0.3μm以下的集成电路，可以容易并且灵活地应对处理工序的变更，还能够对应于多个晶片尺寸。

Claims (23)

1.一种半导体器件的制造方法，其特征在于：包含有在半导体衬底上形成的构成部位的最小加工尺寸为0.3μm以下的加工工序，
使用具有6英寸以下直径的半导体晶片用作所述半导体衬底。
2.一种半导体器件的制造方法，其特征在于：包含有在半导体衬底上形成的构成部位的最小加工尺寸为0.3μm以下的加工工序，
使用连接配置以只具有6英寸以下直径的半导体晶片作为处理对象的多个处理装置和运送机构，对所述半导体晶片连续实施各种成膜、加工处理，将期望的构成部位形成在半导体晶片上的制造生产线。
3.一种半导体器件的制造方法，其特征在于：
至少包括多个成膜工序和多个腐蚀工序，所述腐蚀工序的至少一个工序中的最小加工尺寸为0.3μm以下的微细加工，使用直径为6英寸以下的衬底作为形成半导体器件的衬底。
4.一种半导体器件的制造方法，其特征在于：通过多个成膜工序和多个腐蚀工序在半导体衬底上形成集成电路元件，
在所述腐蚀工序中的至少一个工序中，进行最小加工尺寸为0.3μm以下的微细加工，并且所述半导体衬底的直径为6英寸以下。
5.一种半导体器件的制造方法，其特征在于：形成包含具有0.3μm以下栅极长度的晶体管的集成电路，
使用直径为6英寸以下的半导体衬底。
6.一种半导体器件的制造方法，其特征在于：搭载包含具有0.3μm以下栅极长度的晶体管的集成电路，
使用直径6英寸以下的半导体衬底，并且使每一枚所述半导体衬底搭载的所述集成电路的半导体器件的制造个数在4个以下。
7.一种半导体器件的制造方法，其特征在于：形成包含具有0.3μm以下栅极长度的晶体管的集成电路，
使用直径约2英寸以下的半导体衬底，并且使每一枚所述半导体衬底搭载的所述集成电路的半导体器件的制造个数为1个。
8.一种半导体器件的制造方法，通过多个成膜工序和多个腐蚀工序在半导体衬底上形成集成电路，其特征在于：
所述腐蚀工序的至少一个进行0.3μm以下的微细加工，并且所述半导体衬底，使用每一枚的集成电路的可得到数目为低于300个的直径的半导体衬底。
9.一种半导体器件的制造生产线，对半导体衬底实施一连串的处理，在该半导体衬底上形成集成电路，其特征在于：
由至少包括成膜装置和腐蚀装置的一连串处理装置来构成，在至少一个腐蚀装置中，可进行0.3μm以下的微细加工，所述一连串的处理装置实际上仅以直径6英寸以下的半导体衬底作为处理对象。
10.一种半导体器件的制造生产线，对半导体衬底实施一连串的处理，在该半导体衬底上形成集成电路，其特征在于：
由至少包括成膜装置和腐蚀装置的一连串处理装置来构成，在至少一个腐蚀装置中可进行0.3μm以下的微细加工，
所述一连串的处理装置有与直径6英寸以下的半导体衬底相对应的规格。
11.一种半导体器件的制造生产线，在半导体衬底上实施一连串的处理，在该半导体衬底上形成集成电路，其特征在于：
由包括成膜装置、图形曝光装置、腐蚀装置和测试装置的一连串处理装置来构成，至少在一个图形曝光装置和一个腐蚀装置中可进行0.3μm以下的微细加工，所述一连串的处理装置有与直径6英寸以下的半导体衬底相对应的规格。
12.一种半导体器件的制造生产线，对半导体衬底实施一连串的处理，在该半导体衬底上形成集成电路，其特征在于：
所述制造生产线包括2个子生产线，所述各个子生产线由包括成膜装置、图形曝光装置、腐蚀装置和测试装置的一连串处理装置来构成，
至少在一个图形曝光装置和一个腐蚀装置中可进行0.3μm以下的微细加工，
在所述一个子生产线中，一连串的处理装置有与直径6英寸以下的半导体衬底相对应的规格，在另一个子生产线中，一连串的处理装置有与直径8英寸以上的半导体衬底相对应的规格。
13.一种半导体器件的制造方法，其特征在于：对半导体衬底实施一连串的处理，在所述半导体衬底上其最小加工线宽度都在0.3μm以下，形成芯片尺寸不同的2种以上的集成电路，
第1种集成电路用第1直径的半导体衬底来制造，第2种集成电路用与第1直径不同的第2直径的半导体衬底来制造半导体器件。
14.一种集成电路的制造方法，其特征在于：对半导体衬底实施一连串的处理，在所述半导体衬底上其最小加工线宽度都为0.3μm以下，形成芯片尺寸不同的2种以上的集成电路，
第1种集成电路，由处理直径6英寸以下的半导体衬底的规格的一连串处理装置来形成，第2种集成电路由处理直径8英寸以下的半导体衬底的规格的一连串处理装置来形成。
15.一种半导体器件的制造生产线，对半导体衬底实施一连串的处理，在所述半导体衬底上形成集成电路，其特征在于：
所述制造生产线包括2个子生产线，各个所述子生产线由包括成膜装置、图形曝光装置、腐蚀装置和测试装置的一连串处理装置构成，在至少1个图形曝光装置和1个腐蚀装置中，可进行0.3μm以下的微细加工，
所述子生产线是相同的。
16.一种半导体器件的制造生产线，其特征在于：
对半导体衬底实施一连串的处理，在所述半导体衬底上形成集成电路，所述制造生产线是相同规格的2个子生产线，
各个所述子生产线由包括成膜装置、图形曝光装置、腐蚀装置和测试装置的一连串处理装置构成，在至少1个图形曝光装置和1个腐蚀装置中可进行0.3μm以下的微细加工，而且具有在所述2个子生产线之间相互运送处理中途的半导体衬底的机构。
17.一种半导体器件的制造方法，其特征在于：包括在半导体衬底上形成的构成部位的最小加工尺寸为0.3μm以下的加工工序，
为了以直径6英寸以下的晶片作为处理对象，
第1，构筑制造生产线的费用，当在构筑超过6英寸的晶片的半导体制造生产线所需的投资金额＝A、构筑6英寸以下的晶片的半导体制造生产线所需的投资金额＝B时，则满足n×A≥B(n≤0.6)，
第2，在制造上所需的能量费用中，当超过6英寸晶片的半导体制造生产线所使用的使用能量总额(总量)＝C、6英寸以下的晶片半导体制造生产线使用的使用能量总额(总量)＝D时，则满足n×C≥D(n≤0.6)，
第3，作为生产量基数，当超过6英寸晶片的半导体制造生产线的处理装置生产量＝E、6英寸以下晶片的半导体制造生产线的处理装置生产量＝F时，则满足m×E≤F(m≥1.1)，
第4，作为底座空间基数，当超过6英寸晶片的处理装置的底座空间＝G、6英寸以下晶片的处理装置的底座空间＝H时，则通过满足n×G≥H(n≤0.7)，与直径超过6英寸的晶片相比，6英寸以下晶片的制造生产量和与该制造生产量有关的成本比超过6英寸晶片的成本有所降低。
18.一种制造生产线，在1个生产线的运送系统中，配置用于对1个尺寸的半导体晶片实施用于形成集成电路的一连串处理的多个处理装置，其特征在于包括：
半导体晶片搬入搬出装置，从外部搬入或搬出规定的半导体晶片；
第1处理装置，进行用于在所述半导体晶片上形成电路元件的清洗；
第2处理装置，用于在所述半导体衬底上形成金属膜或绝缘膜；
第3处理装置，形成用于在所述薄膜成形的半导体晶片上形成电路元件和布线的抗蚀剂图形；
第4处理装置，除去形成所述抗蚀剂图形的半导体晶片的不需要的金属膜部分或绝缘膜部分；以及
第5处理装置，对所述半导体晶片上形成的集成电路元件进行光学和电气检查；
上述各个处理装置，通过插入可拆装自由地被连接到所述运送系统。
19.一种制造生产线，将为了在1种尺寸的半导体晶片上形成集成电路而实施一连串处理的多个处理装置配置在运送系统中，其特征在于包括：
预处理块，将用于在所述半导体晶片上形成电路元件而进行清洗的处理装置连接到第1运送系统部分；
薄膜形成块，将用于在所述半导体衬底上形成金属膜或绝缘膜的处理装置连接到第2运送系统部分；
构图块，在连接到第3运送部分的连续薄膜成形的半导体晶片上，形成用于形成电路元件和布线的抗蚀剂图形；
腐蚀块，除去连接到第4运送部分的形成所述抗蚀剂图形的半导体晶片的不需要的金属膜部分或绝缘膜部分；以及
检查块，对在连接到第5运送部分的所述半导体晶片上形成的集成电路元件进行光学和电气检查；
将所述第1至第5运送系统任意地串联连接或环状连接，将所述半导体晶片运送到期望的所述各块。
20.如权利要求19所述的制造生产线，其特征在于，所述制造生产线的构图块和腐蚀块中配置的处理装置，使所述半导体衬底上形成的抗蚀剂图形、电路元件的构成部位或布线图形的最小加工尺寸在0.3μm以下，进行加工的。
21.一种制造生产线，其特征在于，在将为了在不同尺寸的半导体晶片上形成集成电路、而实施一连串处理的多个处理装置配置在运送系统的多个制造生产线中，各个制造生产线包括：
半导体晶片搬入搬出装置，从外部搬入或搬出规定的半导体晶片；
第1处理装置，进行用于在所述半导体晶片上形成电路元件的清洗；
第2处理装置，用于在所述半导体衬底上形成金属膜或绝缘膜；
第3处理装置，形成用于在所述薄膜成形的半导体晶片上形成电路元件和布线的抗蚀剂图形；
第4处理装置，除去形成所述抗蚀剂图形的半导体晶片的不需要的金属膜部分或绝缘膜部分；以及
第5处理装置，对所述半导体晶片上形成的集成电路元件进行光学和电气检查；
上述各个处理装置，通过插入可拆装自由地被连接到所述运送系统。
22.一种制造生产线，其特征在于：配置用于在相同尺寸的半导体晶片上形成集成电路而实施一连串处理的多个处理装置，将所述各个处理装置中具有装填和收存半导体晶片功能的多个运送系统，分别通过暂时收存所述半导体晶片的缓冲器来连接的制造生产线进行多个排列，彼此相邻的所述制造生产线的运送系统通过交付所述半导体晶片的传送线来连接，将半导体晶片运送到排列的制造生产线上的任意处理装置，并进行处理。
23.一种半导体制造生产线，其特征在于：包括：
至少连接一个处理装置的第1运送部件；
连接另一处理装置、同时连接所述第1运送部件的第2运送部件；
连接另外的处理装置、同时被连接到所述第2运送部件的第3运送部件；
连接另外的处理装置、同时被连接到所述第1运送部件和第3运送部件的第4运送部件。
CN00806279A 1999-04-16 2000-04-11 半导体器件的制造方法及其制造生产线 Pending CN1347566A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP10937699 1999-04-16
JP109376/99 1999-04-16

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CNB200510081113XA Division CN100380581C (zh) 1999-04-16 2000-04-11 半导体器件的制造生产线

Publications (1)

Publication Number Publication Date
CN1347566A true CN1347566A (zh) 2002-05-01

Family

ID=14508684

Family Applications (2)

Application Number Title Priority Date Filing Date
CN00806279A Pending CN1347566A (zh) 1999-04-16 2000-04-11 半导体器件的制造方法及其制造生产线
CNB200510081113XA Expired - Fee Related CN100380581C (zh) 1999-04-16 2000-04-11 半导体器件的制造生产线

Family Applications After (1)

Application Number Title Priority Date Filing Date
CNB200510081113XA Expired - Fee Related CN100380581C (zh) 1999-04-16 2000-04-11 半导体器件的制造生产线

Country Status (6)

Country Link
US (3) US6841485B1 (zh)
EP (1) EP1187183A4 (zh)
KR (1) KR100584818B1 (zh)
CN (2) CN1347566A (zh)
TW (1) TW469499B (zh)
WO (1) WO2000063953A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101320707B (zh) * 2008-05-19 2010-06-09 深圳市国微电子股份有限公司 结构化专用集成电路设置和生产方法
CN105760558A (zh) * 2014-12-16 2016-07-13 京微雅格（北京）科技有限公司 Fpga芯片中多输入查找表的布局方法

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100584818B1 (ko) * 1999-04-16 2006-05-30 동경 엘렉트론 주식회사 반도체 장치의 제조 방법 및 그 제조 라인
US6461886B1 (en) * 2000-05-13 2002-10-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
TW588403B (en) * 2001-06-25 2004-05-21 Tokyo Electron Ltd Substrate treating device and substrate treating method
US20070269297A1 (en) * 2003-11-10 2007-11-22 Meulen Peter V D Semiconductor wafer handling and transport
US7458763B2 (en) * 2003-11-10 2008-12-02 Blueshift Technologies, Inc. Mid-entry load lock for semiconductor handling system
US10086511B2 (en) 2003-11-10 2018-10-02 Brooks Automation, Inc. Semiconductor manufacturing systems
US7210246B2 (en) 2003-11-10 2007-05-01 Blueshift Technologies, Inc. Methods and systems for handling a workpiece in vacuum-based material handling system
US6977429B2 (en) * 2003-12-05 2005-12-20 Texas Instruments Incorporated Manufacturing system and apparatus for balanced product flow with application to low-stress underfilling of flip-chip electronic devices
JP4216263B2 (ja) * 2005-03-09 2009-01-28 シャープ株式会社 製造検査解析システム、および製造検査解析方法
US8105759B2 (en) * 2005-07-05 2012-01-31 Hitachi Chemical Company, Ltd. Photosensitive resin composition, and, photosensitive element, method for forming resist pattern, method for manufacturing printed wiring board and method for manufacturing partition wall for plasma display panel using the composition
US8398355B2 (en) * 2006-05-26 2013-03-19 Brooks Automation, Inc. Linearly distributed semiconductor workpiece processing tool
CN102116835B (zh) * 2009-11-06 2014-12-03 东京毅力科创株式会社 探测装置以及衬底运送方法
JP5417351B2 (ja) * 2011-01-26 2014-02-12 株式会社日立ハイテクノロジーズ 検体搬送システムおよびその制御方法
JP5780531B2 (ja) * 2013-09-12 2015-09-16 国立研究開発法人産業技術総合研究所 デバイス製造システムおよび方法
US20160281236A1 (en) * 2015-03-26 2016-09-29 Alta Devices, Inc. Substrate processing using interleaved load lock transfers
JP6902379B2 (ja) * 2017-03-31 2021-07-14 東京エレクトロン株式会社 処理システム
WO2018182504A1 (en) * 2017-03-31 2018-10-04 Neitas Pte. Ltd. Microdevice manufacturing system
US11756840B2 (en) * 2018-09-20 2023-09-12 Taiwan Semiconductor Manufacturing Co., Ltd. Reflectance measurement system and method thereof
US11996307B2 (en) 2020-12-23 2024-05-28 Applied Materials, Inc. Semiconductor processing tool platform configuration with reduced footprint
KR102411440B1 (ko) * 2021-10-21 2022-06-22 주식회사 기가레인 웨이퍼 처리 시스템 및 웨이퍼 처리 방법

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4027246A (en) * 1976-03-26 1977-05-31 International Business Machines Corporation Automated integrated circuit manufacturing system
US5150031A (en) * 1988-09-30 1992-09-22 Motorola, Inc. Battery charging system
US4874463A (en) * 1988-12-23 1989-10-17 At&T Bell Laboratories Integrated circuits from wafers having improved flatness
EP0688048A3 (en) * 1990-08-03 1996-02-28 Canon Kk Semiconductor substrate with SOI structure
US5286296A (en) * 1991-01-10 1994-02-15 Sony Corporation Multi-chamber wafer process equipment having plural, physically communicating transfer means
US5841660A (en) * 1993-05-04 1998-11-24 Motorola, Inc. Method and apparatus for modeling process control
FI95421C (fi) * 1993-12-23 1996-01-25 Heikki Ihantola Puolijohteen, kuten piikiekon, prosessoinnissa käytettävä laitteisto ja menetelmä
JPH088318A (ja) * 1994-06-16 1996-01-12 Hitachi Ltd 半導体製造装置
TW295677B (zh) * 1994-08-19 1997-01-11 Tokyo Electron Co Ltd
JP3453223B2 (ja) * 1994-08-19 2003-10-06 東京エレクトロン株式会社 処理装置
US5745364A (en) * 1994-12-28 1998-04-28 Nec Corporation Method of producing semiconductor wafer
US5761481A (en) * 1995-05-04 1998-06-02 Advanced Micro Devices, Inc. Semiconductor simulator tool for experimental N-channel transistor modeling
TW283250B (en) * 1995-07-10 1996-08-11 Watkins Johnson Co Plasma enhanced chemical processing reactor and method
JP2900881B2 (ja) * 1996-05-30 1999-06-02 日本電気株式会社 半導体装置の製造方法
JPH1083951A (ja) * 1996-09-06 1998-03-31 Hoya Corp Ｘ線マスクブランク及びｘ線マスク並びにパターン転写方法
US5808361A (en) * 1997-02-10 1998-09-15 Advanced Micro Devices, Inc. Intergrated circuit interconnect via structure having low resistance
JPH10270687A (ja) * 1997-03-27 1998-10-09 Mitsubishi Electric Corp 電界効果トランジスタおよびその製造方法
US5967750A (en) * 1997-10-10 1999-10-19 Elliott; Morris C. Variable pitch marine propeller
JP3867402B2 (ja) * 1998-05-29 2007-01-10 株式会社日立製作所 半導体デバイス検査分析方法
KR100584818B1 (ko) * 1999-04-16 2006-05-30 동경 엘렉트론 주식회사 반도체 장치의 제조 방법 및 그 제조 라인
US6276989B1 (en) 1999-08-11 2001-08-21 Advanced Micro Devices, Inc. Method and apparatus for controlling within-wafer uniformity in chemical mechanical polishing

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101320707B (zh) * 2008-05-19 2010-06-09 深圳市国微电子股份有限公司 结构化专用集成电路设置和生产方法
CN105760558A (zh) * 2014-12-16 2016-07-13 京微雅格（北京）科技有限公司 Fpga芯片中多输入查找表的布局方法
CN105760558B (zh) * 2014-12-16 2019-04-09 京微雅格（北京）科技有限公司 Fpga芯片中多输入查找表的布局方法

Also Published As

Publication number Publication date
CN1697131A (zh) 2005-11-16
TW469499B (en) 2001-12-21
EP1187183A4 (en) 2009-01-14
US20050112889A1 (en) 2005-05-26
CN100380581C (zh) 2008-04-09
WO2000063953A1 (fr) 2000-10-26
EP1187183A1 (en) 2002-03-13
US7566665B2 (en) 2009-07-28
KR20020010603A (ko) 2002-02-04
KR100584818B1 (ko) 2006-05-30
US6841485B1 (en) 2005-01-11
US20050260824A1 (en) 2005-11-24

Similar Documents

Publication Publication Date Title
CN1347566A (zh) 半导体器件的制造方法及其制造生产线
CN1310303C (zh) 静电吸盘
CN1310302C (zh) 被处理体的输送方法
CN1178260C (zh) 电子元件上金属图形的形成方法
CN1230868C (zh) 具有改善的颗粒污染性能的半导体处理设备
CN1762039A (zh) 利用含氢自由基清洁自生氧化物的方法和设备
CN1914716A (zh) 基板处理装置的处理室净化方法、基板处理装置和基板处理方法
CN1808274A (zh) 涂敷、显影装置及其方法
CN1993813A (zh) 半导体装置的制造方法和等离子体氧化处理方法
CN1831649A (zh) 涂敷、显影装置和涂敷、显影方法
CN1630041A (zh) 处理装置部件的装配机构及其装配方法、锁定机构及其锁定方法
CN1808276A (zh) 涂敷、显影装置及其方法
CN1812051A (zh) 群集式工具的处理系统和模块周期时间监视程序
CN1260785C (zh) 用于对被处理基板实施半导体处理的系统和方法
US20050178334A1 (en) Susceptor Unit and Apparatus in Which the Susceptor Is Installed
CN1533590A (zh) 处理装置和处理方法
CN1885490A (zh) 载置台装置的安装结构、处理装置和馈电线间放电防止方法
CN1941287A (zh) 隔热壁体、发热体保持构造体、加热装置及基板处理装置
CN1773671A (zh) 基板处理装置以及基板处理方法
CN1674225A (zh) 替代衬底及使用该替代衬底的衬底处理方法
CN1858648A (zh) 涂敷处理方法和涂敷处理装置
CN1574243A (zh) 蚀刻量检测方法、蚀刻方法和蚀刻装置
CN1531048A (zh) 制造对象物交接装置和具有该装置的搬送系统
CN1605125A (zh) 被处理体的升降机构及使用它的处理装置
CN1475026A (zh) 电阻加热一热处理系统用的装置和方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication