JPH088318A - 半導体製造装置 - Google Patents

半導体製造装置

Info

Publication number
JPH088318A
JPH088318A JP13401294A JP13401294A JPH088318A JP H088318 A JPH088318 A JP H088318A JP 13401294 A JP13401294 A JP 13401294A JP 13401294 A JP13401294 A JP 13401294A JP H088318 A JPH088318 A JP H088318A
Authority
JP
Japan
Prior art keywords
chamber
manufacturing apparatus
semiconductor manufacturing
communication passage
transfer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13401294A
Other languages
English (en)
Inventor
Yoshio Kawamura
喜雄 河村
Hide Kobayashi
秀 小林
Shigeo Moriyama
茂夫 森山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP13401294A priority Critical patent/JPH088318A/ja
Publication of JPH088318A publication Critical patent/JPH088318A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Constituent Portions Of Griding Lathes, Driving, Sensing And Control (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Feeding Of Workpieces (AREA)

Abstract

(57)【要約】 【目的】 半導体装置の製造工程ライン構築やレイアウ
ト変更を、容易に短期間で低コスト実現可能とした半導
体製造装置を得る。 【構成】 ウェハの有効取扱直径Dmで規格化した搬送
室2と処理室4と連通路手段3で構成し、室番号をmと
した搬送室2に接続可能な連通路手段3の接続開口数n
mの時、搬送室2内の平面図中心と接続開口までの距離
mが(Dm/2)<bm≦{(Dm/2)/tan(180
°/nm)}で、接続開口の最大寸法をDmにほぼ等しく
する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、特に異なる種類の処理
室を複数連結した半導体製造装置に関するものである。
【0002】
【従来の技術】半導体装置の製造のために異なった処理
を連続して行う装置として、特開平4−63414号公
報に記載されたように、搬送室を中心として、洗浄、成
膜、エッチング、潜像露光などの複数の処理室を配置
し、ウェハ表面の汚染を防ぎ、半導体装置の性能向上を
はかることを目的とした、半導体装置の一貫製造装置が
存在している。また、互いに異なる雰囲気間に半導体基
板を搬送する手段として、特開昭62−147726号
公報に記載のように、半導体基板を保持するホルダを、
連通路から予備排気室および連通路を経て搬送する手段
があった。
【0003】
【発明が解決しようとする課題】上記従来技術におい
て、一貫製造装置では各処理室間と搬送室との間をゲー
ト弁を介して仕切って、種々の処理目的の処理装置を接
続しているが、床面積を規定していないため、半導体製
造工程のラインを構築した後でレイアウト変更や半導体
装置の世代交替に伴う新しい処理室の変更接続を行うた
めに、時間と費用とを膨大に要するという問題があっ
た。また、半導体基板を保持するホルダの搬送において
は、連通路の中間にそれぞれ予備排気室を設置するため
に、半導体製造装置の構成が複雑になり大型化し、費用
がかさむという問題があった。
【0004】本発明は、半導体装置の製造工程ライン構
築やレイアウト変更を容易にし、これらを短期間に低コ
ストで実現できるようにして、高性能な半導体装置を低
価格で製造できる半導体製造装置を得ることを目的とす
る。
【0005】
【課題を解決するための手段】上記目的は、互いに隣接
し、複数の互いに異なる雰囲気条件の処理手段を有する
半導体基板の処理室と、上記半導体基板の移動授受手段
を有する搬送室と、上記処理室を上記搬送室に連結する
連通路手段とにより、半導体基板の処理を行う半導体製
造装置において、上記搬送室の室番号をm(mは整数)
とし、上記各室における上記半導体基板の有効取扱直径
をDmとし、室番号mの搬送室に接続可能な連通路手段
への接続開口の数をnm(nm≧3)として、上記室番号
mの搬送室内の平面図における中心と、上記接続開口ま
での距離bmが(Dm/2)<bm≦{(Dm/2)/tan
(180°/nm)}で、かつ、上記連通路手段の接続
開口の最大寸法が、上記半導体基板の有効取扱直径Dm
にほぼ等しい構造であることにより達成される。
【0006】さらに、連通路手段の2つの開口間の距離
をcとし、上記連通路手段を介して互いに隣接する処理
室(m=1)や搬送室(m=2)の壁面の厚さをtm
するときに、互いに隣接する処理室(m=1)や搬送室
(m=2)の中心間距離が、b1+t1+c+b2+t2
ほぼ等しい構造により達成され、また、搬送室が半導体
基板の広い平坦表面を平面図とほぼ平行に維持して移動
させる水平移動授受手段を有し、上記搬送室の平面図に
おける中心と開口までの距離bmが(Dm/2)/tan
(180°/nm)にほぼ等しい構造であることによ
り、あるいは上記広い平坦表面を平面図とほぼ垂直に維
持して移動させる垂直移動授受手段を有し、上記搬送室
の平面図における中心と開口までの距離bmが、(Dm
2)にほぼ等しい構造であることにより達成される。
【0007】さらに、処理室が第1の搬送室から第2の
搬送室に半導体基板を授受する機能を有するバッファ室
を備えた構造であり、また、搬送室から上記半導体製造
装置外に半導体基板を授受する機能を有するバッファ室
を備えた構造であることにより達成され、あるいは連通
路手段が、上記処理室と上記搬送室とを遮断/連通する
機能のゲート弁を備えたことにより、または上記処理室
と上記搬送室とを結ぶ連通路と、該連通路の入口側およ
び出口側に位置する互いに独立な少なくとも2個所の給
気手段と、上記給気手段間に位置する少なくとも1つ以
上の排気手段と、上記給気手段から連通路につながる給
気空間を開閉する給気遮断手段と、上記排気手段から上
記連通路につながる排気空間を遮断する排気遮断手段
と、上記連通路内で連通路内壁面に対向して微小な間隙
のコンダクタンス部を形成可能な外壁面構造で、半導体
基板を載せて搬送する移動授受手段と、上記搬送室内の
移動授受手段の駆動手段と、上記連通路の出口を遮断す
る連通路出口遮断手段と、上記移動授受手段の連通路内
での位置を検出して、それぞれの遮断手段の開閉や排気
手段または給気手段につながる排気系または給気系を制
御する制御手段とを有し、上記連通路の入口と出口との
距離cを上記半導体基板の有効取扱直径Dmにほぼ等し
くすることによって達成される。
【0008】さらに、連通路手段は、搬送室から上記半
導体製造装置外に半導体基板を授受する機能を有する構
造とし、あるいは、第1の搬送室から第2の搬送室に半
導体基板を授受する機能を有する構造とすることにより
達成される。さらにまた、上記処理室は、所望ガスの供
給排気制御を行うガス供給排気手段を有し、あるいは所
望ガスを励起し、試料面にパターンを形成する励起手段
を有し、あるいは所望パターンの自己成長処理を行う育
成手段を有し、あるいは所望パターンの除去加工処理を
行う除去加工手段を有し、あるいはまた、所望パターン
の堆積加工処理を行う堆積加工手段を有することによ
り、それぞれ達成することができる。
【0009】
【作用】複数の処理室や搬送室および連通手段において
それぞれの室番号をmとするとき、各室等で取扱う半導
体基板の有効取扱直径をDmとし、連通路手段の開口の
幅をDmにほぼ等しくすることにより、上記連通路手段
の開口の最大寸法を規定することができる。1つの処理
室ないしは搬送室に、n個の連通路手段を介してn個の
処理室や搬送室を接続可能にする場合の、1つの処理室
ないし搬送室内の最大寸法は、半導体基板を平面図に対
して平行な状態で移送する水平搬送の場合には、平面図
における各室内の中心と開口までの距離bmは(Dm
2)/tan(180°/nm)となり、また半導体基板を
平面図に対して垂直な状態で移送する垂直搬送の場合に
は、平面図における各室内の中心と開口までの距離bm
は(Dm/2)となる。
【0010】また、処理室や搬送手段の接続部分にそれ
ぞれの部屋の不雰囲気条件を遮断したり連通させる機能
のゲート弁や連通手段を介在させる場合には、その連通
路方向の長さをc、さらに処理室や搬送室の接続部分に
おける壁厚をtと規定することにより、各処理室や搬送
室の間隔が規格化できる。
【0011】したがって、各室の寸法等の規格化が行え
るので、半導体装置の製造工程ラインの構築やレイアウ
ト変更等を、容易かつ短期間で行えるので、半導体装置
の製造工程ラインの低コスト化が実現できる。その結
果、高性能な半導体装置を低コストで製造可能な半導体
製造装置を得ることができる。
【0012】
【実施例】つぎに本発明の実施例を図面とともに説明す
る。図1は本発明による半導体製造装置の第1実施例を
示す平面概略図、図2は本発明の第2実施例を示す断面
概略図、図3は本発明の連通路手段を備えた第3実施例
の断面概略図、図4は本発明による半導体製造装置の第
4実施例を示す概略図である。
【0013】図1に示す本発明の半導体製造装置におけ
る第1実施例は、半導体基板1の広い平坦表面を、その
平面図に対して平行に維持しながら水平移動させる半導
体製造装置を示す一例である。本半導体製造装置は、搬
送室2、4と各種の処理室5、6、7、8、9および連
通路手段3とにより主に構成されている。上記搬送室
2、4には、半導体基板1を載せて移動搬送する図示し
ていない移動授受手段と、該移動授受手段を駆動する駆
動手段とが設けられている。
【0014】図2は本発明の第2実施例を示す平面図で
あり、半導体基板の広い平坦表面をその平面図に対して
ほぼ垂直に維持しながら垂直移動させる半導体製造装置
の一例を示す。本半導体製造装置は、搬送室12、14
と各種の処理室15、16、17、18、19および連
通路手段13とから主に構成されている。上記搬送室1
2、14には、半導体基板11を載せて移動搬送する図
示していない移動授受手段と、該移動授受手段を駆動す
る駆動手段とを備えている。
【0015】図3は本発明による連通路手段を備えた半
導体製造装置の連通路手段部分を示す断面図で、搬送室
101と処理室102とを連通路手段103でつないで
いる。上記搬送室101は、半導体基板104を載せて
移動搬送する移動授受手段105と、該移動授受手段を
駆動する駆動手段106と、上記搬送室101内の雰囲
気条件を維持する図示していない雰囲気制御手段とを備
えている。上記処理室102には、半導体基板を設置す
る試料台107と、上記半導体基板に所望の処理を行う
ための図示していない処理手段と、上記処理室102内
の雰囲気条件を維持する図示していない雰囲気制御手段
とを備えている。また上記連通路手段103には、搬送
室101と処理室102とを結ぶ連通路108があり、
該連通路108の入口109と出口110の近傍に給気
手段111、112を備え、これらに挟まれる間の位置
に排気手段113がある。上記連通路108の内壁で囲
まれた通路の断面形状は、上記移動授受手段105の最
外壁面で形成される断面形状と相似で若干大きい形状を
なし、上記移動授受手段105を連通路108に挿入し
た時に、両者の相対向する壁面で挟まれて形成される間
隙の間隔が100μm以下となって、所望のコンダクタ
ンス部を形成する構造になっている。
【0016】連通路108の内壁には給気手段111、
112からの給気空間121、122が、またこれらの
給気空間121、122に挟まれる位置にある1つ以上
の排気手段113の排気空間123が、移動授受手段を
取り巻くような構造で設けてある。上記給気空間12
1、122と排気空間123は、それぞれ連通路108
に向った内容積を構造上最小にする位置に、給気遮断手
段114、116および排気遮断手段115を設けるこ
とにより形成される。また、連通路出口110には連通
路出口遮断手段117を設けてある。給気手段111の
他端は、図示していない流量制御手段とフィルタ手段を
経て、搬送室101へ送気ガスと同種の第1のガスを供
給する供給系118が設けられ、また、給気手段112
の他端は流量制御手段とフィルタ手段を経て、処理室1
02へ送気するガスと同種の第2のガスを供給する供給
系119が設けられている。これらのガスは目的に応じ
て種々の所望のガスを用いることも容易に可能である。
排気手段113の他端は排気系120に接続してある。
【0017】上記移動授受手段105への半導体基板1
04は、図示していないバッファ室から授受されるが、
搬送室内経由で図示していない別の処理室へ搬送授受を
行うことも可能である。搬送室101の周辺にそれぞれ
配置された図示していないロードロック室や別の処理室
への接続は、上記の連通路手段103と同じ機構を用い
ることができる。
【0018】搬送室を中心にして種々の処理を行う処理
室を、図3に示すような連通路手段を介して配置するこ
とにより、それぞれの処理室や搬送室の雰囲気条件を異
なった状態に保持したままで、互いに雰囲気を汚染した
り半導体基板を汚染することなく、各処理室間を円滑に
半導体基板を搬送し処理を施すことが可能になった。特
に、各処理室や搬送室の雰囲気条件を変化させずに半導
体基板を搬送できるので、従来行っていたような搬送先
と搬送元の雰囲気条件を一致させるための排気や圧力設
定に時間を費やすことが不要になる。その結果、スルー
プットが向上し半導体基板の不要な汚染が低減されるた
め、性能が高い半導体装置を高い歩留りで製造可能にな
った。また、半導体基板の汚染が減るため洗浄処理工程
を減らすことができ、半導体装置のプロセス工程数を低
減できるので、さらにスループットの向上をはかること
ができる。なお、移動授受手段上への半導体基板の固定
は、上記移動授受手段の凹部形状の底に設けた静電チャ
ックを用いた。連通路内で微小な間隙を保持して移動授
受手段を移動させるため、図示していないガイド手段を
用いた。上記ガイド手段としては、公知の転がり案内機
構や磁気の反発力で距離を保つ磁気浮上案内機構、さら
には搬送アームの姿勢を駆動手段で位置制御する支持機
構や、リンク機構等を組み合わせたものを適用すること
ができる。
【0019】少なくとも1つ以上設けられた排気手段に
は、それぞれ独立に排気ポンプにつながる排気孔を備え
ている。排気手段の構造や数は、本発明の実施例に限定
されるものではなく、隣接する室との間の圧力差や間隙
で形成されるコンダクタンスの大きさ、さらには排気ポ
ンプの排気能力等によって、適宜に設計すべきであるこ
とは容易に考えられる。連通路の遮断手段としては、連
通路出口の遮断手段だけではなく連通路入口に設けるこ
とも容易にできる。連通路内の移動授受手段の位置は、
連通路内に適当な非接触距離センサを配置したり、駆動
手段106に設けた割り出しスケール等で求めることが
できる。また、種々の遮断手段における開閉制御のタイ
ミングは、連通路内の移動授受手段の位置の情報によっ
て行うことが容易であるが、連通路内に適宜設けた圧力
ゲージの出力に応じて制御することも可能である。
【0020】ここで、図1における搬送室2、4、処理
室5、6、7、8、9、連通路手段3の規格化につい
て、詳細に説明する。本装置で取り扱う半導体基板1の
有効取扱直径をDmとするとき、連通路手段3の開口の
幅をDmにほぼ等しくすることにより、上記連通路手段
3の開口の最大寸法を規定できる。1つの処理室ないし
は搬送室にn個の連通路手段を介して、n個の処理室や
搬送室を接続可能にする場合における1つの処理室内な
いしは搬送室内の最大寸法として、平面図における各室
内の中心と開口までの距離bmは、半導体基板を水平移
動させる場合には(Dm/2)/tan(180°/nm
となる。例えば、搬送室2の場合には8個の処理室の接
続が可能であるためn=8、室内の中心と開口までの距
離b1はb1=(Dm/2)/tan(22.5°)となる。
搬送室4の場合には6個の処理室の接続が可能であるた
めn=6、室内の中心と開口までの距離b4はb4=(D
m/2)/tan(30°)となる。また、処理室m=5、
6、7、8、9の場合には、それぞれ4個の処理室の接
続が可能であるためnm=4、室内の中心と開口までの
距離はbm=(Dm/2)/tan(45°)となる。
【0021】搬送室2の内壁の厚さをt2、搬送室4の
内壁の厚さをt4、処理室m=5、6、7、8、9の内
壁の厚さをtmとし、連通路手段3の2つの開口間の距
離をcとすると、互いに連結された装置の中心間距離は
それぞれ図1に記入して示したようになる。すなわち、
互いに連通路手段を介して隣接する処理室(m=1)や
搬送室(m=2)の壁面の厚さをtmとするとき、互い
に隣接する処理室(m=1)や搬送室(m=2)の中心
間距離はb1+t1+c+b2+t2となり、各室の寸法等
の規格化が行える。もちろん、各処理室や搬送室におけ
る互いの接続可能数nmやその組合せ方は種々考えられ
るが、それぞれの最大寸法が規格化されて床面積をあら
かじめ規定できるため、半導体製造プロセスラインの構
築やレイアウト変更、あるいは世代交代による新しい処
理室の接続替えの際における時間短縮とコスト低減が可
能になった。なお、各処理室における半導体基板の有効
取扱直径Dmは、搬送費や連通手段については半導体基
板の最大直径と等しくすることができる。また、種々の
処理室においては、処理に最小限度必要とする空間を半
導体基板の外周辺部に確保できる直径とするが、一般に
は半導体基板の最大直径と等しくすることが望ましい。
【0022】上記各搬送室内の第1のガスとしては純度
99.99%以上の高純度窒素を用いた。処理室内の第
2のガスとしては、半導体基板のエッチング処理を行う
場合にはCF4やCHF3、あるいはSF6等のふっ素系
ガスを用いたり、CCl4等の塩素系のガス、さらには
酸素等を混合させた所定の成分比率の混合ガスを用い
た。また、常圧CVD(化学蒸着法)処理で絶縁薄膜の
形成を行う場合には、O2、SiH4、PH3の混合ガス
を流した。低圧CVD処理装置でPoly−Si膜の形
成を行う場合にはSiH4ガスを流す。このように、そ
れぞれの処理に対応したガスを用いて、所望の圧力下で
処理を行うことができる。さらには、ガスのプラズマ化
等の処理の併用も容易に行うことができる。図示してい
ない別の処理室では、プラズマ化したガスを用いて行う
ドライ洗浄処理や、短波長光の照射によるアッシング洗
浄処理、塩素系ガスの供給と短波長光の照射による洗浄
処理、また、化学的に気化したガスを用いて薄膜を堆積
する薄膜形成処理、さらに紫外光を用いてマスクパター
ンを縮小投影転写するリソグラフィ処理や、荷電粒子線
により所定の雰囲気中で直接パターンを描画するパター
ン形成処理、所定の反応性ガスを供給しながら紫外光や
電子線等のエネルギビームをパターン状に照射して、薄
膜をパターン状に堆積する処理や、所望の原子や分子等
をパターン状に拡散する処理等を行うことが可能であ
る。
【0023】なお、種々のガスを切り替えたり組合わせ
ることや、半導体基板表面の処理状態を計測しながら処
理を行うことも可能である。また、別の処理室を半導体
基板表面の計測分析を行う処理室として利用することも
可能である。
【0024】上記半導体製造装置を組み合わせた半導体
装置の製造ラインとして、本発明を応用した第4実施例
の平面概略図を図4に示す。搬送室と処理室等の各室の
中心間距離を上記のように規格化したエッチングクラス
タ装置40、薄膜形成クラスタ装置50、第2のエッチ
ングクラスタ装置60、熱処理クラスタ装置70、リソ
グラフィクラスタ装置80をウェハ搬送路30に対向し
て配置した半導体装置の製造ラインである。上記ウェハ
搬送路30内には、N2等の不活性ガス雰囲気下で物理
的化学的にクリーンな状態でウェハ90を上記各クラス
タ装置に搬送授受可能な、図示していない搬送手段が具
備されている。大気圧雰囲気の外部からのウェハは、ロ
ードロック室31に図示していない搬送手段で搬入し、
連通路手段32を経由してウェハ搬送路30に移送す
る。ウェハ搬送路30に対向した各装置は、ローダ室4
1、51、61、71およびアンローダ室42、52、
62、72を経由してそれぞれの各搬送室でウェハを授
受する。
【0025】リソグラフィクラスタ装置は清浄な大気圧
雰囲気条件を保持するため、連通路手段81を経由し搬
送室でウェハを授受する。エッチングクラスタ装置40
は、ウェハ表面をドライ洗浄するアッシング処理室4
3、44とドライエッチング処理室45、46を備えて
いる。薄膜形成クラスタ装置50は、熱処理室53、5
4とCVD処理室55、56を備えている。第2のエッ
チングクラスタ装置60は、アッシング処理室63、6
4とメタル用のエッチング処理室65と絶縁膜エッチン
グ処理室66とを備えている。熱処理クラスタ装置70
は前処理としての洗浄室73とアニーリング処理室74
とバッファ室78を経由して、後処理のメタルのデポ処
理室75、薄膜のデポ処理室76、77とを備えてい
る。また、リソグラフィクラスタ装置80では、それぞ
れのクラスタ装置40、50、60、70で処理する上
で不可欠なレジストパターンを形成するために、レジス
トの塗布処理室82、潜像を形成するためのパターン露
光処理室83、現像処理室84、レジストの除去処理室
85、湿式洗浄処理室86とを備えている。
【0026】なお、上記半導体装置の製造ラインは、半
導体装置の多品種変量生産に対応した一例を示すもので
あり、短い処理時間(QTAT:Quick Turn Around Ti
me)の試作開発に対応するのか、量産に対応するのかに
よって、ウェハ搬送路30に接続している各クラスタ装
置内の種々の処理室の種類や組合わせや、台数の変更、
さらには上記記載の処理室以外に半導体装置の製造に必
要な処理室を備えることは容易である。
【0027】
【発明の効果】上記のように本発明による半導体製造装
置は、互いに隣接し、複数の互いに異なる雰囲気条件の
処理手段を有する半導体基板の処理室と、上記半導体基
板の移動授受手段を有する搬送室と、上記処理室を上記
搬送室に連結する連通路手段とにより、半導体基板の処
理を行う半導体製造装置において、上記搬送室の室番号
をm(mは整数)とし、上記各室における上記半導体基
板の有効取扱直径をDmとし、室番号mの搬送室に接続
可能な連通路手段への接続開口の数をnm(nm≧3)と
して、上記室番号mの搬送室内の平面図における中心
と、上記接続開口までの距離bmが(Dm/2)<bm
{(Dm/2)/tan(180°/nm)}で、かつ、上
記連通路手段の接続開口の最大寸法が、上記半導体基板
の有効取扱直径Dmにほぼ等しい構造であることにより
各処理室や搬送室や連通路手段のそれぞれの最大寸法が
規格化され、設置するための床面積があらかじめ規定で
きるため、各処理室を規格化でき、各クラスタ装置内の
種々の処理室の種類や組合わせ、数量を変更することが
容易に行えるという特徴がある。
【0028】さらに、それぞれの処理室等の標準化や共
用化が図れるため、半導体装置の製造工程ラインの構築
やレイアウト変更、または世代交替による新しい処理室
の接続しなおしの際に、時間短縮とコスト低減が可能に
なり、高性能な半導体装置を低コストで製造できるとい
う効果がある。
【図面の簡単な説明】
【図1】本発明による半導体製造装置の第1実施例を示
す平面概略図である。
【図2】本発明の第2実施例の平面構成を示す断面図で
ある。
【図3】本発明の連通路手段を備えた第3実施例の断面
概略図である。
【図4】本発明による半導体製造装置の第4実施例を示
す概略図である。
【符号の説明】
1、11、104 半導体基板 2、4、12、14、101 搬送室 3、13、32、81、103 連通路手段 5、6、7、8、9、15、16、17、18、19、
102処理室 30 搬送路 78 バッファ室 105 移動授受手段 111、112 給
気手段 113 排気手段 114、116 給
気遮断手段 115 排気遮断手段 117 連通路出口
遮断手段 119、120 ガス供給排気手段

Claims (15)

    【特許請求の範囲】
  1. 【請求項1】互いに隣接し、複数の互いに異なる雰囲気
    条件の処理手段を有する半導体基板の処理室と、上記半
    導体基板の移動授受手段を有する搬送室と、上記処理室
    を上記搬送室に連結する連通路手段とにより、半導体基
    板の処理を行う半導体製造装置において、上記搬送室の
    室番号をm(mは整数)とし、上記各室における上記半
    導体基板の有効取扱直径をDmとし、室番号mの搬送室
    に接続可能な連通路手段への接続開口の数をnm(nm
    3)として、上記室番号mの搬送室内の平面図における
    中心と、上記接続開口までの距離bmが(Dm/2)<b
    m≦{(Dm/2)}/tan(180°/nm)で、かつ、
    上記連通路手段の接続開口の最大寸法が、上記半導体基
    板の有効取扱直径Dmにほぼ等しい構造であることを特
    徴とする半導体製造装置。
  2. 【請求項2】請求項1記載の半導体製造装置において、
    室番号mの搬送室内の平面図における中心と開口までの
    距離をbmとして、連通路手段の2つの開口間の距離を
    cとし、上記連通路手段を介して互いに隣接する処理室
    (m=1)や搬送室(m=2)の壁面の厚さをtmとす
    るときに、上記互いに隣接する処理室(m=1)や搬送
    室(m=2)の中心間距離が、b1+t1+c+b2+t2
    にほぼ等しい構造であることを特徴とする半導体製造装
    置。
  3. 【請求項3】請求項1記載の半導体製造装置において、
    上記搬送室は、半導体基板の広い平坦表面を上記搬送室
    内の平面図とほぼ平行に維持して移動させる水平移動授
    受手段を有し、上記平面図における中心と接続開口まで
    の距離bmが、(Dm/2)/tan(180°/nm)にほ
    ぼ等しい構造であることを特徴とする半導体製造装置。
  4. 【請求項4】請求項1記載の半導体製造装置において、
    上記搬送室は、半導体基板の広い平坦表面を上記搬送室
    内の平面図とほぼ垂直に維持して移動させる垂直移動授
    受手段を有し、上記平面図における中心と接続開口まで
    の距離bmが、(Dm/2)にほぼ等しい構造であること
    を特徴とする半導体製造装置。
  5. 【請求項5】請求項1記載の半導体製造装置において、
    上記処理室は、第1の搬送室から第2の搬送室に半導体
    基板を授受する機能を有する、バッファ室を備えた構造
    であることを特徴とする半導体製造装置。
  6. 【請求項6】請求項1記載の半導体製造装置において、
    上記処理室は、上記搬送室から半導体製造装置外に半導
    体基板を授受する機能を有する、バッファ室を備えた構
    造であることを特徴とする半導体製造装置。
  7. 【請求項7】請求項2記載の半導体製造装置において、
    上記連通路手段は、上記処理室と上記搬送室とを遮断/
    連通する機能を有するゲート弁を備えたことを特徴とす
    る半導体製造装置。
  8. 【請求項8】請求項2記載の半導体製造装置において、
    上記連通路手段は、上記処理室と上記搬送室とを結ぶ連
    通路と、上記連通路の入口側および出口側に位置する互
    いに独立した少なくとも2個所の給気手段と、少なくと
    も2個所の上記給気手段の間に位置する少なくとも1つ
    以上の排気手段と、上記給気手段から上記連通路につな
    がる給気空間を開閉する給気遮断手段と、上記排気手段
    から上記連通路につながる排気空間を遮断する排気遮断
    手段と、上記連通路内で該連通路内壁面に対向して微小
    な間隙のコンダクタンス部を形成可能な外壁面構造で、
    半導体基板を載せて搬送する移動授受手段と、上記搬送
    室内における上記移動授受手段の駆動手段と、上記連通
    路の出口を遮断する連通路出口遮断手段と、上記移動授
    受手段の上記連通路内での位置を検出して、それぞれの
    遮断手段の開閉や上記排気手段につながる排気系および
    上記給気手段につながる給気系を制御する制御手段とを
    有し、上記連通路の入口と出口との距離cを、上記半導
    体基板の有効取扱直径Dmにほぼ等しくすることを特徴
    とする半導体製造装置。
  9. 【請求項9】請求項8記載の半導体製造装置において、
    上記連通路手段は、搬送室から上記半導体製造装置外に
    半導体基板を授受する機能を有する連通手段であること
    を特徴とする半導体製造装置。
  10. 【請求項10】請求項8記載の半導体製造装置におい
    て、上記連通路手段は、第1の搬送室から第2の搬送室
    に半導体基板を授受する機能をもつ構造を有する連通路
    手段であることを特徴とする半導体製造装置。
  11. 【請求項11】請求項1記載の半導体製造装置におい
    て、上記処理室は、所望のガスの供給排気制御を行うガ
    ス供給排気手段を有することを特徴とする半導体製造装
    置。
  12. 【請求項12】請求項1記載の半導体製造装置におい
    て、上記処理室は、所望のガスを励起し試料面に所望の
    パターンを形成する励起手段を有することを特徴とする
    半導体製造装置。
  13. 【請求項13】請求項1記載の半導体製造装置におい
    て、上記処理室は、所望のパターンの自己成長処理を行
    う育成手段を有することを特徴とする半導体製造装置。
  14. 【請求項14】請求項1記載の半導体製造装置におい
    て、上記処理室は、所望のパターンの除去加工処理を行
    う除去加工手段を有することを特徴とする半導体製造装
    置。
  15. 【請求項15】請求項1記載の半導体製造装置におい
    て、上記処理室は、所望のパターンの堆積加工処理を行
    う堆積加工手段を有することを特徴とする半導体製造装
    置。
JP13401294A 1994-06-16 1994-06-16 半導体製造装置 Pending JPH088318A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13401294A JPH088318A (ja) 1994-06-16 1994-06-16 半導体製造装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13401294A JPH088318A (ja) 1994-06-16 1994-06-16 半導体製造装置

Publications (1)

Publication Number Publication Date
JPH088318A true JPH088318A (ja) 1996-01-12

Family

ID=15118319

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13401294A Pending JPH088318A (ja) 1994-06-16 1994-06-16 半導体製造装置

Country Status (1)

Country Link
JP (1) JPH088318A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000063953A1 (fr) * 1999-04-16 2000-10-26 Tokyo Electron Limited Procede de production d'un dispositif a semi-conducteur et sa ligne de production
JP2010503210A (ja) * 2006-08-30 2010-01-28 ラム リサーチ コーポレーション 境界面の工学設計のための制御雰囲気システム
US9117860B2 (en) 2006-08-30 2015-08-25 Lam Research Corporation Controlled ambient system for interface engineering

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000063953A1 (fr) * 1999-04-16 2000-10-26 Tokyo Electron Limited Procede de production d'un dispositif a semi-conducteur et sa ligne de production
US6841485B1 (en) 1999-04-16 2005-01-11 Tokyo Electron Limited Method of manufacturing semiconductor device and manufacturing line thereof
US7566665B2 (en) 1999-04-16 2009-07-28 Tokyo Electron Limited Semiconductor device manufacturing method and manufacturing line thereof
JP2010503210A (ja) * 2006-08-30 2010-01-28 ラム リサーチ コーポレーション 境界面の工学設計のための制御雰囲気システム
KR101423350B1 (ko) * 2006-08-30 2014-07-24 램 리써치 코포레이션 인터페이스 가공을 위한 제어 분위기 시스템
US9117860B2 (en) 2006-08-30 2015-08-25 Lam Research Corporation Controlled ambient system for interface engineering

Similar Documents

Publication Publication Date Title
JP3394293B2 (ja) 試料の搬送方法および半導体装置の製造方法
US5628828A (en) Processing method and equipment for processing a semiconductor device having holder/carrier with flattened surface
US8715455B2 (en) Multi-zone gas distribution system for a treatment system
JP4833512B2 (ja) 被処理体処理装置、被処理体処理方法及び被処理体搬送方法
JP3644036B2 (ja) 半導体装置の製造方法および半導体製造装置
US6899507B2 (en) Semiconductor processing apparatus comprising chamber partitioned into reaction and transfer sections
US20160240410A1 (en) Substrate lift assemblies
US6402848B1 (en) Single-substrate-treating apparatus for semiconductor processing system
US20040238122A1 (en) Semiconductor processing system
JPH07211761A (ja) 処理装置内の被処理体の搬送方法
JP5473962B2 (ja) パターン形成方法及び半導体装置の製造方法
JP2004119635A (ja) 被処理体の搬送方法
KR101116875B1 (ko) 진공처리장치
US8794896B2 (en) Vacuum processing apparatus and zonal airflow generating unit
JPH088318A (ja) 半導体製造装置
US20070175395A1 (en) Semiconductor device manufacturing equipment including a vacuum apparatus and a method of operating the same
US20070218197A1 (en) Vacuum processing system and method of making
TWI700388B (zh) 用於可流動式cvd的雙遠端電漿源的集成
JP2001118904A (ja) ロードロック室を備えた基板処理装置および被処理基板の搬送方法
JPH08181183A (ja) 試料の搬送装置
JP2004119627A (ja) 半導体製造装置
JP5001388B2 (ja) 被処理体処理装置の圧力制御方法
JP3961996B2 (ja) 基板処理装置
JPH1187094A (ja) マイクロ波プラズマ処理装置
TW202411458A (zh) 用於不對稱晶圓弓翹補償的多路徑螺旋混合器