TW469499B - Method of manufacturing semiconductor device and production lines thereof - Google Patents

Method of manufacturing semiconductor device and production lines thereof Download PDF

Info

Publication number
TW469499B
TW469499B TW089106858A TW89106858A TW469499B TW 469499 B TW469499 B TW 469499B TW 089106858 A TW089106858 A TW 089106858A TW 89106858 A TW89106858 A TW 89106858A TW 469499 B TW469499 B TW 469499B
Authority
TW
Taiwan
Prior art keywords
semiconductor
processing
production line
wafer
semiconductor substrate
Prior art date
Application number
TW089106858A
Other languages
English (en)
Inventor
Junichi Inoue
Teruo Asakawa
Kazuhiko Sugiyama
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Application granted granted Critical
Publication of TW469499B publication Critical patent/TW469499B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H01L21/67225—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process comprising at least one lithography chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/56—Apparatus specially adapted for continuous coating; Arrangements for maintaining the vacuum, e.g. vacuum locks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/54—Apparatus specially adapted for continuous coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0405—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67173—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers in-line arrangement

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Description

469499 五、發明說明（1) 技術範疇 本發明係關於一種半導體裝置之製造方法及其生產
— II-----1!^^·--I--1— 訂 ---------線一 (請先閲讀背面之注意事項再填寫本頁) A7 --------B7______ 五、發明說明（2) 發時間之長期化將導致固定費用之增加，其結果將導致半 導體裝置製造商之收益力之降低。為改善此情形，須要抑 制備^格之上昇及減低及提高裝置之生產效率等。 又，以往，於實施設計規則之縮減化及晶圓尺吋之 大口徑化之同時，因製造裝置之成本及包含晶圓之原材料 之成本均會上昇，故乃建構少數品種且多量生產之生產線 惟，於須求傾向上被要求於一個基板上形成由類比 電路及數位電路所構成之多數之構成部位的混載L s丨等般 之具有多樣性之處理技術，故目前已成為多數品種而少量 生產之狀況。 習知之生產線因本來即限定製造之半導體裝置之品 種，故適用於DRAM之大量生產，但其所設定之處理工程 則大不相同。 其於處理工程有時無法對應且其處理工程之變更須 要大幅之配置變更及改造故關於變更所須之作業時間及其 費用將成為甚龐大之經費，其有無法對應投資金額取得相 當之收益之情形。 發明之開示 本發明之目的在於提供一種半導體裝置之製造方法 及其生產線’其可用低成本於半導體晶圓上形成設於半導 體基板上之構成部位之最小加工尺忖為〇·3 " 積體電 路，且可彈性及容易地對應處理工程之改變，且可對應多 數之晶圓規格者。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） --------------裝--- {請先閱讀背面之注意事項再填寫本頁) 訂： -線· 經為部智铯財產局員工消費合作杜印製 A7 469499 ____B7_____ 五、發明說明（3 ) 本發明為達成前述目的，係提供一種半導體裝置之 製造方法，其包含有使形成於半導體基板上之構成部位之 最小加工尺吋為0_3 # m以下之加工工程；其特徵在於使 用6英吋（I50±3mm : SEAJ規格）以下之直徑之半導體晶圓 作為上述半導體基板者。 又，提供一種生產線’其係對半導體基板施以一連 串之處理而於前述半導體基板上形成積體電路者，其特徵 在於：前述生產線具有同樣規格之兩個副線，而前述各副 線係包括有成膜裝置及圖樣曝光裝置及钱刻裝置及測試裝 置之一連串之處理裝置之構成，其中於至少一個的圖樣曝 光裝置及1個蝕刻裝置上係具有一裝備為可實施〇3ym& 下之微細加工且在前述兩個副線間將處理中之半導體基板 相互地搬送者。 於本發明中，於一種半導體製造裝置之製造方法中 ’係包含有形成於半導體基板上之構成部位之最小加工尺 吋為〇.3ym之加工工程，其特徵在於：使用6英吋以下之 半導體晶圓作為半導體基板以達到降低成本及增加收獲量 之目的者。又，配置於生產線上之處理裝置與處理槽室係 以塞入接續方式接績於搬送系統上成卡脫自如狀，其可使 處理裝置之更換、追加或拆卸較為容易，其藉由將搬送系 統作任意之環狀接續或介以分線作並聯^取代生產線之處 理裝置之兼用情形者。 關於發明之實施茲說明解決問題之概略情形。 表1」為各晶圓口徑之投資金額與記憶體之相 7 裝--------訂---------# (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製
經诔部智逄財產局員工消費合作社印製 A7 B7 五、發明說明（4) 對性關係之示意圖，第〗丨圖為將其圖形化之示意圖。 表1 \直 4英吋 5英吋 6英11寸 8英吋 300 (mm) 記 事 記憶體 容量 4 16 64 25 1 4 16 64 256 (bit) K K K 6K Μ Μ Μ Μ Μ 投資額( 億曰圓） 52 88 148 250 450 600 850 1297 2199 VLSI 研 究 相對值 0.04 0.07 0.11 0.19 0.35 0.46 0.66 1 1.7 8英吋 /64M 作 為1 平均值 相對值 70 0.07 199 0.19 525 0.49 1073.5 1 2199 2.05 平均投資 額（億a圓 )相對值 以8(英吋）/0 25仁m(64MDRAM)之一貫化生產線之投 資金額為”丨，，（相對值），揭示各晶圓口徑之相對於記憶體 容量之投資金額之關係。 由前表即可看出自8英吋移行至300mm時之變化率係 較其他者為顯著，而移行至300mm之相對性之投資金額之 增大情形亦甚顯著。 又’於「表2」中係揭示晶圓口徑（積體電路形成領域 之面積）與半導體裝置之收獲量之關係而第12圖者為將其 圖形化者。 本紙張尺度適用中國國家標準（CNS)A4規格（210x297公釐） J- ^1 ^1 I» n n —I n n. I * la l If n ϋ 訂1 n If uf p 線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 ς 9 4 9 9 ] Α7 _____ Β7 五、發明說明（5) 表2 4英 吋 5英 吋 6英 吋 8英 吋 300 mm 記事 面 積 有效面積 (mm2) 2381 π 3782 π 5505 π 9920 π 21904 π 假設晶園形狀 為圓形並以有 效直徑（直徑· 4)mm作計算（小 數點以後捨去） 相對值 0.24 0.38 0.56 1 2.21 以8英吋為1作 計算 收 獲 量 晶片尺忖 100mm2 74 118 172 311 687 相對值 0.24 0.38 0.55 1 2.21 晶片尺对 100mm2 18 29 43 77 171 相對值 0.23 0.38 0.56 1 2.22 如此表所示，收獲量（良品率為！ 〇〇%時之—片晶圓之 可收獲之晶月數）係與晶圓口徑成比例，為製造出相同數 量則推算出須要以下之生產線數。 • 300mm 1/2.2 1=0.45 1/2線 • 8英忖 1/1 = 1 1線 • 6英n寸 1/0.56=1.76 2線 .5英吋 1/0.38=2.63 3線 (125±2mm :SEAJ規格） • 4英忖 1/0.24=4.17 5線 (100 ±2mm :SEAJ規格） 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ----------1-**-----— II 訂----I ---- 1 <猜先閲讀背面之注意事項再填寫本頁) A7 經部智慈財產局員工消貲合作杜印製 五、發明說明（6) 「表3J係揭示相對於各晶圓口徑之投資金額相對值 與收獲量相對值之關係，第13圈分別為其圖形化之示意圖 表3 " 1， ,1. " — η 4英吋 5英时 -- - ---^ 6英忖 8英吋 300 mm 投資金額相對值 0.07 0.19 0.49 1 1.7 收獲量相對值 0.24 0.38 0.56 1 2.21 於此表中，相同製造程序作製造出之物品，其收獲 量相對值較投資金額相對值為多時若表示收益性良好時， 則為期待相對於投資金額之收益之改善，須大口徑化至 300mm，或小口徑化至6英吋以下。又，假設前述物品實 際上係以相同製造程序製造時則各晶圓規格之投資金額之 相對值與生產量（收獲量）之關係，係如「表4」所示。第14 圖為將前述者圖形化者。 本紙張尺度適用争國國家標準（CNS)A4規格（210 * 297公釐） -------------裝---- ----訂--------- (請先閱讀背面之注意事項再填寫本頁)
一 I 經濟部智慧財產局員工消費合作社印製 4 6 9 4 9 9 A7 --------- -B7 五、發明說明（7) 表4 徑 4英对 5英吋 6英吋 8英吋 300mm 投1 對仓 貧金額相 ----——— 0.07 0.19 0.49 1 1.7 XI 須要線數 5 3 2 1 0.5 投資線數 0.35 0.57 0.94 1 0.85 生 產 X2 須要線數 9 (10) 6 4 2 1 量 投資線數 63 (0.7) 1.14 1.96 2 1.7 X 3 須要線數 17 (18) 11 (12) 8 4 2 投資線數 19 0-4) 09 (2.28) 3.92 4 3.4 自該表中即可了解，較將晶圓規格大口徑化成300mm ’將其小口徑化為6英吋或5英吋等其投資效率較佳。 又’使用8英吋以上之晶園規格時因處理之誤失或搬 送之錯誤等而產生破損之情形時因一片之收獲量甚大因此 會使良品率顯著地下降6於此種場合，一片之收獲量為較 少之小口徑規格之晶圓其對良品率之影響為較小。 實施發明之最佳型態 以下詳細說明本發明有關之實施型態。
第1圖係使用於本發明之半導體裝置之製造方法之半 導體製造裝置之概念性之構成例之示意圖D 本實施型態所使用之半導體製造裝置可實施加工工 程量小之加工尺对為〇 · 3 // m以下之加工，係對晶圓直徑 (請先閱讀背面之注意事項再填寫本頁) 裝！ —訂----線、 Ί -
五、發明說明（8 A7 B7 經濟部智慧时產局員工消費合作社印製 為6英吋以下之半導體基板（晶圓）實行後述之製程處理之 裴置。 此半導體裝置之構成為包括冑：以控制全體之控制 部1為中心而裝填可收容晶圓3之栽匣2，而以薄片之方式 實行晶圓3之搬入及搬出之載入器4及載出器5 ;與具備^ 實行晶圓3之對位之排列機構5之排列室6 ;與具備有排氣 系統7及搬送機構8之載入鎖定室9、1〇 ; 統U之晶圓3作一定處理之處理槽室12;與將處= 圓3暫時儲存之緩衝槽室13 ;與具有實行各室間之晶圓之 傳遞用之驅動於Χ-Υ-Ζ-Θ方向之臂部M等的搬送機構Μ 、16 ° 於處理槽室12與各載入鎖定室9、1〇間，及於載入鎖 定室9與排列室6間，及於載入鎖定室1〇與緩衝槽室^間， 分別裝設有可保持氣密之閘門閥1 7以維持槽室内之真空。 又’使其為於控制部1具有實行電源供給用之電源之物品 。上述之晶圓3為被搬送於圖示之箭頭方向上之物品。 上述處理槽至12所實行之晶圓處理係包括有薄膜形 成處理 '蝕刻處理、不純物導入處理及金屬成膜等。 上述之薄膜形成處理者係設有處理機構以實行常壓 CVD(Chemical Vapor Deposition)、減壓 CVD、擴散爐、 RPT(Rappid Thermal Processing)等之熱處理、電漿CVD 或 退火處理中之任一者。 上述钱刻處理者係設有處理機構以實行聚碎钱刻、 氧化膜姓刻、金屬触刻中之任一者。而上述不純物注入處 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱）
— — — — — —— — — ——1— · I — (請先閱讀背面之注意事項再填寫本頁) -dj·' --線. 11 469499 A7 B7 五、發明說明（9) (請先閱讀背面之注意事項再填寫本頁) 理者係設有處理機構以實行離子注入處理或熱擴散處理之 任一者。而上述金屬成膜處理者係設有處理機構以實行熱 CVD、電漿CVD、喷濺處理（PVD)或熱處理中之任—者。 於前述構成之半導體製造裝置上係於載入器4裝填收 容多數片晶圓3之載匣2,而於載出器5上裝填空的載匣2。 接著以搬送機構14自載入器4之載匣2取出晶圓3 ,而 傳遞給排列室6内之排列機構5，將晶圓3對位以設置於處 理槽室12内之處理機構（圖未示）之既定位置。被對位之晶 圓3係被搬入載入鎖定室9。載入鎖定室9於以排氣系統7減 壓至與處理槽室12相等之壓力後，以槽室内所具備之搬送 機構8將晶圓3傳遞至處理槽室12内之處理機構。 又，在處理槽室12所處理之晶園3係經過載入鎖定室 1〇暫時收容於緩衝槽室13。於緩衝槽室π儲放一定片數或 載入器收容份量之晶圓3後’此等晶圓3被以搬送機構14收 容於裝填於載出器5之空的載匣2上。 其次以第2圖說明本實施型態之半導體裝置之製造方 法所使用之光蝕刻技術之抗蝕劑處理及曝光處理之概念性 構成。 經濟部智慧財產局員工消費合作社印製 本實施型態之曝光裝置係可對晶圓直徑6英忖以下之 半導體基板（晶圓）實施形成圖樣最小線寬為0.3# m以下之 處理並實行後述之製程處理之裝置。 此抗银劑處理及曝光裝置係以控制部21實行全體之 控制’並具有裝填有可收容晶圓3之載匣2而作薄片式之晶 圓3之搬入及搬出之載入器22及栽出器23，與將抗餘劑塗 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 12 經您部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（10) 布於晶圓3上之由旋轉塗布器等所構成之抗钱劑塗布室24 ’與將塗布過抗蝕劑之晶圓3作烘培處理之加熱處理槽室 25、26、27 ’與以KrF激勵雷射或ArF激勵雷射等為光源 實行曝光之圖樣曝光室28,與具有將烘培處理過之晶圓3 搬入或搬出圖樣曝光室28之搬送機構29的曝光室介面30、 31 ’與將曝光過之晶圓3回轉同時使其顯像（旋轉顯影劑處 理）而形成圖樣之顯像處理槽室32，與除圖樣曝光室28外 在各個槽室間搬送晶圓之搬送機構33、34。 惟，於第2圖中，係說明控制部21僅接續圖樣曝光室 28而控制全體之構成部位之情形，但此等為概念性之揭示 ’於實際上構成本裝置時係於各個槽室中設置控制部並設 置對此等控制部傳送統括性之指示之主控性控制部者。 利用此等處理裝置之處理首先係於載入器22裝填收 容多數晶圓3之載匣2，而以搬送機構33搬入抗蝕劑塗布室 24 ’而將抗蝕劑塗布於晶圓3。其後以搬送機構33將塗布 抗姓劑之晶圓3載置至熱處理槽室25内之熱板（圊未示）上 而對晶圓3實施曝光前之預烘培處理。 接著’以曝光室介面29之搬送機構將經過烘培處理 之晶圓3載置至圖樣曝光室28内之晶圓載台（未圖示），於 依排列標記作對位後即實行曝光。曝光後之晶圓3經過曝 光室介面31以搬送機構34載置至熱處理槽室26内之熱板( 未圖示）以實施顯像前之烘培處理。其後，搬入顯像處理 槽室32 ’將經曝光之晶圓3 一邊回轉一邊顯像而形成光罩 圖樣。 本紙張尺度適用中國國豕標準（CNS)A4規格（210 X 297公g ) I ----I------------I — I ----- I--線 (請先閱讀背面之注意事項再填寫本I> 13
經濟部智慧財產局員工消費合作社印M Λ 6 9 4 9 9 a? __Β7 五、發明說明（]1) 復於熱處理槽室27中實施後烘培《此經熱處理之晶 圓3被搬送機構34收容於裝填在載入器3之空的載匣中。 其次以第3圖說明本實施型態之半導體製造方法所使 用之實行光學性或電子性檢查之檢查裝置之概念性構成。 本實施型態中於槽室内具有於晶圓規格為6英吋以下 之晶圓上以最小加工尺吋〇‘3 a m以下所形成之抗蝕劑圊 樣或配線等之形狀之實行光學性檢查用之由顯微鏡或電子 顯微鏡等所構成之光學檢查機構，及電路圖樣（配線或電 極）或積體電路元件等之電特性之檢查用之測試裝置及實 行預燒檢查之蝕刻機構之若干者。 此檢查裝置係以控制部41實行全體之控制，其構成 為包括有裝填有可收容晶圓3之載匣2而作薄片式之晶圓3 之搬入及搬出之載入器/載出器42’與具備實行晶圓3之檢 查之對位用之排列機構43的排列室44，與收容有實行前述 各種檢查之檢查機構的檢查室45，與驅動於χ-γ-ζ- 0方 向之載台46’與接觸觸針而作電連接之探針（未圖示），與 實行光學性檢查之光源及檢知部（未圖示）等，與配置有在 槽室間實行晶圓3之搬送之搬送機構47的載台室48。於檢 查室45及載台室48中實行光學性或電子性之檢查。 於第3圖中’係說明控制部41僅接續檢查室45，而控 制全體之構成部位之情形，但此等僅是概念性之揭示，於 實際上構成本裝置時係於各個槽室中設置控制部而設置將 統括性之指示傳送至前述各控制部之主控制部者亦可。 以上說明之第1實施型態之半導體製造裝置、抗蝕劑
本紙張又度適用中國國家標準（CNS>A4規格（_2_l〇 X 297公爱T (請先閲讀背面之注意事項再填寫本頁) 裝--------訂---------線A ” 14 A7 B7 經¾'部智慧財產局員工消費合作杜印製 五、發明說明（I2) 處理·曝光裝置及檢查裝置（以下將此等裝置稱為處理裝 置）之處理對象之半導體晶圓之晶圓規格係6英吋以下之晶 圓例如2、3、4、5、6英吋。對此等晶圓係實施於晶圓上 所形成之配線圖樣或電路元件例如電晶體之閘電極之閘長 度專為0.3/zm以下之微細加工。 此處理裝置係對應6英吋以下之晶圓之一尺吋規格配 置對應之搬送系統，而處理槽室係可對應成膜及蝕刻等之 處理工程而選擇之構成者。 接著以第4圖說明第2實施型態之使用前述處理裝置 之生產線（副線）之概念性構成。 此生產線係將前述薄膜形成裝置5〗、抗敍劑處理裝 置52、圖樣曝光裝置53、蝕刻裝置54、金屬成膜裝置55、 不純物導入裝置56、檢查裝置57、載入/載出器58、匣站59 聯結成一個搬送系統6〇而成為插入式構成，並設置控制構 成裝置全體之控制部61之生產線之構成例。在此所謂插入 式構成者係指各裝置相對於搬送系統6〇為接續成容易裝拆 之構成者。又，較佳之實施型態者係使裝置與搬送系統之 接續部之介面為統一狀，可使裝置之配置變更極為容易。 此生產線係以晶圓尺对為同一尺对之晶圓為處理對 象’並使處理裝置為最小數目之構成且使其可對應處理工 程之變更、製造機種之變更及生產線之變動等實行處理裝 置之追加或刪除等’至少於各種工程中對搬送系統6〇以裝 拆自如之狀態接續一台處理裝置。 於此構成中如第5圖所示相對於搬送系統60各個處理 裝--------訂---------線 (請先閲讀背面之ii意事項再填寫本買)
A7 4 69 499 ___B7_____ 五、發明說明（η) 裝置係分別獨立’可自由地組入或移出生產線。例如因處 理工程之變更而增加實行薄膜形成之追加或蝕刻之工程時 可用裝置單位追加薄膜形成裝置62或蝕刻裝置63。又，非 僅處理裝置單位之追加，亦可新追加或刪除各生產線單位 〇 於此等插入式構成中，各處理裝置之載入/载出器係 僅對應同一規格之晶圓之構成，搬送形態為薄片式，係將 晶圓以載匣之收容片數之單位或設定之批次片數單位作搬 送。惟’搬送方式非僅限於薄片式，對各載匣實行搬送之 匣搬送方式亦無問題^而各處理裝置亦可不接續於搬送系 統60。只要將處理裝置之載入/載出器配置於搬送系統6〇 之搬送機構可傳承之位置即可。 於本實施型態中，即使是原本為規格不同之處理裝 置其藉由載入/載出器之共通化係可構成插入式構成而可 利用既有之處理裝置建構出生產線。 接著以第6圊揭示第3實施型態之插入式構成之生產 線之變形例。 前述生產線係以處理裝置為單位所構成，而本實施 型態係以槽室為單位連結搬送系統而形成插入式構成者。 處理裝置單位之插入式構成係可利用既有之裝置為其各個 處理裝置係須要載入/載出器，故除會增大裝置面積外欲 將其控制關係統一之點亦為一甚困難之點。 為此’本實施型態者係對統一或同等之搬送系統接 續各種處理槽室所構成者。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ^ Μ----------------線A (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 16 A7 B7 經'¾部智慧財產局員工湞費合作社印製 五、發明說明（M) 於第6圖所示之構成中，對各處理工程係以方塊表示 ，係大致區分為前處理方塊71、抗蝕劑圖樣形成方塊72、 薄膜形成方塊73與檢查方塊74 ’另外並配置有實行晶圓之 供給及回收之晶圓供給•回收方塊75 » 前處理方塊71係實行清掃處理以將RTP等之熱處理及 形成於晶圓上之自然氧化膜等之不要之物品自表面除去。 例如由處理槽室76、77 '熱處理槽室及蝕刻槽室所構成且 係接續於大氣壓之搬送系統78者。 又’晶圓供給.回收方塊75係由載入/載出器79與匣 站80所構成並接續於上述搬送系統78。 其次’抗钱劑圖樣形成方塊72係使用光蝕刻技術於 晶圓上形成回路圓樣或回路元件用之形成抗蝕劑圖樣之物 品’係由抗蚀劑處理部與圖樣曝光部所構成。例如抗蝕劑 處理部係由接續至搬送系統8 4之由旋轉塗布機等之抗蝕劑 塗布槽室81與實行烘培之熱處理槽室與顯像處理槽室83 所構成者。又，圖樣曝光部係由接續於搬送系統87之曝光 槽室85與將晶圊暫時儲存之緩衝槽室86所構成。而抗蝕劑 處理部及圖樣曝光部係使搬送系統84與搬送系統87介以緩 衝槽室86作接續者。 上述薄膜方塊73係例如將四個處理槽室88〜9】介以搬 送系統92、93與各個閘緩衝器94〜97作接續者。此等搬送 系统93與搬送系統94係介以緩衝槽室1〇〇作接續’且同樣 於其另端側介設有問門間98、99而與作為負載鎖定槽室之 緩衝槽至101、102相接續。上述緩衝槽室1〇】係介以閘 -------------裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁)
469499 A7
經濟部智慧財產局員工消費合作社印製 五、發明說明（l5) 閥103連結搬送系統84，而可實行晶圓之傳遞，又，緩衝 槽至102係介以閘門閥1〇4連結後述之檢查方塊74之匣緩衝 槽室106。 又’於此等各槽室及搬送系統上係接續有排氣系統 而可實行真空吸引。藉此構成緩衝槽室及搬送系統係维持 於真空狀態。 上述檢查方塊74係於搬送系統1 〇5之兩端側接續匣緩 衝槽室106、107者。又，於搬送系統105上連結著由載台 槽室108與檢査槽室1〇9所形成之檢查部。又，匣緩衝槽室 106係介以閘門閥1〇4接續緩衝槽室86 ’而匣緩衝槽室ι〇7 係接續緩衝槽室102。又’設有控制全體之控制部11 〇。 此構成自搬送系之角度觀之其一部份係形成環圈狀 。亦即，此系統係具有接續至少一個處理裝置之第1搬送 裝備’與接續其他處理裝置且與前述第1搬送裝備成垂直 相交接續之第2搬送裝備，與接續其他處理裝置而與前述 第2搬送裝備成垂直相交接續之第3搬送裝備，與接續其他 處理裝置而與前述第1搬送裝備及第3搬送裝備垂直相交接 續之第4搬送裝備。 此專插入式構成之生產線如第7圖所示對應於處理工 程之變更及製造機種之變化可容易地追加例如處理槽室 111及112者。亦即，槽室單位之交換、追加或取除甚為容 易。可彈性地對應製造機種之變更及生產量之變動B當然 ’方塊單位亦可相同地容易地交換、追加或取除。 又’因在搬送系統中可自由連結故可構建出直線型 本紙張尺度適用令國國家標準（CNS>A4規格（210 x 297公釐） ---^ ----ί—-4裝·！ ---—訂·----i ί請先閱讀背面之注意事項再填寫本頁) 18 經碑"部智慧財產局員工消費合作社印製 A7 ______B7__ 五、發明說明（⑹ 之搬送系統或0字形之搬送系統，因可在生產線中途以插 入式之方式裝拆搬送系統、槽室及緩衝器，故可在各線間 相互搬送處理中途之晶圓。 又，本實施型態之薄膜形成方塊73係於搬送系統之 兩端配置具有負載鎖定（真空預備室）功能之緩衝槽室，而 於搬送系統上設置排氣系統而行成真空狀態而實行真空搬 運。此等可於形成積層膜時等防止處理中途之外氣對晶圓 之影響，同時可提高方塊内之晶圓搬送效率。惟，於此等 方塊内接續多數之不使用真空之處理槽室等時，則使搬送 系統成為大氣壓狀態而對須要真空狀態之處理槽室設置負 載鎖定槽室而接續搬送系統者亦可，適當地考慮製造效率 及搬送效率而實施適當之接續狀態即可。 接著以第8圖說明第4實施型態之形成插入式構成之 處理不同晶圓規格之晶圓之生產線。 此生產線之構成係於搬送之晶圓為不同規格之多數 搬送系統（副線）之各個上連結實行形成積體電路用之一連 串處理之處理裝置群123、124所成者。 例如對搬送之晶圓之規格為8英吋或其以上之規格之 晶圓與6英吋以下之規格之晶圓的英吋直徑為不同之兩種 晶圓之搬送用之搬送系統121、122，接續以對應各個搬送 系統之規格之抗蝕劑處理及圖樣曝光之裝置丨25、129，與 姓刻裝置126、Π0，與薄膜形成裝置127、131，與檢查裝 置128、132。又’於各個搬送系統121、122上設置載入/ 栽出器133、134，並設置控制全體之控制部135。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ------I------裝-------訂------線 (請先閱讀背面之注意事項再填寫本頁) 19 A7 469499 ------B7___ 五、發明說明（Π) 於此構成中’抗蝕劑處理及圖樣曝光裝置丨25、129 與餘刻裝置126 ' 130者係可對應最小加工線寬為〇,3 μ m 以下之積體電路之形成的處理裝置a當然，未必須要此等 高微細化’其中一方之副線為可對應最小加工線寬為0.3 θΐη以下者即已足夠。 於上述之生產線上係可處理兩種類之不同規格之晶 圓。第1規格之晶圓為形成第1晶片規格之積體電路，而第 2規格之晶圓為形成第2晶片規格之積體電路。積體電路之 晶片規格為不同時，總體考慮收獲量及良品率及產能時， 則有時最佳晶圓規格會不同。 於此種場合’可分別使用最佳之晶圓規格之半導體 基板而製造出兩種以上之積體電路之系統及方法為甚佳。 又’於本實施型態中係使一方之副線為8英吋以上而 使另方為6英吋以下’但不限定於此，依須要亦可組合6英 吋以下之不同規格之晶圓例如5英吋及2英对。 又’接續於各個副線之處理裝置因係插入式構成， 故搬送系統及處理裝置容易更換、追加或取除，又，不僅 限於裝置單位，以接續一連串處理裝置之生產線單位亦可 容易地追加及取除。 如上述’本實施型態者於對規格不同之晶圓以同等 之處理工程規格配置處理裝置時，則可在生產效率不產生 大變動之情形下對應生產數量（收獲量）之變動。又，將一 方之田彳線作成對應高微細化之規格而將另方以其微細化以 下之規格配置處理裝置時則可對應各個積體電路之製程實 本紙張尺度適用中國國家標準（CNS)A4規格（2〗0 X 297公釐） ------------^裝--------訂---------線未 Μ <請先閱讀背面之注S事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 20 經¾部智慧財產局員Η消費合作社印製 A7 B7 五、發明說明（is) 施製造，可減低處理裝置之成本。 接著以第9圖說明第5實施型態之以插入式構成形成 處理同一規格之晶圓之生產線之情形。 本實施型態係將同一規格之晶圓之搬送用之多數搬 送糸（線）以形成可相互搬送狀而於多個處所以分線14 〇 連結，而於該規格之晶圓上形成積體電路等之一連串之多 數之處理裝置被連結於該搬送系統而構成生產線者。 如第9圖所示’本實施型態之生產線係由兩條副線所 形成，係於由介設有多數緩衝槽室14丨之搬送系統所構成 之兩條副線142、143上連結於晶圓上形成積體電路等用之 一連串處理之處理裝置群144、145所構成。於此等搬送系 統之中途之三個處所設有在生產線間傳遞晶圓用之分線 140 〇 處理裝置群144、145係以插入式之方式接續抗蝕劑 處理及圖樣曝光裝置】46、150與姓刻裝置147、151與薄膜 形成裝置148、152與檢查裝置149、153 ^又，於各條副線 (搬送系統）142、143上設有載入/載出器154、155及控制 全體之控制部156。 又’本實施型態中之搬送系統係採用將晶圓一片一 片搬送之薄片式方式’於處理裝置之處理能力為差異甚多 之場合’使用於配置時可改變緩衝槽室之收容能力或分線 之搬送不限定於薄片式而使用將晶圓收容於匣中之各個卡 匣之搬送之方式者亦可。 又’處理裝置中採用例如如CVD裝置或熱氧化膜形 本紙張尺度適用中國國家標準<CNS)A4規格（210 x 297公釐） I 11 裝·-------訂· --------線 (請先閲讀背面之注辛m.項再填寫本頁) 21 A7 B7 469 49 9 五、發明說明（l9) 成裝置一般將多數之片數之晶圓作縱向堆疊或收容於船I 中一次處理多量之晶圓之裝置之場合’則可作成可用緩衝 槽室對應之規格。 於以前述方式·構成之生產線上’藉由使用分線可將 晶圓在副線間傳遞，藉此乃可使用不同規格之處理裝置。 例如如氡化膜與金屬之蝕刻般之規格為不同之蝕刻裝置之 場合，即使於各副線不配置一種類兩台之蝕刻裝置，而於 一方之副線配置氧化膜蝕刻裝置且於另方之副線配置金屬 蝕刻裝置而通過分線進行處理時，則可實行有效率之處理 Ο 同樣地如第10圖所示，例如以插入式之方式追加一 口熱處理裝置157，則可利用於兩條副線所處理之所有之 晶圓。於此場合，若無有未使用之搬送系統或緩衝憎室則 可以組套之方式追加緩衝槽室及熱處理槽室丨57。 又，藉由以分線158連結相鄰之處理同一規格之晶圓 之副線（圖未示），則亦可利用配置於其他副線之處理裝置 〇 於以上說明之本實施型態中，藉由以分線連結多數 副線之間，則可實現有效率之處理裝置之稼動。 又，藉由此等分線之連結，於生產機種變更或於製 权工私有變更之場合，經由分線，對配置相對之處理裝置 之副線進㈣送處料，則於不如習知者般停止生產線之 稼動而實仃處理裝置之更換或追加者，亦可在短時間内彈 性地對應’其不會造成製造效率之減低且不須準備多餘之
Μ我張尺度適財_家標準（CNs)i規格（21Q (請先閲讀背面之注意事項再填寫本頁) 裝-------訂·!-----線A Μ . 經濟部智慧財產局員工消費合作杜印製 22 經揭部智.«財產局員工消費合作社印製 A7 ___________B7____ 五、發明說明（20) 處理裝置即可容易地對應控制系統之變更。 特別是於由多數之副線所形成之生產線上，為對應 各種處理工程實行搬送及處理，而預先製作程式則可藉由 程式之指定及製程條件之設定等簡單地對應製程工程之變 更。 又’於本發明之生產線上於使用直徑6英吋以下之晶 圓時，於形成包含具有〇3/zm以下之閘長度的電晶體之 積體電路之場合，其一片晶圓所可形成之積體電路為四個 以下。又，於直彳生為約2英吋以下之晶圓之場合積體電路 之製造個數成為一個。 如此一片晶圓之積體電路數為較少時可容易地對應 多機種少量生產之要求。即使於晶圓之全面上形成多數晶 片，於接近周緣部之領域將無法達到所期之加工精度而降 低良品率其結果僅可得到少數之良品。 因此於本發明中係將形成積體電路之領域限定於所 期之加工精度為可期待之領域。例如僅於晶圓表面之中央 部或於中央部與周緣部間之中間部份等之領域形成積體電 路以達成較高之良品率。而僅於可期待高良品率之領域形 成積體電路者亦可提高曝光工程之生產效率。從上述之情 形可知，於6英吋以下之晶圓一片上形成四個或四個以下 之晶片及於2英叶之晶圓一片上形成一個積體電路之方法 總體而言係甚佳。 最近，所謂的晶片上系統（system on chip)之習知所無 之較大規格之積體電路之形成之要求係有增加，而上述方 - ------------裝 -------訂·---- !線 (請先閱讀背面之注意事項再填寫本頁)
• 23 五、 469499 發明說明（21) 法為有效之商機之增加亦可以期待。 又，於生產線上蝕刻工程至少為一個且係實施〇3以 m以下之微細加工且一片晶圓之積體電路之可收獲量為 300個以下之直徑之晶圓你成為處理對象。 如本說明書之其他部份所敘述者般，於以最小加工 尺吋為0,3vm以下之製程製造積體電路時，較使用大口 徑之半導體（矽）基板，反而使用6英吋以下之直徑之半導 體基板者為較有利。該場合，形成於一片晶圓上之積體電 路之數量為未滿300個之情形甚多。 又，於第4圊至第10圖所說明之生產線上係說明生產 線全體之處理裝置及處理槽室之構成部位為以一個控制部 實行控制之情形。當然，以一個控制部控制全體為可行， 但上述者僅疋為谷易說明而揭示概念性之物品者，於實際 上建構此生產線時，對各處理裝置及各處理槽室設置控制 部而設置主控性控制部對前述諸等控制發送統括性之指示 之設計者亦可實行。 於前述第1實施型態中處理對象之晶圓規格為直徑6 英付以下之晶圓者，若能滿足以下之條件則6英吋晶圓較 300mm及8英吋晶圓者收獲量更多。以下茲詳細說明之。 Π]半導體裝置之收獲量相對於一片晶圓之場合若滿 足以下之條件則甚佳。 晶圓之有效面積/晶片規格=該晶圓之收獲量（收獲量 έΐ)有效面積=(晶圓之半徑jmm)2；；· ’在此，減去2mm者 係因於晶圓周緣部之2mm之領域上事實上無法形成積體電 本紙張又度適用中國國家標準（CNS>A4規格（210 X 297公釐 7 裝--------訂---------ΜΜ (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（22) 路之故。 [2]小口徑（6英吋以下）之晶圓之處理裝置之採用條件 若滿足以下之條件時則可採用。惟，其前提條件須假設有 相同之良品率。 (1) 關於投資金額之基礎 8英对晶圓之半導想生產線之建構所須要之投資金額
=A 小口徑晶圓之半導體生產線之建構所須要之投資金
額=B nXA^ B(n^ 0.6) 6英叶晶圓之收獲量為8英叶晶圓之收獲量為約0.6倍 ’小口徑晶圓之半導體生產線之投資金額與8英吋晶圓比 較若非0.6倍以下則為無益。 (2) 使用能源之基礎 8英吋晶圓之半導體生產線所使用之使用能源之總額（
總量）=C
小口徑晶圓之半導體生產線所使用之使用能源之總 額（總量）=D n=C^D(ng 0.6) 與（1)相同之根據，小口徑晶圊之半導體生產線之使 用能源與8英吋者比較時若非0.6倍以下則為無益。 (3) 生產效率之基礎 8英吋晶圓之半導體生產線之處理裝置之生產效率：E 小口徑晶圓之半導體生產線之處理裝置之生產效率 本紙張尺度適用中®國家標準（CNS)A4規格（210x297公釐） 25 -------------裝------ -丨訂---------線 (請先閱讀背面之注意事項再填寫本頁} A7 4 69 49 9 B7 1 丨 I — "" _·|_·丨 .......... ' " -w 五、發明說明（23)
=F m X E g F(m^ 1.1) 小口徑晶圓者因搬送行程較短故6英吋晶圓用裝置之 生產效率應為8英吋晶圓用裝置之約I · 1倍β因此小口徑晶 圓之半導體生產線之生產效率可期待其成為8英吋晶圓之 約1.1倍以上》 (4)佔有面積之基礎 8英吋晶圓之處理裝置之佔有面積=G 小口徑晶圓之處理裝置之佔有面積=H nx G会 H(ng 0.7) 因小口徑晶圓者其裝置可小型化，故6英吋晶圓用裝 置之生產效率應為8英吋晶圓用裝置之約0.7倍。因此小口 徑晶圓之處理裝置之佔有面積與8英吋晶圓之處理裝置比 較可期待其為約0.7倍以下。 產業上之利用可能性 藉由設定本發明之處理裝置及副線，以相同之成本 ’其較300mm晶圓之收獲量，小口徑晶圓之投資效率者為 較佳’又’亦可減少處理裝置或生產線之在工廠内之佔有 面積’除原材料成本及裝置成本外，亦可減少工廠之清淨 室建設成本及維持成本。 依本發明’依上述詳述之本發明時，可在半導體晶 圓上以低成本形成半導體基板上所形成之構成部位之最小 加工尺对為0.3以爪以下之積體電路，且可容易且彈性地 對應製程工程之變更，而提供一種可對應多數晶圓規格之
本紙張尺度朝中國國家鮮（CNS)A伐格（21G f靖先閱讀背面之a意事項再填寫本頁) 裝！|訂·！---.線成 經濟部智慧財產局員工消費合作社印製 26 經澄部智慧財產局員工消費合作社印製 Α7 Β7 五、發明說明（24) 半導體裝置之製造方法及其生產線β 圖示之簡單說明 第1圖為本發明之第1實施型態有關之半導體裝置之 製造方法所使用之半導體製造裝置之概念性構成例之示意 圖。 第2圖為第1實施型態之半導體裝置之製造方法所使 用之光蝕刻技術之抗蝕劑處理•曝光裝置之概念性構成之 示意圖。 第3圖為第1實施型態之半導體製造方法所使用之檢 查裝置之概念性構成之示意圖。 第4圊為第2實施型態有關之生產線（副線）之概念性構 成例之示意圖。 第5圖為第2實施型態之插入式構成之說明圖。 第6圖為第3實施例有關之生產線之概念性構成例之 示意圖。 第7圖為第3實施型態中之插入式構成之說明用圖。 第8圖為第4實施型態有關之插入式構成之具有獨立 之兩條副線之生產線之概念性構成例之示意圖。 第9圖為第5實施型態有關之具有相互接續之兩條副 線之生產線之概念性構成例之示意圖。 第10圖為第5實施型態中之插入式構成之說明用圖。 第11圖為晶圓口徑之投資金額與記憶體容量之相對性 關係之示意圖。 第12圖為晶圓口徑（積體電路形成領域之面積）與半導 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ------------------It·---— II--線 <請先閱讀背面之注意事項再填寫本頁) 27 d69499 A7 ______B7___ 五、發明說明（25) 體裝置之收獲量之關係之示意圖。 第13圖為各晶圓口徑之投資金額相對值與收獲量相 對值之關係之示意圖。 第14圖為各晶圓規格之投資金額之相對值與生產量（ 收獲量）之關係之示意圊。 ----------1-*裝--------訂---------線一' (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 28 本紙張尺度適用中國國家標準（CNS)A4規格（210x 297公釐） Α7 Β7 五、發明說明（26) 元件標號對照 3' 曰曰 經濟部智"財產局員工消費合作社印製 卜 21、4卜 61、110、135 、13 6…控制部 2…載匣 圓 4、 22…載入器 5、 23…載出器 5、 43…排列機構 6、 44··.才非歹ij室 7…排氣系統 8 、 29 、 33 ' 34 、 47·” 搬送機構 9、10…載入鎖定室 11…排氣系統 12 、 76 、 77 ' 88~91 、 100 、Π1、112…處理槽室 13、86 ' 101、102、141 …緩衝槽室 14…臂部 15、16…搬送機構 17、98、99、103…閘門閥 24…抗触劑塗布室 25、26、27…加熱處理室 28…圖樣曝光室 30、31…曝光室介面 32…顯像處理室 42、58、133、134、154 、155…載入/載出器 45…檢査室 46…載台 48…載台室 51 、 127 、 131 、 148 、 152 …薄膜形成裝置 52、 125、146…抗蝕劑處 理裝置 53、 129、150…圖樣曝光裝置 54 ' 126' 130' 147 ' 151 ••’蝕刻裝置 55···金屬成膜裝置 56’··不純物導入裝置 57 、 128 、 132 、 149 、 153 …檢查裝置 59·_·匣站 60、78、84、87'92、93、94 、105、12卜122·，.搬送系統 I n n n n I n If 1 i n^BJ n n I {請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS>A4規格（210 X 297公釐） 29 /16 9 499 A7 B7 五、發明說明（27) 71…前處理方塊 94〜97··’閘緩衝器 72…抗蝕劑形成方塊 106、107··.匣緩衝槽室 73…薄膜形成方塊 108…載台槽室 74…檢查方塊 109…檢查槽室 7 5…晶圓供給•回收方塊 123 、 124 、 144 、 145… 81…抗蝕劑塗布槽室 處理裝置群 82…熱處理槽室 140、158，·.分線 83…顯像處理槽室 142、143···副線 85…曝光槽室 157…熱處理裝置 — II---------J裝--------訂·— —丨！---線·| 1 (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格<210 X 297公釐） 30

Claims (1)

  1. 年“為正/…補充 Λ69 49 9 六、申請專利範圍 第89106858號專财請案中請專利範圍修正本 修正日期：90年6月 1‘種半導體裝置之製造方法，其包含有使形成於半導體 基板上之構成部位之最小加工尺对為0.3 y m以下之加 工工程；其特徵在於使用6英吋以下之直徑之半導體晶 圓作為上述半導體基板者β 2· -種半導體裝置之製造方法，其包含有使形成於半導體 基板上之構成部位之最小加工尺吋為〇. 3 #爪以下之加 工工程；其特徵在於：使用—生產線，為將專門以6英 吋以下之直徑之半導體晶圓作為處理對象之多數之處 理裝置及搬送機構連結配置所成，而對上述半導體晶圓 連續實施各種成膜.加工之處理，而於半導體晶圓上形 成所期之構成部位者。 3. 一種半導體裝置之製造方法，其至少包括有多數之成膜 工程及多數之蝕刻工程且前述蝕刻工程中之至少一工 程之最小加工尺吋為0.3 ju m以下之微細加工者，其特徵 在於：係使用直徑6英吋以下之基板作為形成半導體裝 置之基板者。 4. _種半導體裝置之製造方法’係以多數之成膜工程及蝕 刻工程於半導體基板上形成積體電路元件，其特徵在於 :前述蝕刻工程中之至少一工程係實行最小加工尺吋為 0.3 m以下之微細加工’同時前述半導體基板為直徑6 英吋以下者。 5- —種半導體裝置之製造方法，其係形成有包含0.3/zm 本紙張尺度適用中困國家梂準（CNS ) A4规潘（210X297公釐） (請先閱讀背面之注意事項再填寫本頁) *1r 經濟部智慧时廣局員工消費合作社印製 8 388 ABCD 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 以下之閘極長度之電晶體的積體電路者，其特徵在於使 用直徑6英呵以下之半導體基板者。 6. —種半導體裝置之製造方法，其係搭載有具有〇,3#爪 以下之閘極長度之電晶體之積體電路的半導體裝置之 製ie方法，其特徵在於：係使用直役6英对以下之半導 體基板同時該半導體基板一片上之搭載前述積體電路 之半導體裝置之製造個數為四個以下者。 7. —種半導體裝置之製造方法，為形成有包含 // m以下 之閘極長度之電晶體的積體電路者，其特徵在於：係使 用直徑約2英吋以下之半導體基板同時前述半導體基板 一片上之則述積错電路之製造個數為一個者〇 8. —種半導體裝置之製造方法’其係藉由多數之成膜工程 及多數之餘刻工程於半導體基板上形成積體電路者，其 特徵在於：前述蝕刻工程之至少—者為實施〇 3 V m以下 之微細加工且前述半導體基板係使用直徑為一片之積 體電路之可收獲量為未滿300個者。 9. 一種半導體裝置之生產線’其係對半導體基板施以一連 串之處理而於前述半導體基板上形成積體電路之半導 體裝置之生產線，其特徵在於：其係由至少包含成膜裝 置及蝕刻裝置之一連串之處理裝置所構成，於至少一個 蝕刻裝置上可實施0,3/Um以下之微細加工且前述一連 串之處理裝置實質上僅以直徑6英吋以下之半導體基板 為處理對象者。 10. 一種半導體裝置之生產線，其係對半導體基板施以—連 ---------^:------ΪΤ------0 (請先閱讀背面之注意事項再填寫本页) 本紙張尺度適用中國國家棣準（CNS ) A4規格（210X297公釐） 32 abicd 469^99 々、申請專利範圍 串之處理而於前述半導體基板上形成積體電路之半導 體裝置之生產線’其特徵在於：其係由至少包含成膜裝 置及姓刻裝置之一連串之處理裝置所構成，於至少一個 蝕刻裝置上可實施0.3 " m以下之微細加工且前述一連 串之處理裝置係對應直徑6英付以下之半導體基板之規 格者》 11. 一種半導體裝置之生產線，其係對半導體基板施以一連 串之處理而於前述半導體基板上形成積體電路之半導 體裝置之生產線，其特徵在於：其係由包含成膜裝置及 圖樣曝光裝置及蝕刻裝置及測試裝置之一連串之處理 裝置所構成’於至少一個圖樣曝光裝置及一個姓刻裝置 上可實施0.3/zm以下之微細加工且前述一連事之處理 裝置係對應直徑6英吋以下之半導體基板之規格者。 12. —種半導體裝置之生產線，其係對半導體基板施以一連 串之處理而於前述半導體基板上形成積體電路之丰導 體裝置之生產線，其特徵在於：前述生產線具有兩個副 線’而前述各副線係包括有成膜裝置及圖樣曝光裝置及 蝕刻裝置及測試裝置之一連串之處理裝置之構成，其中 於至少一個的圖樣曝光裝置及1個蝕刻裝置上為可實施 0.3/^m以下之微細加工且在前述副線之一者上其一連 串之處理裝置係對應直徑6英吋以下之半導體基板之規 格而另方之副線上其一連串之處理裝置係對應直徑8英 吋之半導體基板之規格者。 13. —種半導體裝置之製造方法’係對半導體基板實施一連 本紙張尺度適用中國國家標半（CNS )八4規>格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁) .、1T 經濟部智'"財產局員工消費合作社印製 33 ,4- 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8 々、申請專利範圍 串之處理而於前述半導體基板上形成最小加工線寬皆 為0.3/zm以下而晶片規格為不同之兩種以上之積體電 路者，其特徵在於：第1種積體電路係使用第1直徑之半 導體基板加以製造，而第2種積體電路係使用直徑與前 述第1直徑為不同之第2直徑之半導體基板製造半導體 裝置者。 14. 一種半導體裝置之製造方法，係對半導體基板實施一連 串之處理而於前述半導體基板上形成最小加工線寬皆 為0.3#rn以下而晶片規格為不同之兩種以上之積趙電 路者，其特徵在於：其中第1種積體電路係以處理直徑6 英吋以下之半導體基板之規格之一連串之處理裝置所 形成’而第2種積體電路係以處理實質上為直徑8英忖以 上之半導體基板之規格之一連串之處理裝置所形成。 15. —種半導體裝置之生產線’為對半導體基板施以一連串 之處理而於前述半導想基板上形成積體電路之半導體 裝置之生產線’其特徵在於：前述生產線係包含兩條副 線而前述各副線係由成膜裝置及圖樣曝光裝置及鞋刻 裝置及測試裝置之一連串之處理裝置所構成，其中至少 一圖樣曝光裝置及一#刻裝置為可實施〇·3βιη以下之 微細加工且前述副線為相同者。 16·—種半導體裝置之生產線，其係對半導體基板施以一連 串之處理而於前述半導艘基板上形成積想電路者，其特 徵在於：前述生產線具有同樣規格之兩個副線，而前述 各副線係包括有成膜裝置及圖樣曝光裝置及蝕刻裝置 π请先閱讀背衝之法綦事痛J-填爲車其'> .等 IT 本紙張尺度適用中國國家揉準{ CNS) A4規格（2丨0X297公釐） -34 .......... 469499 A8 B8 C8 D8 六、申請專利範圍 ~ -----------------訂 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 及測試裝置之一連串之處理裝置之構成，其中於至少— 個的圓樣曝光裝置及1個蝕刻裝置上為可實施" m以 下之微細加工且具有一裝備其可在前述兩個副線間將 處理中之半導體基板相互地搬送者e 17.種半導體裝置之製造方法’係包含有形成於半導體基 板上之構成部位之最小加工尺寸為〇,3#τη以下之加工 工程者’其特徵在於·.其為使處理對象成為直徑6英时 以下之晶圓，第一，關於建構生產線之成本，使超過6 英吋之之晶圓之半導體生產線之建構所須之投資金額 =A，並使6英吋以下之晶圓之半導體生產線之建構所須 之投資金額=B時，則滿足nx A g B(n S 0.6)之條件，且 第二’關於製造所消耗之能源成本，使超過6英时之晶 圓之半導體生產線所使用之使用能源之總額（總量）=C ’且使<3英吋以下之晶圓之半導體生產線所使用之使用 能源總額（總量）=D時則滿足nx C g D(n $ 0.6)之條件， 且第三’關於生產效率之基礎，使超過6英吋之晶圓之 半導體生產線之處理裝置之生產效率為E，而使6英吋 以下之晶圓之半導體生產線之處理裝置之生產效率為 F時，則滿足mx E S F(m 2 1.1)之條件，且第四，關於 佔有面積，使超過6英吋之晶圓之處理裝置之佔有面積 為G，而使6英吋以下之晶圓之處理裝置之佔有面積為Η 時則滿足nx G2H(n彡0·7)之條件，藉此，使直徑6英对 以下之晶圓之製造收獲量及與其製造收獲量有關之成 本較超過6英吋之晶圓之成本為低者。 本紙張尺度適用中國國家梯準（CNS ) Α4規格（210X297公釐） 35 A8 Βδ CS ______08 六、申請專利~ *"" 18.—種半導體裝置之生產線，係將於一規格之丰導體晶圓 上形成積體電路用之實施一連串處理用之多數之處理 裝置配置於一條線之搬送系統上者’其特徵在於具有： —半導體晶围搬出搬入裝置，係自外部搬入一定之半導 體晶圓或將其搬出者；一第1處理裝置，係實行於前述 半導體晶圊上形成電路元件用之清掃；一第2處理裝置 ，係於上述半導體基板上形成金屬膜或絕緣膜：一第3 處理裝置，係為於上述形成薄膜之半導體晶圓上形成電 路元件及配線而形成抗姓劑圖樣者：一第4處理裝置’ 係除去形成有上述抗蝕劑圖樣之半導體晶圓之不要的 金屬膜部份或絕緣膜部份者：一第5處理裝置，係將形 成於上述半導體晶圓上之積體電路元件作光學性或電 子性之檢査者；上述各個處理裝置係插入上述搬送系統 而連結成裝拆自如狀者。 經濟，部智#-財產局|工消費合作社印製 】9.種半導體裳置之生產線，係將於一規格之半導趙晶圓 上开> 成積體電路之實施一連串處理之多數之處理裝置 配置於搬送系統上，其特徵在於具有：一前處理方塊， 係對第1搬送系統部份接續一處理裝置，該裝置為於上 述半導體晶圓上實行形成電路元件用之清掃者；一薄膜 形成方塊，係於第2搬送系統部份上接續一處理裝置， 該裝置為於上述半導體基板上形成金屬膜或絕緣膜者 :一圖樣化方塊，係於接續第3搬送系統部份之形成有 薄棋之半導體晶圓上形成構成電路元件及配線用之抗 姓劑圖樣者；一蝕刻方塊’係接續第4搬送系統部份而 本紙張认適用中關家標车（CNS ) 44胁（加心祕缝） 36 4 6 9 499 as ---- —-_____ D8 六、申；專利範圍—^ '-- 將形成上述抗蝕劑囷樣之半導體晶圓之不要之金屬膜 部份或絕緣膜部份除去者；一檢查方塊，係接續於以 搬送系統部份而對形成於上述半導體晶圓上之積體電 路元件作光學性或電子性之檢查者；上述第】至第5搬送 系統係任意地串連或者連結成環狀而將上述半導體晶 圓搬送至所期之上述各方塊者。 20. 如申請專利範圍第19項所述之生產線，其特徵為：配置 於上述生產線上之圖樣化方塊及蝕刻方塊上之處理裝 置係使形成於上述半導體基板之抗蝕劑圖樣、電路元件 之構成部位或配線圖樣之最小加工尺寸為〇3以m以下 者。 經濟部智恶財產局員工"費合作社印製 21. —種半導體裝置之生產線，係將於不同規格之半導體晶 圓上形成積體電路用之實施一連串處理用之多數之處 理裝置配置於搬送系統上而形成多數生產線，其特徵在 於各個生產線為具有：一半導體晶圓搬出搬入裝置’係 自外部搬入一定之半導體晶圓或將其搬出者：一第1處 理裝置’係實行於前述半導體晶圓上形成電路元件用之 清掃；一第2處理裝置，係於上述半導體基板上形成金 屬膜或絕緣膜；一第3處理裝置，係為於上述形成薄膜 之半導體晶圓上形成電路元件及配線而形成抗蝕劑圖 樣者；一第4處理裝置，係除去形成有上述抗蝕劑圖樣 之半導體晶圓之不要的金屬膜部份或絕緣膜部份者；一 第5處理裝置，係將形成於上述半導體晶圓上之積體電 路元件作光學性或電子性之檢查者；上述各個處理裝置 本紙張尺度逋用中國圃家揉率（CNS〉A4規格（2]〇><297公釐） 37 _____ gi 六、申請專利範圍 係插入各個搬送系統而連結成裝拆自如狀者。 22. —種半導體裝置之生產線’係配置有於同一規格之半導 體晶圓上形成積體電路用之實施一連串處理之多數之 處理裝置，而於上述處理裝置之各個上將具有裝填及收 谷半導體晶圓之功能之多數搬送系統分別介以暫時收 容上述半導體晶圓之缓衝器相連結而配置出多數之生 產線，將相鄰之上述生產線之搬送系統群以可傳遞上述 半導體晶圓之分線加以結合，而對所配列之生產線上之 任意之處理裝置實行半導體晶圓之搬送及處理為其特 徵者。 ^ 23. —種半導體裝置之生產線，係半導體裝置之生產線，其 特徵為包括有：一第1搬送裝備，係至少接績一處理裝 置，一第2搬送裝備，係接續其他處理裝置且與前述第\ 搬送裝備相接續，一第3搬送裝備，係接續其他處理裝 置且接續前述第2搬送裝備，一第4搬送裝備，其接續^ 他處理裝置且接續前述第〗搬送裝備及第3搬送裝備者'。 裝 訂 線 (請先聞讀背面之注意事項再填寫本頁) 經濟部智蒽辦/1局員工消費合作杜印製 本紙張尺度適用中國國家縣（CNS ) M規格（21〇><297公4 ) 38
TW089106858A 1999-04-16 2000-04-13 Method of manufacturing semiconductor device and production lines thereof TW469499B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10937699 1999-04-16

Publications (1)

Publication Number Publication Date
TW469499B true TW469499B (en) 2001-12-21

Family

ID=14508684

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089106858A TW469499B (en) 1999-04-16 2000-04-13 Method of manufacturing semiconductor device and production lines thereof

Country Status (6)

Country Link
US (3) US6841485B1 (zh)
EP (1) EP1187183A4 (zh)
KR (1) KR100584818B1 (zh)
CN (2) CN100380581C (zh)
TW (1) TW469499B (zh)
WO (1) WO2000063953A1 (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1187183A4 (en) * 1999-04-16 2009-01-14 Tokyo Electron Ltd MANUFACTURE OF A SEMICONDUCTOR PART AND ASSOCIATED MANUFACTURING STRIP
KR100825907B1 (ko) * 2000-05-13 2008-04-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 제작방법
TW588403B (en) * 2001-06-25 2004-05-21 Tokyo Electron Ltd Substrate treating device and substrate treating method
US7458763B2 (en) * 2003-11-10 2008-12-02 Blueshift Technologies, Inc. Mid-entry load lock for semiconductor handling system
US10086511B2 (en) 2003-11-10 2018-10-02 Brooks Automation, Inc. Semiconductor manufacturing systems
WO2005048313A2 (en) * 2003-11-10 2005-05-26 Blueshift Technologies, Inc. Methods and systems for handling workpieces in a vacuum-based semiconductor handling system
US20070269297A1 (en) * 2003-11-10 2007-11-22 Meulen Peter V D Semiconductor wafer handling and transport
US6977429B2 (en) * 2003-12-05 2005-12-20 Texas Instruments Incorporated Manufacturing system and apparatus for balanced product flow with application to low-stress underfilling of flip-chip electronic devices
JP4216263B2 (ja) * 2005-03-09 2009-01-28 シャープ株式会社 製造検査解析システム、および製造検査解析方法
US8105759B2 (en) * 2005-07-05 2012-01-31 Hitachi Chemical Company, Ltd. Photosensitive resin composition, and, photosensitive element, method for forming resist pattern, method for manufacturing printed wiring board and method for manufacturing partition wall for plasma display panel using the composition
US8398355B2 (en) * 2006-05-26 2013-03-19 Brooks Automation, Inc. Linearly distributed semiconductor workpiece processing tool
CN101320707B (zh) * 2008-05-19 2010-06-09 深圳市国微电子股份有限公司 结构化专用集成电路设置和生产方法
CN102116835B (zh) * 2009-11-06 2014-12-03 东京毅力科创株式会社 探测装置以及衬底运送方法
JP5417351B2 (ja) * 2011-01-26 2014-02-12 株式会社日立ハイテクノロジーズ 検体搬送システムおよびその制御方法
JP5780531B2 (ja) * 2013-09-12 2015-09-16 国立研究開発法人産業技術総合研究所 デバイス製造システムおよび方法
CN105760558B (zh) * 2014-12-16 2019-04-09 京微雅格（北京）科技有限公司 Fpga芯片中多输入查找表的布局方法
US20160281236A1 (en) * 2015-03-26 2016-09-29 Alta Devices, Inc. Substrate processing using interleaved load lock transfers
JP6902379B2 (ja) * 2017-03-31 2021-07-14 東京エレクトロン株式会社 処理システム
WO2018182504A1 (en) * 2017-03-31 2018-10-04 Neitas Pte. Ltd. Microdevice manufacturing system
US11756840B2 (en) * 2018-09-20 2023-09-12 Taiwan Semiconductor Manufacturing Co., Ltd. Reflectance measurement system and method thereof
US11996307B2 (en) 2020-12-23 2024-05-28 Applied Materials, Inc. Semiconductor processing tool platform configuration with reduced footprint
KR102411440B1 (ko) * 2021-10-21 2022-06-22 주식회사 기가레인 웨이퍼 처리 시스템 및 웨이퍼 처리 방법

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4027246A (en) * 1976-03-26 1977-05-31 International Business Machines Corporation Automated integrated circuit manufacturing system
US5150031A (en) * 1988-09-30 1992-09-22 Motorola, Inc. Battery charging system
US4874463A (en) * 1988-12-23 1989-10-17 At&T Bell Laboratories Integrated circuits from wafers having improved flatness
ATE217447T1 (de) * 1990-08-03 2002-05-15 Canon Kk Verfahren zur herstellung eines halbleiterkörpers
US5286296A (en) * 1991-01-10 1994-02-15 Sony Corporation Multi-chamber wafer process equipment having plural, physically communicating transfer means
US5841660A (en) * 1993-05-04 1998-11-24 Motorola, Inc. Method and apparatus for modeling process control
FI95421C (fi) * 1993-12-23 1996-01-25 Heikki Ihantola Puolijohteen, kuten piikiekon, prosessoinnissa käytettävä laitteisto ja menetelmä
JPH088318A (ja) * 1994-06-16 1996-01-12 Hitachi Ltd 半導体製造装置
TW295677B (zh) * 1994-08-19 1997-01-11 Tokyo Electron Co Ltd
JP3453223B2 (ja) 1994-08-19 2003-10-06 東京エレクトロン株式会社 処理装置
US5745364A (en) * 1994-12-28 1998-04-28 Nec Corporation Method of producing semiconductor wafer
US5761481A (en) * 1995-05-04 1998-06-02 Advanced Micro Devices, Inc. Semiconductor simulator tool for experimental N-channel transistor modeling
TW283250B (en) * 1995-07-10 1996-08-11 Watkins Johnson Co Plasma enhanced chemical processing reactor and method
JP2900881B2 (ja) * 1996-05-30 1999-06-02 日本電気株式会社 半導体装置の製造方法
JPH1083951A (ja) * 1996-09-06 1998-03-31 Hoya Corp Ｘ線マスクブランク及びｘ線マスク並びにパターン転写方法
US5808361A (en) * 1997-02-10 1998-09-15 Advanced Micro Devices, Inc. Intergrated circuit interconnect via structure having low resistance
JPH10270687A (ja) * 1997-03-27 1998-10-09 Mitsubishi Electric Corp 電界効果トランジスタおよびその製造方法
US5967750A (en) * 1997-10-10 1999-10-19 Elliott; Morris C. Variable pitch marine propeller
JP3867402B2 (ja) * 1998-05-29 2007-01-10 株式会社日立製作所 半導体デバイス検査分析方法
EP1187183A4 (en) * 1999-04-16 2009-01-14 Tokyo Electron Ltd MANUFACTURE OF A SEMICONDUCTOR PART AND ASSOCIATED MANUFACTURING STRIP
US6276989B1 (en) * 1999-08-11 2001-08-21 Advanced Micro Devices, Inc. Method and apparatus for controlling within-wafer uniformity in chemical mechanical polishing

Also Published As

Publication number Publication date
WO2000063953A1 (fr) 2000-10-26
CN1697131A (zh) 2005-11-16
EP1187183A1 (en) 2002-03-13
US20050112889A1 (en) 2005-05-26
KR100584818B1 (ko) 2006-05-30
KR20020010603A (ko) 2002-02-04
US20050260824A1 (en) 2005-11-24
US6841485B1 (en) 2005-01-11
EP1187183A4 (en) 2009-01-14
CN100380581C (zh) 2008-04-09
US7566665B2 (en) 2009-07-28
CN1347566A (zh) 2002-05-01

Similar Documents

Publication Publication Date Title
TW469499B (en) Method of manufacturing semiconductor device and production lines thereof
US8206076B2 (en) Substrate processing system
TWI222108B (en) Dual loading port semiconductor processing equipment
JP5361002B2 (ja) デバイス製造装置および方法
TW424073B (en) Apparatus and method for transporting substrates
JP4816217B2 (ja) 塗布、現像装置、塗布、現像方法及び記憶媒体
JP6144924B2 (ja) 基板処理装置、メンテナンス方法及びプログラム
TW385497B (en) Resist agent treatment apparatus
TWI325152B (en) Substrate processing system, substrate processing method, verification program and computer readable recording medium recorded verification program
TW469520B (en) Substrate processing apparatus
CN109285795A (zh) 衬底处理系统、半导体器件的制造方法和记录介质
TWI384579B (zh) Substrate processing device
TWI259341B (en) Production system and method for a composite product
JP6121846B2 (ja) 基板処理装置、基板処理方法、および基板処理システム
JP2012064881A (ja) 基板処理システム
TWI241636B (en) System architecture of semiconductor manufacturing equipment
JP6121832B2 (ja) 基板処理装置、基板処理方法、および基板処理システム
WO2018051643A1 (ja) 搬送条件設定装置、基板処理装置、および搬送条件設定方法
JP4610913B2 (ja) 基板処理システム、基板処理システムにおける表示方法及び基板処理方法
JP5780531B2 (ja) デバイス製造システムおよび方法
JP2011077549A (ja) 塗布、現像装置、塗布、現像方法及び記憶媒体
TWI283037B (en) Cluster-tool wafer transporting device and method
CN102231050A (zh) 提高光刻机工艺效率的方法
JPH10107119A (ja) インライン処理システムおよびデバイス生産方法
TW469480B (en) Processing system

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent