CN1816751A - 用于电机测试和确认探针板的设备和方法 - Google Patents

用于电机测试和确认探针板的设备和方法 Download PDF

Info

Publication number
CN1816751A
CN1816751A CNA2004800191304A CN200480019130A CN1816751A CN 1816751 A CN1816751 A CN 1816751A CN A2004800191304 A CNA2004800191304 A CN A2004800191304A CN 200480019130 A CN200480019130 A CN 200480019130A CN 1816751 A CN1816751 A CN 1816751A
Authority
CN
China
Prior art keywords
probe
test
probe card
wafer
verification wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004800191304A
Other languages
English (en)
Other versions
CN100483142C (zh
Inventor
C·A·米勒
E·B·赫里什
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
FormFactor Inc
Original Assignee
FormFactor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by FormFactor Inc filed Critical FormFactor Inc
Publication of CN1816751A publication Critical patent/CN1816751A/zh
Application granted granted Critical
Publication of CN100483142C publication Critical patent/CN100483142C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R35/00—Testing or calibrating of apparatus covered by the other groups of this subclass
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/08—Locating faults in cables, transmission lines, or networks
    • G01R31/11—Locating faults in cables, transmission lines, or networks using pulse reflection methods
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

一种测试探针板的方法，包括在放置在平台上的验证晶片上的探测器内放置探针板的步骤。探针板与验证晶片上的接触区域接触。验证晶片包括围绕接触区域的短路板。测试信号通过验证晶片发送到探针板。接收并分析来自探针板的响应信号。

Description

用于电机测试和确认探针板的设备和方法
技术领域
本发明涉及半导体制造中使用的设备的测试，且更为具体地，涉及用于探测半导体晶片的探针板的测试。
背景技术
半导体管芯在制造过程中必须进行测试，以确保该集成电路在管芯方面的可靠性和性能特性。因此，半导体制造商已经发展出不同的测试程序，用于测试半导体管芯。总的功能性的标准测试一般由探针执行，在测试晶片级时的管芯来执行。晶片级上的探针测试也可用于评定管芯的速度等级。
在晶片级时并行地测试大量集成电路芯片提供了显著优势，因为测试时间和费用可充分减少。现在，需要包括大型机的大规模的测试器，每次甚至测试一个芯片，且当增加并行测试芯片的阵列容量时，这些机器的复杂性就增加了。然而，因为并行测试所提供的时间的节省，能够同时探查和收集来自许多芯片的数据的高引脚计数(high pin-count)测试器已经被引入，且能同时测试的芯片数量已经逐渐增加。
测试设备的重要元件是探针板，它包括测试过程中依次连接到处于测试的晶片的许多探针。因此，确保探针板本身何时运行是测试过程的重要部分。
发明内容
本发明涉及一种测试晶片测试探针板的方法，它实际上消除了现有技术的一个或多个和缺点。
提供了一种测试探针板的方法，该方法包括在放置在平台上的验证晶片上的探测器内放置探针板的步骤。该探针板与验证晶片上的触点区域接触。验证晶片包括围绕接触区域的短路板。测试信号通过验证晶片发送到探针板。接收并分析来自探针板的响应信号。
另一方面，提供了一种测试探针板的方法，该方法包括在放置在平台上的空白晶片上的探测器内放置探针板的步骤。该探针板与空白晶片上的触点区域接触。探针板的探针通过在使用平台在X、Y平面内移动空白晶片在空白晶片上做出擦痕。检查空白晶片上的擦痕，以确定探针板上的探针的位置。
本发明额外的特征和优点将在以下的描述中提出。然而，基于这里提出的描述或从本发明的实施中，本发明进一步的特征和优点对本领域的技术人员将会明显。说明书和权利要求书，以及附图中特别指出的结构可认识到并获得本发明的优点。
可以理解，前述的一般描述以及下面的详细描述是示例性的和说明性的，且意图提供对所要求的本发明的进一步说明。
附图说明
包括提供对本发明的进一步理解并予以并入说明书，且构成说明书的一部分的附图，图示说明本发明的实施例和说明书一起用于说明本发明的原理。附图中：
图1说明半导体探测系统的前视图；
图2说明图1的半导体探测系统的侧视图；
图3说明本发明的一个实施例的探针板的俯视图；
图4说明本发明的一个实施例的探针板的侧视图；
图5说明本发明的一个实施例的验证晶片的俯视图；
图6说明本发明的一个实施例的验证晶片的侧视图；
图7说明验证晶片和测试器之间的连接；
图8示出示例性的时域反射计的图；
图9示出本发明的一个实施例的探测器和测试器之间的连接；
图10是用于校准图1的测试器的定时的设备的框图；
图11到图13是说明图10的各个信号之间的定时关系的定时示意图；
图14是由图10的设备产生的关于测试和图10的参考信号之间的相位相关量的数据值的图；
图15是由图10的设备产生的关于向图10的测试器通道提供的延迟校准数据值的数据值的图；
图16是说明用于校准图10的测试器的通道定时的一部分设备的框图；
图17到图19是说明在反复的校准过程中，图10的各种信号之间的定时关系的额外的定时示意图。
具体实施例
现在将详细参考本发明的实施例，在伴随的附图中说明本发明的例子。
本发明可用于探测半导体晶片，以测试晶片上的半导体管芯。
图1和图2说明半导体探测系统。如图1所示，示出前视图，而图2示出侧视图，半导体探测系统包括由两根通信电缆154和155连接到探测器152的测试器151。晶片盘(boat)161安装在探测器152内，并拥有多个晶片160。一个晶片160(通常叫做“处于测试的晶片”，或WUT)被机器手158放置在平台159上。探测器152由通信电缆155连接到测试器151。测试头153通过通信电缆154连接到测试器151。测试头153包括带有到多个探针164的多个电气连接157的探针板156。当WUT160相对于探针板156放置时，使用上看照相机162和下看照相机163用于平台159上的WUT160的对准，以及WUT160上测试垫片164与探针的对准。
一般地，平台159垂直(即，在z方向)移动WUT160，以使WUT160上的测试垫片与探针164接触。测试器151控制测试过程。它生成测试数据，通过通信电缆154向测试头153、且通过电缆155向探测器发送测试数据。测试器151一般为计算机。
测试头153从测试器151接收测试数据，且通过探针板156向晶片160传递测试数据。测试头153通过探针板156接收由晶片160生成的响应数据，并向测试器151发送响应数据。
平台159支持正在测试的晶片160，并垂直和水平移动。平台159也能加倾斜和旋转。平台159将正在测试的晶片169对着探针164移动。探测器152内的一个或多个照相机162、163标识晶片160上的对准标记和探针板156，以帮助晶片160对着探针板156正确放置。
机器手158在平台159和晶片板161之间移动晶片160。
图3和图4分别示出简化的探针板162的俯视图和侧视图。一般，图1和图2所示的测试头153和探针板156之间的电气连接由pogo(弹簧单高跷)引脚157形成，它们在探针板156上接触pogo引脚垫片301。图4中，沿探针板156的外围以成对示出十六个pogo引脚垫片301。也如图3所示，16个通孔302置于两维正方形阵列中探针板156的中央并通过示踪物303连接到垫片301。为了简化，只示出7个示踪物303。此例中，16个pogo引脚301通过16个示踪物303电气连接到16个通孔302。通孔302通过探针板156提供到探针164的电气路径。如图3和图4所示，示踪物303把pogo引脚301连接到通孔302。图3和图4实际上以简化形式示出了探针板156。例如，一般的探针板通常有数百个pogo引脚垫片301、通孔302和探针164。此外，探针板156一般包括图4所示的多于一个的基底401。例如，图5的美国专利第5,974,662中示出了具有三个基底(PCB、插入物、以及空间变压器)的探针板装置，这里通过引用结合该专利，且它是探针板装置的基本结构的一般例子。
探测器152可被用于测试最近制造的探针板156。当探针板156用于测试半导体晶片时，探测器152也可用于周期性地测试探针板156。
需要测试的探针板156被放置在探测器152内。然而，却没有制作图1和图2所示的连接探针板156和测试头153的电气连接(探测器152不需要连接到测试器153。)。验证晶片501，如图5和图6说明的一个放置在平台159上。如图5和图6所示，验证晶片501具有与基底601的中间的触点503的短路板502。触点503通过绝缘体与短路板502绝缘。
如图7所示，触点503由电缆506连接到一个或多个测试驱动器505，该电缆可以是，例如，柔性电缆、或同轴电缆。尽管未示出，短路板502是接地的。如所示，然后移动验证晶片501与探针164接触。其中一个探针164触摸验证晶片501的“触点”503，而其他探针164接触短路板502。
图5和图6的基底601可为任何基底(例如，印制电路板材料、陶瓷材料等等)。与测试驱动器505的电气互连506可为任何形式的电气连接(例如，同轴电路、柔性带等等)。
图5和图6的基底601也可为半导体晶体。这种情况下，很难建立延伸到基底601的一侧之外的“通路”。延伸到基底底部之外的通路较容易制作。如果使用这种验证晶片501，则可修改平台159以包括其表面的通路，以接受连接手段(例如，同轴电缆)和通路，通过该通路连接手段退出平台159以连接到测试驱动器505(如图7所示)。
可在探针板156上执行许多测试。
连续性测试确定pogo引脚157和探针164之间的路径中是否有短路或开路。可在图7的探针板156上通过使用时域反射计(TDR)驱动器作为测试驱动器执行连续性测试。TDR驱动器生成一脉冲。因为pogo引脚157不连接到测试头153，则脉冲应该从被测试的探针164(即，触摸验证晶片501上的“触点”503的探针164)通过探针板156传播给pogo引脚157，并通过探针板156反射回给TDR驱动器。如果未测试到这种反射，或者该反射的电压电平小于期望的电平，则探针164和pogo引脚157之间的探针板156中存在短路。如果以比脉冲传播并从pogo引脚157返回所要求时间更快地测试到反射，则探针164和pogo引脚157之间的探针板156存在开路。
图8说明这种测试期间TDR驱动器上的电压的例子。如所示，电压最初对应于线路上驱动的脉冲。如果在足够脉冲传播到pogo引脚垫片301并返回(“A”所示)的时间延迟之后，电压突然上升(spike up)，则探针164和pogo引脚垫片301之间的路径没有短路和开路。如果电压上升得太快(“B”所示)，则路径中有通路。如果电压突然下降(“C”或“D”所示)，则路径中有短路。
可使用TDR驱动器来估计探针164和pogo引脚157之间的路径阻抗。可从初始脉冲和反射脉冲的电压电平来估计路径阻抗。
可使用频域反射计(“FDR”)测试驱动器较好地确定阻抗。在FDR测试中，以具有特定频率的周期性电压波形驱动线路。线路上的定向耦合器允许初始波形向下穿过线路，但把反射波形转向传感器。可从与初始波形比较的反射波形的相位偏移确定线路阻抗。
一个例子中，反射脉冲的上升时间(使用TDR)与线路带宽有关(例如，图8的斜面“A”)。
通过导致测试驱动器在验证晶片501的探针触摸“触点”503上放置电压而执行电流泄漏测试。从测试驱动器引出的电流是探针164的泄漏电流。
注意，不能使用图7所示的验证晶片501来执行电源和接地探针(即，将向WUT提供电源和接地连接的探针164)之间的泄漏，而是必须离线执行(例如，手动)。这是因为探针164在这些测试期间并不连接到电源或地面。此外，通常有多个接地探针和多个电源探针，且所有接地探针互连，电源探针也是如此。因此，如果一个电源探针连接到验证晶片501上的“触点”503，在其他电源探针也将与短路板502接触，且通常会测试到大量的泄漏。
可在每次验证晶片501上的触点503与探针164接触时，通过在接触形成时的点上记录平台159的位置来执行平面验证测试。可用设定以周期性施加脉冲到线路的TDR驱动器来测试与探针164的接触。一旦与探针164形成接触，则测试反射脉冲的时间长度将会增加(例如，图8中，反射脉冲将从位置“B”移动到位置“A”)。或者，与探针164的接触可以其他方式测试，如使用探测器152内的照相机162、163。记录(手动或由控制探测器152内的测试和操作的软件)最初与每个探针164接触的平台159的位置。以这种方式，可确定每个探针164的顶点(即，“z”位置)的高度。
也可执行探针位置验证测试。可以使用探测器152内的照相机162、163来确定每个探针164(即，“x，y”位置)的位置，并验证每个位置在规格内。
或者，可用空白晶片代替验证晶片501放置在平台159上。平台159上的空白晶片则可与探针164接触。然后，可移动空白晶片，并检查探针164制成的擦痕，以确定(1)探针的“x，y”位置(在此点，探针作出与空白晶片的最初接触)在适当的范围内，且(2)探针作出足够长的擦痕。
探测器152可包括用于控制探测器152内温度的温度控制器。如果使用温度控制器，则可在探针板156期望的操作温度范围内的各种温度上执行上述测试。此外，探针板156可以“燃烧”(burn in)。即，出现升高温度时，探针板156可反复与验证晶片501开始接触和不与之接触，这易于因潜在的机械缺点而使加速探针164失效。
很明显，可使用多个测试驱动器。可使用各种手段来选择使用的一个测试驱动器，如开关等等。或者，可在验证晶片501上形成多个“触点”503，每个连接到一个测试驱动器505。
如上所述，除了测试最近制造的探针板156外，本发明也可用于验证探针板156在使用探针板156测试半导体晶片期间的连续良好的操作。例如，测试100个半导体晶片的每一个之后，可使用验证晶片501来验证探针板156的连续完整性。如另一个例子，如果半导体晶片上相同位置的小片出现故障(这会指示探针板156有问题，而非晶片160的问题)，则可使用验证晶片501来重新测试探针板156。
本发明也可用于校准探针板156。图9示出探针板156校准的例子。示出测试驱动器505的通道901(1)、901(2)和901(3)。测试器通道901向探测器152发送和/或接收测试数据902。通常，有一个通道901用于探针板156上的每个探针164。图9中，在测试器通道901上生成具有特定模式的测试数据信号902，并反馈至校准电子装置906。校准电子装置906比较反馈的信号和与测试数据902具有相同模式的校准信号904。校准电子装置906调整测试器通道901(1)-901(N)中的可设定的延迟903(1)-903(N)，直到反馈信号与由信号发生器905生成的校准信号904匹配。然后，为每个测试器通道901重复这个过程，此后在每个测试器通道901内设定可调整的延迟，以便在一个测试器通道901内生成的测试数据902与在另一个测试器通道901内生成的测试数据同时到达探针164。这种校准方法也在于2000年12月29日提交的共同待决、共同分配的美国专利申请第09/752,839中论及，该专利通过引用结合在此。
如下所述，并在图10到图19中说明，有必要精确调整测试器151的通道901在探针164的顶点时的驱动和比较校准延迟，以便合计通过互连系统(图10中未标示)的时间延迟。首先调整驱动校准延迟，然后调整比较校准延迟。
图10以框图形式说明一种用于调整每个通道的驱动校准延迟的设备1050。驱动校准设备1050包括驻留在测试器151的测试头之内或之外的校准单元1052，和校准过程中代替后来测试的晶片160驻留在探测器150上的校准插入物1001。为了确定如何调整用于特定测试器通道901的驱动校准数据，主计算机1030向探测器152发信号，以放置校准插入物1004，以便校准插入物1004的上表面上的触点1056接触探针板156下侧上的特定探针164，该探针板156通常向处于测试的晶片160，或者，向验证晶片501的表面上的结合垫片传递通道的输出测试信号。
主计算机1030也对通道控制和定时单元1046编程，以便响应于系统CLOCK信号，产生重复的TEST信号模式。TEST信号在相继的脉冲之间有统一的周期，但较佳的是，对于TEST信号模式的每次重复，相继的TEST信号脉冲边缘之间的时间间隔并不统一，或是伪随机的。图11说明以周期间P毫微秒(十亿分之一秒)重复适合的伪随机TEST信号模式，但其中每个循环内的脉冲是不统一、伪随机的宽度和间隔。
主计算机1030也对参考信号发生器905(合适地，剩余的测试器通道)编程，以产生具有类似于TEST信号的模式的参考信号REF。如图11所示，校准插入物包括用于比较TEST和REF信号并产生输出的MATCH信号的比较电路1060。比较电路1060的MATCH输出指示TEST信号的幅度与REF信号的幅度匹配得如何好。当两个信号都高或都低时，MATCH信号是高的。当TEST信号和REF信号处于相反的状态时，MATCH信号是低的。可通过XOR门来实现比较电路1060，但较佳的是，作为模拟电路实现比较电路1060，例如，通过模拟乘法器，以便根据TEST信号幅度与REF信号幅度的匹配情况，MATCH信号幅度落在值的连续范围的任何地方。
尽管对通道901和参考信号发生器905编程，以响应于系统的CLOCK信号，产生具有类似模式的TEST和REF信号，但TEST和REF信号并不必须彼此同相地到达比较电路1060。两个信号之间的相位差异由信号路径长度和通道901和参考信号发生器905响应CLOCK信号的固有延迟的差异而产生的。控制和定时电路1046的可编程的驱动校准延迟903也影响TEST和REF信号之间的相位差异。校准单元1052处理MATCH信号，以提供TEST和REF信号之间的相位差异测量的交叉相关数据(CDATA)。主计算机1030通过反复调整到控制和定时电路1046的校准数据输入，来校准测试器通道901的驱动延迟903，直到CDATA指出TEST信号与REF信号同相。
图11到图13是说明用于TEST和REF之间三个不同的相位关系的MATCH信号种类(nature)的简化的定时示意图。实践中，TEST、REF和MATCH信号可以是嘈杂和抖动的，且有较少的图11到图13所示的陡峭边缘。图11、12和图13分别说明TEST信号落后REF信号3P/16、P/64和接近0毫微秒时产生的MATCH信号。注意，当TEST信号与REF信号接近同相时，MATCH信号经常较高而不是低。如图13所示，当TEST信号实际上与REF同相时，MATCH信号大多数时间很高，且只在信号转换期间暂时为低。即使当TEST信号与REF尽可能接近同相时，TEST和REF信号内的抖动和噪声将使它们以稍微不同的次数或速率转换。因此，MATCH在TEST和REF信号转换期间，会有一些负的峰值。
再次参考图10，校准单元1052包括对MATCH信号积分，以产生到A/D转换器1064是输入的积分器电路1062。A/D转换器1064把积分器1062的模拟输出转换为到计数器1068计时的寄存器1066的数字数据输入。在对控制和定时电路以及参考信号发生器905编程，以产生具有相同模式的TEST和REF信号后，主计算机重设计数器1068和积分器1062。积分器1062然后开始对MATCH信号积分，且其模拟输出的“交叉相关”信号CC的值开始增加，其平均速率与MATCH信号为高的TEST信号的每个周期P期间的时间量成比例。因此，TEST信号在相位上越接近REF信号，模拟的CC信号幅度就增加得越快。
当计数器1068已经对跨越大量TEST信号周期的许多CLOCK信号计数时，计数器向寄存器1066传递READY信号，告诉它加载A/D转换器1064的数字输出，该输出是与交叉相关信号CC的电流幅度成比例的值。主计算机1030也通过读取最后存储在寄存器1066内的交叉相关数据(CDATA)来响应READY信号。
图14图示地说明了主计算机1030读取的CDATA值和与REF信号的相位PHREF有关的TEST信号的相位PHTEST之间的关系。注意，当PHTEST接近PHREF时，CDATA快速增加到最大值。
图15图示地说明CDATA的值和主计算机1030写入测试器通道901的控制和定时电路中的可编程的驱动校准数据DDC的值之间的关系。主计算机1030反复调整驱动校准数据、重设校准单元1052、并接连多次要求校准单元1052的CDATA输出，以确定为CDATA到达最大值的特定的驱动校准延迟DDC。主计算机1030然后把驱动校准延迟903设定到那个级别。
主计算机1030然后发信号给探测器152，以在传递来自第二测试器通道901的TEST信号的探针164之下放置校准插入物1004的触点1056，并重复整个反复的校准过程，以确定使第二个测试器通道的TEST信号输入与REF信号同相的特定延迟。这就确保在测试期间，当第一和第二个通道的编程数据告诉相应的通道，以同时产生相对于某些CLOCK信号边缘的TEST信号边缘，这两个TEST信号边缘将同时到达各自探针164的顶点。通过重复用于所有测试器通道的驱动延迟校准过程，主计算机1030能确保所有通道901就它们的TEST信号边缘的定时彼此最接近地同步。
即使校准过程中的噪声和抖动会导致各个TEST和REF信号边缘的有关相位随机变化，上述校准方法也能最接近地协调通道的TEST信号边缘的定时。因为校准单元1052的CDATA输出代表TEST和REF信号之间在许多TEST信号循环上的平均相位关系，因噪声和抖动而引起的相位的微小变化可以自行抵消。
如上所述，校准过程中产生的TEST和REF信号脉冲不需要是伪随机的间隔和宽度，它们可以是具有统一脉冲间隔和宽度的简单周期性波形。然而，测试期间生成的TEST信号可有一个宽的频率范围，且向处于测试的IC传递TEST信号的信号路径的固有延迟是依赖于频率的。因此，使用伪随机间隔的IT是较佳的，因为伪随机脉冲频率的频谱比简单的周期性波形平坦得多。既然伪随机序列具有比简单的周期性波形具有更多的宽带信号，则驱动校准结果就是较少依赖于频率的。主计算机1030调整用于所有通道901的驱动校准数据，以便能最接近地协调通道的TEST信号定时之后，主计算机下一步是适当调整所有通道901的比较校准数据。当程序数据告诉控制和定时电路1046改变具有跟随测试循环开始的特定延迟的TEST信号的状态时，此时会发生TEST信号的状态变化。因此，控制和定时电路1046必须实际通知驱动器1040在更早的某时改变TEST信号的状态，以允许TEST信号波形的前端在测试循环期间的正确时间到达晶片160(未示出)上的测试垫片所需要的时间。如上所述，当主计算机1030已经为所有通道901调整了驱动校准数据时，则所有通道901将在对其编程进行调整的同时，向各自的测试垫片传递TEST信号边缘。
主计算机现在1030必须为每个通道901适当调整比较校准数据，该通道为FAIL信号采样使用与用于TEXT信号状态改变相同的相关定时。测试定时引用至测试垫片上发生的TEST和RESPONSE信号事件。因此，当测试程序数据指出通道901要确定RESPONSE信号是否在测试循环开始T毫微秒后与EXPECT数据匹配时，通道的捕获系统44必须在之后某一时间对FAIL信号实际采样，以允许RESPONSE信号从测试垫片传递到比较器42所要求的时间。这也允许比较器42和43以及获得系统44产生和采样FAIL信号所要求的时间。
由于所有通道的测试信号定时被适当校准，则主计算机1030调整每个通道的比较校准数据。如图16所示，校准插入物1054包括由导线1603链接的额外的一对垫片1601和1602。当以其探针164接触垫片1601和1602方式放置校准插入物1004时，导体1603链接两个通道，如通道901(1)和901(2)。因此，通道901(1)的TEST信号输出变成通道901(2)的RESPONSE信号输入。主计算机1030对测试器通道901(1)编程，以在测试循环开始T毫微秒后在TEST信号内产生边缘，并对通道901(2)编程，以在相同的测试循环开始T毫微秒后对进入该通道的RESPONSE信号采样。然后，如果适当调整测试器通道901(2)的比较校准延迟903(2)(见图10)，则FAIL信号的采样代表通道定时分辨率所允许的尽可能接近RESPONSE信号边缘的RESPONSE信号上的点的状态。
图17到图19说明比较校准过程中的CLOCK、TEST、FAIL和COMPARE信号之间的定时关系。当主计算机1030对测试器通道901(1)编程，以便它通过在时间T2向垫片70发送TEST信号来响应在时间T1到达的每个CLOCK信号边缘时，其中T2-T1＝T毫微秒，FAIL信号在跟随CLOCK信号边缘的时间T3时变化(图17)。延迟T2-T1和T3-T1是固定的，且在比较校准过程中不会改变。当主计算机1030也对通道901(2)编程，以便通道具有N个可编程的COMPRE信号延迟DCD时，COMPARE信号的总延迟T4-T1为DCD和控制和定时电路1046的固有延迟和校准延迟之和。无论何时由接收通道901(2)产生的经采样的FAIL数据指出COMPARE的信号边缘跟随FAIL的边缘，如图17所示，主计算机1030递减通道901(2)的比较校准延迟DCD，以推进COMPARE的信号边缘。相反，无论何时由接收通道901(2)产生的经采样的FAIL数据指出COMPARE的信号边缘超过FAIL的边缘，如图18所示，主计算机1030递增通道901(2)的比较校准延迟DCD，以延迟COMPARE的信号边缘。当COMPARE的信号边缘在图19所示的时间T3时尽可能与FAIL的信号边缘相符时，用于接收通道901的比较校准过程终止。
校准插入物1004适当包括类似于排列的触点1601和1602的其他内部连接的触点，以允许每个其他测试器通道901(1)和901(3)-901(N)接收另一个通道的TEST信号输出，以便主计算机1030能使用相似的程序来适当调整它们的比较校准数据。
本领域的技术人员可以理解，其中可以做出各种形式和细节方面的变化，而不会脱离附加的权利要求中所限定的本发明的精神和范围。因此，本发明的广度和范围不应被上述任何示例性的实施例所限制，而只应根据下面的权利要求及其等价物所限定。

Claims (28)

1.一种测试探针板的方法，该方法包含以下步骤：
在验证晶片上的探测器内放置探针板；
使探针板与验证晶片上的接触区域接触，该验证晶片包括围绕接触区域的短路板；
通过接触区域向探针板发送测试信号；以及
通过验证晶片从探针板接收响应信号。
2.如权利要求1所述的方法，进一步包括通过附于验证晶片的电缆接收响应信号的步骤。
3.如权利要求1所述的方法，进一步包括在验证晶片与探针板接触时，通过验证晶片连续发送测试信号，以便测量探针板上的探针的高度的步骤。
4.如权利要求1所述的方法，进一步包括在测试信号发生器和探针板之间的信号路径上执行连续性测试的步骤。
5.如权利要求4所述的方法，进一步包括使用时域反射计TDR，以执行连续性测试的步骤。
6.如权利要求4所述的方法，进一步包括使用频域反射计FDR，以执行连续性测试的步骤。
7.如权利要求1所述的方法，进一步包括确定发送测试信号的测试信号发生器和探针板之间的信号路径的阻抗的步骤。
8.如权利要求1所述的方法，进一步包括测试探针板内的泄漏电流的步骤。
9.如权利要求1所述的方法，进一步包括步骤：通过集合探针板和验证晶片来测量探针板的平面性，直到探针板的探针与验证晶片接触；以及沿垂直于验证晶片的方向，测量验证晶片的位置。
10.如权利要求1所述的方法，进一步包括验证探针板的探针的位置的步骤。
11.如权利要求1所述的方法，进一步包括以下步骤：
在探针板与接触区域接触期间，使探针板与验证晶片上的多个接触区域接触；
通过验证晶片上的接触区域向探针板发送测试信号；以及
从探针板接收响应信号。
12.一种测试探针板的方法，该方法包含以下步骤：
在空白晶片上的探测器内放置具有探针的探针板；
使探针板与空白晶片接触；
通过在X、Y平面内移动空白晶片，用探针在空白晶片上作出擦痕；以及
检查空白晶片上的擦痕，以确定探针的位置。
13.一种测试探针板的方法，该方法包含以下步骤：
在探测器内放置验证晶片，该验证晶片具有接触区域、围绕该接触区域的短路板、以及到测试器的电气连接；
在验证晶片上的探测器内放置探针；
使探针板与接触区域接触；
在测试器内生成测试信号；
通过接触区域向探针板发送测试信号；以及
通过电气连接从探针板接收响应信号。
14.如权利要求13所述的方法，其特征在于，所述电气连接包括附于验证晶片的电缆。
15.如权利要求13所述的方法，进一步包括当使验证晶片与探针板，连续通过验证晶片发送测试信号，以便测量探针板上探针高度的步骤。
16.如权利要求13所述的方法，进一步包括在测试信号发生器和探针板之间的信号路径上执行连续性测试的步骤。
17.如权利要求16所述的方法，进一步包括使用时域反射计TDR，以执行连续性测试的步骤。
18.如权利要求16所述的方法，进一步包括使用频域反射计FDR，以执行连续性测试的步骤。
19.如权利要求13所述的方法，进一步包括确定发送测试信号的测试信号发生器和探针板之间的信号路径的阻抗的步骤。
20.如权利要求13所述的方法，进一步包括测试探针板内的泄漏电流的步骤。
21.如权利要求13所述的方法，进一步包括步骤：通过集合探针板和验证晶片来测量探针板的平面性，直到探针板的探针与验证晶片接触；以及沿垂直于验证晶片的方向，测量验证晶片的位置。
22.如权利要求13所述的方法，进一步包括验证探针板的探针的位置的步骤。
23.如权利要求13所述的方法，进一步包括以下步骤：
在探针板与接触区域接触期间，使探针板与验证晶片上的多个接触区域接触；
通过验证晶片上的接触区域向探针板发送测试信号；以及
从探针板接收响应信号。
24.一种用于测试探针板的系统，该系统包含：
包括用于至少以垂直方向移动验证晶片的装置的探测器；
放置在用于移动的所述装置上并具有由短路板围绕的接触区域的验证晶片；
从接触区域到测试信号发生器的电气连接，
其中测试信号发生器生成的信号发送给处于测试中的探针板上的探针。
25.如权利要求24所述的系统，其特征在于，所述验证晶片包括由短路板围绕的多个接触面积，用于测试处于测试的探针板上的多个探针。
26.如权利要求24所述的系统，其特征在于，所述电气连接是同轴电缆和柔性电缆的一种。
27.如权利要求24所述的系统，其特征在于，所述测试发生器包括时域反射计设备。
28.如权利要求24所述的系统，其特征在于，所述测试发生器包括频域反射计设备。
CNB2004800191304A 2003-07-01 2004-06-30 用于电机测试和确认探针板的设备和方法 Expired - Fee Related CN100483142C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/612,235 2003-07-01
US10/612,235 US6911814B2 (en) 2003-07-01 2003-07-01 Apparatus and method for electromechanical testing and validation of probe cards

Publications (2)

Publication Number Publication Date
CN1816751A true CN1816751A (zh) 2006-08-09
CN100483142C CN100483142C (zh) 2009-04-29

Family

ID=34062353

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004800191304A Expired - Fee Related CN100483142C (zh) 2003-07-01 2004-06-30 用于电机测试和确认探针板的设备和方法

Country Status (8)

Country Link
US (1) US6911814B2 (zh)
EP (1) EP1642145B1 (zh)
JP (1) JP2007524837A (zh)
KR (2) KR100915436B1 (zh)
CN (1) CN100483142C (zh)
DE (1) DE602004017003D1 (zh)
TW (1) TWI332577B (zh)
WO (1) WO2005005996A2 (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102062847A (zh) * 2010-11-08 2011-05-18 上海集成电路研发中心有限公司 半导体参数测量系统的检测方法
US7956628B2 (en) 2006-11-03 2011-06-07 International Business Machines Corporation Chip-based prober for high frequency measurements and methods of measuring
CN102156271A (zh) * 2011-03-15 2011-08-17 上海宏力半导体制造有限公司 半导体参数测量系统的检测方法
CN102403642A (zh) * 2010-09-07 2012-04-04 株式会社友华 连接器连接用检查夹具
CN103197245A (zh) * 2013-03-29 2013-07-10 苏州汇川技术有限公司 伺服电机定子检测装置及工艺
CN104280651A (zh) * 2013-07-10 2015-01-14 晶豪科技股份有限公司 测试系统以及半导体元件
CN104297609A (zh) * 2013-07-19 2015-01-21 瑞昱半导体股份有限公司 判断第一接脚与第二接脚连接状态的检测电路与检测方法
CN105319526A (zh) * 2009-09-30 2016-02-10 特克特朗尼克公司 减小被测设备的探针负载的信号采集系统
CN108872917A (zh) * 2018-06-28 2018-11-23 北京铂阳顶荣光伏科技有限公司 一种用于探针接触类测试设备的测试装置
TWI661206B (zh) * 2018-01-19 2019-06-01 新加坡商美亞國際電子有限公司 測試用電路板
CN110634840A (zh) * 2019-09-24 2019-12-31 京东方科技集团股份有限公司 检测基板及其制备方法、检测装置和检测方法

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5914613A (en) 1996-08-08 1999-06-22 Cascade Microtech, Inc. Membrane probing system with local contact scrub
US6256882B1 (en) 1998-07-14 2001-07-10 Cascade Microtech, Inc. Membrane probing system
DE20114544U1 (de) 2000-12-04 2002-02-21 Cascade Microtech, Inc., Beaverton, Oreg. Wafersonde
AU2002327490A1 (en) 2001-08-21 2003-06-30 Cascade Microtech, Inc. Membrane probing system
US8466703B2 (en) * 2003-03-14 2013-06-18 Rudolph Technologies, Inc. Probe card analysis system and method
US7057404B2 (en) 2003-05-23 2006-06-06 Sharp Laboratories Of America, Inc. Shielded probe for testing a device under test
DE10330043B4 (de) * 2003-06-30 2007-09-27 Infineon Technologies Ag System und Kalibrierverfahren
DE10333101B4 (de) * 2003-07-21 2008-05-21 Qimonda Ag Kalibrierungseinrichtung für die Kalibrierung eines Testerkanals einer Testereinrichtung, Testersystem und Verfahren zum Kalibrieren eines Testerkanals
JP2007517231A (ja) 2003-12-24 2007-06-28 カスケード マイクロテック インコーポレイテッド アクティブ・ウェハプローブ
US7595629B2 (en) * 2004-07-09 2009-09-29 Formfactor, Inc. Method and apparatus for calibrating and/or deskewing communications channels
KR20070058522A (ko) 2004-09-13 2007-06-08 캐스케이드 마이크로테크 인코포레이티드 양측 프루빙 구조
US7525302B2 (en) * 2005-01-31 2009-04-28 Formfactor, Inc. Method of estimating channel bandwidth from a time domain reflectometer (TDR) measurement using rise time and maximum slope
US7656172B2 (en) 2005-01-31 2010-02-02 Cascade Microtech, Inc. System for testing semiconductors
US7535247B2 (en) 2005-01-31 2009-05-19 Cascade Microtech, Inc. Interface for testing semiconductors
US7362116B1 (en) 2005-11-09 2008-04-22 Electroglas, Inc. Method for probing impact sensitive and thin layered substrate
KR100805833B1 (ko) * 2006-01-24 2008-02-21 삼성전자주식회사 반도체 테스트 장비의 고장을 검출하기 위한 테스트 장치및 방법
US7355423B2 (en) 2006-05-24 2008-04-08 Micron Technology, Inc. Method for optimizing probe card design
US7764072B2 (en) 2006-06-12 2010-07-27 Cascade Microtech, Inc. Differential signal probing system
US7723999B2 (en) 2006-06-12 2010-05-25 Cascade Microtech, Inc. Calibration structures for differential signal probing
US7403028B2 (en) 2006-06-12 2008-07-22 Cascade Microtech, Inc. Test structure and probe for differential signals
KR100736680B1 (ko) * 2006-08-10 2007-07-06 주식회사 유니테스트 반도체 소자 테스트 장치의 캘리브레이션 방법
US20080088330A1 (en) * 2006-09-11 2008-04-17 Zhiming Mei Nonconductive substrate with imbedded conductive pin(s) for contacting probe(s)
TW200825440A (en) * 2006-10-10 2008-06-16 Advantest Corp Calibration equipment, contact determination method and semiconductor testing device
US20080100323A1 (en) * 2006-10-25 2008-05-01 Silicon Test Systems, Inc. Low cost, high pin count, wafer sort automated test equipment (ate) device under test (dut) interface for testing electronic devices in high parallelism
KR101516828B1 (ko) * 2006-12-19 2015-05-07 루돌프 테크놀로지스 인코퍼레이티드 프로브 카드 분석 시스템 및 방법
US7876114B2 (en) 2007-08-08 2011-01-25 Cascade Microtech, Inc. Differential waveguide probe
US7888957B2 (en) 2008-10-06 2011-02-15 Cascade Microtech, Inc. Probing apparatus with impedance optimized interface
DE202008013982U1 (de) * 2008-10-20 2009-01-08 Rosenberger Hochfrequenztechnik Gmbh & Co. Kg Messsystem zum Bestimmen von Streuparametern
US8410806B2 (en) 2008-11-21 2013-04-02 Cascade Microtech, Inc. Replaceable coupon for a probing apparatus
KR20130000213A (ko) 2011-06-22 2013-01-02 삼성전자주식회사 반도체 장치 및 그 검사 방법
US8525168B2 (en) * 2011-07-11 2013-09-03 International Business Machines Corporation Integrated circuit (IC) test probe
US8952711B2 (en) * 2011-10-20 2015-02-10 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for probing semiconductor wafers
US20140084956A1 (en) * 2012-09-21 2014-03-27 Dennis Glenn L. Surell Probe head test fixture and method of using the same
KR102066155B1 (ko) * 2013-03-08 2020-01-14 삼성전자주식회사 프로빙 방법, 이를 수행하기 위한 프로브 카드 및 프로브 카드를 포함하는 프로빙 장치
US9417308B2 (en) 2013-07-03 2016-08-16 Stichting Continuiteit Beijert Engineering Apparatus and method for inspecting pins on a probe card
US10451652B2 (en) * 2014-07-16 2019-10-22 Teradyne, Inc. Coaxial structure for transmission of signals in test equipment
CN104101855A (zh) * 2014-07-24 2014-10-15 上海华力微电子有限公司 监控探针卡漏电的方法及探针卡漏电监控系统
KR101650729B1 (ko) * 2014-10-15 2016-08-24 주식회사 에스에이치엘 프로브 카드 검사용 테스트 헤드
KR101665332B1 (ko) * 2014-10-24 2016-10-12 주식회사 에스에이치엘 프로브 카드 검사용 테스트 헤드
US9952254B1 (en) 2014-11-13 2018-04-24 National Technology & Engineering Solutions Of Sandia, Llc Grips for testing of electrical characteristics of a specimen under a mechanical load
US9577770B2 (en) * 2015-05-08 2017-02-21 APS Soutions GmbH Method for analyzing the RF performance of a probe card, detector assembly and system for analyzing the RF performance of a probe card
US10768206B2 (en) * 2015-06-24 2020-09-08 Integrated Technology Corporation Loop-back probe test and verification method
US10816631B2 (en) * 2018-03-29 2020-10-27 Rohde & Schwarz Gmbh & Co. Kg Probe correction system and method
TWI732326B (zh) * 2019-10-29 2021-07-01 華邦電子股份有限公司 短路探針卡、晶圓測試系統以及晶圓測試系統的故障原因檢測方法
TWI741856B (zh) * 2020-10-27 2021-10-01 鴻勁精密股份有限公司 作業裝置及其應用之作業設備
EP4314847A1 (en) * 2021-03-23 2024-02-07 Nielson Scientific, LLC Cryogenic probe card
CN114814527A (zh) * 2022-03-29 2022-07-29 全讯射频科技(无锡)有限公司 一种射频滤波器高精度测试装置和测试补偿方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01318245A (ja) * 1988-06-20 1989-12-22 Nec Corp プローブカード検査用治具
US4918374A (en) * 1988-10-05 1990-04-17 Applied Precision, Inc. Method and apparatus for inspecting integrated circuit probe cards
JP2944056B2 (ja) * 1990-08-06 1999-08-30 東京エレクトロン株式会社 電気回路測定用探針の接触検知装置及びこの接触検知装置を用いた電気回路測定装置
JPH0541419A (ja) * 1991-08-05 1993-02-19 Matsushita Electron Corp 検査装置の評価方法
JPH06181246A (ja) * 1992-12-14 1994-06-28 Tokyo Electron Yamanashi Kk プローブ装置
US5561377A (en) * 1995-04-14 1996-10-01 Cascade Microtech, Inc. System for evaluating probing networks
DE19817763C2 (de) * 1998-04-21 2001-02-15 Texas Instruments Deutschland Verfahren zum Kalibrieren einer Meßvorrichtung
US6239590B1 (en) * 1998-05-26 2001-05-29 Micron Technology, Inc. Calibration target for calibrating semiconductor wafer test systems
US6414477B1 (en) * 1999-06-07 2002-07-02 Applied Precision, Inc. Method for optimizing probe card analysis and scrub mark analysis data
KR100301060B1 (ko) * 1999-07-22 2001-11-01 윤종용 웨이퍼 프로빙 장비 및 이를 이용한 웨이퍼 검사용 니들 교정방법
US6622103B1 (en) * 2000-06-20 2003-09-16 Formfactor, Inc. System for calibrating timing of an integrated circuit wafer tester
DE10141025B4 (de) * 2001-08-22 2007-05-24 Infineon Technologies Ag Verfahren zum Testen von Wafern unter Verwendung eines Kalibrierwafers und zugehöriger Kalibriewafer

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7956628B2 (en) 2006-11-03 2011-06-07 International Business Machines Corporation Chip-based prober for high frequency measurements and methods of measuring
CN105319526B (zh) * 2009-09-30 2018-06-22 特克特朗尼克公司 减小被测设备的探针负载的信号采集系统
CN105319526A (zh) * 2009-09-30 2016-02-10 特克特朗尼克公司 减小被测设备的探针负载的信号采集系统
US9063195B2 (en) 2010-09-07 2015-06-23 Yokowo Co., Ltd. Inspecting jig
CN102403642A (zh) * 2010-09-07 2012-04-04 株式会社友华 连接器连接用检查夹具
CN102403642B (zh) * 2010-09-07 2015-06-24 株式会社友华 连接器连接用检查夹具
CN102062847B (zh) * 2010-11-08 2016-04-27 上海集成电路研发中心有限公司 半导体参数测量系统的检测方法
CN102062847A (zh) * 2010-11-08 2011-05-18 上海集成电路研发中心有限公司 半导体参数测量系统的检测方法
CN102156271B (zh) * 2011-03-15 2015-11-04 上海华虹宏力半导体制造有限公司 半导体参数测量系统的检测方法
CN102156271A (zh) * 2011-03-15 2011-08-17 上海宏力半导体制造有限公司 半导体参数测量系统的检测方法
CN103197245B (zh) * 2013-03-29 2015-07-15 苏州汇川技术有限公司 伺服电机定子检测装置及工艺
CN103197245A (zh) * 2013-03-29 2013-07-10 苏州汇川技术有限公司 伺服电机定子检测装置及工艺
CN104280651A (zh) * 2013-07-10 2015-01-14 晶豪科技股份有限公司 测试系统以及半导体元件
CN104297609A (zh) * 2013-07-19 2015-01-21 瑞昱半导体股份有限公司 判断第一接脚与第二接脚连接状态的检测电路与检测方法
CN104297609B (zh) * 2013-07-19 2017-05-24 瑞昱半导体股份有限公司 判断第一接脚与第二接脚连接状态的检测电路与检测方法
TWI661206B (zh) * 2018-01-19 2019-06-01 新加坡商美亞國際電子有限公司 測試用電路板
CN108872917A (zh) * 2018-06-28 2018-11-23 北京铂阳顶荣光伏科技有限公司 一种用于探针接触类测试设备的测试装置
CN110634840A (zh) * 2019-09-24 2019-12-31 京东方科技集团股份有限公司 检测基板及其制备方法、检测装置和检测方法
US11398590B2 (en) 2019-09-24 2022-07-26 Boe Technology Group Co, Ltd. Detection substrate, preparation method thereof, detection device and detection method

Also Published As

Publication number Publication date
WO2005005996A3 (en) 2005-02-24
TW200516256A (en) 2005-05-16
WO2005005996A2 (en) 2005-01-20
KR100915436B1 (ko) 2009-09-03
KR100919882B1 (ko) 2009-09-30
CN100483142C (zh) 2009-04-29
US20050017708A1 (en) 2005-01-27
JP2007524837A (ja) 2007-08-30
EP1642145A2 (en) 2006-04-05
KR20090045418A (ko) 2009-05-07
US6911814B2 (en) 2005-06-28
DE602004017003D1 (de) 2008-11-20
EP1642145A4 (en) 2006-08-09
TWI332577B (en) 2010-11-01
KR20060084362A (ko) 2006-07-24
EP1642145B1 (en) 2008-10-08

Similar Documents

Publication Publication Date Title
CN100483142C (zh) 用于电机测试和确认探针板的设备和方法
US8531202B2 (en) Probe card test apparatus and method
JPH10335395A (ja) プローブカードの接触位置検出方法
JP4272726B2 (ja) Ｉｃ試験方法及び装置
CN101634962B (zh) Pci 接口测试卡
CN101048780A (zh) 用于校准和/或校直通信信道的方法和装置
CN101551431A (zh) 电子元件的检测系统及其方法
CN101932943B (zh) 半导体器件测试系统
TWI416141B (zh) 電路板測試系統及方法
CN1719275A (zh) 用于测试装置的平行校准系统
CN111487523B (zh) 用于搭载ic测试仪的霍尔传感器测试方法
CN107345986B (zh) 一种去嵌入方式的阻抗测试方法
US6734681B2 (en) Apparatus and methods for testing circuit boards
JP2010237099A (ja) ノイズ評価方法及びノイズ評価システム
US20080125998A1 (en) Calibration device
US20100018286A1 (en) Calibration apparatus, contact judging method and semiconductor testing apparatus
TWI439707B (zh) Inspection equipment for components, inspection system of components and inspection methods of components
JP2008185444A (ja) プリント基板検査装置
JP2005517153A (ja) 回路ボードをテストする装置および方法
US6445172B1 (en) Wafer probing system and method of calibrating wafer probing needle using the same
JP2000321325A (ja) Ｉｃ試験装置のコンタクトボード及びこれに接触動作するロボットの位置合わせ方法
CN112858870A (zh) 全区域影像测试方法与架构
TWI580980B (zh) 半導體測試裝置的電力長度測定方法、校準晶圓的導電性區域的方法
CN117970073A (zh) 一种基于测试机的指令执行方法
CN118362958A (zh) 探针检测装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090429

Termination date: 20100630