CN1800432A - 掩模成膜方法，掩模 - Google Patents

掩模成膜方法，掩模 Download PDF

Info

Publication number
CN1800432A
CN1800432A CNA2005101378649A CN200510137864A CN1800432A CN 1800432 A CN1800432 A CN 1800432A CN A2005101378649 A CNA2005101378649 A CN A2005101378649A CN 200510137864 A CN200510137864 A CN 200510137864A CN 1800432 A CN1800432 A CN 1800432A
Authority
CN
China
Prior art keywords
substrate
mentioned
mask
film deposition
parts
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005101378649A
Other languages
English (en)
Other versions
CN100482851C (zh
Inventor
四谷真一
小枝周史
桑原贵之
池原忠好
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1800432A publication Critical patent/CN1800432A/zh
Application granted granted Critical
Publication of CN100482851C publication Critical patent/CN100482851C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/10—Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C23C14/042—Coating on selected surface areas, e.g. using masks using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/12—Organic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/166—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using selective deposition, e.g. using a mask
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physical Vapour Deposition (AREA)
  • Electroluminescent Light Sources (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)

Abstract

提供一种能够防止并抑制掩模中的弯曲的产生，而且能够容易地进行高精度的蒸镀等掩模成膜的成膜方法。本发明的成膜方法是通过掩模(1)在被成膜基板(4)上形成膜图案的成膜方法，其特征在于，从成膜材料的供给源(12)侧依次配设有上述掩模(1)、上述被成膜基板(4)、和与该被成膜基板(4)的接面平坦的第(1)部件(5)，并将上述掩模(1)和上述第(1)部件(4)边磁力吸引边进行掩模成膜。

Description

掩模成膜方法，掩模
技术领域
本发明涉及一种掩模成膜方法及掩模，特别涉及一种适合于根据蒸镀的成膜的成膜方法及掩模。
背景技术
在用于TV用显示器等的大型的全彩色有机电致发光(EL)面板的制造中，需要非常精密的蒸镀掩模，并且需要将其蒸镀掩模和被蒸镀基板非常精密地对位。但是，一直以来进行的全彩色有机EL面板的作成中，使用通过极薄的电铸制造了的金属掩模，但是金属掩模非常薄而容易产生弯曲，因此施加张力与掩模保持框接合而被使用，但是，由于根据在施加张力时所产生的塑性变形的掩模的尺寸甚大，因此很难制造高精度的掩模。因此，可以利用金属掩模来制造的全彩色有机EL面板的大小只限于目前的20英寸左右。
为了解决上述问题，研究一种利用基板的强度和平坦性非常高的硅晶片的技术。另外，在例如专利文献1中公开了在硅基板本身没有大型基板，因此为了得到与大型基板对应的蒸镀掩模，将硅掩模精密定位粘贴在大型框上的方法。
专利文献1：特开2001-237073号公报
但是，掩模也随着其大小变大而变重，通过自重有可能产生弯曲。因此即使在掩模中定位基板，也由弯曲为起因而会产生间隙，有可能无法进行正确的图案形成。
发明内容
因此，本发明的目的在于提供一种能够防止并抑制如上所述的掩模中的弯曲的产生，而且能够容易进行高精度的蒸镀等的成膜的掩模成膜方法和掩模。
为了解决上述问题，本发明的成膜方法是通过掩模在被成膜基板上形成膜图案的成膜方法，其特征在于，从成膜材料的供给源侧开始依次配设有上述掩模、上述被成膜基板、和与该被成膜基板的接面平坦的第1部件，并将上述掩模和上述第1部件边磁力吸引边进行成膜。此外，在这里，除了第1部件以外，无需存在其他的部件。
根据这样的成膜方法，通过将掩模和第1部件磁力吸引，在被成膜基板或掩模中不容易产生翘曲或弯曲，其结果，即使在被成膜基板超过1m×1m的大型基板的情况下，成膜高精度的模图案也变为可能。
上述掩模具有：具有开口部的基础基板、和形成在该基础基板上并具有开口图案的单晶硅基板，上述基础基板和上述单晶硅基板相互定位得使上述开口图案位于上述开口部内，并可在上述基础基板的非开口部上设置永久磁石或强磁性体而成。由此，通过在基础基板的非开口部设置永久磁石或强磁性体，在与第1部件间能够磁力吸引。此外，在这种情况下，也在第1部件优选设置强磁体或永久磁石。
在本发明的掩模成膜方法中，特别是在将上述供给源配设在上述被成膜基板的下方并进行成膜的情况下，能够采取以下的方式。即，将上述掩模载置在第2部件上，在该掩模上将上述被成膜基板保持为规定间隔并定位后，粘接该掩模和被成形基板，同时在上述被成膜基板上配设上述第1部件，从该第1部件通过磁石吸引上述掩模后，以将上述掩模、上述被成膜基板、上述第1部件、及上述磁石作为一体的状态下，可从上述供给源供给成膜材料。
另外，在本发明的成膜方法中，在将上述供给源配设在上述被成膜基板的上方并进行成膜的情况下，能够采取以下的方式。即，将上述被成膜基板载置在具备电磁石的结构的第1部件上，在该被成膜基板上将上述掩模保持为规定间隔并定位后，密接该被成形基板和掩模，同时使设置在上述第1部件上的电磁石作动而吸引上述掩模后，以将上述掩模、上述被成膜基板、及上述第1部件作为一体的状态下，可从上述供给源供给成膜材料。
即使在如上所述的向上方的成膜或向下方的成膜的任一的情况下，也能够简单地进行高精度的成膜。
接着，对于上述被成膜基板的上述掩模的对位可通过静电方式或真空方式保持该被成膜基板而进行。由此能适于保持被蒸镀基板，能够进行用于对位的微小移动。
接着，为了解决上述问题，本发明的掩模具有：具有开口部的基础基板、和被形成在该基础基板上并具有开口图案的单晶硅基板，上述基础基板和上述单晶硅基板相互对位得使上述开口图案位于上述开口部内，在上述基础基板的非开口部可设有永久磁石或强磁性体。根据这样的掩模，即使在被蒸镀基板超过1m×1m的大型基板的情况下，成膜高精度的模图案也变为可能。
此外，本发明的成膜方法及掩模，可以在例如制造有机电致发光装置时采用。具体地讲，在将有机电致发光层在每象素上图案形成时，根据利用该掩模的成膜方法，能够提高该有机电致发光装置的可靠性。另外，除了有机电致发光装置以外，也可以应用在例如液晶显示器的电路配线形成。
附图说明
图1是表示利用在本实施方式的蒸镀方法的室(chamber)的构成的模式图。
图2是表示本实施方式的蒸镀方法的工序的模式图。
图3是接着图2，表示本实施方式的蒸镀方法的一工序的模式图。
图4是接着图3，表示本实施方式的蒸镀方法的一工序的模式图。
图5是接着图4，表示本实施方式的蒸镀方法的一工序的模式图。
图6是接着图5，表示本实施方式的蒸镀方法的一工序的模式图。
图7是接着图6，表示本实施方式的蒸镀方法的一工序的模式图。
图8是接着图7，表示本实施方式的蒸镀方法的一工序的模式图。
图9是接着图8，表示本实施方式的蒸镀方法的一工序的模式图。
图10是接着图9，表示本实施方式的蒸镀方法的一工序的模式图。
图11是表示在不同的实施方式的蒸镀方法中使用的室的构成的模式图。
图12是表示本实施方式的蒸镀方法的一工序的模式图。
图13是接着图12，表示本实施方式的蒸镀方法的一工序的模式图。
图14是接着图13，表示本实施方式的蒸镀方法的一工序的模式图。
图15是接着图14，表示本实施方式的蒸镀方法的一工序的模式图。
图16是接着图15，表示本实施方式的蒸镀方法的一工序的模式图。
图17是接着图16，表示本实施方式的蒸镀方法的一工序的模式图。
图18是表示在下方蒸镀法中使用的室的构成的模式图。
图中：1-掩模，4-被蒸镀基板，5-夹盘(第1部件)，12-蒸镀源(供给源)。
具体实施方式
下面，对本发明的成膜方法及掩模，涉及其实施方式的蒸镀方法及蒸镀掩模参照图1～图10进行说明。图1是表示利用在本实施方式的蒸镀方法中的定位(alignment)用的室的模式图，图2～图10是表示本实施方式的蒸镀方法的工序的模式图。在图1中所示的室10是进行蒸镀用的掩模1和被蒸镀基板4的定位的室10，蒸镀在其他室11(参照图6)中进行。在这里进行的蒸镀方法，从蒸镀源12(参照图6)向上方喷出蒸镀材料，对处于蒸镀源12(参照图6)的上方的被蒸镀基板4，将蒸镀材料以规定图案来进行成膜。
掩模1由具有：具有开口部20的基础基板2、和具有与成膜图案对应的开口图案30的单晶硅基板3相互粘贴的构成，将单晶硅基板3精密地定位使开口图案30容纳在基础基板2的开口部20内。基础基板2由玻璃构成，在基础基板2的非开口部(梁部)21上形成有孔22，在该孔22内填充铁片(永久磁石或强磁性体)23。
掩模1被装载在可向X-Y-θ方向移动的下平台(第2部件)9上。下平台9是非磁性的平台，其表面(与掩模1的接面)被作成平坦度为10μm～100μm(例如30μm)的平坦面。
另外，被蒸镀基板4从附着蒸镀物的面的反对侧(背面侧)通过夹盘(第1部件)5被保持。在本实施方式中使用的夹盘5具有以静电来可以夹住被蒸镀基板4的结构。此外，与夹盘5的被蒸镀基板4的接面被施加研磨处理，被作成平坦度为10μm～100μm(例如30μm)的平坦面。
另外，在夹盘5的背面配设有附设了永久磁石6的磁石平板7，通过这些向上下滑动，能够控制在与具备在掩模1的基础基板2的铁片23之间产生的磁力(吸附力)。此外，在室10的上方至少配置有2台CCD摄像机8，通过窥窗81可以进行掩模和被蒸镀基板4的定位。
接着，对本实施方式的蒸镀顺序进行说明。
首先，在室10内，如图2所示，通过夹盘5吸附保持被蒸镀基板4。一直持续着这样的吸附保持，直接如图3所示那样以室10的上方的CCD摄像机8来将夹盘5下降到使被形成在掩模1的定位标记(略图示)和被形成在蒸镀基板4上的定位标记(略图示)同时明确地看得见的位置为止。由此，以将夹盘5下降的状态下，将下平台9向X-Y-θ方向适当位置调整而进行定位后，平静地密接被蒸镀基板4和掩模1。
接着，将被蒸镀基板4和夹盘5和掩模4的四角紧紧夹住使各部件不能动，同时将夹盘5作成非作动状态，其后，如图4所示，下降具备永久磁石6的磁石平板7。由此，在内装在掩模1的铁片23和永久磁石6之间产生很大的吸引力，掩模1被吸附在夹盘5中。
接着，将如此的掩模1、被蒸镀基板4、夹盘5、及磁石平板7为一体化的单元100，如图5所示那样从下平台9离开，输送到图6所示的蒸镀室11中。
在蒸镀室11内，以在蒸镀源12的上方配置有单元100的状态下进行蒸镀。在蒸镀时，由于掩模1通过磁力被吸引在夹盘5侧，因此，不会因自重而产生弯曲，而且紧紧地密接在被蒸镀基板4上。从而，能够非常高精度地进行掩模蒸镀。
在如上所述的蒸镀室11内的蒸镀结束后，将单元100从蒸镀室11再一次输送到室10中。再输送后，如图7所示，将单元100载置在下平台9之后，上升磁石平板7，去除磁力，同时作动夹盘5的静电吸引。
并且，如图9所示，将吸引被蒸镀基板4的夹盘5上升，其后，如图10所示，解除夹盘5的静电吸引，通过由未图示的输送臂保持被蒸镀基板4而从室10搬出，蒸镀工序结束。
根据以上的蒸镀方法，由于从蒸镀源12侧依次配设有掩模1、被蒸镀基板4、与该被蒸镀基板4的接面为平坦的夹盘5，将掩模1和夹盘5磁力吸引并进行蒸镀，因此，特别是在被蒸镀基板4大型化的情况下，也能够防止并抑制在被蒸镀基板4或掩模中所产生的翘曲或弯曲。其结果，对大型基板容易地进行高精度的掩模蒸镀变为可能。
(其他实施方式)
接着，有关本发明的成膜方法及掩模，参照图11～图17说明其他实施方式。图11是表示在本实施方式的蒸镀方法中使用的定位用的室的模式图，图12～图17是表示本实施方式的蒸镀方法的工序的模式图。
图11中所示的室10是进行蒸镀用的掩模1和被蒸镀基板4的定位的室，蒸镀在其他室11(参照图17)中进行。在这里进行的蒸镀方法是从蒸镀源12(参照图17)向上方喷出蒸镀材料，并对位于蒸镀源12(参照图17)的上方的被蒸镀基板4以规定图案来成膜蒸镀材料的方法。
掩模1具有：具有开口部20的基础基板2、和具有与成膜图案对应的开口图案30的单晶硅基板3相互粘贴的构成，将单晶硅基板3精密地定位，使开口图案30容纳在基础基板2的开口部20内。基础基板2由玻璃构成，在基础基板2的非开口部(梁部)21上形成有孔22，在该孔22内填充有铁片(永久磁石或强磁性体)23。
掩模1被装载在可向X-Y-θ移动的下平台9上。下平台9是非磁性的平台，其表面(与掩模1的接面)被作成平坦度为10μm～100μm(例如30μm)的平坦面。
另外，被蒸镀基板4从附着蒸镀物的面的反对侧(背面侧)通过夹盘50保持着。在本实施方式中使用的夹盘50具有以真空吸引力来可以夹住被蒸镀基板4的结构，该室10内的基板输送及定位操作在氮气中进行。此外，对与夹盘50的被蒸镀基板4的接面施加研磨处理，作成平坦度为10μm～100μm(例如30μm)的平坦面。
另外，在夹盘50的背面配设有附设了永久磁石6的磁石平板7，通过这些向上下滑动，能够控制在与具备在掩模1的基础基板2的铁片23之间产生的磁力(吸附力)。此外，在室10的上方至少配置有2台CCD摄像机8，通过窥窗81可以进行掩模和被蒸镀基板4的定位。
接着，对本实施方式的蒸镀顺序进行说明。
首先，在室10内，如图12所示，通过夹盘50吸附保持被蒸镀基板4。一直持续着这样的吸附保持，直接以位于室10的上方的CCD摄像机8来将夹盘50下降到使形成在掩模1的定位标记(略图示)和形成在被蒸镀基板4上的定位标记(略图示)同时明确地看得见的位置为止。
以将夹盘5下降的状态下，将下平台9向X-Y-θ方向适当位置调整而进行定位后，如图13所示，平静地密接被蒸镀基板4和掩模1。并且，将被蒸镀基板4和夹盘50和掩模1的四角紧紧夹住使各部件不能动，同时解除真空夹盘，将该夹盘50移动到室10的外面(图14)。
其后，将室10内减压为真空，如图15所示，降下具备磁石6的磁石平板7。此外，对与磁石6的被蒸镀基板4的接面施加研磨处理，作成平坦度为10μm～100μm(例如30μm)的平坦面。
接着，将这些掩模1、被蒸镀基板4、夹盘5、及磁石平板7为一体化的单元100如图5所示那样从下平台9离开，输送到图6所示的蒸镀室11中。
在蒸镀室11内，以在蒸镀源12的上方配置了单元100的状态下进行蒸镀。在蒸镀时，由于掩模1通过磁力被吸引，因此，不会因自重而产生弯曲，而且以平坦的状态下紧紧地密接在被蒸镀基板4侧上。从而，能够进行非常高精度的掩模蒸镀。并且，由于磁石平板7成为平台，因此被蒸镀基板4也不会产生弯曲，即使将被蒸镀基板4作成1m×1m左右的大型的基板时，也能够进行精确的蒸镀。
另外，如上所述的蒸镀方法，也可采用在如图18所示的下方蒸镀法。该下方蒸镀法称为别名OVPD(Organic Vapor Phase Deposition)法，其方法是将材料加热到沸点以上使之变成蒸气，并将这些通过惰性气体来传输并喷在被蒸镀基板上而沉积成膜材料的方法。
如上所述的方法，能够以1个夹盘来进行多个元件的蒸镀，由于无需将基板悬在空中，因此不容易产生基板的弯曲，作为大型基板的蒸镀方法而引人注目。在如18所示的例中，从具有开口部83的喷头82流入蒸镀材料，通过配设在该喷头82的下方的掩模1，在被蒸镀基板4上进行蒸镀。此外，在本实施方式中，在下平台90中备有电磁石，通过谋求与掩模的吸引力，使之能够在掩模1和被蒸镀基板4不受弯曲的影响而已密接的状态下进行蒸镀。

Claims (6)

1、一种掩模成膜方法，通过掩模在被成膜基板上形成膜图案，其特征在于，
从成膜材料的供给源侧依次配设上述掩模、上述被成膜基板、和与该被成膜基板的接面为平坦的第1部件，并将上述掩模和上述第1部件边磁力吸引边进行成膜。
2、根据权利要求1所述的掩模成膜方法，其特征在于，
上述掩模具有：具有开口部的基础基板、和形成在该基础基板上并具有开口图案的单晶硅基板，上述基础基板和上述单晶硅基板相互对位得使上述开口图案位于上述开口部内，在上述基础基板的非开口部设有永久磁石或强磁性体。
3、根据权利要求1或2所述的掩模成膜方法，将上述供给源配设在上述被成膜基板的下方而进行成膜，其特征在于，
将上述掩模载置在第2部件上，在该掩模上将上述被成膜基板保持为规定间隔并对位后，密接该掩模和被成膜基板，同时在上述被成膜基板上配设上述第1部件，从该第1部件通过磁石吸引上述掩模后，以将上述掩模、上述被成膜基板、上述第1部件、及上述磁石作为一体的状态下，从上述供给源供给成膜材料。
4、根据权利要求1或2所述的掩模成膜方法，将上述供给源配设在上述被成膜基板的上方而进行成膜，其特征在于，
将上述被成膜基板载置在具备电磁石的机构的第1部件上，在该被成膜基板上将上述掩模保持为规定间隔并对位后，密接该被成形基板和掩模，同时使设置在上述第1部件上的电磁石作动而吸引上述掩模后，以将上述掩模、上述被成膜基板、及上述第1部件作为一体的状态下，从上述供给源供给成膜材料。
5、根据权利要求3或4所述的掩模成膜方法，其特征在于，
对于上述被成膜基板的上述掩模的对位，将该被成膜基板通过静电方式或真空方式保持并进行。
6、一种掩模，其特征在于，具有：
具有开口部的基础基板；和形成在该基础基板上并具有开口图案的单晶硅基板；其中上述基础基板和上述单晶硅基板，相互对位得使上述开口图案位于上述开口部内，在上述基础基板的非开口部设置永久磁石或强磁性体而成。
CNB2005101378649A 2005-01-06 2005-12-29 掩模成膜方法，掩模 Expired - Fee Related CN100482851C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005001153 2005-01-06
JP2005001153A JP4375232B2 (ja) 2005-01-06 2005-01-06 マスク成膜方法

Publications (2)

Publication Number Publication Date
CN1800432A true CN1800432A (zh) 2006-07-12
CN100482851C CN100482851C (zh) 2009-04-29

Family

ID=36641008

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005101378649A Expired - Fee Related CN100482851C (zh) 2005-01-06 2005-12-29 掩模成膜方法，掩模

Country Status (5)

Country Link
US (1) US7771789B2 (zh)
JP (1) JP4375232B2 (zh)
KR (1) KR100756316B1 (zh)
CN (1) CN100482851C (zh)
TW (1) TW200641161A (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102165095A (zh) * 2008-09-24 2011-08-24 艾克斯特朗欧洲公司 磁性地保持在基片保持器上的阴影掩模
CN102458856A (zh) * 2009-06-09 2012-05-16 Nb科技股份有限公司 丝网印版
CN104046945A (zh) * 2014-06-16 2014-09-17 京东方科技集团股份有限公司 承载台、真空蒸镀设备及其使用方法
CN104139996A (zh) * 2013-05-08 2014-11-12 新东超精密有限公司 金属掩模片供给系统
CN105555991A (zh) * 2013-09-20 2016-05-04 株式会社V技术 成膜掩模以及触摸面板基板
CN106048536A (zh) * 2016-06-06 2016-10-26 京东方科技集团股份有限公司 一种蒸镀装置及待蒸镀基板加工方法
CN106835023A (zh) * 2016-12-23 2017-06-13 上海天马微电子有限公司 蒸镀装置以及蒸镀方法
CN108070823A (zh) * 2016-11-18 2018-05-25 大日本印刷株式会社 蒸镀掩模
CN108165927A (zh) * 2018-01-03 2018-06-15 京东方科技集团股份有限公司 掩膜版的吸附装置及吸附方法、蒸镀设备及蒸镀方法
CN110656305A (zh) * 2018-06-29 2020-01-07 三星显示有限公司 沉积装置

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
PL1715075T3 (pl) * 2005-04-20 2008-10-31 Applied Mat Gmbh & Co Kg Magnetyczny uchwyt maski
WO2008047458A1 (fr) * 2006-10-17 2008-04-24 Optnics Precision Co., Ltd. Appareil d'alignement d'une tranche utilisant un masque de métal
WO2008128080A2 (en) * 2007-04-13 2008-10-23 Saint-Gobain Ceramics & Plastics, Inc. Electrostatic dissipative stage for use in forming lcd products
TW200912051A (en) * 2007-04-16 2009-03-16 Saint Gobain Ceramics & Amp Plastics Inc Process of cleaning a substrate for microelectronic applications including directing mechanical energy through a fluid bath and apparatus of same
KR20090041316A (ko) * 2007-10-23 2009-04-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 성막 방법 및 발광 장치의 제작 방법
CN102482759B (zh) * 2009-04-03 2014-11-12 欧司朗光电半导体有限公司 用于将衬底保持在材料沉积设备中的装置
EP2397905A1 (en) * 2010-06-15 2011-12-21 Applied Materials, Inc. Magnetic holding device and method for holding a substrate
JP6194493B2 (ja) * 2012-03-30 2017-09-13 株式会社ブイ・テクノロジー 薄膜パターン形成方法
JP6109609B2 (ja) * 2013-03-14 2017-04-05 Ａｉメカテック株式会社 ハンダボール印刷機およびハンダボール印刷方法
JP6035548B2 (ja) * 2013-04-11 2016-11-30 株式会社ブイ・テクノロジー 蒸着マスク
CN104928621B (zh) * 2015-05-15 2017-10-31 京东方科技集团股份有限公司 一种制作掩膜板时使用的张网装置及张网方法
JP6298138B2 (ja) * 2015-11-25 2018-03-20 キヤノントッキ株式会社 成膜システム、磁性体部及び膜の製造方法
CN106435473A (zh) * 2016-11-11 2017-02-22 京东方科技集团股份有限公司 掩模板及其制作方法、有机发光二极管显示器的制作方法
JP6321248B2 (ja) * 2017-03-08 2018-05-09 Ａｉメカテック株式会社 マスク吸着装置及びそれを有するハンダボール印刷機
US10340456B2 (en) * 2017-04-12 2019-07-02 Sakai Display Products Corporation Vapor deposition method with electromagnets generating magnetic field in reverse orientation
JP6618565B2 (ja) * 2018-04-04 2019-12-11 Ａｉメカテック株式会社 マスク吸着装置
CN108735919B (zh) * 2018-05-29 2020-01-03 京东方科技集团股份有限公司 将薄膜图案化的方法、显示器件及其制备方法
US11818944B2 (en) * 2020-03-02 2023-11-14 Taiwan Semiconductor Manufacturing Company, Ltd. Deposition system for high accuracy patterning
JP2024044139A (ja) * 2022-09-20 2024-04-02 キヤノントッキ株式会社 マスク、成膜方法及び成膜装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6469439B2 (en) * 1999-06-15 2002-10-22 Toray Industries, Inc. Process for producing an organic electroluminescent device
JP2001003155A (ja) 1999-06-21 2001-01-09 Matsushita Electric Ind Co Ltd 蒸着装置および蒸着方法
JP2001237073A (ja) 2000-02-24 2001-08-31 Tohoku Pioneer Corp 多面取り用メタルマスク及びその製造方法
JP2002047560A (ja) 2000-07-31 2002-02-15 Victor Co Of Japan Ltd 真空蒸着用マスク、それを用いた薄膜パターンの形成方法及びｅｌ素子の製造方法
JP2002075638A (ja) 2000-08-29 2002-03-15 Nec Corp マスク蒸着方法及び蒸着装置
US6475287B1 (en) * 2001-06-27 2002-11-05 Eastman Kodak Company Alignment device which facilitates deposition of organic material through a deposition mask
KR100402102B1 (ko) 2001-06-29 2003-10-17 주식회사 하이닉스반도체 반도체 소자의 트랜지스터 제조방법
JP3775493B2 (ja) * 2001-09-20 2006-05-17 セイコーエプソン株式会社 マスクの製造方法
JP3651432B2 (ja) * 2001-09-25 2005-05-25 セイコーエプソン株式会社 マスク及びその製造方法並びにエレクトロルミネッセンス装置の製造方法
JP2004183044A (ja) 2002-12-03 2004-07-02 Seiko Epson Corp マスク蒸着方法及び装置、マスク及びマスクの製造方法、表示パネル製造装置、表示パネル並びに電子機器
JP4200290B2 (ja) 2003-05-21 2008-12-24 パナソニック株式会社 マスクユニット
JP4235823B2 (ja) 2004-08-12 2009-03-11 セイコーエプソン株式会社 マスクの製造方法

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102165095A (zh) * 2008-09-24 2011-08-24 艾克斯特朗欧洲公司 磁性地保持在基片保持器上的阴影掩模
CN102458856A (zh) * 2009-06-09 2012-05-16 Nb科技股份有限公司 丝网印版
CN104139996A (zh) * 2013-05-08 2014-11-12 新东超精密有限公司 金属掩模片供给系统
CN105555991A (zh) * 2013-09-20 2016-05-04 株式会社V技术 成膜掩模以及触摸面板基板
CN104046945A (zh) * 2014-06-16 2014-09-17 京东方科技集团股份有限公司 承载台、真空蒸镀设备及其使用方法
CN104046945B (zh) * 2014-06-16 2016-05-25 京东方科技集团股份有限公司 承载台、真空蒸镀设备及其使用方法
CN106048536A (zh) * 2016-06-06 2016-10-26 京东方科技集团股份有限公司 一种蒸镀装置及待蒸镀基板加工方法
CN108070823A (zh) * 2016-11-18 2018-05-25 大日本印刷株式会社 蒸镀掩模
CN108070823B (zh) * 2016-11-18 2023-05-23 大日本印刷株式会社 蒸镀掩模
CN106835023A (zh) * 2016-12-23 2017-06-13 上海天马微电子有限公司 蒸镀装置以及蒸镀方法
CN106835023B (zh) * 2016-12-23 2019-10-01 上海天马微电子有限公司 蒸镀装置以及蒸镀方法
CN108165927A (zh) * 2018-01-03 2018-06-15 京东方科技集团股份有限公司 掩膜版的吸附装置及吸附方法、蒸镀设备及蒸镀方法
CN108165927B (zh) * 2018-01-03 2020-03-31 京东方科技集团股份有限公司 掩膜版的吸附装置及吸附方法、蒸镀设备及蒸镀方法
US11136662B2 (en) 2018-01-03 2021-10-05 Boe Technology Group Co., Ltd. Apparatus and method for adsorbing a mask, evaporation device, and evaporation method
CN110656305A (zh) * 2018-06-29 2020-01-07 三星显示有限公司 沉积装置
CN110656305B (zh) * 2018-06-29 2023-08-11 三星显示有限公司 沉积装置

Also Published As

Publication number Publication date
KR100756316B1 (ko) 2007-09-07
KR20060080859A (ko) 2006-07-11
JP4375232B2 (ja) 2009-12-02
US20060148114A1 (en) 2006-07-06
US7771789B2 (en) 2010-08-10
TW200641161A (en) 2006-12-01
CN100482851C (zh) 2009-04-29
JP2006188731A (ja) 2006-07-20

Similar Documents

Publication Publication Date Title
CN1800432A (zh) 掩模成膜方法，掩模
CN1522098A (zh) 掩模蒸镀方法及装置、掩模及其制造方法、显示板制造装置
KR20170103089A (ko) 유기발광소자의 증착장치
JP7097821B2 (ja) シャドーマスク堆積システム及びその方法
JP2014065959A (ja) 蒸着装置、および、蒸着装置における基板設置方法
JP2006172930A (ja) 真空蒸着方法及びｅｌディスプレイ用パネル
JP7120545B2 (ja) 成膜装置、成膜方法及びこれを用いる有機ｅｌ表示装置の製造方法
TW200539741A (en) Mask, method of manufacturing the same, method of forming thin film pattern, method of manufacturing electro-optical device and electronic equipment
JP2019099914A (ja) 成膜装置、成膜方法及びこれを用いる有機ｅｌ表示装置の製造方法
JP2019102801A (ja) 成膜装置及びそれを用いた有機ｅｌ表示装置の製造方法
JP7159238B2 (ja) 基板キャリア、成膜装置、及び成膜方法
CN113388806B (zh) 掩膜安装装置及方法、成膜装置及方法、以及基板载置器
US10636969B2 (en) Apparatus and method of directly patterning high resolution active matrix organic light emitting diodes using high-resolution shadow mask
US11905590B2 (en) Direct-deposition system including standoffs for controlling substrate-mask separation
JP2008198500A (ja) 有機ｅｌディスプレイの製造方法および製造装置
JP2019102802A (ja) 成膜装置、成膜方法及びそれを用いられる有機ｅｌ表示装置の製造方法
JP2004152704A (ja) 有機エレクトロルミネッセンス素子の製造方法
CN110557955B (zh) 用于支撑基板或掩模的载体
TWI737795B (zh) 高精準度蔽蔭遮罩沉積系統及其方法
US20190352113A1 (en) Transport device
KR20190010138A (ko) 상향식 증착장치 및 기판 얼라인 방법
KR102217879B1 (ko) 기판을 프로세싱하기 위한 방법, 진공 프로세싱을 위한 장치, 및 진공 프로세싱 시스템
CN113201710A (zh) 一种掩膜板、制备及其应用
KR101961186B1 (ko) 웨이퍼 증착장치
KR20190078717A (ko) 증착 장치 및 이를 이용한 표시 장치의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090429

Termination date: 20151229

EXPY Termination of patent right or utility model