具体实施方式
[实施例1]
图1表示有关本实施例的电荷泵电路的方框图。图1所示的电荷泵电路由恒流发生电路1、电流限制型振荡器2及VPP或VBB的电压发生电路3构成。图2表示恒流发生电路1的电路。图2所示的恒流发生电路1由P沟道(以下记为Pch)晶体管P1、P2、P3、N沟道(以下记为Nch)晶体管N1、N2、N3、N4、N5和电阻元件R1构成。向Pch晶体管P3的源极供给的电流I1主要由电阻元件R1限制。
另外,由于Pch晶体管P2、P3和Nch晶体管N4、N5构成电流反射镜电路,发生Pch晶体管电流限制电平指示信号(以下,仅称为Pch晶体管电流限制电平)和Nch晶体管电流限制电平指示信号(以下仅称为Nch晶体管电流限制电平),使流过Pch晶体管P2及Nch晶体管N5的电流I2与电流I1成为相等的值。
下面,图3表示本实施例的电压发生电路3的电路图。再者,图3所示的电压发生电路3是发生VPP电压的电路,设有:被输入电荷泵启动信号和电流限制型振荡器2的振荡器输出的NAND门D1和倒相器D2。另外,图3所示的电压发生电路3的构成情况是,倒相器D2的输出和经过倒相器D3及倒相器D4后的倒相器D2的输出被输入至NOR门D5,NOR门D5的输出被输入至Pch晶体管P11的源·漏极。倒相器D2的输出分为2部分,一部分经过倒相器D6~D9输入至Pch晶体管P12的源极·漏极的部分,另一部分经过倒相器D6、D7、D10、D11输入至Pch晶体管P13的源极·漏极。
图3所示的电压发生电路3中,在Pch晶体管P11的栅极上连接Nch晶体管N11、N12的栅极,在Pch晶体管P12的栅极上连接Nch晶体管N13的栅极。Nch晶体管N13的源极连接Pch晶体管P13的栅极,Nch晶体管N13的漏极输出输出电位。再者,图3所示的电压发生电路3中,在作为高电位电源的电源与Pch晶体管P12的栅极之间设有Nch晶体管N14、N15、N16,在电源与Pch晶体管P11的栅极之间设有Nch晶体管N17、N18、N19,在电源与Pch晶体管P11的栅极之间设有Nch晶体管N20及Nch晶体管N21。
图4表示构成本发明的前提条件的电流限制型振荡器2的电路图。图4所示的电流限制型振荡器2设有控制部和延迟部。该控制部中设有:由Pch晶体管P41和Nch晶体管N41构成的倒相器;由Pch晶体管P42和Nch晶体管N42所构成的倒相器。再者,在控制部中,在电源与Pch晶体管P41之间设有Pch晶体管P43;在电源与Pch晶体管P42之间设有Pch晶体管P44;在作为低电位电源的GND与Nch晶体管N41之间设有Nch晶体管N43;在GND与Nch晶体管N42之间设有Nch晶体管N44。另外,在控制部中,在电源与Pch晶体管P41的漏极之间设有Pch晶体管P45。
另一方面,延迟部设有6级倒相器。与Pch晶体管P42的漏极连接的第1级的倒相器由Pch晶体管P51和Nch晶体管N51构成,在Pch晶体管P51与电源之间设有电源电流限制晶体管P61,在Nch晶体管N51与GND之间设有电流限制晶体管N61。同样,在第2级以后的倒相器也分别由Pch晶体管P52~P56和Nch晶体管N52~N56构成,在Pch晶体管P52~P56与各自的电源之间分别设有电源电流限制晶体管P62~P66,在Nch晶体管N52~N56与GND之间分别设有GND电流限制晶体管N62~N66。
被输入至电流限制型振荡器2的控制信号即振荡器启动信号,分别经由倒相器D41输入至Pch晶体管P43和Nch晶体管N44的栅极、经由倒相器D41及D42输入至Nch晶体管N43和Pch晶体管P44。
来自Pch晶体管P41及P42的漏极的输出,经由倒相器D43及D44而成为振荡器的输出。另外,由恒流发生电路1发生的Pch晶体管电流限制电平分别被供给到电源电流限制晶体管P61~P66的栅极上,Nch晶体管电流限制电平分别被供给到GND电流限制晶体管N61~N66的栅极上。再者,如果电源电流限制晶体管P61~P66及GND电流限制晶体管N61~N66的晶体管尺寸与恒流发生电路1的Pch晶体管P2和Nch晶体管N5相同,则电源电流限制晶体管P61~P66及GND电流限制晶体管N61~N66的工作电流的峰值被限制在接近电流I1的值上。
下面,就图4所示的电流限制型振荡器2的延迟部的工作进行说明。例如,第1级的倒相器(Pch晶体管P51,Nch晶体管N51)通过电源电流限制晶体管P61和GND电流限制晶体管N61既在电源一侧也在GND一侧进行电流限制。因而,第1级的倒相器的输出从“1”向“0”的转换和从“1”向“0”的转换都延迟。另外,由于电源电流限制晶体管P62在过渡区处于ON状态,第2级的倒相器的Pch晶体管P52的源极电位比电源电压VDD电压降低1/2Vth左右。Pch晶体管P52的逻辑阈值也随之下降。
另外,GND电流限制晶体管N62由于在过渡区处于ON状态,第2级的倒相器的Nch晶体管N52的源极电位比电源电压VDD高1/2Vth左右。Nch晶体管N52的逻辑阈值也随之增高。再者,Pch晶体管P52及Nch晶体管N52的源极电位的电压变化,根据电流限制型振荡器2要求的频率和电力消耗量,在例如1/3Vth~2/3Vth的范围内变化。
接着,当第1级的倒相器的输出从“0”转换至“1”,第2级的倒相器的输出从“1”转换至“0”时,电流由第1级倒相器的电源用电源电流限制晶体管P61限制,第2级的倒相器的GND的电流由GND电流限制晶体管N61限制时,作为第1级的倒相器输出的从“0”向“1”的变化因电源电流限制而延迟。另外,由于伴随第2级的Nch晶体管N52的源极电位之增高约1/2Vth,逻辑阈值也增高约1/2Vth,因此第2级的倒相器的输入“1”被延迟,直至达到逻辑阈值。
下面,与图4所示的电流限制型振荡器2一样,将构成本发明的前提条件的电流限制型振荡器2示于图5、图6。图5所示的电流限制型振荡器2是在延迟部的倒相器上仅设GND电流限制晶体管N61~N66之例。图6所示的电流限制型振荡器2是在延迟部的倒相器上仅设电源电流限制晶体管P61~P66之例。
图4至图6示出的电流限制型振荡器2包含以下那样的问题或课题。在图4示出的电流限制型振荡器2中,被设在延迟部的倒相器上的电源电流限制晶体管P61~P66和GND电流限制晶体管N61~N66由于在过渡区动作,延迟部的倒相器成为由比电源电压更低的电压驱动。若考虑上例,则电源电压VDD是2Vth,如果电源电流限制晶体管P61~P66和GND电流限制晶体管N61~N66的电压变化各自为约1/2Vth,则延迟部的倒相器在约1Vth下工作,存在不能稳定工作的问题。
另外,在图5所示的电流限制型振荡器2中,例如,由于在第1级的倒相器上仅设置GND电流限制晶体管N61,从输出的“1”向“0”的转换延迟。但是,第2级的倒相器的Pch晶体管P52如图4所示的电流限制型振荡器2那样,既没有源极电位比电源电压VDD电压降低约1/2Vth的情况,也没有Pch晶体管P52的逻辑阈值的降低。因而,图5所示的第2级的倒相器的输出“0”达到逻辑阈值的时间比图4所示的情况短。也就是说,图5所示的电流限制型振荡器2比起图4所示的电流限制型振荡器2来,延迟效果小。特别是在低电源电压下,由于延迟部的振幅减小,使延迟效果更加减小。再者,在图5所示的电流限制型振荡器2中,由于仅为由GND电流限制晶体管N61~N66产生的电压变化,比起图4所示的电流限制型振荡器2来,可以稳定的工作。
另外,在图6所示的电流限制型振荡器2中,例如,由于在第1级的倒相器中仅设电源电流限制晶体管P61,从输出的“0”向“1”的转换延迟。但是,第2级的倒相器的Nch晶体管N52如图4所示的电流限制型晶体管2那样,既没有源极电位比GND增高约1/2Vth的情况,也没有Nch晶体管N52的逻辑阈值增高。因而,图6所示的第2级的倒相器的输入“1”达到逻辑阈值的时间比图4所示的情况短。也就是说,图6所示的电流限制型振荡器2比起图4所示的电流限制型振荡器来,延迟效果小。特别是在低电源电压下,由于在延迟部的振幅变小,更使延迟效果变小。再者,在图6所示的电流限制型振荡器2中,由于仅为由电源电流限制晶体管P61~P66产生电压变化,比起图4所示的电流限制型振荡器2来,可以进行稳定的工作。
因此,为了解决上述的问题,将本实施例的电流限制型振荡器2示于图7。由于图7所示的电流限制型振荡器2仅是与图4所示的电流限制型振荡器2的延迟部的构成不同,仅就该部分进行说明,其它的说明省略。再者,本实施例的电流限制型振荡器2用控制信号即振荡器启动信号使动作停止,具有将振荡器输出一直保持到停止的功能。
本实施例的电流限制型振荡器2中,延迟部也设有6级倒相器。第1级的倒相器(Pch晶体管P51、Nch晶体管N51)仅设置电源电流限制晶体管P61,第2级的倒相器(Pch晶体管P52、Nch晶体管N52)仅设置GND电流限制晶体管N62,第3级的倒相器(Pch晶体管P53、Nch晶体管N53)仅设置电源电流限制晶体管P63。从第1级至第3级的倒相器构成使振荡器输出脉冲的上升边部分延迟的部件。
另一方面,第4级的倒相器(Pch晶体管P54、Nch晶体管N54)仅设置电源电流限制晶体管P64,第5级的倒相器(Pch晶体管P55、Nch晶体管N55)仅设置GND电流限制晶体管N65,第6级的倒相器(Pch晶体管P56、Nch晶体管56)仅设置电源电流限制晶体管P66。从第4级至第6级的倒相器构成使振荡器输出脉冲的下降边部分延迟的部件。
本实施例的电流限制型振荡器2,由于构成图7所示的延迟部,仅设置了电源电流限制晶体管P63的第3级的倒相器与仅设置电源电流限制晶体管P64的第4级的倒相器连续。这里,在第3级的倒相器中,从“1”向“0”的输出由于不限制GND电流,呈现陡峭变化。而且,在第4级的倒相器的Pch晶体管P54处于OFF状态时,在电源电流限制晶体管P64的漏极上存储的电荷由于Pch晶体管P54陡峭地变成ON状态而急剧地放出。因此,通过该第3级和第4级的关系可以取得减小振荡器输出延迟的效果。
利用上述关系,能够抑制由于工艺加工偏差或温度变化导致的晶体管的逻辑阈值增高、振荡器的输出延迟以及振荡器输出周期的波动。再者,通过调整电源电流限制晶体管P64的尺寸来调整电源电流限制晶体管P64的漏极电容,可以最佳地抑制振荡器输出周期的波动。另外,第3级与第4级的关系也同样可以适用于第0级与第1级的关系。
将第3级与第4级的关系一般化,就是在前级不限制GND电流,在输入作为低电位的“0”的倒相器中设置电源电流限制晶体管。通过在延迟部设置这样的关系,可以抑制由工艺加工偏差或温度变化引起的振荡器输出的周期的波动。
下面,将本实施例的电流限制型振荡器2的延迟部中的各倒相器的输出波形及振荡器输出波形示于图8。节点1~6表示各级的倒相器的输入部,节点7表示第6级的倒相器的输出。节点1的波形被输入至第1级的倒相器,然后作为节点2的波形输出。由于控制级的倒相器(Pch晶体管P41、Nch晶体管N41)和第1级的倒相器具有与上述说明过的第3级与第4级的倒相器同样的关系,即使多少有节点1的前级节点7的变弱的影响,电流限制晶体管P61的存储电荷也被急剧放出,形成节点2那样的波形。节点2的波形被输入至第2级的倒相器,节点3的波形在下降边部(对应于节点2的上升边的部分)发生延迟。
接着,节点3的波形被输入至第3级的倒相器,然后作为节点4的波形输出。第3级的倒相器由于设有电源电流限制晶体管P63,节点4的波形在上升边部(对应于节点2的上升边的部分)发生延迟。节点4的波形被输入至第4级的倒相器,然后作为节点5的波形被输出。由于第3级与第4级具有上述说明过的关系,电源电流限制晶体管P64的存储电荷被急剧放出,成为节点5那样的波形。节点5的波形被输入至第5级的倒相器,然后作为节点6的波形被输出。由于第5级的倒相器设有GND电流限制晶体管N65,节点6的波形在下降边部发生延迟。节点6的波形被输入至第6级的倒相器,然后作为节点7的波形被输出。由于第6级的倒相器设有电源电流限制晶体管P66,节点7的波形在上升边部(对应于节点6的下降边部分)发生延迟。
本实施例的电流限制型振荡器2中,如图7所示,延迟部由设有仅限制电源电流的晶体管的倒相器和设有仅限制GND电流的晶体管的倒相器连续地构成,因此能够通过图4所示的电流限制型振荡器2那样地使逻辑阈值变化,从而可以更增大延迟效果。因此,比起图5和图6所示的电流限制型振荡器2来,可以减少本实施例的电流限制型振荡器2的延迟部倒相器的级数。
另外,本实施例的电流限制型振荡器2中,如图7所示,延迟部的倒相器中只设置限制电源电流的晶体管或限制GND电流的晶体管的任意一个。因此,如果电源电压VDD是2Vth、电源电流限制晶体管和GND电流限制晶体管的电压变化分别是约1/2Vth,则图4所示的延迟部的倒相器以1Vth程度的变动工作,是不稳定的,而在有关本实施例的延迟部的倒相器由于仅在电源电流限制晶体管或GND电流限制晶体管的电压变化下(约1/2Vth)工作,是稳定的。也就是说,本实施例的电流限制型振荡器2具有即使为低电源电压也能稳定驱动的效果。
另外,如本实施例的电流限制型振荡器那样,将电源电流限制倒相器和GND电流限制倒相器2级以上交替重复而构成延迟部的场合,就是仅在振荡器输出脉冲的上升边或下降边的任意一方起电流限制作用。其结果,仅振荡器输出脉冲的“1”的状态的脉冲宽度或“0”状态的脉冲宽度的任意一方变窄。如果倒相器的级数增多,则脉冲宽度会过窄,会有振荡器输出脉冲的读出变得困难的情况。
因此,调换电源电流限制倒相器与GND电流限制倒相器的配置,使倒相器的一部分在振荡器输出脉冲的相反一边起作用。例如,在延迟部有4级倒相器的电流限制型振荡器2中,不以电源电流限制、GND电流限制、电源电流限制、GND电流限制的顺序排列,而排列成电源电流限制、GND电流限制、GND电流限制、电源电流限制的顺序。于是,电流限制在前面2级的振荡器输出脉冲的上升边,在后面2级的振荡器输出脉冲的下降边起作用。
由于在振荡器输出脉冲的上升边起作用的倒相器和在下降边起作用的倒相器均为2级,振荡器输出脉冲的“1”状态的脉冲宽度和“0”状态的脉冲宽度的比例各占约50%。由于图7所示的电流限制型振荡器2也是在振荡器输出脉冲的上升边起作用的倒相器和下降边起作用的倒相器都是3级,振荡器输出脉冲的“1”状态的脉冲宽度与“0”状态的脉冲宽度的比例各占约50%,再者,通过使振荡器输出脉冲的上升边起作用的倒相器的级数与下降边起作用的倒相器的级数改变,可以任意变更振荡器输出脉冲的“1”状态的脉冲宽度的比例和“0”状态的脉冲宽度的比例。
再者,图7所示的振荡器是示例,在本发明中,延迟部的倒相器不限定于6级,另外,构成各部件的倒相器的数如果是奇数级,则级数也不受限制。
[实施例2]
图9表示本实施例的电流限制型振荡器2的电路图。图9所示的电流限制型振荡器2是在图7所示的电流限制型振荡器2的延迟部上设置第7级和第8级的倒相器。再者,在图9的电路图中,有关与图7的电路图相同的部分带有相同的标记,详细的说明省略。
第7级的倒相器由Pch晶体管P57和Nch晶体管N57构成,在电源与Pch晶体管P57之间设置电源电流限制晶体管P67。在该电源电流限制晶体管P67的栅极上输入Pch晶体管电流限制电平。第8级的倒相器由Pch晶体管P58和Nch晶体管N58构成。
如实施例1中所述,由于工艺加工的偏差和温度变化,晶体管的逻辑阈值增高,振荡器输出延迟,振荡器输出的周期波动。通过在被输入GND电流不被限制的前级倒相器的输出“0”的倒相器上设置电流限制晶体管,能够抑制这种振荡器输出的周期波动。
如果工艺加工偏差和温度变化增大,振荡器输出的周期波动也加大,如图7所示的电流限制型振荡器2那样,仅在第1级和第4级的倒相器上设置电源电流限制晶体管P61、P64不能充分抑制波动。因此,在本实施例中,在第7级的倒相器上设置电源电流限制晶体管P67。也就是说,第6级的倒相器不限制GND电流,在被输入该输出“0”的第7级的倒相器上设置电流限制晶体管P67。
由于增加第7级的倒相器,延迟部成为奇数,为了振荡器输出相同,随之增加了第8级的倒相器。
本实施例的电流限制型振荡器2的延迟部中,由于在被输入不限制GND电流的前级倒相器的输出“0”的倒相器上设置电流限制晶体管的部位为3处(P61、P64、P67),对于由工艺加工的偏差和温度变化引起的振荡器输出周期波动的抑制效果增大。
[实施例3]
图10表示本实施例的电流限制型振荡器2的电路图。图10所示的电流限制型振荡器2与图7所示的电流限制型振荡器2被设置在延迟部的倒相器上的电流限制晶体管的结构不同。再者,在图10的电路中,有关与图7的电路相同的部分带有相同的标记,详细的说明省略。
图10所示的电流限制型振荡器2中,分别在延迟部的第1级的倒相器上设置GND电流限制晶体管N61、在第2级的倒相器上设置电源电流限制晶体管P62、在第3级的倒相器上设置GND电流限制晶体管N63、在第4级的倒相器上设置GND电流限制晶体管N64、在第5级的倒相器上设置电源电流限制晶体管P65、在第6级的倒相器上设置GND电流限制晶体管N66。
本实施例的电流限制型振荡器2中,如图10所示构成延迟部,其中仅设置GND电流限制晶体管的第3级的倒相器和仅设置GND电流限制晶体管的第4级的倒相器连续。这里,第3级倒相器的从“0”向“1”的输出,由于没有限制电源电流而呈陡峭变化。而且,第4级的倒相器的Nch晶体管N54在OFF状态时,在GND电流限制晶体管N64的漏极上存储的电荷由于Nch晶体管54陡峭地转变成ON状态而被急剧地放出,因此,该第3级与第4级的关系可以减小振荡器输出的延迟效果。
利用上述关系,能够抑制由于工艺加工的偏差和温度变化而导致的晶体管的逻辑阈值增高、振荡器输出延迟以及振荡器输出的周期波动。再者,通过调整GND电流限制晶体管N64的尺寸来调整GND电流限制晶体管N64的电容,可以最佳地抑制振荡器输出的周期波动。另外,第3级与第4级的关系也可以同样适用于0级与第1级的关系。
如果将第3级与第4级的关系一般化,则就是在前级不限制电源电流,在被输入作为高电位的“1”的倒相器上设置GND电流限制晶体管。由于将这样的关系设置在延迟部,可以抑制由工艺加工偏差和温度变化引起的振荡器输出的周期波动。
[实施例4]
图11表示本实施例的电流限制型振荡器2的电路图。图11所示的电流限制型振荡器2与图7所示的电流限制型振荡器2在延迟部的倒相器上所设置的电流限制晶体管的结构是不同的。再者,在图11的电路中,有关与图7的电路图相同的部分带有相同的标记,详细的说明省略。
图11所示的电流限制型振荡器2分别在延迟部的第1级的倒相器上设置电源电流限制晶体管P61、在第2级的倒相器上设置GND电流限制晶体管N62、在第4级的倒相器上设置电源电流限制晶体管P64、在第5级的倒相器上设置GND电流限制晶体管N65。
图11所示的电流限制型振荡器2与图7所示的电流限制型振荡器2相比较,其结构上少2级被电流限制的倒相器。因此,图11所示的电流限制型振荡器2比图7所示的电流限制型振荡器2的延迟效果小。再者,被设置在第1级和第4级的倒相器上的电源电流限制晶体管P61、P64,是在被输入GND电流不被限制的前级倒相器之输出“0”的倒相器上设置的电源电流限制晶体管。因此,即使是本实施例的电流限制型振荡器2,也能够抑制因工艺加工偏差和温度变化引起的振荡器输出的周期波动。
另外,本实施例的电流限制型振荡器2,如图11所示的延迟部那样,由于设有2处设置仅限制电源电流的晶体管的倒相器和设置仅限制GND电流的晶体管的倒相器相连续的部分,通过如图4所示的电流限制型振荡器2那样使逻辑阈值变化,可以具有更大的延迟效果。再者,本实施例的延迟部的倒相器,由于只设置仅限制电源电流的晶体管或仅限制GND电流的晶体管的任意一种,比起图4所示的电流限制型振荡器2来,即使在用低电源电压进行驱动的情况下,也可以稳定地驱动。
[实施例5]
图12表示本实施例的电流限制型晶体管2的电路图。图12所示的电流限制型振荡器2与图7所示的电流限制型振荡器2在延迟部的倒相器上所设置的电流限制晶体管的结构不同。再者,在图12的电路图中,与图7的电路图相同的部分带有相同的标记,详细说明省略。
图12所示的电流限制型振荡器2分别在延迟部的第1级的倒相器上设置电源电流限制晶体管P61、在第2级的倒相器上设置GND电流限制晶体管N62、在第3级的倒相器上设置电源电流限制晶体管P63、在第4级的倒相器上设置GND电流限制晶体管N64、在第5级的倒相器上设置电源电流限制晶体管P65、在第6级的倒相器上设置GND电流限制晶体管N66。也就是说,本实施例的延迟部中,设置仅限制电源电流的晶体管的倒相器和设置仅限制GND电流的晶体管的倒相器交替地连续。因此,本实施例的电流限制型振荡器2的结构是使振荡器输出脉冲的上升部分延迟。
本实施例的电流限制型振荡器2,如图12所示,由于延迟部中设置仅限制电源电流的晶体管倒相器和设置仅限制GND电流的晶体管的倒相器交替地连续,通过如图4所示的电流限制型振荡器2那样地使逻辑阈值变化,可以更加增大延迟效果。再者,本实施例的延迟部的倒相器,由于只设置仅限制电源电流的晶体管或仅限制GND电流的晶体管的任意一个,比起图4所示的电流限制型振荡器2来,即使在用低电源电压驱动的情况下,也可以稳定驱动。
[实施例6]
图13表示本实施例的电流限制型振荡器2的电路图。图13所示的电流限制型振荡器2与图7所示的电流限制型振荡器2在延迟部的倒相器上所设置的电流限制晶体管的结构不同。再者,在图13的电路图中,与图7的电路图相同的部分带有相同的标记,详细的说明省略。
图13所示的电流限制型振荡器2分别在延迟部的第1级的倒相器上设置电源电流限制晶体管P61、在第3级的倒相器上设置GND电流限制晶体管N63。也就是说,本实施例的电流限制型振荡器2的结构是在延迟部上各设置1级设有仅限制电源电流的晶体管的倒相器和设有仅限制GND电流的晶体管的倒相器。
本实施例的电流限制型振荡器2比起图7所示的电流限制型振荡器2来,在不需要增大振荡器输出的延迟效果的场合是有效的。另外,本实施例的延迟部的倒相器,由于只设置仅限制电源电流的晶体管或仅限制GND电流的晶体管的任意一个,比起图4所示的电流限制型振荡器2来,即使在用低电源电压进行驱动的情况下也可以稳定驱动。再者,由于图12所示的电流限制型振荡器也是各设置1级对振荡器输出脉冲的上升边起作用的第1级倒相器和对下降边起作用的第3级倒相器,振荡器输出脉冲的“1”状态的脉冲宽度与“0”状态的脉冲宽度的比例各占约50%
[实施例7]
图14表示本实施例的电荷泵电路的方框图。图14所示的电荷泵电路的结构是,在图1所示的电荷泵电路的恒流发生电路1与电流限制型振荡器2之间设置电平变换电路4。本实施例的电平变换电路4将从恒流发生电路1供给的Pch晶体管电流限制电平和Nch晶体管电流限制电平分别变换成规定的电平。而且,本实施例的电平变换电路4将变换后的Pch晶体管电流限制电平和变换后的Nch晶体管的电流限制电平供给电流限制型振荡器2。
图15表示本实施例的电平变换电路4的电路图。图15所示的电平变换电路4被分成变换Pch晶体管电流限制电平的部分和变换Nch晶体管电流限制电平的部分。变换Pch晶体管电流限制电平的部分在电源与GND之间设置有Pch晶体管P81和Nch晶体管N81,在Pch晶体管P81的栅极上输入Pch晶体管电流限制电平。与Nch晶体管N81栅极间相互连接的Nch晶体管N82的漏极,通过开关SW1与Nch晶体管N83的漏极连接。
Nch晶体管N83的漏极通过开关SW2与Nch晶体管N84的漏极断开,Nch晶体管N84的漏极通过开关SW3与Nch晶体管N85的漏极断开。Nch晶体管N82的漏极与Pch晶体管P82的漏极连接,Pch晶体管P82的源极被连接至电源。通过任意地切换开关SW1~SW3可以将Pch晶体管电流限制电平变换至任意的电平。变换后的Pch晶体管电流限制电平从Nch晶体管N82的漏极输出。
另一方面,变换Nch晶体管电流限制电平的部分中,在电源与GND之间设有Pch晶体管P91和Nch晶体管N91,在Nch晶体管N91的栅极上输入Nch晶体管电流限制电平。与Pch晶体管P91的栅极间连接相互的Pch晶体管P92的漏极,通过开关SW4与Pch晶体管P93的漏极连接。
Pch晶体管P93的漏极通过开关SW5与Pch晶体管P94的漏极断开,Pch晶体管P94的漏极通过开关SW6与Pch晶体管P95的漏极断开。Pch晶体管P92的漏极与Nch晶体管N92的漏极连接,Nch晶体管N92的源极被连接至GND。通过任意地切换开关SW4~SW6,可以将Nch晶体管电流限制电平变换至任意的电平。变换后的Nch晶体管电流限制电平从Pch晶体管P92的漏极输出。
本实施例的电荷泵电路由于设有电平变换电路4,通过将开关SW1~SW6设为ON/OFF,可以增加或减小流入电流限制晶体管的电流。也就是说,本实施例的电荷泵电路通过变更电流限制电平,可以变更振荡器输出的延迟效果,可以容易地变更振荡器输出的周期。
再有,在图15所示的电平变换电路4中共设6个开关SW1~SW6,3个开关用于Pch晶体管电流限制电平的变换,3个开关用于Nch晶体管电流限制电平的变换用。但是,本发明不受此限,开关的个数由所要求的变换电平决定。
[实施例8]
首先,就图7所示的电流限制型振荡器2的输出延迟进行具体说明。在此之前,就图16所示的电流限制型振荡器2的输出延迟进行说明,该电流限制型振荡器具有与图7所示的电流限制型振荡器2同样的结构,但不设电流限制晶体管。在图16所示的电流限制型振荡器2中,延迟部由6级倒相器(Pch晶体管P51~P56,Nch晶体管N51~N56)构成。再者,Pch晶体管P51~P56的逻辑阈值是0.8V,Nch晶体管N51~N56的逻辑阈值是0.4V。
将图16所示的电流限制型振荡器2的节点1~7以及振荡器输出的波形示于图17。再者,图17所示的波形不是图16所示的电流限制型振荡器2的本来的波形,是为了说明输出延迟而切下其一部分后的波形。从图17所示的波形可知,在图16所示的电流限制型振荡器2的场合,Pch晶体管P51~P56的逻辑阈值是0.8V,是恒定的,Nch晶体管N51~N56的逻辑阈值是0.4V,也是恒定的。因此,在图16所示的电流限制型振荡器2中,如图17所示,各倒相器的延迟量几乎不产生差别。
另一方面,在图7所示的电流限制型振荡器2中,由于设置电流限制晶体管(电源电流限制晶体管P61、P63、P64、P66以及GND电流限制晶体管N62、N65),Pch晶体管P51~P56及Nch晶体管N51~N56的逻辑阈值变动。也就是说,如果电源电流限制晶体管P61、P63、P64、P66在过渡区构成ON状态,则在各由电源电流限制晶体管P61、P63、P64、P66供电的延迟部的倒相器上,产生例如1/2Vth程度的电压降。因而,Pch晶体管P51、P53、P54、P56的逻辑阈值降低至0.6V,而Nch晶体管N51、N53、N54、N56的逻辑阈值仍是0.4V,没变化。
另外,GND电流限制晶体管N62、N65使得各被供给GND的延迟部的倒相器上产生例如1/2Vth程度的升压。因此,Nch晶体管N52、N55的逻辑阈值上升至0.6V,而Pch晶体管P52、P55的逻辑阈值仍是0.8V,没有变化。
图18表示用以说明图7所示的电流限制型振荡器2的输出延迟的节点1~7以及振荡器输出的波形。再者,为了说明输出延迟,图18所示的波形是切下了图7所示的电流限制型振荡器2的本来波形的一部分而形成的。在图18所示的波形中与图17所示的波形不同,电源电流被限制的Pch晶体管P51、P53、P54、P56的逻辑阈值从0.8V降低至0.6V,Nch晶体管N52、N55的逻辑阈值从0.4V上升至0.6V。
在图18所示的波形中,对应于节点1的上升边的节点2的下降边,节点3的上升边及节点4的下降边,由于没有加电流限制,该边沿的延迟量与图16所示的波形比较没有大的变化。继之,关于对应于节点1的下降边的节点2的上升边,由于如实施例1中说明过的,从电源电流限制晶体管P61的漏极电容急剧地放出电荷,如图18所示的节点2的波形那样,引起急剧的波形上升。根据这个急剧的波形上升,由于在短时间达到Nch晶体管N52的阈值,在对应于节点1的下降边的节点2的上升边不产生大的延迟。
下面,关于对应于节点1的下降边的节点3的下降边,节点2的上升边达到Nch晶体管N52的阈值之后,节点3的下降开始,但是由于GND电流限制晶体管62的GND限制,构成缓慢下降。另外,由于通过电源电流限制晶体管P63,下一级的Pch晶体管P53的逻辑阈值从0.8V下降至0.6V,节点3的下降需要达到至该阈值的时间,可以有效增加该边的延迟量。
另外,在图18所示的波形中,有关对应于节点5的下降边的节点6的上升边以及节点7的下降边,由于没有加电流限制,在该边的延迟量与图17所示的波形比较没有大的变化。继之,对于节点5的上升边,如实施例1中说明的那样,由于来自电源电流限制晶体管P64的漏极电容的急剧的电荷放出,引起图18所示的节点5的波形那样急剧的波形上升。由于通过这个急剧的波形上升,在短时间内达到Nch晶体管N55的阈值,在节点5的上升边不产生大的延迟。
下面,对于对应于节点5的上升边的节点6的下降边,节点5的上升达到Nch晶体管N55的阈值后,节点6的下降边开始,但是由于GND电流限制晶体管N65的GND限制,构成缓慢下降。另外,由于通过电源电流限制晶体管P66,下一级的Pch晶体管P56的逻辑值从0.8V下降至0.6V,节点6的下降边需要达到至该阈值的时间,可以有效增加该边的延迟量。
这样,在图7所示的电流限制型振荡器2中,如图18所示,由于对应于节点1的下降边的各节点的边沿,和对应于节点5的上升边的各节点的边沿各自产生延迟,振荡器输出脉冲的″1″状态的脉冲宽度和″0″状态的脉冲宽度的比例构成各占约50%。再者,在图10所示的电流限制型振荡器2中,构成与图18所示的波形图形相反的波形(未图示)。
如上所述,在图7所示的电流限制型振荡器2中,通过设置电源电流限制晶体管P61、P63、P64、P66以及GND电流限制晶体管N62、N65调整了延迟量。也就是说,在图7所示的电流限制型振荡器2中,用电源电流限制晶体管P61、P63、P64、P66以及GND电流限制晶体管N62、N65使提供给到延迟部的倒相器上的电流量变化来调整延迟量。在电源电流限制晶体管P61、P63、P64、P66以及GND电流限制晶体管N62、N65中的电流的变化,能够通过调整沟道长(以下称为L)及晶体管尺寸(以下称为W)实现。再者,晶体管尺寸W也称为沟道宽度。
通过对电源电流限制晶体管P61、P63、P64、P66及GND电流限制晶体管N62、N65加大L或减小W,可以更进一步限制电流量来加大延迟量。再者,也可以对电源电流限制晶体管P61、P63、P64、P66及GND电流限制晶体管N62、N65既加大L又减小W。另外,对于延迟部的倒相器(Pch晶体管P51~P56,Nch晶体管N51~N56),通过将L比其它的逻辑晶体管(例如Pch晶体管P43)做得更大来加大延迟量。
具体地说,构成延迟部的倒相器的Pch晶体管P51~P56及Nch晶体管N51~N56的L是0.4μm,而电源电流限制晶管P61、P63、P64、P66及GND电流限制晶体管N62、N65的L约为1~2μm大小。再者,其它逻辑晶体管的L约为0.1μm。还有,Pch晶体管P51~P56及Nch晶体管N51~N56的W是约2~4μm,而GND电流限制晶体管N62、N65的W小至约1~2μm。
但是,电源电流限制晶体管P61、P63、P64、P66的W约为20~30μm、比Pch晶体管P51~P56以及Nch晶体管N51~N56的W大。这是因为:例如,在电源电流限制晶体管P61的W小的情况下,如图19的波形所示,由于电源电流限制晶体管P61的漏极电容变小,急剧上升的部分变短,受Nch晶体管N52的阈值变动的影响而延迟时间的波动增大。也就是说,Nch晶体管N52的阈值由于工艺加工和温度变化而变动,而若其变动在如图19所示那样缓慢上升的部分产生,则在节点3的下降边的延迟时间的波动增大。
因此,在本实施例中,将电源电流限制晶体管P61的W设定为约20~30μm,是Pch晶体管P51等的W的约5倍以上。于是,由于电源电流限制晶体管P61的漏极电容增大,急剧上升的部分变长,与Nch晶体管N52的阈值的变动部分急剧上升部分重叠。如图20所示,由于Nch晶体管N52的阈值变动在节点2中的急剧上升的部分的范围内产生,节点3中的下降边的延迟时间的波动减小。
电源电流限制晶体管P64也与电源电流限制晶体管P61相同,由于是通过来自漏极电容的急剧的电荷放出而使急剧的波形上升产生,必需将W设定为20~30μm,成为Pch晶体管P51等的W的约5倍以上。
以下,就用电源电流限制晶体管P64来抑制延期迟时间的波动的原理进行说明。首先,第3级的倒相器(Pch晶体管P53和Nch晶体管N53)不进行GND的电流限制。当该第3级的倒相器的“0”输出被输出至设有电源电流限制晶体管P64的第4级的倒相器时,Pch晶体管P54在短时间内导通,被存储在电源电流限制晶体管P64的漏极电容上的充分大的正电荷被急剧地放出。这时,即使构成第5级的倒相器的Nch晶体管N55的阈值由于工艺变动或温度波动而高或较低,由于输入电位在短时间内达到阈值,延迟时间的波动被抑制得较小,下一级的倒相器输出“0”。
再者,对于电源电流限制晶体管P63、P66,由于不是上述的电源电流限制晶体管P61、P64那样的结构,减小W来减小电路尺寸是可能的。但是,由于电源电流限制晶体管P63、P66也是用与电源电流限制晶体管P61、P64相同的Pch晶体管电流限制电平来驱动,最好具有相同的W。再者,以上描述中将电源电流限制晶体管P61、P64的W设定为5倍以上,但是如果要能确保必需的漏极电容,则至少也应是2倍以上。
下面,就与图7所示的电流限制型振荡器2和电流限制晶体管的结构相反的图10所示的电流限制型振荡器2进行说明。
在图10所示的电流限制型振荡器中,也是通过设置电源电流限制晶体管P62、P65及GND电流限制晶体管N61、N63、N64、N66来调整延迟量。另外,电源电流限制晶体管P62、P65及GND电流限制晶体管N61、N63、N64、N65中的电流量的变化也可以通过调整L及W来调节。
具体地说,构成延迟部的倒相器的Pch晶体管P51~P56以及Nch晶体管N51~N56的L是约0.4μm,但是电源电流限制晶体管P62、P65及GND电流限制晶体管N61、N63、N64、N66的L大到约1~2μm。再者,其它逻辑晶体管的L是0.1μm。另外,Pch晶体管P51~P56以及Nch晶体管N51~N56的W约为2~4μm,而电源电流限制晶体管P62、P65的W小到约1~2μm。
但是,GND电流限制晶体管N61、N63、N64、N66的W约为20~30μm,比Pch晶体管P51等的W大。这是因为:例如,若GND电流限制晶体管N61的W小,则如图20所示的波形那样,由于GND电流限制晶体管N61的漏极电容变小,从而急剧下降的部分变短,受Pch晶体管P52的阈值变动的影响而延迟时间的波动变大。也就是说,Pch晶体管P52的阈值由于工艺加工或温度变化而变动,而该变动在如图21所示的缓慢下降部分产生的时候,节点3上的上升边的延迟时间的波动变大。
因此,在本实施例中,将GND电流限制晶体管N61的W取为20~30μm,设定为Pch晶体管P51等的W的约5倍以上。于是,由于GND电流限制晶体管N61的漏极电容变大,急剧的下降部分变长,Pch晶体管P52的阈值的变动部分重叠在急剧下降的部分上。如图22所示,在节点2的急剧下降部分中,即使Pch晶体管P52的阈值变动,节点3上的上升边的延迟时间的波动也小。
GND电流限制晶体管N64也与GND电流限制晶体管N61一样,由于通过来自漏极电容的急剧的负电荷的放出来使急剧的波形下降产生,必需将W取值约为20~30μm,设定在Pch晶体管P51等的W的约5倍以上。
再者,对于GND电流限制晶体管N63、N66,由于不是上述的GND电流限制晶体管N61、N64那样的结构,也能够减小W来减小电路尺寸。但是,由于GND电流限制晶体管N63、N66也与GND电流限制晶体管N61、N64相同,用Nch晶体管电流限制电平驱动,最好具有相同的W。还有,以上描述中将电源电流限制晶体管N61、N64的W取值为5倍以上,但是若要确保必需的电容,则至少应为2倍以上。
如上所述,本实施例的电流限制振荡器中,在设有第1部件(从延迟级的第1级起至第3级)及第2部件(从延迟级的第4级起至第6级)的电源电流限制晶体管的倒相器中,至少最初的倒相器(第1级和第4级)的电源电流限制晶体管P61、P64(或GND电流限制晶体管N61、N64)的晶体管尺寸(W)由于是Pch晶体管P51、Nch晶体管N51的晶体管尺寸(W)的2倍以上,具有即使倒相器的逻辑阈值因工艺加工或温度变化而变动、也能减小延迟时间的波动的效果。
[实施例9]
考虑了这样的结构:用降压电路从比较高的外部电源(例如,约2V~约5V)制作比较低的电源(例如,约1.0V~约1.2V),将由该内部电源生成的电压供给内部电路。在本实施例中,使用由该内部电源生成的电压(约1.0V~1.2V)驱动的晶体管或具有接近于该晶体管的特性的晶体管来构成包含恒流发生电路、电流限制型振荡器及VPP或VBB的电压发生电路等的电荷泵电路。
图23表示本实施例的电荷泵电路的方框图。图23所示电荷泵电路由恒流发生电路1、电流限制型振荡器2、VPP或VBB的电压发生电路3及降压电路10构成。降压电路10根据降压电路启动信号、参考电位及电流限制电平,将来自外部电源(下面也称为外部VCC)的输出电压(例如,约2V~5V)生成为内部电源(以下,也称为内部VCC)的输出电压(例如,约1.0~1.2V)。由降压电路10生成的内部VCC的输出电压作为恒流发生电路1、电流限制型振荡器2及VPP或VBB的电源电压发生电路3的电源电压来供给。
被供给内部VCC的输出电压的恒流发生电路1具有如图2所示的电路结构,而构成的晶体管P1、N1等为用内部的VCC的输出电压驱动的晶体管,或具有接近于该晶体管的特性的晶体管。
同样,电压发生电路3具有图3所示的电路结构,而构成的晶体管P11、N11等为用内部的VCC的输出电压驱动的晶体管,或具有接近于该晶体管的特性的晶体管。另外,电流限制型振荡器2也具有图7所示的电路结构,而构成的晶体管P41、N41等为用内部VCC的输出电压驱动的晶体管,或具有接近于该晶体管的特性的晶体管。
另一方面,降压电路10的电路图示于图24。图24所示的降压电路10中设有:在栅极上输入降压电路的启动信号的、源极被连接至外部VCC的Pch晶体管101;漏极与Pch晶体管P104的栅极相连接的Pch晶体管102;与Pch晶体管P102栅极间彼此连接的Pch晶体管P103;Pch晶体管P102的漏极连接至栅极的Pch晶体管P104。在图24所示的降压电路10中还设有:栅极上被输入参考电位的Nch晶体管N101;与Nch晶体管N101漏极间彼此连接的Nch晶体管N102;栅极上被输入降压电路启动信号的Nch晶体管N103;栅极上被输入电流限制电平的Nch晶体管N104;串联连接在Pch晶体管P104的漏极与GND之间的Nch晶体管N105~N107。
另外,在图24所示的电路10中,从Pch晶体管P104的漏极供给内部VCC的输出电压。Pch晶体管P104的漏极也通过电阻R1及电容元件C1与Nch晶体管N102的栅极连接。在图24所示的降压电路10中,Pch晶体管P101~P104及Nch晶体管N101~N107,由用外部VCC的输出电压驱动的晶体管构成,栅极绝缘膜构成为厚膜。图24中,为了表示用外部VCC的输出电压驱动的晶体管,将栅电极用粗线表示。另外,图24中,电容元件C1也具有能用外部VCC的输出电压驱动的耐压,其另一电极用粗线表示。
如上所述,在本实施例的电荷泵电路中,由于设置了降压电路10,即使用由比外部VCC的输出电压低的电位来驱动的恒流发生电路1等所构成,也能生成适合的内部VCC的输出电压来使其驱动,可以将全体的电路用1个电源构成。
接着,图25示出作为本实施例的电荷泵电路的变形例。在图25所示的电荷泵电路中,用降压电路10所生成的内部VCC的输出电压被供给恒流发生电路1及电流限制型振荡器2,但是不供给VPP或VBB的电压发生电路3。另外,图25所示的电压发生电路3,由供给降压电路10的外部VCC的输出电压来供电。
因此,在图25所示的电荷泵电路中,不能将由内部VCC的输出电压驱动的电流限制型振荡器2与由外部VCC的输出电压驱动的电压发生电路3直接连接。也就是说,必需将电流限制型振荡器2的振荡器输出1变换成用外部VCC的输出电压驱动时的输出即振荡器输出2的电平。在图25所示的电荷泵电路中,设置电平移动器11来将振荡器输出1变换成振荡器输出2。
图26表示电平移动器11的电路图。在图26所示的电平移动器11中,设有向栅极输入振荡器输出1的Pch晶体管P111及Nch晶体管N111,该Pch晶体管P111及Nch晶体管N111用内部VCC的输出电压驱动。另一方面,在图26所示的电平移动器11中,与Pch晶体管P111的漏极连接的Pch晶体管P112及其以后的Pch晶体管P113~P116,以及与Nch晶体管N111的漏极连接的Nch晶体管N112及其以后的Nch晶体管N113、N114用外部的VCC的输出电压驱动。再者,振荡器输出2从Pch晶体管P116的漏极输出。
如上所述,在本实施例的电荷泵电路中,恒流发生电路1及电流限制型振荡器2用内部VCC的输出电压驱动,电压发生电路3用外部VCC的输出电压驱动,因此可以构成用2个电源驱动的电荷泵电路。
另外,在本实施例的电荷泵电路中,即使内部VCC的输出电压低至约1.0V~约1.2V,对于工艺加工和温度条件的变化,频率是稳定的,可以实现稳定的工作,而且,可以用少的延迟级数,少的布局面积来构成电流限制型振荡器2。
又,在本实施例的电荷泵电路中,对全部或恒流发生电路1、电流限制型振荡器2及电平移动器等的一部分供给内部VCC的输出电压,是用对应于内部VCC的输出电压的晶体管,或具有接近于它的特性的晶体管构成,从而能够使特性适应于内部VCC的输出电压的变化或晶体管等的加工方面的偏差或温度的波动。
本发明可适用于DRAM等的半导体存储装置,另外,也可以适用于使用振荡器和电荷泵电路的半导体装置。还有,构成DRAM存储单元的晶体管是Pch晶体管,在将连接至Pch晶体管的栅极上的引线取为负电位的场合,也可将本发明的电荷泵电路用于该负电位的发生。另外,作为低电源电压,可以用于1.0~1.2V的范围。