CN1781066A - 复位电路及数字通信装置 - Google Patents

Abstract

不需要复位触发信号的上拉电阻的参数调整而可靠地进行复位动作。另外，即使在电源接入时时钟停止的情况下也解除复位。通常的动作中，时钟停止检测信号(CALMB)变成H，复位触发信号(CPURSTB)通过或门电路(8)而被屏蔽。若通常动作中时钟停止，时钟停止检测信号(CALMB)变成L，则通过或门电路(6、8)和与门电路(10)而将复位触发信号(CPURSTB)作为复位输出信号(RSTB)而输出。在电源接入时时钟停止的情况下，即外部上电复位信号(PRSTB)从L向H变化时时钟停止检测信号(CALMB)为L的情况下，从锁存器电路(2)输出的屏蔽信号(MASK)原样成为H，即使在复位触发信号(CPURSTB)成为L的情况下，通过或门电路(6)而被屏蔽，复位输出信号(RSTB)也不再成为有效状态。

Description

复位电路及数字通信装置

技术领域

本发明涉及输入由处理器等的通用输入输出端口(PIO端口)输出的复位触发信号，而对封装的包含处理器等的外围电路进行复位信号输出的复位电路。

背景技术

在采用无线基站装置和交换机等的架构的数字通信装置中，在各封装(package)中存在状态监视功能部，上位的状态监视功能部通过该封装的状态监视功能部而不断地监视着封装的状态。在例如图5所示的数字通信装置中，设有多个封装128和上位状态监视功能部27，上位状态监视功能部27对封装128进行状态监视。另外，各封装128分别包括状态监视功能部20、电源监视电路21、处理器22、上电复位电路23、时钟监视装置24、复位电路101、与门电路26、其他装置25、以及外部上拉电阻29。

状态监视功能部20，将封装128的状态报告到上位状态监视功能部27。电源监视电路21监视封装128的电源电压，当电源电压在一定值以上时，将外部上电复位信号PRSTB设为高电平(以下表示为H)，当电源电压比一定值低时，将外部上电复位信号PRSTB设为低电平(以下表示为L)。

处理器22，是CPU或DSP(Digital Signal Processor)等通过预先存储的程序进行处理的装置，对设于封装128内的各种装置进行控制。于是，在判定为封装128的动作变得不稳定、或者有必要进行封装的再设定而必须将封装128整体复位(初始化)的情况下，处理器22将来自PIO端口的复位触发信号CPURSTB输出到复位电路101。这里，由于复位触发信号CPURSTB是使用作为低电平的情况而说明的，因此，处理器22在对封装128进行复位时，进行将通常是无效状态的H的复位触发信号CPURSTB变成有效状态的L的动作。

一般地，将信号线处于有效(active)的状态称作有效(assert)，将信号线处于无效(inactive)的状态称作无效(negate)。另外将把信号线置成有效的状态这一过程称作置为有效，把信号线置成无效状态这一过程称作置为无效。

上电复位电路23，基于来自电源监视电路21的外部上电复位信号PRSTB，而生成低有效的复位信号，并输出到与门电路26。

时钟监视装置24，对供给到封装128内的各电路的时钟信号进行监视，在时钟信号正常动作的情况下，变成无效状态的H，在时钟信号停止的情况下，将变成有效状态的L的时钟停止检测信号CALMB输出到复位电路101。

若来自处理器22的复位触发信号CPURSTB变成L，则复位电路101生成一定期间成为L的复位输出信号RSTB而输出。

与门电路26，运算来自上电复位电路23的复位信号和来自复位电路101的复位输出信号RSTB的逻辑与，并将其运算结果输出到状态监视功能部20、处理器22、和其他装置25。这里由于来自上电复位电路23的复位信号和来自复位电路101的复位输出信号RSTB均是低有效的信号，因此若任一的复位信号是有效，则与门电路26的输出也变成为有效的L。

在该数字通信装置中，上位状态监视功能部27，通过分别设于多个封装128上的状态监视功能部20，监视封装128的状态。

在图6中表示图5中的复位电路101的结构。如图6所示，该以往的复位电路101由反相器电路7、9，复位扩展电路3、以及与门电路10构成。

反相器电路7将来自处理器22的复位触发信号CPURSTB反相，并输出到复位扩展电路3的输入端子IN。

复位扩展电路3，检测反相器电路7的输出的上升沿，生成从该上升沿开始仅在一定时间成为H的信号，并输出到OUT端子。另外，复位扩展电路3，将时钟停止检测信号CALMB作为异步清零信号C输入，若时钟变为停止状态且时钟停止检测信号CALMB变为有效状态的L，则初始化而将输出端子OUT变成L。

反相器电路9，将来自复位扩展电路3的输出信号反相后的信号RSTB3，输出到与门电路10。

与门电路10，将来自反相器电路9的信号RSTB3，和与复位触发信号CPURSTB相同逻辑的信号RSTB4，进行逻辑与的运算，并将其运算结果作为复位输出信号RSTB而输出。

图7表示图6的复位扩展电路3。复位扩展电路3将输入信号IN(高有效)和外部输入时钟CLK和异步清零信号C作为输入，将复位扩展信号OUT(高有效)作为输出。异步清零信号C，对于复位扩展电路3是高有效信号，在异步清零信号C为H的情况下，进行复位扩展动作，在异步清零信号C是L的情况下，初始化并将输出端子OUT置为L。

复位扩展电路3，由微分电路31、计数器电路32、和JK-触发器电路33构成。

微分电路31，将输入信号IN、外部输入时钟信号CLK和异步清零信号C作为输入，检测输入信号IN的上升沿，将同步于外部输入时钟CLK的1个时钟宽度的脉冲输入到计数器电路32和JK-触发器电路33。

另外，微分电路31，由D-触发器电路311、D-触发器电路312、反相器电路313、以及与门电路314构成。

D-触发器电路311，将输入信号IN作为D输入而输入，将外部输入时钟CLK作为输入时钟而使用，将异步清零信号C作为异步清零输入(高有效)，将输出Q输出到反相器电路313和与门电路314。反相器电路313将D-触发器电路311的输出作为输入，并将其反相信号输出到D-触发器电路312。D-触发器电路312，将反相器电路313作为D输入，将CLK作为输入时钟，将外部输入C作为异步清零C输入(高有效)，将输出Q输出到与门电路314。与门电路314将D-触发器电路311、312的输出作为输入而做逻辑与的运算，并将其运算结果作为微分电路31的输出。

计数器电路32，将微分电路31的输出作为LD输入，将CLK作为外部时钟输入，将外部输入C作为异步清零C输入(高有效)，将输出OUT输出到JK-触发器电路33的K输入。计数器电路32，在异步清零信号C是H时，将计数功能初始化，并在OUT端子输出L。另外，在异步清零信号C是L时，在LD输入为H时通过外部时钟输入CLK的上升沿而为计数器设定初始值，若LD输入变为L，则在外部时钟输入CLK的每个上升沿作递增计数或递减计数，在计数器成为设定值时，在CLK的上升沿，从OUT端子输出H。

JK-触发器电路33，将微分电路31的输出输入到J输入，将计数器电路32的输出OUT输入到K输入，将CLK输入到输入时钟，将异步清零C(高有效)输入到外部清零输入C，将Q输出作为复位扩展电路3的输出OUT。

复位扩展电路3的信号流路为，由微分电路31检测外部输入IN从L到H的变化，并输出H脉冲，基于该H脉冲，JK-触发器电路33将输出信号OUT输出为H，同时为计数器电路32的计数器设定初始值。若经过计数器电路32所具备的规定时间，计数器电路32输出H，结果JK-触发器电路33的输出成为L。如此，做成如下方式，复位扩展电路3从IN的上升沿到经过规定时间，一致在OUT端子输出H。

参照图8的时序图说明该复位扩展电路3的动作。

在时刻T0，复位触发信号CPURSTB被置为有效，在作为下一个时钟的上升沿的时刻T1，微分电路31的D-触发器电路311在FFOUT1端子输出H。由于在该时点D-触发器电路312的输出FFOUT2仍然是H，因此作为微分电路31的输出的CIN，开始输出H。在时刻T2，由于FFOUT2成为L，因此，CIN也成为L。由于在该时刻T2中，JK-触发器电路33的J输入成为H，因此JK触发器电路33的输出Q成为H，RSTB1和复位输出信号RSTB从时刻T2成为L，复位输出信号RSTB被置为有效。通过将复位输出信号RSTB置为有效，处理器22的PIO端口输出被输入所初始化，因此通过外部上拉电阻29而慢慢地向H漂移。

图8中的复位触发信号CPURSTB的斜线部分表示因上拉电阻29的参数和装置的静电电容向H漂移的时间不同。由此，在FFOUT1和FFOUT2也用斜线表示的时间中不论是H还是L成为均有可能取值的状况。但是，由于微分电路31的输出CIN必定仅在从时刻T1到时刻T2之间输出H，因此复位扩展电路3的动作中不会产生问题。

在时刻T3中，由于CIN成为L，因此计数器电路32开始递增计数或递减计数。时刻T4，成为从时刻T3到经过由计数器电路32所设定的规定时间Td后的时刻。在该时刻T4，复位扩展电路3中所具备的计数器电路32超时暂停，并向输出端子OUT输出H。因此，在时刻T5，复位扩展电路3中所具备的JK-触发器电路33的输出Q成为L，复位输出信号RSTB成为H。由此，停止复位扩展。

在上述所说明的以往的复位电路101中，若输入来自处理器22的复位触发信号CPURSTB，则通过设于内部的复位扩展电路3，生成并输出在规定时间成为有效状态的L的复位输出信号RSTB。这里，规定复位输出信号RSTB成为L的最低限度的时间是为了进行其他装置25等的正常复位动作，在此规定时间以上必须把复位输出信号RSTB做成L是为了保证正常的复位动作。

由于该状态监视功能部20是对上位状态监视功能部27报告封装128的状态的器件，因此有必要在封装128出故障时也动作并继续对封装128进行状态监视。这里所谓故障状态，也包括如供向处理器22等以及复位电路101的时钟停止的状况。为此，对于在复位电路101进行复位扩展动作过程中时钟停止的情况，成为如下方式，通过时钟停止检测信号CALMB成为L，复位扩展电路3被初始化，输出端子OUT成为L，复位扩展电路101的复位扩展停止。

可是，在这种因时钟停止而使复位扩展电路3复位的状态中，复位动作变得完全不能进行，处理器22所涉及的复位动作变得完全不能进行。

因此，如图6所示，在以往的复位电路101中，成为如下电路结构，即将复位触发信号CPURSTB和反相器电路9的输出，输入到与门电路10，通过将与门电路10的输出作为复位输出信号RSTB而输出，而进行复位触发信号CPURSTB原样输出的直通输出。

通过做成这种结构，能够在时钟停止时也使复位触发信号CPURSTB原样通过，而作为复位输出信号RSTB输出。可是，通过如此将复位触发信号CPURSTB原样输出，在时钟输入正常进行时，可能会发生以下所说明的问题。

一般地，PIO端口在处理器等的复位中成为输入端口，因此成为高阻状态。为此，在将PIO端口设定为输出端口而用作输出复位触发信号的情况下，在处理器成为复位过程时，为了规定复位触发信号成为无效的电平，而连接上拉电阻和下拉电阻。在图5所示以往技术中，由于H是无效的电平，因此上拉电阻29被连接在复位触发信号CPURSTB上。

在处理器22将复位触发信号CPURSTB置为有效的瞬间，处理器22自身被输入复位信号，处理器22停止了复位触发信号CPURSTB的有效，通过上拉电阻29，复位触发信号CPURSTB经过一定时间变成无效状态。

可是，在图7所示的复位扩展电路3中，对于输入信号IN，由于设置了D-触发器电路311、312，计数器电路32，JK-触发器电路33，因此，为了进行正常的复位扩展，有必要调节上拉电阻29的参数，以使得从在处理器22中输入复位信号开始最低也要在两个时钟宽度以上使复位触发信号CPURSTB确定为L。

图9表示通过进行上拉电阻29的调整而正常进行复位扩展时的时序图。在图9中，从复位触发信号RSTB成为L的时刻T0到经过两个时钟宽度前的时刻T1、T2中，复位触发信号RSTB被确保为L。为此，复位输出信号RSTB进行从时刻T0成为L到经过规定时间后成为H的预定动作。

但是，若上拉电阻29的参数和装置的静电电容较小，则也存在复位触发信号CPURSTB为L的时间不被保证为2个时钟宽度的情况。图10和图11表示这种情况的时序图。

图10是通过从复位触发信号CPURSTB成为L到下一个时钟信号的上升沿被检测到之前返回H，复位扩展电路3未能检测到复位触发信号CPURSTB而不进行复位扩展时的情况。图11是发生因复位触发信号CPURSTB为L的时间未能被保证为2个时钟宽度，复位输出被做成暂时无效的现象的情况。

在图10中，在时刻T0中，复位触发信号CPURSTB变成有效状态的L，在时刻T1返回判定为H的电平。为此，虽然在与门电路10中，检测到复位触发信号CPURSTB变为L，且从时刻T0到时刻T1之间复位输出信号RSTB变成L，但在复位扩展电路3中，没有检测到复位触发信号CPURSTB成为L，而不进行复位扩展。为此，在时刻T1中，复位触发信号CPURSTB被置为无效，复位输出信号RSTB成为L的时间变短，不能满足装置所规定的复位时间。

另外，图11是从复位触发信号CPURSTB变成L到仅经过1个时钟宽度，能够维持被判定为L的电平的情况。在图11中，虽然在时刻T0复位触发信号CPURSTB变为有效状态的L，在时刻T1维持L电平，但是在时刻T3变得不能维持L电平。为此，未能正常地进行复位扩展，在复位触发信号CPURSTB被判定为H的时刻T2，复位输出信号RSTB变为暂时无效状态的H，在时刻T3再次变成L。

在上述图10、图11的任一情况下，由于均不能保证复位输出信号RSTB成为规定时间有效状态的L，因此会由装置引起误动作，有时封装会产生不可预测的动作。为此在以往的复位电路101中，进行上拉电阻或下拉电阻的参数调整，通过做成从复位触发信号CPURSTB成为L到经过两个时钟期间保证为L，使上述的问题不发生。

与上述所说明的问题不同的是，在以往的复位电路101中，在电源接入时而时钟停止的情况下，也会发生问题。若电源接入时，时钟存在着，则即使在以后时钟停止的情况下，处理器等的PIO端口的输入输出设定和数据值也不会变得不确定，即使将复位触发信号CPURSTB直通输出到复位输出信号RSTB，复位输出信号RSTB也不会固定地变为L。可是，在由于故障而在电源接入时时钟停止的情况下，在处理器22中，PIO端口外围电路可靠不被初始化，而成为不确定状态。为此，本来PIO端口在复位中应成为高阻抗设定时，成为输出模式，对复位电路101，将复位触发信号CPURSTB依然做成有效状态，也就是说存在依然固定在L的可能性。图12表示该情况下的时序。

在图12中，在时钟停止检测信号CALMB成为L即时钟信号停止的状态下，进行电源接入，复位触发信号CPURSTB依然固定为L。若成为这种状态，则在图6所示的以往的复位电路101中，由于复位触发信号CPURSTB直接输入到与门电路10，因此复位输出信号RSTB也成为变成L固定的有效的状态。因此，输入到状态监视部20的复位信号也成为原样的有效状态，不能向上位状态监视部功能部27报告时钟信号的停止。

以往，作为用于生成复位信号的复位电路的各种电路结构已被提案。例如如下电路等也被提案，通过将向构成系统的各种电路供给的复位信号的时刻错开，能够防止动作不良的发生(例如，参照特开2001-142792号公报)。但是，尚没有能够解决如上所述问题的复位电路的提案。

在上述的以往的复位电路中，具有如下所述的问题点。

(1)由于如果没有判定为从对处理器输入复位信号开始，复位触发信号至少在两个时钟宽度以上成为有效的状态，就不能进行正常的复位扩展动作，因此，有必要调整连接于复位触发信号上的上拉电阻的参数。

(2)对于在时钟信号停止的状态中进行电源接入，而复位触发信号依然成为有效的状态的情况，状态监视功能部也成为复位状态，不能向上位状态监视功能部报告时钟信号的停止。

发明内容

本发明的目的在于提供一种复位电路，其在保留当复位电路的时钟停止时而让复位触发信号直通输出，或者当复位扩展中时钟停止时停止复位扩展的功能的情况下，没有必要进行复位触发信号的上拉电阻或下拉电阻的参数调整，而能够可靠地进行复位动作。

另外，本发明的另一目的在于提供一种复位电路，其即使在电源接入时时钟停止，处理器的PIO端口成为输出模式，复位触发信号仍然被置于有效的状态下，状态监视功能部以复位被解除的方式动作。

为达到上述目的，本发明提供一种复位电路，输入由处理器的通用输入输出端口所输出的复位触发信号，并对其他电路、也包括所述处理器生成并输出复位输出信号，包括：

第一屏蔽单元，其在表示当前的电源状态的外部上电复位信号表示电源接通后，直至表示时钟动作状态的时钟停止检测信号首次表示时钟正在正常动作，屏蔽所输入的所述复位触发信号；

复位扩展电路，其检测由所述第一屏蔽单元所输入的复位触发信号成为有效的状态时的脉冲沿，生成并输出从该脉冲沿开始仅一定时间成为有效状态的信号；

初始化单元，对于所述外部上电复位信号表示电源关闭的情况或所述时钟停止检测信号表示时钟已经停止的情况的任何一种情况，初始化所述复位扩展电路；

第二屏蔽单元，在所述时钟停止检测信号表示时钟正在正常动作的情况下，将来自所述第一屏蔽单元的复位触发信号屏蔽；

复位输出信号生成单元，在来自所述复位扩展电路的信号和来自所述第二屏蔽单元的复位触发信号的任何一个为有效的状态的情况下，将所述复位输出信号置为有效的状态。

按照本发明，由于在时钟停止检测信号表示时钟正在正常地动作的情况下，做成通过第二屏蔽单元屏蔽由第一屏蔽单元输出的复位触发信号的方式，因此在通常动作中，复位扩展电路仅在能够检测出复位触发信号成为有效的状态的情况下，将复位输出信号置为有效状态。为此，防止进行如下方式的复位扩展，即复位信号被置为有效后，在短期间被暂时置为无效，其后再次被置为有效。能够可靠地维持规定时间复位信号。其结果为，能够与外部上拉电阻或下拉电阻的参数和装置的电容无关地，可靠地检测由处理器等的PIO端口所输入的复位触发信号，并扩展复位信号。藉此，能够防止以往电路中因有可能发生短期间的无效所引起的封装发生不可预测的动作。

另外，由于在电源接入时时钟停止的情况下，能够通过所述第一屏蔽单元屏蔽所述复位触发信号，因此处理器等不会因为电源接入时未输入时钟而初始化PIO端口的外围电路，即使输入输出设定和输出值以不确定状态固定，也能使复位输出信号置为无效，也能使封装的状态监视功能部动作。

再有，所述第一屏蔽单元也可以包括：

反相器电路，其输入表示时钟正在正常动作时成为高电平，表示时钟已经停止时成为低电平的所述时钟停止检测信号，并输出该时钟停止检测信号的反相信号；

锁存器电路，其将所述外部上电复位信号作为复位输入，将来自所述反相器电路的输出作为来自输入端子的输入，在所述外部上电复位信号是表示电源关闭的低电平的情况下，与由所述输入端子所输入的值无关地，从输出端子输出高电平信号，在所述复位输入是高电平的情况下，一旦在所述输入端子输入低电平信号，则在所述输出端子持续输出低电平信号；

或门电路，其输入在有效状态时成为低电平的所述复位触发信号以及由所述锁存器电路的输出端子所输出的信号而进行逻辑或的运算，并输出该运算结果。

进一步，所述第二屏蔽单元也可以由逻辑或运算单元构成，其对来自所述或门电路的输出与所述时钟停止检测信号进行逻辑或的运算，并将该运算结果输出到所述复位输出信号生成单元。

进一步，所述初始化单元也可以由与非门电路构成，其将所述外部上电复位信号和所述时钟停止检测信号作为输入而进行逻辑与的求反运算，并将该运算结果输出到所述复位扩展电路的异步清零输入。

附图说明

图1是表示具备本发明的一个实施方式的复位电路1的数字通信装置的结构框图。

图2是表示图1中的复位电路1的结构的电路图。

图3是表示本实施方式的复位电路1的动作的时序图。

图4是表示本实施方式的复位电路1的动作的时序图。

图5是表示具备以往的复位电路1的数字通信装置结构框图。

图6是表示图5中的复位电路101的结构的电路图。

图7是表示图6中的复位扩展电路3的结构的电路图。

图8是表示复位扩展电路3动作的时序图。

图9是表示在以往的复位电路中复位扩展正常进行时的动作时序图。

图10是表示在以往的复位电路中复位扩展未能正常进行时的动作的时序图。

图11是表示在以往的复位电路中复位扩展未能正常进行时的动作时序图。

图12是表示在以往的复位电路中在时钟停止的状态中电源接入时的动作时序图。

具体实施方式

接下来，参照附图详细说明本发明的实施方式。

图1是表示具备本发明一实施方式的复位电路的架构的数字通信装置的结构框图。在图1中，与图5中的构成要素相同的构成要素附加同一符号，并省略说明。

在本实施方式的数字通信装置中，设有多个封装(package)28和上位状态监视功能部27。另外，各封装28分别包括状态监视功能部20、电源监视电路21、处理器22、上电复位电路23、时钟监视装置24、复位电路1、与门电路26、其他装置25、外部上拉电阻29等。

本实施方式的封装28，与图5所示的封装128相比，复位电路101被复位电路1所置换，在复位电路1中，除了复位触发信号CPURSTB和时钟停止检测信号CALMB外，另外输入有外部上电复位信号PRSTB，在这一点不同。

本实施方式的复位电路1具有以下三种功能。第一种功能是：检测通常动作时由PIO端口输入的复位触发信号CPURSTB的下降沿的有无，若检测出下降沿，则可靠地输出规定时间被保证为有效状态的复位输出信号RSTB。

另外，第二种功能是：通过输入时钟停止时由时钟监视装置24所输入的时钟停止检测信号CALMB(低有效)而停止复位扩展，将复位触发信号CPURSTB本身作为复位输出信号RSTB而输出的直通输出功能。

第三种功能是：在由电源接入时即电源监视电路21输入的外部上电复位信号PRSTB(低有效)为L时时钟停止检测信号CALMB成为L的情况下对复位触发信号CPURSTB本身屏蔽，避免因将PIO端口的不确定状态用作复位触发信号CPURSTB输入而将复位输出信号RSTB持续置为有效的情况。

通过上述所说明的三种功能，防止状态监视功能部20持续成为复位状态，因此，上位状态监视功能部27能够防止出现无法对封装28进行状态监视的情况。

接下来，在图2中示出本实施方式的复位电路1的结构。在图2中，与图6中的构成要素相同的构成要素，附加同一符号，并省略其说明。

在本实施方式的复位电路1中，相对于图6所示的以往的复位电路101，成为新设置有锁存器电路2，反相器电路4，与非门电路5，或门电路6、8的结构。

复位电路1将以下信号作为输入并输出复位输出信号RSTB：作为处理器22的PIO端口输出的复位触发信号CPURSTB、外部上电复位信号PRSTB、时钟停止检测信号CALMB、以及外部时钟CLK。

反相器电路4，将时钟停止检测信号CALMB作为输入，并向锁存器电路2的输入INB输出时钟停止检测信号CALMB的反相信号。

锁存器电路2，将外部上电复位信号PRSTB作为复位输入，将反相器电路4的输出输入到输入端子INB，并将来自输出端子OUTB的输出，输出到或门电路6。该锁存器电路2以如下方式动作，在复位输入是L的情况下，不受输入端子INB的输入值的影响，而强制性地在输出端子OUTB输出H信号(初始化)，在复位输入是H的情况下，即使在输入端子INB中一度输入L，则也在输出端子OUTB持续输出L。进行这种动作的锁存器电路2，已为专业人员所周知，且与本发明没有直接关系，因此省略其详细结构。

或门电路6，将复位触发信号CPURSTB和来自锁存器电路2的输出端子OUTB的输出作为输入而进行逻辑或的运算，并将其运算结果输入到反相器电路7和或门电路8。通过设置该或门电路6，在来自锁存器电路2的输出端子OUTB的输出为H的情况下将复位触发信号CPURSTB屏蔽。

也就是说，通过设置锁存器电路2、或门电路6和反相器电路4，成为如下结构，通过外部上电复位信号PRSTB在有效中向输出端子OUTB输出H，而将复位触发信号CPURSTB屏蔽，从外部上电复位信号PRSTB被置为无效到即使一度的时钟停止检测信号CALMB变为H，也就是到时钟的存在被确认，从电源接入开始持续屏蔽复位触发信号CPURSTB，屏蔽解除后将复位触发信号CPURSTB直通。

反相器电路4、锁存器电路2、或门电路6，作为第一屏蔽单元而发挥功能，所述第一屏蔽单元，在表示当前电源状态的外部上电复位信号PRSTB变为表示电源接通的H后，到表示时钟动作状态的时钟停止检测信号CALMB首次变为表示时钟正常动作的H为至，将所输入的复位触发信号CPURSTB屏蔽。

与非门电路5，将外部上电复位信号PRSTB和时钟停止信号CALMB作为输入而进行逻辑与的求反运算，并将其运算结果输出到复位扩展电路3的异步清零输入C。使得外部上电复位信号PRSTB和时钟停止检测信号CALMB的任何一个变成L时，与非门电路5输出H，而将复位扩展电路3的动作初始化。即，与非门电路5，在检测到电源电压在一定值以下或时钟停止的任意一种情况时，作为复位扩展电路3的初始化单元而发挥作用。

反相器电路7，将或门电路6的输出作为输入，并将其反相信号输出到复位扩展电路3的输入IN。

复位扩展电路3，将反相器电路7的输出作为输入IN，将外部输入时钟CLK输入到时钟，将与非门电路5的输出作为异步清零输入而输入到异步清零输入C(高有效)，并将输出OUT输入到反相器电路9。复位扩展电路3在电源接入时或时钟停止时(外部上电复位信号PRSTB为L，或时钟停止检测信号CALMB为L)，停止复位扩展，并在输出端子OUT输出L，在外部上电复位信号PRSTB为H且时钟停止检测信号CALMB为H时(通常动作时)，在输入端子IN从H向L变化的第二个时钟的上升沿，在输出端子OUT输出H，从该时点若经过复位扩展电路3中所具备的计数器电路32中所设定的规定时间，则向输出端子OUT输出L。

反相器电路9，将来自复位扩展电路3的输出端子OUT的输出作为输入，并将其反相信号输出到与门电路10。

或门电路8将来自或门电路6的输出和时钟停止检测信号CALMB进行逻辑或的运算，并将其运算结果作为RSTB2输出到与门电路10。或门电路8作为第二屏蔽单元而发挥功能，其在时钟停止检测信号CALMB是表示时钟已经停止的H的情况下，将来自或门电路6的复位触发信号屏蔽。

与门电路10，将或门电路8的输出和反相器9的输出作为输入而进行逻辑与的运算，并将其运算结果作为复位电路1的复位输出信号RSTB而输出。与门电路10作为复位输出信号生成单元而发挥功能，其在来自复位扩展电路3的信号和来自或门电路8的复位触发信号中的任何一个为有效的情况下，将复位输出信号RSTB置为有效状态。

接下来，参照各附图，分为通常动作时、通常动作中时钟已停止时、和电源接入时已停止时钟输入时的情况，详细说明本实施方式的复位电路1的动作。

(1)首先，说明通常动作时的动作。

在封装28中不发生任何异常的通常动作时，外部上电复位信号PRSTB变为H，且时钟停止检测信号CALMB变为H。即正常输入上电复位信号，其后被解除，时钟正常输入的情况是通常动作时。在该通常动作时，外部上电复位信号PRSTB成为H，时钟停止检测信号CALMB为H即反相器电路4的输出变为L，因此锁存器电路2的输出OUTB变为L。因此或门电路6将复位触发信号CPURSTB原样输出。因此，在或门电路8中，由于输入了H的时钟停止检测信号CALMB，因此或门电路8的输出RSTB2成为与复位触发信号CPURSTB的状态无关的H。

这里，若从处理器22的PIO端口向复位电路1输出的复位触发信号CPURSTB为有效，则或门电路6的输出成为L。为此，反相器电路7的输出成为H，在复位扩展电路3的输入端子IN中输入H。

在复位扩展电路3中，通过CLK的上升沿检测复位触发信号CPURSTB的从H到L的变化，并向复位扩展电路3的输出端子OUT输出H。通过复位触发信号CPURSTB的从H到L的变化，复位扩展电路3所具备的计数器电路32开始递增计数或递减计数，经过规定时间，则向输出端子OUT输出L。

最后，通过与门电路10，从复位触发信号CPURSTB的由H到L的变化到经过规定时间后，在复位输出信号RSTB输出L。即，做成如下方式，在复位扩展电路3开始复位扩展以前，不将复位输出信号RSTB设为有效状态，微分电路31不能够检测上升沿，防止在使复位输出信号RSTB成为有效后而暂时被置为无效，并再次成为有效的现象，而可靠地将复位输出信号RSTB置为有效。

这样，由于从复位扩展电路3检测到复位触发信号CPURSTB的输入后复位输出信号RSTB变成L，因此不会产生复位输出信号RSTB成为瞬时无效等不稳定动作。另外，成为在复位扩展电路3可靠地检测到复位触发信号CPURSTB以前不向处理器22等输入复位信号的方式，在现有技术中上拉电阻29的参数变更是必要的，但是若按照本实施方式1则上拉电阻的参数的调整则不必要。

(2)接下来，说明关于通常动作中时钟停止后的动作。

在通常动作中时钟已停止的情况下，即外部上电复位信号PRSTB为H时，时钟停止信号CALMB成为L的情况下，与非门电路5的输出从L变为H。因此，复位扩展电路2的清零信号C被置为有效H，复位扩展电路2被初始化，输出OUT成为L，RSTB1固定为H。另外，锁存器电路2的输出OUTB也固定为L。此时，若复位触发信号CPURSTB中输入L，则由于锁存器电路2的输出为L因而或门电路6的输出也成为L。另外，由于通过时钟已停止而使时钟停止检测信号CALMB也成为L，因此或门电路8的输出也成为L。

也就是说，复位触发信号CPURSTB通过或门电路6、8，而输入到与门电路10，并将其作为复位输出信号RSTB原样输出。即，在时钟已停止时，复位触发信号CPURSTB原样直通，而输出到复位输出信号RSTB。在直通输出的复位输出信号RSTB被置为有效的瞬间处理器22中被输入复位信号，因此其后的复位触发信号CPURSTB通过上拉电阻29而缓慢变为H。

图3的时序图表示在通常动作中时钟已停止时的复位电路1的动作。

首先，由于时钟停止检测信号CALMB是L，因此复位扩展电路3用于继续初始化状态的RSTB1在时钟停止时一直为H电平。另外，由于通过锁存器电路2而在屏蔽信号MASK中输出了L，因此或门电路6成为直通设定；通过时钟停止检测信号CLAMB为L，或门电路8也成为直通设定。因此，若在时刻T0复位触发信号CPURSTB被置为有效，则复位输出信号RSTB立即变成L，包含将复位触发信号CPURSTB置为有效的处理器22的封装28内的各装置中也进行了复位。由于通过复位输出信号RSTB被置为有效而将处理器22的PIO端口输出初始化为输入，因此通过外部上拉电阻29缓慢地漂移向H。时刻T1是复位电路1成为能够将复位触发信号CPURSTB确认为H的电平的时刻，在该时刻T1中，复位输出信号RSTB成为H。该时刻T1中复位输出信号RSTB成为H。该时刻T1因上拉电阻29的参数和装置的静电电容而不同。

(3)最后，说明电源接入时时钟停止的情况。参照图4的时序图进行说明。

对于外部上电复位信号PRSTB在时刻T0从L向H变化时，时钟停止检测信号CALMB是L的情况，即，因故障等而自从电源接入时持续地处于时钟输入停止的情况下，从锁存器电路2的输出端子OUTB输出的屏蔽信号MASK原样成为H。因此，通过屏蔽信号MASK，成为复位触发信号CPURSTB在或门电路6中被屏蔽的形式。另外，与非门电路5的输出成为H，由于在复位扩展电路3的清零信号C中输入H，因此输出OUT被初始化为L。

因此，即使对于例如处理器22的PIO端口成为输出端口，复位触发信号CPURSTB依然被置为有效的状态的情况，通过或门电路6而被屏蔽，复位输出信号RSTB不再被置为有效，而被置为无效的状态。因此，即使对于电源接入时时钟已经停止的情况，也能够解除状态监视部20的复位。

通过进行上述(1)～(3)中所说明的动作，若根据本实施方式，在将处理器22的PIO端口输出作为复位触发信号CPURSTB而输入的复位电路1中，在通常动作时，不调整上拉电阻29的参数，而可靠地进行复位扩展，并作为复位输出信号RSTB，进行封装28内的各装置的初始化动作。另外，能够实现具有如下功能的复位电路，其在通常动作中时钟已停止的情况下，停止复位扩展，原样输出复位触发信号输入，在电源接入时时钟停止时，原样屏蔽复位触发信号输入，避免将PIO端口的不确定状态作为复位触发信号输入而使用。

虽然在本实施方式中使用复位触发信号CPURSTB、外部上电复位信号PRSTB和时钟停止检测信号CALMB等是低有效的情况进行了说明，但本发明不限于此，对于各种信号是选择低有效、高有效的哪一种情况也同样能够适用本发明。

产业上的利用可能性

如上所述，按照本发明，能够得到下述的效果：

(1)可以不受外部上拉电阻或下拉电阻的参数和装置的静电电容的影响，而可靠地检测由处理器等的PIO端口所输入的复位触发信号，并扩展复位信号。另外，不会进行如下形式的复位扩展，即在复位信号被置为有效后，在较短期间内被暂时置为无效而其后再被置为有效的情况，而能够可靠地在规定时间将复位信号置为有效。为此，能够防止因以往电路中可能发生的短期间的无效而引起的封装发生不可预测的动作。

(2)具有在时钟停止时停止复位扩展，不扩展复位触发信号而输出直通信号的功能。与其同时，在电源接入时时钟停止的情况下，通过屏蔽复位触发信号，不会因为电源接入时不输入时钟而将处理器等PIO端口的周边电路正常初始化；即使输入输出设定和输出值以不确定状态固定，通过在复位电路中将来自处理器等的PIO端口的输入屏蔽而使复位信号无效，也能够使封装的状态监视功能部动作。

Claims (10)

1、一种复位电路，输入由处理器的通用输入输出端口所输出的复位触发信号，并对其他电路、也包括所述处理器生成并输出复位输出信号，包括：

第一屏蔽单元，其在表示当前的电源状态的外部上电复位信号表示电源接通后，直至表示时钟动作状态的时钟停止检测信号首次表示时钟正在正常动作，屏蔽所输入的所述复位触发信号；

复位扩展电路，其检测由所述第一屏蔽单元所输入的复位触发信号成为有效的状态时的脉冲沿，生成并输出从该脉冲沿开始仅一定时间成为有效状态的信号；

初始化单元，对于所述外部上电复位信号表示电源关闭的情况或所述时钟停止检测信号表示时钟已经停止的情况的任何一种情况，初始化所述复位扩展电路；

第二屏蔽单元，在所述时钟停止检测信号表示时钟正在正常动作的情况下，将来自所述第一屏蔽单元的复位触发信号屏蔽；

复位输出信号生成单元，在来自所述复位扩展电路的信号和来自所述第二屏蔽单元的复位触发信号的任何一个为有效的状态的情况下，将所述复位输出信号置为有效的状态。

2、根据权利要求1所述的复位电路，其特征在于，所述第一屏蔽单元包括：

反相器电路，其输入表示时钟正在正常动作时成为高电平，表示时钟已经停止时成为低电平的所述时钟停止检测信号，并输出该时钟停止检测信号的反相信号；

锁存器电路，其将所述外部上电复位信号作为复位输入，将来自所述反相器电路的输出作为来自输入端子的输入，在所述外部上电复位信号是表示电源关闭的低电平的情况下，与由所述输入端子所输入的值无关地，从输出端子输出高电平信号，在所述复位输入是高电平的情况下，一旦在所述输入端子输入低电平信号，则在所述输出端子持续输出低电平信号；

或门电路，其输入在有效状态时成为低电平的所述复位触发信号以及由所述锁存器电路的输出端子所输出的信号而进行逻辑或的运算，并输出该运算结果。

3、根据权利要求2所述的复位电路，其特征在于，

所述第二屏蔽单元由逻辑或运算单元构成，其对来自所述或门电路的输出与所述时钟停止检测信号进行逻辑或的运算，并将该运算结果输出到所述复位输出信号生成单元。

4、根据权利要求2所述的复位电路，其特征在于，

所述初始化单元由与非门电路构成，其将所述外部上电复位信号和所述时钟停止检测信号作为输入而进行逻辑与的求反运算，并将该运算结果输出到所述复位扩展电路的异步清零输入。

5、根据权利要求3所述的复位电路，其特征在于，

所述初始化单元由与非门电路构成，其将所述外部上电复位信号和所述时钟停止检测信号作为输入而进行逻辑与的求反运算，并将该运算结果输出到所述复位扩展电路的异步清零输入。

6、一种数字通信装置，包括多个各自设有处理器的封装、进行所述多个封装的状态监视的上位状态监视功能部，所述多个封装分别包括：

状态监视功能部，其将该封装的状态报告到所述上位状态监视功能部；

电源监视电路，其监视该封装的电源电压，在电源电压在一定值以上的情况下，将外部上电复位信号置为无效状态，在电源电压比一定值低的情况下，将外部上电复位信号置为有效状态；

处理器，其输出用于在该封装的动作不稳定的情况下或需要对该封装再设定的情况下利用通用的输入输出端口进行该封装的初始化的复位触发信号；

时钟监视装置，其对正供给到该封装内的各电路的时钟信号进行监视，输出时钟停止检测信号，所述时钟停止检测信号在该时钟信号正常动作的情况下成为无效状态，在该时钟信号停止的情况下成为有效状态；以及

复位输出电路，其对其他电路、也包含所述处理器生成并输出复位输出信号，包括：

第一屏蔽单元，其在所述外部上电复位信号成为无效状态后，直至所述时钟停止检测信号首次成为无效状态，屏蔽所输入的所述复位触发信号；

复位扩展电路，其检测由所述第一屏蔽单元所输入的复位触发信号成为有效的状态时的脉冲沿，生成并输出从该脉冲沿开始仅一定时间成为有效状态的信号；

初始化单元，对于所述外部上电复位信号成为有效状态的情况或所述时钟停止检测信号成为有效状态的情况的任何一种情况，初始化所述复位扩展电路；

第二屏蔽单元，在所述时钟停止检测信号成为有效状态的情况下，将来自所述第一屏蔽单元的复位触发信号屏蔽；

复位输出信号生成单元，在来自所述复位扩展电路的信号和来自所述第二屏蔽单元的复位触发信号的任何一个为有效的状态的情况下，将所述复位输出信号置为有效的状态。

7、根据权利要求6所述的数字通信装置，其特征在于，所述第一屏蔽单元包括：

反相器电路，其输入表示时钟正在正常动作时成为高电平，表示时钟已经停止时成为低电平的所述时钟停止检测信号，并输出该时钟停止检测信号的反相信号；

锁存器电路，其将所述外部上电复位信号作为复位输入，将来自反相器电路的输出作为来自输入端子的输入，在所述外部上电复位信号是表示电源关闭的低电平的情况下，与由所述输入端子所输入的值无关地，从输出端子输出高电平信号，在所述复位输入是高电平的情况下，一旦在所述输入端子输入低电平信号则在所述输出端子持续输出低电平信号。

或门电路，其输入在有效状态时成为低电平的所述复位触发信号以及由所述锁存器电路的输出端子所输出的信号而进行逻辑或的运算，并输出该运算结果。

8、根据权利要求7所述的数字通信装置，其特征在于，

所述第二屏蔽单元由逻辑或运算单元构成，其对来自所述或门电路的输出与所述时钟停止检测信号进行逻辑或的运算，并将该运算结果输出到所述复位输出信号生成单元。

9、根据权利要求7所述的数字通信装置，其特征在于，

所述初始化单元由与非门电路构成，其将所述外部上电复位信号和所述时钟停止检测信号作为输入而进行逻辑与的求反运算，并将该运算结果输出到所述复位扩展电路的异步清零输入。

10、根据权利要求8所述的复位电路，其特征在于，

所述初始化单元由与非门电路构成，其将所述外部上电复位信号和所述时钟停止检测信号作为输入而进行逻辑与的求反运算，并将该运算结果输出到所述复位扩展电路的异步清零输入。

Images