CN1746817A - 半导体电路 - Google Patents

Abstract

本发明是关于一种半导体电路，在LSI的断电区域的电源接通和切断时不产生贯通电流和错误动作，可确实地转移到电源切断状态。在断电区域上设置有遮蔽寄存器，且在电源切断前在该遮蔽寄存器中设置“L”的遮蔽信号。在后备区域侧，设置有保持从断电区域侧所输入的遮蔽信号，并在该遮蔽信号变为无电压状态时保持“L”的闩锁电路，且利用该闩锁电路所保持的遮蔽信号，对与断电区域侧之间的输出入信号进行遮蔽。

Description

半导体电路

技术领域

本发明涉及一种半导体电路的电源控制。

背景技术

近年来，因半导体加工(process)的微细化，使晶体管(transistor)的断态漏电流(off-leak)增大，进而使时序(clock)和输出入信号的动作停止的大规模集成电路(Large Scale Integrated，LSI，以下称作[LSI])待机时的消耗电流达到无法忽视的大小。特别是因为便携机器的电源供给主要是基于电池，所以在系统不进行任何动作的待机状态下，系统仍消耗电源电流即成为一大问题，因此，如何削减该消耗电流即成为一大课题。虽然也存在几种在待机状态下削减消耗电流的方法，但利用开关(switch)装置切断供给LSI的电流的方法是最有效的。

作为切断电源的方法，在切断LSI整体的电源的情况下，由于与通常的电源接通和切断没有什么不同，所以不会特别地形成问题，但在像例如具有内置时序的LSI这样不能切断整体电源的情况下，要采用一种区分为总是接通电源的区域(后备区域，(backup area))和可关闭电源的区域(断电区域，(power off area))，并在待机时切断断电区域的电源，并保持在电池后备模式(battery backup mode)，进而削减消耗电流。

在这种情况下，需要专门设计后备区域和断电区域的临界部分的电路。即，当将断电区域的电源从打开切换到关闭，或从关闭切换到打开时，由于在到电源电压稳定为止的过渡期中，产生从后备区域向断电区域的电流的流入，所以需要提供用于对其进行抑制的电路。另外，在电池后备模式下，需要采用一种藉由使LSI所外接的电路的电源供给也被切断，从而也可削减外接构件所消耗的电流的构成。

图2为由LSI和外接电路所构成的现有习知的半导体装置的概略构成图。

该半导体装置由构成LSI的逻辑磁心部10(logic core)、输出入部20及计时用时序计数器(clock counter)(以下称作[RTC])30、作为外接电路的信号生成部40、开关控制部50、电源开关60及电源70所构成。

逻辑磁心部10具有中央处理单元11(central processing unit，以下称作[CPU])和系统总线12(system bus)，且在该系统总线12上连接有通道控制部13等输出入控制部和未图示的存储器(memory)等。另外，逻辑磁心部10具有用于在与输出入部20之间进行信号电平(level)的转换的缓冲器14，15等、用于将系统总线12与RTC 30进行连接的输出缓冲器16和输入缓冲器17、以及在该输入缓冲器17的输入侧所设置的用于静电防护(electrostatic discharge，[ESD])的保护二极管(diode)18。对逻辑磁心部10，供给在电池后备模式时被切断的1.5V的电源电压VDD CORE。

输出入部20是用于在LSI和外部之间进行信号的输出入，其具有与各信号相对应的缓冲器21，22等、以及由逻辑磁心部10的通道(port)控制部13被控制的复数个通道23。对输出入部20，供给在电池后备模式时被切断的3.3V的电源电压VDD IO。

RTC 30设置于即使在电池后备模式下也总是被供给电源的后备区域上，其由包括计时用的时序脉冲发生器和计时机构的RTC磁心部31、与用于对应电源切断的接口部32(interface)所构成，且其被供给1.5V的电源电压VDD RTC，其中计时用的时序脉冲发生器利用外接的晶体振子产生32kHz的时序信号CLK。

接口部32具有为了保持从逻辑磁心部10所供给的遮蔽信号msk，而将倒相器(inverter)和与非闸(NAND gate)进行环形连接的闩锁电路33(latch circuits)。该闩锁电路33为了避免在电源电压VDD CORE被切断时所保持的数据产生反转，形成一种对与非闸施加电源电压VDD CORE的电路，所以在该电源电压VDD CORE下降到最低的状态下也必定保持“L”的状态。闩锁电路33的输出信号被施加到利用2级的双稳态多谐振荡器(FlipFlop，FF)的同步电路34上，并由RTC磁心部31所生成的时序信号CLK被同步化，且除去须状的短脉冲(pulse)，作为遮蔽信号mskr被施加到与闸35(AND)上。与闸35形成一种兼作缓冲器的遮蔽电路，用于将从逻辑磁心部10的输出缓冲器16所输出的系统总线12的信号，施加到RTC磁心部31上。而且，在从逻辑磁心部10向该RTC 30进行输入的信号线，和电源电压VDD RTC及接地电压GND之间，连接有保护二极管36、37。

信号生成部40生成用于使LSI整体为初期状态的复位(reset)信号RST、以及生成用于在电池后备模式时遮蔽向RTC 30的输入信号的遮蔽信号MSK，且这些复位信号RST和遮蔽信号MSK可通过输出入部20的缓冲器21、22，被施加到逻辑磁心部10。信号生成部40可与输出入部20同样，以3.3V的电源电压VDD IO进行动作。

开关控制部50以从电源70所输出的3.3V的电源电压VDD EX进行动作，其并对电源开关60输出控制信号。而且，电源开关60根据从开关控制部50所输入的控制信号，将由电源70所施加的电源电压VDD RCT、VDD EX进行接通或关闭，并也分别使电源电压VDD CORE、VDD IO输出。

该半导体电路的电源接通程序如下所示。

(1)利用开关控制部50控制电源开关60，供给电源电压VDD IO、VDDCORE。电源电压VDD RTC、VDD EX除了初期的电源接通时以外，其被不间断地供给。此时，从信号生成部40所输出的复位信号RST和遮蔽信号MSK，都为“L”。

(2)电源稳定后，利用信号生成部40解除复位和遮蔽。当复位信号RST变为“H”时，逻辑磁心部10的复位状态被解除，CPU 11的动作开始。而且，从逻辑磁心部10被输出到RTC 30的遮蔽信号msk也变为“H”。

(3)对RTC 30的RTC磁心部31解除遮蔽状态，因为利用2级的双稳态多谐振荡器的同步电路34，所以由逻辑磁心部10所输入的遮蔽信号msk从变为“H”开始，在32kHz时序信号CLK的2个时序周期(clock cycle)后被解除。

(4)从CPU 11对后备区域上的RTC 30的存取成为可能。

另一方面，该半导体电路的电源切断程序如下所示。

(1)利用信号生成部40，使复位信号RST和遮蔽信号MSK都为“L”。

(2)对RTC 30的RTC磁心部31设定为遮蔽状态，因为利用2级的双稳态多谐振荡器电路34，所以由逻辑磁心部10所输入的遮蔽信号msk变为“L”开始，在32kHz时序信号CLK的2个时序周期后被设定。

(3)利用开关控制部50控制电源开关60，以停止电源电压VDD IO、VDDCORE的供给。另外，电源电压VDD RTC、VDD EX被不间断地供给。

[专利文献1]日本专利早期公开的特开2002-223156号公报

[专利文献2]日本专利早期公开的特开2002-312073号公报

但是，前述半导体电路具有下述这样的问题。

(A)输出入部20中的遮蔽信号MSK用的缓冲器22，如图1所示，一般是将2个倒相器22a、22b进行级联而构成。而且，逻辑磁心部10中的缓冲器15，也是将2个倒相器15a、15b进行级联而构成。

电源接通前，电源电压VDD IO、VDD CORE为接地电位GND，所以倒相器22a、22b、15a、15b的输入侧与输出侧都为“L”。当电源被接通时，随着时间经过，电源电平形成稳定的状态，倒相器22a、15a的输出侧的电平变为“H”。但是，由于电源电压VDD IO除了输出入部20以外还被供给到信号生成部40，所以在到电源电平形成稳定状态为止的过渡期中，其上升变得迟缓。因此，有时也可能暂时产生例如倒相器22a的输出电平为“L”，倒相器22b的输出电平为“H”，倒相器15a的输出电平为“L”，以及在RTC 30上所施加的遮蔽信号msk为“H”的情况。

当形成这种状态时，不只是RTC 30的遮蔽被解除，而在通电区域和后备区域的临界处产生贯通电流，还有可能引起RTC磁心部31的错误动作。

(B)在电源切断前使遮蔽信号MSK为“L”的状态下，倒相器22a、15a的输出侧的电平为“H”，倒相器22b、15b的输出侧的电平为“L”，在RTC 30上所施加的遮蔽信号msk变为“L”。

如接着切断电源，则随着时间经过，电源电压VDD IO、VDD CORE形成接地电压GND，倒相器22a、22b、15a、15b的输入侧与输出侧都形成“L”。但是，在到电源电平形成稳定状态为止的过渡期中，因信号生成部40的构成构件和电源容量而使下降并不一定，所以有可能暂时产生倒相器22a的输出电平为“L”，倒相器22b的输出电平为“H”，倒相器15a的输出电平为“L”，以及在RTC 30上所施加的遮蔽信号msk为“H”的情况。

当形成这种状态时，与电源接通时的问题相同，不只是RTC 30的遮蔽被解除，而在通电区域和后备区域的临界处产生贯通电流，还有可能引起RTC磁心部31的错误动作。而且，在RTC 30中如解除遮蔽，则闩锁电路33的保持内容会变为“H”。在电源电压VDD CORE未完全变为接地电压GND的状态下，会陷入一种闩锁电路30的“H”输出信号通过逻辑磁心部10的缓冲器15而供给电源电压的状态，这将引起该逻辑磁心部10无法转移到电源切断状态这样的问题。

(C)在不同电源间的接口部上，需要在输入侧的附近置入用于静电防护(ESD)的保护二极管(例如保护二极管18、36、37)，但因为具有该保护二极管，所以在切断电源时，需要将来自后备区域的输出信号O-RTC预先设定为“L”。如果保持“H”的状态而切断电源，则保护二极管的电源电压VDD CORE侧变为接地电压GND，所以该保护二极管形成正向，而向电源电压VDD CORE侧流过电流。当流过电流，并从后备区域供给电源时，会引起不能转移到电源切断状态这样的问题。

(D)遮蔽信号msk为了在由被遮蔽的状态(“L”)进行电源接通和切断时不会因须状的信号而使遮蔽被解除，可在同步电路34中利用32kHz的时序信号CLK除去短脉冲信号。因为时序信号CLK与用于从CPU 11进行存取的总线时序(bus clock)(未图示)并不同步，所以在CPU 11侧无法正确地得知在RTC 30内部是否完成了遮蔽的时序。因此，如在遮蔽未完成的状态下切断电源，则会导致在RTC 30内产生贯通电流的问题和RTC 30内的未图示的寄存器发生改写的问题。而且，在遮蔽未被解除的状态下，会产生当从CPU 11对寄存器进行存取时，无法进行写入，且即使读出也只能读出基于遮蔽的固定值这样的问题。

(E)当在具有保护二极管的情况下，使电流在进行遮蔽设定之前被切断，或在电源切断中发现遮蔽信号msk为“H”时，如来自后备区域的输出信号O-RTC为“H”，则藉由保护二极管而流过电流，而引起无法转移到电源切断状态这样的问题。

由此可见，上述现有的半导体电路在结构与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决半导体电路存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品又没有适切的结构能够解决上述问题，此显然是相关业者急欲解决的问题。

有鉴于上述现有的半导体电路存在的缺陷，本发明人基于从事此类产品设计制造多年丰富的实务经验及专业知识，并配合学理的运用，积极加以研究创新，以期创设一种新型结构的半导体电路，能够改进一般现有的半导体电路，使其更具有实用性。经过不断的研究、设计，并经反复试作样品及改进后，终于创设出确具实用价值的本发明。

发明内容

本发明的目的在于，克服现有的半导体电路存在的缺陷，而提供一种新型结构的半导体电路，所要解决的技术问题是使其可以确实地转移到电源切断状态，从而更加适于实用。

本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种半导体电路，包括具有在待机时停止电源供给的断电区域与即使在待机时也供给电源的后备区域的集成电路，及控制该集成电路的电源供给的开关装置，其中，在前述断电区域上，设置有在通常动作时设定为高电平的遮蔽信号，并在转移到待机状态前设定为低电平的遮蔽信号的寄存器；且在前述后备区域上，设置有保持前述遮蔽信号且在该遮蔽信号变为无电压状态时保持低电平的闩锁电路，以及在该闩锁电路保持低电平时，将来自前述断电区域的输入信号固定为低电平的遮蔽电路。

本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。

前述的半导体电路，其中所述的遮蔽电路在前述闩锁电路保持低电平时，将向前述断电区域输入的输入信号与来自该断电区域的输出信号一起固定为低电平。

前述的半导体电路，为了从前述断电区域调查与前述后备区域之间的输出入信号的状态，在该后备区域上设置可从该断电区域进行读出的状态测试寄存器。

前述的半导体电路，为了从前述断电区域调查与前述后备区域之间的输出入信号的状态，在该后备区域上设置有：状态测试寄存器，可由前述断电区域指定地址并进行数据的读写，且在前述闩锁电路保持低电平时使该数据被复位为低电平；存取控制寄存器，可由前述断电区域设定禁止或许可对前述后备区域内的寄存器进行读出；以及选择器，当前述存取控制寄存器设定为禁止读出时，不管前述断电区域所指定的读出地址如何，都输出前述状态测试寄存器的数据。

本发明与现有技术相比具有明显的优点和有益效果。由以上技术方案可知，为了达到前述发明目的，本发明的主要技术内容如下：本发明提供一种半导体电路，包括具有在待机时停止电源供给的断电区域及即使在待机时也供给电源的后备区域的集成电路、以及控制向该集成电路的电源供给的开关装置，其中，在前述断电区域上，设置有在通常动作时设定为高电平(high level)的遮蔽信号，与在转移到待机状态前设定为低电平(lowlevel)的遮蔽信号的寄存器；且在前述后备区域上，设置有保持前述遮蔽信号且在该遮蔽信号变为无电压状态时保持低电平的闩锁电路，及在该闩锁电路保持低电平时，将来自前述断电区域的输入信号固定为低电平的遮蔽电路。

在本发明中，由于在断电区域设置有在从通常动作状态转移到待机状态之前，被设定为低电平的遮蔽信号的寄存器，所以对后备区域可确实地传达向待机状态进行转移的信号。另外，由于在后备区域具有保持遮蔽信号且在该遮蔽信号变为无电压状态时保持低电平的闩锁电路，所以在待机状态中闩锁电路必定保持低电平。而且，由于具有在闩锁电路保持低电平时，将来自断电区域的输入信号固定为低电平的遮蔽电路，所以具有能够解决前述问题，可确实地向电源切断状态进行转移的效果。

藉由使遮蔽电路采用在闩锁电路保持低电平时，不只将来自断电区域的输入信号也将发送向断电区域的输出信号固定在低电平的构成，或为了从断电区域调查与后备区域间的输出入信号的状态，而设置从该断电区域可读出的状态测试寄存器，从而可更加确实地消除贯通电流并转移到电源切断状态。

经由上述可知，本发明是关于一种半导体电路，在LSI的断电区域的电源接通和切断时不产生贯通电流和错误动作，可确实地转移到电源切断状态。在断电区域上设置有遮蔽寄存器19，且在电源切断前在该遮蔽寄存器19中设置“L”的遮蔽信号。在后备区域侧，设置有保持从断电区域侧所输入的遮蔽信号，并在该遮蔽信号变为无电压状态时保持“L”的闩锁电路33A，且利用该闩锁电路33A所保持的遮蔽信号，对与断电区域侧之间的输出入信号进行遮蔽。

综上所述，本发明特殊结构的半导体电路，可确实地转移到电源切断状态。其具有上述诸多的优点及实用价值，并在同类产品中未见有类似的结构设计公开发表或使用而确属创新，其不论在产品结构或功能上皆有较大的改进，在技术上有较大的进步，并产生了好用及实用的效果，且较现有的半导体电路具有增进的多项功效，从而更加适于实用，而具有产业的广泛利用价值，诚为一新颖、进步、实用的新设计。

上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。

附图说明

图1为表示本发明的实施例1的半导体装置的概略构成图。

图2为现有习知的半导体装置的概略构成图。

图3为表示本发明的实施例2的RTC的构成图。

图4为表示本发明的实施例3的RTC的构成图。

图5为表示本发明的实施例4的RTC磁心部的构成图。

10、10A、10B：逻辑磁心部       11：CPU

12：系统总线                   13：通道控制部

14、15：缓冲器                 15a、15b：倒相器

16：输出缓冲器                 17：输入缓冲器

18：保护二极管                 19：遮蔽寄存器

20、20A：输出入部              21、22：缓冲器

22a、22b：倒相器               23、23a、23b：通道

30、30A、30B、30C：计时用时序计数器(RTC)

31、31A、31B：RTC磁心部        32、32A：接口部

33、33A：闩锁电路              33a：电阻

33b：晶体管                    33c、33d：倒相器

34、34A：同步电路              35：与闸

36、37：保护二极管             38：与闸

40、40A：信号生成部            50、50A：开关控制部

51：开关                       52：电阻

53：开关                       54：电阻

60：电源开关                   70：电源

300：状态测试寄存器            301：RTC寄存器

302：状态测试寄存器            303：存取控制寄存器

304：地址译码器                305：选择器

AD：地址信号                   CON：控制信号

I-RTC：输入信号                MSK、msk、mskr：遮蔽信号

O-RTC：输出信号                RD：读出数据

RST：复位信号                  WD：写入数据

WE：写入控制信号

VDD IO、VDD CORE、VDD RTC、VDD EX：电源电压

具体实施方式

为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的半导体电路其具体实施方式、结构、特征及其功效，详细说明如后。

图1为表示本发明的实施例1的半导体装置的概略构成图，且对图2中的相同的构件付以相同的符号。

该半导体装置由构成LSI的逻辑磁心部10A、输出入部20A及计时用时序计数器(以下称作[RTC])30A，作为该LSI的外接电路的信号生成部40A、开关控制部50A、电源开关60以及电源70所构成。

逻辑磁心部10A与图2同样地具有CPU 11及系统总线12，且在该系统总线12上连接有通道控制部13等输出入控制部和未图示的存储器(memory)等。而且，逻辑磁心部10A具有用于在与输出入部20A间进行信号电平的转换的缓冲器14等、与用于将系统总线12与RCT 30A进行连接的输出缓冲器16和输入缓冲器17。另外，该逻辑磁心部10A具有从CPU 11通过系统总线12而使遮蔽信号MSK被设置的遮蔽寄存器19(maskregistor)，且该遮蔽信号MSK可藉由缓冲器15，使遮蔽信号msk向RTC 30A进行输出。另外，逻辑磁心部10A形成被供给1.5V的电源电压VDD CORE的断电区域，其中该1.5V的电源电压VDD CORE在电池后备模式时被切断。

输出入部20A是用于在LSI和外部之间进行信号的输出入，其具有对应于各信号的缓冲器21等、和由逻辑磁心部10A的通道控制部13被控制的复数个通道23a，23b等。输出入部20A形成被供给3.3V的电源电压VDD IO的断电区域，其中该3.3V的电源电压VDD IO在电池后备模式时被切断。

RTC 30A由设置于即使在电池后备模式下也总是被供给电源的后备区域上，并具有利用外接的晶体振动单元产生的32kHz时序信号CLK的计时用时序脉冲发生器和计时机构的RTC磁心部31、以及用于对应电源切断的接口部32A所构成，并形成被不间断地供给1.5V的电源电压VDD RTC的后备区域。

接口部32A具有用于保持从逻辑磁心部10A所输入的遮蔽信号msk的闩锁电路33A。该闩锁电路33A在输入侧变成无电压时可保持“L”，且具有将输入侧下拉为接地电压GND的高电阻值的电阻33a、在输入侧和接地电压间所连接的N通道型的晶体管33b、使输入侧的电平反相并施加到晶体管33b的闸极上的倒相器33c、及与该倒相器33c级联的倒相器33d。

闩锁电路33A的输出信号被输入到利用2级的双稳态多谐振荡器的同步电路34中，并利用RTC磁心部31所生成的时序信号CLK被同步化，并除去须状的短脉冲，且作为遮蔽信号mskr被输出到与闸35。与闸35形成一种兼作缓冲器的遮蔽电路，用于将从逻辑磁心部10的输出缓冲器16所输出的系统总线12的信号，施加到RTC磁心部31上。

信号生成部40A是生成用于使LSI整体为初期状态的复位信号RST，且该复位信号RST可藉由输出入部20A的缓冲器21，被送向逻辑磁心部10A。信号生成部40A可与输出入部20A同样地以3.3V的电源电压VDD IO进行动作。

开关控制部50A由在电源70所输出的3.3V的电源电压VDD EX和接地电压GND之间所连接的电源接通用的开关51及电阻52的串联电路、以及与其并列连接的电源切断用的开关53及电阻54的串联电路所构成。开关51及电阻52的连接点被连接在输出入部20A的通道23a上，且使该连接点的电压作为对电源开关60的控制信号CON而被输出。而且，开关53和电阻54的连接点，被连接在输出入部20A的通道23b上。

电源开关60根据从开关控制部50A所输入的控制信号CON，将由电源70所施加的电源电压VDD RCT、VDD EX进行接通和关闭，并分别作为电源电压VDD CORE、VDD IO而输出。

下面，对该半导体电路的电源接通及电源切断时的动作进行说明。

(I)电源接通时的动作

(1)当开关51置于打开位置时，使得由电阻52被下拉(pull-down)为“L”的控制信号CON以及其向通道23a的输入而被上拉为“H”。因控制信号CON变为“H”，从而开始电源电压VDD IO、VDD CORE的供给。另外，电源电压VDD RTC除了初期的电源接通时以外，其是被不间断地供给的。在该时刻，由复位信号RST使遮蔽寄存器19被复位，遮蔽信号MSK变为“L”。因此，RTC 30A的闩锁电路33A的输出信号为“L”。

(2)在电源电压VDD IO、VDD CORE被供给后并形成稳定状态时，从信号生成部40A所输出的复位信号RST变为“H”，而使复位状态被解除。藉此，CPU 11的动作开始。

(3)一定时间后，当由CPU 11对通道控制部13进行存取并在通道23a中检测到“H”时，CPU 11认为开关51被按下，而对通道控制部13进行设定，以将通道23a转换为输出模式且输出“H”。藉此，即使开关51变成关闭，控制信号CON也为“H”，而使电源开关60保持打开的状态。另一方面，当一定时间后CPU 11检测到通道23a的“L”时，认为电源为关闭，所以开始电源切断的动作。

(4)由CPU 11对遮蔽寄存器19进行存取，并将遮蔽信号MSK设定为“H”(遮蔽解除)。当遮蔽信号MSK变为“H”时，被输入到RTC 30A的遮蔽信号msk变为“H”，并藉由闩锁电路33A被输入到同步电路34。另外，由于在闩锁电路33A的输入侧所连接的电阻33c，其被设定为较大的电阻值，所以对“H”的遮蔽信号msk没有影响。遮蔽信号msk在同步电路34中由时序信号CLK而被同步化，并作为遮蔽信号mskr被输出到与闸35。藉此，对RTC 30的存取被允许，使从逻辑磁心部10A所输入的输入信号I-RTC被输入到RTC磁心部31。

(II)电源切断时的动作

(1)当开关53置于打开位置时，对利用电阻54形成“L”的通道23b的输入被上拉为“H”。如由CPU 11对通道控制部13进行存取，并在通道23b中检测到一定时间的“H”，则CPU 11认为开关53被按下，而开始电源切断动作。另外，从在通道23b中检测到“H”开始，如在一定时间以内检测到“L”，则不进行电源切断动作而继续通常动作。

(2)由CPU 11对遮蔽寄存器19进行存取，并使遮蔽信号MSK为“L”(遮蔽设定)。当遮蔽信号MSK变成“L”时，输入到RTC 30A的遮蔽信号msk变为“L”，并藉由闩锁电路33A被输入到同步电路34。另外，由于闩锁电路33A的倒相器33a的输出信号变为“H”，所以晶体管33d(transistor)形成导通状态，该倒相器33a的输入侧被与接地电位GND连接而固定为“L”。遮蔽信号在同步电路34中由时序信号CLK而被同步化，并输入到与闸35。藉此，从逻辑磁心部10A所输入的输入信号I-RTC被遮蔽，使向RTC 30的存取被禁止。

(3)如RTC 30的遮蔽完成，则由CPU 11对通道控制部13进行存取，并使通道23a为“L”。当通道23a变为“L”时，电源开关60形成关闭状态，而使电源电压VDD IO、VDD CORE的供给被切断。藉此，使信号生成部40A的电源供给也被切断，所以复位信号RST也变为“L”。RTC 30A的电源电压VDD RTC被供给，在闩锁电路33A中，保持“L”的状态而不发生变化。在该电源切断的过渡期中，即使遮蔽信号暂时变为“H”，由于闩锁电路33A并不保持该“H”的电平，所以也不会向缓冲器15流过电流。

如以上所述，在该实施例1中，于逻辑磁心部10A上设置有可由CPU 11进行控制的遮蔽寄存器19，并可从该遮蔽寄存器19输出遮蔽信号MSK。藉此，可不再像现有习知的由信号生成部40所生成的遮蔽信号MSK那样，受到电源的打开与关闭的影响。而且，由于RTC 30A内的闩锁电路33A形成一种只保持“L”的电路构成，所以在电源切断的过渡状态下，即使遮蔽信号msk暂时变成“H”，也不会向缓冲器15流过电流，因此，不再存在遮蔽信号因电源电压VDD CORE的打开和关闭的影响而被解除的问题。另外，由于不需要从LSI的外部输入遮蔽信号MSK，所以可减少终端的数目。

另外，本发明并不限定于上述实施例1，还可有各种的变形例。作为其变形例，有例如下述这样的类型。

(a)开关控制部50A的构成为用于简化说明的一个例子，可采用不直接操作开关51、53而依据各种状态，控制开关或向CPU 11传达状态的构成。

(b)RTC 30A内的同步电路34可省略。

[实施例2]

图3为表示本发明的实施例2的RTC的构成图。该RTC 30B是设置用于取代图1中的RTC 30A的，对与图1中相同的构件付以相同的符号。

该RTC 30B除了具有将来自逻辑磁心部10B的输入信号I-RTC向RTC磁心部31输入，并由同步电路34A所输出的遮蔽信号mskr进行控制的与闸35外，还具有将从该RTC磁心部31向逻辑磁心部10B的输出信号O-RTC，以同样的遮蔽信号mskr进行控制的与闸38。

另外，该RTC 30B具有用于保护电路，避免受到从逻辑磁心部10B与遮蔽信号msk和输入信号I-RTC重合输入的过电压的影响的保护二极管36、37。同样，在逻辑磁心部10B侧，也具有用于保护电路，避免受到从RTC 30B与输出信号O-RTC重合输入的过电压的影响的保护二极管18。

下面，对利用电源切断动作而使断电区域的电源被切断时的动作进行说明。

在电源切断之前，由CPU 11对遮蔽寄存器19进行存取，将遮蔽信号MSK设定为“L”。藉此，RTC 30B的遮蔽信号mskr也变为“L”。藉此，被输入到RTC磁心部31的输入信号I-RTC固定为“L”，且从该RTC磁心部31输出到逻辑磁心部10B的输出信号O-RTC也固定为“L”。

然后，切断断电区域的电源电压VDD CORE。藉此，向具有缓冲器17及保护二极管18的逻辑磁心部10B内的所有电路停止供给电源。

如以上所述，该实施例2的RTC 30B具有当在电源切断前且被输入遮蔽信号MSK时，将向断电区域输出的输出信号O-RTC固定为“L”的与闸。藉此，不会从RTC 30B向逻辑磁心部10B的保护二极管18流过电流，可确实地转移到后备模式。

[实施例3]

图4为表示本发明的实施例3的RTC的构成图。该RTC 30C是设置用于取代图1中的RTC 30A的，对与图1中相同的构件付以相同的符号。

RTC 30C具有增加功能的RTC磁心部31A。即，该RTC磁心部31A除了未图示的时序信号发生器和计时机构以外，在逻辑磁心部10B上还设有状态测试寄存器300，当电源被接通且遮蔽被解除时，可从该逻辑磁心部10B读写任意的数据。

该状态测试寄存器300的使用方法如下所示。

如实施例1的(I)所说明的，在电源被接通并由CPU 11解除遮蔽，且从遮蔽寄存器19所输出的遮蔽信号MSK变为“H”之后，可由CPU 11对状态测试寄存器300写入除了“0”以外的任意的值。然后，由CPU 11读出状态测试寄存器300的内容，如读出所写入的任意的值，则可判定为遮蔽被解除。如果遮蔽未被解除，则从与闸36所输出的输出信号O-RTC变为“L”，所以读出的值变为“0”。

另一方面，当进行电源切断时，在电源切断前由CPU 11对遮蔽进行设定后，再由该CPU 11对状态测试寄存器300写入除了“0”以外的任意的值。然后，由CPU 11读出状态测试寄存器300的内容，如读出“0”的值，则可判定为遮蔽被设定。如果读出所写入的任意的值，则判定为遮蔽未被设定。在确认RTC 30C的遮蔽被设定之后，切断电源。

如以上所说明的，该实施例3的RTC 30C由于在RTC磁心部31A上设置有状态测试寄存器300，所以可由CPU 11确认遮蔽的设定和解除状态，并可在确认遮蔽解除后，对RTC磁心部31A进行存取，或在确认遮蔽的设定后切断电源。因此，可避免出现遮蔽未设定却切断电源而产生贯通电流，或使RTC磁心部31A的寄存器的值被改写这样的问题。

另外，也可取代能够写入任意的数据的状态测试寄存器300，而利用被设定为除了“0”以外的固定值的读出专用的寄存器。在这种情况下，不进行对寄存器的写入，如果读出预先所设定的固定值，则判定为遮蔽被解除。

[实施例4]

图5为表示本发明的实施例4的RTC磁芯部的构成图。

该RTC磁芯部31B是设置用于取代图3中的RTC磁心部31的，具有作为时序和计时机构使用的复数个RTC寄存器301、状态测试寄存器302及存取控制寄存器303。状态测试寄存器302与实施例3中的状态测试寄存器300同样，为可从逻辑磁心部10B读写任意的数据的寄存器，但采用当遮蔽信号mskr从“H”变化为“L”时被复位，其值变为“0”的构成。而且，存取控制寄存器303为用于设定对来自逻辑磁心部10B的存取，不论地址信号AD(address)如何，都必定将状态测试寄存器302的内容向逻辑磁心部10B进行输出的状态的寄存器。这些寄存器301～303的数据输入终端，被连接在由逻辑磁心部10B被输入写入数据WD的写入数据总线上。

而且，该RTC磁心部31B具有对从逻辑磁心部10B所输入的地址信号AD进行解码，并输出对各寄存器301～303的选择信号的地址译码器304(address decorder)。从地址译码器304所输出的选择信号，其与写入控制信号WE的逻辑积，被输入到对应的寄存器301～303的写入控制终端，且还被输入到选择器305(selector)。

选择器305依据从地址译码器304所输出的选择信号和在存取控制寄存器303中所设定的信号，选择了寄存器301、302的输出数据并作为读出数据RD输出到读出数据总线。在该选择器305中，当存取控制寄存器303被设定为“H”时，不管地址信号AD如何，都将状态测试寄存器302的内容作为读出数据RD输出。

下面对动作进行说明。

当解除遮蔽时，由图1的CPU 11对遮蔽寄存器19进行存取，并将遮蔽信号MSK设置为“H”。遮蔽信号MSK作为遮蔽信号msk被输入到图3的RTC 30B，并利用同步电路34与时序信号CLK同步后，解除与闸35、38的遮蔽。在CPU 11中，反复进行向图5的状态测试寄存器302写入除了0以外的任意值，并立即读出的操作。当从状态测试寄存器302所读出的值，与写入的值一致时，判定为RTC磁心部31B的遮蔽实际上被解除。然后，将存取控制寄存器303的内容设定为“L”。藉此，可依据地址信号AD，读出RTC寄存器301和状态测试寄存器302的数据。

当设定遮蔽时，由CPU 11将存取控制寄存器303的内容设定为“H”。藉此，不管地址信号AD如何，都使状态测试寄存器302的内容由选择器305被选择并作为读出数据RD而被输出。

接着，由CPU 11对遮蔽寄存器19进行存取，并将遮蔽信号MSK设置为“L”。藉此，可使RTC 30B内的遮蔽信号mskr被固定为“L”，并使RTC磁心部31B被遮蔽，且使状态测试寄存器的值被复位而变成“0”。在CPU 11中，反复进行向状态测试寄存器302写入除了0以外的任意值，并立即读出的操作。当从状态测试寄存器302所读出的值变为0时的时点，判定为实际上RTC磁心部31B的遮蔽被设定。

如以上所说明的，该实施例4的RTC磁心部31B采用具有可设定为只读出状态测试寄存器302的内容的状态的存取控制寄存器303，且在遮蔽信号mskr被设置时使状态测试寄存器302的值被复位为0的构成。藉此，不会在遮蔽状态下向读出数据总线输入“H”的电平，所以在逻辑磁心部10B的电源切断时，不会产生通过保护二极管18流过电流这样的问题。

以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (4)

1、一种半导体电路，包括具有在待机时停止电源供给的断电区域与即使在待机时也供给电源的后备区域的集成电路，及控制该集成电路的电源供给的开关装置，

其特征在于：

在前述断电区域上，设置有在通常动作时设定为高电平的遮蔽信号，并在转移到待机状态前设定为低电平的遮蔽信号的寄存器；且

在前述后备区域上，设置有保持前述遮蔽信号且在该遮蔽信号变为无电压状态时保持低电平的闩锁电路，以及在该闩锁电路保持低电平时，将来自前述断电区域的输入信号固定为低电平的遮蔽电路。

2、根据权利要求1所述的半导体电路，其特征在于其中所述的遮蔽电路在前述闩锁电路保持低电平时，将向前述断电区域输入的输入信号与来自该断电区域的输出信号一起固定为低电平。

3、根据权利要求1或2所述的半导体电路，其特征在于为了从前述断电区域调查与前述后备区域之间的输出入信号的状态，在该后备区域上设置可从该断电区域进行读出的状态测试寄存器。

4、根据权利要求1或2所述的半导体电路，其特征在于为了从前述断电区域调查与前述后备区域之间的输出入信号的状态，在该后备区域上设置有：

状态测试寄存器，可由前述断电区域指定地址并进行数据的读写，且在前述闩锁电路保持低电平时使该数据被复位为低电平；

存取控制寄存器，可由前述断电区域设定禁止或许可对前述后备区域内的寄存器进行读出；以及

选择器，当前述存取控制寄存器设定为禁止读出时，不管前述断电区域所指定的读出地址如何，都输出前述状态测试寄存器的数据。

Images