CN1770441A - 半导体元件的连接结构、布线衬底及半导体装置 - Google Patents

半导体元件的连接结构、布线衬底及半导体装置 Download PDF

Info

Publication number
CN1770441A
CN1770441A CNA2005101141417A CN200510114141A CN1770441A CN 1770441 A CN1770441 A CN 1770441A CN A2005101141417 A CNA2005101141417 A CN A2005101141417A CN 200510114141 A CN200510114141 A CN 200510114141A CN 1770441 A CN1770441 A CN 1770441A
Authority
CN
China
Prior art keywords
solder resist
semiconductor element
mentioned
wiring
splicing ear
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005101141417A
Other languages
English (en)
Other versions
CN100468715C (zh
Inventor
岩根知彦
中村仲荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN1770441A publication Critical patent/CN1770441A/zh
Application granted granted Critical
Publication of CN100468715C publication Critical patent/CN100468715C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

本发明的半导体元件的连接结构的特征在于：布线衬底具备利用阻焊剂覆盖上述布线图案的阻焊剂覆盖部和使上述布线侧连接端子露出的阻焊剂开口部，上述阻焊剂开口部设置成包围上述阻焊剂覆盖部的至少一部分。因此，可以避免布线图案的不需要的露出。即，可以将上述半导体元件搭载在上述布线衬底上，而不会在上述布线图案与上述半导体元件之间产生不应该的接触，可以提供可靠性高的半导体装置。

Description

半导体元件的连接结构、布线衬底及半导体装置
                      技术领域
本发明涉及在柔性布线衬底上采用COF(柔性印刷电路板上的芯片)方式安装半导体元件时的连接结构。
                      背景技术
COF(柔性印刷电路板上的芯片)半导体装置作为可安装在狭窄的空间或具有复杂形状的空间内的半导体装置得到广泛地使用。COF半导体装置是在作为布线衬底的柔性布线衬底上接合、搭载(连接)了半导体元件的半导体装置。柔性布线衬底是在称为带式载体(TapeCarrier)的具有可挠性的绝缘性带基体材料上形成有布线图案的衬底。关于现有的COF半导体装置的结构，例如在特开昭64-27246号公报(1989年1月30日公开)上有记载。
根据图7～9说明现有的COF半导体装置中的柔性布线衬底和半导体元件的接合结构。图7是表示现有的COF半导体装置的柔性布线衬底101的概略结构的平面图，图8是表示图7所示的柔性布线衬底101中的半导体元件的安装(连接)区的概略结构的平面图，图9是表示现有的COF半导体装置110的概略结构的剖面图。再有，在图8中，用单点划线表示半导体元件111，用双点划线表示该半导体元件的凸出电极112(半导体侧连接端子)。
如图7所示，现有的柔性布线衬底101在绝缘性带基体材料102上形成多个布线图案103。此外，如图7和图8所示，布线图案103的一个端部变成和半导体元件111的凸出电极112连接的部分、即内部引线131。此外，如图7所示，布线图案103的另一个端部变成和外部电路连接的部分、即外部引线132。
进而，柔性布线衬底101的表面有时使用具有绝缘性的阻焊剂(solder resist)141覆盖，布线图案103由该阻焊剂141保护。
但是，半导体元件111的安装区、即由单点划线包围的区域(参照图7)和外部引线132及其周边部分不用阻焊剂141覆盖，而使布线图案103露出来。以下，将由阻焊剂141覆盖的区域称作阻焊剂覆盖部，将不用阻焊剂141覆盖的区域中的形成外部引线131的区域称作阻焊剂开口部。如图8所示，在现有的柔性布线衬底101中，阻焊剂开口部142包含全部半导体元件111的安装区，是比半导体元件111的安装区广的区域。
如图9所示，现有的COF半导体装置110在柔性布线衬底101上安装半导体元件111形成。安装时，半导体元件111的电极112和柔性布线衬底101的内部引线131接合。作为凸出电极112和内部引线131的接合方法，一般是通过加热或加压、使凸出电极112和内部引线131的材料彼此形成合金或实现热压接。此外，有时在接合后，在柔性布线衬底101和半导体元件111之间注入绝缘性树脂114，并使该绝缘性树脂114固化，由此，可以防止内部引线131露出来。
上述现有的柔性布线衬底如上所述，柔性布线衬底101上的阻焊剂开口部142包含全部半导体元件111的安装区，且设计得比该区域广。在这样的柔性布线衬底101上，阻焊剂开口部142不仅包含和电极112接合的内部引线131的部分，而且还包含其他部分的布线图案103，并呈露出的状态。
因此，当安装半导体元件111时，会产生半导体元件111的凸出电极112之外的部分和布线图案103的不应该的接触，结果，出现使半导体元件111损害的问题。作为该不应该的接触，可以举出例如布线图案103的内部引线131一侧的前端部分133或在阻焊剂开口部142内形成的布线134和半导体元件111的接触，或者布线图案103和半导体元件111的边缘(端部)的接触。
                          发明内容
本发明是为了解决上述问题而提出的，其目的在于：通过在将半导体元件安装在布线衬底上、即将半导体元件侧连接端子和布线衬底侧布线连接时，避免半导体元件和布线图案的不应该的接触，从而提供一种可靠性高的半导体装置。
为了解决上述现有问题，本发明的半导体元件的连接结构使设在半导体元件上的多个半导体元件侧连接端子和设在布线衬底上的多个布线图案的各布线侧连接端子电连接，其特征在于：具备利用阻焊剂覆盖上述布线图案的阻焊剂覆盖部、以及设置成使上述布线侧连接端子露出的阻焊剂开口部，上述阻焊剂开口部设置成包围上述阻焊剂覆盖部的至少一部分。
若按照上述结构，上述布线侧连接端子设在设置成包围上述阻焊剂覆盖部的至少一部分的上述阻焊剂开口部内。即，连接在上述半导体元件侧连接端子上的布线侧连接端子露出，上述连接端子之外的布线图案由阻焊剂覆盖。因此，可以避免布线图案的不需要的露出。即，可以将上述半导体元件安装在上述布线衬底上，而不会在上述布线图案与上述半导体元件之间产生不应该的接触，可以提供可靠性高的半导体装置。
通过下面所示的记载就可以充分了解本发明的其他目的、特征和优点。此外，利用参照了附图的下面的说明就可以明白本发明的长处。
                    附图说明
图1是表示本发明实施方式的柔性布线衬底的概略结构的平面图。
图2是表示图1所示的柔性布线衬底中的半导体元件安装区域的一结构的平面图。
图3是表示图1所示的柔性布线衬底中的半导体元件安装区域的另一结构的平面图。
图4是表示图1所示的柔性布线衬底中的半导体元件安装区域的又一结构的平面图。
图5是表示本发明实施方式的凸出电极和内部引线接合之前的、半导体元件和柔性布线衬底的概略结构的剖面图。
图6是表示图5所示的凸出电极和内部引线接合之后的、本发明实施方式的COF半导体装置的概略结构的剖面图。
图7是表示现有的COF半导体装置中的柔性布线衬底的概略结构的平面图。
图8是表示现有的柔性布线衬底中的半导体元件安装区域的概略结构的平面图。
图9是表示现有的COF半导体装置的概略结构的剖面图。
图10是表示本发明实施方式的柔性布线衬底的主要部分结构的平面图。
                   具体实施方式
根据图1～6来说明本发明的实施方式。
图1是表示本发明的一个实施方式的柔性布线衬底(布线衬底)1的概略结构的平面图，图2是表示图1所示的柔性布线衬底1中的半导体元件安装区域的一结构的平面图。此外，图3和图4是表示柔性布线衬底1中的半导体元件安装区域的其他结构的平面图。再有，在图1～图4中，用单点划线表示安装在柔性布线衬底1上的半导体元件11，在图2～图4中，用双点划线表示该半导体元件11的凸出电极(半导体元件侧连接端子)12。即，在柔性布线衬底1中，由单点划线表示的区域是半导体元件搭载区。
如图1所示，本实施方式的柔性布线衬底1的结构是在长条状的绝缘带基体材料2(绝缘性衬底)上形成多个布线图案3。当在柔性布线衬底1上搭载半导体元件11而制作COF半导体装置(图6中的COF半导体装置10)之后，如图1的虚线所示，切断柔性布线衬底1，分离出各COF半导体装置。关于COF半导体装置的制造方法，将在后面叙述。
布线图案3具有用来使后述的COF半导体装置10和外部电路连接的外部引线32。另一方面，布线图案3在柔性布线衬底1的外部引线32的内侧变成内部引线。内部引线的一部分变成用于和半导体元件11的凸出电极(在图1中未图示)连接的连接端子31(布线侧连接端子)。再有，柔性布线衬底1中的“外侧”是指柔性布线衬底1切断后的外周(虚线)附近一侧，“内侧”是指其相反的一侧。
此外，在柔性布线衬底1的设置布线图案3的一侧的面上形成由阻焊剂4 1覆盖的阻焊剂覆盖部，布线图案3由阻焊剂41保护。其中，连接端子31和外部引线32不被阻焊剂41覆盖，特别是包含连接端子31的、不被阻焊剂41覆盖的部分成为阻焊剂开口部42。
即，柔性布线衬底1具备：布线图案3被阻焊剂41覆盖的阻焊剂覆盖部、以及设置成使连接端子31露出的阻焊剂开口部42。而且，上述阻焊剂开口部42设置成包围上述阻焊剂覆盖部41的至少一部分。
上述带基体材料2最好是能自由弯曲的柔软性好的绝缘薄膜。作为这样的绝缘薄膜的材料，例如有聚酰亚胺树脂、聚酯树脂等。
此外，布线图案3例如可以通过蚀刻粘接在上述带基体材料2上的铜箔来形成。
下面，参照图2～4来更详细地说明本发明的实施方式。
连接端子31和阻焊剂开口部42如图2所示，按照凸出电极12的排列方法，在安装半导体元件11的区域(单点划线)的内侧沿着该区域的形状而形成。因此，半导体元件11的安装区域的中心附近的区域43变成被阻焊剂开口部42包围的阻焊剂覆盖部。即，在本实施方式的柔性布线衬底1中，布线图案31的、与半导体元件11的凸出电极12连接的部分的内侧的区域(区域43)由阻焊剂41覆盖。因此，布线端部33和在半导体元件安装区内形成的布线34由阻焊剂41覆盖。
这样，在布线图案3中，除了为了与凸出电12极连接所需要的连接端子31之外，都受阻焊剂41保护。因此，可以防止半导体元件11和布线图案(例如，布线端部33或在半导体元件安装区内形成的布线34)的不需要的接触。
如图2～图4所示，本实施方式的阻焊剂开口部42可以按每一个连接端子31分开设置，也可以使多个连接端子31从一个阻焊剂开口部42中露出。即，阻焊剂开口部42可以如图2所示，是对1个连接端子31设置1个阻焊剂开口部42的结构，此外，也可以如图3所示，设有多个的阻焊剂开口部42中的至少1个包含多个连接端子31，除此之外的阻焊剂开口部42与连接端子31一一对应设置。此外，也可以如图4所示，设有多个的阻焊剂开口部42被形成为分别包含多个连接端子31。此外，虽然未图示，但也可以设置成使1个阻焊剂开口部42包含所有的连接端子31且将一部分阻焊剂41包围。
近年来，对半导体装置要求多功能和小型化，对COF半导体装置也要求多功能和小型化。对此，在半导体元件中，大多将凸出电极间的间距设计在50μm以下。这样的微小间距的半导体元件难以与凸出电极一一对应，在柔性布线衬底上形成阻焊剂。这种情况下，如图3和图4所示，只要在柔性布线衬底1上设置包含邻近的多个连接端子31的阻焊剂开口部42即可。
由以上说明可知，所谓“阻焊剂开口部设置成包围阻焊剂覆盖部的至少一部分”换言之是指在柔性布线衬底的半导体元件安装区中、与半导体元件连接的连接端子的内侧区域也受阻焊剂保护的结构。即，若柔性布线衬底是具有保护连接端子内侧的布线图案的阻焊剂的结构，则不必用阻焊剂将半导体元件搭载区的连接端子之外的部分全部覆盖。
此外，柔性布线衬底1可以是图10所示的结构。图10是表示本发明实施方式的柔性布线衬底的主要部分结构的平面图。在图10中，对于与已说明的部件具有同样功能的部件付与同一符号，并省略其说明。
图10所示的柔性布线衬底1具备：带基体材料2、设在上述带基体材料2上的布线图案3、利用阻焊剂41覆盖上述布线图案3的阻焊剂覆盖部、以及设置成使上述布线图案3的一部分露出的阻焊剂开口部42。而且，上述布线图案3设置成贯通阻焊剂开口部42，并且在阻焊剂开口部42内的布线图案3中，设置有用于与半导体元件11的凸出电极12连接的连接端子31。
此外，柔性布线衬底1也可以说是如下的结构。即，柔性布线衬底1具备：带基体材料2、设在上述带基体材料2上的布线图案3、利用阻焊剂41覆盖上述布线图案3的阻焊剂覆盖部、以及设置成使上述布线图案3露出的阻焊剂开口部42。而且，在通过阻焊剂开口部4 2露出的布线图案3中，与半导体元件11的凸出电极12连接的部分(即连接端子31)的长度L可以是大于等于不与凸出电极12连接的部分(即非连接部分35)的长度M(M1+M2)。另外，长度L最好是大于长度M。
根据上述结构，利用阻焊剂41就保护了连接所不需要的部分。另外，该情况下，阻焊剂开口部42不需要设置成包围阻焊剂覆盖部。
阻焊剂开口部42的大小只要是能使凸出电极12和连接端子31电连接、该连接所不需要的布线图案3受到阻焊剂41的保护的大小即可。如图10所示，从阻焊剂41和阻焊剂开口部42的边界到与凸出电极12对置的部分的距离M1、M2以及H的至少一个最好是0.01～0.15mm左右。另外，距离M1、M2是布线图案3的长度方向上、从阻焊剂41和阻焊剂开口部42的边界到连接端子31的距离。此外，距离H是与布线图案3的长度方向垂直的方向上、从阻焊剂41和阻焊剂开口部42的边界到与凸出电极12对置的部分的距离。当这些距离不足0.01mm时，则凸出电极12和内部引线的能连接的区域变窄，要求位置配合精度高。此外，当该距离大于等于0.15mm时，则在布线图案3之中，凸出电极12和内部引线的连接所不需要的部分就会露出来，有产生短路等不该发生的事故之虞。
其次，根据图5和图6说明本发明的半导体元件11和柔性布线衬底1的连接。
图5是表示半导体元件11安装之前、即凸出电极12和连接端子31接合之前的、半导体元件11和柔性布线衬底1的概略结构的剖面图，图6是表示凸出电极12和连接端子31接合之后的COF半导体装置10的概略结构的剖面图。再有，对于和图1～图4的柔性布线衬底1和半导体元件11所示的部件具有同样的功能的部件付与同一符号，并省略其说明。
如图5和图6所示，半导体元件11的凸出电极12镶嵌在阻焊剂开口部41中，与连接端子31接合。
该接合如后面所述，通过加热和加压实现。在接合中，凸出电极12和连接端子31的表面最好是锡和金或者都是金。例如，当凸出电极12的表面是金、连接端子31的表面也是金时，接合变成金-金热压接。此外，当连接端子31的表面是锡时，因形成金和锡的共晶合金，故需要施加的温度和压力比金和金的热压接小。本实施方式的凸出电极1是金，连接端子31用锡覆盖，但本发明不限于此。
此外，如图5和图6所示，当在柔性布线衬底1上搭载半导体元件11时，作为绝缘性树脂的NCP(绝缘膏)14可以注入到阻焊剂开口部42内。如后面所述，通过注入NCP14，可以防止布线图案3的露出，提高耐湿性，并且可以提高机械强度。再有，作为该绝缘性树脂，只要是能达到上述效果即可，没有特别的限定。此外，可以适当地利用现有的制造半导体装置所用的绝缘性树脂。
此外，半导体元件11可以在形成凸出电极12一侧的面的凸出电极12之外的部分覆盖PIQ(日立化成·杜邦公司制)树脂(绝缘层)13。利用PIQ树脂13保护半导体元件11，可以得到可靠性高的半导体装置。再有，在本实施方式中，使用PIQ作为绝缘层，但不限于此，可以适当地利用具有绝缘性的树脂材料。作为这样的树脂材料，可以举出例如聚酰亚胺树脂。
当在柔性布线衬底1上搭载半导体元件11时，首先，向柔性布线衬底1的阻焊剂开口部42注入NCP。
然后，利用未图示的接合装置，使柔性布线衬底1和半导体元件11接合。接合的步骤如下。
首先，利用接合装置的对准工具识别半导体元件11的对准标记和柔性布线衬底1的对准标记，进行位置配合。其次，利用接合装置的加热工具，将柔性布线衬底1的下侧、即和搭载半导体元件11的一侧相反的一侧的面加热到70～130℃。同时，利用接合装置的加压工具，在50mN～196mN/凸出电极的条件下，对半导体元件11的上侧、即和凸出电极12相反的面加压，进行临时定位。
若在该临时定位时未发生位置偏移等异常，则利用加热工具从柔性布线衬底1的下侧以150℃～250℃进行加热，并利用加压工具，从半导体元件11的上侧以20～25gf/凸出的压力加压2～5秒，使凸出电极12和连接端子31接合。
这时，将阻焊剂开口部42全面覆盖的NCP14因加压而从凸出电极12和连接端子31的周围挤出，将连接端子31和凸出电极12完全密封。这一来，NCP14将半导体元件11的边缘部分及凸出电极12与连接端子31的接合部分保护起来，提高了耐湿性，并提高了机械强度。
一般，对于只通过凸出电极和内部引线的金属材料的热压接来连接半导体元件和柔性布线衬底，就必须加约400℃的高温。若施加这样的高温，则因半导体元件和柔性布线衬底的热膨胀系数不同，使内部引线偏离凸出电极，有时会产生短路或泄漏等不良现象。
但是，按照上述结构，因利用NCP14将凸出电极12和连接端子31机械连接，故可以在较低的温度下进行粘接，可以防止这样的不良现象的发生。
此外，本发明可以像以下那样表现。即，本发明的半导体装置是在带基体材料上形成有布线图案的长条形的布线衬底上连续搭载半导体元件的带式载体型半导体装置。而且在布线衬底的搭载半导体元件的一侧，内部引线部中的、连接在半导体元件的电极的金凸出上的位置以外被阻焊剂全面覆盖。而且，在连接于该金凸出的位置利用使半导体元件的电极的金凸出嵌入的方式使布线衬底与半导体元件连接。
在上述半导体装置中，也可以是与半导体元件连接的布线衬底的布线图案由铜构成，并且进行镀锡或镀金处理。
在上述半导体装置中，也可以在布线衬底上的搭载半导体元件的区域设置覆盖了阻焊剂的布线。
在上述半导体装置中，也可以在半导体元件的电极部之外的区域覆盖绝缘性树脂，保护半导体元件表面。
在上述半导体装置中，也可以通过树脂密封来保护布线衬底和半导体元件的接合部及半导体元件电路表面。
在上述半导体装置中，也可以在以嵌入方式使布线衬底的内部引线部和半导体元件的电极连接之前，在带式载体的内部引线部的阻焊剂开口部上涂敷绝缘性树脂，利用该绝缘性树脂在与半导体元件的电极接合时，也同时进行半导体元件表面保护用的树脂固化。
上述半导体装置也可以在布线衬底上通过嵌入方式搭载1个以上的半导体元件。
以上，作为本发明的一例布线衬底说明了柔性布线衬底，作为本发明的一例半导体装置说明了COF半导体装置，但本发明并不限于此。
如上所述，本发明的半导体元件的连接结构是使设在半导体元件上的多个半导体元件侧连接端子和设在布线衬底上的多个布线图案的各布线侧连接端子电连接的半导体元件的连接结构，其特征在于：具备利用阻焊剂覆盖上述布线图案的阻焊剂覆盖部和使上述布线侧连接端子露出的阻焊剂开口部，上述阻焊剂开口部包围上述阻焊剂覆盖部的至少一部分。
若按照上述结构，上述布线侧连接端子设在设置成包围上述阻焊剂覆盖部的至少一部分的上述阻焊剂开口部内。即，使连接在上述半导体元件侧连接端子上的布线侧连接端子露出来，上述连接端子之外的布线图案由阻焊剂覆盖。因此，可以避免布线图案的不需要的露出。即，可以将上述半导体元件安装在上述布线衬底上，而不会在上述布线图案和上述半导体元件之间产生不应该的接触，可以提供可靠性高的半导体装置。
此外，上述半导体元件侧连接端子的表面和上述布线侧连接端子的表面的材料的组合最好是金-金。
若按照上述结构，容易通过热压接使上述半导体元件侧连接端子和布线侧连接端子连接。
此外，上述半导体元件侧连接端子的表面和上述布线侧连接端子的表面的材料的组合最好是锡-金。
若按照上述结构，通过形成共晶合金使上述半导体元件侧连接端子和上述布线侧连接端子连接，可以使用比热压接更低的温度和更低的压力进行连接，使连接变得容易。
进而，在本发明的半导体元件的连接结构中，如上所述，因布线衬底中的除布线侧连接端子之外的区域由阻焊剂覆盖，故具有以下效果。
在上述热压接或共晶合金形成时，由于对半导体元件和布线衬底进行加热，所以，会产生依赖于上述半导体元件和布线衬底的热收缩率的变形。这时，因该半导体元件和布线衬底的热收缩率不同，故布线侧连接端子和半导体元件侧连接端子错开，会出现不能得到合适的连接状态的情况。
但是，本发明的半导体元件的连接结构因利用阻焊剂将布线衬底中的布线侧连接端子之外的区域覆盖，故可以抑制布线衬底的变形。因此，难以出现上述因热收缩率不同而产生的故障情况。
此外，上述阻焊剂开口部最好由绝缘性树脂密封。
若按照上述结构，在上述半导体元件侧连接端子和上述布线侧连接端子连接时，上述绝缘性树脂变形，将上述半导体元件侧连接端子和布线侧连接端子的接触部分的周围覆盖。像以上那样，利用已变形的上述绝缘性树脂，使半导体元件和布线衬底机械连接。因此，与只通过上述半导体元件侧连接端子和布线侧连接端子的热压接或共晶合金形成来进行连接相比，可以用较低的温度来连接半导体元件和布线衬底。此外，通过像以上那样覆盖并保护上述接触部分的周边，可以进一步防止半导体元件和布线图案的不需要的接触。
此外，最好利用绝缘层将上述半导体元件中的除半导体元件侧连接端子之外的部分的至少上述布线衬底侧的面覆盖。
若按照上述结构，可以进一步防止上述半导体元件和上述布线图案的不需要的接触。
此外，本发明的布线衬底可以是下述结构。
即，本发明的布线衬底可以具备：绝缘性衬底、设在上述绝缘性衬底上的布线图案、利用阻焊剂覆盖上述布线图案的阻焊剂覆盖部、以及设置成使上述布线图案的一部分露出的阻焊剂开口部，上述布线图案设置成贯通阻焊剂开口部，并且在阻焊剂开口部内的布线图案中，设置有用于与半导体元件侧连接端子连接的布线侧连接端子。
根据上述结构，布线图案中、与半导体元件侧连接端子连接的部分(即布线侧连接端子)之外的部分受阻焊剂保护。即，布线图案不需要地就不露出。因此，能够将上述半导体元件安装到上述布线衬底上，而不会在上述布线图案与上述半导体元件之间产生不应该的接触，能够提供可靠性高的半导体装置。
此外，本发明的布线衬底可以具备：绝缘性衬底、设在上述绝缘性衬底上的布线图案、利用阻焊剂覆盖上述布线图案的阻焊剂覆盖部、以及设置成使上述布线图案露出的阻焊剂开口部，通过上述阻焊剂开口部露出的布线图案中，与半导体元件侧连接端子连接的部分(即布线侧连接端子)的长度大于等于不与该半导体元件侧连接端子连接的部分(即非连接部分)的长度。
根据上述结构，布线图案中的非连接部分的露出量就变小了。
即，布线图案不需要地就不露出。因此，能够将上述半导体元件安装到上述布线衬底上，而不会在上述布线图案与上述半导体元件之间产生不应该的接触，能够提供可靠性高的半导体装置。
此外，在上述结构中，布线侧连接端子的长度最好大于非连接部分的长度。
此外，从阻焊剂和阻焊剂开口部的边界到与布线衬底中的半导体元件侧连接端子对置的部分的距离最好是0.01～0.15mm。
根据上述结构，布线图案中、与布线侧连接端子和半导体元件侧连接端子的连接相关的部分之外的部分被阻焊剂覆盖。由此，成为阻焊剂开口部包围或夹持阻焊剂覆盖部的结构。
也就是说，与半导体元件侧连接端子连接的布线侧连接端子露出，这之外的布线图案被阻焊剂覆盖。由此，布线图案不需要地就不露出。因此，能够将半导体元件安装到布线衬底上，而不会产生布线图案与半导体元件的不应该的接触。从而，提高半导体装置的可靠性。
在发明的详细说明中涉及的具体实施方式或实施例最终是为了了解本发明的技术内容而举出的一些例子，不应狭义地解释为本发明只限于这些具体例子，在本发明的精神和一同附上的权利要求书的范围内可以进行各种各样的变更来加以实施。

Claims (10)

1.一种半导体元件(11)的连接结构，使设在半导体元件(11)的多个半导体元件侧连接端子(12)和设在布线衬底(1)上的多个布线图案(3)的各布线侧连接端子(31)电连接，其特征在于，
上述布线衬底(1)具备：利用阻焊剂(41)覆盖上述布线图案(3)的阻焊剂覆盖部、以及设置成使上述布线侧连接端子(31)露出的阻焊剂开口部(42)，
上述阻焊剂开口部(42)设置成包围上述阻焊剂覆盖部的至少一部分。
2.权利要求1记载的半导体元件的连接结构，其特征在于，
上述半导体元件侧连接端子(12)的表面和上述布线侧连接端子(31)的表面的材料的组合是金-金。
3.权利要求1记载的半导体元件的连接结构，其特征在于，
上述半导体元件侧连接端子(12)的表面和上述布线侧连接端子(31)的表面的材料的组合是锡-金。
4.权利要求1记载的半导体元件的连接结构，其特征在于，
上述阻焊剂开口部(42)由绝缘性树脂(14)密封。
5.权利要求1～4的任何一项记载的半导体元件的连接结构，其特征在于，
利用绝缘层(13)将上述半导体元件(11)中除半导体元件侧连接端子(12)之外的部分的至少上述布线衬底(1)一侧的面覆盖。
6.一种半导体装置，其特征在于，
上述半导体元件(11)利用权利要求1～5的任何一项记载的半导体元件的连接结构而搭载在上述布线衬底(1)上。
7.一种布线衬底，具备绝缘性衬底(2)和设在该绝缘性衬底(2)上的多个布线图案(3)，上述布线图案(3)具备用来与半导体元件侧连接端子(12)连接的布线侧连接端子(31)，其特征在于，
具有：利用阻焊剂(41)覆盖布线图案(3)的阻焊剂覆盖部、以及设置成使上述布线侧连接端子(31)露出的阻焊剂开口部(42)，
上述阻焊剂开口部(42)设置成包围上述阻焊剂覆盖部的至少一部分。
8.一种布线衬底，其特征在于，
具备：绝缘性衬底(2)、设在上述绝缘性衬底(2)上的布线图案(3)、利用阻焊剂(41)覆盖上述布线图案(3)的阻焊剂覆盖部、以及设置成使上述布线图案(3)的一部分露出的阻焊剂开口部(42)，
上述布线图案(3)设置成贯通阻焊剂开口部(42)，并且在阻焊剂开口部(42)内的布线图案(3)中，设置有用于与半导体元件侧连接端子(12)连接的布线侧连接端子(31)。
9.一种布线衬底，其特征在于，
具备：绝缘性衬底(2)、设在上述绝缘性衬底(2)上的布线图案(3)、利用阻焊剂(41)覆盖上述布线图案(3)的阻焊剂覆盖部、以及设置成使上述布线图案(3)露出的阻焊剂开口部(42)，
通过上述阻焊剂开口部(42)露出的布线图案(3)中，与半导体元件侧连接端子(31)连接的部分的长度(L)大于等于不与该半导体元件侧连接端子(12)连接的部分的长度(M)。
10.一种半导体装置(10)，其特征在于，
在权利要求7～9的任何一项记载的布线衬底(1)上安装半导体元件(11)。
CNB2005101141417A 2004-10-18 2005-10-18 半导体元件的连接结构、布线衬底及半导体装置 Expired - Fee Related CN100468715C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004303508 2004-10-18
JP2004303508 2004-10-18

Publications (2)

Publication Number Publication Date
CN1770441A true CN1770441A (zh) 2006-05-10
CN100468715C CN100468715C (zh) 2009-03-11

Family

ID=36179896

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005101141417A Expired - Fee Related CN100468715C (zh) 2004-10-18 2005-10-18 半导体元件的连接结构、布线衬底及半导体装置

Country Status (4)

Country Link
US (1) US7420282B2 (zh)
KR (1) KR20060054092A (zh)
CN (1) CN100468715C (zh)
TW (1) TWI305125B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100543979C (zh) * 2006-12-27 2009-09-23 佳能株式会社 半导体模块
CN110060968A (zh) * 2014-09-16 2019-07-26 东芝存储器株式会社 半导体装置
CN111915985A (zh) * 2019-05-08 2020-11-10 三星显示有限公司 显示装置及制造显示装置的方法

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4491380B2 (ja) * 2005-06-09 2010-06-30 セイコーエプソン株式会社 半導体装置の製造方法
JP4971769B2 (ja) * 2005-12-22 2012-07-11 新光電気工業株式会社 フリップチップ実装構造及びフリップチップ実装構造の製造方法
US20120249797A1 (en) 2010-02-28 2012-10-04 Osterhout Group, Inc. Head-worn adaptive display
US9341843B2 (en) 2010-02-28 2016-05-17 Microsoft Technology Licensing, Llc See-through near-eye display glasses with a small scale image source
US20150309316A1 (en) 2011-04-06 2015-10-29 Microsoft Technology Licensing, Llc Ar glasses with predictive control of external device based on event input
US8488246B2 (en) 2010-02-28 2013-07-16 Osterhout Group, Inc. See-through near-eye display glasses including a curved polarizing film in the image source, a partially reflective, partially transmitting optical element and an optically flat film
US10180572B2 (en) 2010-02-28 2019-01-15 Microsoft Technology Licensing, Llc AR glasses with event and user action control of external applications
US9182596B2 (en) 2010-02-28 2015-11-10 Microsoft Technology Licensing, Llc See-through near-eye display glasses with the optical assembly including absorptive polarizers or anti-reflective coatings to reduce stray light
US8472120B2 (en) 2010-02-28 2013-06-25 Osterhout Group, Inc. See-through near-eye display glasses with a small scale image source
US9134534B2 (en) 2010-02-28 2015-09-15 Microsoft Technology Licensing, Llc See-through near-eye display glasses including a modular image source
US9229227B2 (en) 2010-02-28 2016-01-05 Microsoft Technology Licensing, Llc See-through near-eye display glasses with a light transmissive wedge shaped illumination system
US9128281B2 (en) 2010-09-14 2015-09-08 Microsoft Technology Licensing, Llc Eyepiece with uniformly illuminated reflective display
US9091851B2 (en) 2010-02-28 2015-07-28 Microsoft Technology Licensing, Llc Light control in head mounted displays
US9097891B2 (en) 2010-02-28 2015-08-04 Microsoft Technology Licensing, Llc See-through near-eye display glasses including an auto-brightness control for the display brightness based on the brightness in the environment
US8467133B2 (en) 2010-02-28 2013-06-18 Osterhout Group, Inc. See-through display with an optical assembly including a wedge-shaped illumination system
US9285589B2 (en) 2010-02-28 2016-03-15 Microsoft Technology Licensing, Llc AR glasses with event and sensor triggered control of AR eyepiece applications
US9759917B2 (en) 2010-02-28 2017-09-12 Microsoft Technology Licensing, Llc AR glasses with event and sensor triggered AR eyepiece interface to external devices
US9097890B2 (en) 2010-02-28 2015-08-04 Microsoft Technology Licensing, Llc Grating in a light transmissive illumination system for see-through near-eye display glasses
US8482859B2 (en) 2010-02-28 2013-07-09 Osterhout Group, Inc. See-through near-eye display glasses wherein image light is transmitted to and reflected from an optically flat film
US9366862B2 (en) 2010-02-28 2016-06-14 Microsoft Technology Licensing, Llc System and method for delivering content to a group of see-through near eye display eyepieces
US8477425B2 (en) 2010-02-28 2013-07-02 Osterhout Group, Inc. See-through near-eye display glasses including a partially reflective, partially transmitting optical element
AU2011220382A1 (en) 2010-02-28 2012-10-18 Microsoft Corporation Local advertising content on an interactive head-mounted eyepiece
US9223134B2 (en) 2010-02-28 2015-12-29 Microsoft Technology Licensing, Llc Optical imperfections in a light transmissive illumination system for see-through near-eye display glasses
US9129295B2 (en) 2010-02-28 2015-09-08 Microsoft Technology Licensing, Llc See-through near-eye display glasses with a fast response photochromic film system for quick transition from dark to clear
US8184068B1 (en) * 2010-11-08 2012-05-22 Google Inc. Processing objects for separate eye displays
US9237686B2 (en) * 2012-08-10 2016-01-12 Panasonic Intellectual Property Management Co., Ltd. Method and system for producing component mounting board
CN107846786B (zh) * 2013-06-14 2021-03-05 三菱制纸株式会社 布线基板的制造方法
CN104202925B (zh) * 2014-06-19 2017-05-03 四川普瑞森电子有限公司 一种多层电路板制作方法
TWI736096B (zh) * 2019-12-31 2021-08-11 頎邦科技股份有限公司 電路板

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH078208Y2 (ja) 1987-08-07 1995-03-01 ロ−ム株式会社 サ−マルヘツド
JPH0282544A (ja) 1988-09-19 1990-03-23 Nec Corp 半導体装置
US5707902A (en) 1995-02-13 1998-01-13 Industrial Technology Research Institute Composite bump structure and methods of fabrication
JPH08316360A (ja) 1995-05-18 1996-11-29 Citizen Watch Co Ltd Ｉｃ実装構造
TW324847B (en) 1996-12-13 1998-01-11 Ind Tech Res Inst The structure of composite bump
JP2000133664A (ja) 1998-10-22 2000-05-12 Sony Corp 半導体装置
JP3792445B2 (ja) * 1999-03-30 2006-07-05 日本特殊陶業株式会社 コンデンサ付属配線基板
JP3494940B2 (ja) 1999-12-20 2004-02-09 シャープ株式会社 テープキャリア型半導体装置、その製造方法及びそれを用いた液晶モジュール
JP2001257453A (ja) * 2000-03-09 2001-09-21 Shinko Electric Ind Co Ltd 配線基板、半導体装置及びそれらの製造方法
JP3677429B2 (ja) * 2000-03-09 2005-08-03 Ｎｅｃエレクトロニクス株式会社 フリップチップ型半導体装置の製造方法
JP2003264256A (ja) * 2002-03-08 2003-09-19 Hitachi Ltd 半導体装置
JP2003273162A (ja) 2002-03-14 2003-09-26 Citizen Watch Co Ltd 実装体の製造方法
JP2004119474A (ja) 2002-09-24 2004-04-15 Nec Kansai Ltd 半導体装置
JP4056856B2 (ja) 2002-11-06 2008-03-05 新日鐵化学株式会社 電子部品の実装方法
JP4209178B2 (ja) * 2002-11-26 2009-01-14 新光電気工業株式会社 電子部品実装構造及びその製造方法
JP2004186422A (ja) * 2002-12-03 2004-07-02 Shinko Electric Ind Co Ltd 電子部品実装構造及びその製造方法
JP4031383B2 (ja) 2003-03-13 2008-01-09 セイコーインスツル株式会社 半導体装置の接合方法
JP2005327932A (ja) * 2004-05-14 2005-11-24 Shinko Electric Ind Co Ltd 多層配線基板及びその製造方法
DE102004029584A1 (de) * 2004-06-18 2006-01-12 Infineon Technologies Ag Anordnung zur Erhöhung der Zuverlässigkeit von substratbasierten BGA-Packages
KR20060026130A (ko) * 2004-09-18 2006-03-23 삼성전기주식회사 칩패키지를 실장한 인쇄회로기판 및 그 제조방법
US7215026B2 (en) * 2005-04-14 2007-05-08 Samsung Electonics Co., Ltd Semiconductor module and method of forming a semiconductor module

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100543979C (zh) * 2006-12-27 2009-09-23 佳能株式会社 半导体模块
CN110060968A (zh) * 2014-09-16 2019-07-26 东芝存储器株式会社 半导体装置
CN110060968B (zh) * 2014-09-16 2023-11-03 铠侠股份有限公司 半导体装置
CN111915985A (zh) * 2019-05-08 2020-11-10 三星显示有限公司 显示装置及制造显示装置的方法

Also Published As

Publication number Publication date
TWI305125B (en) 2009-01-01
US7420282B2 (en) 2008-09-02
CN100468715C (zh) 2009-03-11
TW200621113A (en) 2006-06-16
US20060081999A1 (en) 2006-04-20
KR20060054092A (ko) 2006-05-22

Similar Documents

Publication Publication Date Title
CN1770441A (zh) 半导体元件的连接结构、布线衬底及半导体装置
US8981552B2 (en) Power converter, semiconductor device, and method for manufacturing power converter
CN1160782C (zh) 半导体集成电路装置
JP5038271B2 (ja) 電気電子制御装置及びその製造方法
US8575756B2 (en) Power package module with low and high power chips and method for fabricating the same
US10580711B2 (en) Electronic device mounting board and electronic package
US9761630B2 (en) Method for manufacturing image pickup module
CN1521842A (zh) 电子部件的安装体及其制造方法
JP2009194327A (ja) 電力用半導体装置
JP5444584B2 (ja) 半導体装置及びその製造方法
JP3893301B2 (ja) 半導体装置の製造方法および半導体モジュールの製造方法
US20150084174A1 (en) Semiconductor device leadframe
JP6365360B2 (ja) 電子装置及びその製造方法
WO2014196172A1 (ja) モールドパッケージおよびその製造方法
US20140197506A1 (en) Semiconductor device and method of manufacturing semiconductor device
JP2006210941A (ja) 半導体装置
JP2004273946A (ja) 半導体装置
CN1650413A (zh) 半导体器件
JP2006313775A (ja) 半導体装置及びその製造方法
JP4907373B2 (ja) 電子部品
US9190350B2 (en) Semiconductor device leadframe
JP5180495B2 (ja) 半導体装置およびその製造方法
JP2009277959A (ja) 半導体装置及びその製造方法
JP2008288566A (ja) 半導体装置
US20220302036A1 (en) Manufacturing method of semiconductor device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090311

Termination date: 20141018

EXPY Termination of patent right or utility model