JP4907373B2 - 電子部品 - Google Patents

電子部品 Download PDF

Info

Publication number
JP4907373B2
JP4907373B2 JP2007022898A JP2007022898A JP4907373B2 JP 4907373 B2 JP4907373 B2 JP 4907373B2 JP 2007022898 A JP2007022898 A JP 2007022898A JP 2007022898 A JP2007022898 A JP 2007022898A JP 4907373 B2 JP4907373 B2 JP 4907373B2
Authority
JP
Japan
Prior art keywords
electronic
electronic element
connector
electronic component
potting resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007022898A
Other languages
English (en)
Other versions
JP2008192685A (ja
Inventor
武彦 大野
晃嗣 小槻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to JP2007022898A priority Critical patent/JP4907373B2/ja
Publication of JP2008192685A publication Critical patent/JP2008192685A/ja
Application granted granted Critical
Publication of JP4907373B2 publication Critical patent/JP4907373B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は、電子部品に関するものであり、特にプリント基板に面実装される電子部品に関するものである。
電子部品は、外部からの衝撃による損傷を被らないように樹脂によって保護されている。例えば特許文献１には、金属を腕型に加工した放熱容器にダイオードチップを収容し、該ダイオードチップの裏面電極と放熱容器とを電気的に接続した後、ダイオードチップ表面にリードに接続して当該放熱容器内を樹脂封止するように構成された電子部品が整流素子として開示されている。
このような電子部品は、特許文献１の図１に示すように、当該電子部品の底部が別の放熱容器配置に収容され、ダイオードチップから垂直に延びたリードが電気絶縁板に接続されて半導体整流素子として構成されるように内装される。
また、前記したように内装して用いられる他に、例えば予めプリント印刷が施されたプリント基板に面実装するタイプの電子部品が例えば特許文献２に開示されている。
特許文献２には電子部品が樹脂密封型半導体装置として開示されており、導電部としての放熱部と、該放熱部上に配置される電子素子としての半導体チップと、該半導体チップに接続されて放熱部と平行な接続線と、該接続線に接続されたリードと、これらを封止する樹脂ケースとによって構成されている。
ところで、特許文献２における樹脂ケースはモールド金型を用いた樹脂封止によって形成されている。この種の樹脂封止は、先ずモールド金型を用意し、用意したモールド金型に樹脂封止前の電子部品を配置し、その後モールド金型内にモールド樹脂を注入し、注入したモールド樹脂が硬化した後、モールド金型を取り外す。このように、モールド金型を用いた樹脂封止は、数々の工程を経る必要があり、またモールド金型も必要になることから、製造コストの低減を図ることがでない。
そこで、特許文献１に示された放熱容器（特許文献２の放熱部に相当）内に電子素子を収容し、該電子素子の表面に表面実装可能に加工した接続子を接続し、これらをポッティングと称される注型樹脂封止によって、放熱容器内に樹脂を埋設した電子部品を発案することも考えられる。
特公平１−２１６２８ 実公平５−４１１４５
しかしながら、このような電子部品は、電子素子を収容し、それを樹脂で覆って保護するために放熱容器を腕型に形成する必要があり、この腕型の放熱容器によって電子部品の小型化を図ることができない。また、腕型の放熱容器内に配置する電子素子を保護するために、当該放熱容器内を樹脂で満たす必要があり、樹脂の使用量を低減できないことも問題となっていた。
従って、本発明は上記した事情に鑑みてなされたものであり、本発明の目的は、電子素子の保護をコンパクトに図ることができ、また製造コストの低減を図り得る電子部品を提供することにある。
本発明は、前記目的を達成するために創案されたものであり、板状の導電部と、該導電部の一方の面上に配置される電子素子と、該電子素子と接続され一方の面と平行に離間する接続子と、電子素子を注型封止によって保護するポッティング樹脂と、を備えた電子部品において、導電部は、電子素子を突出した台上に載置するための載置台と、該載置台の周囲を取り囲む溝とを有し、ポッティング樹脂が接続子上から供給され、少なくとも電子素子と該電子素子と平行に離間する前記接続子との間を封止して溝を埋設すべく、当該ポッティング樹脂の粘度は、載置された電子素子および該電子素子に平行に離間する接続子までの離間距離に応じて設定されていることを特徴とする。
板状の導電部と、該導電部の一方の面上に配置される電子素子と、該電子素子と接続され前記一方の面と平行に離間する接続子と、前記電子素子と共に前記接続子を注型封止によって保護するポッティング樹脂と、を備えた電子部品において、導電部は、電子素子を突出した台上に載置するための載置台と、該載置台の周囲を取り囲む溝とを有し、ポッティング樹脂が接続子上から供給され、少なくとも電子素子と該電子素子と平行に離間する接続子との間を封止して溝を埋設すべく、載置された電子素子および該電子素子と平行に離間する接続子までの離間距離は、ポッティング樹脂の粘度に応じて設定されていることを特徴とする。
載置台は、電子素子の平面積より狭い載置面積を有することを特徴とする。
導電部は、ヒートシンクであることを特徴とする。
導電部は、電子素子と電気的に接続されていることを特徴とする。
本発明の電子部品は、板状の導電部の一方の面に電子素子を載置すべく突出した載置台の周囲に溝を設け、載置台に載置された電子素子に接続されて該電子素子と平行に離間する接続子上からポッティング樹脂を供給し、少なくとも電子素子を覆って電子素子と該電子素子と平行に離間する接続子との間を封止して溝を埋設すべく、載置された電子素子および該電子素子と平行に離間する接続子までの離間距離と、ポッティング樹脂の粘度との関係を考慮して構成されている。
これにより、接続子上から供給されるポッティング樹脂の界面張力が接続子と電子素子との間で働き、しかもこの界面張力によって溝に流れ込むポッティング樹脂が接続子側に誘引される。これにより、電子素子と平行に離間する接続子を上底とする台形形状にポッティング樹脂を形成することができる。従って、ポッティング樹脂の流出を防止するための腕型の容器が不要たため、電子部品をコンパクトに形成することができ、しかもポッティング樹脂の使用量が抑えられ、製造コストの低減を図ることができる。
以下、図面を用いて、本発明の電子部品の実施形態を詳細に説明するが、以下の説明では、各実施の形態に用いる図面について同一の構成要素は同一の符号を付し、かつ重複する説明は可能な限り省略する。
本発明の電子部品１０は、図１に示すように、板状の導電部１と、該導電部の一方の面上に配置される電子素子２と、該電子素子と接続され前記一方の面と平行に離間する接続子３と、前記電子素子を注型封止によって保護するポッティング樹脂４とを備える。
導電部１は、プリント配線された基板に半田を介して表面実装可能な、例えば銅やアルミなどの導電性の板部材を加工して形成されたものであり、後述する電子素子２からの発熱を放熱可能なヒートシンクである。
本発明の導電部１は、表面から突出して電子素子２を載置するための載置台５と、その周囲を取り囲む溝６とを有している。
載置台５は、載置される電子素子２の周囲がはみ出るように寸法調整が図られている。これにより、載置の際に電子素子２の底面外周が載置台５に触れる事が無く、接触による電子素子２の損傷を防止することができる。
溝６は、供給されるポッティング樹脂４が流れ出さないようにするために設けられており、更に導電部１に形成される溝６は、当該溝６内に供給される際のポッティング樹脂４が、後述する界面張力によって誘引され得るように設計されている。
尚、導電部１における載置台５および溝６は、プレス加工によって形成しても良いし、切削加工によって形成してもよい。
導電部１の載置台５に載置される電子素子２は、例えばダイオード、トランジスタ、サイリスタ、ＩＧＢＴなどの半導体素子と称される能動素子であったり、抵抗、コンデンサなどの受動素子などである。
尚、本実施例では、電子素子２としてメサ型ダイオードを用いた例で説明する。
メサ型ダイオードは、例えば特開平６−２０４２３２の図４に半導体装置として開示されている。メサ型ダイオードは、半導体基板の一方の面にＮ型不純層および他方の面にＰ型不純物層を設けた後、一方の面上において所定の面積を有するように方形状の溝を形成し、該溝に沿って表面処理層としてのガラス層を形成した後、溝の底部を切断することで形成される。
前記したメサ型ダイオードは、溝が形成されないＰ型不純物層（他方の面）側が、Ｎ型不純物層（一方の面）側よりも大きく、いわゆる台形に似た形状に形成されている。この台形状のメサ型ダイオードをひっくり返した状態、すなわち上底（一方の面）側を下にした状態で載置台５に載置される。尚、メサ型ダイオードを載置する際、該メサ型ダイオードは、従来から知られた方法で載置台５に電気的に接続されて固定される。
ところで、載置台５は、その積載面積が上底（一方の面）側より狭くなるように形成されており、具体的にはメサ型ダイオードの上底（一方の面）側の周囲の全てがはみ出る様に形成されている。これにより、メサ型ダイオードを載置する際、該メサ型ダイオードの上底（一方の面）側の角周囲を取り巻くように設けられたガラス層が、載置台５に直接触れることがなく、接触によるガラス層の損傷を防止することができる。
また、前記した載置台５のサイズは、載置する電子素子２の種類や構造に応じて適宜変更してもよく、例えば図２には電子素子２の寸法と同等以上の載置台５を備えた導電部１が示されている。
ところで、電子素子２は、図示省略された電極を有しており、前記した載置台５に載置された電子素子２の電極に接続子３が従来から知られた方法で取り付けられる。
接続子３は、取り付けに先立ち、導電性の板部材をプレスや折り曲げ加工によって形成されたものである。
接続子３は、一方の端に電子素子２の図示省略された電極と半田を介して電気的に接続するための電極接続面、他方の端に基板のプリント配線と接続するための基板接続面を有しており、電極接続面から所定の高さ寸法を有して立ち上がると、載置台５と平行に離間するように延伸し、延伸した先が導電部１から離れた位置で下がり、そこに基板接続面が設けられ成るように形成されており、該基板接続面と導電部１の裏面とが同じ面高さを有するように形成されている。
尚、図に示す接続子３において、載置台５と平行に延伸している途中に設けられた円形状の平面は、当該平面を従来から知られた吸引機で吸引して、製造された電子部品１０を基板に自動化面実装するために設けられている。
ポッティング樹脂が供給される前状態の電子部品が図３に示されている。図３に示す電子部品は、複数の前記した電子素子が載置台５に載置され、該各電子素子に接続子３がそれぞれ接続されている状態が示されている。
ポッティング樹脂４は、接続子３上の該各接続子３間から供給（図１の位置Ａで示す箇所から供給）されて、少なくとも電子素子２と該電子素子２と平行に離間する接続子３との間を封止して溝６を埋設するように供給される。これによって、供給後に硬化したポッティング樹脂４は、図１の断面図および図５〜図１２に示すように接続子３を頂点（上底）とする滑らかな曲線を有した台形状に形成される。
ところで接続子３上から供給されるポッティング樹脂４は、硬度（粘度）が４０Ｐａ・ｓ以下とすることが好ましく、より具体的には２８Ｐａ・ｓの粘度を有する１液性のエポキシ樹脂をポッティング樹脂４として用いることが好ましい。これは後述する接続子３と電子素子２との離間距離との関係を考慮して、発明者が実験を繰り返し見出したものである。
このような粘度のポッティング樹脂４を用いることにより、載置された電子素子２と該電子素子２と平行な接続子３との間で界面張力（表面張力）が働き、しかもこの界面張力によって溝６に流れ込むポッティング樹脂が接続子３側に誘引される。これにより、接続子３を頂点（上底）とする台形状にポッティング樹脂４を供給することができる。
以上、述べたように本発明の電子部品１０は、ポッティング樹脂４の流出を防止するための腕型の容器が不要となり、コンパクトに形成することができる。また、本発明の電子部品１０は、腕型の容器内を埋設するために必要な大量のポッティング樹脂が不要となり、ポッティング樹脂の使用量を抑えることができ、製造コストの低減を図ることができる。
尚、本発明の電子部品１０は、図４に示すように、基板上に他の電子部品と共に、例えば半田リフローなどの従来から知られた技術を用いて実装される。これにより、本発明の電子部品１０は、電子素子２の一方の図示省略した電極がヒートシンクとしての導電部１を介して基板と接続され、また電子素子２の他方の図示省略した電極が接続子３を介して基板と電気的に接続されて回路構成の一部を担う。
ところで、実装された本発明の電子部品１０は、電子素子２からの熱をヒートシンクとしての導電部１から基板上へ放熱することができる。また本発明の電子部品１０は、発熱原となる電子素子２を従来の容器内に収容して大量のポッティング樹脂４で埋設しておらず、換言すると薄い膜状のポッティング樹脂４で電子素子２を保護することができ、ポッティング樹脂４の使用量を低減することができる。
前記した実施例では、離間距離などの各構成の寸法やポッティング樹脂の粘度などの数値を具体的に例示して説明したが、これに限る必要は無く本発明と同様の効果を奏することができるならば、これらの値を適宜変更してもよい。
前記した実施例では、電子素子２と該電子素子２上の接続子３との離間距離に応じてポッティング樹脂の粘度を設定する例で説明したが、これに限る必要は無く本発明と同様の効果を得ることができるならば、ポッティング樹脂の粘度に応じて電子素子２と、該電子素子２上の接続子３との離間距離を適宜設定するようにしてもよい。
尚、本発明の電子部品は、図１乃至図１０に示すように溝内の全てをポッティング樹脂で埋設するようにしてもよいし、ポッティング樹脂の供給量を調整し、図１１および図１２の斜視図に示すように、溝の角に空間が残るように構成してもよい。
本発明の電子部品を示す平面図および断面図である。 本発明の電子部品の変形例を示す平面図および断面図である。 本発明の電子部品の製造途中を示す平面図および断面図である（ポッティング樹脂工程前）。 本発明の電子部品の実装図である。 本発明の電子部品の正面図である。 本発明の電子部品の平面図である。 本発明の電子部品の背面図である。 本発明の電子部品の左側面図である。 本発明の電子部品の右側面図である。 本発明の電子部品の底面図である。 本発明の電子部品の形状を濃淡で示した斜視図である。 本発明の電子部品の形状を等角投影法の一種であり、アイソメと称されている技法で示した斜視図である。
符号の説明
１ 導電部
２ 電子素子
３ 接続子
４ ポッティング樹脂
５ 載置台
６ 溝
１０ 電子部品

Claims (5)

  1. 板状の導電部と、該導電部の一方の面上に配置される電子素子と、該電子素子と接続され前記一方の面と平行に離間する接続子と、前記電子素子を注型封止によって保護するポッティング樹脂と、を備えた電子部品において、
    前記導電部は、前記電子素子を突出した台上に載置するための載置台と、該載置台の周囲を取り囲む溝とを有し、
    前記ポッティング樹脂が少なくとも前記接続子上から供給され、少なくとも前記電子素子と該電子素子と平行に離間する前記接続子との間を封止して前記溝を埋設すべく、当該ポッティング樹脂の粘度は、載置された電子素子および該電子素子に平行に離間する前記接続子までの離間距離に応じて設定されていることを特徴とする電子部品。
  2. 板状の導電部と、該導電部の一方の面上に配置される電子素子と、該電子素子と接続され前記一方の面と平行に離間する接続子と、前記電子素子と共に前記接続子を注型封止によって保護するポッティング樹脂と、を備えた電子部品において、
    前記導電部は、前記電子素子を突出した台上に載置するための載置台と、該載置台の周囲を取り囲む溝とを有し、
    前記ポッティング樹脂が前記接続子上から供給され、少なくとも前記電子素子と該電子素子と平行に離間する前記接続子との間を封止して前記溝を埋設すべく、載置された電子素子および該電子素子と平行に離間する前記接続子までの離間距離は、前記ポッティング樹脂の粘度に応じて設定されていることを特徴とする電子部品。
  3. 前記載置台は、前記電子素子の平面積より狭い載置面積を有することを特徴とする請求項１および請求項２記載の電子部品。
  4. 前記導電部は、ヒートシンクであることを特徴とする請求項１および請求項２記載の電子部品。
  5. 前記導電部は、前記電子素子と電気的に接続されていることを特徴とする請求項１および請求項２記載の電子部品。
JP2007022898A 2007-02-01 2007-02-01 電子部品 Active JP4907373B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007022898A JP4907373B2 (ja) 2007-02-01 2007-02-01 電子部品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007022898A JP4907373B2 (ja) 2007-02-01 2007-02-01 電子部品

Publications (2)

Publication Number Publication Date
JP2008192685A JP2008192685A (ja) 2008-08-21
JP4907373B2 true JP4907373B2 (ja) 2012-03-28

Family

ID=39752529

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007022898A Active JP4907373B2 (ja) 2007-02-01 2007-02-01 電子部品

Country Status (1)

Country Link
JP (1) JP4907373B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118156222B (zh) * 2024-05-13 2024-08-06 日月新半导体(威海)有限公司 一种半导体芯片的封装模块及其制备方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5214363A (en) * 1975-07-25 1977-02-03 Hitachi Ltd Can-sealed power transistor

Also Published As

Publication number Publication date
JP2008192685A (ja) 2008-08-21

Similar Documents

Publication Publication Date Title
US10204848B2 (en) Semiconductor chip package having heat dissipating structure
US9287231B2 (en) Package structure with direct bond copper substrate
US9945526B2 (en) Optoelectronic lighting module, optoelectronic lighting apparatus and vehicle headlamp
KR101505551B1 (ko) 온도 감지소자가 장착된 반도체 파워 모듈 패키지 및 그제조방법
JP6689363B2 (ja) レーザ部品およびその製造方法
JP6119313B2 (ja) 半導体装置
KR20180119763A (ko) 방열구조를 갖는 반도체 패키지
CN1658736A (zh) 电路装置
US9620438B2 (en) Electronic device with heat dissipater
JP2015056638A (ja) 半導体装置およびその製造方法
CN112786580A (zh) 半导体封装及其制造方法和印刷电路板组件
US9978733B2 (en) Optoelectronic semiconductor component and method for producing same
US9099451B2 (en) Power module package and method of manufacturing the same
JP4907373B2 (ja) 電子部品
US7816773B2 (en) Package structure and manufacturing method thereof
CN108735614B (zh) 半导体装置及半导体装置的制造方法
JP2005191147A (ja) 混成集積回路装置の製造方法
KR20190077469A (ko) 회로 모듈 및 그 제조 방법
JP2006237464A (ja) 半導体発光装置
JP2018534776A (ja) エレクトロニクス部品のためのパッケージ、エレクトロニクス部品、およびエレクトロニクス装置
WO2015052880A1 (ja) 半導体装置及びその製造方法
JP2008187144A (ja) 回路装置およびその製造方法
CN112420649A (zh) 芯片封装结构及电子产品
KR20150048459A (ko) 전력 모듈 패키지
EP4123696A2 (en) Power module

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091006

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120110

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150120

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4907373

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150