CN1746755A - 液晶显示器件及其制造方法 - Google Patents

液晶显示器件及其制造方法 Download PDF

Info

Publication number
CN1746755A
CN1746755A CNA2005100799513A CN200510079951A CN1746755A CN 1746755 A CN1746755 A CN 1746755A CN A2005100799513 A CNA2005100799513 A CN A2005100799513A CN 200510079951 A CN200510079951 A CN 200510079951A CN 1746755 A CN1746755 A CN 1746755A
Authority
CN
China
Prior art keywords
pixel electrode
grid
substrate
line
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005100799513A
Other languages
English (en)
Other versions
CN1746755B (zh
Inventor
朴容仁
李大润
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Philips LCD Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Philips LCD Co Ltd filed Critical LG Philips LCD Co Ltd
Publication of CN1746755A publication Critical patent/CN1746755A/zh
Application granted granted Critical
Publication of CN1746755B publication Critical patent/CN1746755B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种制造液晶显示装置的方法包括：提供第一和第二基板；在第一基板上形成有源层，其中所述有源层包括源区、漏区、沟道区和存储区；在第一基板上形成第一绝缘层；在第一基板上形成栅极、栅线、像素电极和存储线；基中存储线与存储区交迭；在第一基板上形成第二绝缘层；形成贯穿第一和第二绝缘层的第一和第二接触孔，其中第一和第二接触孔暴露各个源区和漏区；形成贯穿第二绝缘层的像素孔，其中像素孔暴露像素电极；形成源极和漏极，所述源极通过第一接触孔与源区电连接，所述漏极通过第二接触孔与漏区电连接；和在第一及第二基板之间形成液晶层。

Description

液晶显示器件及其制造方法
技术领域
本发明主要涉及液晶显示(LCD)器件及其制造方法。更确切地说，本发明涉及具有存储电容的LCD器件及其简化的制造方法。
背景技术
随着信息显示需求的增加和便携式信息装置使用量的增加，而积极研究和开发了薄膜型平板显示(FPD)器件。在各种FPD器件中，因为设置在LCD器件中的LCD面板能以高分辨率和极佳的色彩质量显示图像，所以LCD器件显示出其特别的优越性。因此，常常将LCD器件与笔记本电脑、桌上型监视器等结合在一起。
LCD面板一般包括滤色片基板，粘合到滤色片基板上的阵列基板，以及形成在滤色片基板和阵列基板之间的液晶层。阵列基板一般包括多个布置成矩阵图案的开关器件(即，薄膜晶体管(TFT))。每个TFT通常包括作为有源图案的非晶硅或多晶硅薄膜，通过该有源图案选择性地形成沟道。
图1表示现有技术中阵列基板的局部平面图。可以看到，现有技术中的阵列基板包括多个像素，每个像素由多条栅线和数据线交叉构成。因此，为了简化说明，仅针对图1讨论现有技术中阵列基板的一个像素。
参照图1，阵列基板10支持水平取向的栅线16和垂直取向的数据线17，所述栅线和数据线限定像素区。在栅线16和相应的数据线17的交叉点上形成TFT，而在每个像素区内形成像素电极18。
每个TFT包括与栅线16相连的栅极21，与数据线17相连的源极22，与像素电极18相连的漏极23，和由多晶硅构成的有源图案24，当将栅电压施加到栅极21上时通过有源图案24在源极22和漏极23之间形成了导电沟道区。
形成贯通第一和第二绝缘膜(未示出)的一对第一接触孔40A，以便在源极22和有源图案24的源区之间以及在漏极23和有源图案24的漏区之间e成电连接。形成贯通第三绝缘膜(未示出)的第二接触孔40B，以便在漏极23和像素电极18之间形成电连接。
下面将参照图2A-2F更详细地描述如果采用上述阵列基板的话，按照现有技术的工序制造现有阵列基板的方法。
参照图2A，通过在基板10上沉积多晶硅薄膜，和在第一光刻掩模工序中对沉积的薄膜构图而形成有源图案24。
参照图2B，在基板10的整个表面上和有源图案24上依次沉积第一绝缘膜15A和导电金属层。在沉积之后，用第二光刻掩模工序对导电金属材料构图，从而在有源图案24上方形成通过第一绝缘膜15A与之隔开的栅极21。
随后，用栅板21作为掩模，通过掺杂高密度杂质离子在有源图案24的预定区域上形成P+型或n+型源区/漏区24A/24B。因此，通过沟道区24C分开的源区/漏区24A/24B与随后形成的源极/漏极形成欧姆接触。
参照图2C，在基板10的整个表面上和栅极21上沉积第二绝缘膜15B。然后，在第三光刻掩模工序中，通过对第一和第二绝缘膜15A和15B构图除去某些部分，从而形成一对暴露部分源区/漏区24A/24B的第一接触孔40A。
参照图2D，然后在基板10的整个表面上和在一对第一接触孔40A内沉积导电金属材料，并利用第四光刻掩模工序对沉积的导电金属材料构图，从而同时形成源极22和漏极23，每个源极和漏极通过一对第一接触孔40A与各源区和漏区24A和24B中的一个相接触。如图中所示，对部分导电金属层构图，以从源极22延出，由此构成数据线17。
参照图2E，在基板10的整个表面上沉积第三绝缘膜15C并在第五光刻工序中对其构图，由此形成暴露部分漏极23的第二接触孔40B。
最后，参照图2F，在基板10的整个表面上和在第二接触孔40B内沉积透明导电金属材料，并用第六掩模光刻工序对其构图，从而形成与漏极23相连的像素电极18。
正如以上讨论的那样，现有技术中制造包括图1所示多晶硅TFT的阵列基板的方法需要六道光刻掩模工序来形成有源图案24、栅极21、一对第一接触孔40A、源极/漏极24A/24B、第二接触孔40B、和像素电极18。众所周知，光刻掩模工序需要多道分工序，例如，清洗、光刻胶沉积、用昂贵的掩模曝光、显影、蚀刻、脱模、检验等。因此，任何用大量光刻工序制造阵列基板的方法都会导致产量降低和制造成本增加。
发明内容
因此，本发明涉及一种LCD器件及其制造方法，所述器件和方法基本上克服了因现有技术的限制和缺点而导致的一个或多个问题。
本发明的一个优点在于提供一种LCD器件及其制造方法，其中减少了用于制造阵列基板的掩模工序数量。
本发明的另一个优点在于提供一种具有存储电容的LCD器件和制造这种LCD器件的简化方法。
在以下的说明中将述及本发明的其它特征和优点，这些特征和优点中的一部分能够从以下的说明中明显得到，或是通过本发明的实践而获得。通过文字说明部分和权利要求以及附图中特别指出的结构可以实现和获得本发明的这些和其他优点。
为了实现这些和其他优点，并根据本发明的目的，作为概括性和广义的描述，本发明所述制造液晶显示器件的方法可以包括：提供第一基板和第二基板；在第一基板上形成有源层，其中所述有源层包括源区、漏区、沟道区，和存储区；在第一基板上形成第一绝缘层；在第一基板上形成栅极、栅线、像素电极和存储线；在第一基板上形成第二绝缘层；形成贯穿第一和第二绝缘层的第一和第二接触孔，其中第一和第二接触孔暴露各个源区和漏区；形成贯穿第二绝缘层的像素孔，其中像素孔暴露像素电极；形成源极和漏极，所述源极通过第一接触孔与源区电连接，所述漏极通过第二接触孔与漏区电连接；和在第一和第二基板之间形成液晶层。
按照本发明的另一方面，液晶显示(LCD)器件可以包括：第一基板和第二基板；在第一基板上形成为硅层的有源层，所述有源层具有存储区；在第一基板上形成的第一绝缘层；在第一基板上形成的栅极、栅线和存储线，所述存储线与栅线形成为同一层；在第一基板上形成的像素电极；具有第一和第二接触孔的第二绝缘层；通过第一接触孔与源区连接的源极和通过第二接触孔与漏区相连的漏极；以及设置在第一和第二基板之间的液晶层。
很显然，以上的一般性描述和下面的详细说明都是示例性和解释性的，其意在于对要求保护的发明提供进一步解释。
附图说明
附图表示的是本发明的实施例，其与说明书一起用于解释本发明，所述
附图有助于进一步理解本发明，其与说明书相结合并构成说明书一部分。
在附图中：
图1表示现有技术中阵列基板的局部平面图；
图2A-2F表示沿图1中线I-I’提取的截面图，这些图表示现有技术中制造阵列基板的方法；
图3表示根据本发明第一实施例的原理所述阵列基板的局部平面图；
图4A-4D表示沿图3中线III-III’提取的截面图，这些图表示制造阵列基板的工序；
图5A-5D表示按照本发明第一实施例的原理所述，形成接触孔和开放像素电极区时使用的第三光刻掩模工序的截面图；
图6表示按照本发明第二实施例的原理所述阵列基板的局部平面图；
图7表示按照本发明第三实施例的原理所述阵列基板的局部平面图；
图8A-8H表示沿图7中线VII-VII’提取的截面图，这些图表示制造阵列基板的工序；
图9A-9D表示按照本发明第三实施例所述阵列基板制造工序的平面图。
具体实施方式
下面将对本发明的实施例进行详细说明，所述实施例的实例示于附图中。
图3表示按照本发明第一实施例所述阵列基板的局部平面图。可以看到，阵列基板包括多个像素，每个像素由相互交叉的多条栅线和数据线限定。因此，为了简化说明，将仅根据图3讨论本发明所述阵列基板的一个像素。
参照图3，按照本发明第一实施例的原理所述的阵列基板110可以支持水平取向的栅线116、116’和垂直取向的数据线117，所述水平取向的栅线和垂直取向的数据线限定像素区。按照本发明，对于特定的像素而言，参考标记116表示与相应的TFT相连的栅线，而参考标记116’表示仅限定像素区边缘的栅线。在栅线116和相应数据线117的交叉点上可形成诸如TFT等的开关器件，而在每个像素区内可形成像素电极150B。按照本发明的一个方面，每个像素电极可以与相应的TFT相连，并与公共电极协同驱动像素区内设置的液晶层。
每个TFT可以包括与栅线116相连的栅极121，与数据线117相连的源极122，与像素电极150B相连的漏极123，和由非晶硅或多晶硅形成的有源图案124，当将栅极电压施加到栅极121上时，通过有源图案在源极122和漏极123之间构成导电沟道区。
可以形成贯穿第一和第二绝缘膜(未示出)的接触孔140以便能在源极122和有源图案124的源区之间以及在漏极123和有源图案124的漏区之间形成连接。
按照本发明，源极122可以包括与数据线117相连的延出部分。按照本发明的一个方面，漏极123可以包括直接与像素电极150B相连的延出部分。
按照本发明，栅极121、栅线116和116’、和像素电极150B可以在同一光刻掩模工序中同时形成。按照本发明的一个方面，栅极121和栅线116和116’可以包括具有第一和第二导电膜的双层结构。按照本发明的另一方面，像素电极150B可以包括仅具有第一导电膜的单层结构。按照本发明的再一方面，像素电极150B、栅极121和栅线116和116’可以形成在同一层上。
按照本发明，像素电极150B可以在形成贯穿第二绝缘膜的接触孔140的工序中完全暴露。按照本发明的一个方面，像素电极150B可以在接触孔外侧直接与漏极123相连。
在描述了按照第一实施例的原理所述的阵列基板之后，下面将参照图4A-4D详细说明制造这种阵列基板的方法。
图4A-4D表示沿图3中线III-III’提取的截面图，这些图表示制造阵列基板的工序。
参照图4A，可在基板110上沉积硅层(例如，非晶硅或多晶硅)，并在第一光刻掩模工序中对硅层构图以形成有源图案124。按照本发明的一个方面，基板110可以包括诸如玻璃等的透明电绝缘材料。
按照本发明的一个方面，在形成有源图案124之前可在基板110上形成包含氧化硅(SiO2)等材料的缓冲层以便防止杂质(例如，钠(Na))从基板110扩散到随后沉积的材料中。
按照本发明的一个方面，可以通过沉积非晶硅层或多晶硅层构成制作有源图案124的硅层。然而，按照本发明的另一方面，可以通过沉积非晶硅层和使非晶硅层结晶形成多晶硅层而构成制作有源图案124的硅层。例如，可以通过诸如低压化学汽相沉积(LPCVD)、等离子体增强化学气相沉积(PECVD)或类似的沉积方法在基板110上沉积非晶硅层。接着进行脱氢工序，由此适当地除去非晶硅层中的氢原子。随之，在高温炉中或由检验者完成的激光退火(ELA)工序进行热处理，从而在脱氢非晶硅层中引起固相结晶(SPC)。按照本发明，ELA工序一般包括通过掩模将非晶硅层暴露于激光的脉冲下，将所述掩模设计成能在暴露的非晶硅膜内引起连续的横向结晶(SLS)，其中SLS工序往往会在横向生长的硅层内形成晶粒。具体地说，暴露于激光脉冲下的部分非晶硅层变成熔融状态，但迅速从液态/固态界面朝着暴露区的中心固化。除此以外，按照SLS方法，还可以通过控制硅层的暴露区和激光强度来控制所形成的硅晶粒的尺寸。
参照图4B，在基板110的整个表面上并在有源图案124上分别依次沉积第一绝缘膜115A和第一及第二导电膜150和160。沉积后，在第二光刻掩模工序中，可对第一和第二导电膜150和160构图，从而同时形成栅极121、栅线(未示出)和像素电极图案125。
按照本发明，栅极121可以包括第一栅极图案150A和第二栅极图案160A。按照本发明的一个方面，像素电极图案125可以包括第一像素电极图案150B和第二像素电极图案160B。按照本发明的另一方面，第一栅极图案150A和第一像素电极图案150B可以由第一导电膜150形成，而第二栅极图案160A和第二像素电极图案160B可以由第二导电膜160形成。
按照本发明的一个方面，第一导电膜150可以包括诸如氧化铟锡(ITO)、氧化铟锌(IZO)等的合适的透明导电膜。按照本发明的另一方面，第二导电膜160可以包括诸如铝、铝合金、钨、铜、铬、钼等或其组合物的合适的非透明导电膜。按照本发明的再一个方面，第二导电膜160可以包括与第一导电膜150相同的材料。
在形成栅极121和像素电极图案125之后，可以用栅极121作为掩模，将杂质离子(即，掺杂剂)掺杂到有源图案124的区域中，从而形成源区124A和漏极124B。因此，由沟道区124C分开的源区/漏区124A/124B可以与随后形成的源极/漏极形成欧姆接触。
参照图4C，在基板110的整个表面上和栅极121、栅线116和116’以及像素电极图案125上沉积第二绝缘膜115B(即，隔层绝缘膜)。沉积后，可在第三光刻掩模工序中对第一和第二绝缘膜115A和115B构图从而形成接触孔140。按照本发明的一个方面，接触孔可暴露部分源区/漏区124A/124B。按照本发明的另一个方面，第三光刻掩模工序还暴露像素电极图案125和选择性地除去与第一像素电极图案150B相对的第二像素电极图案160B。如上所述，第一像素电极图案150B构成像素电极。按照本发明的再一个方面，可以通过在第二绝缘膜115B内形成开口来形成像素电极150B，所述第二绝缘膜115B大于或等于像素电极150B的面积。
图5A-5D表示按照本发明第一实施例的原理所述第三光刻掩模工序的截面图。
参照图5A，可在第二绝缘膜115B上形成光敏膜170和通过接触孔掩模(未示出)选择性地将光敏膜曝光。按照本发明的一个方面，光敏膜170可包括光刻胶等光敏材料。然后可将光敏膜170显影，由此形成图5B所示的光敏膜图案170’。按照本发明的一个方面，光敏膜图案170’把位于源区/漏区124A/124B和像素电极图案125上方的部分第二绝缘膜115B露出。按照本发明的一个方面，通过光敏膜图案170’露出的和位于像素电极图案125上方的那部分第二绝缘膜115B可以大于或等于像素电极150B的面积。
接着，参照图5C，用光敏膜图案170’作为掩模，可选择性地除去第一和第二绝缘膜115A和115B，从而同时形成露出部分源区/漏区124A/124B的接触孔140和露出第二像素电极图案160B的开口。随后，在蚀刻工序中用光敏膜图案170’作为掩模，除去露出的第二像素电极图案160B，由此露出第一像素电极图案150B。如上所述，第一像素电极图案150B构成像素电极。在形成接触孔140和像素电极之后，可以如图5D所示除去光敏膜170’。
现在参照图4D，可以在按照图5D中讨论过的结构上沉积第三导电膜，然后在第四光刻掩模工序中对其构图，从而同时分别形成源极和漏极122和123。按照本发明的一个方面，可以通过各接触孔140将源极和漏极122和123电连接到源区和漏区124A/124B上。按照本发明的另一方面，可以对部分第三导电膜构图，以从源极122上延出，由此形成数据线117。按照本发明的再一方面。可以对部分第三导电膜构图，以从漏极123上延出，由此直接与像素电极150B接触的。
如上所述，可以将漏极123和像素电极150B彼此直接连接，而不必在漏极123上形成贯穿第三绝缘膜的接触孔。因此，可以用较少量的光刻掩模工序制造按照本发明第一实施例的原理所述的阵列基板。进一步的，如上所述，可以同时形成栅极、栅线和像素电极。所以，可以用更少量的光刻掩模工序制造本发明第一实施例的原理所述阵列基板。通过减少制造阵列基板所需的光刻掩模工序的数量，可以简化整个制造工序，提高产量和降低制造成本。
图6表示按照本发明第二实施例的原理所述阵列基板的局部平面图。
参照图6，本发明第二实施例的原理可示例性地提供一种与第一实施例的阵列基板相同的阵列基板，但其进一步包括公共存储(SOC)结构，其中在像素区内利用存储线形成存储电容。因此，除了带有存储电容之外，可以用与第一实施例的阵列基板相同的方式制造第二实施例的阵列基板。
按照本发明第二实施例的原理所述的阵列基板210可以支持水平取向的栅线216和216’，以及垂直取向的数据线217，所述水平取向的栅线和垂直取向的数据线限定像素区。按照本发明，对于特定的像素而言，参考标记216表示与相应的TFT相连的栅线，而参考标记216’表示仅限定像素区边缘的栅线。在栅线216和相应的数据线217的交叉点上可形成诸如TFT的开关器件，而在每个像素区内可形成像素电极250B，该像素电极与TFT相连。按照上述结构，像素电极250B与滤色片基板的公共电极(未示出)协同作用，可以驱动随后设置的液晶材料层。
每个TFT可以包括与栅线216相连的栅极221，与数据线217相连的源极222，与像素电极250B相连的漏极223，和由非晶硅或多晶硅构成的有源图案224，当将栅电压施加到栅极221上时，通过有源图案224在源极和漏极222和223之间限定导电沟道区。
按照本发明，可以形成平行于栅线216的存储线290，而且将存储线290设置在像素区内。按照本发明的另一方面，像素区内的部分存储线290可以构成存储电极290A，所述存储电极与像素电极250B交迭，形成存储电容。按照本发明的另一方面，可以用构成有源图案224的同一个硅层形成存储线290(并因此形成存储电极290A)。按照本发明的再一个方面，可以通过沉积无掺杂的硅层形成存储线290(并因此形成存储电极290A)。
图7表示按照本发明第三实施例的原理所述阵列基板的局部平面图。
参照图7，按照本发明第三实施例的原理所述的阵列基板310可以支持水平取向的栅线316和316’，和垂直取向的数据线317，所述水平取向的栅线和垂直取向的数据线限定像素区。按照本发明，对于特定像素而言，参考标记316表示与相应的TFT相连的栅线，而参考标记316’表示仅限定像素区边缘的栅线。在栅线316和相应的数据线317的交叉点处形成诸如TFT的开关装置，而且在每个像素区内形成像素电极350B。按照本发明的一个方面，每个像素电极350B可以与相应的TFT相连，并与公共电极一同驱动像素区内设置的液晶层。按照本发明，存储线390可以隆起地(elevationally)形成在栅线316和像素电极350B的下表面之间。
每个TFT可以包括与栅线316相连的栅极321，与数据线317相连的源极322，与像素电极350B相连的漏极323，和由非晶硅或多晶硅构成的有源图案324，当将栅极电压施加到栅极321上时，通过有源图案324在源极和漏极322和323之间形成导电沟道区。
可以形成贯穿第一和第二绝缘膜(未示出)的第一和第二接触孔340A和340B，以便能够在源极322和有源图案324的源区之间以及在漏极323和有源图案324的漏区之间形成各自的连接。
按照本发明，可以在通过位于像素电极350B中的第二接触孔340B与像素电极350B电接触的像素区内沉积有源图案324的漏区。按照本发明的一个方面，可以在有源图案324的源区和漏区之间形成存储区324D。按照本发明的另一个方面，存储区324D可以平行于栅线3 16延伸并且与存储线390交迭从而形成存储电容。按照本发明的再一个方面，可以在存储线390和有源图案324的存储区324D之间设置第一绝缘膜。
按照本发明，可以在同一光刻掩模工序中同时形成栅极321，栅线316和316’，存储线390和像素电极350B。按照本发明的一个方面，栅极321、栅线316和316’和存储线390可以包括具有第一和第二导电膜的双层结构。按照本发明的另一个方面，像素电极350B例如可以包括仅有第一导电膜的单层结构。按照本发明的再一个方面，像素电极350B、栅极321、栅线316和316’以及存储线390可以形成在同一层上。
上面描述了按照本发明第三实施例的原理所述的阵列基板，下面将参照图8A-8H和图9A-9D详细说明这种阵列基板的制造方法。
图8A-8H表示沿图7中线VII-VII’提取的截面图，这些图表示制造阵列基板的工序。图9A-9D表示按照本发明第三实施例所述阵列基板制造工序的平面图。
参照图8A和图9A，在基板310上可沉积硅层(例如，非晶硅或多晶硅)，并在第一光刻掩模工序中对所述硅层构图，从而形成有源图案324。按照本发明的一个方面，基板310可以包括诸如玻璃的透明电绝缘材料。
按照本发明，有源图案324可以分别包括第一和第二部分324’和324”。按照本发明的一个方面，第一和第二部分324’和324”可以彼此相交。按照本发明的一个方面，第一部分324’可以包括朝着像素区延伸的矩形沟道区。按照本发明的一个方面，第二部分324”可以包括存储区324D。然而，应注意到，本发明可以通过任何其他合适的有源图案324的结构实现，所述有源图案与随后设置的存储线交迭。
参照图8B，第一绝缘膜315A(即，栅绝缘膜)和第一及第二导电膜350、360可依次沉积在基板310的整个表面上和有源图案324上。
按照本发明的一个方面，第一导电膜350可以包括诸如氧化铟锡(ITO)、氧化铟锌(IZO)等的合适的透明导电膜。按照本发明的另一个方面，第二导电膜360可以包括诸如铝、铝合金、钨、铜、铬、钼等或它们的组合物的合适的非透明导电膜。按照本发明的再一个方面，第二导电膜360可以包括与第一导电膜350相同的材料。
随后，参照图8C和图9B，在第二光刻掩模工序中，对第一和第二导电膜构图，从而同时形成栅极321、栅线316和316’，存储线390和像素电极图案325。按照本发明，存储线390可以与有源图案324的存储区324D交迭，从而形成存储电容，其中将第一绝缘膜315A设置在存储线和有源图案的存储区之间。
按照本发明，栅极321和存储线390可以分别包括第一栅极图案和第一存储线图案350A和350C，以及第二栅极图案和第二存储线图案360A和360C。按照本发明的一个方面，像素电极图案325可以分别包括第一和第二像素电极图案350B和360B。按照本发明的另一个方面，第一栅极图案、第一像素电极图案和第一存储线图案350A、350B和350C可以分别由上述第一导电膜形成，而第二栅极图案、第二像素电极图案和第二存储线图案360A、360B和360C可以分别由上述第二导电膜形成。
在形成栅极321、存储线390和像素电极图案325之后，可以用栅极321和存储线390作为掩模将杂质离子掺杂到有源图案324的区域中，从而形成源区324A和漏区324B。因此，由沟道区、连接区和存储区324C、324E和324D隔开的源区324A和漏区324B分别与随后形成的源极/漏极欧姆接触。掺杂杂质离子后，可以在激活工序中激活杂质。
按照本发明，可以根据掺杂的杂质(即掺杂剂)类型改变有源图案324的电特性。例如，如果掺杂的杂质是诸如硼(B)的III族元素，则源区/漏区324A和324B形成p+型区，TFT也因此为P型TFT。此外，如果掺杂的杂质是诸如磷(P)的V族元素，则源/漏区324A和324B形成n+型区，TFT也因此是N型TFT。
参照图8D，可以在基板310的整个表面上和栅极321、栅线316和316’、存储线390和像素电极图案325上沉积第二绝缘膜315B(即，隔层绝缘膜)。按照本发明的一个方面，第二绝缘膜315B可以包括隔层绝缘膜。按照本发明的一个方面，第二绝缘膜315B可以包括透明有机绝缘材料，例如苯并环丁烯(BCB)，丙烯酸树脂等。
接着，可以在第三光刻掩模工序中对第一和第二绝缘膜315A和315B构图，从而分别形成第一和第二接触孔340A和340B。按照本发明的一个方面，第一和第二接触孔340A和340B露出各源区/漏区324A/324B的一部分。按照本发明的另一个方面，第三光刻掩模工序还可以暴露像素电极图案325和选择性地除去与第一像素电极图案350B对应的第二像素电极图案360B。
按照本发明，可通过在第二绝缘膜315B上形成光敏膜370和通过接触孔掩模(未示出)选择性地使光敏膜370曝光来完成第三光刻工序。按照本发明的一个方面，光敏膜370可以包括诸如光刻胶的光敏材料。然后将光敏膜370显影，由此形成图8E所示的光敏膜图案370’。按照本发明的一个方面，光敏膜图案370’使得位于源区/漏区324A/324B和像素电极图案325上方的部分第二绝缘膜315B露出。按照本发明的一个方面，被光敏膜图案370’露出的并位于像素电极图案325上方的部分第二绝缘膜315B可以大于或等于第一像素电极图案350B的面积。
接着，参照图8F，可以用光敏膜图案370’作为掩模选择性地除去第一和第二绝缘膜315A和315B，以便同时形成使部分源区/漏区324A/324B露出的第一和第二接触孔340A和340B，和暴露第二像素电极图案360B的开口。随之，用光敏膜370’作为掩模，在蚀刻工序中除去暴露的第二像素电极图案360B，由此暴露第一像素电极图案350B。如上所述，第一像素电极图案350B构成像素电极。在形成第一和第二接触孔340A和340B以及像素电极350B之后，可以如图8G和9C所示，除去光敏膜370’。
现在参照图8H和图9D，可以在以上参照图8G讨论的结构上沉积第三导电膜，然后在第四光刻掩模工序中对其构图，从而同时分别形成源极和漏极322和323。按照本发明的一个方面，源极和漏极322和323可以通过第一和第二接触孔340A和340B分别与各源区和漏区324A/324B之一电性连接。按照本发明的另一个方面，可以对部分第三导电膜构图，以从源极322延出，进而形成数据线317。按照本发明的再一个方面，可以对部分第三导电膜构图，以从漏极323延出，进而直接与像素电极相接触图案。
在制成以上针对第一到第三实施例讨论的任何一种阵列基板之后，可以将所述基板粘合到滤色片基板上。此外，可以在粘合的阵列基板和滤色片基板之间设置液晶材料，从而完成LCD器件的制作。
如上所述，可以将漏极和像素电极323和350B直接相互连接，而不必在漏极323上形成贯穿第三绝缘膜的接触孔。因此，可以用少量的光刻掩模工序制造按照本发明第三实施例的原理所述的阵列基板。此外，如上所述，可以同时形成栅极、栅线和像素电极。因此，可以用更少量的光刻掩模工序制造按照本发明第一实施例的原理所述的阵列基板。再者，可以在形成栅极、栅线和像素电极的同时形成存储线，由此进一步减少了制造具有SOC结构的阵列基板所需的光刻掩模工序数量，所述SOC结构可防止因存储线中的电阻而导致的图像质量下降。通过减少制造阵列基板所需的光刻掩模工序的数量，可以简化整个制造工序，提高产量和降低生产成本。
对于本领域的普通技术人员来说，很显然，在不脱离本发明构思或范围的情况下可以对本发明做出各种改进和变换。因此，本发明意在覆盖那些落入后附权利要求及其等同物范围的改进和变换。

Claims (44)

1、一种制造液晶显示器件的方法，包括：
提供第一基板和第二基板；
在第一基板上形成有源层，其中所述有源层包括源区、漏区、沟道区，和存储区；
在第一基板上形成第一绝缘层；
在第一基板上形成栅极、栅线、像素电极和存储线；
在第一基板上形成第二绝缘层；
形成贯穿第一和第二绝缘层的第一接触孔和第二接触孔，其中第一接触孔和第二接触孔暴露各个源区和漏区；
形成贯穿第二绝缘层的像素孔，其中像素孔暴露像素电极；
形成源极和漏极，所述源极通过第一接触孔与源区电连接，所述漏极通过第二接触孔与漏区电连接；和
在第一基板和第二基板之间形成液晶层。
2、根据权利要求1所述的方法，其特征在于，所述有源层包括硅。
3、根据权利要求2所述的方法，其特征在于，所述有源层包括多晶硅。
4、根据权利要求1所述的方法，其特征在于，所述形成栅极、栅线、存储线和像素电极的工序，包括：
在第一基板上形成第一导电层和第二导电层；和
对第一导电层和第二导电层构图，其中栅极、栅线和存储线包括第一导电层和第二导电层，而其中像素电极包括第一导电层。
5、根据权利要4所述的方法，其特征在于，第一和第二导电层中的至少一个包括透明导电材料。
6、根据权利要求5所述的方法，其特征在于，透明导电材料包括氧化铟锡和氧化铟锌中的至少一种。
7、根据权利要求4所述的方法，其特征在于，第二导电层包括不透明导电材料。
8、根据权利要求7所述的方法，其特征在于，不透明导电材料包括铝、铝合金、钨、铜、铬和钼中的至少一种。
9、根据权利要求1所述的方法，具特征在于，所述形成第一和第二接触孔以及形成像素孔的工序基本上是同时进行的。
10、根据权利要求1所述的方法，其特征在于，像素孔的面积大于或等于像素电极的面积。
11、根据权利要求10所述的方法，其特征在于，对第二绝缘层构图成像素电极的结构。
12、根据权利要求4所述的方法，其特征在于，进一步包括在像素电极的第一导电层上形成第二导电层。
13、根据权利要求12所述的方法，其特征在于，形成像素电极包括除去由像素孔暴露的部分第二导电层。
14、根据权利要求1所述的方法，其特征在于，存储区位于栅线和像素电极之间。
15、根据权利要求1所述的方法，其特征在于，存储区平行于栅线。
16、根据权利要求1所述的方法，其特征在于，存储线与存储区部分交迭。
17、根据权利要求1所述的方法，其特征在于，存储线位于存储区上，而且第一绝缘层位于存储线和存储区之间。
18、根据权利要求1所述的方法，其特征在于，进一步包括在形成栅极和存储线之后，向有源层掺杂杂质离子以形成源区和漏区。
19、根据权利要求18所述的方法，其特征在于，杂质离子包括III族和V族元素中的至少一种。
20、根据权利要求19所述的方法，其特征在于，III族元素包括硼(B)，而V族元素包括磷(P)。
21、根据权利要求1所述的方法，其特征在于，源区和漏区包括p+区和n+区中的至少一种。
22、根据权利要求1所述的方法，其特征在于，形成栅极、栅线、像素电极和存储线的工序基本上同时进行。
23、根据权利要求1所述的方法，其特征在于，形成栅线和存储线的工序基本上同时进行。
24、根据权利要求1所述的方法，其特征在于，形成第一和第二接触孔和除去像素电极上的第二绝缘层的工序基本上同时进行。
25、液晶显示器件，包括：
第一和第二基板；
在第一基板上形成为硅层的有源层，所述有源层具有存储区；
在第一基板上的第一绝缘层；
在第一基板上的栅极、栅线和存储线，所述存储线与栅线形成在同一层上；
在第一基板上的像素电极；
具有第一接触孔和第二接触孔的第二绝缘层；
通过第一接触孔与源区连接的源极和通过第二接触孔与漏区相连的漏极；以及
设置在第一和第二基板之间的液晶层。
26、根据权利要求25所述的器件，其特征在于，栅极和栅线形成具有第一导电层和第二导电层的双层结构。
27、根据权利要求26所述的装置，其特征在于，像素电极包括第一导电层。
28、根据权利要求26所述的器件，其特征在于，第一导电层和第二导电层中至少之一包括透明导电材料。
29、根据权利要求27所述的器件，其特征在于，透明导电材料包括氧化铟锡和氧化铟锌中的至少一种。
30、根据权利要求25所述的器件，其特征在于，第二导电层包括不透明导电材料。
31、根据权利要求30所述的器件，其特征在于，不透明导电材料包括铝、铝合金、钨、铜、铬和钼中的至少一种。
32、根据权利要求25所述的器件，其特征在于，有源层包括第一图案和第二图案，所述第二图案使第一图案的一端朝着像素电极的方向延伸。
33、根据权利要求32所述的器件，其特征在于，有源层的第一图案沿着一个方向形成。
34、根据权利要求32所述的器件，其特征在于，有源层的第一图案包括源区和沟道区。
35、根据权利要求32所述的器件，其特征在于，有源层的第二图案包括存储区和漏区。
36、根据权利要求35所述的器件，其特征在于，存储区沿着存储线形成。
37、根据权利要求35所述的器件，其特征在于，漏区从存储区延出并且与像素电极相连。
38、根据权利要求25所述的器件，其特征在于，存储线与存储区部分交迭。
39、根据权利要求25所述的器件，其特征在于，像素电极与栅极和栅线形成在同一层上。
40、根据权利要求25所述的器件，其特征在于，第二绝缘层暴露像素电极。
41、根据权利要求25所述的器件，其特征在于，对第二绝缘层构图成像素电极的结构，从而暴露像素电极的上部。
42、根据权利要求25所述的器件，其特征在于，存储线与栅线基本上同时形成。
43、根据权利要求26所述的器件，其特征在于，存储线形成为具有第一导电层和第二导电层的双层结构，所述第一和第二导电层为栅极和栅线。
44、根据权利要求25所述的器件，其特征在于，存储线形成在栅线和像素电极的下部之间，而且部分存储线与存储区交迭，从而形成存储电容，在所述存储线和存储区之间设有第一绝缘层。
CN2005100799513A 2004-09-09 2005-06-27 液晶显示器件及其制造方法 Active CN1746755B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2004-0072254 2004-09-09
KR1020040072254 2004-09-09
KR1020040072254A KR101050899B1 (ko) 2004-09-09 2004-09-09 액정표시소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
CN1746755A true CN1746755A (zh) 2006-03-15
CN1746755B CN1746755B (zh) 2010-08-11

Family

ID=36158529

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005100799513A Active CN1746755B (zh) 2004-09-09 2005-06-27 液晶显示器件及其制造方法

Country Status (4)

Country Link
US (1) US7348197B2 (zh)
JP (1) JP4312179B2 (zh)
KR (1) KR101050899B1 (zh)
CN (1) CN1746755B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101048998B1 (ko) * 2004-08-26 2011-07-12 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법
KR101073403B1 (ko) * 2004-09-09 2011-10-17 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법
KR101146418B1 (ko) * 2004-11-08 2012-05-17 엘지디스플레이 주식회사 폴리 실리콘형 액정 표시 장치용 어레이 기판 및 그 제조방법
KR101192626B1 (ko) * 2006-05-12 2012-10-18 삼성디스플레이 주식회사 표시 기판과, 이의 제조 방법 및 이를 구비한 표시 장치
JP6484513B2 (ja) * 2014-10-08 2019-03-13 株式会社テクノロジーハブ 画像センサ
CN105047611B (zh) * 2015-09-09 2018-02-27 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970003717B1 (ko) 1993-07-16 1997-03-21 엘지반도체 주식회사 반도체 장치의 금속배선 형성방법
KR970008589B1 (ko) 1994-01-11 1997-05-27 주식회사 유공 글리콜에테르의 제조방법
KR970011966B1 (ko) 1994-10-12 1997-08-08 엘지전자 주식회사 브이씨알의 위상오차 검출에 의한 오토트랙킹 방법
JP3973787B2 (ja) 1997-12-31 2007-09-12 三星電子株式会社 液晶表示装置及びその製造方法
KR100538295B1 (ko) 1998-10-13 2006-03-07 삼성전자주식회사 폴리 실리콘 액정표시장치 구동장치
KR100541274B1 (ko) 1998-10-23 2006-03-09 삼성전자주식회사 박막트랜지스터
KR100500631B1 (ko) 1998-10-23 2005-11-25 삼성전자주식회사 박막트랜지스터의 제조방법_
KR100571037B1 (ko) 1998-11-06 2006-08-30 삼성전자주식회사 박막트랜지스터 소자 제조 방법
KR100278606B1 (ko) 1998-12-22 2001-03-02 윤종용 박막트랜지스터
KR100355713B1 (ko) * 1999-05-28 2002-10-12 삼성전자 주식회사 탑 게이트 방식 티에프티 엘시디 및 제조방법
KR100697262B1 (ko) 1999-08-30 2007-03-21 삼성전자주식회사 탑 게이트형 폴리실리콘 박막트랜지스터 기판의 제조방법
JP5020428B2 (ja) 1999-08-30 2012-09-05 三星電子株式会社 トップゲート形ポリシリコン薄膜トランジスター製造方法
KR100697263B1 (ko) 1999-08-30 2007-03-21 삼성전자주식회사 탑 게이트형 폴리실리콘 박막트랜지스터 제조방법
KR100628679B1 (ko) * 1999-11-15 2006-09-28 엘지.필립스 엘시디 주식회사 어레이 패널, 액정 표시장치 제조방법 및 그 제조방법에따른액정표시장치
KR100307456B1 (ko) * 1999-12-08 2001-10-17 김순택 박막 트랜지스터의 제조 방법
KR100307459B1 (ko) 1999-12-14 2001-10-17 김순택 박막트랜지스터 제조방법
JP2002305308A (ja) * 2000-02-09 2002-10-18 Matsushita Electric Ind Co Ltd ゲート電極にＭｏＷ合金を使用した薄膜トランジスタ
JP4683688B2 (ja) * 2000-03-16 2011-05-18 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
KR100693246B1 (ko) 2000-06-09 2007-03-13 삼성전자주식회사 탑 게이트형 폴리실리콘 박막트랜지스터 제조방법
JP4249886B2 (ja) 2000-07-25 2009-04-08 シャープ株式会社 薄膜半導体装置の製造方法
KR100414225B1 (ko) 2000-09-19 2004-01-07 삼성전자주식회사 패널 배선을 이용하여 데이터를 전송하는 액정 디스플레이장치
KR100590264B1 (ko) 2001-03-02 2006-06-15 삼성에스디아이 주식회사 오프셋영역을 갖는 씨모스 박막 트랜지스터 및 그의제조방법
KR100437473B1 (ko) 2001-03-02 2004-06-23 삼성에스디아이 주식회사 엘디디 구조를 갖는 씨모스 박막 트랜지스터 및 그의제조방법
KR100582724B1 (ko) 2001-03-22 2006-05-23 삼성에스디아이 주식회사 평판 디스플레이 장치용 표시 소자, 이를 이용한 유기전계발광 디바이스 및 평판 디스플레이용 표시 소자의제조 방법
KR100686331B1 (ko) 2001-04-04 2007-02-22 삼성에스디아이 주식회사 평판 디스플레이 장치용 박막 트랜지스터의 제조 방법
KR100600845B1 (ko) 2001-04-12 2006-07-14 삼성에스디아이 주식회사 평판 표시장치 제조 방법
KR100437475B1 (ko) 2001-04-13 2004-06-23 삼성에스디아이 주식회사 평판 디스플레이 장치용 표시 소자 제조 방법
KR100795344B1 (ko) * 2001-05-29 2008-01-17 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판 및 그의 제조방법
JP2003008027A (ja) * 2001-06-27 2003-01-10 Matsushita Electric Ind Co Ltd 薄膜トランジスタアレイおよびそれを用いた液晶表示装置
KR100437825B1 (ko) * 2001-07-06 2004-06-26 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판
KR100774561B1 (ko) 2001-07-13 2007-11-08 삼성전자주식회사 박막 트랜지스터, 이의 제조 방법 및 이를 이용한 유기전계발광 디바이스
JP3788387B2 (ja) * 2002-05-10 2006-06-21 セイコーエプソン株式会社 電気光学装置および電気光学装置の製造方法
US6777309B1 (en) * 2003-01-28 2004-08-17 Gem Line Technology Co., Ltd. Method for fabricating thin film transistor display device
KR101073403B1 (ko) * 2004-09-09 2011-10-17 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법

Also Published As

Publication number Publication date
JP2006079062A (ja) 2006-03-23
JP4312179B2 (ja) 2009-08-12
US20060051886A1 (en) 2006-03-09
KR20060023419A (ko) 2006-03-14
KR101050899B1 (ko) 2011-07-20
US7348197B2 (en) 2008-03-25
CN1746755B (zh) 2010-08-11

Similar Documents

Publication Publication Date Title
CN1324387C (zh) Lcd的阵列基板及其制造方法
CN1288477C (zh) 液晶显示器件的阵列基板及其制造方法
CN100335957C (zh) 共平面开关模式液晶显示装置及其制造方法
CN1105324C (zh) 薄膜晶体管阵列基板、液晶显示装置和该基板的制造方法
CN1309034C (zh) 底栅控制型多晶硅薄膜晶体管的制造方法
CN1932622A (zh) 透反射式液晶显示器件及其制造方法
CN1892394A (zh) 液晶显示器件及其制造方法
CN1707343A (zh) 液晶显示装置及其制造方法
CN1773354A (zh) 一种液晶显示器件及其制造方法
CN1713057A (zh) 薄膜晶体管阵列基板及其制造方法
CN1667477A (zh) 板内切换模式液晶显示器件及其制造方法
CN1913163A (zh) 薄膜晶体管衬底及其制造方法
CN1614487A (zh) 水平电场型液晶显示器件的薄膜晶体管基板及其制造方法
CN1744322A (zh) 薄膜晶体管阵列板
CN1516533A (zh) 双板型有机电致发光装置及其制造方法
CN1573445A (zh) 液晶显示器件及其制造方法
CN1716065A (zh) 液晶显示器件的焊盘结构及其制作方法
CN1489217A (zh) 薄膜晶体管阵列面板
CN1847940A (zh) 形成焊盘电极及液晶显示器件的方法
CN1797156A (zh) 液晶显示器件及其制造方法
CN1277150C (zh) 液晶显示板的制造方法
CN1746755A (zh) 液晶显示器件及其制造方法
CN1704825A (zh) 液晶显示器件及其制造方法
CN1763617A (zh) 金属线及制造方法、基板及制造方法和显示装置
CN1888961A (zh) 液晶显示器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant